CN103594423B - 制造非易失性存储器件的方法 - Google Patents
制造非易失性存储器件的方法 Download PDFInfo
- Publication number
- CN103594423B CN103594423B CN201310016706.2A CN201310016706A CN103594423B CN 103594423 B CN103594423 B CN 103594423B CN 201310016706 A CN201310016706 A CN 201310016706A CN 103594423 B CN103594423 B CN 103594423B
- Authority
- CN
- China
- Prior art keywords
- layer
- interlayer insulating
- insulating film
- charge trapping
- sacrifice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 229
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 238000009413 insulation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000015654 memory Effects 0.000 abstract description 15
- 238000005516 engineering process Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 10
- 238000010276 construction Methods 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002386 leaching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制造非易失性存储器件的方法，包括以下步骤：在衬底上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；形成被构造成穿通所述结构的主沟道孔；在所述主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；形成构造为穿通在每个主沟道孔的两侧的所述多个牺牲层的沟槽；以及通过氧化在所述第一层间绝缘层的内侧上的所述初级电荷陷阱层来形成绝缘氧化物层。根据这种技术，因为对于每个存储器单元电荷陷阱层是分隔开的，可以防止电荷的散布并可以改善非易失性存储器件的可靠性。
Description
相关申请的交叉引用
本申请要求2012年8月13日提交的韩国专利申请No.10-2012-0088475的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及制造非易失性存储器件的方法，更具体而言，涉及用于制造在衬底之上垂直层叠有多个存储器单元的三维（3D）结构的非易失性存储器件的方法。
背景技术
即使不供应电力，非易失性存储器件也能保留储存的数据。各种非易失性存储器件，例如快闪存储器件，被广泛使用。
由于具有存储器单元以单层形成在半导体衬底上的2维（2D）结构的非易失性存储器件的集成度的提高已经到达极限，提出了3D结构的非易失性存储器件，其中多个存储器单元在垂直方向上沿着沟道层形成在半导体衬底上。更特别地，3D结构的非易失性存储器件包括电荷储存在由导电材料制成的浮栅电极中的结构和电荷储存在由绝缘材料制成的电荷陷阱层中的结构。
在现有的技术中，在制造过程中电荷陷阱层被形成为沿着沟道层横跨多个存储器单元。为此，被俘获以储存数据的电荷可能沿着电荷陷阱层在附近散布，这会导致非易失性存储器件的可靠性恶化。
发明内容
本发明的示例性实施例涉及一种制造非易失性存储器件的方法，所述方法通过用存储器单元分隔电荷陷阱层来防止电荷散布来提高非易失性存储器件的可靠性。
根据本发明的一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤：在衬底之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；形成被构造成穿通所述结构的主沟道孔；在主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；在每个主沟道孔的两侧上形成被构造成穿通所述多个牺牲层的沟槽；以及通过将在第一层间绝缘层的内侧上的初级电荷陷阱层氧化形成绝缘氧化物层。
根据本发明的另一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤：在衬底之上形成具有牺牲图案的管道连接栅电极；在管道连接栅电极上形成交替层叠有多个第一层间绝缘层和多个牺牲图案的结构；通过选择性刻蚀所述结构形成暴露出所述牺牲图案的主沟道孔对；通过去除牺牲图案形成被构造成与主沟道孔对连接的次沟道孔；在主沟道孔对和次沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；在主沟道孔对中的每个主沟道孔的两侧形成被构造成穿通所述多个牺牲层的沟槽，并且通过将在第一层间绝缘层的内侧上的初级电荷陷阱层氧化而形成绝缘氧化物层。
附图说明
图1A至1M是说明根据本发明的第一实施例的非易失性存储器件及其制造方法的截面图。
图2A至2I是说明根据本发明的第二实施例的非易失性存储器件及其制造方法的截面图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，而不应解释为限定于本文所提供的实施例。确切地说，提供这些实施例使得本说明书清楚且完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图和实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例进行了夸大处理。应当容易理解的是，本说明书中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，而是还包括在具有中间特征或中间层的情况下的“在某物上”的意思；而“在…之上”的意思不仅是指在“在某物之上”，还可以包括在没有中间特征或中间层的情况下的“在某物之上”（即，直接在某物上）的意思。
图1A至1M是说明根据本发明的第一实施例的非易失性存储器件及其制造方法的截面图。具体地，图1M是说明根据本发明的第一实施例的非易失性存储器件的截面图，以及图1A至1L是说明制造图1M的非易失性存储器件的中间工艺的实例的截面图。
参照图1A，在衬底100之上形成第一管道连接栅电极层105。衬底100可以是半导体衬底，例如单晶硅，并且衬底100可以包括特定的下结构（未示出）。而且，第一管道连接栅电极层105可以通过沉积导电材料，例如掺杂的多晶硅或金属而形成。
在通过选择性刻蚀第一管道连接栅电极层105而形成凹槽之后，形成掩埋在凹槽中的牺牲图案110。
在后续工艺中去除牺牲图案110，由此用来提供将形成次沟道孔的空间。牺牲图案110可以包括刻蚀速率不同于第二管道连接栅电极层、第一层间绝缘层、以及牺牲层（稍后将描述）和第一管道连接栅电极层105的刻蚀速率的材料。而且，牺牲图案110可以具有岛形状，所述岛形状具有在截面方向上的长轴和在与截面交叉的方向上的短轴。当从平行于衬底100的平面观察时，可以采用矩阵的形式布置多个牺牲图案110。
接下来，在第一管道连接栅电极层105和牺牲图案110上形成第二管道连接栅电极层115。通过沉积导电材料，例如掺杂的多晶硅或金属，可以形成第二管道连接栅电极层115，并且第二管道连接栅电极层115可以具有与第一管道连接栅电极层105基本相同的材料。此外，第一管道连接栅电极层105和第二管道连接栅电极层115是管道连接晶体管（pipeconnection transistors）的栅电极并且针对每个存储块（block）可以是分隔开的。第一管道连接栅电极层105和第二管道连接栅电极层115可以包围牺牲图案110。
参照图1B，在第二管道连接栅电极层115之上交替层叠多个第一层间绝缘层120和多个牺牲层125。为了方便描述，多个第一层间绝缘层120和多个牺牲层125交替层叠的结构在下文中称作层叠结构。
第一层间绝缘层120可以设置在层叠结构的底部和顶部，并且第一层间绝缘层120可以具有基于氧化物的材料。另外，在后续步骤中去除牺牲层125，由此提供将形成稍后要描述的栅电极的空间。牺牲层125可以具有刻蚀速率不同于第一层间绝缘层120的刻蚀速率的材料，例如基于氮化物的材料。同时，截面示出为包括四个牺牲层125，但是这仅仅是说明性的。牺牲层125的数量可以大于或者小于4。
在层叠结构之上形成硬掩模层130。硬掩模层130可以包括基于氮化物的材料、多晶硅、非晶碳层（amorphous carbon layer，ACL）、或底部抗反射涂层（bottom anti-reflective coating，BARC）。
参照图1C，通过选择性刻蚀硬掩模层130、层叠结构和第二管道连接栅电极层115来形成暴露出牺牲图案110的主沟道孔对H1。当从平行于衬底的平面观察时，每个主沟道孔H1可以具有圆形状或椭圆形状，并且可以在每个牺牲图案110中设置每对主沟道孔H1。
去除被主沟道孔对H1暴露出的牺牲图案110。为了去除牺牲图案110，可以执行相对于第一和第二管道连接栅电极层105和115以及层叠结构具有刻蚀选择性的湿法刻蚀工艺。作为该工艺的结果，在去除了牺牲图案110的空间中形成耦接主沟道孔对H1的次沟道孔H2。
参照图1D，在主沟道孔H1对和次沟道孔H2的内壁上形成初级电荷陷阱层135。可以通过沉积可在后续工艺中被氧化和氮化的材料例如硅，来形成初级电荷陷阱层135。初级电荷陷阱层135可以包括具有单晶、多晶或非晶结构的硅。
在初级电荷陷阱层135的表面上形成隧道绝缘层140。隧道绝缘层140是用于电荷隧穿（charge tunneling）并且可以通过利用例如原子层沉积（atomic layer deposition，ALD）或者化学气相沉积（chemical vapor deposition，CVD）方法保形地沉积基于氧化物的材料而形成。
在隧道绝缘层140的表面上形成沟道层145。通过沉积半导体材料，例如多晶硅可以形成沟道层145，沟道层145可以分为在主沟道孔H1内的主沟道层和在次沟道孔H2内的次沟道层。特别地，主沟道层可以用作存储器单元或选择晶体管的沟道，而次沟道层可以用作管道连接晶体管的沟道。同时，在本示例性实施例中，可以将沟道层145形成为完全填满主沟道孔H1和次沟道孔H2的厚度，但本发明并不限于此。在另一个实施例中，可以将沟道层145形成为不完全填满主沟道孔H1和次沟道孔H2的厚度。
参照图1E，通过在主沟道孔H1的两侧选择性刻蚀硬掩模层130和层叠结构而形成分隔开第一层间绝缘层120和牺牲层125的沟槽T。
多个沟槽T可以采用在与截面交叉的方向上延伸的缝隙的形式平行排列。分隔开的第一层间绝缘层120、分隔开的牺牲层125和分隔开的硬掩模层130分别称作第一层间绝缘层图案120A、牺牲层图案125A和硬掩模层图案130A。
参照图1F，去除被沟槽T暴露出来的第一层间绝缘层图案120A。为了去除第一层间绝缘层图案120A，可以执行相对于牺牲层图案125A和硬掩模层图案130A具有刻蚀选择性的浸出方法（dip-out method）的湿法刻蚀工艺。
参照图1G，因为去除了第一层间绝缘层图案120A，所以可以通过选择性将暴露的初级电荷陷阱层135氧化来形成绝缘氧化物层150。通过等离子体氧化处理可以将初级电荷陷阱层135氧化。作为该工艺的结果，由层分隔开的初级电荷陷阱层135被称为初级电荷陷阱层-初始图案135A。
参照图1H，在去除了第一层间绝缘层图案120A的空间中形成第二层间绝缘层155。可以通过沉积刻蚀速率不同于牺牲层图案125A的刻蚀速率的材料，例如基于氧化物的材料，到填充去除了第一层间绝缘层图案120A的空间的厚度并且然后刻蚀所述材料直到经由沟槽T暴露出牺牲层图案125A的侧面，来形成第二层间绝缘层155。
参照图1I，去除被沟槽T暴露出来的牺牲层图案125A。为了去除牺牲层图案125A，可以执行利用相对于第二层间绝缘层155和硬掩模层图案130A具有刻蚀选择性的浸出方法的湿法刻蚀工艺。
参照图1J，通过将因去除了牺牲层图案125A而暴露出来的初级电荷陷阱层-初始图案135A氮化，来形成电荷陷阱层图案160。这里，初级电荷陷阱层-初始图案135A可以通过等离子体氮化处理而被氮化，保留下来的初级电荷陷阱层-初始图案135A称作初级电荷陷阱层-二级图案135B。
参照图1K，在经由沟槽T去除了牺牲层图案125A的空间的内壁上形成电荷阻挡层165。电荷阻挡层165起阻挡储存在电荷陷阱层图案160中的电荷的作用。利用例如ALD或CVD方法通过保形地沉积基于氧化物的材料来形成电荷阻挡层165。
参照图1L，在已经去除了牺牲层图案125A的空间中形成栅电极170。可以通过以下工艺形成栅电极170。
首先，利用ALD或CVD法，通过保形地沉积导电材料例如金属或金属氮化物，形成用于栅电极的导电层（未示出）到填充去除了牺牲层图案125A的空间的厚度。刻蚀所述用于栅电极的导电层直到暴露出第二层间绝缘层155的侧面，使得所述用于栅电极的导电层每层都是分隔开的，这导致在第二层间绝缘层155之间形成栅电极170。此外，作为该工艺的结果，电荷阻挡层165也可以每层是分隔开的，分隔开的电荷阻挡层165称作电荷阻挡层图案165A。
参照图1M，在沟槽T中形成绝缘层175。利用ALD或CVD法，可以通过在沟槽T的内壁上沉积基于氧化物或基于氮化物的材料，来形成绝缘层175。
根据以上描述的制造方法，可以制造根据本发明第一实施例的非易失性存储器件，例如图1M所示的。
参照图1M，根据本发明第一实施例的非易失性存储器件可以包括：形成在衬底100之上的管道连接栅电极；沟道层145，所述沟道层145被构造成包括形成在管道连接栅电极内的次沟道层以及与次沟道层连接且在大体垂直于衬底100的方向上延伸的主沟道层对；沿着主沟道层交替层叠的多个第二层间绝缘层155和多个栅电极170；隧道绝缘层140，所述隧道绝缘层140被构造成包围沟道层145；插入在栅电极170与隧道绝缘层140之间的电荷陷阱层图案160；电荷阻挡层图案165A，每个电荷阻挡层图案165A插入在第二层间绝缘层155与栅电极170之间以及在栅电极170与电荷陷阱层图案160之间；以及绝缘氧化物层150，每个绝缘氧化物层150插入在电荷陷阱层图案160之间。
这里，管道连接栅电极可以包括针对每个存储块分隔开的第一和第二管道连接栅电极层105和115，并且沟道层145可以具有U形。而且，栅电极170可以包围主沟道层的侧面并且还在与截面交叉的方向上延伸。具体地，电荷陷阱层图案160通过捕获电荷起到储存数据的作用，并且可以包括例如氮化硅层。电荷陷阱层图案160可以针对每个存储器单元而被绝缘氧化物层150分隔开。
图2A至2I是说明根据本发明第二实施例的非易失性存储器件及其制造方法的截面图。在描述本实施例时，为了简要起见，省略了对与第一实施例的部件基本相同的部件的描述。如同第一实施例，首先执行图1A至1C的工艺，然后执行图2A的步骤。
参照图2A，在主沟道孔H1对和次沟道孔H2的内壁上形成初级电荷陷阱层200。可以通过沉积可通过捕获电荷来储存数据的材料，例如基于氮化物的材料，来形成初级电荷陷阱层200。
在初级电荷陷阱层200的表面上形成隧道绝缘层140，并且在隧道绝缘层140的表面上形成沟道层145。隧道绝缘层140是用于电荷隧穿且可以通过保形地沉积例如基于氧化物的材料来形成。可以通过沉积半导体材料例如多晶硅来形成沟道层145。
参照图2B，通过选择性刻蚀在主沟道孔H1两侧的层叠结构和硬掩模130，来形成分隔开第一层间绝缘层120和牺牲层125的沟槽T。多个沟槽T可以采用在与截面交叉的方向上延伸的缝隙的形式排列。分隔开的第一层间绝缘层120、分隔开的牺牲层125和分隔开的硬掩模层130分别称为第一层间绝缘层图案120A、牺牲层图案125A和硬掩模层图案130A。
参照图2C，去除被沟槽T暴露出来的第一层间绝缘层图案120A。为了去除第一层间绝缘层图案120A，可以执行利用相对于牺牲层图案125A和硬掩模层图案130A的刻蚀选择性的浸出方法的湿法刻蚀工艺。
参照图2D，通过选择性将因去除了第一层间绝缘层图案120A而暴露出的初级电荷陷阱层200氧化，来形成绝缘氧化物层150。这里，初级电荷陷阱层200可以通过等离子体氧化处理来氧化。作为此工艺的结果，初级电荷陷阱层200每层是分隔开的，这导致形成电荷陷阱层图案200A。
参照图2E，在去除了第一层间绝缘层图案120A的空间中形成第二层间绝缘层155。第二层间绝缘层155可以通过沉积刻蚀速率与牺牲层图案125A的刻蚀速率不同的材料例如基于氧化物的材料而形成。
参照图2F，去除被沟槽T暴露出来的牺牲层图案125A。为了去除牺牲层图案125A，可以执行利用第二层间绝缘层155和硬掩模层图案130A的刻蚀选择性的浸出方法的湿法刻蚀工艺。
参照图2G，在经由沟槽T而去除了牺牲层图案125A的空间的内壁上形成电荷阻挡层165。电荷阻挡层165起到阻挡储存在电荷陷阱层图案200A中的电荷的作用。电荷阻挡层165可以通过保形地沉积例如基于氧化物的材料而形成。
参照图2H，在去除了牺牲层图案125A的空间中形成栅电极170。可以通过保形地沉积导电材料例如金属或金属氮化物至填充去除了牺牲层图案125A的空间的厚度然后刻蚀所述材料直到暴露出第二层间绝缘层155的侧面，来形成栅电极170。此外，作为该工艺的结果，每层均分隔开的电荷阻挡层165称为电荷阻挡层图案165A。
参照图2I，在沟槽T内形成绝缘层175。可以利用ALD或CVD方法通过在沟槽T的内壁上沉积基于氧化物或氮化物的材料，形成绝缘层175。
第二实施例不同于第一实施例的地方在于，可以无需额外的氮化方法形成电荷陷阱层图案200A，因为初级电荷陷阱层200包括基于氮化物的材料。
根据本发明的实施例的非易失性存储器件及其制造方法，可以通过针对每个存储器单元将捕获电荷以储存数据的电荷陷阱层分隔开，来防止电荷散布。因此，可以最小化存储器单元之间的干扰，可以改善数据保持特性，并可以改善非易失性存储器件的可靠性。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
Claims (20)
1.一种制造非易失性存储器件的方法，包括以下步骤：
在衬底之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；
形成构造为穿通所述结构的主沟道孔；
在所述主沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；
形成构造为穿通每个主沟道孔的两侧的所述多个牺牲层和所述多个第一层间绝缘层的沟槽；以及
通过将所述第一层间绝缘层的内侧上的所述初级电荷陷阱层氧化，来形成绝缘氧化物层。
2.根据权利要求1所述的方法，其中，针对每个单元，所述初级电荷陷阱层被所述绝缘氧化物层分隔开。
3.根据权利要求1所述的方法，其中，所述初级电荷陷阱层包括硅。
4.根据权利要求1所述的方法，其中，所述初级电荷陷阱层包括基于氮化物的材料。
5.根据权利要求1所述的方法，其中，形成所述绝缘氧化物层的步骤包括以下步骤：
去除被所述沟槽暴露出来的所述第一层间绝缘层；
将因去除了所述第一层间绝缘层而暴露出来的所述初级电荷陷阱层氧化；以及
在去除了所述第一层间绝缘层的空间中形成第二层间绝缘层。
6.根据权利要求1所述的方法，其中，所述牺牲层包括刻蚀速率与所述第一层间绝缘层的刻蚀速率不同的材料。
7.根据权利要求1所述的方法，还包括以下步骤：
在形成所述绝缘氧化物层之后，去除被所述沟槽暴露出来的所述牺牲层；和
在去除了所述牺牲层的空间中顺序地形成电荷阻挡层和栅电极。
8.根据权利要求3所述的方法，还包括以下步骤：
在形成所述绝缘氧化物层之后，去除被所述沟槽暴露出来的所述牺牲层；和
将因去除了所述牺牲层而暴露出来的所述初级电荷陷阱层氮化。
9.根据权利要求5所述的方法，其中，所述第二层间绝缘层包括刻蚀速率与所述牺牲层的刻蚀速率不同的材料。
10.根据权利要求7所述的方法，还包括：在形成所述栅电极之后在所述沟槽内形成绝缘层。
11.一种制造非易失性存储器件的方法，包括以下步骤：
在衬底之上形成具有牺牲图案的管道连接栅电极；
在所述管道连接栅电极之上形成交替层叠有多个第一层间绝缘层和多个牺牲层的结构；
通过选择性刻蚀所述结构形成暴露出所述牺牲图案的主沟道孔对；
通过去除所述牺牲图案形成次沟道孔，所述次沟道孔被构造成与所述主沟道孔对耦接；
在所述主沟道孔对和所述次沟道孔的内壁上顺序地形成初级电荷陷阱层、隧道绝缘层和沟道层；
在所述主沟道孔对的每个主沟道孔的两侧形成被构造成穿通所述多个牺牲层和所述多个第一层间绝缘层的沟槽；以及
通过将在所述第一层间绝缘层内侧上的所述初级电荷陷阱层氧化，来形成绝缘氧化物层。
12.根据权利要求11所述的方法，其中，对于每个单元，所述初级电荷陷阱层被所述绝缘氧化物层分隔开。
13.根据权利要求11所述的方法，其中，所述初级电荷陷阱层包括硅。
14.根据权利要求11所述的方法，其中，所述初级电荷陷阱层包括基于氮化物的材料。
15.根据权利要求11所述的方法，其中，形成所述绝缘氧化物层的步骤包括以下步骤：
去除被所述沟槽暴露出来的所述第一层间绝缘层；
将因去除了所述第一层间绝缘层而暴露出来的所述初级电荷陷阱层氧化；以及
在去除了所述第一层间绝缘层的空间中形成第二层间绝缘层。
16.根据权利要求11所述的方法，其中，所述牺牲层包括刻蚀速率与所述第一层间绝缘层的刻蚀速率不同的材料。
17.根据权利要求11所述的方法，还包括以下步骤：
在形成所述绝缘氧化物层之后，去除由被所述沟槽暴露出来的所述牺牲层；和
在去除了所述牺牲层的空间中顺序地形成电荷阻挡层和栅电极。
18.根据权利要求13所述的方法，还包括以下步骤：
在形成所述绝缘氧化物层之后，去除被所述沟槽暴露出来的所述牺牲层；和
将因去除了所述牺牲层而暴露出来的所述初级电荷陷阱层氮化。
19.根据权利要求15所述的方法，其中，所述第二层间绝缘层包括刻蚀速率与所述牺牲层的刻蚀速率不同的材料。
20.根据权利要求17所述的方法，还包括：在形成所述栅电极之后在所述沟槽中形成绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120088475A KR20140022204A (ko) | 2012-08-13 | 2012-08-13 | 비휘발성 메모리 장치의 제조 방법 |
| KR10-2012-0088475 | 2012-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594423A CN103594423A (zh) | 2014-02-19 |
| CN103594423B true CN103594423B (zh) | 2017-11-14 |
Family
ID=50066506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310016706.2A Active CN103594423B (zh) | 2012-08-13 | 2013-01-16 | 制造非易失性存储器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8865554B2 (zh) |
| KR (1) | KR20140022204A (zh) |
| CN (1) | CN103594423B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102247087B1 (ko) * | 2014-07-08 | 2021-05-03 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| CN105448989B (zh) * | 2014-08-26 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| KR102244219B1 (ko) | 2014-09-29 | 2021-04-27 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
| KR102321739B1 (ko) | 2015-02-02 | 2021-11-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN107546230B (zh) * | 2017-08-31 | 2020-10-23 | 长江存储科技有限责任公司 | 一种3d nand器件栅线缝隙氧化物的沉积的方法 |
| KR102574323B1 (ko) | 2018-07-23 | 2023-09-05 | 삼성전자주식회사 | 반도체 장치 |
| KR102664686B1 (ko) | 2018-10-22 | 2024-05-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| CN109545794A (zh) * | 2018-11-02 | 2019-03-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| KR20210151373A (ko) * | 2020-06-05 | 2021-12-14 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| KR20220113169A (ko) | 2021-02-05 | 2022-08-12 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US20230269939A1 (en) * | 2022-02-24 | 2023-08-24 | Sandisk Technologies Llc | Memory device including mixed oxide charge trapping materials and methods for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308867A (zh) * | 2007-05-17 | 2008-11-19 | 三星电子株式会社 | 存储装置及其制造方法和操作方法 |
| CN101847602A (zh) * | 2008-12-31 | 2010-09-29 | 三星电子株式会社 | 半导体存储器件以及形成半导体存储器件的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101588852B1 (ko) * | 2008-10-31 | 2016-01-26 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
| US8013389B2 (en) * | 2008-11-06 | 2011-09-06 | Samsung Electronics Co., Ltd. | Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices |
| US7994011B2 (en) | 2008-11-12 | 2011-08-09 | Samsung Electronics Co., Ltd. | Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method |
| KR101587601B1 (ko) * | 2009-01-14 | 2016-01-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| KR101650841B1 (ko) | 2010-04-27 | 2016-08-25 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| KR20110120661A (ko) * | 2010-04-29 | 2011-11-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그의 제조 방법 |
| KR101153642B1 (ko) * | 2010-08-27 | 2012-06-18 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101825539B1 (ko) * | 2010-10-05 | 2018-03-22 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
-
2012
- 2012-08-13 KR KR1020120088475A patent/KR20140022204A/ko not_active Application Discontinuation
- 2012-12-17 US US13/717,383 patent/US8865554B2/en active Active
-
2013
- 2013-01-16 CN CN201310016706.2A patent/CN103594423B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308867A (zh) * | 2007-05-17 | 2008-11-19 | 三星电子株式会社 | 存储装置及其制造方法和操作方法 |
| CN101847602A (zh) * | 2008-12-31 | 2010-09-29 | 三星电子株式会社 | 半导体存储器件以及形成半导体存储器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8865554B2 (en) | 2014-10-21 |
| CN103594423A (zh) | 2014-02-19 |
| US20140045311A1 (en) | 2014-02-13 |
| KR20140022204A (ko) | 2014-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| US9780182B2 (en) | Molybdenum-containing conductive layers for control gate electrodes in a memory structure | |
| US9646975B2 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| CN103594473B (zh) | 非易失性存储器件及其制造方法 | |
| US9754956B2 (en) | Uniform thickness blocking dielectric portions in a three-dimensional memory structure | |
| US9159570B2 (en) | Non-volatile memory device and method for fabricating the same | |
| US20180151588A1 (en) | Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof | |
| US20170062456A1 (en) | Vertical division of three-dimensional memory device | |
| CN109075174A (zh) | 多堆叠层三维存储器件及其制造方法 | |
| WO2017074552A1 (en) | Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines | |
| US20130168757A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8372732B2 (en) | Method for fabricating non-volatile memory device | |
| US10211222B1 (en) | Memory device | |
| US9006089B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN112768466B (zh) | 一种三维存储器及其制备方法 | |
| JP2011199194A (ja) | 半導体装置の製造方法 | |
| US9048139B2 (en) | Method for fabricating non-volatile memory device | |
| US7368347B2 (en) | Dual bit flash memory devices and methods for fabricating the same | |
| KR20140086640A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN110875317A (zh) | 集成电路存储器及其形成方法 | |
| US20150179818A1 (en) | Method of manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device | |
| KR102679021B1 (ko) | 3차원 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |