CN103594473B - 非易失性存储器件及其制造方法 - Google Patents

非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN103594473B
CN103594473B CN201310004786.XA CN201310004786A CN103594473B CN 103594473 B CN103594473 B CN 103594473B CN 201310004786 A CN201310004786 A CN 201310004786A CN 103594473 B CN103594473 B CN 103594473B
Authority
CN
China
Prior art keywords
trap
layer
contact
source
electrode line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310004786.XA
Other languages
English (en)
Other versions
CN103594473A (zh
Inventor
李仁惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103594473A publication Critical patent/CN103594473A/zh
Application granted granted Critical
Publication of CN103594473B publication Critical patent/CN103594473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种非易失性存储器件及其制造方法，所述非易失性存储器件可以包括：多个沟道层，在具有阱区的衬底之上大体垂直地突出；结构，被构造为具有沿着多个沟道层中的每个交替层叠的多个层间绝缘层和多个栅电极；多个存储器层，分别插入在多个沟道层中的每个与多个栅电极中的每个之间；源极线，形成在多个结构之间的衬底中；多个源极接触插塞，位于多个结构之间并且与源极线连接；以及阱拾取接触插塞，位于多个结构之间并且与阱区连接。

Description

非易失性存储器件及其制造方法
相关申请的交叉引用
本申请要求2012年8月13日提交的韩国专利申请No.10-2012-0088485的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体地，涉及一种多个存储器单元沿大体垂直的方向层叠在衬底之上的三维（3D）结构的非易失性存储器件及其制造方法。
背景技术
非易失性存储器件即使在供电中断的情况下也保留储存的数据。诸如快闪存储器的各种非易失性存储器件被广泛地使用。
由于二维（2D）结构的非易失性存储器件的集成度的提高已经到达极限，已经提出了3D结构的非易失性存储器件，其中多个存储器单元沿着沟道层而沿大体垂直的方向形成在半导体衬底之上。更具体地，3D结构的非易失性存储器件主要分成具有直线型沟道层的结构和具有U形沟道层的结构。
制造具有直线型沟道层的结构的方法相对简单和容易，但是具有直线型沟道层的结构可能产生一些问题，即在通过将杂质掺入到硅衬底中而形成源极线时源极电阻增大。因此，有必要开发一种能够解决以上问题的结构。
发明内容
本发明的示例性实施例针对一种非易失性存储器件及其制造方法，所述非易失性存储器件通过在每个都为栅电极沿着在衬底之上垂直突出的沟道层而层叠的结构之间形成多个源极接触插塞和阱拾取接触插塞而具有减小的源极电阻和阱拾取接触电阻。
根据本发明的一个实施例，一种非易失性存储器件可以包括：多个沟道层，所述多个沟道层在具有阱区的衬底之上大体垂直地突出；结构，所述结构被构造为具有沿着多个沟道层中的每个交替层叠的多个层间绝缘层和多个栅电极；多个存储器层，所述多个存储器层分别插入多个沟道层中的每个与多个栅电极中的每个之间；源极线，所述源极线形成在多个结构之间的衬底中；多个源极接触插塞，所述多个源极接触插塞位于多个结构之间并且与源极线连接；以及阱拾取接触插塞，所述阱拾取接触插塞位于多个结构之间并且与阱区连接。
根据本发明的另一个实施例，一种制造非易失性存储器件的方法可以包括以下步骤：在包括阱区的衬底之上交替层叠多个层间绝缘层和多个牺牲层；形成穿通层间绝缘层和牺牲层与衬底连接的沟道层；形成沟槽，所述沟槽被构造为在沟道层的两侧穿过多个层间绝缘层和多个牺牲层，并通过沟槽暴露出衬底；去除通过沟槽而暴露出的牺牲层；在去除了牺牲层的空间中顺序地形成存储器层和栅电极；在通过沟槽而暴露出的衬底中形成源极线；形成填充沟槽的绝缘层；以及形成与源极线连接的多个源极接触插塞和与阱区连接的阱拾取接触插塞。
附图说明
图1至图7是示出根据本发明一个实施例的非易失性存储器件及其制造方法的立体图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的形式实施并且不应该解释为局限于本文阐述的实施例。更确切地，提供这些实施例以便本公开是详尽的和完整的，并且将向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的不同附图和实施例中表示相同的部件。
附图不一定按比例绘制，并且在一些情况下，比例可以被放大以便清楚地示出实施例的特征。应该容易理解，本公开中的“在…上”和“在…之上”应该以最广义的方式来解释，使得“在…上”不仅意味着“直接在某物上”，而且包括在具有中间特征或中间层的情况下“在某物上”的意思，以及“在…之上”不仅意味着“在某物之上”的意思，还可以包括在不具有中间特征或中间层的情况下“在某物之上”的意思（即直接在某物上）。
图1至图7是示出根据本发明一个实施例的非易失性存储器件及其制造方法的立体图。更具体而言，图7是根据本发明一个实施例的非易失性存储器件的立体图，以及图1至图6是示出制造图7的非易失性存储器件的中间工艺步骤的一个实例的立体图。
参见图1，在衬底100之上交替地层叠多个层间绝缘层110和多个牺牲层120，衬底100包括特定的底层结构（未示出）。衬底100可以是半导体衬底，例如单晶硅。衬底100可以包括在衬底100之上的具有不同导电类型的阱区。多个层间绝缘层110和多个牺牲层120交替层叠的结构在下文中称为层叠结构，以便于描述。
层间绝缘层110可以设置在层叠结构的顶部和底部，并且层间绝缘层110可以具有基于氧化物的材料。而且，牺牲层120在后续工艺中被去除，由此为要形成的栅电极提供空间。牺牲层120可以具有刻蚀速率与层间绝缘层110的刻蚀速率不同的材料，例如基于氮化物的材料。尤其，设置在层叠结构的底部和顶部的每个牺牲层120可以比设置在这些牺牲层120之间的牺牲层120更厚。同时，此横截面示出为仅包括6个牺牲层120，但是这仅仅是说明性的。牺牲层120的数量可以比6个更多或更少。
参见图2，通过选择性地刻蚀层叠结构而形成暴露出衬底100的沟道H1。当从平行于衬底100的平面观察时，沟道孔H1可以是圆形或椭圆形形状，并且多个沟道孔H1可以布置成矩阵形式。尤其，如果层叠结构是通过交替地层叠氧化物层和氮化物层而形成的，则层叠结构可以被容易地刻蚀成使得所述层叠结构与交替地层叠氧化物层和多晶硅的现有方法相比而具有垂直的刻蚀轮廓。
在沟道孔H1中形成沟道层130。沟道层130可以具有与衬底100连接的底部，并且沟道层130可以通过用诸如硅（Si）的半导体材料填充沟道孔H1来形成。为了形成沟道层130，可以执行诸如激光诱导外延生长（LEG）的外延生长工艺，或者执行沉积工艺。同时，在本实施例中，沟道层130示出为形成到完全填充沟道孔H1的厚度，但是本发明不局限于此。在另一个实施例中，沟道层130可以形成到不完全填充沟道孔H1的厚度。
参见图3，通过选择性地刻蚀层叠结构而形成沟槽T，通过沟槽T而暴露出沟道层130两侧的衬底100。沿一个方向延伸的多个沟槽T可以平行地布置。沟槽T可以以线的形式将层间绝缘层110和牺牲层120分隔开。同时，由于此工艺而分隔开的层间绝缘层110和牺牲层120称为层间绝缘层图案110A和牺牲层图案120A。
参见图4，去除通过沟槽T而暴露出的牺牲层图案120A。为了去除牺牲层图案120A，可以执行利用与层间绝缘层图案110A的刻蚀选择性的为浸出法的湿法刻蚀工艺。同时，作为该工艺的结果，暴露出沟道层130的侧面的一部分。
参见图5，在通过沟槽T而去除了牺牲层图案120A的空间的内壁上形成存储器层140。每个存储器层140可以通过顺序地沉积隧道绝缘层、电荷陷阱层和电荷阻挡层来形成。
这里，隧道绝缘层用于电荷隧穿，并且可以包括例如氧化物层。电荷陷阱层起到通过捕获电荷来储存数据的作用，并且电荷陷阱层可以包括例如氮化物层。电荷阻挡层起到防止电荷陷阱层中的电荷向外移动的作用，并且电荷阻挡层可以包括例如氧化物层。也就是，存储器层140可以具有氧化物-氮化物-氧化物（ONO）的三层结构。
接着，在去除了牺牲层图案120A的相应空间中形成栅电极150。栅电极150可以通过以下工艺形成。首先，通过利用化学气相沉积（CVD）或原子层沉积（ALD）方法在存储器层140上沉积导电材料（例如金属或金属氮化物）而将用于栅电极的导电层（未示出）形成到填充去除了牺牲层图案120A的空间的厚度。刻蚀用于栅电极的导电层，直至暴露出层间绝缘层图案110A的侧面，结果是导电层的每层都被分隔开并且在层间绝缘层图案110A之间形成了栅电极150。同时，作为该工艺的结果，存储器层140也可以每层都被分隔开。
参见图6，在通过沟槽T而暴露出的衬底100中形成源极线160。可以通过利用离子注入将杂质掺入到衬底100中而形成源极线160，并且源极线160可以沿与栅电极150相同的方向延伸。
接着，形成填充沟槽T的绝缘层170。可以通过将基于氧化物或者基于氮化物的材料沉积到填充沟槽T的厚度、然后执行诸如化学机械抛光（CMP）的抛光工艺直至暴露出沟道层130的顶表面来形成绝缘层170。
参见图7，通过选择性地刻蚀绝缘层170而形成源极接触孔H2，通过源极接触孔H2而暴露出源极线160。当从平行于衬底100的平面观察时，源极接触孔H2可以具有圆形或椭圆形形状，并且多个源极接触孔H2可以沿着源极线160成直线布置。
通过选择性地刻蚀绝缘层170和源极线160而形成阱拾取接触孔（well pickupcontact hole）H3，通过阱拾取接触孔H3而暴露出衬底100的特定区域，例如阱区（未示出）。当从平行于衬底100的平面观察时，阱拾取接触孔H3可以具有圆形或椭圆形形状。阱拾取接触孔H3可以形成在多个源极接触孔H2之间。接着，可以通过离子注入将杂质掺入到通过阱拾取接触孔H3而暴露出的阱区中，使得阱区的表面具有与阱区的下部不同的导电类型。
接着，在源极接触孔H2和阱拾取接触孔H3的侧壁上形成间隔件层180。间隔件层180可以防止与栅电极150短路，并且间隔件层180可以通过沉积例如基于氮化物的材料来形成。随后，形成填充源极接触孔H2的源极接触插塞190和填充阱拾取接触孔H3的阱拾取接触插塞200。
源极接触插塞190和阱拾取接触插塞200可以分别与源极线160和衬底100的阱区连接。源极接触插塞190和阱拾取接触插塞200可以通过用导电材料填充源极接触孔H2和阱拾取接触孔H3来形成。例如，源极接触插塞190和阱拾取接触插塞200可以采用如下方式形成：即可以通过在源极接触孔H2和阱拾取接触孔H3的内壁上沉积钛（Ti）或氮化钛（TiN）来形成阻挡金属层，然后可以沉积诸如钨（W）的金属。
根据以上描述的制造方法，制造了诸如图7所示的根据本发明一个实施例的非易失性存储器件。
如图7所示，根据本发明的本实施例的非易失性存储器件可以包括：沟道层130，所述沟道层130在具有阱区的衬底100之上垂直地突出；层叠结构，所述层叠结构被构造为具有沿着沟道层130交替层叠的多个层间绝缘层图案110A和多个栅电极150；存储器层140，所述存储器层140设置在沟道层130和栅电极150之间以及层间绝缘图案110A和栅电极150之间；源极线160，所述源极线160形成在层叠结构之间的衬底100中；多个源极接触插塞190，所述多个源极接触插塞190位于层叠结构之间并与源极线160连接；阱拾取接触插塞200，所述阱拾取接触插塞200位于层叠结构之间并与阱区连接；以及间隔件层180，所述间隔件层180被构造为包围源极接触插塞190和阱拾取接触插塞200的侧面。
源极接触插塞190和阱拾取接触插塞200可以沿与沟道层130基本相同的方向延伸，并且阱拾取接触插塞200可以位于多个源极接触插塞190之间。同时，栅电极150可以沿一个方向延伸同时包围沟道层130的侧面。尤其，设置在层叠结构的底部和顶部的栅电极150可以形成选择晶体管，并且设置在位于层叠结构的底部和顶部的栅电极150之间的栅电极150可以分别形成存储器单元晶体管。
根据本发明的实施例的非易失性存储器件及其制造方法，多个源极接触插塞和阱拾取接触插塞形成在层叠结构之间，在每个层叠结构中栅电极沿着在衬底之上垂直突出的沟道层而层叠。因此，可以减小源极电阻和阱拾取接触电阻，并且还可以减小芯片尺寸。
虽然已经参照具体实施例描述了本发明，但是对于本领域技术人员明显地，在不脱离所附权利要求书所限定的本发明的精神和范围的情况下可以进行各种改变和修改。

Claims (15)

1.一种非易失性存储器件，包括：
多个沟道层，所述多个沟道层在具有阱区的衬底之上大体垂直地突出；
结构，所述结构被构造为具有沿着所述多个沟道层中的每个交替层叠的多个层间绝缘层和多个栅电极；
多个存储器层，所述多个存储器层分别插入在所述多个沟道层中的每个与所述多个栅电极中的每个之间；
源极线，所述源极线形成在多个所述结构之间的衬底中；
多个源极接触插塞，所述多个源极接触插塞位于所述多个结构之间并与所述源极线连接；以及
阱拾取接触插塞，所述阱拾取接触插塞位于所述多个结构之间并与所述阱区连接，
其中，所述阱拾取接触插塞和所述多个源极接触插塞沿所述源极线的延伸方向布置并且直接设置在所述源极线之上。
2.如权利要求1所述的非易失性存储器件，其中，所述阱拾取接触插塞位于所述多个源极接触插塞之间。
3.如权利要求1所述的非易失性存储器件，其中，所述源极接触插塞和所述阱拾取接触插塞沿与所述沟道层的方向基本相同的方向延伸。
4.如权利要求1所述的非易失性存储器件，其中，所述栅电极包围所述沟道层的侧面并且沿一个方向延伸。
5.如权利要求1所述的非易失性存储器件，还包括间隔件层，所述间隔件层被构造为包围所述阱拾取接触插塞和所述源极接触插塞中的每个的侧面。
6.一种制造非易失性存储器件的方法，包括以下步骤：
在包括阱区的衬底之上交替地层叠多个层间绝缘层和多个牺牲层；
形成穿通所述层间绝缘层和所述牺牲层与所述衬底连接的沟道层；
形成沟槽，所述沟槽被构造为在所述沟道层的两侧穿过所述多个层间绝缘层和所述多个牺牲层，并通过所述沟槽而暴露出所述衬底；
去除通过所述沟槽而暴露出的所述牺牲层；
在去除了所述牺牲层的空间中顺序地形成存储器层和栅电极；
在通过所述沟槽而暴露出的所述衬底中形成源极线；
形成填充所述沟槽的绝缘层；以及
形成与所述源极线连接的多个源极接触插塞以及与所述阱区连接的阱拾取接触插塞，
其中，所述阱拾取接触插塞和所述多个源极接触插塞沿所述源极线的延伸方向布置并且直接设置在所述源极线之上。
7.如权利要求6所述的方法，其中，在所述多个源极接触插塞之间形成所述阱拾取接触插塞。
8.如权利要求6所述的方法，其中，所述多个牺牲层包括刻蚀速率与所述层间绝缘层的刻蚀速率不同的材料。
9.如权利要求6所述的方法，其中，形成所述沟道层的步骤包括以下步骤：
通过选择性地刻蚀所述多个层间绝缘层和所述多个牺牲层而形成暴露出所述衬底的沟道孔；以及
用半导体材料填充所述沟道孔。
10.如权利要求6所述的方法，其中，通过外延生长工艺形成所述沟道层。
11.如权利要求6所述的方法，其中，在去除了所述多个牺牲层的空间的内壁上形成所述存储器层。
12.如权利要求6所述的方法，其中，通过将杂质掺入到所述衬底中而形成所述源极线。
13.如权利要求6所述的方法，其中，形成所述源极接触插塞和所述阱拾取接触插塞的步骤包括以下步骤：
通过选择性地刻蚀所述绝缘层而形成暴露出所述源极线的源极接触孔；
通过选择性地刻蚀所述绝缘层和所述源极线而形成暴露出所述阱区的阱拾取接触孔；以及
用导电材料填充所述源极接触孔和所述阱拾取接触孔。
14.如权利要求13所述的方法，还包括以下步骤：在形成所述阱拾取接触孔之后，将杂质掺入到通过所述阱拾取接触孔而暴露出的所述阱区。
15.如权利要求13所述的方法，还包括以下步骤：在形成所述源极接触孔和所述阱拾取接触孔之后，在所述源极接触孔和所述阱拾取接触孔的侧壁上形成间隔件层。
CN201310004786.XA 2012-08-13 2013-01-07 非易失性存储器件及其制造方法 Active CN103594473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0088485 2012-08-13
KR1020120088485A KR20140022205A (ko) 2012-08-13 2012-08-13 비휘발성 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN103594473A CN103594473A (zh) 2014-02-19
CN103594473B true CN103594473B (zh) 2017-12-08

Family

ID=50065560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310004786.XA Active CN103594473B (zh) 2012-08-13 2013-01-07 非易失性存储器件及其制造方法

Country Status (3)

Country Link
US (2) US8836013B2 (zh)
KR (1) KR20140022205A (zh)
CN (1) CN103594473B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104769691A (zh) 2012-11-02 2015-07-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
KR102275565B1 (ko) * 2014-03-25 2021-07-12 인텔 코포레이션 비평면 저항성 메모리 셀들을 형성하는 기법들
KR102234799B1 (ko) 2014-08-14 2021-04-02 삼성전자주식회사 반도체 장치
US9412749B1 (en) 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
CN104201176B (zh) * 2014-09-23 2017-10-27 武汉新芯集成电路制造有限公司 3d nand闪存结构及其制作方法
KR102378820B1 (ko) * 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
KR102336739B1 (ko) 2015-09-25 2021-12-06 삼성전자주식회사 비휘발성 메모리 장치
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
KR102607825B1 (ko) * 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102551350B1 (ko) 2016-01-28 2023-07-04 삼성전자 주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US9728552B1 (en) 2016-02-09 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor memory device having voids between word lines and a source line
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US9978770B2 (en) 2016-02-22 2018-05-22 Toshiba Memory Corporation Semiconductor memory device
KR102649369B1 (ko) * 2016-04-11 2024-03-21 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2018078160A (ja) * 2016-11-08 2018-05-17 東芝メモリ株式会社 半導体記憶装置
US9853038B1 (en) 2017-01-20 2017-12-26 Sandisk Technologies Llc Three-dimensional memory device having integrated support and contact structures and method of making thereof
CN106876397B (zh) 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
US10115632B1 (en) 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
CN107359166A (zh) * 2017-08-31 2017-11-17 长江存储科技有限责任公司 一种3d nand存储器的存储结构及其制备方法
US10685914B2 (en) * 2017-08-31 2020-06-16 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN109841628B (zh) * 2017-11-24 2021-05-28 旺宏电子股份有限公司 半导体结构及其形成方法
US10727248B2 (en) 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10304852B1 (en) 2018-02-15 2019-05-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10971507B2 (en) 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10903230B2 (en) 2018-02-15 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US11637122B2 (en) 2018-05-10 2023-04-25 SK Hynix Inc. Semiconductor device and manufacturing method of semiconductor device
KR102592894B1 (ko) * 2018-05-10 2023-10-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20210010210A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 반도체 메모리 소자
KR20210014828A (ko) * 2019-07-30 2021-02-10 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
JP7427966B2 (ja) * 2020-01-16 2024-02-06 Tdk株式会社 電子部品
KR102668063B1 (ko) 2020-01-21 2024-05-23 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인접한 소스 접점 구조들을 갖는 3차원 메모리 디바이스 및 그 형성 방법
KR20210108548A (ko) 2020-02-25 2021-09-03 삼성전자주식회사 3차원 반도체 메모리 장치
CN112614839B (zh) * 2020-12-14 2024-02-23 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859778A (zh) * 2009-04-10 2010-10-13 三星电子株式会社 非易失性存储器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100107661A (ko) 2009-03-26 2010-10-06 삼성전자주식회사 수직 구조를 갖는 비휘발성 메모리 소자의 제조방법
KR101543331B1 (ko) 2009-07-06 2015-08-10 삼성전자주식회사 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
US9000509B2 (en) * 2010-05-31 2015-04-07 Hynix Semiconductor Inc. Three dimensional pipe gate nonvolatile memory device
KR20120030815A (ko) * 2010-09-20 2012-03-29 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859778A (zh) * 2009-04-10 2010-10-13 三星电子株式会社 非易失性存储器件

Also Published As

Publication number Publication date
US20140042519A1 (en) 2014-02-13
KR20140022205A (ko) 2014-02-24
US20140357031A1 (en) 2014-12-04
CN103594473A (zh) 2014-02-19
US9023702B2 (en) 2015-05-05
US8836013B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
CN103594473B (zh) 非易失性存储器件及其制造方法
CN108630704B (zh) 具有分层的导体的三维存储装置
US9159570B2 (en) Non-volatile memory device and method for fabricating the same
KR101825539B1 (ko) 3차원 반도체 장치 및 그 제조 방법
CN107946310B (zh) 一种采用气隙作为介电层的3d nand闪存制备方法及闪存
US8921922B2 (en) Nonvolatile memory device and method for fabricating the same
CN103594423B (zh) 制造非易失性存储器件的方法
CN102760740B (zh) 非易失性存储器件及其制造方法
CN108735748B (zh) 三维半导体器件
TWI591770B (zh) Semiconductor memory device and method of manufacturing the same
CN109461740B (zh) 一种三维存储器件及其制备方法
CN102544016A (zh) 非易失性存储器件及其制造方法
CN103426917A (zh) 非易失性存储器件及其制造方法
KR20200062353A (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
US20120256253A1 (en) Vertical Memory Devices
CN103579252A (zh) 非易失性存储器件及其制造方法
US8525252B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
US20190081063A1 (en) Memory device
CN112768466B (zh) 一种三维存储器及其制备方法
KR101942421B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN109037210A (zh) 半导体存储器件及其制造方法
CN111106116B (zh) 一种三维存储器的制备方法以及三维存储器
CN108022933A (zh) 闪存器件及其制造方法
KR20140086670A (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN110061008B (zh) 3d nand闪存及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant