CN104769691A - 片状电容器、电路组件以及电子设备 - Google Patents

片状电容器、电路组件以及电子设备 Download PDF

Info

Publication number
CN104769691A
CN104769691A CN201380056899.2A CN201380056899A CN104769691A CN 104769691 A CN104769691 A CN 104769691A CN 201380056899 A CN201380056899 A CN 201380056899A CN 104769691 A CN104769691 A CN 104769691A
Authority
CN
China
Prior art keywords
film
electrode
capacitor
substrate
outer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380056899.2A
Other languages
English (en)
Inventor
山本浩贵
渡边敬吏
玉川博词
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201910772090.9A priority Critical patent/CN110504257B/zh
Publication of CN104769691A publication Critical patent/CN104769691A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明的片状电容器包含：基板、形成在所述基板上的一对外部电极、连接在所述一对外部电极之间的电容器元件、以及与所述电容器元件并联连接在所述一对外部电极之间的双向二极管。此外，本发明的电路组件包含：本发明的片状电容器、以及在与所述基板的表面相对置的安装面具有以焊料与所述外部电极相接合的焊盘。

Description

片状电容器、电路组件以及电子设备
技术领域
本发明涉及片状电容器(chip capacitor)。此外，本发明涉及具备片状电容器的电路组件。进一步地，本发明涉及具有具备了片状电容器的电路组件的电子设备。
背景技术
专利文献1公开了以下片状电容器，该片状电容器包含：基板；配置在基板上的一对外部电极；形成在基板上，且连接在一对外部电极之间的多个电容器要素；以及分别介于多个电容器要素与外部电极之间的多个熔丝。
在先技术文献
专利文献
专利文献1：国际公开第2013/108555号
发明内容
用于解决课题的手段
本发明的一实施方式提供一种片状电容器，该片状电容器包含：基板；一对外部电极，其形成在所述基板上；电容器元件，其连接在所述一对外部电极之间；以及双向二极管，其与所述电容器元件并联连接在所述一对外部电极之间。
根据该构成，片状电容器在片内除了具备电容器元件以外还具备双向二极管。电容器元件连接在一对外部电极间。双向二极管与电容器元件并联连接在该一对外部电极间。如果起因于静电放电等的浪涌电流被输入到外部电极，则双向二极管导通。由此，浪涌电流绕过电容器元件而流过双向二极管，所以能够保护电容器元件不受静电破坏。由此，能够提供一种静电破坏耐量大的片状电容器。
在本发明的一实施方式中，所述基板是半导体基板，所述双向二极管包含形成在所述半导体基板内的杂质扩散层。通过该构成，能够在片状电容器的基板内形成双向二极管，所以能够在1片内具备电容器元件以及双向二极管，并且能够提高静电破坏耐量。
在本发明的一实施方式中，所述电容器元件包含由形成在所述半导体基板内的杂质扩散层构成的下部电极。通过该构成，能够将半导体基板内的杂质扩散层作为下部电极来利用，构成静电破坏耐量得到提高的片状电容器。
在本发明的一实施方式中，所述基板是半导体基板，所述电容器元件包含由形成在所述半导体基板内的杂质扩散层构成的下部电极，所述双向二极管包含与构成所述下部电极的杂质扩散层连续的杂质扩散层。
通过该构成，电容器元件以及双向二极管的任一个都利用半导体基板内的杂质扩散层来构成。因此，能够通过共同的工艺来制作用于电容器元件以及双向二极管的杂质扩散层，由此，能够使制造工序简单。此外，由于与构成电容器元件的下部电极的杂质扩散层连续的杂质扩散层构成双向二极管，所以不必另行设置用于将双向二极管与下部电极连接的布线。由此，也能够简化制造工序。并且，由于能够省略布线空间，所以能够实现片状电容器的小型化，并实现电容器元件的电容增加。这样，能够提供一种将对制造工序、尺寸、容量等的制约加以缓解且静电破坏耐量得到提高的片状电容器。
例如，在第1导电型的半导体基板内空开间隔地形成第2导电型的一对杂质扩散层后，在该一对杂质扩散层的边界部分别形成pn结二极管，这些pn结二极管经由半导体基板构成反向串联连接的双向二极管。
如果将所述一对杂质扩散层之中的一个杂质扩散层作为电容器元件的下部电极来利用，则能够省去用于连接双向二极管与下部电极的布线。
在本发明的一实施方式中，所述双向二极管包含形成在所述外部电极的正下方的区域中的部分。通过该构成，由于能够利用外部电极的正下方的区域来构成双向二极管，所以能够有效利用基板上的区域。由此，能够提供一种有利于小型化以及大容量化且静电破坏耐量大的片状电容器。
在本发明的一实施方式中，所述双向二极管的全部形成在所述外部电极的正下方的区域中。根据该构成，由于双向二极管的全部形成在外部电极的正下方的区域中，所以能够提供一种更加有利于小型化以及大容量化且静电破坏耐量大的片状电容器。
在本发明的一实施方式中，所述双向二极管包含形成在所述基板上的多晶硅膜。根据该构成，使用形成在基板上的多晶硅膜来构成双向二极管。因此，基板的材料不必是半导体。即，在使用了半导体以外的材料的基板的片状电容器中，也能够提高静电破坏耐量。
在本发明的一实施方式中，还包含：第1焊垫部，其与所述电容器元件连接；以及第2焊垫部，其与所述双向二极管连接；所述一对外部电极的一个外部电极跨所述第1焊垫部以及所述第2焊垫部地形成，将该第1焊垫部以及该第2焊垫部电连接。
根据该构成，设置分别与电容器元件以及双向二极管连接的第1以及第2焊垫部，并以跨第1以及第2焊垫部的方式来形成外部电极。即，第1以及第2焊垫部通过外部电极而彼此电连接。第1以及第2焊垫部彼此分离，且在形成外部电极之前是电断开的。因此，在制造工序中，在形成外部电极之前，能够利用第1焊垫部来测定电容器元件的电容。此时，由于双向二极管并未与第1焊垫部电连接，所以能够将双向二极管的影响排除在外而测定电容器元件的电容。因此，能够提供一种不会妨碍制造工序中的电容器元件电容的准确测定且静电破坏耐量大的片状电容器。
在本发明的一实施方式中，还包含绝缘层，该绝缘层配置在所述第1焊垫部以及所述第2焊垫部之间，且将所述第1焊垫部以及所述第2焊垫部分离；所述外部电极跨越所述绝缘层而与所述第1焊垫部以及所述第2焊垫部双方相接合。根据该构成，由于外部电极跨越将第1以及第2焊垫部分离的绝缘层而与第1以及第2焊垫部双方接合，所以能够可靠地形成将电容器元件以及双向二极管与外部电极并联连接的构造。
在本发明的一实施方式中，各外部电极跨所述基板的表面以及侧面地形成，且一体地具有覆盖所述表面的表面部分以及覆盖所述侧面的侧面部分。
此外，本发明的一实施方式提供一种片状电容器，该片状电容器包含：基板；一对外部电极，其形成在所述基板上；以及电容器元件，其连接在所述一对外部电极之间；各外部电极跨所述基板的表面以及侧面地形成，且一体地具有覆盖所述表面的表面部分以及覆盖所述侧面的侧面部分。
根据这些构成，外部电极不仅具有覆盖基板的表面的表面部分，而且具有覆盖基板的侧面(至少一个侧面)的侧面部分，并跨基板的表面以及侧面地一体形成。由此，在将片状电容器焊接在安装基板时，能够增大外部电极与焊料相接的粘结面积。由此，由于能够增多焊料的吸附量，所以能够提高粘结强度。此外，由于焊料从片状电容器的表面(基板的表面)起包裹至侧面来吸附，所以在安装状态下，能够从基板的表面以及侧面的各个方向来保持片状电容器。由此，能够使片状电容器的安装状态稳定化。
在基板是半导体基板的情况下，优选绝缘膜介于外部电极与基板的侧面之间。由此，能够保持外部电极与基板之间的绝缘状态。
在本发明的一实施方式中，所述基板在俯视下是矩形形状，所述外部电极形成为覆盖所述基板的三个侧面的所述表面侧的边缘部。根据该构成，能够在将片状电容器安装于安装基板的状态下，从基板的侧面的三个方向来保持片状电容器。由此，能够使片状电容器的安装状态更加稳定化。
在本发明的一实施方式中，所述电容器元件包含：下部电极，其形成在所述基板上或者所述基板内，且与所述一对外部电极的一个外部电极连接；电容膜，其层叠于所述下部电极；以及上部电极，其层叠于所述电容膜，且夹着所述电容膜与所述下部电极相对置，并与所述一对外部电极的另一个外部电极连接。
根据该构成，通过形成在基板上或者基板内的下部电极、层叠于下部电极的电容膜、以及层叠于电容膜且与下部电极相对置的上部电极来构成电容器元件。通过将下部电极以及上部电极分别与一对外部电极连接，来构成片状电容器。
在本发明的一实施方式中，在所述基板形成具有与该基板的主面相交叉的侧壁面的沟槽，所述电容膜沿着所述沟槽的侧壁面来形成。根据该构成，在基板形成具有与基板的主面相交叉的侧壁面的沟槽，且沿着该基板来形成电容膜。由此，由于能够实现上部电极以及下部电极夹着电容膜而相对置的对置面积的增大，所以能够实现电容器元件的大容量化。由此，能够实现片状电容器的小型化或者大容量化。
所述沟槽可以具有与侧壁面的底部相连的底壁面。此外，优选多个沟槽形成(例如，周期性地形成)在基板上，由此，能够实现电容器元件的进一步大容量化。
当然，也能够将基板的主面设为平坦面，作为具有平面型的电容器元件的片状电容器，其中，该平面型的电容器元件具有平坦的电容膜。
在本发明的一实施方式中，所述上部电极包含埋入到所述沟槽内的多晶硅膜。根据该构成，上部电极包含多晶硅膜，且该多晶硅膜被埋入到沟槽内。多晶硅能够以良好的埋入性而埋入到细微的沟槽内。因此，能够在基板的主面形成细微且纵横比(沟槽开口宽度与沟槽深度之比)大的大量沟槽，并且，能够使多晶硅膜与电容膜紧贴。由此，能够实现电容器元件的进一步的大容量化。
多晶硅膜优选是经导电化处理后的多晶硅膜，例如优选是使杂质扩散后低电阻化的多晶硅膜。
上部电极优选还包含层叠于多晶硅膜的金属膜。由此，由于能够降低上部电极整体的电阻率，所以能够降低片状电容器的等效串联电阻，实现特性的提高。
在本发明的一实施方式中，所述电容器元件包含多个电容器要素，该片状电容器还包含多个熔丝，该多个熔丝设置在所述基板上，且以能够分别断开所述多个电容器要素的方式与所述外部电极连接。根据该构成，通过选择一个或者多个熔丝进行切断，能够将一个或者多个电容器要素选择性地与外部电极断开。由此，能够容易且快速地与多个种类的电容值对应。换言之，通过组合多个电容器要素，能够以共同的设计来实现各种电容值的片状电容器。
所述多个电容器要素优选包含电容值不同的多个电容器要素。由此，通过熔丝的选择性切断，能够得到更多的电容值，能够以共同设计的片状电容器来实现更多种类的电容值。
熔丝可以安装在下部电极与对应的外部电极之间，也可以安装在上部电极与对应的外部电极之间。在上部电极由包含多晶硅膜以及金属膜的层叠膜构成时，也可以将熔丝形成在金属膜的同一层中。
在本发明的一实施方式中，所述电容器元件包含并联连接在所述一对外部电极之间的多个电容器要素，所述多个电容器要素包含基本电容元件和多个调整电容元件，所述多个调整电容元件分别经由多个熔丝与所述外部电极连接。
根据该构成，由于多个调整电容元件分别经由多个熔丝与外部电极连接，所以通过有选择地切断熔丝，能够将一个或者多个调整电容元件选择性地与外部电极断开。由此，片状电容器的整体电容由基本电容元件的电容和经由熔丝与外部电极连接的调整电容元件的电容来决定。基本电容元件也可以不经由熔丝而与外部电极连接。
例如，可以在任一个熔丝都没有被切断的状态下，测定上部电极与下部电极之间的电容值，并根据该测定结果来选择应切断的熔丝(即，应断开的调整电容元件)，以便校准成希望的电容值。然后，通过切断该选择出的熔丝，能够得到被高精度地校准成希望的电容值的片状电容器。
在本发明的一实施方式中，所述多个调整电容元件具有相互平行的条带形状，并在所述一对外部电极的一侧将一端对齐，按照长度的顺序来排列，所述基本电容元件包含：连接部，其与所述多个调整电容元件之中长度最短的调整电容元件邻接且与所述一个外部电极连接；以及主要部，其与所述连接部一体地避开所述多个调整电容元件来形成，并随着向所述一对外部电极的另一个外部电极接近而变宽。
根据该构成，彼此平行的条带形状的调整电容元件在使一端与外部电极的一侧相一致的状态下按照长度的顺序来排列。另一方面，基本电容元件在最短的调整电容元件的旁边具有向外部电极连接的连接部，在未配置调整电容元件的空间具有主要部。该主要部与未配置调整电容元件的空间的形状相适应地，随着从连接部远离而变宽。这样，能够高效地利用基板上的有限的区域来配置调整电容元件以及基本电容元件。由此，能够实现小型且大容量的片状电容器。
也考虑在最长的调整电容元件的旁边配置连接部的构成。但是，在该构成中，连接部需要绕过长的调整电容元件而到达至配置于未配置多个调整电容元件的空闲空间的主要部。因此，由于连接部的长度变长，所以担心片状电容器的等效串联电阻会变高。通过在最短的调整电容元件的旁边配置连接部，能够避免该问题，提供一种特性优异的片状电容器。
在具备双向二极管的构成的情况下，可以与所述基本电容元件邻接地，在与所述调整电容元件相反的一侧，在所述基板上形成将所述双向二极管与所述外部电极连接的布线图案。
此外，所述片状电容器可以包含与所述电容器元件并联连接在所述一对外部电极之间的电阻元件。
本发明的一实施方式提供一种电路组件，该电路组件包含：具有上述这样的特征的片状电容器；以及安装基板，其在与所述基板的表面相对置的安装面具有以焊料来与所述外部电极相接合的焊盘。
在本发明的一实施方式中，所述片状电容器具备一体地具有所述表面部分以及所述侧面部分的外部电极，所述焊料形成为覆盖所述外部电极的所述表面部分以及所述侧面部分。由此，能够提供一种可靠性高的电路组件。
本发明的一实施方式提供一种电子设备，该电子设备包含：上述这样的电路组件；以及容纳有所述电路组件的框体。
附图说明
图1A是本发明的一实施方式涉及的片状电容器的示意性立体图。
图1B是将片状电容器安装于安装基板的状态下的电路组件的示意性剖面图。
图1C是从元件形成面侧观察安装于安装基板的状态下的片状电容器的示意性俯视图(图1B的构成的仰视图)。
图2A是用于说明片状电容器的内部构成的俯视图。
图2B是用于说明片状电容器的内部构成的俯视图。
图2C是用于说明片状电容器的内部构成的俯视图。
图3是表示片状电容器的内部构成的剖面图(图2A的III-III剖面图)。
图4是将所述片状电容器的一部分的构成分离开来表示的分解立体图。
图5是用于说明内置于所述片状电容器的双向二极管的功能的电路图。
图6是表示片状电容器的内部的电构成的电路图。
图7是用于说明片状电容器的制造工序的一例的流程图。
图8A～图8C是用于说明将片状电容器内所具备的熔丝切断的工序的剖面图。
图9A～图9C是用于说明片状电容器的总电容的测定以及外部电极的形成的剖面图。
图10A是用于说明本发明的第2实施方式涉及的片状电容器的内部构成的俯视图。
图10B是用于说明所述第2实施方式涉及的片状电容器的内部构成的俯视图。
图10C是用于说明所述第2实施方式涉及的片状电容器的内部构成的俯视图。
图11是用于说明本发明的第3实施方式涉及的片状电容器的构成的剖面图(图12的XI-XI剖面图)。
图12A、图12B以及图12C是用于说明所述第3实施方式涉及的片状电容器的内部构成的俯视图。
图12B是用于说明所述第3实施方式涉及的片状电容器的内部构成的俯视图。
图12C是用于说明所述第3实施方式涉及的片状电容器的内部构成的俯视图。
图13是表示本发明的第4实施方式涉及的片状电容器的构成的剖面图。
图14是用于说明本发明的第5实施方式涉及的片状电容器的构成的剖面图。
图15是用于说明本发明的第6实施方式涉及的片状电容器的构成的剖面图。
图16是用于说明本发明的第7实施方式涉及的片状电容器的构成的剖面图。
图17是表示本发明的第8实施方式涉及的片状电容器的构成的剖面图。
图18是表示本发明的第9实施方式涉及的片状电容器的构成的剖面图。
图19是用于说明本发明的第10实施方式涉及的片状电容器的构成的剖面图。
图20是表示本发明的第11实施方式涉及的片状电容器的构成的剖面图。
图21是表示本发明的第12实施方式涉及的片状电容器的构成的剖面图。
图22(a)是用于说明本发明的参考例的实施方式涉及的片状部件的构成的示意性立体图，图22(b)是表示将所述片状部件安装于电路基板的状态的示意性侧面图。
图23是从图22(a)的切断面XXIII-XXIII观察到的所述片状部件的剖面图。
图24是复合元件的电路图。
图25是所述复合元件的电阻的俯视图，是表示第1布线膜、第2布线膜以及电阻电路网的俯视的构成的图。
图26A是将所述电阻的一部分放大后绘制的俯视图。
图26B是为了说明所述电阻的电阻体的构成而绘制的沿着图26A的B-B的长度方向的纵剖面图。
图26C是为了说明所述电阻的电阻体的构成而绘制的沿着图26A的C-C的宽度方向的纵剖面图。
图27是以电路记号以及电路图来表示电阻体膜线以及布线膜的电特征的图。
图28(a)是将所述片状部件的俯视图的一部分放大后绘制的包含熔丝膜的区域的部分放大俯视图，图28(b)是表示沿着图28(a)的B-B的剖面构造的图。
图29是本发明的参考例的实施方式涉及的电阻的电路图。
图30是该参考例的其他实施方式涉及的电阻的电路图。
图31是该参考例的又一其他实施方式涉及的电阻的电路图。
图32是所述片状部件的示意性剖面图，示出电阻部分。
图33是所述复合元件的二极管的俯视图。
图34是从图33的切断面XXXIV-XXXIV观察到的所述二极管的剖面图。
图35是从图33的切断面XXXV-XXXV观察到的所述二极管的剖面图。
图36是在所述二极管中去掉阴极电极膜及阳极电极膜以及形成于其上的构成，表示半导体基板的表面构造的俯视图。
图37是表示所述二极管的内部的电构造的电路图。
图38表示针对通过将形成在相同面积的半导体基板上的二极管单元的大小以及/或者二极管单元的个数设定成各种类型而使pn结区域的周长的总计(全长)不同的多个样品来测定ESD耐量后得到的实验结果。
图39是用于说明所述片状部件的制造工序的一例的工序图。
图40是为了在半导体晶片中形成槽而使用的抗蚀剂图案的一部分的示意性俯视图。
图41(a)是形成了所述槽后的半导体晶片的示意性俯视图，图41(b)是图41(a)中的一部分的放大图。
图42A是表示所述片状部件的制造工序过程中的构成的剖面图。
图42B是表示图42A的下一工序的图。
图42C是表示图42B的下一工序的图。
图43是表示将聚酰亚胺的片材粘贴于所述半导体晶片的状态的简要立体图。
图44A以及图44B是用于说明AlSi电极膜与p+型半导体基板的欧姆接触的图。
图45是用于说明与二极管的齐纳电压(Vz)的调整相关的特征的图。
图46是用于说明与齐纳电压(Vz)的调整相关的其他特征的图。
图47是表示作为使用了所述片状部件的电子设备的一例的智能手机的外观的立体图。
图48是表示容纳在所述智能手机的框体内的电子电路组件的构成的简要俯视图。
具体实施方式
<本发明的实施方式>
以下，参照附图来详细地说明本发明的实施方式。
图1A是本发明的一实施方式涉及的片状电容器1的示意性立体图。片状电容器1是微小的片状部件，且是正交的两边(长边81以及短边82)分别为0.4mm以下、0.2mm以下的矩形。更具体来说，可以是长度L(长边81的长度)为约0.3mm，宽度W(短边82的长度)为约0.15mm，厚度T为约0.1mm。当然，这些数值是一个例子，例如，也可以具有在俯视下0.4mm×0.2mm、或者0.2mm×0.1mm等的矩形形状。
在制造片状电容器1时，在半导体晶片(半导体基板。例如硅晶片)上将批量的片状电容器形成为格子状，之后，在晶片中形成片状分割槽。进而，将晶片从背面起一直研磨至到达片状分割槽为止。由此，晶片被分割成多个片状电容器1。也可以取代从背面起对晶片进行磨削，而是对片状分割槽的底部进行切割，分割成单个片状电容器1。
片状电容器1包含：构成其主体部分的基板2；作为外部连接电极的第1外部电极3以及第2外部电极4；通过第1外部电极3以及第2外部电极4进行外部连接的电容器元件5；以及与电容器元件5并联地连接在第1以及第2外部电极3、4间的双向二极管50。基板2在本实施方式中为硅基板等半导体基板。
构成片状电容器1的主体部分的基板2具有大致长方体的片状形状。在图1A的姿势下成为上表面的基板2的表面为元件形成面2A。元件形成面2A是基板2中形成电容器元件5的一侧的表面，是大致长方形形状。在基板2的厚度方向上与元件形成面2A相反的一侧的面是背面2B。元件形成面2A和背面2B为大致相同尺寸以及相同形状，且彼此平行。元件形成面2A上的一对长边81以及短边82形成矩形形状的表面周缘85。
基板2除了具有元件形成面2A以及背面2B以外，还具有多个侧面2C、2D、2E、2F。该多个侧面2C、2D、2E、2F分别与元件形成面2A相交叉(具体来说是正交)并延伸至背面2B，将元件形成面2A以及背面2B相连。
侧面2C形成于元件形成面2A以及背面2B的长边方向一侧(图1A中的近前侧)的短边82之间，侧面2D形成于元件形成面2A以及背面2B的长边方向另一侧(图1A中的右后侧)的短边82之间。侧面2C以及2D是该长边方向上的基板2的两端面。侧面2E形成于元件形成面2A以及背面2B的短边方向一侧(图1A中的左后侧)的长边81之间，侧面2F形成于元件形成面2A以及背面2B的短边方向另一侧(图1A中的右前侧)的长边81之间。侧面2E、2F是该短边方向上的基板2的两端面。侧面2C、2D与侧面2E、2F相交叉(具体来说是正交)，侧面2C、2D、2E、2F的任一个都与元件形成面2A以及背面2B正交。换言之，元件形成面2A、背面2B、侧面2C～2F中的相邻的面彼此正交。其中，例如，由相邻接的侧面2C与2F、2F与2D、2D与2E、2E与2C彼此交叉而形成的棱线部可以借助平面或者弯曲面而被倒角。
元件形成面2A以及侧面2C～2F的各自的面的大致整个区域被钝化膜40覆盖。由此此，严格来说，元件形成面2A以及侧面2C～2F位于钝化膜40的内侧，而并未露出至外部。进一步地，片状电容器1具有覆盖钝化膜40的树脂膜41。树脂膜41覆盖元件形成面2A上的钝化膜40的整个区域(表面周缘85及其内侧区域)。
第1外部电极3以及第2外部电极4例如通过将Ni(镍)、Pd(钯)以及Au(金)按照此顺序在元件形成面2A上层叠而构成。第1外部电极3以及第2外部电极4按照覆盖表面周缘85的方式跨元件形成面2A和侧面2C～2F地形成。更具体来说，第1外部电极3跨元件形成面2A和3个侧面2C、2E、2F一体地形成。即，第1外部电极3具有覆盖元件形成面2A的表面部分3a和覆盖3个侧面2C、2E、2F的侧面部分3b，这些部分跨表面周缘85连续地形成并一体化。同样地，第2外部电极4跨元件形成面2A和3个侧面2D、2E、2F一体地形成。即，第2外部电极4具有覆盖元件形成面2A的表面部分4a和覆盖3个侧面2D、2E、2F的侧面部分4b，这些部分跨表面周缘85连续地形成并一体化。
第1以及第2外部电极3、4的表面部分3a、4a形成为覆盖元件形成面2A两端部的矩形区域。第1外部电极3的侧面部分3b跨3个侧面2E、2C、2F且连续，并形成在这些侧面的元件形成面2A侧的边缘部的规定宽度的带状区域内。在侧面2E、2F中，侧面部分3b与表面部分3a相匹配地形成在侧面2C侧的端部区域。同样地，第2外部电极4的侧面部分4b跨3个侧面2E、2D、2F且连续，并形成在这些侧面的元件形成面2A侧的边缘部的规定宽度的带状区域内。在侧面2E、2F中，侧面部分4b与表面部分4a相匹配地形成在侧面2D侧的端部区域。这样，第1外部电极3的侧面部分3b以沿着片状电容器1的一个短边82(靠近侧面2C的短边)及其两侧的一对长边81来覆盖三个侧面2C、2E、2F的方式一体地形成。另一方面，第2外部电极4的侧面部分4b以沿着片状电容器1的另一个短边82(靠近侧面2D的短边)及其两侧的一对长边81来覆盖三个侧面2D、2E、2F的方式一体地形成。由此，在基板2的长边方向两端部，侧面彼此相交的各角部7由第1外部电极3或者第2外部电极4覆盖。
第1外部电极3以及第2外部电极4在从元件形成面2A的法线方向观察的俯视下，是大致相同尺寸且相同形状。第1外部电极3在俯视下具有大致长方形的形状，且具有相互平行的一对长边3A以及相互平行的一对短边3B，长边3A与短边3B正交。同样地，第2外部电极4在俯视下具有大致长方形的形状，且具有相互平行的一对长边4A以及相互平行的一对短边4B，长边4A与短边4B正交。第1外部电极3以及第2外部电极4的长边3A、4A与基板2的短边82平行地延伸，第1外部电极3以及第2外部电极4的短边3B、4B与基板2的长边81平行地延伸。片状电容器1在背面2B没有电极。
电容器元件5形成在基板2的元件形成面2A中的第1外部电极3与第2外部电极4之间的区域、以及第1外部电极3的正下方的区域。在第1以及第2外部电极3、4之间，电容器元件5由钝化膜40以及树脂膜41覆盖。
图1B是沿着片状电容器1的长边方向将片状电容器1被安装于安装基板9的状态下的电路组件10切断时的示意性剖面图，对主要部分的切断面附加斜线。通过将片状电容器1安装于安装基板9，从而构成电路组件10。图1B的构成中的安装基板9的上表面是安装面。在安装面形成与安装基板9的内部电路(未图示)连接的一对焊盘11。各焊盘11例如由Cu(铜)形成。在各焊盘11的表面设置焊料13并使焊料13从该表面突出。
片状电容器1使用自动安装机安装于安装基板9。具体来说，通过自动安装机的吸附嘴12来吸附片状电容器1的背面2B，由此，片状电容器1被保持。通过在该状态下移动吸附嘴12，来搬送片状电容器1。此时，吸附嘴12吸附于背面2B的长边方向上的大致中央部分。由于第1以及第2外部电极3、4仅设置于片状电容器1的元件形成面2A以及侧面2C～2F，所以片状电容器1的背面2B是没有电极导致的凹凸的平坦面。因此，能够增大吸附嘴12的吸附位置的余量。由此，吸附嘴12能够可靠地吸附片状电容器1，并能够可靠地搬送片状电容器1而不会使片状电容器1在搬运中途脱落。
吸附了片状电容器1的吸附嘴12移动到安装基板9上的规定的安装位置。此时，片状电容器1的元件形成面2A与安装基板9的安装面相互对置。在该状态下，移动吸附嘴12并将片状电容器1按压至安装基板9，使片状电容器1的第1外部电极3与一个焊盘11的焊料13相接触，使第2外部电极4与另一个焊盘11的焊料13相接触。接着，对焊料13加热使其熔融，之后将焊料13冷却使其硬化。由此，第1外部电极3以及第2外部电极4分别经由焊料13而接合在对应的焊盘11上。由此，通过将片状电容器1安装于安装基板9(以倒装芯片方式连接)，并根据需要将其他的电路部件安装于安装基板，从而完成电路组件10。
为了提高焊料浸润性以及可靠性，第1外部电极3以及第2外部电极4优选由Au(金)形成，或者在表面实施镀金。
在完成状态的电路组件10中，片状电容器1的元件形成面2A与安装基板9的安装面隔着间隙相对置，且相互平行地延伸。该间隙的尺寸相当于从第1外部电极3以及第2外部电极4的元件形成面2A突出的突出高度与焊料13的厚度的总和。
图1C是从元件形成面侧观察安装于安装基板的状态下的片状电容器1的示意性俯视图(图1B的构成的仰视图)。以下，参照图1B以及图1C来说明片状电容器1的安装状态。
在图1B所示的剖视下，第1外部电极3以及第2外部电极4分别为，元件形成面2A上的表面部分3a、4a与侧面2C、2D上的侧面部分3b、4b成为一体并形成为L字状。由此，如图1C所示，如果从元件形成面2A的法线方向来观察电路组件10(严格来说是片状电容器1与安装基板9的接合部分)，则将第1外部电极3与焊盘11相接合的焊料13不仅附着于第1外部电极3的表面部分3a，而且还附着于其侧面部分3b。同样地，将第2外部电极4与焊盘11相接合的焊料13也不仅附着于第2外部电极4的表面部分4a，而且还附着于其侧面部分4b。
这样，第1外部电极3形成为一体地覆盖基板2的三个侧面2C、2E、2F，第2外部电极4形成为一体地覆盖基板2的三个侧面2D、2E、2F。即，由于除了基板2的元件形成面2A以外，侧面2C～2F也由外部电极3、4覆盖着，所以能够增大以焊料将片状电容器1焊接于安装基板9时的粘结面积。因此，由于焊料13相对于第1外部电极3以及第2外部电极4的附着量多，所以能够得到大的粘结强度。
此外，如图1C所示，焊料13以从基板2的元件形成面2A起包裹至侧面2C～2F的方式进行附着。因此，在安装状态下，能够通过焊料13在三个侧面2C、2E、2F保持第1外部电极3，并能够通过焊料13在三个侧面2D、2E、2F保持第2外部电极4。由此，能够利用焊料13来固定矩形形状的片状电容器1的全部侧面2C～2F。由此，由于能够使片状电容器1的安装状态稳定化，所以能够提供可靠性高的电路组件10。
图2A、图2B以及图2C是用于说明片状电容器1的内部构成的俯视图，图3是其剖面图，表示从图2A的切断面线III-III观察到的切断面。进一步地，图4是将所述片状电容器1的一部分构成分离示出的分解立体图。图2A表示电容器元件5的上部电极等的配置，图2B表示构成电容器元件5的上部电极的下层侧的多晶硅膜的配置，图2C表示作为电容器元件5的下部电极起作用的n+型杂质扩散层等的配置。另外，在图4中，省略了钝化膜40以及树脂膜41的图示。
遍及第1以及第2外部电极3、4之间的区域和第1外部电极3的正下方的区域来形成电容器元件5。电容器元件5具备多个电容器要素C0～C6。电容器要素C0是决定片状电容器1的最低电容的基本电容元件。电容器要素C1～C6是用于通过对基本电容元件附加电容来精密地调整片状电容器1的整体电容的调整电容元件。
电容器要素C0跨第1外部电极3的正下方的区域和第1以及第2外部电极3、4之间的区域来配置，且与第1外部电极3直接电连接。另一方面，电容器要素C1～C6的整个部分位于第1外部电极3以及第2外部电极4之间的区域，并经由一个或者多个熔丝单元17分别与第1外部电极3电连接。因此，电容器要素C1～C6是能够根据需要从第1外部电极3断开的调整电容元件。在电容器要素C0与第1外部电极73之间不设置熔丝单元。因此，电容器要素C0是不能够从第1外部电极3断开的基本电容元件。
如图2C以及图3所示，在配置了电容器元件5的区域中，使杂质(在本实施方式中为n型杂质)扩散至基板2，由此，在基板2的表层部形成n+型杂质扩散层15。n+型杂质扩散层15作为多个电容器要素C0～C6的共同的下部电极起作用。例如，如图3所示，p型硅基板被用作基板2，在其表层部导入n型杂质而形成n+型杂质扩散层15。n+型杂质扩散层15遍及电容器元件5的整个区域，并进一步延伸形成至第2外部电极4的正下方的区域。
在基板2中，在形成了电容器元件5的区域形成多个沟槽16。多个沟槽16在与各个电容器要素C0～C6相对应的区域分离而形成。多个沟槽16形成在n+型杂质扩散层15内。各沟槽16距基板2的表面具有规定的深度，且具有与基板2的表面相交叉(在本实施方式中为大致正交)的一对侧壁面16a和将这一对侧壁面16a相连的底壁面16b，剖面形成为大致矩形。一对侧壁面16a以及底壁面16b的任一个都是使n+型杂质扩散层15露出的壁面。
多个沟槽16形成相互平行的条状。各沟槽16沿着基板2的短边方向延伸。多个沟槽16的间距以及各沟槽16的深度、宽度等能够按照片状电容器1所要求的电容值来适当地设计。为了使附图明确，在图2B、图2C、图3等中，将沟槽16的宽度以及间距绘制得比实际要大。具体来说，在实际的产品中，沟槽16的宽度以及间距可以设定得比电容器要素C1～C6的宽度充分小。此外，在图2B以及图2C中，虽然示出将沟槽16形成在与所有的电容器要素C0～C6相对应的区域的例子，但是也可以仅在一部分电容器要素的形成区域形成沟槽16。例如，可以仅在电容大的电容器要素C0、C4～C6的形成区域形成沟槽16，而不在电容小的电容器要素C1～C3的形成区域形成沟槽16。
在基板2的表面，以与基板2的表面相接的方式来形成电容膜(电介质膜)20。电容膜20可以是由一对氧化硅膜来夹持氮化硅膜的层叠膜，所谓的ONO膜。例如，能够将氮化硅膜的膜厚设为左右，将下部电极侧的氧化硅膜的膜厚设为左右，将上部电极侧的氧化硅膜的膜厚设为左右。电容膜20可以是通过等离子体CVD(化学气相沉积)法形成的膜。
电容膜20遍及n+型杂质扩散层15的表面的大致整个区域且连续，按照其一个表面以及另一个方面仿效(沿着)n+型杂质扩散层15的表面(元件形成面2A)的方式来形成。由此，多个沟槽16的内壁面(包含一对侧壁面16a以及底壁面16b)由电容膜20覆盖。此外，电容膜20具有形成在第2外部电极4的正下方的开口20b。n+型杂质扩散层15从该开口20b露出。在该开口20b中，用于第2外部电极4的焊垫金属膜24与n+型杂质扩散层15相接。并且，在焊垫金属膜24的表面接合有第2外部电极4。
在电容膜20之上，形成有上部电极膜21。上部电极膜21的表面形成平坦的表面。如图2A所示，上部电极膜21具有：作为多个电容器要素C0～C6的上部电极起作用的电容器电极区域21A；用于与第1外部电极3接合的焊垫区域21B；以及配置在焊垫区域21B和与电容器要素C1～C6相对应的电容器电极区域21A之间的熔丝区域21C。电容器电极区域21A构成电容器要素C0～C6的上部电极。由于电容器要素C0的一部分位于第1外部电极3的正下方，所以与电容器要素C0相对应的电容器电极区域21A在第1外部电极3的正下方具有与焊垫区域21B重复的重复部分。熔丝区域21C构成多个熔丝单元17。
在电容器电极区域21A中，上部电极膜21被分割成分别与电容器要素C0～C6相对应的多个电极膜部分30～36。
与电容器要素C0相对应的电极膜部分30包含与焊垫区域21B重复的重复部分，且在电容器电极区域21A中占据了最大的面积。其他的电极膜部分31～36在俯视下形成为条带形状(长的矩形形状)，并从熔丝区域21C向第2外部电极4延伸为带状。多个沟槽16形成在与多个电极膜部分30～36相对应地分离的区域中。在本实施方式中，各沟槽16在与各电极膜部分31～36的长边方向正交的方向上延伸。关于电容器要素C1～C6，并未在熔丝区域21C形成沟槽16。
多个电极膜部分30～36以多种对置面积夹着电容膜20与n+型杂质扩散层15(下部电极)相对置。更具体来说，电极膜部分30以比其他任意电极膜部分大的对置面积与n+型杂质扩散层15相对置。其他电极膜部分31～36相对于n+型杂质扩散层15的对置面积可以被确定为是1∶2∶4∶8∶16∶16。所谓对置面积是指，电极膜部分30～36(上部电极)夹着电容膜20与n+型杂质扩散层15(下部电极)相对置的部分的面积，也包含沿着沟槽16的侧壁面16a以及底壁面16b的部分的面积。多个电极膜部分31～36包含对置面积不同的多个电极膜部分，更详细来说，包含具有被设定成构成公比为2的等比数列的对置面积的多个电极膜部分31～35。在电极膜部分31～36的对置面积之比如前所述那样的情况下，电容器要素C1～C6的电容值之比与该对置面积之比相等，成为1∶2∶4∶8∶16∶16。即，多个电容器要素C1～C6包含将电容值设定成构成公比为2的等比数列的多个电容器要素C1～C5。
在本实施方式中，电极膜部分31、32形成宽度相等且长度之比被设定成1∶2的带状。所谓“长度”是指，沿着基板2的表面测量到的长度，且在形成了沟槽16的部分沿着沟槽16的侧壁面16a以及底壁面16b来测量。此外，电极膜部分32～33形成为长度相等且宽度之比被设定成1∶2的带状。电极膜部分33、34以长度以及宽度不同且对置面积之比为1∶2的方式形成为带状。电极膜部分34、35以宽度相等且长度之比为1∶2的方式形成为带状。在本实施方式中，电极膜部分35、36形成为长度以及宽度相等的带状，且具有相等的对置面积。
条带状的电极膜部分31～36以使第1外部电极3侧的端部沿着第1外部电极3的长边3A对齐的方式排列。并且，电极膜部分31～36按照在俯视下看到的长度的顺序，从基板2的一个长边81起朝向另一个长边81进行排列。
构成基本电容元件的电容器要素C0用的电极膜部分30包含：与电容器电极区域21A以及焊垫区域21B兼用的兼用部分；与该兼用部分一体地连接的连接部30A；以及与该连接部30A一体地形成的主要部30B。连接部30A从第1外部电极3起朝向第2外部电极4在片状电容器1的长边方向上延伸形成。连接部30A与条带状的电极膜部分31～36之中看上去长度最短的电极膜部分31相邻，且配置在与第二短的电极膜部分32相反的一侧。连接部30A形成为与电极膜部分31平行的带状。主要部30B避开电极膜部分31～36而形成，并形成为伴随着接近第2外部电极4而变宽的形状。更具体来说，主要部30B具有：以空开间隔对条带状的电极膜部分31～36的前端边缘附加边框的方式形成的阶梯状边缘部30a；与第2外部电极4相对置的第1直线状边缘部30b；以及在与电极膜部分31～36相反的一侧与连接部30A的同一侧的边缘部相连的第2直线状边缘部30c。第1直线状边缘部30b沿着第2外部电极4的内侧的长边4A，在与条带状的电极膜部分31～36正交的方向上延伸。第2直线状边缘部30c从第1外部电极3起朝向第2外部电极4以直线状进行延伸。由此，主要部30B以与未形成电极膜部分31～36的区域的形状相匹配的方式形成为阶梯状的扇形。
焊垫区域21B在俯视下大致与第1外部电极3相重复，具有大致矩形的平面形状。如图3所示，上部电极膜21在焊垫区域21B与第1外部电极3相接。上部电极膜21的焊垫区域21B兼作电容器要素C0的电极膜部分30。因此，不仅在第1外部电极3与第2外部电极4之间的区域形成了电容器构造(电容器要素C0～C6)，也在第1外部电极3的正下方的区域形成了电容器构造(电容器要素C0的一部分)。为此，第1外部电极3的正下方的区域也被利用，实现了电容值的增大。
在本实施方式中，上部电极膜21由将多晶硅膜22和金属膜23层叠而成的层叠电极膜构成。多晶硅膜22是被导入杂质(例如n型杂质)后低电阻化的低电阻多晶硅膜。如图2B所常表现的那样，多晶硅膜22与电极膜部分30～36相对应地被分离。多晶硅膜22的与电极膜部分30相对应的部分也形成在焊垫区域21B。换言之，用于电容器要素C0的多晶硅膜22的一部分兼作焊垫区域部分。另一方面，用于电容器要素C1～C6的电极膜部分31～36的多晶硅膜22与焊垫区域21B的多晶硅膜22被熔丝区域21C分离。在形成了沟槽16的区域中，在沟槽16内埋入多晶硅膜22。多晶硅膜22的表面形成为平坦的表面。
在多晶硅膜22的表面层叠金属膜23。金属膜23例如由Al、Al-Si、Al-Si-Cu等形成。金属膜23被分离成电极膜部分30～36。金属膜23的与电极膜部分30相对应的部分也形成在焊垫区域21B中。换言之，用于电容器要素C0的金属膜23的一部分兼作焊垫区域部分。构成用于电容器要素C1～C6的电极膜部分31～36的金属膜23与焊垫区域21B的金属膜23经由熔丝区域21C连接。即，在熔丝区域21C中，上部电极膜21不具有多晶硅膜22，而仅由金属膜23构成。
熔丝区域21C包含沿着第1外部电极3的内侧的长边3A排列的多个熔丝单元17。熔丝单元17由上部电极膜21的金属膜23的一部分构成，因此，与电容器元件5的上部电极一体地形成。换言之，熔丝单元17由与金属膜23相同的金属材料构成。多个电极膜部分31～36与1个或者多个熔丝单元17一体地形成，经由这些熔丝单元17与焊垫区域21B连接，并经由该焊垫区域21B与第1外部电极73电连接。面积比较小的电极膜部分31、32通过一个熔丝单元17与焊垫区域21B连接，面积比较大的电极膜部分33～36经由多个熔丝单元17与焊垫区域21B连接。
熔丝单元17构成为能够通过被照射激光而切断(熔断)。由此，能够通过熔丝单元17的切断而将电极膜部分31～36之中不必要的电极膜部分从第1外部电极3电断开。即，能够将电容器要素C1～C6之中不必要的电容器要素从第1外部电极3断开。
虽然在图2A～图2C以及图4中省略图示，但是如图3所表现的那样，包含上部电极膜21的表面在内的片状电容器1的表面由钝化膜40覆盖。钝化膜40例如由氮化膜构成，且例如能够通过等离子体CVD法来形成。其膜厚可以设为左右。钝化膜40不仅在片状电容器1的上表面形成，也延伸形成至基板2的侧面2C～2F，并覆盖该侧面2C～2F。进一步地，在钝化膜40之上形成由聚酰亚胺树脂等形成的树脂膜41。树脂膜41形成为覆盖片状电容器1的上表面。
钝化膜40以及树脂膜41是保护片状电容器1的表面的保护膜。在钝化膜40以及树脂膜41中，在与第1外部电极3以及第2外部电极4相对应的区域分别形成焊垫开口43、44。焊垫开口43、44分别贯通钝化膜40以及树脂膜41，以使上部电极膜21的焊垫区域21B的一部分区域、焊垫金属膜24的一部分区域露出。另外，焊垫金属膜24优选由与构成上部电极膜21的金属膜23相同的材料构成。
在焊垫开口43、44中分别埋入第1外部电极3以及第2外部电极4。由此，第1外部电极3与上部电极膜21的焊垫区域21B相接合，第2外部电极4与焊垫金属膜24相接合。第1以及第2外部电极3、4形成为从树脂膜41的表面突出出来。由此，能够将片状电容器1以倒装芯片的方式与安装基板9相接合。
如图2C以及图3所表现的那样，在基板2内形成有构成双向二极管50的n+型杂质扩散层51。n+型杂质扩散层51从构成电容器元件5的下部电极的n+型杂质扩散层15空开规定的间隔而形成。该间隔被作为基板2(p型半导体基板)的一部分的p型区域2a所占据。因此，一对n+型杂质扩散层15、51夹着p型区域2a而相对置，由此，构成了由反向串联连接的一对pn结二极管构成的双向二极管50。
如图2C所最常表现的那样，在本实施方式中，n+型杂质扩散层51沿着片状电容器1的一个长边81形成。更具体来说，n+型杂质扩散层51在片状电容器1的一个长边81的附近，从第1外部电极3的正下方的区域起直至第2外部电极4的近前为止延伸为带状。
如图3所表现的那样，在基板2的表面(准确来说是电容膜20的表面)形成绝缘膜45(在图4中省略图示)。绝缘膜45例如由氧化硅膜构成。绝缘膜45在电容器要素C0～C6的周围的区域中，形成在上部电极膜21与电容膜20之间。在第1外部电极3的正下方，上部电极膜21的一部分形成在绝缘膜45上。
进一步地，在n+型杂质扩散层51的上方形成有用于双向二极管50的布线膜52。布线膜52优选由与上部电极膜21的金属膜23相同的金属材料构成。如图2B所表现的那样，并未在用于构成双向二极管50的n+型杂质扩散层51的正上方形成多晶硅膜22。布线膜52仅由金属膜构成。如图2A所表现的那样，布线膜52以与n+型杂质扩散层51相匹配的方式，在俯视下形成为与n+型杂质扩散层51相重合。该布线膜52形成在绝缘膜45上，并经由形成于绝缘膜45的开口45a以及形成于电容膜20的开口20a与n+型杂质扩散层51相接合。布线膜52在第1外部电极3的正下方具有焊垫区域52A。经由贯通钝化膜40的焊垫开口54将第1外部电极3与该焊垫区域52A相接合。由此，n+型杂质扩散层51经由布线膜52与第1外部电极3直接连接，因此，双向二极管50的一方与第1外部电极3连接。
另一方面，在第2外部电极4的正下方的区域，在绝缘膜45中形成开口45b，构成电容器元件5的下部电极的n+型杂质扩散层15经由该开口45b以及电容膜20的开口20b露出。焊垫金属膜24形成在绝缘膜45上，并经由开口45b、20a与n+型杂质扩散层15相接合。并且，将第2外部电极3与焊垫金属膜24相接合。于是，第2外部电极3经由焊垫金属膜24与n+型杂质扩散层15直接连接。n+型杂质扩散层15作为电容器元件5的下部电极起作用，并且构成双向二极管50。换言之，用于电容器元件5的下部电极的n+型杂质扩散层与用于双向二极管50的一个n+型杂质扩散层连续且一体地形成。这样，第2外部电极3与双向二极管50的另一方连接。
通过这样的构成，在第1外部电极3以及第2外部电极4之间，直接连接双向二极管50。该双向二极管50与电容器元件5并联地连接在第1以及第2外部电极3、4间。
在第1外部电极3的正下方，上部电极膜21的焊垫区域21B与布线膜52的焊垫区域52A相分离。更具体来说，作为与第1外部电极3连接的第1焊垫部的焊垫区域21B和作为与同一第1外部电极3连接的第2焊垫部的焊垫区域52A空开间隔地形成，且被电分离。在这些区域之间，形成有由钝化膜40以及树脂膜41的层叠膜构成的绝缘层53。第1外部电极3跨越该绝缘层53而形成，并与焊垫区域21B(第1焊垫部)以及焊垫区域52A(第2焊垫部)这两者相接合。即，第1外部电极3将这些第1焊垫部以及第2焊垫部电连接。
图5是用于说明双向二极管50的功能的电路图。在第1以及第2外部电极3、4之间，并联连接有电容器元件5以及双向二极管50。即，双向二极管50的一个端子与第1外部电极3连接，双向二极管50的另一个端子与第2外部电极4连接。如果从第1或者第2外部电极3、4输入起因于静电放电等的浪涌电流，则双向二极管50导通，使浪涌电流绕过电容器元件5而通过。由此，能够保护电容器元件5不受静电破坏。具体来说，在不具有双向二极管50的构成下，针对人体模型的ESD(Electro-StaticDischarge)耐性例如为60V左右，在设置有双向二极管50的构成下，针对人体模型的ESD耐性例如提高为4000V以上。此外，在不具有双向二极管50的构成下，针对机器模型的ESD耐性为20V左右，在设置有双向二极管50的构成下，针对机器模型的ESD耐性提高为600V以上。
图6是表示片状电容器1的内部电构成的电路图。在第1外部电极3与第2外部电极4之间并联连接有多个电容器要素C0～C6，从而构成电容器元件5。双向二极管50与该电容原件5并联地连接在第1以及第2外部电极3、4之间。在多个电容器要素C0～C6之中的电容器要素C1～C6与第1外部电极3之间，分别串联地安装由一个或者多个熔丝单元17构成的熔丝F1～F6。另一方面，未在电容器要素C0与第1外部电极3之间安装熔丝，而是将电容器要素C0与第1外部电极3直接连接。
当全部熔丝F1～F6被连接时，片状电容器1的电容值等于电容器要素C0～C6的电容值的总和。如果将从多个熔丝F1～F6中选择出的1个或者2个以上的熔丝切断，则与该被切断的熔丝相对应的电容器要素被断开，片状电容器1的电容值仅减少该被断开的电容器要素的电容值的量。在切断所有熔丝F1～F6的情况下，片状电容器1的电容值成为电容器要素C0的电容值。
因此，首先，为了测定电容器要素C0～C6的总电容值，而测定下部电极(n+型杂质扩散层15)与上部电极(上部电极膜21)之间的电容值，即，测定焊垫金属膜24与焊垫区域21B之间的电容值。之后，基于该测定结果，按照希望的电容值，利用激光将从熔丝F1～F6中适当选择出的一个或者多个熔丝熔断。由此，能够进行达到所希望的电容值的校准(激光修调：laser trimming)。特别是，如果将电容器要素C1～C6的至少一部分的电容值设定成形成公比2的等比数列，则能够以与最小的电容值(该等比数列的第一项的值)即电容器要素C1的电容值相对应的精度来进行校准成目标电容值的微调整。只要在电容值的微调整之后形成第1以及第2外部电极3、4，就能够提供电容值被高精度地调整了的片状电容器1。
图7是用于说明片状电容器1的制造工序的一例的流程图。
在基板2的表层部形成n+型杂质扩散层15、51(步骤S1)。关于n+型杂质扩散层15、51的形成，具体来说，是在基板2的表面形成具有与n+型杂质扩散层15、51的形成区域相对应的开口的掩膜，之后，注入n型杂质离子。进一步地，在将掩膜剥离之后，实施热处理，将注入的n型杂质离子激活。由此，在各规定区域形成用于电容器元件5的下部电极以及双向二极管50的n+型杂质扩散层15、51。
接着，通过从表面选择性地对基板2进行蚀刻，从而形成沟槽16(步骤S2)。接着，例如通过等离子体CVD法，在基板2上形成电容膜20(步骤S3)。电容膜20按照其一个表面以及另一个方面仿效基板2的表面的方式来形成。在电容膜20的形成后，在整个表面形成用于构成上部电极膜21的多晶硅膜22。将多晶硅膜22埋入到沟槽16内，并进一步地在沟槽16外的电容膜20上以规定厚度进行堆积。多晶硅膜22的形成例如通过CVD法来进行。多晶硅膜22的膜厚度可以是左右。之后，通过使n型杂质扩散到多晶硅膜之中，从而得到低电阻多晶硅膜。接着，通过光刻法对该多晶硅膜22进行图案形成。由此，得到与电容器要素C0～C6相对应的图案的多晶硅膜22(步骤S4)。具体来说，图案形成后的多晶硅膜22被分离成与电容器要素C0～C6相对应的6个部分。
接着，在露出的整个表面形成绝缘膜45(步骤S5)。绝缘膜45例如由氧化硅膜构成，能够通过等离子体CVD法等来形成。绝缘膜45的膜厚可以是左右。之后，通过光刻法对绝缘膜45进行图案形成。具体来说，在绝缘膜45中形成以下开口：使被分离的多晶硅膜22的各部分的表面露出的开口；用于使双向二极管50用的n+型杂质扩散层51露出的开口45a；以及用于在第2外部电极4的正下方使n+型杂质扩散层15露出的开口45b。进一步地，在未形成多晶硅膜22的区域中，将电容膜20蚀刻成相同的图案。由此，在电容膜20中形成分别使n+型杂质扩散层51、15露出的开口，且按照使该开口与绝缘膜45的开口45a、45b相匹配的方式来形成。
接着，例如通过溅射法，在电容膜20的表面整个区域中形成由Al-Si-Cu膜等构成的金属膜的材料(步骤S6)。金属膜的膜厚可以是左右。该金属膜在露出了多晶硅膜22的区域中与该多晶硅膜22相接，在露出了n+型杂质扩散层15、51的部分分别与这些n+型杂质扩散层15、51相接。
接着，通过光刻法在该金属膜的表面形成与金属膜的最终形状相对应的抗蚀剂图案。通过将该抗蚀剂图案作为掩模来对金属膜进行蚀刻，从而同时得到图2A等所示图案的金属膜(步骤S7)。即，同时形成构成电容器元件5的上部电极膜21(电容器电极区域21A、焊垫区域21B、熔丝区域21C)的金属膜23、焊垫金属膜24、布线膜52。这样，由于能够对共同的金属膜进行图案形成来同时形成构成上部电极膜21的金属膜23、熔丝单元17、以及焊垫金属膜24，所以制造工序被简化。金属膜23在电容器电极区域21A具有多个电极膜部分30～36，在熔丝区域21C具有多个熔丝单元17。电极膜部分30的一部分构成第1外部电极3的正下方的焊垫区域21B。用于金属膜的图案形成的蚀刻可以通过使用了磷酸等蚀刻液的湿蚀刻来进行，也可以通过反应性离子蚀刻来进行。
之后，将检查用探针推压到构成电容器元件5的上部电极的金属膜23的焊垫区域21B、和与作为电容器元件5的下部电极的n+型杂质扩散层15连接的焊垫金属膜24，来测定多个电容器要素C0～C6的总电容值(步骤S8)。基于该测定出的总电容值，按照作为目的的片状电容器1的电容值，来选择应断开的电容器要素，即应切断的熔丝(步骤S9)。
接着，如图8A(图2A的切断面线VIII-VIII处的剖面)所示，在基板2上的整个表面形成例如由氮化膜构成的覆膜39(步骤S10)。该覆膜39的形成可以通过等离子体CVD法来进行，例如可以形成膜厚左右的氮化硅膜。覆膜39对金属膜23、焊垫金属膜24以及布线膜52进行覆盖，并在未形成这些金属膜23、24或者布线膜52的区域覆盖绝缘膜45(同时参照图3)。覆膜39在熔丝区域21C覆盖熔丝单元17。
从该状态起，进行用于将熔丝单元17熔断的激光修调(步骤S11)。即，如图8B所示，通过对根据所述总电容值的测定结果而选择出的构成熔丝的熔丝单元17照射激光38，从而来熔断该熔丝单元17。由此，将对应的电容器要素从焊垫区域21B断开。当对熔丝单元17照射激光38时，由于覆膜39的作用，激光38的能量在熔丝单元17的附近积蓄，由此，熔丝单元17被可靠地熔断。由此，能够准确地将片状电容器1的电容值调整成目的电容值。
接着，如图8C所示，例如通过等离子体CVD法，在覆膜39上堆积氮化硅膜，来形成钝化膜40(步骤S12)。覆膜39在最终形式下与钝化膜40一体化，构成该钝化膜40的一部分。在熔丝单元17切断后形成的钝化膜40进入到在熔丝单元17熔断时被同时破坏的覆膜39的开口内，来保护熔丝单元17的切断面。因此，钝化膜40防止了异物进入到熔丝单元17的切断部位或者水分侵入到熔丝单元17的切断部位。钝化膜40也可以整体上形成为具有例如左右的膜厚。
通过利用了光刻法工序的金属膜的图案形成，能够高精度地形成微小面积的电极膜部分30～36，并能够进一步地形成细微图案的熔丝单元17。并且，在对上部电极膜21的金属膜23进行图案形成后，经由总电容值的测定来决定应切断的熔丝。通过将该决定出的熔丝切断，能够得到被校准成所希望的电容值的片状电容器1。
接着，在钝化膜40上形成在应形成第1以及第2外部电极3、4的位置具有贯通孔的抗蚀剂图案，以该抗蚀剂图案作为掩模来进行钝化膜40的蚀刻。由此，形成以下开口：使上部电极膜21的焊垫区域21B露出的焊垫开口43；使与n+型杂质扩散层15连接的焊垫金属膜24露出的焊垫开口44；以及使布线膜52的焊垫区域52A露出的焊垫开口54(步骤S13)。钝化膜40的蚀刻也可以通过反应性离子蚀刻来进行。
接着，在整个表面涂敷树脂膜41(步骤S14)。作为树脂膜41，例如使用感光性的聚酰亚胺的涂敷膜。通过对该树脂膜41进行针对与所述焊垫开口43、44、54相对应的区域的曝光工序以及之后的显影工序，从而能够进行基于光刻法的树脂膜41的图案形成(步骤S15)。由此，形成贯通了树脂膜41以及钝化膜40的焊垫开口43、44、54。之后，进行用于使树脂膜固化的热处理(cure process)(步骤S16)。
进一步地，在焊垫开口43、44、54内，例如通过非电解镀法(electrolessplating)，使第1外部电极3以及第2外部电极4生长(步骤S17)。这样，得到图1等所示构造的片状电容器1。
图9A、图9B以及图9C是用于更详细地说明电容值的测定以及第1外部电极3的形成的剖面图(图2A的切断面线IX-IX处的剖面)。在第1外部电极3的正下方，上部电极膜21的焊垫区域21B(第1焊垫部)和与双向二极管50连接的布线膜52的焊垫区域52A(第2焊垫部)彼此分离。
在形成第1外部电极3之前，如图9A所示，焊垫区域21B(第1焊垫部)与焊垫区域52A(第2焊垫部)电绝缘。即，电容器元件5与双向二极管50被电断开。在该状态下，如图9B所示，将检查用探针60推压至焊垫区域21B(第1焊垫部)，来测定电容器元件5的总电容值(图7的步骤S8)。因此，总电容值能够不受双向二极管50的影响而准确地被测定。在该总电容值的测定之后，进行上述这样的激光修调(图7的步骤S11)，并进一步地形成钝化膜40以及树脂膜41(图7的步骤S12～S16)。由此，在焊垫区域21B(第1焊垫部)与焊垫区域52A(第2焊垫部)之间形成将钝化膜40以及树脂膜41层叠而成的绝缘层53。之后，形成第1外部电极3(图7的步骤S17)。
第1外部电极3通过电解镀法或者非电解镀来形成。如图9C所示，第1外部电极3从分别由焊垫开口43、54露出的焊垫区域21B(第1焊垫部)以及焊垫区域52A(第2焊垫部)起生长，从各焊垫部起生长出的部分越过绝缘层53而一体化。由此，焊垫区域21B(第1焊垫部)以及焊垫区域52A(第2焊垫部)被电连接。由此，得到将电容器元件5以及双向二极管50与第1外部电极3并联连接的构成的片状电容器1。
第1以及第2外部电极3、4例如可以由层叠构造膜构成，其中，该层叠构造膜是将与上部电极膜21、布线膜52或者焊垫金属膜24相接的镍(Ni)层、层叠于该镍层上的钯(Pd)层、层叠于该钯层上的金(Au)层层叠而成的，例如，能够由镀覆法(更具体来说是非电解镀法)来形成。镍层有助于相对于上部电极膜21等的紧贴性的提高，钯层作为用于抑制上部电极膜21等的材料与第1以及第2外部电极3、4的最上层的金层之间的相互扩散的防扩散层起作用。
如以上这样，本实施方式的片状电容器1在片内除了具备电容器元件5以外还具备双向二极管50。电容器元件5连接在第1以及第2外部电极3、4间。双向二极管50与电容器元件5并联连接在第1以及第2外部电极3、4之间。如果起因于静电放电等的浪涌电流被输入至外部电极3、4，则双向二极管50导通。由此，由于浪涌电流会绕过电容器元件5而流过双向二极管50，所以能够保护电容器元件5不受静电破坏。由此，能够提供一种静电破坏耐量大的片状电容器1。
此外，在本实施方式中，基板2是半导体基板，双向二极管50包含形成在半导体基板2内的n+型杂质扩散层51、15。通过该构成，由于能够在片状电容器1的基板2内形成双向二极管50，所以能够在1片内具备电容器元件5以及双向二极管50，并且能够提高静电破坏耐量。
此外，在本实施方式中，电容器元件5包含由形成在半导体基板2内的n+型杂质扩散层15构成的下部电极。通过该构成，能够将半导体基板2内的n+型杂质扩散层作为下部电极来利用，能够构成提高了静电破坏耐量的片状电容器1。
此外，在本实施方式中，n+型杂质扩散层15作为电容器元件5的下部电极起作用，并且构成了双向二极管50。换言之，电容器元件5包含由形成在半导体基板2内的杂质扩散层构成的下部电极，双向二极管50包含与构成该下部电极的杂质扩散层连续的杂质扩散层。
通过该构成，电容器元件5以及双向二极管50的任一个都利用半导体基板2内的n+型杂质扩散层15来构成。因此，能够通过共同的过程来制作用于电容器元件5以及双向二极管50的杂质扩散层，由此，能够使制造工序简单。此外，由于与构成电容器元件5的下部电极的杂质扩散层连续的杂质扩散层构成了双向二极管，所以不必另外设置用于将双向二极管50与下部电极连接的布线。由此，也能够简化制造工序。并且，由于能够省略布线空间，所以能够实现片状电容器1的小型化，并实现电容器元件5的电容增加。这样，能够提供一种在缓和了针对制造工序、尺寸、电容等的制约的同时使静电破坏耐量得到提高的片状电容器1。
此外，在本实施方式中，双向二极管50包含形成在第1外部电极3的正下方的区域的部分。通过该构成，由于能够利用第1外部电极3的正下方的区域来构成双向二极管50，所以能够有效地利用基板2上的区域。由此，能够提供一种有利于小型化以及大容量化并且静电破坏耐量大的片状电容器1。
此外，在本实施方式中，以跨分别与电容器元件5以及双向二极管50连接的第1焊垫部(焊垫区域21B)以及第2焊垫部(焊垫区域52A)的方式来形成第1外部电极3。即，第1以及第2焊垫部通过第1外部电极3彼此电连接。第1以及第2焊垫部彼此分离，且在形成第1外部电极3之前是电断开的。因此，在制造工序中，在形成第1外部电极3之前，能够利用第1焊垫部来测定电容器元件5的电容。此时，由于双向二极管50未与第1焊垫部电连接，所以能够将双向二极管50的影响排除在外来测定电容器元件5的电容。因此，能够提供一种不会妨碍制造工序中的电容器元件电容的准确测定的静电破坏耐量大的片状电容器1。
由于第1外部电极3配置于第1焊垫部(焊垫区域21B)以及第2焊垫部(焊垫区域52A)之间，且跨域将第1以及第2焊垫部分离的绝缘层53，与第1以及第2焊垫部双方相接合，所以能够可靠地形成将电容器元件5以及双向二极管50与第1外部电极3并联连接的构造。
此外，在本实施方式中，各外部电极3、4跨基板2的元件形成面2A以及侧面2C～2F地形成，并一体地具有覆盖元件形成面2A的表面部分3a、4a以及覆盖侧面2C、2E、2F和2D、2E、2F的侧面部分3b、4b。即，第1以及第2外部电极3、4不仅具有覆盖基板2的表面的表面部分3a、4a，而且具有覆盖基板2的侧面的侧面部分3b、4b，且跨基板2的表面以及侧面地一体形成。由此，在以焊料将片状电容器1焊接在安装基板9时，能够增大外部电极3、4与焊料13相接的粘结面积。由此，由于能够增多焊料13的附着量，所以能够提高粘结强度。此外，由于焊料13从片状电容器1的表面(基板2的表面)包裹至侧面来附着，所以在安装状态下，能够从基板2的表面以及侧面的各个方向来保持片状电容器1。由此，能够使片状电容器1的安装状态稳定化。
作为绝缘膜的钝化膜40介于外部电极3、4与基板2的侧面之间，由此，外部电极3、4与基板2之间的电绝缘状态被保持。
此外，在本实施方式中，基板2在俯视下是矩形形状，第1以及第2外部电极3、4分别形成为覆盖基板2的三个侧面2C、2E、2F和2D、2E、2F的元件形成面2A的边缘部。通过该构成，在将片状电容器1安装于安装基板9的状态下，第1以及第2外部电极3、4分别将片状电容器1从基板2的侧面的三个方向进行保持。由此，能够使片状电容器1的安装状态更加稳定化。
此外，在本实施方式中，在基板2形成具有与该基板2的主面(元件形成面2A)相交叉的侧壁面16a的沟槽16，电容膜20沿着沟槽16的侧壁面16a来形成。由此，由于实现了上部电极膜21以及n+型杂质扩散层15(下部电极)夹着电容膜20而相对置的对置面积的增大，所以能够实现电容器元件5的大容量化。由此，能够实现片状电容器1的小型化或者大容量化。
在本实施方式中，沟槽16具有与侧壁面16a的底部相连的底壁面16b，多个沟槽16周期性地形成在基板2上。由此，实现了电容器元件5的进一步大容量化。
此外，在本实施方式中，上部电极膜21包含埋入到沟槽16内的多晶硅膜22。多晶硅能够以良好的埋入性埋入到细微的沟槽内。因此，能够在基板2的主面(元件形成面2A)形成细微且纵横比(沟槽开口宽度与沟槽深度之比)大的大量沟槽16，并且，能够使多晶硅膜22紧贴电容膜。由此，能够实现电容器元件5的进一步大容量化。
此外，在本实施方式中，上部电极膜21还包含层叠于多晶硅膜22的金属膜23。由此，由于能够降低上部电极膜21的电阻率，所以能够降低片状电容器1的等效串联电阻，实现特性的提高。
此外，在本实施方式中，电容器元件5包含多个电容器要素C0～C6。进一步地，在基板2上以能够将多个电容器要素C1～C6分别断开的方式设置有与第1外部电极3连接的多个熔丝F1～F6。因此，通过选择并切断一个或者多个熔丝F1～F6，能够将一个或者多个电容器要素C1～C6选择性地从外部电极断开。由此，能够容易且快速地与多种的电容值相对应。换言之，通过对多个电容器要素C0～C6进行组合，能够以共同的设计来实现各种电容值的片状电容器1。此外，由于多个电容器要素C0～C1包含电容值不同的多个电容器要素，所以通过熔丝F1～F6的选择性切断，能够得到更多的电容值，并能够以共同设计的片状电容器1来实现更多种类的电容值。
熔丝F1～F6由于形成在上部电极膜21的同一层，所以能够以与上部电极膜21相同的同一工序来形成。
此外，在本实施方式中，多个电容器要素C0～C6包含基本电容元件C0和多个调整电容元件C1～C6，多个调整电容元件C1～C6分别经由多个熔丝F1～F6与第1外部电极3连接。因此，通过有选择地将熔丝F1～F6切断，能够选择性地将一个或者多个调整电容元件C1～C6从第1外部电极3断开。由此，片状电容器1的整体电容由基本电容元件C0的电容和经由熔丝F1～F6与第1外部电极3连接的调整电容元件C1～C6的电容来决定。
此外，在本实施方式中，在使相互平行的条带形状的调整电容元件C1～C6的各一端在第1外部电极3侧对齐的状态下，按照长度顺序来排列调整电容元件C1～C6。另一方面，基本电容元件C0在最短的调整电容元件C1的旁边具有向第1外部电极3连接的连接部30A，在未配置调整电容元件C1～C6的空间具有主要部30B。该主要部30B与未配置调整电容元件C1～C6的空间的形状相适应地，随着从连接部30A远离而向第2外部电极4接近，其宽度变宽。这样，能够高效地利用基板2上的有限的区域，来配置调整电容元件C1～C6以及基本电容元件C0。由此，能够实现小型且大容量的片状电容器1。
也考虑将连接部30A配置于最长的调整电容元件C6的旁边的构成。但是，在这样的构成中，连接部30A需要绕过长的调整电容元件C6而到达至配置于未配置多个调整电容元件C1～C6的空开的空间的主要部30B。因此，由于连接部30A的长度变长，所以连接部30A的电阻变高，与此相应地，担心片状电容器1的等效串联电阻会变高。在本实施方式中，通过将连接部30A配置在最短的调整电容元件C1的旁边，能够避免该问题，提供特性优异的片状电容器1。
图10A、图10B以及图10C是用于说明本发明的第2实施方式涉及的片状电容器102的构成的俯视图。在图10A、图10B以及图10C中，对与上述第1实施方式的片状电容器1的各部分相对应的部分附加同一参照符号来示出。图10A示出电容器元件5的上部电极等的配置，图10B示出构成电容器元件5的上部电极的下层侧的多晶硅膜的配置，图10C示出作为电容器元件5的下部电极起作用的n+型杂质扩散层等的配置。
如图10C所示，在本实施方式中，用于双向二极管50的n+型杂质扩散层51的整个部分配置于第1外部电极3的正下方的区域。进一步地，在作为电容器元件5的下部电极起作用的n+型杂质扩散层15中，与n+型杂质扩散层51相对置的边缘部的全部配置于第1外部电极3的正下方的区域。因此，位于n+型杂质扩散层51、15之间的p型区域2a的整个部分也形成在第1外部电极3的正下方。由此，双向二极管50的整个部分配置在第1外部电极3的正下方。
在本实施方式中，n+型杂质扩散层51具有矩形形状，平行的2边与第1外部电极3的长边3A平行，其他平行的2边与第1外部电极3的短边3B平行。n+型杂质扩散层15配置在基板2的一个角部7的附近。另一方面，n+型杂质扩散层15在第1外部电极3的正下方的区域中，具有以对n+型杂质扩散层51附加边框的方式空开间隔而形成的矩形的切口部，在该切口部配置n+型杂质扩散层51。于是，被n+型杂质扩散层51、15夹持的p型区域2a形成为沿着矩形的n+型杂质扩散层51的2边弯曲成直角的钩状(L字状)。其中，图10C所示的n+型杂质扩散层51的形状是一个例子，例如，为了加长n+型杂质扩散层51的周长，也可以使梳形的n+型杂质扩散层51形成在第1外部电极3的正下方的区域。
如图10B所表现的那样，构成电容器元件5的上部电极膜21的多晶硅膜22以与n+型杂质扩散层15的形状相匹配的方式避开n+型杂质扩散层51而形成。具体来说，多晶硅膜22在第1外部电极3的正下方的区域具有与n+型杂质扩散层51相对应的切口部(在本实施方式中为矩形的切口部)。在n+型杂质扩散层51的正上方，在电容膜20中形成开口20a。
如图10A所表现的那样，构成电容器元件5的上部电极膜21的金属膜23以与n+型杂质扩散层15的形状相匹配的方式避开n+型杂质扩散层51的正上方的区域而形成。具体来说，金属膜23在第1外部电极3的正下方的区域具有与n+型杂质扩散层51相对应的切口部(在本实施方式中为矩形的切口部)。在n+型杂质扩散层51的正上方形成布线膜52。在本实施方式中，布线膜52的整个部分位于第1外部电极3的正下方的区域内，且具有与n+型杂质扩散层51的形状相匹配的矩形形状。布线膜52经由电容膜20的开口20a而与n+型杂质扩散层51相接合。
这样，在上述的第1实施方式中，构成双向二极管50的n+型杂质扩散层51的一部分处于第1外部电极3的正下方的区域，另外的一部分处于第1外部电极3与第2外部电极4之间的区域。相对于此，在本实施方式中，构成双向二极管50的n+型杂质扩散层51的全部配置在第1外部电极3的正下方的区域，双向二极管50的整个部分位于第1外部电极3的正下方。由此，不使用第1以及第2外部电极3、4之间的区域，就能将与电容器元件5并联连接的双向二极管50内置于片内。于是，由于能够专门为了电容器元件5而使用第1以及第2外部电极3、4间的区域，所以能够在实现片状电容器102的小型化以及/或者高容量化的同时，实现静电破坏耐量的提高。
图11是用于说明本发明的第3实施方式涉及的片状电容器103的构成的剖面图。此外，图12A、图12B以及图12C是用于说明布线等的布局(layout)的俯视图。图11中示出图12A的切断面线XI-XI处的切断面。在图11以及图12中，对图2A、图2B、图2C以及图3所示的各部分的对应部分附加同一参照符号。图12A示出电容器元件5的上部电极等的配置，图12B示出构成电容器元件5的上部电极的下层侧的多晶硅膜的配置，图12C示出作为电容器元件5的下部电极起作用的n+型杂质扩散层等的配置。
在本实施方式中，在第1外部电极3的正下方的区域以外的区域形成双向二极管50。具体来说，在第1以及第2外部电极3、4间的区域设定电容器区域65以及二极管区域66。电容器区域65从第1以及第2外部电极3、4之间的区域起延伸至第1外部电极3的正下方的区域为止。在该电容器区域65形成电容器元件5。二极管区域66被配置在第1以及第2外部电极3、4之间的区域内。具体来说，二极管区域66可以是设定在基板2的一个长边81附近的边缘部的矩形区域。在该二极管区域66形成双向二极管50。
在本实施方式中，基板2是n型半导体基板(更具体来说是n型硅基板)。在二极管区域66中，在基板2的表层部形成p型杂质扩散层67。在该p型杂质扩散层67内，空开间隔地形成一对n+型杂质扩散层68、69。由此，在一对n+型杂质扩散层68、69之间夹着p型杂质扩散层67形成一对pn结。即，构成将一对pn结二极管反向串联连接的结构的双向二极管50。一对n+型杂质扩散层68、69形成为沿着第1外部电极3以及第2外部电极4的对置方向延伸而成的带状。
电容膜20以及绝缘膜45形成为覆盖p型杂质扩散层67以及一对n+型杂质扩散层68、69的表面。在电容膜20以及绝缘膜45中形成分别使一对n+型杂质扩散层68、69露出的开口20c、45c和20d、45d。开口20c、45c沿着n+型杂质扩散层68延伸成带状。同样地，开口20d、45d沿着n+型杂质扩散层69延伸成带状。以经由开口20c、45c与一个n+型杂质扩散层68相接的方式形成布线膜71，以经由另外的开口20d、45d与另一个n+型杂质扩散层69相接的方式形成另外的布线膜72。布线膜71、72优选以与上部电极膜21的金属膜23相同的金属材料形成在上部电极膜21的金属膜23的同一层。由此，能够以与金属膜23相同的同一工序来形成布线膜71、72。
布线膜71沿着n+型杂质扩散层68延伸成带状，并进入到第1外部电极3的正下方的区域。在布线膜71中，第1外部电极3的正下方的区域是焊垫区域71A。在焊垫区域71A的正上方，在钝化膜40以及树脂膜41中形成焊垫开口54。经由该焊垫开口54，将第1外部电极3与布线膜71的焊垫区域71A相接合。布线膜71与上部电极膜21的焊垫区域21B绝缘，绝缘层53位于焊垫区域71A、21B之间。
布线膜72沿着n+型杂质扩散层69延伸成带状，与焊垫金属膜24一体化。因此，布线膜72与第2外部电极4连接。
这样，经由布线膜71、72在第1以及第2外部电极3、4之间连接双向二极管50。因此，构成了在第1以及第2外部电极3、4之间并联连接电容器元件5以及双向二极管50的构造的片状电容器103。该片状电容器103与第1实施方式的片状电容器1起到同样的作用效果。除此以外，一对n+型杂质扩散层68、69由于具有较长周长，所以能够提高针对大电流的耐久性。由此，能够提供一种具有更高的静电破坏耐量的片状电容器103。
图13是表示本发明的第4实施方式涉及的片状电容器104的构成的剖面图。在图13中，对图11所示的各部分的对应部分附加同一参照符号。在本实施方式中，绝缘膜45较广地延伸至第1外部电极3的正下方的区域，特别是，形成在焊垫区域21B(第1焊垫部)的正下方。
由此，当为了测定电容值而使检查用探针60(参照图9B)触碰到焊垫区域21B的金属膜23时，即使检查用探针60贯通了金属膜23，也不会损伤多晶硅膜22、电容膜20。因此，能够避免起因于电容值的测定的故障。
其中，在图11所示的构成中，由于金属膜23在更广的范围下与多晶硅膜22相接，所以因为上部电极膜21的电阻低，因此能够降低电容器元件5的等效串联电阻，能够具有良好的特性(特别是高频特性)。
针对图3所示的构成，也可以与图13的构成同样地进行变形，将绝缘膜45配置在第1外部电极3的正下方的区域，特别是配置在焊垫区域21B的正下方。
图14是用于说明本发明的第5实施方式涉及的片状电容器105的构成的剖面图。在图14中，对图11所示的各部分的对应部分附加同一参照符号。
在本实施方式中，将作为低电阻化的半导体基板的n+型硅基板用作基板2。在n+型硅基板2上形成n型硅外延层75。在该n型硅外延层75形成n+型杂质扩散层15，作为电容器元件5的下部电极起作用。该n+型杂质扩散层15与n+型硅基板2相接。进一步地，在n型硅外延层75的表层部形成p型杂质扩散层67。在该p型杂质扩散层67内，空开间隔地形成一对n+型杂质扩散层68、69，构成双向二极管50。
在该构成中，通过将n+型杂质扩散层15与n+型硅基板2相接，从而电容器元件5的下部电极的电阻值变低。其结果是，能够大幅降低片状电容器105的等效串联电阻，并能够提供特性更加优异的片状电容器105。
针对第1、第2以及第4实施方式也可以进行同样的变形。
图15是用于说明本发明的第6实施方式涉及的片状电容器106的构成的剖面图。在图15中，对图11所示的各部分的对应部分附加同一参照符号。
在本实施方式中，基板2由p型半导体基板(具体来说是p型硅基板)构成。构成电容器元件5的下部电极的n+型杂质扩散层15形成在该p型半导体基板2的表层部。进一步地，在二极管区域66中，在p型半导体基板2的表层部形成n型杂质扩散层77。在该n型杂质扩散层77内，空开间隔地形成一对p+型杂质扩散层78、79。因此，在一对p+型杂质扩散层78、79之间安装n型区域(n型杂质扩散层77的一部)，来构成双向二极管50。即，在一对p+型杂质扩散层78、79与n型区域之间分别形成pn结，由此，构成将一对pn结二极管反向串联连接的方式的双向二极管50。
也可以取代p型半导体基板，而使用在硅基板的表面形成了p型硅外延层的基板。可以在该p型硅外延层形成n型杂质扩散层15以及双向二极管50。
图16是用于说明本发明的第7实施方式涉及的片状电容器107的构成的剖面图。在图16中，对图11所示的各部分的对应部分附加同一参照符号。
在本实施方式中，通过形成在绝缘膜45上的多晶硅膜90来构成双向二极管50。具体来说，在二极管区域66中，在绝缘膜45上形成多晶硅膜90。多晶硅膜90具有：使n型杂质扩散后得到的一对n型多晶硅区域91、92；和配置于该一对n型多晶硅区域91、92之间，使p型杂质扩散后得到的p型多晶硅区域93。因此，分别在p型多晶硅区域93与一对n型多晶硅区域91、92之间成了pn结。由此，构成将一对pn结二极管反向串联连接而成的双向二极管50。这样，在本实施方式中，通过使用多晶硅膜90，从而在基板2外构成了双向二极管50。
以覆盖多晶硅膜90的方式来形成层间绝缘膜94。在层间绝缘膜94中形成分别使一对n型多晶硅区域91、92露出的一对开口94a、94b。在第1外部电极3的正下方具有焊垫区域71A的布线膜71进入到一个开口94a内，与n型多晶硅区域91相接合。与第2外部电极4的正下方的焊垫金属膜24相连的布线膜72进入到另一个开口94b内，与n型多晶硅区域92相接合。钝化膜40形成为覆盖层间绝缘膜94。
基板2可以是n型硅基板，也可以是p型硅基板，此外，也可以是在硅基板的表面形成有n型或者p型的硅外延层的基板。
图17是表示本发明的第8实施方式涉及的片状电容器108的构成的剖面图。在图17中，对图16所示的各部分的对应部分附加同一参照符号。
在本实施方式中，在二极管区域66形成p型多晶硅膜95，在其表层部，空开间隔地形成一对n型扩散区域96、97。因此，p型区域(p型多晶硅膜95)安装在一对n型扩散区域96、97之间，由此，形成一对pn结。由此，构成将一对pn结二极管反向串联连接而成的双向二极管50。
图18是表示本发明的第9实施方式涉及的片状电容器109的构成的剖面图。在图18中，对图16所示的各部分的对应部分附加同一参照符号。
在本实施方式中，在二极管区域66内具备分别由分离地形成的第1多晶硅膜98以及第2多晶硅膜99构成的第1二极管501以及第2二极管502。第1多晶硅膜98具有使p型杂质扩散后得到的p型区域98p和使n型杂质扩散后得到的n型区域98n，这些区域彼此相接，构成了由pn结二极管构成的第1二极管501。第2多晶硅膜99也同样具有使p型杂质扩散后得到的p型区域99p和使n型杂质扩散后得到的n型区域99n，这些区域彼此相接，构成了由pn结二极管构成的第2二极管502。
第1以及第2二极管501、502由层间绝缘膜94覆盖。在层间绝缘膜94中，空开间隔地形成：分别使第1二极管501的p型区域98p以及n型区域98n露出的开口94c、94d；和分别使第2二极管502的p型区域99p以及n型区域99n露出的开口94e、94f。在第1外部电极3的正下方具有焊垫区域71A的布线膜71形成在层间绝缘膜94上，该布线膜71进入到开口94d中，与第1二极管501的n型区域98n相接合。在层间绝缘膜94上，进一步地形成与第2外部电极4的正下方的焊垫金属膜24相连的布线膜72，该布线膜72进入到开口94f，并与第2二极管502的n型区域99n相接合。进一步地，形成在层间绝缘膜94上且与布线膜71、72绝缘的布线膜73进入到开口94c、94e中，与第1二极管501的p型区域98p以及第2二极管502的p型区域99p相接合。
这样，第1以及第2二极管501、502通过布线膜73构成了反向串联连接的双向二极管50。该双向二极管50经由布线膜71、72连接在第1以及第2外部电极3、4之间。
图19是用于说明本发明的第10实施方式涉及的片状电容器110的构成的剖面图。在图19中，对图11所示的各部分的对应部分附加同一参照符号。在本实施方式中，在由半导体基板构成的基板2的元件形成面2A形成绝缘膜46。除了具有使二极管区域66的n+型杂质扩散层68、69露出的开口46a、46b以外，绝缘膜46覆盖元件形成面2A的大致整个区域，且在第2外部电极4的正下方的区域也形成有绝缘膜46。该绝缘膜46按照一个表面以及另一个表面仿效基板2的元件形成面2A的方式来形成，在形成有沟槽16的区域中，仿效该沟槽16的侧壁面16a以及底壁面16b。绝缘膜46例如可以由氧化硅膜等氧化膜构成。其膜厚可以是 左右。
构成电容器要素C0～C6的下部电极的下部电极膜25形成在绝缘膜46的表面。下部电极膜25由铝等(更具体来说，是Al、Al-Si、Al-Si-Cu、W、TiN等)的金属膜构成。下部电极膜25按照其一个表面以及另一个表面仿效基板2的表面的方式来形成。下部电极膜25在电容器要素C0～C6所形成的整个区域中连续，并进一步地与第2外部电极4的正下方的焊垫金属膜24连接。在下部电极膜25的表面层叠有电容膜20。通过这样的构成，能够提供在电方面与图11的构成大致同等的片状电容器。
图20是表示本发明的第11实施方式涉及的片状电容器111的构成的剖面图。在图20中，对图19以及图16的对应部分附加同一参照符号。
在本实施方式中，与第10实施方式(图19)的情况同样，在基板2的表面形成绝缘膜46，并在其上形成下部电极膜25。进一步地，与第7实施方式(图16)的情况同样，在基板2外形成由多晶硅膜90形成的双向二极管50。
因此，基板2除了以硅基板为代表的半导体基板以外，也能够使用玻璃基板、树脂膜等绝缘性基板。
图21是表示本发明的第12实施方式涉及的片状电容器112的构成的剖面图。在图21中，对图3的对应部分附加同一参照符号。在本实施方式中，基板2中没有形成沟槽，基板2具有平坦的元件形成面2A。对这样的平面型的构成也能够应用本发明。
以上，说明了本发明的实施方式，但是本发明如以下示出几个例子那样，还进一步能够以其他方式来实施。
(1)在上述实施方式中，示出了电容器元件具有多个电容器要素的例子，但是电容器元件也可以由一个电容器要素构成。电容器元件具备多个电容器要素的情况下的电容器要素的数目不限于上述实施方式所示的7个，可以是2～6个或者8个以上。
(2)在上述实施方式中，一个电容器要素(基本电容元件)不经由熔丝而与外部电极连接，其他电容器要素(调整电容元件)虽然经由熔丝与外部电极连接，但这也只不过是一个例子。即，多个电容器要素的全部也可以经由熔丝与外部电极连接。相反，全部电容器要素也可以不经由熔丝而与外部电极连接。进一步地，也可以是一个以上的电容器要素不经由熔丝而与外部电极连接，另外的1个以上的电容器要素经由熔丝与外部电极连接。另外，修调后的片状电容器由于存在1个以上的熔丝被切断的情况，所以也存在包含与外部电极绝缘的电容器要素的情况。
(3)在上述实施方式中，示出了在上部电极膜设置熔丝单元的构成，但是如第10以及第11实施方式(图19以及图20)的构成这样，在设置了下部电极膜的构成的情况下，也能够将熔丝单元设置在下部电极膜。具体来说，也可以作为以下构成：按照多个电容器要素将下部电极膜25(参照图19等)分割成多个电极膜部分，在一部分或者全部的电极膜部分与外部电极4之间安装熔丝单元。在该情况下，上部电极膜设为由多个电容器要素共有的电极膜即可，可以不分割成多个电极膜部分。
(4)与一体地形成了表面部分以及侧面部分的外部电极的特征相关的发明也可以不在片内具备双向二极管。
(5)与在片内具备双向二极管的片状电容器相关的发明，外部电极可以是仅覆盖基板的表面(元件形成面)的构成。
(6)在上述实施方式中，虽然上部电极膜由多晶硅膜以及金属膜的层叠构造膜构成，但是也可以仅由金属膜来构成上部电极膜。特别是，在基板表面没有形成细微的沟槽的情况下，由于不存在向沟槽内的埋入性的问题，所以为了降低电阻值，优选仅由金属膜来构成上部电极膜。能够使用Al、Al-Si、Al-Si-Cu、W、TiN等作为金属膜。
(7)在上述实施方式中，虽然例示了在基板表面形成具有侧壁面以及底壁面的沟槽的例子，但是也可以在基板表面形成不具有底壁面的沟槽。具体来说，也可以在基板表面形成使一对侧壁面形成V字形剖面的沟槽。
(8)在上述实施方式中，虽然例示了硅基板作为半导体基板，但是也可以使用化合物半导体等其他半导体材料的基板。
(9)在上述实施方式中，也可以取代双向二极管50，将采用了后述的参考例涉及的实施方式所示的电阻206的构造的电阻元件与电容器元件5并联地连接在第1以及第2外部电极3、4间。
除此以外，可以在权利要求书所记载的事项的范围内实施各种设计变更。
<本发明的参考例的实施方式>
以下，参照附图来详细说明本发明的参考例的实施方式。
<片状部件的整体构成>
图22(a)是用于说明本发明的参考例的实施方式涉及的片状部件的构成的示意性立体图，图22(b)是表示将所述片状部件安装于电路基板的状态的示意性侧面图。图23是从图22(a)的切断面XXIII-XXIII观察到的所述片状部件的剖面图。图24是复合元件的电路图。
片状部件201是将复合元件收容于一个封装(1片)的离散型的微小片状部件，如图22(a)所示，形成长方体形状。关于片状部件201的尺寸，长边方向的长度L为约0.3mm，短边方向的宽度W为约0.15mm，厚度T为约0.1mm。
片状部件201是通过以下方式得到的：在半导体晶片(硅晶片)上将批量的片状部件201形成为格子状后，将半导体晶片切断，分离成各个片状部件201。
片状部件201主要包括：半导体基板202、第1外部连接电极203以及第2外部连接电极204、复合元件205。这些第1外部连接电极203、第2外部连接电极204以及复合元件205使用半导体制造工艺形成在半导体基板202上。
半导体基板202由Si(硅)构形成，是大致长方体的片状形状。在半导体基板202中，图22(a)中的上表面是元件形成面202A。元件形成面202A是半导体基板202的表面，为大致长方形形状。在半导体基板202的厚度方向上与元件形成面202A相反的一侧的面是背面202B。元件形成面202A和背面202B为大致相同的形状。此外，半导体基板202除了元件形成面202A以及背面202B以外，还具有与这些面正交地延伸的侧面202C、侧面202D、侧面202E以及侧面202F。
侧面202C架设于元件形成面202A以及背面202B的长边方向一端缘(图22(a)中的左前侧的端缘)之间，侧面202D架设于元件形成面202A以及背面202B的长边方向另一端缘(图22(a)中的右后侧的端缘)之间。侧面202C以及侧面202D是该长边方向上的半导体基板202的两端面。侧面202E架设于元件形成面202A以及背面202B的短边方向一端缘(图22(a)中的左后侧的端缘)之间，侧面202F架设于元件形成面202A以及背面202B的短边方向另一端缘(图22(a)中的右前侧的端缘)之间。侧面202E以及侧面202F是该短边方向上的半导体基板202的两端面。
如图23所示，在半导体基板202的元件形成面202A形成绝缘膜220。绝缘膜220覆盖元件形成面202A的整个区域。此外，在半导体基板202中，由保护膜223覆盖元件形成面202A、侧面202C、侧面202D、侧面202E以及侧面202F。由此，严格来说，在图22(a)中，元件形成面202A、侧面202C、侧面202D、侧面202E以及侧面202F位于保护膜223的内侧(里侧)，并未露出到外部。进一步地，元件形成面202A上的保护膜223由树脂膜224覆盖。树脂膜224从元件形成面202A起伸长至各个侧面202C、侧面202D、侧面202E以及侧面202F在元件形成面202A侧的端部(图22(a)以及图23中的上端部)。
在半导体基板202中，在与大致长方形的元件形成面202A的一边A(是侧面202C、202D、202E以及202F之中的任意一个，这里，如后所述，是侧面202C)相当的部分，形成在厚度方向上将半导体基板202切去的凹部210。一边A也是俯视下的片状部件201的一边。图22(a)中的凹部210形成于侧面202C，在半导体基板202的厚度方向上延伸的同时向侧面202D侧凹陷。凹部210在厚度方向上贯通半导体基板202，该厚度方向上的凹部210的端部从元件形成面202A以及背面202B的每一个露出。凹部210在侧面202C的延伸方向(上述的短边方向)上，比侧面202C小。从厚度方向(也是片状部件201的厚度方向)来观察半导体基板202的俯视下的凹部210的形状是在所述短边方向上为长边的长方形形状(矩形形状)。另外，俯视下的凹部210的形状可以是宽度朝着凹部210所凹陷的方向(侧面202D侧)变窄的梯形形状，可以是朝向所凹陷的方向变细的三角形形状，也可以是U字形形状(凹陷成U字的形状)。在任何情况下，只要是这样的单纯的形状的凹部210，就能够简单地来形成。此外，这里，凹部210形成在侧面202C，但是也可以不形成于侧面202C，而是形成于侧面202C～202F之中的至少1个。
凹部210表现将片状部件201安装于电路基板209(参照图22(b))时的片状部件201的朝向(片方向)。俯视下的片状部件201(严格来说是半导体基板202)的轮廓由于是在其一边A具有凹部210的矩形，所以在长边方向上具有非对称的外形。即，该非对称的外形在侧面202C、202D、202E以及202F之中的任一个(一边A)中具有表现片方向的凹部210，片状部件201通过该非对称的外形来表现长边方向上的凹部210侧为片方向。这样，仅通过使片状部件201的半导体基板202的外形在俯视下为非对称，就能够识别片状部件201的片方向。即，即使没有标记工序也能够根据片状部件201的外形来识别片方向。特别是，由于片状部件201的非对称的外形是在一边A具有表现片方向的凹部210的矩形，所以在片状部件201中，能够将连接一边A和相反侧一边B的长边方向上的凹部210侧设为片方向。由此，例如，只要能够在俯视下使片状部件201的长边方向与左右方向一致，并在此时一边A位于左端时将片状部件201正确地安装于电路基板209，就能够在安装时，通过凹部210根据片状部件1的外观来确定：按照在俯视下一边A位于左端的方式符合了片状部件1的朝向。
在长方体的半导体基板202中，在侧面202C、侧面202D、侧面202E以及侧面202F中形成相邻侧面彼此之间的边界的角部(该相邻的侧面彼此相交叉的部分)211被整形成倒角后的圆形形状(弄圆)。此外，在半导体基板202中，形成凹部210与凹部210的周围的侧面202C之间的边界的角部(在侧面202C中是凹部210的角部)212也被整形成倒角后的圆形形状。这里，角部212不仅存在于凹部210与其周围的侧面202C(凹部210以外的部分)之间的边界，也存在于凹部210的最深部侧，在俯视下存在于4个部位。
这样，在俯视下的半导体基板202的轮廓中，弯曲的部分(角部211、212)都形成为圆形形状。由此，通过圆形形状的角部211、212能够防止崩边(chipping)的产生。由此，在片状部件201的制造中，能够实现生产率提高(生产性的提高)。
第1外部连接电极203以及第2外部连接电极204形成在半导体基板202的元件形成面202A上，部分地从树脂膜224露出。第1外部连接电极203以及第2外部连接电极204的每一个例如通过将Ni(镍)、Pd(钯)以及Au(金)按照该顺序层叠在元件形成面202A上而构成。第1外部连接电极203以及第2外部连接电极204在元件形成面202A的长边方向上空开间隔地配置，在元件形成面202A的短边方向上是长边。在图22(a)中，在元件形成面202A中，在靠近侧面202C的位置设置第1外部连接电极203，在靠近侧面202D的位置设置第2外部连接电极204。上述的侧面202C的凹部210以不干扰到第1外部连接电极203的程度的深度进行凹陷。其中，也可以根据情况，与凹部210相应地也在第1外部连接电极203中设置凹部(构成凹部210的一部分)。
复合元件205形成在半导体基板202的元件形成面202A中的第1外部连接电极203与第2外部连接电极204之间的区域，由保护膜223以及树脂膜224从上方覆盖。该实施方式的复合元件205包含：与元件形成面202A的短边方向(与第1外部连接电极203和第2外部连接电极204的对置方向正交的方向)相邻的作为第1元件的一例的电阻206、以及作为第2元件的一例的二极管207。另外，复合元件205不限于电阻206和二极管207的组合，例如，也可以是电阻和电阻的组合(R+R)、二极管和二极管的组合(Di+Di)、电容器和电阻的组合(C+R)等。此外，被组合的元件的数目不限于2个，也可以是3个、4个、以及这以上。此外，多个元件可以配置为与元件形成面202A的长边方向相邻。
电阻206包含：电阻电路网271；和夹着电阻电路网271配置于元件形成面202A的长边方向一侧以及另一侧的作为第1内部电极的一例的第1布线膜214以及作为第2内部电极的一例的第2布线膜215。在本实施方式中，在第1外部连接电极203的下方配置第1布线膜214，在第2外部连接电极204的下方配置第2布线膜215。
二极管207包含：二极管单元区域272；和夹着二极管单元区域272配置于元件形成面202A的长边方向一侧以及另一侧的作为第3内部电极的一例的阴极电极膜216以及作为第4内部电极的一例的阳极电极膜217。在本实施方式中，在第1外部连接电极203的下方配置阴极电极膜216，在第2外部连接电极204的下方配置阳极电极膜217。
如图23所示，第1布线膜214以及阴极电极膜216在绝缘膜220上配置为与元件形成面202A的短边方向相邻。此外，第1布线膜214以及阴极电极膜216由保护膜223以及树脂膜224从上方覆盖。在该保护膜223以及树脂膜224中，形成使第1布线膜214以及阴极电极膜216的一部分分别作为不同的焊垫来露出的焊垫开口218、219。焊垫开口218、219间的距离(焊垫空间)W1例如为7μm～10μm，从焊垫表面(各膜的表面)距树脂膜224的表面的高度H1例如为3μm～6μm。并且，通过将第1外部连接电极203一并埋入到焊垫开口218、219内以使其在树脂膜224上连续，从而将第1布线膜214以及阴极电极膜216连接到共同的第1外部连接电极203。
第2布线膜215以及阳极电极膜217与图23所示的构成同样，在绝缘膜220上配置为与元件形成面202A的短边方向相邻。此外，第2布线膜215以及阳极电极膜217由保护膜223以及树脂膜224从上方覆盖。在该保护膜223以及树脂膜224中，形成使第2布线膜215以及阳极电极膜217的一部分分别作为不同的焊垫来露出的焊垫开口228、229。焊垫开口228、229间的距离(焊垫空间)W2(参照图22(a))以及从焊垫表面(各膜的表面)距树脂膜224的表面的高度与上述的距离W1以及高度H1相同。并且，通过将第2外部连接电极204一并埋入到焊垫开口228、229内以使其在树脂膜224上连续，从而将第2布线膜215以及阳极电极膜217连接到共同的第2外部连接电极204。
由此，如图24所示，在片状部件201中，电阻206以及二极管207通过第1外部连接电极203而共同连接二极管207的负极侧，通过第2外部连接电极204而共同连接二极管207的正极侧，由此电阻206以及二极管207被并联地连接。由此，电阻206以及二极管207整体上作为1个复合元件205起作用。
并且，如图22(b)所示，使第1外部连接电极203和第2外部连接电极204与电路基板209相对置，通过焊料213以电和机械的方式与电路基板209的电路(未图示)连接，由此能够将片状部件201以倒装芯片方式与电路基板209连接。即，能够提供倒装芯片连接型的片状部件201，并通过使元件形成面202A与电路基板209的安装面相对置的倒装接合，能够采用无引线接合将片状部件201与电路基板209连接。由此，能够缩小片状部件201在电路基板209上的占有空间。特别是，能够实现片状部件201在电路基板209上的高度的降低。由此，能够有效利用小型电子设备等的框体内的空间，并能够有助于高密度安装以及小型化。另外，作为外部连接电极起作用的第1外部连接电极203以及第2外部连接电极204为了实现焊料浸润性的提高以及可靠性的提高，优选由金(Au)形成，或者对表面实施镀金。
<电阻的整体构成>
图25是所述复合元件的电阻的俯视图，是表示第1布线膜、第2布线膜以及电阻电路网的俯视的构成的图。
作为一个例子，电阻206的电阻电路网271具有由沿着行方向(半导体基板2的长边方向)排列的8个电阻体R和沿着列方向(半导体基板202的宽度方向)排列的44个电阻体R构成的总计352个电阻体R。各个电阻体R具有相等的电阻值。
通过将这些批量的电阻体R按1个～64个每规定个数汇总进行电连接，从而形成多个种类的电阻单位体(单位电阻)。所形成的多个种类的电阻单位体经由连接用导体膜C按规定的形式来连接。进一步地，在半导体基板202的元件形成面202A上，为了将电阻单位体与电阻206电组装，或者从电阻206电分离，而设置有可熔断的多个熔丝膜F。多个熔丝膜F以及连接用导体膜C使其配置区域沿着第1布线膜214的内侧边沿排列成直线状。更具体来说，将多个熔丝膜F以及连接用导体膜C配置成直线状。
图26A是将所述电阻的一部分放大后绘制出的俯视图。图26B是为了说明所述电阻的电阻体的构成而绘制出的沿图26A的B-B的长度方向的纵剖面图。图26C是为了说明所述电阻的电阻体的构成而绘制出的沿图26A的C-C的宽度方向的纵剖面图。
参照图26A、图26B以及图26C来说明电阻体R的构成。
片状部件201包括：绝缘膜220、电阻体膜221、布线膜222、保护膜223以及树脂膜224(参照图26B以及图26C)。绝缘膜220、电阻体膜221、布线膜222、保护膜223以及树脂膜224形成在半导体基板202(元件形成面202A)上。
绝缘膜220由SiO2(氧化硅)形成。绝缘膜220覆盖半导体基板202的元件形成面202A的整个区域。绝缘膜220的厚度为约
电阻体膜221构成电阻体R。电阻体膜221由TiN或者TiON形成，层叠于绝缘膜220的表面上。电阻体膜221的厚度为约电阻体膜221构成在第1布线膜214与第2布线膜215之间延伸成线状的多条线(以下，称为“电阻体膜线221A”)，电阻体膜线221A有时在线方向上在规定的位置处被切断(参照图26A)。
在电阻体膜线221A上层叠布线膜222。布线膜222由Al(铝)或者铝与Cu(铜)的合金(AlCu合金)形成。布线膜222的厚度为约布线膜222以在线方向上空开固定间隔R的方式层叠在电阻体膜线221A上。
如果用电路记号来表示该构成的电阻体膜线221A以及布线膜222的电特征，则如图27这样。即，如图27(a)所示，由规定间隔R的区域的电阻体膜线221A部分来分别形成具有固定电阻值r的1个电阻体R。
并且，在层叠了布线膜222的区域中，通过由布线膜222将相邻的电阻体R彼此电连接，从而通过该布线膜222使电阻体膜线221A发生短路。于是，形成由图27(b)所示的电阻r的电阻体R的串联连接构成的电阻电路。
此外，由于相邻的电阻体膜线221A彼此由电阻体膜221以及布线膜222连接，所以图26A所示的电阻电路网271构成图27(c)所示(由上述的电阻体R的单位电阻构成)的电阻电路。
这里，基于嵌入到半导体基板202上的相同形状相同大小的电阻体膜221会成为大致相同的值这样的特性，在半导体基板202上排列成矩阵状的批量的电阻体R具有相等的电阻值。
此外，层叠于电阻体膜线221A上的布线膜222起到用于在形成电阻体R的同时将多个电阻体R连接而构成电阻单位体的连接用布线膜的作用。
图28(a)是将所述片状部件的俯视图的一部分放大后绘制出的包含熔丝膜的区域的部分放大俯视图，图28(b)是表示沿图28(a)的B-B的剖面构造的图。
如图28(a)以及(b)所示，在电阻电路网271中，上述熔丝膜F以及连接用导体膜C也由层叠在形成电阻体R的电阻体膜221上的布线膜222形成。即，在与层叠在形成电阻体R的电阻体膜线221A上的布线膜222相同的层中，由作为与布线膜222相同的金属材料的Al或者AlCu合金来形成熔丝膜F以及连接用导体膜C。
即，在层叠在电阻体膜221上的同一层中，使用同一金属材料(Al或者AlCu合金)采用相同的制造工艺(后述的溅射法以及光刻法工艺)来形成用于形成电阻体R的布线膜、熔丝膜F、连接用导体膜C、以及用于将电阻206与第1外部连接电极203以及第2外部连接电极204连接的第1布线膜214以及第2布线膜215，以作为布线膜222。
另外，熔丝膜F不仅指布线膜222的一部分，也可以指电阻体R(电阻体膜221)的一部分和电阻体膜221上的布线膜222的一部分的综合(熔丝元件)。
此外，关于熔丝膜F，虽然仅说明了使用与连接用导体膜C同一层的情况，但是也可以在连接用导体膜C部分之上进一步层叠另外的导体膜，来降低导体膜的电阻值。另外，即使在该情况下，只要不在熔丝膜F之上层叠导体膜，熔丝膜F的熔断性就不会变差。
图29是本发明的参考例的实施方式涉及的电阻的电路图。
参照图29，电阻206是通过以下方式构成的：从第1布线膜214起将基准电阻单位体R8、电阻单位体R64、2个电阻单位体R32、电阻单位体R16、电阻单位体R8、电阻单位体R4、电阻单位体R2、电阻单位体R1、电阻单位体R/2、电阻单位体R/4、电阻单位体R/8、电阻单位体R/16、电阻单位体R/32按照该顺序串联连接起来。基准电阻单位体R8以及电阻单位体R64～R2的每一个通过将与自身的末尾的数字(在R64的情况下是“64”)相同的数目的电阻体R串联连接而构成。电阻单位体R1由1个电阻体R构成。电阻单位体R/2～R/32的每一个通过将与自身的末尾的数字(在R/32的情况下是“32”)相同的数目的电阻体R并联连接而构成。电阻单位体的末尾的数字的含义在后述的图30以及图31中都相同。
并且，将熔丝膜F一个一个地与基准电阻单位体R8以外的电阻单位体R64～电阻单位体R/32的每一个并联连接。熔丝膜F彼此直接地串联连接，或者经由连接用导体膜C(参照图28(a))串联连接。
在如图29所示那样所有的熔丝膜F未熔断的状态下，电阻206构成由设置于第1布线膜214以及第2布线膜215间的8个电阻体R的串联连接构成的基准电阻单位体R8(电阻值8r)的电阻电路。例如，如果将1个电阻体R的电阻值r设为r＝80Ω，则构成了通过8r＝64Ω的电阻电路将第1布线膜214以及第2布线膜215相连接的电阻206。
此外，在所有的熔丝膜F未熔断的状态下，基准电阻单位体R8以外的多个种类的电阻单位体成为短路的状态。即，虽然与基准电阻单位体R8串联连接了12种类的13个电阻单位体R64～R/32，但是各电阻单位体因各自所并联连接的熔丝膜F而被短路，从电学方面来看，各电阻单位体并没有组装入电阻206。
在本实施方式涉及的片状部件201中，按照所要求的电阻值，例如采用激光选择性地将熔丝膜F熔断。由此，将所并联连接的熔丝膜F熔断后的电阻单位体就被组装入电阻206。于是，能够将电阻206的整体电阻值设为将与被熔断的熔丝膜F相对应的电阻单位体串联连接地组装后得到的电阻值。
特别是，多个种类的电阻单位体包括：具有相等电阻值的电阻体R按照使电阻体R的个数以1个、2个、4个、8个、16个、32个...这样等比数列的形式增加的方式串联连接而成的多个种类的串联电阻单位体；以及具有相等电阻值的电阻体R按照使电阻体R的个数以2个、4个、8个、16个...这样等比数列的形式增加的方式并联连接而成的多个种类的并联电阻单位体。由此，通过选择性地将熔丝膜F(也包含上述的熔丝元件)熔断，能够细微地以数字方式将电阻206整体的电阻值调整成任意的电阻值，从而在片状部件201中产生所希望的值的电阻。
图30是该参考例的其他实施方式涉及的电阻的电路图。
如上所述，也可以取代将基准电阻单位体R8以及电阻单位体R64～电阻单位体R/32串联连接来构成电阻206，而如图30所示来构成电阻206。详细来说，也可以在第1布线膜214以及第2布线膜215之间，通过基准电阻单位体R/16与12种类的电阻单位体R/16、R/8、R/4、R/2、R1、R2、R4、R8、R16、R32、R64、R128的并联连接电路所成的串联连接电路来构成电阻206。
在该情况下，将熔丝膜F分别与基准电阻单位体R/16以外的12种类的电阻单位体串联连接。在所有的熔丝膜F未被熔断的状态下，各电阻单位体电被组装入电阻206。由于只要按照所要求的电阻值采用例如激光选择性地将熔丝膜F熔断，就可以将与被熔断的熔丝膜F相对应的电阻单位体(熔丝膜F所串联连接的电阻单位体)与电阻206电分离，所以能够调整片状部件201整体的电阻值。
图31是该参考例的又一其他实施方式涉及的电阻的电路图。
图31所示的电阻206的特征是成为将多个种类的电阻单位体的串联连接与多个种类的电阻单位体的并联连接串联地连接而成的电路构成。与前面的实施方式同样，被串联连接的多个种类的电阻单位体按每个电阻单位体并联地连接有熔丝膜F，被串联连接的多个种类的电阻单位体全部被熔丝膜F设为短路状态。因此，如果熔丝膜F被熔断，则因该被熔断的熔丝膜F而短路的电阻单位体就被电组装入电阻206。
另一方面，被并联连接的多个种类的电阻单位体分别串联地连接有熔丝膜F。因此，通过将熔丝膜F熔断，能够将被熔断的熔丝膜F所串联连接的电阻单位体与电阻单位体的并联连接电断开。
如果设为这样的构成，例如，只要在并联连接侧形成1kΩ以下的小电阻，在串联连接侧形成1kΩ以上的电阻电路，就能够采用以相等的基本设计而构成的电阻的电路网来形成从数Ω的小电阻至数MΩ的大电阻这样的广范围的电阻电路。
图32是所述片状部件的示意性剖面图，示出电阻部分。
接着，参照图32，进一步详细地说明片状部件201(电阻206部分)。另外，为了说明方便，在图32中，简化示出上述的电阻206，并且对半导体基板202以外的各要素附加阴影。
这里，说明上述的保护膜223以及树脂膜224。
保护膜223例如由SiN(氮化硅)形成，其厚度为约保护膜223遍及元件形成面202A的整个区域来设置，并从表面(图32的上侧)覆盖电阻体膜221以及电阻体膜221上的各布线膜222(即，电阻206)(即，覆盖电阻206的各电阻体R的上表面)，并且覆盖半导体基板202的4个侧面202C～202F(参照图22(a))的每一个侧面的整个区域。在元件形成面202A中，利用保护膜223来防止电阻体R间的布线膜222以外的短路(相邻的电阻体膜线221A间的短路)。另一方面，在侧面202C～202F中，利用保护膜223来防止各侧面202C～202F中的短路(在该侧面中产生短路路径)。
树脂膜224与保护膜223一起保护片状部件201，且由聚酰亚胺等树脂形成。树脂膜224的厚度为约5μm。树脂膜224遍及整个区域地覆盖保护膜223的上表面，并且在半导体基板202的4个侧面202C～202F上的保护膜223中覆盖元件形成面202A侧的端部(图32中的上端部)。即，树脂膜224在4个侧面202C～202F上的保护膜223中至少使与元件形成面202A相反的一侧(图32中的下侧)的部分露出。
在这样的树脂膜224中，在俯视下与4个侧面202C～202F一致的部分成为比这些侧面202C～202F上的保护膜223更向侧方(外侧)突出的圆弧状的突出部。即，树脂膜224在侧面202C～202F比保护膜223更伸出一些。这样的树脂膜224在圆弧状的突出部具有朝向侧方为凸的圆形形状的侧面。由此，在片状部件201与周围的部件相接触时，由于树脂膜224的突出部最早与周围的部件接触，因接触产生的冲击被缓解，所以能够防止冲击影响到复合元件205等。特别是，树脂膜224的突出部由于具有圆形形状的侧面，所以能够平稳地缓解因接触产生的冲击。
另外，也可以是树脂膜224未在侧面202C～202F完全覆盖保护膜223的构成(在侧面202C～202F使保护膜223的全部露出的构成)。
此外，如上所述，在树脂膜224中，在俯视下分离的2个位置处各形成一个焊垫开口218、228。各焊垫开口218、228是在树脂膜224以及保护膜223各自的厚度方向上连续贯通树脂膜224以及保护膜223的贯通孔。由此，焊垫开口218、228不仅形成在树脂膜224中，也形成在保护膜223中。第1布线膜214以及第2布线膜215的一部分从各焊垫开口218、228露出，以作为焊垫。
焊垫开口218完全被第1外部连接电极203填埋，焊垫开口228完全被第2外部连接电极204填埋。并且，第1外部连接电极203以及第2外部连接电极204的各自的一部分在树脂膜224的表面从焊垫开口218、228伸出。第1外部连接电极203经由焊垫开口218与第1布线膜214电连接。第2外部连接电极204经由焊垫开口228与第2布线膜215电连接。由此，第1外部连接电极203以及第2外部连接电极204的每一个与电阻206电连接。
这样，形成了焊垫开口218、228的树脂膜224以及保护膜223形成为使第1外部连接电极203以及第2外部连接电极204从焊垫开口218、228露出。由此，在树脂膜224的表面，经由从焊垫开口218、228伸出的第1外部连接电极203以及第2外部连接电极204，能够实现片状部件201与电路基板209之间的电连接(参照图22(b))。
<二极管的整体构成>
图33是所述复合元件的二极管的俯视图，图34是从图33的切断面XXXIV-XXXIV观察到的所述二极管的剖面图。进一步地，图35是从图33的切断面XXXV-XXXV观察到的所述二极管的剖面图。
在本实施方式中，二极管207的二极管单元区域272形成为矩形。在二极管单元区域272内配置有多个二极管单元D1～D4。在本实施方式中，多个二极管单元D1～D4设置有4个，并沿着半导体基板202的长边方向以及短边方向，以相等间隔二维地排列成矩阵状。
图36是将阴极电极膜216及阳极电极膜217以及形成在其上的构成去除，示出半导体基板202的表面(元件形成面202A)的构造的俯视图。
在二极管单元D1～D4的各区域内，分别在p+型的半导体基板202的表层区域形成作为n型扩散层的一例的n+型区域273。n+型区域273按各个二极管单元而分离。由此，二极管单元D1～D4分别具有按每个二极管单元分离的pn结区域274。
多个二极管单元D1～D4在本实施方式中形成相等大小以及相等形状，具体来说形成为矩形形状，在各二极管单元的矩形区域内形成多边形形状的n+型区域273。在本实施方式中，n+型区域273形成为正八边形，且具有：分别沿着形成二极管单元D1～D4的矩形区域的4边的4个边；和分别与二极管单元D1～D4的矩形区域的4个角部相对置的另外4个边。
如上所述，在半导体基板202的元件形成面202A形成绝缘膜220(参照图34以及图35)。在绝缘膜220中形成：使二极管单元D1～D4的各自的n+型区域273的表面露出的接触孔275(负极接触孔)；和使元件形成面202A露出的接触孔276(正极接触孔)。在绝缘膜220的表面形成阴极电极膜216以及阳极电极膜217。
阴极电极膜216具有：与多个二极管单元D1、D3连接的引出电极L1；与多个二极管单元D2、D4连接的引出电极L2；和与引出电极L1、L2(负极引出电极)一体地形成的阴极焊垫277。阴极焊垫277在元件形成面202A的一端部形成为矩形。与该阴极焊垫277连接第1外部连接电极203。这样，第1外部连接电极203与引出电极L1、L2共同地连接。
阳极电极膜217与p+型的半导体基板202连接，在元件形成面202A的一端部附近具有阳极焊垫278。阳极焊垫278在阳极电极膜217中由配置于元件形成面202A的一端部的区域形成。与该阳极焊垫278连接第2外部连接电极204。在阳极电极膜217中，阳极焊垫278以外的区域是从接触孔276引出的正极引出电极。
引出电极L1从绝缘膜220的表面进入到二极管单元D1、D3的接触孔275内，在各接触孔275内与二极管单元D1、D3的各n+型区域273欧姆接触。在引出电极L1中，在接触孔275内与二极管单元D1、D3连接的部分构成单元连接部C1、C3。同样地，引出电极L2从绝缘膜220的表面进入到二极管单元D2、D4的接触孔275内，在各接触孔275内与二极管单元D2、D4的各n+型区域273欧姆接触。在引出电极L2中，在接触孔275内与二极管单元D2、D4连接的部分构成单元连接部C2、C4。阳极电极膜217从绝缘膜220的表面延伸到接触孔276的内部，在接触孔276内与p+型的半导体基板202欧姆接触。在本实施方式中，阴极电极膜216以及阳极电极膜217由相同的材料形成。
在本实施方式中，使用AlSi膜作为电极膜。如果使用了AlSi膜，则不在半导体基板202的表面设置p+型区域，就能够使阳极电极膜217与p+型的半导体基板202欧姆接触。即，能够使阳极电极膜217与p+型的半导体基板202直接接触来形成欧姆接合。因此，能够省去用于形成p+型区域的工序。
阴极电极膜216与阳极电极膜217之间被狭缝279分离。引出电极L1沿着从二极管单元D1经过二极管单元D3到达至阴极焊垫277的直线形成为直线状。同样地，引出电极L2沿着从二极管单元D2经过二极管单元D4到达至阴极焊垫277的直线形成为直线状。引出电极L1、L2在从n+型区域273至阴极焊垫277之间的所到之处分别具有一致的宽度W1、W2，这些宽度W1、W2比单元连接部C1、C2、C3、C4的宽度宽。单元连接部C1～C4的宽度由与引出电极L1、L2的引出方向正交的方向的长度来定义。引出电极L1、L2的前端部被整形成与n+型区域273的平面形状相匹配。引出电极L1、L2的基端部与阴极焊垫277连接。狭缝279以对引出电极L1、L2附加边框的方式来形成。另一方面，阳极电极膜217以空开大致固定宽度的与狭缝279相对应的间隔来包围阴极电极膜216的方式形成于绝缘膜220的表面。阳极电极膜217一体地具有：沿着元件形成面202A的长边方向延伸的梳齿状部分和由矩形区域形成的阳极焊垫278。
如上所述，阴极电极膜216以及阳极电极膜217被例如由氮化膜构成的保护膜223覆盖，并进一步在保护膜223之上形成树脂膜224。以贯通保护膜223以及树脂膜224的方式，形成使阴极焊垫277露出的焊垫开口219和使阳极焊垫278露出的焊垫开口229。在焊垫开口219、229中分别埋入第1外部连接电极203以及第2外部连接电极204。保护膜223以及树脂膜224抑制或防止水分浸入到引出电极L1、L2以及pn结区域274，并且吸收来自外部的冲击等，从而有助于二极管207的耐久性的提高。
在各二极管单元D1～D4中，在p型的半导体基板202与n+型区域273之间形成pn结区域274，因此，分别形成pn结二极管。并且，多个二极管单元D1～D4的n+型区域273共同与阴极电极膜216连接，作为二极管单元D1～D4的共同的p型区域的p+型的半导体基板202共同与阳极电极膜217连接。由此，形成在半导体基板202上的多个二极管单元D1～D4全都被并联连接。
图37是表示所述二极管的内部的电构造的电路图。
分别由二极管单元D1～D4构成的pn结二极管的负极侧通过阴极电极膜216共同连接，正极侧通过阳极电极膜217共同连接，且全都被并联连接，由此，整体上作为1个二极管起作用。
根据本实施方式的构成，二极管207具有多个二极管单元D1～D4，各二极管单元D1～D4具有pn结区域274。pn结区域274按每个二极管单元D1～D4分离。由此，二极管207的pn结区域274的周长即半导体基板202中的n+型区域273的周长的总计(全长)变长。由此，由于能够避免电场在pn结区域274的附近集中，实现电场的分散，所以能够实现ESD耐量的提高。即，即使在将二极管207形成为小型的情况下，由于也能够增大pn结区域274的总周长，所以能够兼顾二极管207的小型化和ESD耐量的确保。
图38示出针对通过将形成在相同面积的半导体基板上的二极管单元的大小以及/或者二极管单元的个数设定成各种类型而使pn结区域的周长的总计(全长)不同的多个样品测定了ESD耐量的实验结果。根据该实验结果可知，pn结区域的周长越长，则ESD耐量越大。在将4个以上的二极管单元形成在半导体基板上的情况下，能够实现超过8千伏的ESD耐量。
进一步地，在本实施方式中，引出电极L1、L2的宽度W1、W2在从单元连接部C1～C4至阴极焊垫277之间的所到之处都比单元连接部C1～C4的宽度宽。由此，能够增大允许电流量，减少电迁移，提高针对大电流的可靠性。即，能够提供一种小型且ESD耐量大、并且也确保了针对大电流的可靠性的片状二极管。
此外，在本实施方式中，在朝向阴极焊垫277的直线上排列的多个二极管单元D1和D3、D2和D4通过直线状的共同的引出电极L1、L2与阴极焊垫277连接。由此，由于能够将从二极管单元D1～D4至阴极焊垫277的引出电极的长度设为最小，所以能够进一步有效减少电迁移。此外，由于能够由多个二极管单元D1和D3、D2和D4来共有一个引出电极L1、L2，所以能够形成大量的二极管单元D1～D4来实现二极管接合区域(pn结区域274)的周长的增加，同时能够将线宽宽的引出电极布局在半导体基板202上。由此，能够兼顾ESD耐量的进一步提高和电迁移的减少，并进一步提高可靠性。
此外，由于引出电极L1、L2的端部以与n+型区域273的形状(多边形)相匹配的方式形成为部分多边形形状，所以能够在减小引出电极L1、L2的占有面积的同时，与n+型区域273连接。
此外，在本实施方式中，在半导体基板202上形成绝缘膜220，并经由形成在该绝缘膜220中的接触孔275将引出电极L1、L2的单元连接部C1～C4与二极管单元D1～D4连接。并且，在接触孔275之外的区域中，在绝缘膜220上配置阴极焊垫277。即，在从pn结区域274的正上方离开的位置处设置阴极焊垫277。此外，经由形成在绝缘膜220中的接触孔276将阳极电极膜217与半导体基板202连接，在接触孔276之外的区域中，在绝缘膜220上配置阳极焊垫278。阳极焊垫278也还位于从pn结区域274的正上方离开的位置。由此，在如图22(b)所示将片状部件201安装于电路基板209时，能够避免对pn结区域274施加大的冲击。由此，由于能够避免pn结区域274的破坏，所能够实现针对外力的耐久性优异的片状部件201。
此外，在本实施方式中，阳极电极膜217由AlSi膜构成。AlSi膜的功函数与p型半导体(特别是p型硅半导体)的功函数近似，由此，能够在与p+型的半导体基板202之间形成良好的欧姆接合。于是，不必在p型+半导体基板202中形成用于欧姆接合的高杂质浓度扩散层。由此，由于制造工序变得简单，所以能够与此相应地能够降低生产性以及生产成本。
<片状部件的制造方法>
图39是用于说明所述片状部件的制造工序的一例的工序图。图40是为了在半导体晶片中形成槽而使用的抗蚀剂图案的一部分的示意性俯视图。图41(a)是形成了所述槽之后的半导体晶片的示意性俯视图，图41(b)是图41(a)中的一部分的放大图。图42A～C是表示所述片状部件的制造工序过程中的构成的剖面图。图43是表示将聚酰亚胺的片粘贴于所述半导体晶片的状态的简要立体图。
首先，准备作为半导体基板202的基础基板的p+型的半导体晶片230。半导体晶片230的表面230A是半导体基板202的元件形成面202A，半导体晶片230的背面230B是半导体基板202的背面202B。
接着，与图39一起参照图34以及图35，在p+型的半导体晶片230的表面230A(半导体基板202的元件形成面202A)形成热氧化膜、CVD氧化膜等绝缘膜220(例如的厚度)(S1)，并在其上形成抗蚀剂掩模(S2)。通过使用了该抗蚀剂掩模的蚀刻，在绝缘膜220中形成与n+型区域273相对应的开口(S3)。进一步地，在将抗蚀剂掩模剥离之后，将n型杂质导入到从形成于绝缘膜220的开口露出的半导体晶片230的表层部(S4)。n型杂质的导入可以通过在表面堆积作为n型杂质的磷的工序(即磷沉积)来进行，也可以通过n型杂质离子(例如磷离子)的注入来进行。所谓磷沉积是指，将半导体晶片230送入到扩散炉内，通过在扩散路内流过POCl3气体而进行的热处理，从而使磷堆积在由绝缘膜220的开口内露出的半导体晶片230的表面230A的处理。在根据需要将绝缘膜220厚膜化(例如，通过CVD氧化膜形成来进行左右的厚膜化)之后(S5)，进行用于激活导入到半导体晶片230的杂质离子的热处理(驱动)(S6)。由此，在半导体晶片230的表层部形成n+型区域273。
接着，在绝缘膜220之上进一步形成具有与接触孔275、276相匹配的开口的另外的抗蚀剂掩模(S7)。通过经由该抗蚀剂掩模的蚀刻，在绝缘膜220中形成接触孔275、276(S8)，之后，将抗蚀剂掩模剥离る。
接着，例如通过溅射法，在绝缘膜220上形成用于形成阴极电极膜216以及阳极电极膜217的电极膜(S9)。在本实施方式中，形成由AlSi形成的电极膜(例如厚度)。然后，在该电极膜上，形成具有与狭缝279相对应的开口图案的另外的抗蚀剂掩模(S10)，通过经由该抗蚀剂掩模的蚀刻(例如，反应性离子蚀刻)而在电极膜中形成狭缝279(S11)。狭缝279的宽度可以是3μm左右。由此，所述电极膜与阴极电极膜216以及阳极电极膜217分离。
接着，与图39一起参照图32，在将抗蚀剂膜剥离之后，例如通过溅射法，在绝缘膜220之上形成TiN或者TiON的电阻体膜221(S12)，进一步地，在电阻体膜221之上层叠铝(Al)的布线膜222(S13)。之后，使用光刻法工艺并通过例如干蚀刻选择性地去除电阻体膜221以及布线膜222(S14)。由此，得到在俯视下将层叠了电阻体膜221的固定宽度的电阻体膜线221A空开固定间隔排列于列方向上的构成。此时，也形成部分地将电阻体膜线221A以及布线膜222切断的区域。接着，选择性地去除层叠在电阻体膜线221A之上的布线膜222。其结果是，得到在电阻体膜线221A上将布线膜222(第1布线膜214以及第2布线膜215)空开固定间隔R地层叠而成的构成的电阻电路网271。
接着，形成具有开口的抗蚀剂图案241。如图40所示，在将大量片状部件201配置为矩阵状(也有格子状)的情况下，抗蚀剂图案241具有在俯视下与相邻的片状部件201的轮廓之间的区域(在图40中是附加了阴影的部分)相匹配的开口242。由此，开口242的整体形状成为具有多个彼此正交的直线部分242A以及242B的格子状。此外，在直线部分242A以及242B的任一个(这里是直线部分242A)上，与片状部件201的凹部210(参照图22(a))相应地，连续设置有从直线部分242A以正交方式突出出来的突出部分242C。
这里，如上所述，在片状部件201中，角部211、212成为圆形形状(参照图22(a))。与此相应地，在开口242中彼此正交的直线部分242A以及242B在弯曲的同时相互相连。此外，彼此正交的直线部分242A以及突出部分242C也在弯曲的同时相互相连。由此，直线部分242A及242B的交叉部分243A、以及直线部分242A及突出部分242C的交叉部分243B成为圆角的圆形形状。此外，在突出部分242C，交叉部分243B以外的部分处的角部也变圆。
然后，通过以抗蚀剂图案241作为掩模的等离子体蚀刻，选择性地去除绝缘膜220以及半导体晶片230的每一个。由此，在俯视下与抗蚀剂图案241的开口242一致的位置处形成贯通绝缘膜220后到达半导体晶片230的厚度中途的槽244(S15)。如图42A～C所示，槽244具有：彼此对置的侧面；以及将相对置的侧面的下端(半导体晶片230的背面230B侧的端部)连结的底面。以半导体晶片230的表面230A作为基准的槽244的深度为约100μm，槽244的宽度为约20μm。
参照图41(b)，槽244的整体形状成为在俯视下与抗蚀剂图案241的开口242(参照图40)一致的格子状。并且，在半导体晶片230的表面230A，槽244的矩形框体部分对形成有各复合元件205的区域的四周进行包围。在半导体晶片230中被槽244包围的部分是片状部件201的半成品250。在半导体晶片230的表面230A，半成品250各有1个位于被槽244包围的区域中，这些半成品250排列配置成矩阵状。
在形成了槽244之后，去除抗蚀剂图案241，如图42A所示，通过CVD法在半导体晶片230的表面230A形成保护膜223(S16)。保护膜223具有约的厚度。保护膜223形成为不仅覆盖半导体晶片230的表面230A整个区域，也覆盖槽244的内面。另外，保护膜223由于是在槽244的内面形成为大致固定厚度的薄膜，所以并没有完全填埋槽244。接着，通过选择性地对保护膜223进行蚀刻，形成使第1布线膜214、第2布线膜215、阴极电极膜216以及阳极电极膜217露出的开口280(S17)。
接着，如图42B所示，进行使用了探针281的EDS(Electrical DieSorting)测定(S18)。EDS测定按照不同的工序来进行以下测定：使探针281接触在第1布线膜214与第2布线膜215之间来检查电阻206的电特性的电阻测定；和使探针281接触在阴极电极膜216与阳极电极膜217之间来检查二极管207的电特性的二极管测定。由此，能够作为彼此独立的值来得到电阻206以及二极管207的各电特性。
接着，如图43(a)所示，将由聚酰亚胺形成的感光性树脂的片材246从槽244以外的保护膜223之上与半导体晶片230粘贴(S19)。
在从表面230A侧对半导体晶片230盖上聚酰亚胺的片材246之后，如图43(b)所示，利用转动的辊247将片材246按压至半导体晶片230。在将片材246粘贴在槽244以外的保护膜223的表面整个区域时，虽然片材246的一部分仅稍稍进入到槽244侧，但是片材246仅覆盖槽244的侧面的上端部，而没有到达槽244的底面。由此，在片材246与槽244的底面之间的槽244内，形成与槽244大致相同大小的空间。此时的片材246的厚度为10μm～30μm。
接着，对片材246实施热处理(S20)。由此，片材246的厚度热收缩至约5μm。
接着，对片材246进行图案形成(曝光/显影)，在片材246中选择性地去除在俯视下与槽244一致的部分(S21)。由此，在槽244的上方，片材246被分离，并且片材246中被分离的边缘部分向槽244侧稍稍下垂，与槽244的侧面上的保护膜223重叠。由此，在该边缘部分，得到自然形成了上述圆形形状的突出部的树脂膜224。
接着，如图42C所示，通过采用蚀刻选择性地去除树脂膜224以及保护膜223，从而同时形成焊垫开口218、219、228、229(S22)。
接着，如图42C所示，采用非电解镀，将Ni、Pd以及Au层叠而构成的Ni/Pd/Au层叠膜从露出于各焊垫开口218、219、228、229的膜214～217起生长。该镀覆工序一直持续到从彼此相邻的焊垫开口218、219生长的层叠膜跨它们之间的保护膜223而一体化。同样地，从彼此相邻的焊垫开口228、229生长的层叠膜也跨它们之间的保护膜223而一体化。由此，同时形成针对第1布线膜214以及阴极电极膜216共同的第1外部连接电极203、和针对第2布线膜215以及阳极电极膜217共同的第2外部连接电极204(S23)。
接着，在进行了第1外部连接电极203以及第2外部连接电极204间的通电检查之后，从背面230B对半导体晶片230进行磨削。这里，由于在半导体晶片230中由保护膜223覆盖形成槽244的侧面的部分的整个区域，所以在半导体晶片230的磨削中，能够防止在该部分产生微小破裂等，并且即使假设产生了微小破裂，通过由保护膜223来填埋该微小破裂，也能够抑制该微小破裂的扩大。
然后，采用磨削，使半导体晶片230薄型化至到达槽244的底面为止，由于没有用于连结相邻的半成品250的部件，所以以槽244为边界来分割半导体晶片230，半成品250成为片状部件201而单独地分离。由此，片状部件201完成。即使缩小片状部件201的片状尺寸，通过这样在先形成槽244之后从背面230B对半导体晶片230进行磨削，从而能够使片状部件201成为单片。由此，与现有技术这样通过采用切割机对半导体晶片230进行切割来使片状部件201成为单片的情况相比，由于省略了切割工序，所以能够实现成本降低、时间缩短，并实现生产率提高。
根据本实施方式，由于电阻206的第1布线膜214以及第2布线膜215与二极管207的阴极电极膜216以及阳极电极膜217相互独立，所以即使在将这些多个元件并联连接的情况下，如图42B所示，也能够相互独立地测定电阻206以及二极管207的电特性。进一步地，在该EDS测定之后，通过共同的第1外部连接电极203以及第2外部连接电极204将相互独立的电极膜彼此电连接。其结果是，能够提供2电极的片状部件201(复合元件)。
此外，例如如图22(a)所示，通过将焊垫开口218、219间的空间W1以及焊垫开口228、229间的空间W2设为合适的大小，能够通过镀覆生长将第1布线膜214与阴极电极膜216彼此、以及第2布线膜215与阳极电极膜217彼此简单地结合。
此外，在本实施方式中，由于半导体基板202由p型半导体形成，所以即使不在半导体基板202上形成外延层，也能够实现稳定的特性。即，n型的半导体晶片由于电阻率的面内偏差大，所以在使用n型半导体晶片时，需要在其表面形成电阻率的面内偏差少的外延层，并在该外延层形成杂质扩散层来形成pn结。这是由于，因为n型杂质的分凝系数小，所以在形成成为半导体晶片的基础的锭块(例如硅锭块)时，在晶片的中心部和周边缘，电阻率之差会变大。相对于此，由于p型杂质的分凝系数比较大，所以p型半导体晶片的电阻率的面内偏差小。因此，通过使用p型半导体晶片，不形成外延层，也能够从晶片的任意部位切取出稳定特性的二极管。于是，通过使用p+型的半导体基板202，能够使制造工序简单，并且能够降低制造成本。
图44A以及图44B是用于说明AlSi电极膜与p+型半导体基板的欧姆接触的图。
图44A表示在p+型硅基板上形成AlSi膜时的、p+型硅基板与AlSi膜之间的电压对电流特性。可知，电流与施加电压成正比，形成了良好的欧姆接触。在图43B中，为了比较，由曲线290示出由从基板表面起依次层叠Ti膜、TiN膜以及AlCu膜而成的层叠膜来构成形成在p+型硅基板上的电极膜的情况下的同样的特性。可知，电压对电流特性不是成为线性的特性，无法得到欧姆接触。另一方面，在p+型硅基板的表面形成以更高浓度导入了p型杂质的高浓度区域，由曲线291示出使由从基板表面起依次层叠Ti膜、TiN膜以及AlCu膜而成的层叠膜构成的电极膜与该高浓度区域接触的情况下的电压对电流特性。在该情况下，可知，电压对电流特性成为线性的特性，得到了良好的欧姆接触。根据这些事项可知，通过将AlSi膜用作电极膜，不在p+型半导体基板形成高浓度区域，就能够形成与p+型半导体基板欧姆接触的阴极电极膜以及阳极电极膜，由此，能够使制造工序简单。
图45是用于说明与二极管207的齐纳电压(Vz)的调整相关的特征的图。即，示出将二极管207构成为齐纳二极管的情况下的针对齐纳电压调整的特征。更具体地来说明，为了形成n+型区域273，在将n型杂质(例如磷)导入到半导体基板202的表层部之后，进行用于激活该被导入的杂质的热处理(驱动)。齐纳电压随着该热处理的温度以及时间发生变化。具体来说，齐纳电压具有在热处理时施加至半导体基板202的热量越多，则其值越高的倾向。能够利用该倾向来调整齐纳电压。如根据图45所理解的那样，相比杂质的掺杂量，齐纳电压更大地依赖于热处理时的热量。
图46是用于说明与齐纳电压(Vz)的调整相关的另外的特征的图。具体来说，示出用于激活导入至半导体基板202的n型杂质的热处理时的齐纳电压相对于温度的变化，曲线293表示使用了电阻率比较低的(例如5mΩ)半导体基板的情况下的齐纳电压，曲线294表示使用了电阻率比较高的(例如15～18mΩ)半导体基板的情况下的齐纳电压。根据曲线293、294的比较可知，齐纳电压依赖于半导体基板的电阻率。因此，通过根据作为目的齐纳电压来应用合适的电阻率的半导体基板，能够使齐纳电压与设计值相符。
图47是表示作为使用了所述片状部件的电子设备的一例的智能手机的外观的立体图。
智能手机401将电子部件容纳于扁平的长方体形状的框体402的内部而构成。框体402在表面侧以及背面侧具有长方形形状的一对主面，该一对主面由4个侧面相结合。在框体402的一个主面露出由液晶面板、有机EL面板等构成的显示面板403的显示面。显示面板403的显示面构成触摸面板，提供针对使用者的输入界面。
显示面板403形成为占据了框体402的一个主面的大部分的长方形形状。沿着显示面板403的一个短边配置有操作按钮404。在本实施方式中，多个(3个)操作按钮404沿着显示面板403的短边排列。使用者通过操作操作按钮404以及触摸面板，能够进行针对智能手机401的操作，调用并执行必要的功能。
在显示面板403的另外一个短边的附近配置有扬声器405。扬声器405提供用于电话功能的接听口，并且也被用作用于再生音乐数据等的音响化单元。另一方面，在操作按钮404的附近，在框体402的一个侧面配置有麦克风406。麦克风406除了提供用于电话功能的通话口以外，也能够被用作录音用的麦克风。
图48是表示容纳在所述智能手机的框体内的电子电路组件的构成的简要俯视图。
电子电路组件410包含：布线基板411；和安装于布线基板411的安装面的电路部件。多个电路部件包含：多个集成电路元件(IC)412-420；和多个片状部件。多个IC包含：传输处理IC412、单频段TV接收IC413、GPS接收IC414、FM调谐器IC415、电源IC416、闪速存储器417、微型计算机418、电源IC419以及基带IC420。多个片状部件包含：片状电感器421、425、435、片状电阻器422、424、433、片状电容器427、430、434、以及片状二极管428、431。这些片状部件例如通过倒装芯片接合安装在布线基板411的安装面上。能够将上述的片状部件201的构造应用于片状电感器421、425、435、片状电阻器422、424、433、片状电容器427、430、434，以及片状二极管428、431。
传输处理IC412生成针对显示面板403的显示控制信号，并且内置有用于接收来自显示面板403的表面的触摸面板的输入信号的电子电路。为了与显示面板403进行连接，将柔性布线409连接于传输处理IC412。
单频段TV接收IC413内置有构成用于接收单频段广播(以便携式设备作为接收对象的地面数字电视广播)的电波的接收机的电子电路。在单频段TV接收IC413的附近配置有多个片状电感器421和多个片状电阻器422。单频段TV接收IC413、片状电感器421以及片状电阻器422构成单频段广播接收电路423。片状电感器421以及片状电阻器422分别具有经准确校准的电感以及电阻，向单频段广播接收电路423提供高精度的电路常数。
GPS接收IC414内置有接收来自GPS卫星的电波并输出智能手机401的位置信息的电子电路。
FM调谐器IC415与在其附近安装于布线基板411的多个片状电阻器424以及多个片状电感器425一起构成FM广播接收电路426。片状电阻器424以及片状电感器425分别具有经准确校准的电阻值以及电感，向FM广播接收电路426提供高精度的电路常数。
在电源IC416的附近，将多个片状电容器427以及多个片状二极管428安装于布线基板411的安装面。电源IC416与片状电容器427以及片状二极管428一起构成电源电路429。
闪速存储器417是用于记录操作系统程序、在智能手机401的内部生成的数据、通过通信功能从外部获取到的数据以及程序等的存储装置。
微型计算机418内置有CPU、ROM以及RAM，是通过执行各种运算处理来实现智能手机401的多个功能的运算处理电路。更具体来说，通过微型计算机418的功能来实现用于图像处理、各种应用程序的运算处理。
在电源IC419的近处，将多个片状电容器430以及多个片状二极管431安装于布线基板411的安装面。电源IC419与片状电容器430以及片状二极管431一起构成电源电路432。
在基带IC420的近处，将多个片状电阻器433、多个片状电容器434、以及多个片状电感器435安装于布线基板411的安装面。基带IC420与片状电阻器433、片状电容器434以及片状电感器435一起构成基带通信电路436。基带通信电路436提供用于电话通信以及数据通信的通信功能。
通过这样的构成，由电源电路429、432适当调整后的电力被提供给传输处理IC412、GPS接收IC414、单频段广播接收电路423、FM广播接收电路426、基带通信电路436、闪速存储器417以及微型计算机418。微型计算机418响应经由传输处理IC412输入的输入信号来进行运算处理，从传输处理IC412向显示面板403输出显示控制信号来使显示面板403进行各种显示。
如果通过触摸面板或者操作按钮404的操作指示了单频段广播的接收，就通过单频段广播接收电路423的功能来接收单频段广播。并且，用于向显示面板403输出被接收到的图像，使被接收到的声音从扬声器405音响化的运算处理由微型计算机418执行。
此外，当将智能手机401的位置信息设为必需时，微型计算机418获取由GPS接收IC414输出的位置信息，并执行使用了该位置信息的运算处理。
进一步地，如果通过触摸面板或者操作按钮404的操作输入了FM广播接收指令，则微型计算机418启动FM广播接收电路426，执行用于将所接收的声音从扬声器405输出的运算处理。
闪速存储器417用于进行通过通信获取到的数据的存储、通过微型计算机418的运算、来自触摸面板的输入作成的数据的存储。微型计算机418根据需要对闪速存储器417写入数据，并从闪速存储器417读出数据。
电话通信或者数据通信的功能由基带通信电路436实现。微型计算机418对基带通信电路436进行控制，并执行用于发送接收声音或者数据的处理。
以上，说明了本发明的参考例的实施方式，本发明也能够进一步由其他方式来实施。
例如，也可以在复合元件205中取代电阻206以及二极管207，而设置电容器、电感器等各种元件，还能够进行其组合的适当变更。
此外，第1外部连接电极203以及第2外部连接电极204也可以通过镀覆法以外的方法来形成。
此外，作为二极管207的一个例子，虽然示出了在半导体基板上形成4个二极管单元的例子，但是也可以在半导体基板上形成1个、2个或者3个二极管单元，也可以形成4个以上的二极管单元。
另外，根据该参考例的实施方式的内容，除了权利要求书所记载的发明以外，还能够提取出以下这样的特征。
(项1)
一种片状部件，包含：
基板，其具有元件形成面；
复合元件，其包含在所述元件形成面独立地形成的第1元件以及第2元件，且具有由第1外部连接电极以及第2外部连接电极这2个电极构成的外部连接电极；
第1内部电极以及第2内部电极，形成为所述第1元件的一极以及另一极；以及
第3内部电极以及第4内部电极，形成为所述第2元件的一极以及另一极，
所述第1外部连接电极与所述第1内部电极以及所述第3内部电极共同连接，
所述第2外部连接电极与所述第2内部电极以及所述第4内部电极共同连接。
根据该构成，由于第1元件的第1内部电极以及第2内部电极与第2元件的第3内部电极以及第4内部电极彼此独立，所以即使在将这些多个元件并联连接的情况下，也能够相互独立地测定第1元件以及第2元件的电特性。另一方面，相互独立的第1～第4内部电极彼此通过共同的第1外部连接电极以及第2外部连接电极来电连接。其结果是，能够提供一种2个电极的片状部件(复合元件)。
(项2)
项1所记载的片状部件还包含：
绝缘膜，其形成为覆盖所述第1内部电极、所述第2内部电极、所述第3内部电极以及所述第4内部电极，且形成有使该第1～第4内部电极的一部分作为焊垫来露出的焊垫开口，
所述第1外部连接电极以及所述第2外部连接电极跨所述绝缘膜进入到各所述焊垫开口。
(项3)
在项2所记载的片状部件中，
所述第1以及第3内部电极用的所述焊垫开口间的距离、以及/或者所述第2以及第4内部电极用的所述焊垫开口间的距离为7μm～10μm。
由此，能够通过镀覆生长来简单地将第1内部电极与第3内部电极彼此、以及第2内部电极与第4内部电极彼此相结合。
(项4)
在项1～3中任一项所记载的片状部件中，
所述第1元件包含：由形成在所述基板上的薄膜电阻体形成的电阻；和与所述电阻相连的布线膜，
所述布线膜的一部分形成所述第1以及第2内部电极。
由此，能够对片状部件赋予作为片状电阻器的功能。
(项5)
在项4所记载的片状部件中，
所述薄膜电阻体以及所述布线膜的一部分被用作熔丝元件。
通过将熔丝元件熔断，能够在片状电阻器中产生所希望的值的电阻。
(项6)
在项1～5中任一项所记载的片状部件中，
所述第2元件包含：具有形成于所述基板的二极管接合区域的多个二极管单元；与所述二极管单元的一极连接的第1引出电极；和与所述二极管单元的另一极连接的第2引出电极，
所述第1引出电极的一部分形成所述第3内部电极，所述第2引出电极的一部分形成所述第4内部电极。
由此，能够对片状部件赋予作为片状二极管的功能。
(项7)
在项6所记载的片状部件中，
所述二极管接合区域是pn结区域，。
(项8)
在项7所记载的片状部件中，
所述基板由p型半导体基板构成，在所述p型半导体基板形成n型扩散层，该n型扩散层在与所述p型半导体基板之间形成所述pn结区域，
所述第2引出电极与所述半导体基板电连接，
所述第1引出电极与所述n型扩散层相接。
由于半导体基板由p型半导体基板构成，所以即使不在半导体基板上形成外延层，也能够实现稳定的特性。即，n型的半导体晶片由于电阻率的面内偏差大，所以需要在表面形成电阻率的面内偏差小的外延层，并在该外延层形成杂质扩散层来形成pn结。相对于此，p型半导体晶片由于面内偏差小，所以不形成外延层，也能够将稳定特性的二极管从晶片的任意部位切取出。于是，通过使用p型半导体基板，能够使制造工序简单，并且能够降低制造成本。
(项9)
在项8所记载的片状部件中，
所述第2引出电极与所述p型半导体基板相接，且包含由AlSi形成的电极膜。
AlSi的功函数与p型半导体(特别是p型硅半导体)的功函数近似。由此，AlSi电极膜能够在与p型半导体之间形成良好的欧姆接合。于是，不必在p型半导体基板形成用于欧姆接合的高杂质浓度扩散层。由此，由于制造工序变得更加简单，所以能够与此相应地降低生产性以及生产成本。
(项10)
在项1～9中任一项所记载的片状部件中，
所述第1外部连接电极以及所述第2外部连接电极包含Ni层和Au层，所述Au层露出到最表面。
根据该构成，由于在电极中，Ni层的表面由Au层覆盖，所以能够防止Ni层发生氧化。
(项11)
在项10所记载的片状部件中，
所述第1外部连接电极以及所述第2外部连接电极还包含安装于所述Ni层与所述Au层之间的Pd层。
根据该构成，在电极中，即使通过减薄Au层而在Au层中形成了贯通孔(针孔)，由于安装于Ni层与Au层之间的Pd层阻塞了该贯通孔，所以也能够防止Ni层从该贯通孔中露出到外部而发生氧化。
(项12)
在项1～11的任一项所记载的片状部件中，
所述基板的所述元件形成面具有角部被倒角的矩形形状。
根据该构成，由于能够抑制或防止片状部件的角部的缺损(崩边)，所以能够提供一种外观不良少的片状部件。
(项13)
在项12所记载的片状部件中，
在所述矩形形状的至少一边的中途部形成凹部。
在该情况下，由于能够通过凹部将片状部件的外形设为非对称，所以能够通过该外形，来识别片状部件的片方向(安装于安装基板时的片状部件的朝向)，所以能够根据片状部件的外观来掌握片方向。
(项14)
一种电路组件，包含：
安装基板；和
安装于所述安装基板的项1～13中任一项所记载的片状部件。
根据该构成，能够提供一种使用了具备复合元件的片状部件的电路组件，其中，该复合元件的外部连接电极是2个电极，同时能够相互独立地测定元件单体的电特性。
(项15)
在项14所记载的电路组件中，
所述片状部件通过无引线接合法与所述安装基板连接。
根据该构成，由于减小了片状部件在安装基板上的占有空间，所以能够有助于电子部件的高密度安装。
(项16)
一种电子设备，包含：
项14或者15所记载的电路组件；和
容纳有所述电路组件的框体。
根据该构成，能够提供一种将使用了具备复合元件的片状部件的电路组件容纳在框体内的电子设备，其中，该复合元件的外部连接电极是2个电极，同时能够相互独立地测定元件单体的电特性。
以上，说明了本发明以及本发明的参考例的实施方式，但是上述的实施方式只是为了明确本发明的技术内容而使用的具体例子，本发明不应当限定于这些具体例子来进行解释，本发明的精神以及范围仅由附加的权利要求书的范围来限定。
本申请与2012年11月2日向日本专利局提出的特愿2012-242834号以及2013年9月4日向日本专利局提出的特愿2013-183157号相对应，这些申请的所有公开在此通过引用而被援引。
符号说明：
1 片状电容器(第1实施方式)
2 硅基板
2A 元件形成面
2B 背面
2C，2D，2E，2F 侧面
2a p型区域
3 第1外部电极
3A 长边
3B 短边
3a 表面部分
3b 侧面部分
4 第2外部电极
4A 长边
4B 短边
4a 表面部分
4b 侧面部分
5 电容器元件
7 角部
9 安装基板
10 电路组件
11 焊盘
12 吸附嘴
13 焊料
15 n+型杂质扩散层(下部电极)
16 沟槽
16a 侧壁面
16b 底壁面
17 熔丝单元
20 电容膜
20a～20d 开口
21 上部电极膜
21A 电容器电极区域
21B 焊垫区域
21C 熔丝区域
22 多晶硅膜
23 金属膜
24 焊垫金属膜
25 下部电极膜
30 电极膜部分
30A 连接部
30B 主要部
30a 阶梯状边缘部
30b 第1直线状边缘部
30c 第2直线状边缘部
31～36 电极膜部分
38 激光
39 覆膜
40 钝化膜
41 树脂膜
43，44 焊垫开口
45 绝缘膜
45a～45d 开口
46 绝缘膜
46a，46b 开口
50 双向二极管
501 第1二极管
502 第2二极管
51 n+型杂质扩散层
52 布线膜
52A 焊垫区域
53 绝缘层
54 焊垫开口
60 检查用探针
65 电容器区域
66 二极管区域
67 p型杂质扩散层
68 n+型杂质扩散层
69 n+型杂质扩散层
71 布线膜
71A 焊垫区域
72 布线膜
73 布线膜
75 n型硅外延层
77 n型杂质扩散层
78 p+型杂质扩散层
79 p+型杂质扩散层
81 长边
82 短边
85 表面周缘
90 多晶硅膜
91，92 n型多晶硅区域
93 p型多晶硅区域
94 层间绝缘膜
94a～94f 开口
95 p型多晶硅膜
96，97 n型扩散区域
98 第1多晶硅膜
98p p型区域
98n n型区域
99 第2多晶硅膜
102 片状电容器(第2实施方式)
103 片状电容器(第3实施方式)
104 片状电容器(第4实施方式)
105 片状电容器(第5实施方式)
106 片状电容器(第6实施方式)
107 片状电容器(第7实施方式)
108 片状电容器(第8实施方式)
109 片状电容器(第9实施方式)
110 片状电容器(第10实施方式)
111 片状电容器(第11实施方式)
112 片状电容器(第12实施方式)
C0 电容器要素(基本电容元件)
C1～C6 电容器要素(调整电容元件)
F1～F6 熔丝
201 片状部件
202 半导体基板
202A 元件形成面
203 第1外部连接电极
204 第2外部连接电极
205 复合元件
206 电阻
207 二极管
209 电路基板
210 凹部
211 角部
214 第1布线膜
215 第2布线膜
216 阴极电极膜
217 阳极电极膜
218 焊垫开口
219 焊垫开口
221 电阻体膜
222 布线膜
223 保护膜
224 树脂膜
228 焊垫开口
229 焊垫开口
273 n+型区域
274 pn结区域
277 阴极焊垫
278 阳极焊垫
401 智能手机
402 框体
410 电子电路组件
411 布线基板
421 片状电感器
422 片状电阻器
424 片状电阻器
425 片状电感器
427 片状电容器
428 片状二极管
430 片状电容器
431 片状二极管
433 片状电阻器
434 片状电容器
435 片状电感器
L1 引出电极
L2 引出电极

Claims (22)

1.一种片状电容器，包含：
基板；
一对外部电极，其形成在所述基板上；
电容器元件，其连接在所述一对外部电极之间；和
双向二极管，其与所述电容器元件并联连接在所述一对外部电极之间。
2.根据权利要求1所述的片状电容器，其中，
所述基板是半导体基板，
所述双向二极管包含形成在所述半导体基板内的杂质扩散层。
3.根据权利要求2所述的片状电容器，其中，
所述电容器元件包含由形成在所述半导体基板内的杂质扩散层构成的下部电极。
4.根据权利要求1所述的片状电容器，其中，
所述基板是半导体基板，
所述电容器元件包含由形成在所述半导体基板内的杂质扩散层构成的下部电极，
所述双向二极管包含与构成所述下部电极的杂质扩散层连续的杂质扩散层。
5.根据权利要求1～4中任一项所述的片状电容器，其中，
所述双向二极管包含形成在所述外部电极的正下方的区域的部分。
6.根据权利要求1～4中任一项所述的片状电容器，其中，
所述双向二极管的全部形成在所述外部电极的正下方的区域。
7.根据权利要求1所述的片状电容器，其中，
所述双向二极管包含形成在所述基板上的多晶硅膜。
8.根据权利要求1～7中任一项所述的片状电容器，其中，
所述片状电容器还包含与所述电容器元件连接的第1焊垫部、和与所述双向二极管连接的第2焊垫部，
所述一对外部电极的一个外部电极跨所述第1焊垫部以及所述第2焊垫部地形成，并将该第1焊垫部以及该第2焊垫部电连接。
9.根据权利要求8所述的片状电容器，其中，
所述片状电容器还包含：
绝缘层，其配置于所述第1焊垫部以及所述第2焊垫部之间，将所述第1焊垫部以及所述第2焊垫部分离，
所述外部电极跨越所述绝缘层来与所述第1焊垫部以及所述第2焊垫部双方相接合。
10.根据权利要求1～9中任一项所述的片状电容器，其中，
各外部电极跨所述基板的表面以及侧面地形成，并一体地具有覆盖所述表面的表面部分以及覆盖所述侧面的侧面部分。
11.一种片状电容器，包含：
基板；
一对外部电极，其形成在所述基板上；和
电容器元件，其连接在所述一对外部电极之间，
各外部电极跨所述基板的表面以及侧面地形成，并一体地具有覆盖所述表面的表面部分以及覆盖所述侧面的侧面部分。
12.根据权利要求10或11所述的片状电容器，其中，
所述基板在俯视下是矩形形状，
所述外部电极形成为覆盖所述基板的三个侧面的所述表面侧的边缘部。
13.根据权利要求1～12中任一项所述的片状电容器，其中，
所述电容器元件包含：
下部电极，其形成在所述基板上或者所述基板内，与所述一对外部电极的一个外部电极连接；
电容膜，其层叠于所述下部电极；和
上部电极，其层叠于所述电容膜，夹着所述电容膜与所述下部电极相对置，并与所述一对外部电极的另一个外部电极连接。
14.根据权利要求13所述的片状电容器，其中，
在所述基板形成具有与该基板的主面相交叉的侧壁面的沟槽，所述电容膜沿着所述沟槽的侧壁面形成。
15.根据权利要求14所述的片状电容器，其中，
所述上部电极包含埋入到所述沟槽中的多晶硅膜。
16.根据权利要求1～15中任一项所述的片状电容器，其中，
所述电容器元件包含多个电容器要素，
所述片状电容器还包含：
多个熔丝，该多个熔丝设置在所述基板上，以能够分别将所述多个电容器要素断开的方式与所述外部电极连接。
17.根据权利要求1～15中任一项所述的片状电容器，其中，
所述电容器元件包含并联连接在所述一对外部电极之间的多个电容器要素，
所述多个电容器要素包含：
基本电容元件；和
多个调整电容元件，
所述多个调整电容元件经由多个熔丝分别与所述外部电极连接。
18.根据权利要求17所述的片状电容器，其中，
所述多个调整电容元件具有相互平行的条带形状，在所述一对外部电极的一侧将一端对齐，并按照长度的顺序来进行排列，
所述基本电容元件包含：
连接部，其与所述多个调整电容元件之中长度最短的调整电容元件邻接且与所述一个外部电极连接；和
主要部，其与所述连接部一体地避开所述多个调整电容元件来形成，并随着朝向所述一对外部电极的另一个外部电极接近而变宽。
19.根据权利要求1～18中任一项所述的片状电容器，其中，
所述片状电容器包含：
电阻元件，其与所述电容器元件并联连接在所述一对外部电极之间。
20.一种电路组件，包含：
权利要求1～19中任一项所述的片状电容器；和
安装基板，其在与所述基板的表面相对置的安装面具有以焊料与所述外部电极相接合的焊盘。
21.根据权利要求20所述的电路组件，其中，
所述片状电容器是权利要求10～12中任一项所述的片状电容器，
所述焊料形成为覆盖所述外部电极的所述表面部分以及所述侧面部分。
22.一种电子设备，包含：
权利要求20或者21所述的电路组件；和
容纳有所述电路组件的框体。
CN201380056899.2A 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备 Pending CN104769691A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910772090.9A CN110504257B (zh) 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012242834 2012-11-02
JP2012-242834 2012-11-02
JP2013-183157 2013-09-04
JP2013183157 2013-09-04
PCT/JP2013/078969 WO2014069363A1 (ja) 2012-11-02 2013-10-25 チップコンデンサ、回路アセンブリ、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910772090.9A Division CN110504257B (zh) 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备

Publications (1)

Publication Number Publication Date
CN104769691A true CN104769691A (zh) 2015-07-08

Family

ID=50627271

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910772090.9A Active CN110504257B (zh) 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备
CN201380056899.2A Pending CN104769691A (zh) 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910772090.9A Active CN110504257B (zh) 2012-11-02 2013-10-25 片状电容器、电路组件以及电子设备

Country Status (4)

Country Link
US (4) US9288908B2 (zh)
JP (1) JP6461603B2 (zh)
CN (2) CN110504257B (zh)
WO (1) WO2014069363A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019113932A1 (zh) * 2017-12-15 2019-06-20 深圳市汇顶科技股份有限公司 电容器的制作方法及电容器
CN110945643A (zh) * 2017-07-25 2020-03-31 株式会社村田制作所 电容器
CN112349659A (zh) * 2019-08-07 2021-02-09 台湾爱司帝科技股份有限公司 薄膜结构、芯片承载组件及芯片承载设备
CN113939919A (zh) * 2019-06-27 2022-01-14 美光科技公司 电容器结构
CN116779596A (zh) * 2023-07-07 2023-09-19 无锡市晶源微电子股份有限公司 基于沟槽型结构的电容器件及其制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504257B (zh) 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
JP6547932B2 (ja) * 2013-12-27 2019-07-24 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP6723689B2 (ja) * 2014-05-16 2020-07-15 ローム株式会社 チップ部品およびその製造方法、ならびにそれを備えた回路アセンブリおよび電子機器
US9773588B2 (en) 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts
JP2016025371A (ja) * 2014-07-16 2016-02-08 株式会社デンソー 半導体装置
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
US10431697B2 (en) * 2015-09-25 2019-10-01 Rohm Co., Ltd. Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one
US10084035B2 (en) * 2015-12-30 2018-09-25 Teledyne Scientific & Imaging, Llc Vertical capacitor contact arrangement
JP6674677B2 (ja) * 2016-02-17 2020-04-01 ローム株式会社 チップ部品およびその製造方法
US10607779B2 (en) * 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode
KR102402798B1 (ko) * 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
DE112018002118T5 (de) * 2017-09-19 2020-01-02 Murata Manufacturing Co., Ltd. Kondensator
KR102212747B1 (ko) * 2017-12-11 2021-02-04 주식회사 키 파운드리 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
CN112424931B (zh) * 2018-07-20 2024-08-02 株式会社村田制作所 安装有电子部件的装置
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
TWI698964B (zh) * 2019-03-15 2020-07-11 台灣愛司帝科技股份有限公司 晶片固接結構及晶片固接設備
TWI720446B (zh) * 2019-03-25 2021-03-01 佳世達科技股份有限公司 顯示面板及其製作方法
TWI722405B (zh) * 2019-03-28 2021-03-21 佳世達科技股份有限公司 顯示面板
JP7427400B2 (ja) * 2019-09-27 2024-02-05 太陽誘電株式会社 キャパシタ
JP7427966B2 (ja) * 2020-01-16 2024-02-06 Tdk株式会社 電子部品
US11545543B2 (en) 2020-10-27 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Trench pattern for trench capacitor yield improvement
US11605703B2 (en) * 2020-12-11 2023-03-14 Nanya Technology Corporation Semiconductor device with capacitors having shared electrode and method for fabricating the same
WO2022255036A1 (ja) * 2021-05-31 2022-12-08 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513201A (ja) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH0955625A (ja) * 1995-08-11 1997-02-25 Toyo Commun Equip Co Ltd 発振器
CN1346138A (zh) * 2000-09-14 2002-04-24 维谢伊因特泰克诺洛吉公司 形成在半导体衬底上的精密高频电容器
CN102683025A (zh) * 2012-05-13 2012-09-19 佟元江 轨道补偿电容器

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314423C3 (de) * 1973-03-23 1981-08-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Herstellung einer Referenzgleichspannungsquelle
EP0055110A3 (en) * 1980-12-22 1984-11-14 Texas Instruments Incorporated Nonvolatile high density jfet ram cell
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPH03238868A (ja) * 1990-02-15 1991-10-24 Nec Corp 縦型電界効果トランジスタ
JPH04105420A (ja) * 1990-08-27 1992-04-07 Mitsubishi Electric Corp 半導体集積回路
JP3048087B2 (ja) * 1992-07-01 2000-06-05 ローム株式会社 複合電子部品
JPH06213125A (ja) 1993-01-14 1994-08-02 Fuji Heavy Ind Ltd エンジンの点火時期制御方法
JPH06243678A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd ダイナミック型ｒａｍとそのプレート電圧設定方法及び情報処理システム
JPH0944820A (ja) * 1995-08-02 1997-02-14 Hitachi Ltd 磁気抵抗効果型磁気ヘッド
JP3406127B2 (ja) * 1995-09-04 2003-05-12 三菱電機株式会社 半導体装置
JPH09246093A (ja) * 1996-03-11 1997-09-19 Rohm Co Ltd 厚膜コンデンサ
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
CA2263357A1 (en) * 1996-08-12 1998-02-19 Energenius, Inc. Semiconductor supercapacitor system, method for making same and articles produced therefrom
JP3833769B2 (ja) * 1997-03-12 2006-10-18 ローム株式会社 チップ型複合電子部品
JP4376348B2 (ja) * 1998-05-18 2009-12-02 パナソニック株式会社 半導体装置
JP2000114494A (ja) * 1998-09-29 2000-04-21 Texas Instr Inc <Ti> 波形端部を有するコンデンサ電極
US7687858B2 (en) * 1999-01-15 2010-03-30 Broadcom Corporation System and method for ESD protection
DE19909529A1 (de) * 1999-03-04 2000-09-07 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Einseitig gesockelte Hochdruckentladungslampe mit im Sockel integrierter Zündvorrichtung
JP2001076912A (ja) 1999-09-06 2001-03-23 Rohm Co Ltd チップ抵抗器におけるレーザトリミング方法
US7298123B2 (en) * 2000-02-08 2007-11-20 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
JP4057212B2 (ja) * 2000-02-15 2008-03-05 三菱電機株式会社 マイクロフォン装置
US7087975B2 (en) * 2000-12-28 2006-08-08 Infineon Technologies Ag Area efficient stacking of antifuses in semiconductor device
US7332585B2 (en) * 2002-04-05 2008-02-19 The Regents Of The California University Bispecific single chain Fv antibody molecules and methods of use thereof
AU2002324848A1 (en) * 2002-09-03 2004-03-29 Vishay Intertechnology, Inc. Flip chip resistor and its manufacturing method
JP3981324B2 (ja) * 2002-11-29 2007-09-26 ローム株式会社 双方向ツェナーダイオード
JP3908669B2 (ja) * 2003-01-20 2007-04-25 株式会社東芝 静電気放電保護回路装置
TWI223900B (en) * 2003-07-31 2004-11-11 United Epitaxy Co Ltd ESD protection configuration and method for light emitting diodes
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
WO2011143510A1 (en) * 2010-05-12 2011-11-17 Lynk Labs, Inc. Led lighting system
CA2586120A1 (en) * 2004-11-02 2006-12-28 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches
EP1836880A2 (en) * 2005-01-05 2007-09-26 Lemnis Lighting IP GmbH Reactive circuit and rectifier circuit
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US8704241B2 (en) * 2005-05-13 2014-04-22 Epistar Corporation Light-emitting systems
WO2007014053A2 (en) * 2005-07-22 2007-02-01 Nanopower Technologies, Inc. High sensitivity rfid tag integrated circuits
US7988839B2 (en) * 2005-09-20 2011-08-02 University Of Louisville Research Foundation, Inc. Capillary electrophoresis systems and methods
JP4716099B2 (ja) * 2005-09-30 2011-07-06 三菱マテリアル株式会社 チップ型ヒューズの製造方法
KR100771828B1 (ko) * 2006-04-04 2007-10-30 삼성전기주식회사 도광판 및 이를 갖는 액정 디스플레이 장치
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
JP4142066B2 (ja) * 2006-06-01 2008-08-27 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20080122032A1 (en) * 2006-08-16 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with MIM-type decoupling capacitors and fabrication method thereof
US7548405B2 (en) * 2006-12-20 2009-06-16 International Business Machines Corporation Systems and methods using diodes to protect electronic devices
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US7863995B2 (en) * 2007-06-16 2011-01-04 Alpha & Omega Semiconductor Ltd. Methods of achieving linear capacitance in symmetrical and asymmetrical EMI filters with TVS
JP5270124B2 (ja) * 2007-09-03 2013-08-21 ローム株式会社 コンデンサ、および電子部品
WO2009055140A1 (en) * 2007-10-26 2009-04-30 Hvvi Semiconductors, Inc. Semiconductor structure and method of manufacture
US20100043863A1 (en) * 2008-03-20 2010-02-25 Miasole Interconnect assembly
US20090283137A1 (en) * 2008-05-15 2009-11-19 Steven Thomas Croft Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
JP2010074587A (ja) * 2008-09-19 2010-04-02 Seiko Epson Corp 電圧比較器
US20160234909A1 (en) * 2008-10-16 2016-08-11 Kumho Electric Inc. Led lamp
US9078309B2 (en) * 2008-10-16 2015-07-07 Kumho Electric Inc. LED fluorescent lamp
CN101441960B (zh) * 2008-11-25 2011-05-11 南京萨特科技发展有限公司 一种多层片式保险丝及其制造方法
JP2010129893A (ja) * 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
KR20100105290A (ko) * 2009-03-18 2010-09-29 서울반도체 주식회사 발광장치 및 그의 구동회로
JP2010239045A (ja) * 2009-03-31 2010-10-21 Sharp Corp 太陽光発電システムおよび太陽光発電システム用電力線
TWM366858U (en) * 2009-05-15 2009-10-11 Midas Wei Trading Co Ltd Piezoelectric resonant high-voltage lighting circuit
EP2436236A4 (en) * 2009-05-28 2012-11-21 Lynk Labs Inc LED LIGHTING DEVICES, MULTI-TENSION AND MULTI-BRIGHTNESS, AND METHODS FOR THEIR USE
US8643308B2 (en) * 2009-08-14 2014-02-04 Once Innovations, Inc. Spectral shift control for dimmable AC LED lighting
JP2012023001A (ja) * 2009-08-21 2012-02-02 Toshiba Lighting & Technology Corp 点灯回路及び照明装置
TWI527261B (zh) * 2009-09-11 2016-03-21 晶元光電股份有限公司 發光元件
JP5135374B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 キャパシタ、集積装置、高周波切替装置及び電子機器
JP5584927B2 (ja) * 2010-06-04 2014-09-10 日立オートモティブシステムズ株式会社 電池制御装置および蓄電装置
US9022608B2 (en) * 2010-11-23 2015-05-05 Q Technology, Inc. Unlit LED circuit bypass element with system and method therefor
JP5796289B2 (ja) * 2010-11-26 2015-10-21 ソニー株式会社 二次電池セル、電池パック及び電力消費機器
TWI589179B (zh) * 2010-12-24 2017-06-21 晶元光電股份有限公司 發光裝置
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
US8552420B2 (en) * 2011-08-09 2013-10-08 Universal Display Corporation OLED light panel with controlled brightness variation
US9741602B2 (en) * 2011-09-08 2017-08-22 Nxp Usa, Inc. Contact for a non-volatile memory and method therefor
JP6003048B2 (ja) * 2011-11-29 2016-10-05 ソニー株式会社 発電装置
US9693135B2 (en) * 2012-01-05 2017-06-27 Tdk Corporation Differential microphone and method for driving a differential microphone
JP6097540B2 (ja) 2012-01-17 2017-03-15 ローム株式会社 チップコンデンサおよびその製造方法
JP5915350B2 (ja) * 2012-04-19 2016-05-11 富士電機株式会社 パワー半導体モジュール
DE102012207456B4 (de) * 2012-05-04 2013-11-28 Osram Gmbh Ansteuerung von Halbleiterleuchtelementen
US9269704B2 (en) * 2012-05-15 2016-02-23 Nuvoton Technology Corporation Semiconductor device with embedded silicon-controlled rectifier
US9041117B2 (en) * 2012-07-31 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell connection structure
KR20140022205A (ko) * 2012-08-13 2014-02-24 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
US9271363B2 (en) * 2012-09-20 2016-02-23 Hirokazu Honda Lighting device having LED elements
EP2907162A1 (en) * 2012-10-15 2015-08-19 Koninklijke Philips N.V. Led package with capacitive couplings
US9373609B2 (en) * 2012-10-18 2016-06-21 Infineon Technologies Ag Bump package and methods of formation thereof
CN102944196B (zh) * 2012-11-02 2015-08-19 上海华力微电子有限公司 一种检测半导体圆形接触孔圆度的方法
CN110504257B (zh) * 2012-11-02 2023-12-08 罗姆股份有限公司 片状电容器、电路组件以及电子设备
US8879223B2 (en) * 2013-01-15 2014-11-04 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated EMI filter circuit with ESD protection and incorporating capacitors
US20140268440A1 (en) * 2013-03-12 2014-09-18 Wisenstech Inc. Micromachined High Breakdown Voltage ESD Protection Device for Light Emitting Diode and Method of Making the Same
US9117749B1 (en) * 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
EP2787617B1 (en) * 2013-04-02 2015-11-04 ABB Research Ltd. Active snubber topology
KR101462777B1 (ko) * 2013-04-18 2014-11-20 삼성전기주식회사 전원 공급 장치
US9041114B2 (en) * 2013-05-20 2015-05-26 Kabushiki Kaisha Toshiba Contact plug penetrating a metallic transistor
DE102013107699A1 (de) * 2013-07-18 2015-01-22 Springburo GmbH Spannungsbegrenzer
EP2846608B1 (en) * 2013-09-06 2016-06-01 Tridonic GmbH & Co. KG Converter and method of operating a converter for supplying current to a light emitting means
EP3002991B1 (en) * 2014-10-02 2022-07-13 LG Electronics Inc. Induction heat cooking apparatus
EP3002992B1 (en) * 2014-10-02 2023-07-05 LG Electronics Inc. Induction heat cooking apparatus
JP6256320B2 (ja) * 2014-11-28 2018-01-10 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ
TWI578676B (zh) * 2015-10-12 2017-04-11 群光電能科技股份有限公司 電能轉換系統
KR102326999B1 (ko) * 2015-06-22 2021-11-16 엘지전자 주식회사 전자 유도 가열 조리기 및 이의 구동 방법
US9698137B2 (en) * 2015-10-07 2017-07-04 Qorvo Us, Inc. Electrostatic discharge (ESD) protection of capacitors using lateral surface Schottky diodes
US20170126116A1 (en) * 2015-10-28 2017-05-04 Cooper Technologies Company Apparatus for controlling a semiconductor switch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513201A (ja) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd 角形チツプ抵抗器
JPH0955625A (ja) * 1995-08-11 1997-02-25 Toyo Commun Equip Co Ltd 発振器
CN1346138A (zh) * 2000-09-14 2002-04-24 维谢伊因特泰克诺洛吉公司 形成在半导体衬底上的精密高频电容器
CN102683025A (zh) * 2012-05-13 2012-09-19 佟元江 轨道补偿电容器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110945643A (zh) * 2017-07-25 2020-03-31 株式会社村田制作所 电容器
CN110945643B (zh) * 2017-07-25 2024-01-05 株式会社村田制作所 电容器
WO2019113932A1 (zh) * 2017-12-15 2019-06-20 深圳市汇顶科技股份有限公司 电容器的制作方法及电容器
CN110168682A (zh) * 2017-12-15 2019-08-23 深圳市汇顶科技股份有限公司 电容器的制作方法及电容器
CN113939919A (zh) * 2019-06-27 2022-01-14 美光科技公司 电容器结构
US11935883B2 (en) 2019-06-27 2024-03-19 Lodestar Licensing Group Llc Capacitor structures and apparatus containing such capacitor structures
CN113939919B (zh) * 2019-06-27 2024-04-26 美光科技公司 电容器结构
CN112349659A (zh) * 2019-08-07 2021-02-09 台湾爱司帝科技股份有限公司 薄膜结构、芯片承载组件及芯片承载设备
CN116779596A (zh) * 2023-07-07 2023-09-19 无锡市晶源微电子股份有限公司 基于沟槽型结构的电容器件及其制备方法

Also Published As

Publication number Publication date
WO2014069363A1 (ja) 2014-05-08
US20160211077A1 (en) 2016-07-21
JP6461603B2 (ja) 2019-01-30
US10593480B2 (en) 2020-03-17
US20170250029A1 (en) 2017-08-31
US9685273B2 (en) 2017-06-20
JPWO2014069363A1 (ja) 2016-09-08
US20150305159A1 (en) 2015-10-22
US20180323011A1 (en) 2018-11-08
CN110504257A (zh) 2019-11-26
US9288908B2 (en) 2016-03-15
US10026557B2 (en) 2018-07-17
CN110504257B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
CN104769691A (zh) 片状电容器、电路组件以及电子设备
US10763016B2 (en) Method of manufacturing a chip component
EP0966007B1 (en) Chip type solid electrolytic capacitor and its manufacturing method
US7355835B2 (en) Stacked capacitor and method of fabricating the same
CN102842557B (zh) 一种封装结构及其制造方法
CN101253825A (zh) 片状复合电子部件及其制造方法
CN104704583B (zh) 贴片部件及其制造方法
JP6547932B2 (ja) チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
US6528871B1 (en) Structure and method for mounting semiconductor devices
KR101474741B1 (ko) 배터리 팩 및 그 제조방법
CN104508806A (zh) 片状二极管及其制造方法
CN105103245B (zh) 复合芯片构件、电路组件及电子设备
CN105047640B (zh) 一种端口防护电路集成封装件及其制造方法
CN207572353U (zh) 薄膜器件
JP2013541852A (ja) 積層セラミック部品及び積層セラミック部品の製造方法
CN102903701B (zh) 半导体器件和用于制造半导体的方法
KR101487958B1 (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
KR101420826B1 (ko) 배터리 보호회로 모듈 패키지와 홀더가 결합된 구조체, 이를 포함한 배터리팩, 및 그 제조방법들
KR101479307B1 (ko) 배터리 보호회로 모듈 패키지 및 이를 포함하는 배터리 팩
CN104011808A (zh) 贴片电阻器
US20060055501A1 (en) Conductive polymer device and method of manufacturing same
JP2007514154A (ja) 温度測定デバイスおよびこのデバイスを製造する方法
US20240331896A1 (en) Electronic part
KR100708605B1 (ko) 복합 소자 및 그 제조 방법
KR101517544B1 (ko) 배터리팩 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150708

RJ01 Rejection of invention patent application after publication