CN102903701B - 半导体器件和用于制造半导体的方法 - Google Patents

半导体器件和用于制造半导体的方法 Download PDF

Info

Publication number
CN102903701B
CN102903701B CN201210269333.5A CN201210269333A CN102903701B CN 102903701 B CN102903701 B CN 102903701B CN 201210269333 A CN201210269333 A CN 201210269333A CN 102903701 B CN102903701 B CN 102903701B
Authority
CN
China
Prior art keywords
fuse
region
metal layer
inorganic
sublayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210269333.5A
Other languages
English (en)
Other versions
CN102903701A (zh
Inventor
加布里埃莱·贝蒂纳施
迈克尔·舍雷克
乌韦·赛德尔
沃尔夫冈·沃尔特
于贝尔·维尔特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102903701A publication Critical patent/CN102903701A/zh
Application granted granted Critical
Publication of CN102903701B publication Critical patent/CN102903701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

本发明涉及半导体器件和用于制造半导体的方法，其中该半导体器件包括：半导体基底、在半导体基底上的无机隔离层和在无机隔离层上的金属化层。金属化层包括熔断器结构。至少在熔断器结构的区域，金属化层和无机隔离层具有公共界面。

Description

半导体器件和用于制造半导体的方法
技术领域
本发明的实施方式涉及包括熔断器（fuse）结构的半导体器件。本发明的另一实施方式涉及用于制造这样的半导体器件的方法。
背景技术
在电子器件中，熔断器用于保护这些电子器件中的电路以防过载，过载会导致电子器件的过热。通常，SMD熔断器（SMD—表面安装器件）被焊接在这样的器件的板上，例如，在移动电话PCB板上（PCB—印刷电路板）。该概念的缺点是这样的PCB板上的封装水平有限，此外这样的SMD熔断器的成本较高。
发明内容
本发明的实施方式提供了一种半导体器件，其包括半导体基底、在半导体基底上的无机隔离层以及无机隔离层上的金属化层。金属化层包括熔断器结构，其中，至少在熔断器结构的区域中，金属化层和无机隔离层具有公共界面。
本发明的另一实施方式提供了一种用于制造这样的半导体器件的方法。该方法包括在半导体基底上形成无机隔离层的步骤。该方法还包括在无机隔离层上形成金属化层的步骤。此外，该方法还包括在金属化层上形成熔断器结构的步骤，从而使得至少在熔断器结构的区域中，金属化层和无机隔离层具有公共界面。
附图说明
将使用附图来详细地说明本发明的实施方式，其中：
图1A示出了根据本发明的实施方式的半导体器件的透视图。
图1B示出了根据本发明的另一实施方式的半导体器件的透视图。
图2A示出了根据另一实施方式的半导体器件的金属化层的铝层的顶视图。
图2B示出了具有图2A的金属化层的半导体器件的截面图。
图2C示出了图2B的半导体器件的等效电路图。
图2D示出了包括图2B的半导体器件的封装半导体器件的底视图。
图3示出了用于制造根据本发明的实施方式的半导体器件的方法的流程图。
图4A至图4H示出了在根据图3的方法制造半导体器件期间，中间产品是如何产生的截面图；以及
图4I示出了以图3的方法制造的最终产品的截面图。
具体实施方式
在详细地说明本发明的实施方式之前，应当指出的是，相同或功能相同的元件被提供以相同的参考符号，并且被提供以相同的参考符号的元件的重复说明被省略。因此，对具有相同的参考符号的元件的说明是可互换的。
图1A示出了根据本发明的实施方式的半导体器件100的透视图。半导体器件100包括半导体基底102以及半导体基底102上的无机隔离层104。
在下文中，半导体基底102也被称为基底102。
此外，半导体器件100包括无机隔离层104上的金属化层106。金属化层106包括熔断器结构108。在熔断器结构的区域108（图1A的阴影区域）中，金属化层106和无机隔离层104具有公共界面。换言之，至少在熔断器结构的区域108中，金属化层106和无机隔离层104彼此邻近。换言之，在半导体器件100的层叠方向（layerstapledirection）上，金属化层106至少在熔断器结构108的区域中紧接着无机隔离层104。
通过在半导体器件100的普通金属化层106中集成熔断器结构108，可实现高级别的小型化。此外，半导体器件100具有少于SMD熔断器的PCB面积需求。半导体器件100的另一优点是：半导体器件100具有非常低的工作电阻并且可以使用半导体处理/技术来生产半导体器件100。因此，控制良好的熔断器性质可以以保证百万分之几（ppm）级别的规格来实现。简言之，半导体器件100提供了基于半导体处理的非常廉价而且精确集成（不需要增加额外的金属化层）的概念。
熔断器结构108可以以各种半导体技术与其他器件（例如，诸如TVS二极管、电阻器、晶体管）集成。换言之，半导体器件100可以包括使用金属化层106相互连接的其他的半导体元件，其中也实施了熔断器结构108。因此，熔断器结构108可以被视为可以容易地与半导体器件100中的其他元件集成的模块。
如图1A所示，熔断器结构108集成在同一金属化层106中，以用于半导体器件100的标准互连和垫（pad）。根据实施方式，具有熔断器结构108的半导体器件100的应用领域是保护电路以防过载。换言之，熔断器108可以被视为是过流（EOS=电过载（electricaloverstress））保护熔化熔断器，其不同于其他广为所知的熔断器（比如可调或可编程熔断器）。
根据本发明的实施方式，具有电迁移效应或热迁移效应的金属（诸如铝或铜）可以被用于熔断器结构108（并且可选地，也用于完整的金属化层106），这允许熔断器寿命的良好的调节。
通过具有这样的金属侵蚀（aggressive）寿命，可以实现较窄电流范围的规格，例如，对于额定2A的熔断器，5A的熔断时间可以短于2A时的熔断时间的107分之一。
如图1A所示，熔断器结构108可以由金属化层106的第一熔断器区域110、金属化层106的第二熔断器区域112以及金属化层106的第三熔断器区域114而形成。第三熔断器区域114可以形成连接第一熔断器区域110和第二熔断器区域112的熔断器元件。熔断器元件114可以至少部分地具有最小宽度w3，其比熔断器结构108的第一熔断器区域110的宽度w1和第二熔断器区域112的宽度w2小至少30%、50%或70%。通过使熔断器元件114的宽度w3小于熔断器区域110、112的宽度w1、w2，第三熔断器区域114的电阻大于第一熔断器区域110和第二熔断器区域112的电阻，这导致在过流的情况下熔断器元件114的加热更快，从而熔断器元件114在第一熔断器区域110和第二熔断器区域112开始熔化之前熔化。此外，由于较小的宽度w3，熔断器元件114的电迁移发生得比熔断器区域110、112的电迁移更快。
此外，使用无机隔离层104而不是例如聚合物钝化层，具有以下优点：可以在普通半导体生产处理过程中制造完整的半导体器件100，并且熔断器结构108可以集成在金属化层中以连接半导体器件100的不同的元件。
这在使用聚合物钝化层时是不可能的，因为它们必须在不同的处理（在制造了半导体器件的不同元件以后）中制造。此外，将熔断器结构集成入这样的半导体器件的普通金属化层中也不再可能，因为在该制造状态过程中，金属化层通常已被密封。因此，熔断器结构只能在密封的金属化层的顶部集成在附加的熔断器金属化层上。但是，这会增加这样的熔断器器件的成本。
总之，为了实现熔断器结构108，使用了标准的BEOL（后段制程）金属化，此外，其可以被用于连接其他元件，例如，半导体器件100的有源或无源部件或元件。
根据另一实施方式，无机隔离层104可以包括至少一个基于硅的非导电子层（sublayer）。
图1B示出了器件101，其扩展了器件100，其中，配置在基底102和金属化层106之间的器件100的无机隔离层105包括基底102上的第一无机子层105a以及至少在熔断器结构108中配置在金属化层106与第一无机子层105a之间的第二无机子层105b。从图1B中可以看出，第一无机子层105a被配置在熔断器结构108的区域（阴影区域）以及与熔断器结构108的区域的邻近的非熔断器区域中。此外，可以看出，第二无机子层105b可仅配置在熔断器结构108的区域中。该第二无机子层105b可以用于控制熔断器损坏时间（ms/年）相对于所施加的电流的斜率。此外，第二无机子层105b用作热障壁（barrier）并允许熔断器特性（熔断时间、寿命）的精确调节。
如图1B所示，第二无机子层105b可以在熔断器结构108的区域中与金属化层106具有公共界面，因此，可以与熔断器结构108的第一熔断器区域100、第二熔断器区域112以及熔断器元件114具有公共界面。此外，第二无机子层105b可以在熔断器结构108的区域中与第一无机子层105a具有公共界面。换言之，在熔断器结构108的区域中，第二无机子层105b可以配置在金属化层106和第一无机子层105a之间。
根据本发明的实施方式，第一无机子层105a可以为厚度在100nm（含）与2,000nm（含）之间的热氧化层或非热（例如，沉积）氧化层。此外，第二无机子层105b可以是厚度≤10,000nm的沉积氧化物层。
根据本发明的另一实施方式，第一无机子层105a可以为FOX层（FOX—场氧化）。根据本发明的另一实施方式，第二无机子层105b可以是TEOS层（TEOS—原硅酸四乙酯）。代替标准氧化物FOX和TEOS，其他材料也可以用于无机子层105a和无机子层105b，诸如Sic、SixOyNz和/或SixNy。
此外，如图1B所示，由于熔断器结构108的区域中的第二无机子层105b，金属化层106的材料在熔断器结构108的区域中突出于熔断器结构108的区域之外（或者第二无机子层105b之外和/或第一无机子层105a之外）的金属化层106的材料。
图2B示出了根据本发明的另一实施方式的半导体器件200的截面图。
半导体器件200包括与图1B中所示的器件101相同的层和下面将要说明的附加的层和元件。因此，半导体器件200包括基底102，并且无机隔离层105被配置在基底102上。无机隔离层105包括第一无机子层105a和第二无机子层105b。无机子层105b至少在熔断器结构108的区域中被配置在金属化层106和第一无机子层105a之间。因此，在熔断器结构108的区域中，第二无机子层105b与金属化层106以及第一无机子层105a具有公共界面。此外，第一无机子层105a在半导体器件200的非熔断器区域中与金属化层106具有公共界面。
根据另一实施方式，金属化层106可以在半导体器件200的非熔断器区域中与基底102具有公共界面。或者换言之，在熔断器区域以外，半导体器件200可以包括一个以上的在基底102与金属化层106之间不设置隔离层的区域。
如图2B所示，半导体器件200可以包括配置在金属化层106上的无机钝化层202。无机钝化层202可以至少在熔断器结构108的区域中与金属化层106具有公共界面。
根据另一实施方式，可以在熔断器结构108的区域中省略无机钝化层202，使得无机钝化层202在熔断器元件114上具有从半导体器件200的外部（环境）到熔断器元件114的开口。该开口可以具有与熔断器元件114相同的尺寸（长l3和宽w3）。根据另一实施方式，该开口可以小于熔断器元件114。
根据另一实施方式，无机钝化层202可以完全省略。
在图2B中所示的示例中，无机钝化层202可以包括钝化氧化物子层204a和钝化氮化物子层204b。钝化氧化物子层204a可以配置在钝化氮化物子层204b与金属化层106之间。此外，金属化层106可以包括包含衬底（诸如Ti和/或TiN或Ti-W）的第一导电子层206a。此外，金属化层106可以包括第二导电子层206b，其包括铝。第一导电子层206a可以配置在无机隔离层105和第二导电子层206b之间。第二导电子层206b的厚度可以大于（例如，至少5倍以上）第一导电子层206a的厚度。
因此，熔断器结构108（以及熔断器元件114）的特性主要依赖于第二导电子层206b，其中，在图2B中所示的示例中包括铝，但是在其他实施方式中可以包括诸如铜的另一导电材料。
此外，金属化层106可以包括配置在第二导电子层206b上的第三导电子层206c，从而使得第二导电子层206b被配置在第一导电子层206a和第三导电子层206c之间。第三导电子层206c可以包括与第一导电子层206a相同的衬底。此外，第三导电子层206c可以为防反射层（ARC层）。
图2A示出了第二导电子层206b（也表示为铝层）的顶视图以说明第二导电子层206b是如何在半导体器件200中形成的。
此外，半导体器件200包括在金属化层106上的第一凸点下金属（under-bumpmetallization）208a，其形成提供对熔断器结构108的第一电连接的第一端子A1。此外，半导体器件200包括在金属化层106上的第二凸点下金属208b，其形成提供对熔断器结构108的第二电连接的第二端子A2。第一凸点下金属208a和第二凸点下金属208b彼此几何地分离。换言之，第一凸点下金属208a和第二凸点下金属208b在凸点下金属208a和208b的层中不是导电连接的。
相反，第一凸点下金属208a只能通过金属化层106与第二凸点下金属208b导电连接（或耦接）。换言之，来自第一端子A1并流至第二端子A2的电流沿着熔断器结构108流通（route），并从而沿着熔断器元件114流通，因为在半导体器件200中在第一凸点下金属208a与第二凸点下金属208b之间不存在其他的电连接（只要半导体器件200没有故障）。
如果熔断器114例如由于熔化或电迁移而被损坏，则电流不再从第一端子A1流至第二端子A2。
在凸点下金属208a和凸点下金属208b上，器件200可以包括焊球210a、210b。
凸点下金属208a和凸点下金属208b的材料可以不同于第二导电子层206b的材料。如前面所提到的，第二导电子层206b可以包括铝。凸点下金属208a、208b可以包括铜。
代替凸点下金属，或除了凸点下金属208a和凸点下金属208b之外，半导体器件200可以包括在金属化层106上的铜柱。在金属化层106具有包括铝的第二导电子层的情况下，这些铜柱可以与第三导电子层206c具有公共界面。
当选择了铜作为用于第二导电子层206b的材料时，第一导电子层206a和第三导电子层206c可以被省略。在这种情况下，铜柱可以与第二导电子层206b具有公共界面，因此与铜具有公共界面。
根据另一实施方式，导电子层206c可以为第二导电子层206b与凸点下金属208a、208b或铜柱之间的障壁。
根据另一实施方式，半导体器件200可以包括附加层以作为第三导电子层206c与凸点下金属208a和208b或铜柱之间的障壁。
这样的障壁可以包括TiW（钨化钛）和/或（氮化钛）。
换言之，根据另一实施方式，半导体器件200可以包括在金属化层106上的第一铜柱，其形成提供对熔断器结构108的第一电连接的第一端子A1。此外，半导体器件200可以包括在金属化层106上的第二铜柱，其形成提供对熔断器结构108的第二电连接的第二端子A2。第一铜柱和第二铜柱可以相互几何地分离，并且仅通过金属化层106而相互导电耦接。
此外，半导体器件200可以包括在半导体基底102中形成的二极管212。二极管212可以为TVS二极管（TVS—瞬态电压抑制器）。二极管212的第一电极区域214（例如，二极管的阳极区域）和熔断器结构108可以共享用于将熔断器结构108与二极管212的第一电极区域214电连接的公共端子A1。二极管212的第一电极区域214电连接也可以包括阱（例如n阱216）以及高掺杂区域218（例如n正（n+）区域218）。高掺杂区218可以与金属化层106具有公共界面。
此外，TBS二极管212可以包括第二电极区域220（例如，阳极区域），第二电极区域可以为高掺杂区域（例如，p正（p+）区域）。
在图2B中所示的示例中，基底102为p掺杂基底，阱216为n阱，高掺杂区218为n+掺杂区域，而高掺杂区220为p+掺杂区域。当然，相反（互补）的实现方式也是可以的。
金属化层106可以配置在第二电极区域220中，从而使得金属化层106与第二电极区域220具有公共界面。第二电极区域220中的金属化层106的材料可以与熔断器结构108的区域中的金属化层106的材料是电隔离的，从而使得二极管212建立在第一电极区域214、基底102和第二电极区域220之间。为了接触第二电极区域220，半导体器件200可以包括第三凸点下金属208c，其与金属化层106在第二电极区域220的区域中具有公共界面。第三凸点下金属208c可以形成半导体器件200的第三端子B1以提供对二极管212的第二电极区域220的电连接。此外，半导体器件200可以包括第三凸点下金属208c上的第三焊球210c。
从图2B中可以看出，二极管212的第一电极区域214被配置在基底102中，从而，在与熔断器结构108的区域邻近的非熔断器区域中，二极管212的第一电极区域214与金属化层106具有公共（导电）界面。
根据另一实施方式，半导体器件200可以包括另一阱222（例如，另一n阱）以及另一高掺杂区域224（例如，另一n+掺杂区域）。金属化层106和另一高掺杂区224可以具有公共界面。在另一高掺杂区224的区域中的金属化层106的材料可以与熔断器结构108的区域中的金属化层106的材料相隔离。
在下面，给出了半导体器件200的层的层叠方向上的材料和厚度的示例。
基底102可以是包括硅的掺杂的半导体基底，例如基底102可以为p基底。基底102可以具有从10,000到5百万nm的范围内的厚度。第一电极区域204可以具有从100nm到10,000nm的范围内的厚度。
可以包括Ti和/或TIN的第一导电子层206a对于Ti可以包括从5nm到50nm的范围内的厚度，而对于TIN可以包括从15nm到300nm的范围内的厚度。
第二导电子层206b（其可以包括ALSICU或可以由ALSICU构成）可以具有从500nm到5,000nm的范围内的厚度。
第三导电子层206c可以具有从5nm到100nm的范围内的厚度。
凸点下金属208a和208b（他们可以包括铜）可以具有从1,000nm到50,000nm的范围内的厚度。
第一无机子层105a（其可以为FOX层）可以具有范围为从100nm到2,000nm的厚度。
第二无机子层105b（其可以为TEOS层）可以具有范围为小于10,000nm的厚度。
钝化氧化物子层204a可以具有从15nm到1,000nm的范围内的厚度。
钝化氮化物子层204b可以具有从100nm到1,000nm的范围内的厚度。
熔断器元件114可以具有从5μm到100μm的范围内的宽度w3。此外，熔断器元件114可以具有从5μm到100μm的范围内的长度l3。
总之，半导体器件200提供了在一个半导体器件200中具有TVS二极管212的熔断器（例如，形成过流保护融化熔断器）的组合。熔断器元件114通过半导体器件200中集成的金属化互连（例如，铝或铜互连）而被集成。因此，实施方式实现了通过在半导体器件200中集成的铝（或铜）互连（用作熔断器元件114）来替代SMD熔断器，进而提供了瞬态电压抑制器二极管212。
在典型的实施方式中，半导体器件200无法如截面图200中所示那样实现。相反，当从图2B中所示的相同的视角观看时，端子B1（连同焊球210c）、凸点下金属208c以及第二电极区域220将被置于端子A1后面。另一阱222（以及另一高掺杂区域224）将被置于端子A2后面。
图2C示出了半导体器件200的端子如何配置的示意性顶视图。
器件200可以包括第四端子B2，其如同B1一样可以形成半导体器件200的接地垫（groundpad）。
图2D示出了根据本发明另一实施方式的封装半导体器件300的底视图。封装半导体器件300包括封装在晶片级别封装302中的半导体器件304。半导体器件304例如可以是半导体器件100、101、200或根据本发明的实施方式的另一半导体器件。
在下面，将使用图3以及图4A到图4I详细地说明根据本发明的实施方式的用于制造半导体器件200的方法。
图3示出了该方法300的流程图。图4A到图4H示出了在半导体器件200的制造过程中的不同的中间产品。图4I示出了最终产品。
图4A示出了半导体基底102。
在方法300的第一步骤302中，在半导体基底102中形成TVS二极管212的第一电极区域214。在所述示例中，首先在基底102中形成阱216，而之后形成高掺杂区218。换言之，步骤302可以包括形成TVS二极管212的第一电极区域的阱216的第一子步骤，以及可以在方法300中稍后执行的、形成TVS二极管212的第一电极区域214的高掺杂区218的第二子步骤。
换言之，从掺杂的半导体材料102开始，二极管阳极区域214被产生并且可以被用于实现二极管结构或扩散电阻。
在方法300的进一步的步骤304中，在半导体基底102上形成无机隔离层105。这可以通过在基底102上形成无机隔离层105的第一无机隔离层子层105a的子步骤304a而完成。图4B示出了第一子步骤304a之后的中间产品。换言之，其接着热生长氧化物层（电介质1—第一无机子层105a）。
可选地，熔断器损坏时间（ms…年）相对于供应电流的斜率可以由第二氧化物（第二无机子层105b）结合所沉积的氧化物层105a来控制。其也用作热障壁并允许熔断器特性（熔断时间、寿命）的精确的调节。第二无机子层105b可以在步骤304的在第一无机子层105a上形成第二无机子层105b的第二子步骤304b中形成，以使得第一无机子层105a至少部分地被第二无机子层105b所覆盖。图4C示出了第二步骤304a之后的中间产品。
利用标准光刻处理，提供电介质1或第一无机子层105a中的氧化物开口，以实现器件接触（例如，为二极管实现方式）。可以对第二氧化物（对第二无机子层105b）进行类似的氧化物开口处理。
在方法300的进一步的步骤306中，在无机隔离层105上形成金属化层106。这可以通过铝沉积使用标准光刻技术来进行。此外，在步骤304和步骤306之间，TVS二极管212的电极区域214的高掺杂区域218和/或接地接触（第二电极区域220）可以在步骤302的第二子步骤中例如通过植入而形成。此外，TVS二极管的第二电极区域220也可以例如通过植入而形成。图4D示出了步骤306之后的中间产品。
因此，在图4A到图4I中所示的该示例中，形成TVS二极管212的第一电极区域214的步骤302在步骤306之前结束。
此外，在无机隔离层105上形成金属化层106之后，在方法300的步骤308中，可以在金属化层106中形成熔断器结构108。熔断器结构108被形成为使得至少在熔断器结构108的区域中，金属化层106与无机隔离层105具有公共界面。此外，在包括第二无机子层105b的半导体器件200的示例中，熔断器结构形成为使得金属化层106与无机子层105b在熔断器结构108的区域中具有公共界面，并且使得金属化层106与无机子层105a在与熔断器结构108的区域的邻近的非熔断器区域中具有公共界面。
此外，熔断器结构108形成在与形成有TVS二极管212的第一电极区域214的区域邻近的区域中。
如已经提到的，可以使用标准光刻技术形成熔断器结构108。图4E示出了用于形成熔断器结构108的光刻掩模的顶视图。
熔断器结构108的熔断器几何形状和半导体器件200中的互连的是同时被图案化的。
图4F示出了步骤308之后具有已经形成的熔断器结构108的中间产品。
其接着的是用作钝化层以保护半导体器件200以防腐蚀的第三电介质（无机钝化层202）的沉积。这可以在在金属化层106上形成无机钝化层202（包括钝化氧化物层204a和钝化氮化物层204b）的步骤310中进行。
图4G示出了步骤310之后（在沉积无机钝化层202之后）的中间产品。
为了与外部环境的电接触（垫开口）而设置另一氧化物开口。
可选地，可以在熔断器结构118的区域中（例如在熔断器元件114上）设置（图中未示出）另一氧化物开口。另一开口的尺寸可以等于或小于熔断器元件114的尺寸，例如，使得熔断器元件114完全不被无机钝化层202所覆盖，或只是部分地被无机钝化层202所覆盖。
图4H示出了在无机钝化层202中设置氧化物开口之后的中间产品。
垫可以被凸点下金属208a、208c所覆盖，其中，焊球210a到210c被放置以提供电路径。
为此，在方法300的步骤312中，可以在金属化层106上形成凸点下金属208a，从而凸点下金属208a形成用于提供对熔断器结构108的第一电连接的第一端子A1。
此外，在方法300的步骤314（与步骤312同时发生）中，在金属化层106上形成凸点下金属208b，从而凸点下金属208b形成用于提供对熔断器结构108的第二电连接的第二端子A2。第一凸点下金属208a和第二凸点下金属208b可以形成为几何地分离，例如，使得第一凸点下金属208a和第二凸点下金属208b仅通过金属化层106而导电耦接。
如前面提到的，可以用焊球210a、210b来覆盖凸点下金属208a、208b。此外，可以在TVS二极管212的第二电极区域220中形成第三覆盖凸点下金属208c，以形成用于提供对TVS二极管212的第二电连接的第三端子B1（因为至TVS二极管212的第一电连接已经由第一端子A1提供）。
图4I示出了结束方法300之后的已完成的半导体器件200的截面图（当然，其等同于图2B中所示的半导体器件200的截面图）。
尽管上面已给出了非常详细的示例，但在本发明的最小的实施方式中，方法300可以只包括步骤304、步骤306和步骤308（例如，用于生产根据图1A的半导体器件100）。
尽管已经在装置的背景下说明了一些方面，但是应当清楚，这些方面也表示对应的方法的说明，其中，模块或器件对应于方法步骤或方法步骤的特征。类似地，方法步骤的背景中所说明的方面也表示对应装置的对应模块或项或特征的说明。

Claims (22)

1.一种半导体器件，包括：
半导体基底；
在所述半导体基底上的无机隔离层；以及
在所述无机隔离层上的金属化层，所述金属化层包括熔断器结构，其中，至少在所述熔断器结构的区域中，所述金属化层与所述无机隔离层具有公共界面；
其中，所述熔断器结构由所述金属化层的第一熔断器区域、所述金属化层的第二熔断器区域以及所述金属化层的第三熔断器区域形成；
其中，所述第三熔断器区域形成连接所述第一熔断器区域与所述第二熔断器区域的熔断器元件，所述熔断器元件至少部分具有最小宽度，其比所述第一熔断器区域的宽度以及所述第二熔断器区域的宽度至少小30％；并且
其中，在所述熔断器结构的区域以及与所述熔断器结构的区域邻近的非熔断器区域中，所述无机隔离层包括所述基底上的第一无机子层，并且，在所述熔断器结构的区域中，包括所述金属化层与所述无机隔离层的所述第一无机子层之间的第二无机子层，所述无机隔离层的所述第一无机子层是厚度在100nm与2000nm之间的热氧化物层，并且，所述无机隔离层的所述第二无机子层是厚度小于等于5000nm的沉积氧化物层。
2.根据权利要求1所述的半导体器件，还包括在所述金属化层上的无机钝化层。
3.根据权利要求2所述的半导体器件，其中，所述无机钝化层与所述金属化层至少在所述熔断器结构的区域中具有公共界面。
4.根据权利要求1所述的半导体器件，其中，所述无机隔离层包括至少一个基于硅的非导电子层。
5.根据权利要求1所述的半导体器件，还包括：
在所述金属化层上的第一铜柱，形成提供对所述熔断器结构的第一电连接的第一端子；以及
在所述金属化层上的第二铜柱，形成提供对所述熔断器结构的第二电连接的第二端子；
其中，所述第一铜柱与所述第二铜柱彼此几何地分离；以及
所述第一铜柱与所述第二铜柱仅通过所述金属化层而导电耦接。
6.根据权利要求1所述的半导体器件，还包括：
在所述金属化层上的第一凸点下金属，形成提供对所述熔断器结构的第一电连接的第一端子；以及
在所述金属化层上的第二凸点下金属，形成提供对所述熔断器结构的第二电连接的第二端子；
其中，所述第一凸点下金属与所述第二凸点下金属彼此几何地分离。
7.根据权利要求6所述的半导体器件，其中，所述第一凸点下金属仅通过所述金属化层而导电耦接至所述第二凸点下金属。
8.根据权利要求6所述的半导体器件，其中，所述金属化层与所述凸点下金属的材料是不同的。
9.根据权利要求1所述的半导体器件，其中，所述金属化层包括铝。
10.根据权利要求1所述的半导体器件，其中，所述金属化层包括具有衬底的第一导电子层和包含铝的第二导电子层，所述第一导电子层被配置在所述无机隔离层与所述第二导电子层之间。
11.根据权利要求10所述的半导体器件，其中，所述金属化层包括配置在所述第二导电子层上的第三导电子层，从而使得所述第二导电子层被配置在所述第一导电子层与所述第三导电子层之间。
12.根据权利要求11所述的半导体器件，其中，所述第三导电子层为防反射层。
13.根据权利要求11所述的半导体器件，其中，所述第三导电子层与所述第一导电子层包括相同的材料。
14.根据权利要求1所述的半导体器件，还包括形成在所述半导体基底中的TVS二极管。
15.根据权利要求14所述的半导体器件，其中，所述TVS二极管与所述熔断器结构共享用于电连接所述熔断器结构与所述TVS二极管的电极区域的公共端子。
16.根据权利要求14所述的半导体器件，其中，所述TVS二极管的电极区域被配置在所述基底中，从而使得在与所述熔断器结构的区域邻近的区域中，所述TVS二极管的电极区域与所述金属化层具有公共界面。
17.根据权利要求1所述的半导体器件，其中，所述熔断器结构形成过流保护熔化熔断器。
18.根据权利要求2所述的半导体器件，其中，所述无机钝化层包括钝化氧化物子层和钝化氮化物子层，其中，所述钝化氧化物子层被配置在所述金属化层与所述钝化氮化物子层之间。
19.一种封装半导体器件，包括：
晶片级封装；以及
半导体器件，被包装在所述晶片级封装中，所述半导体器件包括：
半导体基底；在所述半导体基底上的无机隔离层；以及在所述无机隔离层上的金属化层，所述金属化层包括熔断器结构；
其中，至少在所述熔断器结构的区域中，所述金属化层与所述无机隔离层具有公共界面；
其中，所述熔断器结构由所述金属化层的第一熔断器区域、所述金属化层的第二熔断器区域以及所述金属化层的第三熔断器区域形成；
其中，所述第三熔断器区域形成连接所述第一熔断器区域与所述第二熔断器区域的熔断器元件，所述熔断器元件至少部分具有最小宽度，其比所述第一熔断器区域的宽度以及所述第二熔断器区域的宽度至少小30％；并且
其中，在所述熔断器结构的区域以及与所述熔断器结构的区域邻近的非熔断器区域中，所述无机隔离层包括所述基底上的第一无机子层，并且，在所述熔断器结构的区域中，包括所述金属化层与所述无机隔离层的所述第一无机子层之间的第二无机子层，所述无机隔离层的所述第一无机子层是厚度在100nm与2000nm之间的热氧化物层，并且，所述无机隔离层的所述第二无机子层是厚度小于等于5000nm的沉积氧化物层。
20.一种用于制造半导体器件的方法，所述方法包括：
在半导体基底上形成无机隔离层；
在所述无机隔离层上形成金属化层；以及
在所述金属化层中形成熔断器结构，使得至少在所述熔断器结构的区域中，所述金属化层与所述无机隔离层具有公共界面；
其中，所述熔断器结构由所述金属化层的第一熔断器区域、所述金属化层的第二熔断器区域以及所述金属化层的第三熔断器区域形成；
其中，所述第三熔断器区域形成连接所述第一熔断器区域与所述第二熔断器区域的熔断器元件，所述熔断器元件至少部分具有最小宽度，其比所述第一熔断器区域的宽度以及所述第二熔断器区域的宽度至少小30％；
其中，在形成所述无机隔离层的步骤中，在所述基底上形成所述无机隔离层的第一无机子层，并且在所述第一无机子层上形成所述无机隔离层的第二无机子层，使得所述第一无机子层至少部分地被所述第二无机子层所覆盖，所述无机隔离层的所述第一无机子层是厚度在100nm与2000nm之间的热氧化物层，并且，所述无机隔离层的所述第二无机子层是厚度小于等于5000nm的沉积氧化物层；并且
其中，所述熔断器结构在所述第二无机子层上形成，使得所述金属化层与所述第二无机子层在所述熔断器结构的区域中具有公共界面，并且所述金属化层与所述第一无机子层在与所述熔断器结构的区域邻近的区域中具有公共界面。
21.根据权利要求20所述的方法还包括：
在所述基底中形成瞬态电压抑制器二极管的电极区域；
其中，所述熔断器结构在与形成有所述瞬态电压抑制器二极管的电极区域的非熔断器区域邻近的区域中形成。
22.一种半导体器件，包括：
半导体基底；
无机隔离层，包括在所述基底上的厚度在100nm与2000nm之间的热氧化物子层以及在所述热氧化物子层上的厚度小于等于5000nm的沉积氧化物子层；
金属化层，包括熔断器结构，其中，所述沉积氧化物子层和所述金属化层在所述熔断器结构的区域中具有公共界面，并且，其中，所述热氧化物子层与金属化层在与所述熔断器结构的区域邻近的非熔断器区域中具有公共界面；
瞬态电压抑制器二极管，在所述基底中形成，所述瞬态电压抑制器二极管包括电极区域，所述电极区域在所述非熔断器区域中与所述金属化层具有公共界面；
在所述金属化层上的钝化层，所述钝化层包括钝化氧化物子层和钝化氮化物子层，所述钝化层至少在所述熔断器的区域与所述金属化层具有公共界面；
第一凸点下金属，形成第一端子，以提供对所述熔断器结构的第一电连接，并且提供对所述瞬态电压抑制器二极管的所述电极区域的电连接；以及
第二凸点下金属，形成第二端子，以提供对所述熔断器结构的第二电连接；
其中，所述熔断器结构由所述金属化层的第一熔断器区域、第二熔断器区域和第三熔断器区域形成；
其中，所述第三熔断器区域形成连接所述第一熔断器区域和所述第二熔断器区域的熔断器元件，所述熔断器元件至少部分具有最小宽度，其比所述第一熔断器区域的宽度以及所述第二熔断器区域的宽度小30％；
其中，所述第一凸点下金属通过所述金属化层而导电耦接至所述第一熔断器区域，并且所述第二凸点下金属通过所述金属化层而导电耦接至所述第二熔断器区域；以及
其中，所述第一凸点下金属和所述第二凸点下金属彼此几何地分离，使得所述第一端子和所述第二端子仅通过所述金属化层而彼此导电耦接。
CN201210269333.5A 2011-07-29 2012-07-30 半导体器件和用于制造半导体的方法 Active CN102903701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/194,721 US8659118B2 (en) 2011-07-29 2011-07-29 Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device
US13/194,721 2011-07-29

Publications (2)

Publication Number Publication Date
CN102903701A CN102903701A (zh) 2013-01-30
CN102903701B true CN102903701B (zh) 2016-08-03

Family

ID=46679141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210269333.5A Active CN102903701B (zh) 2011-07-29 2012-07-30 半导体器件和用于制造半导体的方法

Country Status (4)

Country Link
US (2) US8659118B2 (zh)
EP (1) EP2551901A1 (zh)
KR (1) KR101393168B1 (zh)
CN (1) CN102903701B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105656796B (zh) * 2014-11-25 2019-01-22 新华三技术有限公司 实现虚拟扩展局域网三层转发的方法和装置
US10554620B2 (en) * 2015-05-29 2020-02-04 Cisco Technology, Inc. Default gateway extension
KR101657161B1 (ko) * 2015-07-03 2016-09-20 주식회사 케이이씨 과도 전압 억제 소자 패키지
US20170309565A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
CN1359155A (zh) * 2000-09-27 2002-07-17 株式会社东芝 半导体器件及其制造方法
US6444503B1 (en) * 2002-02-07 2002-09-03 Taiwan Semiconductor Manufacturing Company Fabricating electrical metal fuses without additional masking

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59956A (ja) 1982-06-25 1984-01-06 Hitachi Ltd ポリシリコンヒユ−ズを有する半導体装置
JP3007723B2 (ja) 1991-09-17 2000-02-07 株式会社日立製作所 過電圧保護回路、並びに分散給電システム
US5903041A (en) * 1994-06-21 1999-05-11 Aptix Corporation Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US6219215B1 (en) 1999-04-30 2001-04-17 International Business Machines Corporation Chip thermal protection device
US6638796B2 (en) 2002-02-13 2003-10-28 Taiwan Semiconductor Manufacturing Company Method of forming a novel top-metal fuse structure
US6670824B2 (en) * 2002-03-20 2003-12-30 Agilent Technologies, Inc. Integrated polysilicon fuse and diode
US6828652B2 (en) * 2002-05-07 2004-12-07 Infineon Technologies Ag Fuse structure for semiconductor device
US6661330B1 (en) * 2002-07-23 2003-12-09 Texas Instruments Incorporated Electrical fuse for semiconductor integrated circuits
US7064409B2 (en) * 2003-11-04 2006-06-20 International Business Machines Corporation Structure and programming of laser fuse
US20060181833A1 (en) 2005-02-17 2006-08-17 Brown Kenneth J Surge protection circuit
DE102004025420B4 (de) 2004-05-24 2014-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungselement zum Sichern einer Lastschaltung und Chip mit einem derartigen Schaltungselement
US7323761B2 (en) * 2004-11-12 2008-01-29 International Business Machines Corporation Antifuse structure having an integrated heating element
US7759226B1 (en) * 2005-08-30 2010-07-20 Altera Corporation Electrical fuse with sacrificial contact
KR20070076282A (ko) 2006-01-18 2007-07-24 삼성전자주식회사 금속 퓨즈를 포함하는 반도체 소자 및 금속 퓨즈와 그제조방법
KR100827664B1 (ko) 2006-12-26 2008-05-07 삼성전자주식회사 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법
US7674691B2 (en) * 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
FR2917535B1 (fr) 2007-06-14 2009-11-27 St Microelectronics Sa Dispositif de protection electrique d'une charge
KR101219437B1 (ko) * 2007-09-03 2013-01-11 삼성전자주식회사 전기적 퓨즈 소자
US8564023B2 (en) * 2008-03-06 2013-10-22 Xilinx, Inc. Integrated circuit with MOSFET fuse element
GB0906750D0 (en) 2009-04-18 2009-06-03 Nokia Corp A voltage suppressor component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6368902B1 (en) * 2000-05-30 2002-04-09 International Business Machines Corporation Enhanced efuses by the local degradation of the fuse link
CN1359155A (zh) * 2000-09-27 2002-07-17 株式会社东芝 半导体器件及其制造方法
US6444503B1 (en) * 2002-02-07 2002-09-03 Taiwan Semiconductor Manufacturing Company Fabricating electrical metal fuses without additional masking

Also Published As

Publication number Publication date
US8659118B2 (en) 2014-02-25
EP2551901A1 (en) 2013-01-30
KR101393168B1 (ko) 2014-05-08
US20130026601A1 (en) 2013-01-31
CN102903701A (zh) 2013-01-30
KR20130014421A (ko) 2013-02-07
US9165828B2 (en) 2015-10-20
US20140127895A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
US10546813B2 (en) BEOL vertical fuse formed over air gap
US9184129B2 (en) Three-terminal antifuse structure having integrated heating elements for a programmable circuit
JP4970979B2 (ja) 半導体装置
US8013394B2 (en) Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
TWI469339B (zh) 反熔絲元件及用於控制破裂位置之電氣冗餘反熔絲陣列
US20070052067A1 (en) Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same
US8237192B2 (en) Light emitting diode chip with overvoltage protection
KR20220037093A (ko) Tsv를 포함하는 반도체 소자 및 이의 제조 방법
US20080036002A1 (en) Semiconductor device and method of fabricating semiconductor device
JP7427400B2 (ja) キャパシタ
CN102903701B (zh) 半导体器件和用于制造半导体的方法
CN108417550A (zh) 半导体装置及其制造方法
US7507607B1 (en) Method of forming a silicide bridged anti-fuse with a tungsten plug metalization process
EP0981157A2 (en) Circuitry and method of forming the same
US5789796A (en) Programmable anti-fuse device and method for manufacturing the same
WO2020044560A1 (ja) 半導体装置及びその製造方法
US10748953B2 (en) Methods of forming redistribution lines and methods of manufacturing semiconductor devices using the same
CN101785092B (zh) 不触及金属层的接触熔断器
US11721510B2 (en) Active metal fuses for DC-EOS and surge protection
CN100508181C (zh) 半导体器件
US6285068B1 (en) Antifuses and method of fabricating the same
CN109326571A (zh) 芯片封装组件及其制造方法
CN113097091B (zh) 一种半导体结构及其制造方法
CN116110892A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant