JP4970979B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4970979B2
JP4970979B2 JP2007038868A JP2007038868A JP4970979B2 JP 4970979 B2 JP4970979 B2 JP 4970979B2 JP 2007038868 A JP2007038868 A JP 2007038868A JP 2007038868 A JP2007038868 A JP 2007038868A JP 4970979 B2 JP4970979 B2 JP 4970979B2
Authority
JP
Japan
Prior art keywords
interposer
electrode
wiring
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007038868A
Other languages
English (en)
Other versions
JP2008205145A (ja
Inventor
聡 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007038868A priority Critical patent/JP4970979B2/ja
Priority to US12/033,917 priority patent/US7795713B2/en
Priority to CN2008100812329A priority patent/CN101252118B/zh
Publication of JP2008205145A publication Critical patent/JP2008205145A/ja
Application granted granted Critical
Publication of JP4970979B2 publication Critical patent/JP4970979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、半導体装置およびその製造方法に関し、特に、インターポーザを含む半導体装置およびその製造方法に関する。
近年、半導体装置の実装の高密度化が進んでおり、チップ実装面積は縮小を続けている。それを実現するために、複数のチップを一つのパッケージに収めるマルチチップモジュール（ＭＣＭ）が登場した。また、ＭＣＭをさらに高密度化するために、半導体チップ（ダイ）を貫通する貫通電極を設けて積層する３次元パッケージが現在開発されている。
ＭＣＭで半導体を搭載するパッケージ基板としては、通常、スルーホールを持った有機基板が使用されているが、有機基板の代わりに、貫通電極を持ったシリコン基板を使うこともできる。シリコン基板はシリコンデバイス製造ラインを使って比較的簡単に製造することができ、デバイスチップと製造方法が同様なので精度よく加工ができる。現在までのところ、シリコン基板への貫通電極の形成技術が比較的難しいため、これまでシリコン基板をＭＣＭのパッケージ基板としては実用化されてはいない。
また、シリコン基板をＭＣＭの中でパッケージ基板として使用するためには、シリコン基板が、ＭＣＭを構成するデバイスを信頼性よく実装できなくてはならない。
実装信頼性を低下させる故障モードの一つに、ＥＳＤ（Electrostatic Discharge：静電気放電）破壊がある。ＥＳＤ破壊はチップに溜まった電荷がデバイス中の絶縁膜を通過し、絶縁膜に欠陥を形成して絶縁機能を破壊する現象である。たとえば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスにおいては、ゲート絶縁膜の耐圧が低いため、ＥＳＤ破壊しやすい。こうしたデバイスを含むＭＣＭにおいては、組立時、または使用時に、ＥＳＤ破壊しないような構成でＭＣＭを組み立てることが必要である。
ここで、モジュールが帯電した時に静電気が多く溜まるのは、外部表面積の大きい導体である。これは、導体が外部とキャパシタを作るため、電荷は表面積に比例することによる。シリコン基板を使った場合、シリコン基板が最も大きい導体である。そのため、基板そのものがモジュールの中で最も大きい電流源になり得る。
ただし、貫通電極を有しないシリコン基板であれば、基板全体を厚い絶縁膜で覆うことが可能である。そうすれば絶縁耐圧が非常に高い形でシリコン基板を配線から分離することが可能となりＥＳＤの原因になることはない。しかし、シリコン基板が貫通電極を有する場合、貫通電極側壁には厚い絶縁膜を形成することが困難なため、基板と導体パターンの距離は短くなってしまう。従って、静電気の流れ込みにより基板の電位が高くなれば、基板−配線間で絶縁破壊する懸念がある。これは、パッケージ基板が半導体材料により構成されるために起こる現象である。
シリコン基板を用いた配線基板に関する技術として、従来、特許文献１に記載のものがある。同文献には、複数のチップを結線し、外部接続端子をまとめて配線する貫通電極を持った半導体配線基板が開示されている。半導体配線基板はフェイスアップで平置きされた複数のチップを上から覆うように搭載され、チップ同士を結線するとともに配線基板の上面表面に外部接続のためのボンディングパッドを有する構成となっている。同文献によれば、従来チップ内部に形成されていた静電保護回路が、半導体配線基板上のボンディングパッドとチップへの接続端子の間に形成されている。
また、技術分野は異なるが、非特許文献１には、シリコン基板に形成された貫通電極の電気的特性について、評価が行われている。同文献の評価において、シリコン基板に貫通電極を設け、またシリコン基板の一方の面に不純物拡散層を形成している。貫通電極と不純物拡散層とを電気的に接続して不純物拡散層の電位をＧＮＤ電位や電源電位などの定電位としている。また、不純物拡散層の電位を変化させて、貫通電極の電気伝送特性について得られた実験結果とシミュレーションの結果を述べている。
特開平６−２９４５６号公報 小林知永他４名、「シリコン基板に形成された貫通電極の電気伝送特性（The electrical transmission characteristics of the through type electrode formed on silicon）」、MES2004、2004年10月、p.113-116
従来のパッケージ基板は、上述したように、通常、有機基板であった。このため、パッケージ基板が導電性であることによる実装信頼性への影響は今まで評価されてこなかった。これに対し、シリコン基板をパッケージ基板として用いる際には、ＥＳＤにより引き起こされる静電気のサージを適当な手段で逃がす構成を考えなくてはならなくなっている。このことがＭＣＭ設計、製造上の重要な課題になっている。
この点、特許文献１のように、シリコン基板に保護素子を設けることも考えられる。この構成の場合、保護素子としては、デバイスと同様、ＰＮ接合を利用した保護回路を設けることになる。保護回路がシリコン基板上にあることから、製造に当たっては選択的なイオン注入を複数回行うことが必要である。
ところが、シリコン基板をパッケージ基板として用いる際に、製造難易性、コスト上昇を抑えるために、ＰＮ接合の形成は行わないことが望ましい。そのためには、ダイオードやトランジスタを用いない構造でＥＳＤ対策を行う技術が必要となる。
本発明によれば、
半導体材料により構成されたインターポーザと、
前記インターポーザの一方の面に搭載された第一半導体チップと、
を含み、
前記インターポーザを貫通するとともに側面において前記インターポーザから絶縁された貫通電極と、
前記貫通電極の一端と前記インターポーザとを接続する接続導体と、
が設けられ、
前記貫通電極が、前記第一半導体チップに設けられた電源配線またはＧＮＤ配線に接続される、半導体装置が提供される。
また、本発明によれば、
半導体材料により構成されたインターポーザを準備する工程と、
ＧＮＤ配線または電源配線を備える第一半導体チップを準備する工程と、
前記インターポーザの一方の面に、前記第一半導体チップを搭載する工程と、
を含み、
インターポーザを準備する前記工程が、
前記インターポーザの所定の位置に、前記インターポーザを貫通する貫通電極を形成する工程と、
前記貫通電極と前記インターポーザとを接続する接続導体を形成する工程と、
前記貫通電極と前記第一半導体チップとを接続する導電部材を形成する工程と、
を含み、
第一半導体チップを搭載する前記工程が、前記ＧＮＤ配線または前記電源配線と前記導電部材とを接続する工程を含む、半導体装置の製造方法が提供される。
本発明においては、半導体材料により構成されたインターポーザが、これを貫通する貫通電極に接続されているとともに、貫通電極が、第一半導体チップの電源配線またはＧＮＤ配線に接続されている。このため、インターポーザ中に溜まった電荷を、電源配線またはＧＮＤ配線を経由して、装置外部に放出することができる。電源配線またはＧＮＤ配線を経由して電荷を放出することにより、インターポーザに溜まった電荷が、第一半導体チップの入力段等から弱い部分の絶縁膜に流れ込まないようにすることができるため、ＥＳＤ破壊を抑制できる。よって、半導体装置の信頼性を向上させることができる。
また、本発明によれば、インターポーザにＰＮ接合を用いた静電保護回路を形成する工程を追加することなくＥＳＤ破壊を抑制できるため、特許文献１に記載の技術に比べて、簡便にＥＳＤ破壊を抑制できる。
なお、本明細書において、インターポーザは、積層型の半導体装置において、積層されている半導体装置間の電気的接続に用いられる板状部材であり、半導体材料により構成されたインターポーザ基板（以下、単にインターポーザとも呼ぶ。）と当該インターポーザ基板を貫通する貫通電極とを有する。貫通電極は、インターポーザの一方の面に対向して設けられた第一半導体チップの導電部材と電気的に接続される。また、インターポーザは、製造工程をさらに簡素化する観点では、トランジスタ等の能動素子を含まない構成とすることが好ましい。また、インターポーザは、能動素子以外の素子、たとえば配線、キャパシタ、インダクタ、およびアンテナなどの受動部品が搭載された構成とすることもできるし、受動部品が搭載されていない構成とすることもできる。
また、本発明において、貫通電極が側面において前記インターポーザから絶縁されているとは、貫通電極側面とインターポーザ貫通孔側壁との導通が実用上問題ない程度に遮断されていればよく、たとえば貫通電極の側面全面に絶縁材料が設けられた構成だけでなく、側面の一部に絶縁材料が設けられた構成や、貫通電極と貫通孔との間が空隙となっている構成等も含む。
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
以上説明したように本発明によれば、インターポーザを貫通する貫通電極の一端とインターポーザとを接続するとともに、第一半導体チップに設けられた電源配線またはＧＮＤ配線と貫通電極とを接続することにより、マルチチップモジュールのＥＳＤ破壊を効果的に抑制することができる。
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
また、以下の実施形態では、インターポーザ基板がＧＮＤ配線に接続される構成を主に例示するが、インターポーザ基板は、Ｖｄｄ配線に接続されてもよい。
（第一の実施形態）
図１（ａ）および図１（ｂ）は、本実施形態における半導体装置の構成を示す図である。図１（ａ）は、半導体装置１００の構成を示す断面図であり、図１（ｂ）は、半導体装置１００中のシリコンインターポーザ１１０と第一半導体チップ１２２との接続状態を示す図である。また、図３は、シリコンインターポーザ１１０の構成をさらに詳細に示す断面図である。
半導体装置１００は、複数の半導体デバイスが一つのパッケージに収められたマルチチップモジュールであり、図１（ａ）に示したように、第二半導体チップ１２０、シリコンインターポーザ１１０および第一半導体チップ１２２が下からこの順に積層されたスタック構造を有する。シリコンインターポーザ１１０は、半導体材料（シリコン）からなるインターポーザ基板１０１により構成される。半導体装置１００は、このシリコンインターポーザ１１０をパッケージ基板として、上下にデバイスチップが実装された構成である。
また、図１（ｂ）に示したように、第一半導体チップ１２２には、シリコンインターポーザ１１０を経由して、Ｖｄｄ、ＧＮＤ、ＩＮおよびＯＵＴの信号が接続されている。なお、ＩＮの信号線は、ＰチャンネルＭＯＳトランジスタ１２６ａとＮチャンネルＭＯＳトランジスタ１２６ｂとからなるＣＭＯＳトランジスタ１２６を介して、内部回路（不図示）に接続されている。
また、インターポーザ基板１０１の一方には第二半導体チップ１２０が搭載されており、Ｖｄｄ、ＧＮＤ、ＩＮおよびＯＵＴの４種の配線が、インターポーザ基板１０１上のそれぞれ対応する配線に接続されている。
このうち、ＧＮＤライン１６１（図３）はインターポーザ基板１０１と後述する不純物拡散層１２９を介してオーミックコンタクト接続するコンタクト（図３の接続領域１２７）が設けられており、コンタクトと貫通電極１１７とがメタル配線（図３の配線１２５ａ）で接続されている。すなわち、インターポーザ基板１０１の電位は、ＧＮＤ端子と同一になっている。インターポーザ基板１０１と、第一半導体チップ１２２の基板または第二半導体チップ１２０の基板とは、ＧＮＤラインを介して、途中に第一半導体チップ１２２または第二半導体チップ１２０に設けられたＭＯＳトランジスタのゲート絶縁膜を介さずに接続されている。
一方、ＩＮ、ＯＵＴまたはＶｄｄライン１６３は、上述したコンタクトが設けられていない（図３を参照）。
図３および図１（ａ）に示したように、シリコンインターポーザ１１０には、貫通電極１１７を含む貫通電極構造１０３、不純物拡散層１２９、層間絶縁膜１２１、接続導体（配線１２５）、導電部材（バンプ電極１２３）、バンプ電極１０９等が設けられている。
一つのシリコンインターポーザ１１０には、複数の貫通電極構造１０３が設けられている。貫通電極構造１０３は、貫通電極１１７と側壁絶縁膜１１５とから構成されている。貫通電極１１７は、インターポーザ基板１０１を貫通する貫通孔中に埋設されており、貫通孔の側面を覆う側壁絶縁膜１１５により、側面においてインターポーザ基板１０１から絶縁されている。
なお、図３では、貫通電極１１７の側面全面が側壁絶縁膜１１５によって被覆された構成を例示したが、貫通電極１１７の側面と貫通孔側壁との導通が実用上問題ない程度に遮断されていれば、側壁絶縁膜１１５は貫通電極１１７の側面全面に設けられていなくてもよい。
不純物拡散層１２９は、インターポーザ基板１０１と同じ導電型（たとえば、ｐ型）の不純物が注入された領域であり、インターポーザ基板１０１の一方の面全面において、当該面の近傍に形成されている。また、不純物拡散層１２９の電位は、たとえばＧＮＤとなっている。
ＧＮＤライン１６１の領域においては、インターポーザ基板１０１の不純物拡散層形成面の上部には、配線１２５ａが形成されている。配線１２５ａは、インターポーザ基板１０１の不純物拡散層１２９と貫通電極１１７の一端とを接続する導体パターンである。また、インターポーザ基板１０１の不純物拡散層形成面の上部には、バンプ電極１２３と貫通電極１１７とを接続する配線１２５ｂがさらに設けられている。シリコンインターポーザ１１０上の配線１２５ａおよび配線１２５ｂは一定の幅で設けられ、インターポーザ基板１０１に対してマイクロストリップ構造になっており、特性インピーダンスが一定に保たれている。
ここでは、貫通電極１１７の不純物拡散層側端部に配線１２５ａの一方の端部が接続するとともに、配線１２５ａの他方の端部が不純物拡散層１２９に接触する接続領域１２７となっている。接続領域１２７においては、配線１２５ａがインターポーザ基板１０１の不純物拡散層１２９にオーミック接続されている。
また、同じ貫通電極１１７の端部に設けられた別の配線１２５ｂに、バンプ電極１２３が接続されている。ＩＮ、ＯＵＴまたはＶｄｄライン１６３の領域においては、貫通電極１１７は配線１２５ｂによってバンプ電極１２３に接続されているが、インターポーザ基板１０１の不純物拡散層１２９との接続領域１２７は設けられていない。ＩＮ、ＯＵＴまたはＶｄｄライン１６３の領域のシリコンインターポーザ１１０上の配線１２５ｂも一定の幅で設けられ、インターポーザ基板１０１に対してマイクロストリップ構造になっており、特性インピーダンスが一定に保たれている。
ＧＮＤライン１６１のバンプ電極１２３は、シリコンインターポーザの一方の面（不純物拡散層形成面）に搭載された第一半導体チップ１２２に設けられたＧＮＤ（接地）配線に接続される。また、ＩＮ、ＯＵＴまたはＶｄｄライン１６３のバンプ電極１２３は、それぞれ、シリコンインターポーザの一方の面（不純物拡散層形成面）に搭載された第一半導体チップ１２２に設けられた電源配線（Ｖｄｄ）、入力信号線（ＩＮ）、出力信号線（ＯＵＴ）または電源配線（Ｖｄｄ）に接続される。
本実施形態では、貫通電極１１７と不純物拡散層１２９とを接続する配線１２５ａと、当該貫通電極１１７と第一半導体チップ１２２のＧＮＤ配線とを接続する配線１２５ｂとが、いずれも、シリコンインターポーザ１１０の同じ面にある。また、インターポーザ基板１０１と配線１２５ａの接続部（サブコンタクト、接続領域１２７）は、ＧＮＤ端子と貫通電極１１７とを結ぶ経路の反対側に形成されている。
配線１２５は、層間絶縁膜１２１に覆われている。層間絶縁膜１２１の材料は、たとえばポリイミドである。また、バンプ電極１２３は、層間絶縁膜１２１に形成された開口部において、層間絶縁膜１２１から露出している。
なお、図３では、配線として、ＧＮＤライン１６１（サブコンタクトありの配線）とその他のライン、具体的にはＩＮ、ＯＵＴまたはＶｄｄライン１６３（サブコンタクトなしの配線）のみを示した。
また、図１のバンプ電極１０９は、半導体装置１００をさらに別の基板に搭載する際に用いられる外部接続端子である。
第一半導体チップ１２２は、シリコン基板１５１を備え、その素子形成面１１３が裏面を不純物拡散層１２９に対向している。第一半導体チップ１２２は、シリコン基板１５１を貫通する複数の貫通電極１５５、ＩＮ配線、ＯＵＴ配線、ＧＮＤ配線およびＶｄｄ配線を有する。また、素子形成面１１３には、ＰチャンネルＭＯＳトランジスタ１２６ａとＮチャンネルＭＯＳトランジスタ１２６ｂとからなるＣＭＯＳトランジスタ１２６を含む所定の素子が形成されている。一部の貫通電極１５５は、バンプ電極１０７を介して一部の貫通電極１１７に接続される。
ＩＮ配線は、ＣＭＯＳトランジスタ１２６のゲート電極に接続されている。また、ＯＵＴ配線は、ＣＭＯＳトランジスタ１２６のドレイン電極に接続されている。
第二半導体チップ１２０は、シリコン基板１５３を備え、その素子形成面１１１が不純物拡散層１２９の裏面に対向しており、所定の素子を備える。貫通電極１１７と素子形成面１１１に設けられた導電部材（不図示）とが、バンプ電極１０５により接続されている。
次に、半導体装置１００の製造方法を説明する。
本実施形態における製造方法は、以下の工程を含む。
ステップ１１：半導体材料により構成されたインターポーザ（シリコンインターポーザ１１０）を準備する、
ステップ１２：ＧＮＤ配線または電源（Ｖｄｄ）配線を備える第一半導体チップ１２２を準備する、
ステップ１３：シリコンインターポーザ１１０の一方の面に、第一半導体チップ１２２を搭載する、および
ステップ１４：シリコンインターポーザ１１０の他方の面に、第二半導体チップ１２０を搭載する。
以下、図９（ａ）〜図９（ｄ）を参照して、ステップ１１のシリコンインターポーザ１１０の準備工程をさらに詳細に説明する。図９（ａ）〜図９（ｄ）は、シリコンインターポーザ１１０の製造工程を示す断面図である。
まず、パッケージ基板とするインターポーザ基板１０１をオーミック接続可能な状態にする。基板が低抵抗であればそのままとし、抵抗が高ければイオン注入または固層拡散を行い、表層に低抵抗の不純物拡散層を形成する。ここでは、図９（ａ）に示したように、インターポーザ基板１０１の一方の面の近傍に、インターポーザ基板１０１と同じ導電型の不純物をイオン注入して、不純物拡散層１２９を形成する。インターポーザ基板１０１にイオン注入する不純物として、たとえば、Ａｓ、Ｐが挙げられる。
つづいて、インターポーザ基板１０１の所定の位置に、インターポーザ基板１０１を貫通する貫通電極を形成する。
ここでは、図９（ｂ）に示したように、インターポーザ基板１０１の不純物拡散層１２９の形成面の所定の位置を選択的に除去して複数の凹部１１９を形成する。そして、凹部１１９が形成されたインターポーザ基板１０１に側壁絶縁膜１１５となる絶縁膜を形成した後、凹部１１９を埋め込むように、貫通電極１１７となる導電膜を形成する。凹部１１９の外部に形成された絶縁膜および導電膜を除去して不純物拡散層１２９の表面を露出させる。
次に、図９（ｃ）に示したように、既知の再配線プロセスを利用して、不純物拡散層１２９の形成面に、所定のパターンの配線１２５ａ、配線１２５ｂおよび層間絶縁膜１２１を形成する。これらの配線は、たとえば、低温でシリサイドを形成するＴｉを最下層とする。また、配線形成工程において、ＧＮＤライン１６１の貫通電極１１７とインターポーザ基板１０１とを接続して導通させる。具体的には、少なくとも一つの配線１２５ａが、ＧＮＤ配線１６１の貫通電極１１７の一端と不純物拡散層１２９とを接続するようにする。なお、ＩＮ、ＯＵＴまたはＶｄｄライン１６３の貫通電極１１７とインターポーザ基板１０１とは電気的に接続しない。また、当該貫通電極１１７に、不純物拡散層１２９に接続しない別の配線１２５ｂを形成する。
層間絶縁膜１２１は、たとえば感光性ポリイミドをスピン塗布することにより形成する。
そして、リソグラフィーおよびエッチングにより層間絶縁膜１２１を選択的に除去して、不純物拡散層１２９に接触していない配線１２５ｂの所定の位置を露出させて、露出した配線１２５ｂに接続するバンプ電極１２３をめっき法により形成する。バンプ電極１２３は、貫通電極１１７と第一半導体チップ１２２とを接続する導電部材である。
その後、図９（ｄ）に示したように、裏面研削によりインターポーザ基板１０１を薄化して、側壁絶縁膜１１５および貫通電極１１７の端面を露出させる。以上により、シリコンインターポーザ１１０が得られる。
その後、ＭＣＭの組立にあたっては、シリコンインターポーザ１１０を基底としてデバイスチップの積層を行う。具体的には、ステップ１３およびステップ１４において、半導体チップとシリコンインターポーザ１１０とを垂直方向に積層して電気的に接続する。
このとき、インターポーザ基板１０１の不純物拡散層１２９に接続されたＧＮＤライン１６１の貫通電極１１７を、配線１２５およびバンプ電極１２３を介して第一半導体チップ１２２のＧＮＤ端子に接続する。つまり、ステップ１３の第一半導体チップ１２２の搭載工程において、シリコンインターポーザ１１０に設けられたＧＮＤライン１６１のバンプ電極１２３と第一半導体チップ１２２に形成されたＧＮＤ配線とを接続する。
また、その後、２層目以降の半導体チップを積層してもよい。このとき、２層目以降の半導体チップについても、ＧＮＤを第一半導体チップ１２２と共通とすることにより、２層目以降のチップのＥＳＤ破壊をさらに確実に抑制できる。また、デバイスチップの積層が終了したら、全体を樹脂でモールド封止することもできる。
なお、上記の説明では、シリコンインターポーザ１１０のＧＮＤラインをインターポーザ基板１０１と電気的に接続し、このＧＮＤラインを第一半導体チップ１２２に形成されたＧＮＤ配線と接続するように構成されているが、シリコンインターポーザ１１０のＶｄｄラインをインターポーザ基板１０１と電気的に接続し、このＶｄｄラインを第一半導体チップ１２２に形成されたＶｄｄ配線と接続する構成としてもよい。
次に、本実施形態の作用効果を説明する。
本実施形態においては、一つの貫通電極１１７に接続された配線１２５として、バンプ電極１２３を介して第一半導体チップ１２２のＧＮＤ配線またはＶｄｄ配線に接続されている配線１２５ｂと、不純物拡散層１２９に接続された配線１２５ａを設ける。これにより、
（ｉ）シリコンインターポーザ１１０上の配線１２５にコンタクト（接続領域１２７）を設けてインターポーザ基板１０１に接続し、インターポーザ基板１０１自体に溜まった電荷によるサージが基板外部に逃げるパスを形成し、かつ
（ｉｉ）パスになる配線を電源またはＧＮＤ用とし、電荷がデバイス入力段のゲート絶縁膜に流れ込まない構成が実現されている。
このように、マルチチップモジュールにシリコンインターポーザ１１０を用いた際に、ＧＮＤ配線またはＶｄｄ配線にインターポーザ基板１０１の電位を接続することにより、貫通電極１１７を有するシリコンインターポーザ１１０にアクティブなＥＳＤ保護素子を設けなくても、インターポーザ基板１０１からのＥＤＳ破壊を防ぎ、ＭＣＭの信頼性を向上させることができる。
この点について、図２（ａ）および図２（ｂ）を参照してさらに具体的に説明する。
図２（ａ）は、図１（ｂ）の構成に対応する。図２（ａ）では、シリコンインターポーザ１１０にコンタクトが設けられ、第一半導体チップ１２２の基板に接地されている。一方、図２（ｂ）では、シリコンインターポーザ２１０に図２（ａ）のようなコンタクトがなく、シリコンインターポーザ２１０に溜まった電荷が、ＩＮ端子を経由して第一半導体チップ２２２のＮチャンネルＭＯＳトランジスタ２２６ｂのゲート絶縁膜に流れ込み、絶縁を破壊している。なお、図２（ａ）および図２（ｂ）において、矢印は電荷が流れる経路を示し、星印は絶縁破壊の起こるポイントを示している。
組立で２つのチップを接続した時や静電気にさらされた時など、インターポーザに高電圧がかかる場合を考える。２つのチップ間に電位差が生じると、電位差を解消するためにサージ電流が流れるが、電流の大きさは大きなキャパシタを構成する基板−基板間で最も大きくなる。インターポーザからデバイスへと電流が流れる時、本実施形態の構成になっていない図２（ｂ）では、ゲート絶縁膜の破壊が起こる可能性が高い。
図２（ｂ）のように、シリコンインターポーザ２１０の基板が導体に接続していなかった場合、サージはいずれか一番弱い任意のラインの絶縁膜を破壊して配線に流れ込む。それが図２（ｂ）中の星印部の入力端子であった場合、基板へ流れる電流が、第一半導体チップ２２２の星印のゲート絶縁膜へダイレクトに流れ、絶縁を破壊して基板へと流れる。絶縁膜を通して電流が流れた場合、通過した電荷量の関数として絶縁膜自体の耐圧低下や絶縁破壊などの劣化が起こり、デバイスの不良を起こす。基板が入力信号線にコンタクトを経由して配線されていた場合も同様で、電位差を解消するための電流のうち、最も大きな電流はゲート絶縁膜を通して流れてしまう。従ってデバイスの不良が起きてしまう。
これに対し、図２（ａ）では、シリコンインターポーザ１１０に導体が直接配線されていて、かつその配線が、第一半導体チップ１２２のＧＮＤに接続されている。この場合、二つの基板間に流れる電流のうちの大部分は、ＧＮＤ端子から、第二半導体チップ１２０のシリコン基板１５１に流れ込み、ゲート絶縁膜を通過しない経路で移動する。従って、ゲート絶縁膜を通る電流は最大でもゲートにつながる配線の容量分程度である。そのためゲート絶縁膜を劣化させるファクターである通過電荷量は、図２（ｂ）の場合に比較して、極めて小さい。このため、ゲート絶縁膜へのダメージが最小に抑えられ、基板にサージがかかってもデバイスは壊れず、ＭＣＭの信頼性は飛躍的に高まることになる。
また、図２（ａ）に示したように、貫通電極１１７を経由して不純物拡散層１２９をＧＮＤに接続した時のように、ＧＮＤ端子をサージのパスとして、基板と基板が途中にＰＮ接合なく配線されていれば、ショットキーバリアもなく、より一層抵抗が小さいため、さらにゲート絶縁膜へのダメージを抑え、信頼性を高めることができる。
このように、本実施形態では、シリコンインターポーザ１１０に保護素子を設けなくても、シリコンインターポーザ１１０からのＥＳＤ放電が、デバイスの入力段に入らないことが保証され、ゲート絶縁膜の破壊のリスクを下げることができ。そのためモジュールの信頼性を向上させることが可能である。
ところで、貫通電極を有しないインターポーザの場合には、インターポーザ基板と配線との間に非常に厚く絶縁膜層を設けることにより、予想されるＥＳＤの範囲内で絶縁破壊を起きないようにするという方法も考えられる。
それに対し、本実施形態のシリコンインターポーザ１１０は、貫通電極１１７を有している。この場合、ＥＳＤ破壊への対策を講じないと、側壁絶縁膜１１５を経由するサージが生じる懸念がある。
側壁絶縁膜１１５は、たとえば数μｍ以上厚くはできないため、たとえば貫通電極１１７の直径が１０μｍ程度のとき、側壁絶縁膜１１５をたとえば２〜３μｍ以上にすることはできない。また、貫通電極１１７のピッチが狭く、物理的に間隔をそれ以上狭くできないこともある。また、貫通電極１１７の抵抗を低下させる観点では、金属電極を太くすることになるため、この点でも、一定厚さ以上の側壁絶縁膜１１５は作れない。たとえば、５０μｍピッチ、導体径４０μｍで貫通電極１１７を設けた場合、側壁絶縁膜１１５の厚さは５μｍ程度までとなる。
このような構成では、貫通電極を有しないインターポーザのように、５μｍ以上の厚さの樹脂で絶縁して電荷が流れ込まないよう完璧にガードすることは困難である。つまり、貫通電極１１７を備えるシリコンインターポーザ１１０においては、インターポーザ基板１０１と貫通電極１１７の間の絶縁が比較的弱いことを考慮して設計しないと信頼性を落としてしまう。
そこで、本実施形態においては、電荷が主に導体配線（配線１２５ａおよび配線１２５ｂ）を通じてインターポーザ基板１０１からシリコン基板１５１またはシリコン基板１５３のＧＮＤ配線またはＶｄｄ配線に流れるようにする。これにより、インターポーザ基板１０１と貫通電極１１７とに設けられた側壁絶縁膜１１５を厚くすることができない場合にも、側壁絶縁膜１１５を破壊するモードのサージを防ぐことができるため、信頼性を向上させることができる。
また、サージは、使用時だけではなく、ＭＣＭの製造時や、ボードへの実装の際にも生じる。ＭＣＭの製造の際を例にとって考えると、シリコンインターポーザを基底にしてデバイスを搭載する場合に、下の半導体チップの基板が帯電したままでデバイスチップをマウントすることがある。たとえば積層直前に端子部の洗浄のためプラズマ洗浄を行うと帯電するので、帯電が解消されないうちにもう一方のチップと接合された場合二つのチップ間に電位差が生じ、ＥＳＤ放電が起こる。
また、フラックス洗浄などの際に絶縁性の高い洗浄液でＭＣＭを洗浄した場合、静電気のために外部にさらされている面積に応じて電荷が溜まることがある。この場合も最も広い面積で暴露されている基板に最も多く電荷が溜まる。この場合も二つのチップ間に電位差が生じ、ＥＳＤ破壊が起こる。組立工程の途中では外部接続端子が形成されておらず、モジュール外部に電荷が放出されるパスを用意できない。そういった場合、モジュール内部で電位が一定になるよう放電するか、基板を経由して外部へ電荷が放出される。この時基板とモジュール中の別のチップがあらかじめ接続されていないと、最も弱い部分の絶縁膜を破壊して予測できない配線に電荷が流れ込み、デバイスのＥＳＤ破壊を起こしてしまう。
また、モジュール全体が帯電している時に一部の外部端子から環境雰囲気中に電荷が放出される場合にもＥＳＤ破壊が起こる。
通常のＭＯＳＦＥＴにおいては、外部端子に対して基板からの放電経路を持っているので絶縁膜を破壊せずに放電できる場合であっても、インターポーザからの放電経路を形成していなかった場合、インターポーザからの放電がいずれかの絶縁膜の破壊によって起こり、特定の箇所に急激に大きな電圧がかかり、ＥＳＤ破壊を起こしてしまう。
本実施形態の構成により、こうしたＥＳＤ破壊についても、効果的に抑制することができる。
また、背景技術の項で前述した特許文献１においては、スイッチング機能を持たず本来能動素子の必要ないインターポーザ基板に素子を作らなくてはならなくなり、製造工程の複雑化による製造難易度の上昇につながるのに対し、本実施形態では、そのような製造工程の煩雑化がなく、簡便で確実に装置の信頼性を向上させることができる。よって、たとえばＰＮ接合を用いた素子をシリコンインターポーザ１１０に設けなくても、ＥＳＤ破壊を防ぐことができる。
また、半導体装置１００では、インターポーザ基板１０１の表面に不純物拡散層１２９を設け、ショットキーバリアなく配線１２５とインターポーザ基板１０１とが接続されている。このため、より低抵抗でサージを逃がしやすい電流パスを形成することができる。また、シリコンインターポーザ１１０の基板電位をコントロールすることが可能になり、インピーダンスマッチングによって基板電位のふらつきによる伝送特性の悪化を防止することができる。
なお、半導体装置１００では、図３に示したように、配線１２５ａと不純物拡散層１２９との接触部（サブコンタクト部）、つまり接続領域１２７が、貫通電極１１７とＶｄｄ配線またはＧＮＤ配線との接続経路以外の導通経路に設けられているが、これらは別経路に設ける場合には限られない。
図４は、バンプ電極１２３と貫通電極１１７とを接続する配線１２５ｃが、不純物拡散層１２９と接触している構成を示す断面図である。
図３では、接続領域１２７を定常電流パスから外れたところに配置されている。これにより、図４に示した構成に比べて、接続領域１２７に電流が流れたときの接続領域１２７における金属のエレクトロマイグレーションおよびそれによる配線１２５とインターポーザ基板１０１とのオープン不良の発生を抑制し、インターポーザ基板１０１と配線１２５とをより一層確実に接続することができる。したがって、図３の構成のほうが、図４の構成と比較して、より一層好ましい構成である。
また、図１では、半導体装置１００がシリコンインターポーザ１１０と二つの半導体チップを備える構成を例示したが、積層される半導体チップの数に特に制限はない。
図７は、本実施形態におけるＭＣＭの別の構成を示す断面図である。図７に示した半導体装置は、ＣｏＣ（チップ・オン・チップ）タイプのＭＣＭ多段タイプである。図７の装置の基本構成は、図１の装置と同様であるが、第一半導体チップ１２２上に、さらに第一半導体チップ１２２とバンプ電極１６５を介して電気的に接続されている第三半導体チップ１３６が積層されている点が異なる。第三半導体チップ１３６にも、貫通電極１６７が設けられている。
このような構成においても、図１に示した装置と同様の作用効果が得られる。
以下の実施形態においては、ＭＣＭスタック構成が異なる半導体装置について、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
図５は、本実施形態における半導体装置の構成を示す断面図である。
図５に示した半導体装置の基本構成は、図１に示した半導体装置（第一の実施形態）と同様であるが、第一半導体チップ１２２がシリコンインターポーザ１１０に対してフェイスダウンで接続されており、第一半導体チップ１２２に貫通電極が設けられていない点が異なる。
第一半導体チップ１２２の素子形成面１３３に設けられた電極１３５と貫通電極構造１０３中の貫通電極１１７とが、バンプ電極１３１により電気的に接続されている。
図５に示したＣｏＣタイプのＭＣＭ多段タイプの装置の場合にも、シリコンインターポーザ１１０のインターポーザ基板１０１と貫通電極１１７とが配線１２５ａ（図５では不図示）を介して電気的に接続されているため、シリコンインターポーザ１１０に設けられた配線１２５ａ（図５では不図示）を、配線１２５ｂ（図５では不図示）を介して第一半導体チップ１２２のＧＮＤ配線またはＶｄｄ配線に接続することにより、第一の実施形態と同様の作用効果が得られる。
（第三の実施形態）
図６は、本実施形態における半導体装置の構成を示す断面図である。
図６に示した半導体装置の基本構成は、図１に示した半導体装置（第一の実施形態）と同様であるが、図６においては、第一半導体チップ１２２上に、さらに第二半導体チップ１２８および第三半導体チップ１３０が積層されている。第二半導体チップ１２８および第三半導体チップ１３０は、第一半導体チップ１２２同様、素子形成面を上にして積層されており、それぞれ、貫通電極１７３および貫通電極１７５を備える。シリコンインターポーザ１１０の貫通電極１１７は、バンプ電極１２３を介して第一の半導体チップ１２２の貫通電極１５５に接続され、第一の半導体チップ１２２の貫通電極１５５はバンプ電極１６９を介して第二半導体チップ１２８の貫通電極１７３に接続され、第二の半導体チップ１２８の貫通電極１７３はバンプ電極１７１を介して第三半導体チップ１３０の貫通電極１７５に接続されている。また、図６においては、シリコンインターポーザ１１０が裏面においてＢＧＡ（Ball Grid Array）基板等の樹脂基板１２４上に搭載されている。樹脂基板１２４の裏面には、バンプ電極１３７が設けられている。
このようなＣｏＣ（Chip on Chip）タイプのＭＣＭで樹脂基板とのインターフェイス形式の装置の場合にも、シリコンインターポーザ１１０のインターポーザ基板１０１と貫通電極１１７とが配線１２５ａによって接続されているため、シリコンインターポーザ１１０に設けられた配線１２５ａ（図６では不図示）を、配線１２５ｂ（図６では不図示）を介して第一半導体チップ１２２のＧＮＤ配線またはＶｄｄ配線に接続することにより、第一の実施形態と同様の作用効果が得られる。
（第四の実施形態）
図８は、本実施形態における半導体装置の構成を示す断面図である。
図８に示した半導体装置は、半導体モジュールの中間にシリコンインターポーザ１１０が設けられており、シリコンインターポーザ１１０が接続ピッチの変換用として機能するタイプの装置である。この装置の基本構成は、図６に示した半導体装置（第三の実施形態）と同様であるが、図８では、樹脂基板１２４とシリコンインターポーザ１１０との間に、シリコンインターポーザ１１０側から第一半導体チップ１３２、第二半導体チップ１３４、第三半導体チップ１３６および第四半導体チップ１３８が設けられている。第一〜第四半導体チップは、それぞれ、貫通電極１８１、貫通電極１８２、貫通電極１８３および貫通電極１８４を備える。さらに、シリコンインターポーザ１１０の貫通電極１１７は、バンプ電極１２３を介して第一半導体チップ１３２の貫通電極１８１に接続され、第一半導体チップ１３２の貫通電極１８１は、バンプ電極１８６を介して第二半導体チップ１３４の貫通電極１８２に接続され、第二半導体チップ１３４の貫通電極１８２は、バンプ電極１８７を介して第三半導体チップ１３６の貫通電極１８３に接続され、第三半導体チップ１３６の貫通電極１８３は、バンプ電極１８８を介して第四半導体チップ１３８の貫通電極１８４に接続されている。また、図８では、シリコンインターポーザ１１０の上面に、貫通電極を有しない第五半導体チップ１４０がフェイスダウンで搭載されている。
図８では、シリコンインターポーザ１１０の両面に半導体チップが搭載されており、シリコンインターポーザ１１０に設けられた外部接続端子が、これらの半導体チップとの接続端子からなる。シリコンインターポーザ１１０の基板はモジュールの中に組み込まれた形になっており、上下をチップが覆っているため、直接外に接続する端子を持たない。
このようなＣｏＣタイプのＭＣＭで樹脂基板とのインターフェイス形式の装置の場合にも、シリコンインターポーザ１１０のインターポーザ基板１０１と貫通電極１１７とが配線１２５ａによって接続されているため、シリコンインターポーザ１１０に設けられた配線１２５ａ（図８では不図示）を配線１２５ｂ（図８では不図示）を介して第一半導体チップ１３２のＧＮＤ配線またはＶｄｄ配線に接続することにより、第三の実施形態と同様の作用効果が得られる。
また、シリコンインターポーザ１１０は、パッケージ基板の代わりとしてだけでなく、チップ間接続のコネクタとしても使用可能である。そのため、図８のような層構成をとることがあるが、この場合、シリコン基板には外部端子がないので仮に電荷が溜まったとしても逃げ場はない。基板の電荷を逃がすパスが必要だが、たとえば第五半導体チップ１４０の電源またはＧＮＤにシリコンインターポーザ１１０の基板を接続することにより、貫通配線を増やさなくて済み、製造工程を簡素化することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態に示したＭＣＭの積層様式は例示であり、半導体チップの積層数およびシリコンインターポーザ１１０に対する半導体チップの積層面に特に制限はない。
実施形態における半導体装置の構成を示す図である。 実施形態における半導体装置の構成を示す図である。 実施形態における半導体装置のインターポーザの構成を示す断面図である。 実施形態における半導体装置のインターポーザの構成を示す断面図である。 実施形態における半導体装置の構成を示す断面図である。 実施形態における半導体装置の構成を示す断面図である。 実施形態における半導体装置の構成を示す断面図である。 実施形態における半導体装置の構成を示す断面図である。 実施形態における半導体装置のインターポーザの製造工程を示す断面図である。
符号の説明
１００ 半導体装置
１０１ インターポーザ基板
１０３ 貫通電極構造
１０５ バンプ電極
１０７ バンプ電極
１０９ バンプ電極
１１０ シリコンインターポーザ
１１１ 素子形成面
１１３ 素子形成面
１１５ 側壁絶縁膜
１１７ 貫通電極
１１９ 凹部
１２０ 第二半導体チップ
１２１ 層間絶縁膜
１２２ 第一半導体チップ
１２３ バンプ電極
１２４ 樹脂基板
１２５ａ 配線
１２５ｂ 配線
１２５ｃ 配線
１２６ ＣＭＯＳトランジスタ
１２６ａ ＰチャンネルＭＯＳトランジスタ
１２６ｂ ＮチャンネルＭＯＳトランジスタ
１２７ 接続領域
１２８ 第二半導体チップ
１２９ 不純物拡散層
１３０ 第三半導体チップ
１３１ バンプ電極
１３２ 第一半導体チップ
１３３ 素子形成面
１３４ 第二半導体チップ
１３５ 電極
１３６ 第三半導体チップ
１３７ バンプ電極
１３８ 第四半導体チップ
１４０ 第五半導体チップ
１５１ シリコン基板
１５３ シリコン基板
１５５ 貫通電極
１６１ ＧＮＤライン
１６３ ＩＮ、ＯＵＴまたはＶｄｄライン
１６５ バンプ電極
１６７ 貫通電極
１６９ バンプ電極
１７１ バンプ電極
１７３ 貫通電極
１７５ 貫通電極
１８１ 貫通電極
１８２ 貫通電極
１８３ 貫通電極
１８４ 貫通電極
１８６ バンプ電極
１８７ バンプ電極
１８８ バンプ電極
２１０ シリコンインターポーザ
２２２ 第一半導体チップ
２２６ ＣＭＯＳトランジスタ
２２６ａ ＰチャンネルＭＯＳトランジスタ
２２６ｂ ＮチャンネルＭＯＳトランジスタ

Claims (8)

  1. 半導体材料により構成されたインターポーザと、
    前記インターポーザの一方の面に搭載された第一半導体チップと、
    を含み、
    前記インターポーザを貫通するとともに側面において前記インターポーザから絶縁された貫通電極と、
    前記貫通電極の一端と前記インターポーザとを接続し、前記インターポーザにオーミック接続される接続導体と、
    が設けられ、
    前記貫通電極が、前記第一半導体チップに設けられた電源配線またはＧＮＤ配線に接続され、
    前記インターポーザの一方の面の近傍に不純物拡散層が設けられ、前記接続導体の一部は前記不純物拡散層に接触して設けられており、
    前記接続導体と前記不純物拡散層との接触部が、前記貫通電極と前記電源配線または前記ＧＮＤ配線との接続経路以外の導通経路に設けられた、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記インターポーザの他方の面に、第二半導体チップが搭載されており、
    前記インターポーザに設けられた外部接続端子が、前記第一または第二半導体チップとの接続端子からなる、半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記インターポーザの他方の面側に、樹脂基板が位置し、
    前記インターポーザは、前記樹脂基板上に搭載されている半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記樹脂基板は、前記インターポーザを搭載する面と反対側の面にバンプ電極を有する半導体装置。
  5. 請求項１、３および４のいずれか１項に記載の半導体装置において、
    前記第一半導体チップは、前記インターポーザと対峙する面から逆側の面に貫通する貫通電極を有し、
    前記第一半導体チップの前記逆側の面に、第二半導体チップが搭載されている半導体装置。
  6. 半導体材料により構成されたインターポーザと、
    前記インターポーザの一方の面に搭載された第一半導体チップと、
    前記インターポーザの他方の面に搭載された第二半導体チップと、
    を含み、
    前記インターポーザを貫通するとともに側面において前記インターポーザから絶縁された貫通電極と、
    前記貫通電極の一端と前記インターポーザとを接続する接続導体と、
    が設けられ、
    前記貫通電極が、前記第一半導体チップに設けられた電源配線またはＧＮＤ配線に接続され、
    前記インターポーザに設けられた外部接続端子が、前記第一または第二半導体チップとの接続端子からなる、半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記接続導体が、前記インターポーザにオーミック接続された、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記インターポーザの一方の面の近傍に、不純物拡散層が設けられ、
    前記接続導体が、前記不純物拡散層に接続される、半導体装置。
JP2007038868A 2007-02-20 2007-02-20 半導体装置 Expired - Fee Related JP4970979B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007038868A JP4970979B2 (ja) 2007-02-20 2007-02-20 半導体装置
US12/033,917 US7795713B2 (en) 2007-02-20 2008-02-20 Semiconductor device and method for producing the same
CN2008100812329A CN101252118B (zh) 2007-02-20 2008-02-20 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038868A JP4970979B2 (ja) 2007-02-20 2007-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2008205145A JP2008205145A (ja) 2008-09-04
JP4970979B2 true JP4970979B2 (ja) 2012-07-11

Family

ID=39705942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038868A Expired - Fee Related JP4970979B2 (ja) 2007-02-20 2007-02-20 半導体装置

Country Status (3)

Country Link
US (1) US7795713B2 (ja)
JP (1) JP4970979B2 (ja)
CN (1) CN101252118B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
JP5078808B2 (ja) * 2008-09-03 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2010067916A (ja) * 2008-09-12 2010-03-25 Panasonic Corp 集積回路装置
KR101586495B1 (ko) * 2009-01-09 2016-01-19 삼성전자주식회사 인터포저 및 집적회로 칩 내장 인쇄회로기판
JP5578808B2 (ja) * 2009-05-15 2014-08-27 新光電気工業株式会社 半導体パッケージ
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
US8866258B2 (en) * 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
JP5801531B2 (ja) * 2009-10-16 2015-10-28 ルネサスエレクトロニクス株式会社 半導体パッケージ及びその製造方法
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US9059026B2 (en) * 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
JP5636886B2 (ja) * 2010-11-08 2014-12-10 信越半導体株式会社 絶縁破壊寿命シミュレーション方法及びシリコンウェーハ表面の品質評価方法
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
US9627337B2 (en) * 2011-03-31 2017-04-18 Novatek Microelectronics Corp. Integrated circuit device
KR20130007371A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 패키지
US8760255B2 (en) 2011-08-10 2014-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contactless communications using ferromagnetic material
US20130154109A1 (en) * 2011-12-16 2013-06-20 Lsi Corporation Method of lowering capacitances of conductive apertures and an interposer capable of being reverse biased to achieve reduced capacitance
US8513795B2 (en) 2011-12-27 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC configuration with contactless communication
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9041152B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
US9960227B2 (en) 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US20150137342A1 (en) * 2013-11-20 2015-05-21 Marvell World Trade Ltd. Inductor/transformer outside of silicon wafer
US10468381B2 (en) 2014-09-29 2019-11-05 Apple Inc. Wafer level integration of passive devices
US9461017B1 (en) * 2015-04-13 2016-10-04 Globalfoundries Inc. Electronic package that includes a plurality of integrated circuit devices bonded in a three-dimensional stack arrangement
KR101864939B1 (ko) * 2016-08-31 2018-06-05 세메스 주식회사 반도체 소자 테스트 장치
JP2021052181A (ja) * 2019-09-20 2021-04-01 太陽誘電株式会社 インダクタ
US20210193579A1 (en) * 2019-12-23 2021-06-24 Intel Corporation Embedded die architecture and method of making
US20230095162A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Semiconductor Devices and Methods for Forming a Semiconductor Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629456A (ja) 1992-07-11 1994-02-04 Hitachi Ltd 半導体装置
JPH0831976A (ja) * 1994-07-15 1996-02-02 Sony Corp シリコン両面実装基板及びその製造方法
JP2004228393A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法
JP4343044B2 (ja) * 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP4678720B2 (ja) * 2005-05-31 2011-04-27 三洋電機株式会社 回路基板およびその製造方法、半導体装置およびその製造方法
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance

Also Published As

Publication number Publication date
CN101252118B (zh) 2011-01-19
US7795713B2 (en) 2010-09-14
JP2008205145A (ja) 2008-09-04
CN101252118A (zh) 2008-08-27
US20080197491A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP4970979B2 (ja) 半導体装置
US8344515B2 (en) Semiconductor device
CN101038912B (zh) 具有改善的静电放电保护功能的半导体器件
US6933551B1 (en) Large value, compact, high yielding integrated circuit capacitors
CN108695264B (zh) 半导体器件
US8338890B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9633989B2 (en) ESD protection device
JP2004063761A (ja) 半導体装置
CN212230426U (zh) 集成电路装置
CN108028234B (zh) 半导体芯片、半导体器件以及电子器件
US7122748B2 (en) Semiconductor device having packaging structure
JP6269639B2 (ja) Ｅｓｄ保護デバイス
JP3116916B2 (ja) 回路装置、その製造方法
US8125041B2 (en) Semiconductor device
KR100983409B1 (ko) 반도체 집적회로장치
JP2009071173A (ja) 半導体装置
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2008205375A (ja) 半導体装置及びその製造方法
JP2005026582A (ja) 半導体装置及びその半導体装置の製造方法
KR20230129219A (ko) 정전 방전 회로 및 이의 형성 방법
US7875954B2 (en) Semiconductor chip
KR102163602B1 (ko) 실리콘-전도층-실리콘 스택 구조의 반도체 소자
JP2007134552A (ja) 半導体装置
CN112185954B (zh) 垂直式双极性晶体管装置
JP4746734B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees