CN101038912B - 具有改善的静电放电保护功能的半导体器件 - Google Patents
具有改善的静电放电保护功能的半导体器件 Download PDFInfo
- Publication number
- CN101038912B CN101038912B CN2007100857768A CN200710085776A CN101038912B CN 101038912 B CN101038912 B CN 101038912B CN 2007100857768 A CN2007100857768 A CN 2007100857768A CN 200710085776 A CN200710085776 A CN 200710085776A CN 101038912 B CN101038912 B CN 101038912B
- Authority
- CN
- China
- Prior art keywords
- pattern
- pad
- active region
- metal
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 142
- 239000002184 metal Substances 0.000 claims description 142
- 230000003068 static effect Effects 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 21
- 238000003466 welding Methods 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 230000001012 protector Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002153 concerted effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B3/00—Measuring instruments characterised by the use of mechanical techniques
- G01B3/10—Measuring tapes
- G01B3/1084—Tapes combined with arrangements for functions other than measuring lengths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B3/00—Measuring instruments characterised by the use of mechanical techniques
- G01B3/30—Bars, blocks, or strips in which the distance between a pair of faces is fixed, although it may be preadjustable, e.g. end measure, feeler strip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件，包括：含有多个保护二极管的二极管区域；与二极管区域的上部交叠的焊盘区域，多个保护二极管形成在衬底上的阱区中；焊盘区域具有对应于外部连接端安装的焊盘；接触插塞单元，其将构成二极管区域的多个有源区域中的至少一个与二极管区域内的焊盘连接。接触插塞单元包括：第一通路接触部分，其将上部金属层和下部金属层电连接；第二通路接触部分，其将焊盘区域和上部金属层电连接并位于焊盘区域和上部金属层之间；以及金属接触部分，其将下部金属层与有源区域电连接并交叠地位于第一通路接触部分的垂直下部。下部金属层包括：具有对应于所述二极管区域的第一导电有源区域延伸的栅极框架形状的第一图案；以及矩形形状的第二图案。
Description
技术领域
本公开涉及半导体集成电路，更具体而言，涉及半导体集成电路中焊盘(pad)与静电放电保护器件之间的电连接。
背景技术
半导体器件正变得更加高度集成且在越来越高的时钟速度下工作，由此导致更高性能的电子系统被制造出来。上述更高性能的电子系统包括例如便携式多媒体播放器、个人计算机或电子通信装置。因此，集成电路芯片制造者设法根据减小的临界尺寸来制造芯片内部电路。
然而，静电有可能显著损坏包括集成电路芯片的电子装置。因而，为了保护内部电路免受静电影响，通常在集成电路芯片的输入或输出路径内应用保护器件，并在发货前通过ESD(静电放电)测试来测试各种类型的集成电路。
例如，USP No.5,514,892描述了一种静电放电保护器件，其含有设置在引线键合焊盘下部的二极管。
制造者已使用了利用低电阻的硅化物工艺以用于制造半导体集成电路，从而得到更高性能的半导体器件。然而，以上硅化物工艺有可能导致关于静电放电保护的某些困难，比如，在利用该工艺时芯片内的寄生二极管的电容可能较小。例如，此处寄生二极管可能寄生地形成在连接到比如金属氧化物半导体场效应晶体管(MOSFET)的输入/输出端的源极/漏极与其上形成有所述源极/漏极的衬底或阱之间。此外，保护二极管由于静电而具有相当大的负载，由此使有限占据区域内的耐压特性(pressure resistancecharacteristic)可能相对显著。换言之，可能相对地更加难以保护通过硅化物工艺形成的半导体集成电路中的ESD，因此芯片设计者试图获得改善的ESD保护水平。
例如，在芯片内利用图1所示的ESD保护器件时，芯片设计者利用了比如图2所示的测试模式执行了对于ESD故障机制的各种分析，从而提供了其中ESD保护可能未能执行芯片测试的情况。
图1示出了施加到常规半导体集成电路中的焊盘的有线的保护器件。图2示出了常规半导体集成电路中的各种静电放电应力模式。
在图2中，四种模式PS(引脚至VSS正)模式，NS(引脚至VSS负)模式，PD(引脚至VDD正)模式和ND(引脚至VDD负)模式表示了来自静电的应力的模型。这四种模式属于与HBM(人体模型)或MM(机器模型)相关、以及与CDM(改变的器件模型)相关的应力。在PS模式和PD模式中，正静电输入到芯片的引脚，在NS模式和ND模式中，负静电输入到芯片的引脚。
参照图1，集成电路包括连接在电源电压VDD与接地电压VSS之间的内部电路8。在图1所示的集成电路中，比如键合焊盘(bonding pad)的焊盘2通过连接点NO1连接到静电放电保护二极管4和6。而且在图1中，可以在电源电压VDD与接地电压VSS之间连接用于限制电压的箝位电路，并且焊盘2可以对应于比如输入引脚、输出引脚或者输入/输出引脚的引脚而安装。
p型二极管4是静电放电保护二极管，以在正静电从电源电压VDD流向焊盘2时将静电放电到电源电压(VDD)线。n型二极管6是静电放电保护二极管，以在负静电从接地电压VSS流向焊盘2时将静电放电到接地电压(VSS)线。如图1所示，当静电电压以超过导通电压电平的电平流向每个二极管4、6时，每个二极管4、6导通。因此，基于静电电压的电流通过各个二极管4和6被排放到电源电压VDD和接地电压VSS而没有流入到内部电路8中，因而能够保护集成电路芯片的内部电路免受静电的影响。
图1的保护二极管可以设置在焊盘2之下，如图3所示，从而减小芯片尺寸。图3是示出其中图1的保护器件形成在衬底上的实例的示意性截面图。
参照图3，在衬底50上，形成了其中存在n型离子的n型阱60以及其中存在p型离子的p型阱70。形成在n型阱60中的高浓度扩散区域62、64和65构成了图1的p型二极管4，并且p型阱70的高浓度扩散区域72、74和75构成了图1的n型二极管6。在扩散区域之中，区域62、74和75是在p型离子的高浓度注入之后扩散的区域，而区域72、64和65是在n型离子的高浓度注入之后扩散的区域。扩散区域62和72通过相应的连接线CP1和CP2连接到连接点NO1，连接点NO1电连接到焊盘2的下部。区域64和75分别连接到电源电压VDD的线1和接地电压VSS的线3。通过图3中的截面结构图，区域65看起来与区域64隔开，但区域65和64是基本相同的扩散区域。同样地，区域74是与区域75相同的扩散区域。
在于衬底上形成图1所示的ESD保护二极管时，布局依赖性显著。因此，所希望的是将所述ESD保护二极管形成在焊盘2之下，如图3的截面结构中所示。然而，焊盘2具有被引线键合的键合区域BA以电连接到相应的引脚，因而键合力施加到下层。因此，需要在形成电接触结构时仔细考虑。
在常规技术中，ESD保护器件形成在相应的焊盘之下以减小芯片尺寸。然而，对于上述常规的半导体器件，还产生了在焊盘与保护器件之间连接部分中的对于耐压性的弱化部分，而这又可能导致半导体器件中的静电击穿。
因此，需要一种半导体器件，其能够改善静电放电保护而不增大器件尺寸，并还提供了抵抗静电的改善的耐压特性。
发明内容
本发明的某些示例性实施例提供了一种半导体器件，其能够改善静电放电保护而不增大器件尺寸，还提供了抵抗静电的增大的耐压性。
本发明的某些示例性实施例提供了一种半导体器件中焊盘的下部连接结构，其具有抵抗键合力的耐久性。
本发明的某些示例性实施例提供了一种保护器件与键合焊盘之间的电连接结构以及其连接方法，其能够改善静电放电保护器件的耐压特性。
本发明的某些示例性实施例提供了一种半导体存储装置中焊盘的下部连接结构，其含有对静电击穿有抵抗性的接触结构。
本发明的某些示例性实施例提供了一种静电放电保护器件和键合焊盘之间的改善的布局，其含有在其上形成有保护器件的区域的上部与焊盘之间的通路接触。
本发明的某些示例性实施例提供了在应用了硅化物形成工艺的高度集成的半导体存储装置中改善了抵抗静电的耐压性的接触连接结构。
本发明的某些示例性实施例提供了一种改善的金属层的布局结构，其能够改善形成在金属接触上部的金属层的图案并分散静电流入中的电流集中。
根据一示例性实施例，提供了一种半导体器件。所述半导体器件包括含有多个保护二极管的二极管区域以及与所述二极管区域的上部交叠的焊盘区域。所述焊盘区域含有对应于外部连接端安装的焊盘。所述半导体器件还包括将构成所述二极管区域的多个有源区域中的至少一个与所述二极管区域内的焊盘连接的接触插塞单元。
所述接触插塞单元可以包括通路接触部分以将上部金属层和下部金属层电连接。所述通路接触部分连接到所述焊盘并位于所述焊盘的下部，并且所述下部金属层位于所述上部金属层的下部。所述接触插塞单元还包括金属接触部分，其将所述下部金属层与所述有源区域电连接并交叠地位于所述通路接触部分的垂直下部。所述通路接触部分和所述金属接触部分可以分别含有多个单元通路接触和多个单元金属接触。
所述下部金属层的图案可以由第一图案以及矩形形状的第二图案构成，所述第一图案具有对应于所述二极管区域的第一导电有源区域延伸的栅极框架(gate frame)形状，所述第二图案与所述第一图案一起形成网状结构，并且与所述第一图案敞开区域之内的所述第一图案的单元栅极框架隔离，对应于所述二极管区域的第二导电有源区域。
所述二极管区域的第一导电有源区域可以具有与所述二极管区域之内的所述第一图案基本相同的形状，并且所述二极管区域的第二导电有源区域可以具有与所述二极管区域之内的第二图案基本相同的形状。所述外部连接端可以是用于传输信号的引脚。所述保护二极管可以是p型二极管以排放正静电从而在正电压的静电流入所述焊盘时保护内部电路，或者可以是n型二极管以排放负静电从而在负电压的静电流入所述焊盘时保护内部电路。
而且，所述多个有源区域之一可以通过所述二极管区域外部的电源连接金属接触连接到电源线。所述电源线可以是接收电源电压或接地电压的线。
如果所述第一导电有源区域是高浓度n型扩散区域，则所述第二导电有源区域可以是高浓度p型扩散区域。所述焊盘可以是输入焊盘、输出焊盘或输入/输出焊盘。
同时，如果通过镶嵌工艺形成的金属层进一步形成在所述金属接触部分的下部，则可以在所述金属接触部分的下部进一步形成钨接触部分。
根据本发明的一示例性实施例，提供了一种半导体器件中的焊盘的下部连接结构。所述半导体器件中的焊盘的下部连接结构包括含有第一导电有源区域和第二导电有源区域的保护器件，所述第一导电有源区域具有形成在衬底的阱区中的延伸的栅极框架形状，所述第二导电有源区域在所述栅极框架的敞开区域内与所述第一导电有源区域隔离。所述下部连接结构还包括含有第一图案和矩形形状的第二图案的第一金属层，所述第一图案具有与所述第一导电有源区域上所述延伸的栅极框架形状交叠的形状，所述第二图案与同一层上的所述第一图案一起形成网状结构，并且与所述第一图案的敞开区域之内的所述第一图案的单元栅极框架隔离，对应于所述第二导电有源区域。此外，所述下部连接结构还包括：形成在所述第一金属层上的第二金属层；从上侧覆盖所述保护器件的焊盘，所述焊盘形成在所述第二金属层上并连接到外部连接引脚；接触单元，其含有将所述焊盘与所述第二金属层电连接的第二通路接触部分以及将所述第二导电有源区域的垂直上部的所述第一金属层的第二图案与所述第二金属层电连接的第一通路接触部分，以及与所述第一通路接触部分垂直交叠的金属接触部分，其将所述第一金属层的第二图案与所述第二导电有源区域电连接。
根据本发明的示例性实施例，提供了一种含有静电放电保护二极管的半导体器件中输入/输出焊盘的下部电连接结构，其中第一和第二有源区域接合。所述下部电连接结构包括多个电源保护二极管和多个信号保护二极管，所述电源保护二极管连接到电源电压或接地电压之一并形成在所述输入/输出焊盘的下面基本中心的部分中，所述信号保护二极管连接到所述输入/输出焊盘并形成在所述输入/输出焊盘的下部边缘区域中。所述结构还包括至少一个通路接触，用于所述第二有源区域上的信号保护二极管的第二有源区域与所述输入/输出焊盘之间的垂直连接。
在本发明的某些示例性实施例中，静电耐压性增大，由此可以改善保护二极管的静电放电保护。此外，到保护器件的连接部分的负载集中被平和并分散，由此改善抵抗静电的耐压性并可以进一步提供具有抵抗引线键合力的耐久性的接触连接结构。
附图说明
通过结合附图的以下描述，能够更详细的理解本发明的示例性实施例，其中：
图1示出了施加到普通半导体集成电路中的焊盘的有线的保护器件；
图2(1)到(4)示出了在普通半导体集成电路中的各种静电放电应力模式；
图3是示出在衬底上形成图1的保护器件的普通实例的示意性截面图；
图4示出了其中形成了图1所示的焊盘和保护器件的区域；
图5是示出根据常规技术的保护器件中金属层的图案和金属接触的布局的平面图；
图6示出了在图5的常规布局结构中，在其上集中产生静电放电击穿的部分；
图7是对于图5的常规布局结构中图1所示的保护器件的有源区域的布局图；
图8是沿常规技术的图7的线X-X’得到的截面图，以示出焊盘与有源区域之间的电连接；
图9示出了焊盘的下部连接结构以表示根据本发明一示例性实施例的静电放电保护器件与键合焊盘之间的电连接结构；
图10是沿图9的线Y-Y’得到的截面图；
图11是沿图9的线X-X’得到的截面图；
图12示出了保护器件的有源区域的布局图以得到图9的布局图；
图13示出了形成在图12的衬底上的第一金属层的布局图案以提供图9的布局图；
图14示出了在保护器件形成区域中图13所示的镶嵌金属层或第一金属层的布局图案；以及
图15是根据本发明一示例性实施例的从图10的截面结构放大的截面图。
具体实施方式
以下将参照附图更充分的描述本发明的示例性实施例，附图中示出了本发明的示例性实施例。然而，本发明可以以多种不同形式实施，而不应解释为仅限于在此阐述的示例性实施例。而且，提供这些实施例是为了使本公开透彻和完全，并将本发明的范围充分告知本领域技术人员。
以下，将参照图9至15详细描述本发明的示例性实施例，其中在所有不同的图中，相同的附图标记表示相同的部件。本领域技术人员应理解的是，本发明可以通过许多不同类型实施而不限于以下描述的示例性实施例。以下各个实施例本质上是示例性的。
仅为了更透彻的理解本发明的示例性实施例的目的，首先参照图4至8描述根据常规技术的焊盘与保护二极管之间的连接结构。
图4示出了其中形成了图1所示的焊盘和保护器件的区域。图5是示出根据常规技术的保护器件的金属层的图案和金属接触的布局的平面图。图6示出了在图5的常规布局结构中，在其上集中产生静电放电击穿的部分。图7是在图5的常规布局结构中，对于图1所示的保护器件的有源区域的布局图。图8是沿常规技术的图7的线X-X’得到的截面图，以示出焊盘与有源区域之间的电连接。
参照图4，对应于例如引脚的外部连接端形成焊盘区域20。并且，在焊盘区域20中存在其上形成有保护二极管的器件形成区域10。在垂直结构中，形成焊盘区域20，使其从器件形成区域10的上侧完全覆盖器件形成区域10。在焊盘区域20的边缘上，金属层形成区域30和32形成为与焊盘区域20的一部分交叠。在金属层形成区域30和32中，形成通路接触(viacontact)以达到图3的结构。也就是说，虽然在常规的布局结构中，在焊盘区域20的下部设置保护二极管以得到保护二极管的一端与焊盘之间的连接，但使用了金属层形成区域30和32。当在金属层形成区域30和32中形成通路接触时，通常从焊盘区域20中心部分内的垂直下部产生的键合力不会显著损坏通路接触。
同时，在图4中，可以将器件形成区域10分成三个区域11、12和13。例如，可以在区域A1中形成多个图1所示的p型二极管4，并且可以在区域A3中形成多个图1所示的n型二极管6。在区域A2中，可以形成连接到与图1的焊盘2不同的焊盘的多个p型或n型二极管。
例如在图4的区域A1中，如果形成了多个图1的p型二极管4，则如图5所示设置垂直连接到保护二极管有源区域的第一金属层的常规图案。
参照图5，以双虚线和相同的附图标记示出图4所示的焊盘区域20。图5的区域10、30和32对应于图4的区域并且各区域表示器件形成区域和金属层形成区域。在图5中，图中方向彼此相对的斜线的区域30和32表示在器件形成区域10中呈手指咬合形状的第一金属层M1(图8的附图标记82)。附图标记MC表示金属接触。设置在金属接触之下的保护二极管的有源区域之一通过金属接触电连接到可被称为金属第一层的第一金属层。形成在金属层形成区域30中的金属接触MC将图3的P+区域62与第一金属层M1-2电连接。形成在金属层形成区域32中的金属接触MC将图3的N+区域64与第一金属层M1-1电连接。在区域M2-1和M2-3中，通过后续工艺形成图8所示的通路接触V1。
像图5所示的图案中那样，在第一金属层在器件形成区域10中具有手指咬合形状的情况下，可能发生静电击穿，如图6所示。
图6示出了产生的静电放电击穿集中在图5的常规布局结构中的部分。例如，在以附图标记P1、P2和P3示出的部分上产生了静电所致的电流集中，因而金属层有可能断开。也就是说，在常规技术中，第一金属层在器件形成区域10中具有手指咬合形状的结构。因此，在作为手指部分的具有附图标记P1、P2和P3的保护器件连接部分中的耐压性变弱，使得金属层可以容易地断开。因而，静电放电保护二极管4可能丧失保护功能。
图7示出了在图5的常规布局结构中图1所示的保护器件的有源区域的布局图。参照图7，形成在图6的金属层形成区域30中的金属接触MC将图3的P+区域62与第一金属层M1-2电连接。此外，形成在图6的金属层形成区域32中的金属接触MC将图3的N+区域64、65与第一金属层M1-1电连接。图8示出了在焊盘2和作为扩散区域的第二有源区域P+之间的垂直电连接。可以理解的是图8是根据现有技术沿图7的线X-X’得到的截面图。第三金属层88可以是焊盘层，并且第二金属层84通过形成在金属间介电层86之内的第二通路接触V2连接到第三金属层88。
参照图8，与保护二极管的形成区域10的阱区60分离，在衬底50的上部上设置形成于第一金属层82上的通路接触V1。
也就是说，在常规技术中，图4所示的金属层形成区域30和32均需要，以在器件形成区域10之外形成通路接触，而这又可能变成阻止半导体器件的布局尺寸减小的因素。
如上所述，在常规技术中，第一金属层M1在保护器件的形成区域10中具有手指咬合的形状，由此可能降低静电放电保护二极管的耐压性。此外，在常规技术中，与保护器件的形成区域偏离而形成通路接触。因此，可能难以减小半导体器件的布局尺寸。
以下将参照根据本发明示例性实施例的图9至15描述为解决常规技术的上述困难的接触结构。由于在保护器件的形成区域之内的通路接触，根据本发明某些示例性实施例的接触结构具有抵抗引线键合力的耐久性，并且还能够改善静电放电保护器件的静电耐压特性。
图9示出了在集中于第一金属层M1的布局图中焊盘的下部连接结构，以表示根据本发明示例性实施例的静电放电保护器件与键合焊盘之间的电连接结构。如图9所示，第一金属层M1的图案与常规技术的图7的大大的不同。
图9的结构设置为图12和13的组合布局结构。以附图标记M1-1示出的第一图案具有对应于保护二极管区域10中的第一导电有源区域N+延伸的图14的栅极框架形状M1-1。以附图标记M1-2示出的第二图案具有对于第一图案M1-1的网状结构，并具有矩形形状，如通过图14的a1-a2-a3-a4连接的方形。第二图案还与第一图案M1-1的敞开区域中第一图案的单元栅极框架隔离，对应于二极管区域10的第二导电有源区域P+。第一图案的单元栅极框架是通过图14的A1-A2-A3-A4连接的方形框架。换言之，图9所示的接触VM表明了金属接触MC与通路接触V1交叠，如图10所示。
构成二极管区域10的有源区域之一、例如P+区域与焊盘2(图10中的附图标记88)之间的电连接由设置为接触VM的接触插塞负责。接触插塞位于二极管区域10中。因此，在这种情况下，无需图4的区域30。
如图10所示，由组合接触VM构成的接触插塞单元可以包括通路接触部分V1和金属接触部分MC。通路接触部分V1将连接到焊盘88并位于焊盘下部的上部金属层84与位于上部金属层84下部的下部金属层82电连接。金属接触部分MC将下部金属层82与有源区域62电连接并位于通路接触部分V1的垂直下部，与通路接触部分V1交叠。图9的附图标记M2CA表示将形成图10的通路接触V2的区域。
图10是沿图9的线Y-Y’得到的截面图，图11是沿图9的线X-X’得到的截面图。图12示出了保护器件的有源区域的布局图以得到图9的布局图。图13示出了形成在图12的衬底上的第一金属层的布局图案。在本发明的某些示例性实施例中，第一金属层的图案与设置在第一金属层下部的保护器件的有源区域具有实质上相同的形状，并与其交叠。第一、第二和第三金属层M1、M2和M3可以由具有良好电导率的金属制成，例如铝材料。
图14示出了在保护器件形成区域中图13所示的镶嵌金属层或第一金属层的布局图案，并且第一图案M1-1和第二图案M1-2具有网状结构。网状结构此处命名为延伸的栅极框架与矩形形状的组合结构，因为该组合结构具有网的形状。栅极框架由多个相邻的单元栅极框架形成，所述单元栅极框架具有第一图案，如通过图14所示的A1-A2-A3-A4连接的方形框架，并且此处命名为栅极框架，因为其就像门框。其中各个单元栅极框架彼此隔离的第一金属层的第二图案M1-2形成为与第二有源区域P+区域的布局几乎相同地交叠，所述第一金属层的第二图案M1-2基本具有矩形形状，如通过图14所示的a1-a2-a3-a4连接的方形。
图15是根据本发明示例性实施例的从图10的截面结构放大的截面图。在图15中，有源区域62通过钨接触WC连接到金属第零层M0(图15的附图标记81)，金属第零层81通过金属接触MC连接到金属第一层M1(图15中的附图标记82)。金属第一层M1通过通路接触V1连接到金属第二层M2(图15的附图标记84)，金属第二层84通过第二通路接触V2连接到作为焊盘层的金属第三层M3(图15中的附图标记88)。根据某些示例性实施例，可以在金属第零层M0与金属第一层M1之间进一步形成金属第零最初层MOP。可以利用比如钨的金属通过金属镶嵌工艺来形成金属第零层M0和金属第零最初层MOP。适于形成详细图案的金属镶嵌工艺的细节对于本领域技术人员是公知的，由此在以下描述中将省略。
与具有手指咬合结构的常规金属层结构相反，根据本发明某些示例性实施例的金属层的结构可以通过改变光刻工艺中的掩模图案来实现。
再回来参照图10和11以示意性的示出静电放电保护器件与焊盘之间的连接方法，通过公知的离子注入方法将第一导电类型的离子注入到作为半导体衬底的衬底50中然后通过执行扩散工艺，来形成N型阱60。此外，在浅沟槽隔离边界上N型阱60的外围形成P型阱。通过以高浓度注入第二导电类型的离子然后通过执行扩散工艺来形成p型扩散区域62。通过以高浓度注入第一导电类型的离子然后通过执行扩散工艺来形成N型扩散区域64和65。在沉积例如氧化物层的第一绝缘层80之后，形成接触孔，然后用金属填充接触孔。接着，执行金属接触MC形成工艺以制造接触插塞。在形成金属接触MC之后，在金属接触MC和第一绝缘层80上沉积例如铝的材料的第一金属层82。然后，对于第一金属层82执行利用比如光致抗蚀剂的光敏层的光刻工艺，并执行金属层蚀刻工艺，由此形成图13所示的第一图案M1-1和第二图案M1-2。第一图案M1-1与第二图案M1-2一起具有网状结构。在第一图案M1-1和第二图案M1-2上沉积第二绝缘层83。接着，形成通路接触孔并执行用于形成通路接触插塞的通路接触V1的形成工艺。在这种情况下，通路接触V1形成在图9所示的接触VM的位置，由此形成在金属接触MC的垂直上部交叠的通路接触V1。同时，参照图11，与图10所示的金属接触MC的形成一起形成金属接触MCb。并且与通路接触V1的形成一起形成通路接触V1b。通路接触V1b形成在图9所示的区域32中，同时，通路接触V1形成在二极管区域10的有源区域62中。尽管通路接触和金属接触在图中分别表示为一个接触插塞，但本发明的示例性实施例并不限于此，对于本领域技术人员公知的是，也可以在多个接触孔中形成多个接触插塞。
在通路接触V1、V1b和第三绝缘层83上沉积例如铝的材料构成的第二金属层。在通过光蚀刻工艺将第二金属层84构图为预定形状之后，在其上沉积第四绝缘层86。以网状结构形成第四绝缘层86的内部，使得第二通路接触V2执行有效的功率分散。
第二通路接触V2的上部被第三金属层88覆盖，然后被钝化层90覆盖。紧接在焊盘的键合工艺之前，敞开覆盖第三金属层88的钝化层90，并且敞开的区域对应于焊盘形成区域20。在焊盘键合时，键合力集中到图4所示的区域12的下部。因此，设置了保护器件并在与区域12分离的区域11、13上形成了通路接触，由此减小了来自键合力的损害。换言之，没有图6所示的区域30，提供了具有抵抗引线键合力的耐久性的接触结构。图13的尺寸a1显著大于图6所示的连接部分P1、P2、P3的尺寸，因此，根据本发明的示例性实施例，电流通过的截面区域相对较大。线的负载被分散，并且在静电流入时，电流分散到各个有源区域而没有集中到特定部分的电流，由此能够获得超过约800V的耐压特性而没有击穿。
此外，在如图13的金属层的图案形成中，与常规技术的结构相比，临界尺寸的变化较小，因此示例性实施例的图案是更加有利于光刻的工艺，由此与常规技术相比，导致了更可靠的电路布局和增大的产品生产率。
金属第一层M1可以用于形成存储单元阵列区域中的位线。根据本发明的某些示例性实施例，引脚ESD保护电路是扩散二极管型，但ESD保护电路也可以作为MOS型使用。
因此，在本发明的某些示例性实施例中，得到了从保护二极管的扩散区域到焊盘的垂直的直接接触，由此可以使二极管的放电功能变得更大，从而能够显著增大ESD电平。
在将所述保护电路应用于例如SRAM的半导体存储装置时，根据某些示例性实施例，存储单元可以是例如由六个晶体管构成的完全CMOSSRAM(互补金属氧化物半导体静态随机存取存储器)单元。当SRAM单元的单元节距(pitch)进一步减小以接近目前光刻工艺的分辨率极限时，所述六个晶体管可以分开并设置在不同的层上而没有同一层的布局。
如上所述，根据本发明的某些示例性实施例，静电耐压性增大因此改善了保护二极管的静电放电保护。此外，分散了到保护器件连接部分的负载的集中，由此改善了抵抗静电的耐压特性并提供了具有抵抗引线键合力的耐久性的接触结构。
已经描述了本发明的示例性实施例，需进一步注意的是，对于本领域技术人员显而易见的是，在不偏离由所附权利要求的范围和界限所限定的本发明的精神和范围的前提下，可以进行各种修改。
本申请要求于2006年3月17日提交的韩国专利申请No.10-2006-0024790的优先权，其全部内容在此引入作为参考。
Claims (21)
1.一种半导体器件，包括：
含有多个保护二极管的二极管区域，所述多个保护二极管形成在衬底上的阱区中；
与所述二极管区域的上部交叠的焊盘区域，所述焊盘区域含有对应于外部连接端安装的焊盘；
接触插塞单元，所述接触插塞单元将构成所述二极管区域的多个有源区域中的至少一个与所述二极管区域内的焊盘连接，
其中所述接触插塞单元包括：
第一通路接触部分，其将上部金属层和下部金属层电连接，所述上部金属层连接到所述焊盘并位于所述焊盘的下部，并且所述下部金属层位于所述上部金属层的下部；
第二通路接触部分，其将所述焊盘区域和上部金属层电连接，所述第二通路接触部分连接到所述焊盘并位于所述焊盘的下部，所述第二通路接触部分位于所述焊盘区域和上部金属层之间并与所述二极管区域的上部交叠在所述阱区范围内；以及
金属接触部分，其将所述下部金属层与所述有源区域电连接并交叠地位于所述第一通路接触部分的垂直下部，
其中所述下部金属层包括：
第一图案，所述第一图案具有对应于所述二极管区域的第一导电有源区域延伸的栅极框架形状；以及
矩形形状的第二图案，所述第二图案与所述第一图案一起形成网状结构，并且与所述第一图案敞开区域之内的所述第一图案的单元栅极框架隔离，对应于所述二极管区域的第二导电有源区域。
2.根据权利要求1所述的器件，其中所述二极管区域的第一导电有源区域具有与所述二极管区域之内的所述第一图案基本相同的形状。
3.根据权利要求1所述的器件，其中所述二极管区域的第二导电有源区域具有与所述二极管区域之内的第二图案基本相同的形状。
4.根据权利要求1所述的器件，其中所述外部连接端是用于传输信号的引脚。
5.根据权利要求1所述的器件，其中所述保护二极管是p型二极管，以排放正静电从而在正电压的静电流入所述焊盘时保护内部电路。
6.根据权利要求1所述的器件，其中所述保护二极管是n型二极管，以排放负静电从而在负电压的静电流入所述焊盘时保护内部电路。
7.根据权利要求1所述的器件，其中所述多个有源区域之一通过所述二极管区域外部的电源连接金属接触连接到电源线。
8.根据权利要求7所述的器件，其中所述电源线是用于接收电源电压或接地电压的线。
9.根据权利要求1所述的器件，其中所述第一通路接触部分、第二通路接触部分和所述金属接触部分分别含有多个单元通路接触和多个单元金属接触。
10.根据权利要求1所述的器件，其中当所述第一导电有源区域是高浓度n型扩散区域时，所述第二导电有源区域是高浓度p型扩散区域。
11.根据权利要求1所述的器件，其中所述焊盘包括输入焊盘、输出焊盘或输入/输出焊盘之一。
12.根据权利要求1所述的器件，还包括所述金属接触部分下部的钨接触部分以及通过镶嵌工艺形成在所述金属接触部分的下部的金属层。
13.一种半导体器件中的焊盘的下部连接结构，所述结构包括：
含有第一导电有源区域和第二导电有源区域的保护器件，所述第一导电有源区域具有在形成于衬底上的阱区中的延伸的栅极框架形状，所述第二导电有源区域与所述栅极框架的敞开区域内的所述第一导电有源区域隔离；
含有第一图案和矩形形状的第二图案的第一金属层，所述第一图案具有与所述第一导电有源区域上所述延伸的栅极框架形状交叠的形状，所述第二图案与同一层上的所述第一图案一起形成网状结构，并且与所述第一图案的敞开区域之内的所述第一图案的单元栅极框架隔离，对应于所述第二导电有源区域；
形成在所述第一金属层上的第二金属层；
焊盘，其从上侧覆盖所述保护器件，形成在所述第二金属层上并连接到外部连接引脚；以及
接触插塞单元，其含有将所述焊盘与所述第二金属层电连接的第二通路接触部分，将所述第二导电有源区域的垂直上部的所述第一金属层的第二图案与所述第二金属层电连接的第一通路接触部分，以及与所述第一通路接触部分垂直交叠的金属接触部分，所述金属接触部分将所述第一金属层的第二图案与所述第二导电有源区域电连接。
14.根据权利要求13所述的结构，其中连接到所述第一金属层的第一图案的金属接触形成在所述第一导电有源区域上，通路接触形成在所述保护器件所在的区域外部。
15.根据权利要求13所述的结构，其中所述外部连接引脚传输信号或电源电压。
16.根据权利要求14所述的结构，其中所述保护器件是p型二极管，并适于在正电压的静电流到所述焊盘时将正静电排放到电源线，从而保护内部电路。
17.根据权利要求14所述的结构，其中所述保护器件是n型二极管，并适于在负电压的静电流到所述焊盘时将负静电排放到地，从而保护内部电路。
18.根据权利要求16所述的结构，其中所述通路接触部分和所述金属接触部分分别含有多个单元通路接触和多个单元金属接触。
19.根据权利要求15所述的结构，其中当所述第一导电有源区域是高浓度n型扩散区域时，所述第二导电有源区域是高浓度p型扩散区域。
20.根据权利要求15所述的结构，其中所述焊盘包括输入焊盘、输出焊盘或输入/输出焊盘之一。
21.根据权利要求13所述的结构，还包括所述金属接触部分下部的钨接触部分以及通过镶嵌工艺形成在所述金属接触部分下部的金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060024790A KR100834828B1 (ko) | 2006-03-17 | 2006-03-17 | 정전방전 특성을 강화한 반도체 장치 |
| KR24790/06 | 2006-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101038912A CN101038912A (zh) | 2007-09-19 |
| CN101038912B true CN101038912B (zh) | 2010-12-22 |
Family
ID=38516909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100857768A Active CN101038912B (zh) | 2006-03-17 | 2007-03-14 | 具有改善的静电放电保护功能的半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8143672B2 (zh) |
| KR (1) | KR100834828B1 (zh) |
| CN (1) | CN101038912B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979235B1 (ko) * | 2007-11-07 | 2010-08-31 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| KR101431759B1 (ko) | 2008-04-30 | 2014-08-20 | 삼성전자주식회사 | 정전기적 방전 보호용 다이오드 |
| JP5312849B2 (ja) * | 2008-06-06 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 集積回路 |
| CN102082424B (zh) * | 2009-11-26 | 2013-09-18 | 上海宏力半导体制造有限公司 | I/o单元及集成电路芯片 |
| CN102244070B (zh) * | 2010-05-11 | 2015-04-15 | 立锜科技股份有限公司 | 在超高压组件的高压路径上提供esd保护的结构 |
| TWI424544B (zh) * | 2011-03-31 | 2014-01-21 | Novatek Microelectronics Corp | 積體電路裝置 |
| JP2016139711A (ja) * | 2015-01-28 | 2016-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN106601706B (zh) * | 2015-10-16 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件和电子装置 |
| CN105932011B (zh) | 2016-06-17 | 2018-12-11 | 京东方科技集团股份有限公司 | 显示屏及其制造方法和显示装置 |
| CN108206432B (zh) * | 2016-12-20 | 2022-05-06 | 北京小米移动软件有限公司 | 具有esd结构的数据接口 |
| KR102441202B1 (ko) * | 2017-11-17 | 2022-09-06 | 주식회사 엘엑스세미콘 | 드라이브 ｉｃ와 이를 포함한 표시장치 |
| CN109585443A (zh) * | 2018-11-29 | 2019-04-05 | 中国电子科技集团公司第四十七研究所 | 硅衬底内部esd结构的制造方法 |
| CN110491849A (zh) * | 2019-07-18 | 2019-11-22 | 珠海格力电器股份有限公司 | 芯片、输入输出结构和垫层 |
| US11282819B2 (en) * | 2019-09-26 | 2022-03-22 | SK Hynix Inc. | Semiconductor device having chip-to-chip bonding structure |
| CN112331646A (zh) * | 2020-10-19 | 2021-02-05 | 海光信息技术股份有限公司 | 用于降低电容的电路结构、静电保护电路和电子设备 |
| US20220343987A1 (en) * | 2021-04-23 | 2022-10-27 | Changxin Memory Technologies, Inc. | OTP Memory and Method for Manufacturing thereof, and OTP Circuit |
| CN115602681A (zh) * | 2021-08-30 | 2023-01-13 | 台湾积体电路制造股份有限公司（Tw） | 集成有硅穿孔的静电放电保护单元和天线 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514892A (en) * | 1994-09-30 | 1996-05-07 | Motorola, Inc. | Electrostatic discharge protection device |
| CN1346514A (zh) * | 1999-02-09 | 2002-04-24 | 艾利森电话股份有限公司 | 集成电路的静电放电保护 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257366A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置 |
| KR100357191B1 (ko) * | 2000-12-07 | 2002-10-19 | 주식회사 하이닉스반도체 | 메탈 커플링 커패시터를 이용한 이에스디 보호 회로 |
| US20020109189A1 (en) * | 2001-02-15 | 2002-08-15 | Shiao-Shien Chen | Method and structure for providing ESD protection for silicon on insulator integrated circuits |
| US6844631B2 (en) * | 2002-03-13 | 2005-01-18 | Freescale Semiconductor, Inc. | Semiconductor device having a bond pad and method therefor |
| KR20040102190A (ko) * | 2002-04-29 | 2004-12-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 전계 효과 트랜지스터를 포함하는 파워 스위치 및 그 사용방법 |
| KR100476900B1 (ko) * | 2002-05-22 | 2005-03-18 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 |
| JP4312451B2 (ja) * | 2002-12-24 | 2009-08-12 | Ｎｅｃエレクトロニクス株式会社 | 静電気保護素子及び半導体装置 |
| US6717270B1 (en) * | 2003-04-09 | 2004-04-06 | Motorola, Inc. | Integrated circuit die I/O cells |
| US6919603B2 (en) * | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
-
2006
- 2006-03-17 KR KR1020060024790A patent/KR100834828B1/ko active IP Right Grant
- 2006-09-18 US US11/522,886 patent/US8143672B2/en active Active
-
2007
- 2007-03-14 CN CN2007100857768A patent/CN101038912B/zh active Active
-
2012
- 2012-03-26 US US13/430,095 patent/US20120174359A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514892A (en) * | 1994-09-30 | 1996-05-07 | Motorola, Inc. | Electrostatic discharge protection device |
| CN1346514A (zh) * | 1999-02-09 | 2002-04-24 | 艾利森电话股份有限公司 | 集成电路的静电放电保护 |
Non-Patent Citations (1)
| Title |
|---|
| 全文. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100834828B1 (ko) | 2008-06-04 |
| KR20070094293A (ko) | 2007-09-20 |
| CN101038912A (zh) | 2007-09-19 |
| US20070215948A1 (en) | 2007-09-20 |
| US20120174359A1 (en) | 2012-07-12 |
| US8143672B2 (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101038912B (zh) | 具有改善的静电放电保护功能的半导体器件 | |
| JP4970979B2 (ja) | 半導体装置 | |
| US7038280B2 (en) | Integrated circuit bond pad structures and methods of making | |
| US8164113B2 (en) | Electrostatic discharge structure for 3-dimensional integrated circuit through-silicon via device | |
| US7280329B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| CN100463154C (zh) | 接合垫结构及其形成方法 | |
| KR100772097B1 (ko) | 반도체 회로용 정전기 보호소자 | |
| JP2010135391A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7772650B2 (en) | Layout structure of electrostatic discharge protection circuit | |
| US20090020856A1 (en) | Semiconductor device structures and methods for shielding a bond pad from electrical noise | |
| KR100294019B1 (ko) | 반도체칩의정전기보호용트랜지스터 | |
| KR20060052876A (ko) | 반도체장치 및 그 제조방법 | |
| JP4034992B2 (ja) | 半導体装置 | |
| US20210257354A1 (en) | IC Package Having a Metal Die for ESD Protection | |
| KR100770451B1 (ko) | 마이크로 칩의 정전 방전 구조 | |
| US20050242439A1 (en) | Method and structure for connecting ground/power networks to prevent charge damage in silicon on insulator | |
| KR100861294B1 (ko) | 반도체 회로용 정전기 보호소자 | |
| JP2007134552A (ja) | 半導体装置 | |
| US20080174927A1 (en) | Esd protection scheme for semiconductor devices having dummy pads | |
| KR100773740B1 (ko) | 반도체 기판과 동일한 전압 레벨을 갖는 패드 및 이를포함하는 반도체 장치 | |
| US7606012B2 (en) | Semiconductor device and designing method for the same | |
| JP3239948B2 (ja) | 入出力保護装置 | |
| KR100645069B1 (ko) | 정전기 방전 보호 소자 및 그 제조방법 | |
| KR19980075820A (ko) | 정전기 보호기능을 향상시킨 반도체 소자의 제조 방법 | |
| KR20010004034A (ko) | 반도체 소자의 정전기 방지 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |