JP4034992B2

JP4034992B2 - 半導体装置

Info

Publication number: JP4034992B2
Application number: JP2002129568A
Authority: JP
Inventors: 則昭松野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-05-01
Filing date: 2002-05-01
Publication date: 2008-01-16
Anticipated expiration: 2022-05-01
Also published as: JP2003324156A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を防止しつつ、半導体装置の面積を縮小することができる技術に関するものである。
【０００２】
【従来の技術】
近年、ＩＣカード等の分野で、半導体装置から情報が不正に読み出されたり又は読み出された情報が改ざんされたりすることを防止し、且つ半導体装置の面積を縮小する技術がよく利用されるようになってきた。以下、この従来技術について説明する。
【０００３】
図５は、従来の半導体装置、具体的には、半導体ウェハにおけるスクライブ領域によって区画された複数のチップ領域にそれぞれ内部回路が形成されてなる半導体装置の平面構成を示している。
【０００４】
図５に示すように、チップ領域Ｒｃに内部回路１が形成されていると共に、チップ領域Ｒｃに内部回路１を取り囲むようにシールリング２が形成されている。一方、スクライブ領域Ｒｓには、内部回路１と電気的に接続されている検査用パッド３が形成されている。内部回路１と検査用パッド３とは、チップ領域Ｒｃとスクライブ領域Ｒｓとの境界を横断する配線４を介して接続されている。また、チップ領域Ｒｃにおける内部回路１と検査用パッド３との電気的な接続経路上に、検査用パッド３から内部回路１に過剰な電流が流れ込むことを防止する入力保護回路５が挿入されている。
【０００５】
図５に示す従来構成によると、検査用パッド３が、チップ領域Ｒｃの外側のスクライブ領域Ｒｓに形成されているため、内部回路１の検査終了後、スクライブ領域Ｒｓを切り離すことにより、検査用パッド３が存在しない、面積が縮小した個片の半導体装置を製造できる。また、スクライブ領域Ｒｓの切り離しによって、検査用パッド３が切り落とされると共に内部回路１と検査用パッド３とを接続する配線４がスクライブ領域Ｒｓにおける切断ライン６に沿って切断されるので、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を防止できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述の従来構成においては、正規の入力パッドと同程度の、規模の大きな入力保護回路５が、チップ領域Ｒｃ上に配置されているため、個片化された半導体装置の面積の縮小効果が小さい。また、該半導体装置内で入力保護回路５が非常に目立つ特徴を有するので、入力保護回路５が半導体装置解析の基点として利用されやすく、その結果、半導体装置からの情報の不正な読み出し等を確実には防止できない。
【０００７】
この課題を解決するために、本願発明者が、図５に示す従来構成において入力保護回路５をスクライブ領域Ｒｓに配置することを試みたところ、以下のような２つの新たな問題が生じた。
【０００８】
第１に、入力保護回路５をそのままの面積でスクライブ領域Ｒｓに配置すると、スクライブ領域Ｒｓの面積が著しく増大する結果、半導体ウェハからの半導体装置の切り出し数が減ってしまうという問題が生じる。すなわち、入力保護回路をスクライブ領域に配置するためには、入力保護回路の面積を縮小して、現行の面積程度のスクライブ領域に入力保護回路を収められるようにする必要がある。
【０００９】
第２に、入力保護回路５をスクライブ領域Ｒｓに配置するためには、内部回路１に接地電位又は電源電位を印加するための固定電位端子をスクライブ領域Ｒｓに配置して該端子と入力保護回路５とを電気的に接続する必要がある。すなわち、内部回路１からスクライブ領域Ｒｓまでシールリング２を横断して延びる配線を設ける必要がある。ここで、該配線として通常の金属配線を用いると、スクライブ領域Ｒｓの切り離しに伴う金属配線の切断の後に、金属配線の切断面から腐食汚染が生じたり、又は、金属配線の切り屑により配線同士の間に短絡が生じたりする。また、チップ領域の内部回路とスクライブ領域の固定電位端子との間及び該端子とスクライブ領域の入力保護回路との間を電気的に接続する配線として、抵抗の高いポリシリコン配線、又は、高融点金属若しくは高融点合金からなる配線を用いた場合には次の様な別の問題が生じる。すなわち、ポリシリコン配線を用いた場合には入力保護回路の特性が劣化するという問題が生じ、高融点金属若しくは高融点合金からなる配線を用いた場合には配線層の増加に起因して半導体装置の製造コストが高くなってしまうという問題が生じる。
【００１０】
前記に鑑み、本発明は、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止すると共に半導体装置の面積を確実に縮小することを目的とする。
【００１１】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置は、半導体ウェハにおけるスクライブ領域によって区画された複数のチップ領域にそれぞれ形成された内部回路と、スクライブ領域に形成され且つ内部回路と電気的に接続された検査用パッドと、スクライブ領域及びその近傍部に形成され且つ内部回路及び検査用パッドのそれぞれと電気的に接続されていると共に検査用パッドから内部回路に過剰な電流が流れ込むことを防止する入力保護回路とを備えている。
【００１２】
第１の半導体装置によると、チップ領域の内部回路を検査するための検査用パッドがスクライブ領域に形成されていると共に、検査用パッドから内部回路に過剰な電流が流れ込むことを防止する入力保護回路がスクライブ領域及びその近傍部に形成されている。このため、内部回路の検査終了後に、スクライブ領域を切り離すことにより、検査用パッド及び入力保護回路（正確にはその所定の部分）が存在しない、面積が縮小した個片の半導体装置を確実に製造できる。また、スクライブ領域の切り離しによって、検査用パッドと共に、半導体装置解析の基点として利用されやすい入力保護回路が切り落とされるので、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止できる。
【００１３】
第１の半導体装置において、チップ領域に内部回路を取り囲むように形成され且つ固定電位が印加される第１の不純物拡散層を有するシールリングを備え、入力保護回路は、スクライブ領域における第１の不純物拡散層から所定の距離だけ離れた位置に第１の不純物拡散層と対向するように形成され且つ検査用パッドと電気的に接続された第２の不純物拡散層と、第１の不純物拡散層とから構成されていることが好ましい。
【００１４】
このようにすると、入力保護回路が、シールリングを構成する第１の不純物拡散層と、スクライブ領域における第１の不純物拡散層から所定の距離だけ離れた位置に形成された第２の不純物拡散層とから構成されるため、例えば第１の不純物拡散層と第２の不純物拡散層と半導体基板とによって、小面積の寄生バイポーラトランジスタ型入力保護回路を実現できる。すなわち、入力保護回路の一部に、シールリングを構成する第１の不純物拡散層を利用するため、入力保護回路の配置に必要な面積を小さくできると共に、入力保護回路におけるスクライブ領域に配置される部分の面積を小さくできる。このため、スクライブ領域に入力保護回路を配置することに伴うスクライブ領域の面積の増加を抑制できるので、半導体基板つまりウェハからの半導体装置の切り出し数の減少を防止できる。また、スクライブ領域の切り離しによって、入力保護回路を構成する第２の不純物拡散層が確実に切り落とされるので、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止できる。さらに、入力保護回路に流れ込んだ過剰電流を逃がす経路として、シールリングを構成する第１の不純物拡散層上に形成され且つ内部回路と同じ固定電位端子（接地電位端子又は電源電位端子）と接続される金属配線、つまり該固定電位端子と第１の不純物拡散層とを接続する金属配線を利用できる。このとき、該金属配線は、シールリングを横断してスクライブ領域まで延びることがないので、スクライブ領域の切り離し後に、腐食汚染が生じたり又は金属配線の切り屑に起因する配線間の短絡が生じたりすることを防止できる。また、入力保護回路に流れ込んだ過剰電流を逃がす経路として、抵抗の高いポリシリコン配線を利用する必要がないので、入力保護回路の特性劣化を防止できる。
【００１５】
また、この場合、第１の不純物拡散層はＭＯＳトランジスタのソース領域として機能すると共に第２の不純物拡散層はＭＯＳトランジスタのドレイン領域として機能し、入力保護回路は、半導体ウェハ上における第１の不純物拡散層と第２の不純物拡散層との間に形成され且つ固定電位が印加されるゲート電極をさらに有していてもよい。すなわち、第１の不純物拡散層と第２の不純物拡散層とゲート電極とによって、小面積のＭＯＳトランジスタ型入力保護回路を実現してもよい。
【００１６】
また、この場合、半導体ウェハ上にシールリングを横断するように形成され且つ第２の不純物拡散層と接続された金属配線と、チップ領域に形成された第３の不純物拡散層よりなり且つ金属配線と接続された抵抗と、チップ領域に形成され且つ抵抗と内部回路との電気的な接続及び切り離しを行なうスイッチ回路とをさらに備え、スイッチ回路における抵抗と内部回路との電気的な接続及び切り離しの制御はヒューズＲＯＭ回路により行なわれることが好ましい。
【００１７】
このようにすると、入力保護回路と内部回路とを電気的に接続するための、シールリングを横断する金属配線が、チップ領域に形成された第３の不純物拡散層よりなる抵抗（以下、半導体抵抗と称する）と接続されるので、スクライブ領域の切り離しに伴う金属配線の切断の後に金属配線の切断面から腐食汚染が生じても、該腐食汚染は半導体抵抗で止められ内部回路までは浸透しない。また、半導体抵抗と内部回路との電気的な接続及び切り離しを行なうスイッチ回路がチップ領域に形成されていると共に、スイッチ回路における半導体抵抗と内部回路との電気的な接続及び切り離しの制御がヒューズＲＯＭ回路により行なわれる。すなわち、スイッチ回路は、接続情報を格納したヒューズＲＯＭ回路と接続されており、それによって、スクライブ領域の切り離し後に、例えばヒューズＲＯＭ回路を溶断することによって、シールリングを横断する金属配線と接続されている半導体抵抗と、内部回路とを電気的に切り離すことができる。従って、スクライブ領域の入力保護回路とチップ領域の内部回路とを接続するために、シールリングを横断する金属配線を用いても、スクライブ領域の切り離しにより生じた金属配線の切り屑に起因して配線間に短絡が生じることを防止できる。
【００１８】
尚、ヒューズＲＯＭ回路の溶断によって内部回路と半導体抵抗とを電気的に切り離す代わりに、ヒューズＲＯＭ回路のヒューズを半導体ウェハ上にスクライブ領域の切断ラインを横断するように形成すると共に該ヒューズをポリシリコンから構成し、それにより、スクライブ領域の切り離しと同時にヒューズを切断して内部回路と半導体抵抗とを電気的に切り離してもよい。このようにしても、金属配線の切り屑に起因する配線間の短絡を防止できる。また、この場合、ヒューズ配置領域の全体をチップ領域に確保しなくてもよいので、言い換えると、ヒューズを部分的にスクライブ領域に配置できるので、その分に相当する面積をチップ領域において他の回路等のために有効利用できる。さらに、スクライブ領域の切り離しと同時にヒューズを切断するので、スクライブ領域の切り離し後にヒューズＲＯＭ回路の溶断によって内部回路と半導体抵抗とを電気的に切り離す場合と比べて、ヒューズＲＯＭ回路の溶断を行なう工程を省略できるので、製造工程を削減することができる。
【００１９】
本発明に係る第２の半導体装置は、半導体基板上に形成された内部回路と、半導体基板上に内部回路を取り囲むように形成され且つ固定電位が印加される第１の不純物拡散層を有するシールリングと、半導体基板上に形成され且つ内部回路と電気的に接続されていると共に内部回路に過剰な電流が流れ込むことを防止する入力保護回路とを備え、入力保護回路は、半導体基板上における第１の不純物拡散層から所定の距離だけ離れた位置に第１の不純物拡散層と対向するように形成された第２の不純物拡散層と、第１の不純物拡散層とから構成されている。
【００２０】
第２の半導体装置によると、入力保護回路が、シールリングを構成する第１の不純物拡散層と、第１の不純物拡散層から所定の距離だけ離れた位置に形成された第２の不純物拡散層とから構成されるため、例えば第１の不純物拡散層と第２の不純物拡散層と半導体基板とによって、小面積の寄生バイポーラトランジスタ型入力保護回路を実現できる。すなわち、入力保護回路の一部に、シールリングを構成する第１の不純物拡散層を利用するため、入力保護回路の面積を小さくできるので、半導体装置の面積を縮小することができる。
【００２１】
第２の半導体装置において、第１の不純物拡散層はＭＯＳトランジスタのソース領域として機能すると共に第２の不純物拡散層はＭＯＳトランジスタのドレイン領域として機能し、入力保護回路は、半導体基板上における第１の不純物拡散層と第２の不純物拡散層との間に形成され且つ固定電位が印加されるゲート電極をさらに有していてもよい。すなわち、第１の不純物拡散層と第２の不純物拡散層とゲート電極とによって、小面積のＭＯＳトランジスタ型入力保護回路を実現してもよい。
【００２２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について図面を参照しながら説明する。尚、第１の実施形態に係る半導体装置は、半導体ウェハにおけるスクライブ領域によって区画された複数のチップ領域にそれぞれ内部回路が形成されてなる。また、第１の実施形態に係る半導体装置は、スクライブ領域の切り離しにより、半導体ウェハから個片の半導体装置として切り出される。
【００２３】
図１は、第１の実施形態に係る半導体装置の平面構成を示している。
【００２４】
図１に示すように、チップ領域Ｒｃに内部回路１０が形成されていると共に、チップ領域Ｒｃに内部回路１０を取り囲むようにシールリング１１が形成されている。シールリング１１は、チップ領域Ｒｃに形成されたＮ⁺型（又はＰ⁺型）の第１の不純物拡散層（図示省略）を有する。第１の不純物拡散層は、内部回路１０と接続されている固定電位端子（接地電位端子又は電源電位端子）に、第１の不純物拡散層上に形成された金属配線を介して接続されている。尚、図１において、太実線は金属配線等の配線を示している。
【００２５】
一方、スクライブ領域Ｒｓには、内部回路１０と電気的に接続されている検査用パッド１２が形成されている。また、スクライブ領域Ｒｓにおけるシールリング１１の第１の不純物拡散層から所定の距離だけ離れた位置に、Ｎ⁺型（又はＰ⁺型）の第２の不純物拡散層１３が、シールリング１１の第１の不純物拡散層と対向するように形成されている。第２の不純物拡散層１３と検査用パッド１２とは電気的に接続されている。本実施形態の特徴は、第２の不純物拡散層１３と、シールリング１１の第１の不純物拡散層とによって、検査用パッド１２から内部回路１０に過剰な電流が流れ込むことを防止する入力保護回路１７が構成されていることである。
【００２６】
入力保護回路１７の第２の不純物拡散層１３は、シールリング１１を横断する金属配線を介して、チップ領域Ｒｃに形成された第３の不純物拡散層よりなる抵抗つまり半導体抵抗１４と電気的に接続されている。また、チップ領域Ｒｃにおける半導体抵抗１４と内部回路１０との間の電気的な接続経路上には、半導体抵抗１４と内部回路１０との電気的な接続及び切り離しを行なうスイッチ回路１５が形成されている。尚、スイッチ回路１５は、チップ領域Ｒｃに形成され且つ接続情報が格納されたヒューズＲＯＭ回路１６と接続されていると共に、スイッチ回路１５における半導体抵抗１４と内部回路１０との電気的な接続及び切り離しの制御はヒューズＲＯＭ回路１６を用いて行なわれる。
【００２７】
以上に説明したように、本実施形態においては、検査用パッド１２がスクライブ領域Ｒｓに配置されていると共に、入力保護回路１７がスクライブ領域Ｒｓ及びその近傍部に配置されている。ところで、入力保護回路をスクライブ領域に配置するためには、面積が極めて小さい入力保護回路が必要である（「発明が解決しようとする課題」を参照）。そこで、次に、本実施形態の入力保護回路１７について詳しく説明する。
【００２８】
図２（ａ）は図１におけるＩ−Ｉ線の断面構成の一例を示す図であり、図２（ｂ）は、図２（ａ）に示す断面構成によって実現される入力保護回路１７の回路構成を模式的に示す図である。
【００２９】
図２（ａ）に示すように、半導体ウェハよりなるｐ^-型（又はｎー型）の半導体基板２０の上には、シールリング１１を構成し且つ固定電位が印加される第１の不純物拡散層２１と、検査用パッド１２からの信号が入力される第２の不純物拡散層１３とが素子分離絶縁膜２２を挟んで形成されている。ここで、第１の不純物拡散層２１と第２の不純物拡散層１３とを、所望の入力保護回路特性が得られる距離だけ離して対向させると、第１の不純物拡散層２１と第２の不純物拡散層１３と半導体基板２０とによって、図２（ｂ）に示すような、比較的面積の小さい寄生バイポーラトランジスタ型の入力保護回路１７を実現できる。
【００３０】
第１の実施形態によると、チップ領域Ｒｃの内部回路１０を検査するための検査用パッド１２がスクライブ領域Ｒｓに形成されていると共に、検査用パッド１２から内部回路１０に過剰な電流が流れ込むことを防止する入力保護回路１７がスクライブ領域Ｒｓ及びその近傍部に形成されている。このため、内部回路１０の検査終了後に、スクライブ領域Ｒｓを切り離すことにより、検査用パッド１２及び入力保護回路１７（正確にはその所定の部分）が存在しない、面積が縮小した個片の半導体装置を確実に製造できる。また、スクライブ領域Ｒｓの切り離しによって、検査用パッド１２と共に、半導体装置解析の基点として利用されやすい入力保護回路１７が切り落とされるので、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止できる。
【００３１】
また、第１の実施形態によると、入力保護回路１７が、シールリング１１を構成する第１の不純物拡散層２１と、スクライブ領域Ｒｓにおける第１の不純物拡散層２１から所定の距離だけ離れた位置に形成された第２の不純物拡散層１３とから構成されるため、例えば第１の不純物拡散層２１と第２の不純物拡散層１３と半導体基板２０とによって、小面積の寄生バイポーラトランジスタ型入力保護回路を実現できる。すなわち、入力保護回路１７の一部に、シールリング１１を構成する第１の不純物拡散層２１を利用するため、入力保護回路１７の配置に必要な面積を小さくできると共に、入力保護回路１７におけるスクライブ領域Ｒｓに配置される部分の面積を小さくできる。このため、スクライブ領域Ｒｓに入力保護回路１７を配置することに伴うスクライブ領域Ｒｓの面積の増加を抑制できるので、半導体基板２０つまりウェハからの半導体装置の切り出し数の減少を防止できる。また、スクライブ領域Ｒｓの切り離しによって、入力保護回路１７を構成する第２の不純物拡散層１３が確実に切り落とされるので、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止できる。
【００３２】
また、第１の実施形態によると、入力保護回路１７の作用により、入力保護回路１７に流れ込んだ過剰電流を、第２の不純物拡散層１３から、シールリング１１を構成する第１の不純物拡散層２１を経て、内部回路１０と接続されている固定電位端子（接地電位端子又は電源電位端子）に逃がすときに次のような効果が得られる。すなわち、該固定電位端子と第１の不純物拡散層２１とを接続する配線として、第１の不純物拡散層２１上に形成された金属配線を利用できる。このとき、該金属配線は、シールリング１１を横断してスクライブ領域Ｒｓまで延びることがないので、スクライブ領域Ｒｓの切り離し後に、腐食汚染が生じたり又は金属配線の切り屑に起因する配線間の短絡が生じたりすることを防止できる。また、入力保護回路１７に流れ込んだ過剰電流を逃がす経路として、抵抗の高いポリシリコン配線を利用する必要がないので、入力保護回路１７の特性劣化を防止できる。
【００３３】
また、第１の実施形態によると、入力保護回路１７（正確にはスクライブ領域Ｒｓの第２の不純物拡散層１３）が、シールリング１１を横断する金属配線を介して、チップ領域Ｒｃの半導体抵抗１４と接続されている。このため、半導体抵抗１４は内部回路１０のための入力保護抵抗として機能する。また、スクライブ領域Ｒｓの切り離しに伴う金属配線の切断の後に、金属配線の切断面から腐食汚染が生じても、該腐食汚染は半導体抵抗１４で止められるので、金属配線を伝って腐食汚染が内部回路１０まで浸透することを防止できる。
【００３４】
また、第１の実施形態によると、半導体抵抗１４と内部回路１０との電気的な接続及び切り離しを行なうスイッチ回路１５がチップ領域Ｒｃに形成されていると共に、スイッチ回路１５における半導体抵抗１４と内部回路１０との電気的な接続及び切り離しの制御がヒューズＲＯＭ回路１６により行なわれる。すなわち、スイッチ回路１５は、接続情報を格納したヒューズＲＯＭ回路１６と接続されているので、スクライブ領域Ｒｓの切り離し後に、例えばヒューズＲＯＭ回路１６を溶断することによって、シールリング１１を横断する金属配線と接続された半導体抵抗１４と、内部回路１０とを電気的に切り離すことができる。従って、スクライブ領域Ｒｓの入力保護回路１７とチップ領域Ｒｃの内部回路１０とを接続するために、シールリング１１を横断する金属配線を用いても、スクライブ領域Ｒｓの切り離しにより生じた金属配線の切り屑に起因して配線間に短絡が生じることを防止できる。
【００３５】
以上のように、第１の実施形態によると、入力保護回路と検査用パッドとをスクライブ領域に配置する際の製造上の課題であった、金属配線切断後の腐食汚染、金属配線の切り屑に起因する配線間の短絡、シールリングを横断する配線として高抵抗のポリシリコン配線を使用した場合の入力保護回路の特性劣化、及び、シールリングを横断する配線として高融点金属又は高融点合金よりなる配線を使用した場合の製造コストの高騰等を防止できる。また、個片化された半導体装置内で通常使用されている、面積が非常に大きい入力保護回路をそのままスクライブ領域に配置することによる、スクライブ領域の面積の増大、及び、その結果としての半導体ウェハからの半導体装置の切り出し数の減少等という問題も解決される。すなわち、十分に面積が縮小した入力保護回路１７をスクライブ領域Ｒｓに配置できると共に、内部回路１０と入力保護回路１７とを電気的に接続するための、シールリング１１を横断する配線として金属配線を使用できる。従って、内部回路１０の検査終了後にスクライブ領域Ｒｓを切り離すことにより、情報の不正な読み出し又は情報改ざん等を防止でき且つ面積が縮小された高品質の半導体装置を低コストで確実に製造することができる。
【００３６】
尚、第１の実施形態において、入力保護回路１７（正確には第２の不純物拡散層１３）をスクライブ領域Ｒｓに配置し、それによりスクライブ領域Ｒｓの切り離しと共に入力保護回路１７を切り落とした。しかし、入力保護回路１７の一部として、チップ領域Ｒｃのシールリング１１を構成する第１の不純物拡散層２１を利用することにより、入力保護回路１７の配置に必要な面積が従来よりも小さくなっているので、第２の不純物拡散層１３を含む入力保護回路１７の全体をチップ領域Ｒｃに設けた場合にも、半導体装置の面積縮小効果が十分に生じる。
【００３７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。
【００３８】
第２の実施形態が第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、入力保護回路１７として寄生バイポーラトランジスタ型の入力保護回路を形成した。それに対して、第２の実施形態においては、入力保護回路１７としてＭＯＳトランジスタ型の入力保護回路を形成する。尚、第２の実施形態に係る半導体装置の平面構成は、図１に示す第１の実施形態に係る半導体装置の平面構成と同様である。
【００３９】
図３（ａ）は図１におけるＩ−Ｉ線の断面構成の他例を示す図であり、図３（ｂ）は、図３（ａ）に示す断面構成によって実現される入力保護回路１７の回路構成を模式的に示す図である。
【００４０】
図３（ａ）に示すように、半導体ウェハよりなるｐ^-型（又はｎー型）の半導体基板２０における素子分離絶縁膜２２によって囲まれたＭＯＳトランジスタ領域において、シールリング１１を構成する第１の不純物拡散層２１はソース領域として機能し、検査用パッド１２からの信号が入力される第２の不純物拡散層１３はドレイン領域として機能する。また、半導体基板２０上における第１の不純物拡散層２１と第２の不純物拡散層１３との間にはゲート電極２３が形成されている。ゲート電極２３と第１の不純物拡散層２１とには固定電位が印加される。このような構成によって、図３（ｂ）に示すような、比較的面積の小さいＭＯＳトランジスタ型の入力保護回路１７を実現できる。
【００４１】
第２の実施形態によると、検査用パッド１２と共にＭＯＳトランジスタ型の入力保護回路１７（正確には第２の不純物拡散層１３）がスクライブ領域Ｒｓに配置されているので、内部回路１０の検査終了後にスクライブ領域Ｒｓを切り離すことにより、第１の実施形態と同様の効果が得られる。
【００４２】
尚、第２の実施形態においても、入力保護回路１７の一部として、チップ領域Ｒｃのシールリング１１を構成する第１の不純物拡散層２１を利用することにより、入力保護回路１７の配置に必要な面積が従来よりも小さくなっているので、第２の不純物拡散層１３を含む入力保護回路１７の全体をチップ領域Ｒｃに設けた場合にも、半導体装置の面積縮小効果が十分に生じる。
【００４３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図面を参照しながら説明する。
【００４４】
第３の実施形態が第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、スイッチ回路１５の接続情報を格納したヒューズＲＯＭ回路１６をチップ領域Ｒｃに形成し、スクライブ領域Ｒｓの切り離し後に、ヒューズＲＯＭ回路１６を溶断することによって内部回路１０と半導体抵抗１４とを電気的に切り離した。それに対して、第３の実施形態においては、ヒューズＲＯＭ回路１６のヒューズを、半導体基板２０上にスクライブ領域Ｒｓの切断ラインを横断するように形成すると共に該ヒューズをポリシリコンから構成する。このようにすると、スクライブ領域Ｒｓの切り離しと同時に該ヒューズを切断することによって内部回路１０と半導体抵抗１４とを電気的に切り離すことができる。
【００４５】
図４は、第３の実施形態に係る半導体装置におけるヒューズＲＯＭ回路のヒューズの配置領域及びその周辺領域の平面構成を示している。
【００４６】
図４に示すように、ヒューズＲＯＭ回路１６のヒューズ２４は、ポリシリコンから構成されていると共に、チップ領域Ｒｃのシールリング１１、及びスクライブ領域Ｒｓにおける切断ライン２５を横断するように配置されている。より具体的には、ヒューズ２４は、チップ領域Ｒｃに位置する一端からシールリング１１及び切断ライン２５を横断するようにスクライブ領域Ｒｓまで延び、それからスクライブ領域Ｒｓで折り返し、再び切断ライン２５及びシールリング１１を横断してチップ領域Ｒｃに位置する他端に戻る。また、ヒューズ２４の両端は金属配線２６とコンタクトプラグ２７を介して接続されている。尚、ヒューズ２４の材料としてポリシリコンを用いる理由は、アルミ等の金属を用いた場合、スクライブ領域Ｒｓの切り離し後に、腐食汚染が生じたり又は金属の切り屑に起因する配線間の短絡が生じるからである。
【００４７】
ところで、第３の実施形態においては、シールリング１１を構成する第１の不純物拡散層２１を、ヒューズ２４と重ならないように迂回させて配置する必要がある。その理由は、ヒューズ２４がＭＯＳトランジスタのゲート電極として機能することを防止するためである。
【００４８】
第３の実施形態によると、スクライブ領域Ｒｓの切り離しと同時にヒューズ２４を切断することによって、シールリング１１を横断する金属配線と接続された半導体抵抗１４と、内部回路１０とを電気的に切り離すことができる。このため、スクライブ領域Ｒｓの入力保護回路１７とチップ領域Ｒｃの内部回路１０とを接続するために、シールリング１１を横断する金属配線を用いても、スクライブ領域Ｒｓの切り離しにより生じた金属配線の切り屑に起因して配線間に短絡が生じることを防止できる。
【００４９】
また、第３の実施形態によると、ヒューズ２４の配置領域の全体をチップ領域Ｒｃに確保しなくてもよいので、言い換えると、ヒューズ２４を部分的にスクライブ領域Ｒｓに配置できるので、その分に相当する面積をチップ領域Ｒｃにおいて他の回路等のために有効利用できる。さらに、スクライブ領域Ｒｓの切り離しと同時にヒューズ２４を切断するので、スクライブ領域Ｒｓの切り離し後にヒューズＲＯＭ回路１６の溶断によって内部回路１０と半導体抵抗１４とを電気的に切り離す場合と比べて、ヒューズＲＯＭ回路１６の溶断を行なう工程を省略できるので、製造工程を削減することができる。
【００５０】
【発明の効果】
本発明によると、検査用パッドがスクライブ領域に形成されていると共に入力保護回路がスクライブ領域及びその近傍部に形成されているため、スクライブ領域を切り離すことにより、面積が縮小した半導体装置を確実に製造できると共に、半導体装置からの情報の不正な読み出し又は該情報の改ざん等を確実に防止できる。また、入力保護回路の全体をチップ領域に設けた場合にも、入力保護回路の一部として、シールリングを構成する不純物拡散層を利用するため、入力保護回路の面積を小さくできるので、半導体装置の面積を縮小することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態及び第２の実施形態に係る半導体装置の平面構成を示す図である。
【図２】（ａ）は図１におけるＩ−Ｉ線の断面構成の一例（本発明の第１の実施形態）を示す図であり、（ｂ）は、（ａ）に示す断面構成によって実現される入力保護回路の回路構成を模式的に示す図である。
【図３】（ａ）は図１におけるＩ−Ｉ線の断面構成の他例（本発明の第２の実施形態）を示す図であり、（ｂ）は、（ａ）に示す断面構成によって実現される入力保護回路の回路構成を模式的に示す図である。
【図４】本発明の第３の実施形態に係る半導体装置におけるヒューズＲＯＭ回路のヒューズの配置領域及びその周辺領域の平面構成を示す図である。
【図５】従来の半導体装置の平面構成を示す図である。
【符号の説明】
１０内部回路
１１シールリング
１２検査用パッド
１３第２の不純物拡散層
１４半導体抵抗
１５スイッチ回路
１６ヒューズＲＯＭ回路
１７入力保護回路
２０半導体基板
２１第１の不純物拡散層
２２素子分離絶縁膜
２３ゲート電極
２４ヒューズ
２５切断ライン
２６金属配線
２７コンタクトプラグ
Ｒｃチップ領域
Ｒｓスクライブ領域

Claims

半導体ウェハにおけるスクライブ領域によって区画された複数のチップ領域にそれぞれ形成された内部回路と、
前記スクライブ領域に形成され且つ前記内部回路と電気的に接続された検査用パッドと、
前記チップ領域に前記内部回路を取り囲むように形成され且つ固定電位が印加される第１の不純物拡散層を有するシールリングと、
前記スクライブ領域及びその近傍部に形成され且つ前記内部回路及び検査用パッドのそれぞれと電気的に接続されていると共に前記検査用パッドから前記内部回路に過剰な電流が流れ込むことを防止する入力保護回路とを備え、
前記入力保護回路は、前記スクライブ領域における前記第１の不純物拡散層から所定の距離だけ離れた位置に前記第１の不純物拡散層と対向するように形成され且つ前記検査用パッドと電気的に接続された第２の不純物拡散層と、前記第１の不純物拡散層とから構成され、
前記第１の不純物拡散層及び前記第２の不純物拡散層のそれぞれの導電型は同じであり、
前記第１の不純物拡散層及び前記第２の不純物拡散層のそれぞれの導電型と前記半導体ウェハの導電型とは異なることを特徴とする半導体装置。
前記第１の不純物拡散層はＭＯＳトランジスタのソース領域として機能すると共に前記第２の不純物拡散層は前記ＭＯＳトランジスタのドレイン領域として機能し、
前記入力保護回路は、前記半導体ウェハ上における前記第１の不純物拡散層と前記第２の不純物拡散層との間に形成され且つ固定電位が印加されるゲート電極をさらに有することを特徴とする請求項１に記載の半導体装置。
前記半導体ウェハ上に前記シールリングを横断するように形成され且つ前記第２の不純物拡散層と接続された金属配線と、
前記チップ領域に形成された第３の不純物拡散層よりなり且つ前記金属配線と接続された抵抗と、
前記チップ領域に形成され且つ前記抵抗と前記内部回路との電気的な接続及び切り離しを行なうスイッチ回路とをさらに備え、
前記スイッチ回路における前記抵抗と前記内部回路との電気的な接続及び切り離しの制御はヒューズＲＯＭ回路により行なわれることを特徴とする請求項１又は２に記載の半導体装置。
前記ヒューズＲＯＭ回路のヒューズは、前記半導体ウェハ上に前記スクライブ領域の切断ラインを横断するように形成されていると共にポリシリコンから構成されていることを特徴とする請求項３に記載の半導体装置。