JPH0329361A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0329361A JPH0329361A JP16351989A JP16351989A JPH0329361A JP H0329361 A JPH0329361 A JP H0329361A JP 16351989 A JP16351989 A JP 16351989A JP 16351989 A JP16351989 A JP 16351989A JP H0329361 A JPH0329361 A JP H0329361A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- diffusion layer
- aluminum
- ground potential
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000002159 abnormal effect Effects 0.000 abstract description 10
- 239000004020 conductor Substances 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- -1 tungsten silicide Chemical compound 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、入力端子に加えられる静電気などの外部サー
ジから装置を保護するための入力保護回路を備えた半導
体装置に間する。
ジから装置を保護するための入力保護回路を備えた半導
体装置に間する。
［従来の技術コ
半導体装置、特に絶縁ゲート型電界効果トランジスタか
らなる集積回路装置（ＭＯＳ ＩＣ）においては、ゲ
ート絶縁膜として厚さ２００〜３００Ａと非常に薄いシ
リコン酸化膜が使用されており、摩擦等による静電スや
ノイズ電圧などにより容易に絶縁破壊するので、入力保
護機能を設けない場合には実使用上支障を起たすことは
よく知られている。また、今後ＭＯＳ ＩＣの高集積
化，高性能化の要求により、ゲート絶縁膜はさらに薄膜
化される方向にあり、上記絶縁膜破壊の問題は大きな問
題となりつつある。
らなる集積回路装置（ＭＯＳ ＩＣ）においては、ゲ
ート絶縁膜として厚さ２００〜３００Ａと非常に薄いシ
リコン酸化膜が使用されており、摩擦等による静電スや
ノイズ電圧などにより容易に絶縁破壊するので、入力保
護機能を設けない場合には実使用上支障を起たすことは
よく知られている。また、今後ＭＯＳ ＩＣの高集積
化，高性能化の要求により、ゲート絶縁膜はさらに薄膜
化される方向にあり、上記絶縁膜破壊の問題は大きな問
題となりつつある。
第３図は一般的に用いられている半導体保ｙＪ！装置の
等価回路を示す。この等価回路は、抵抗Ｒｌ，Ｒ２と、
トランジスタＱｌ（ゲートは入力端子Ｐと抵抗Ｒ１の一
端に、ドレインは抵抗Ｒｌの他端と抵抗Ｒ２の一端に、
ソースは接地電位にそれぞれ接続されている）と、トラ
ンジスタＱ２（ゲートとソースは接地電位に、ドレイン
は抵抗Ｒ２の他端と内部回路であるトランジスタＱ３の
入力ゲートにそれぞれ接続されている）と、により構成
ざれている。
等価回路を示す。この等価回路は、抵抗Ｒｌ，Ｒ２と、
トランジスタＱｌ（ゲートは入力端子Ｐと抵抗Ｒ１の一
端に、ドレインは抵抗Ｒｌの他端と抵抗Ｒ２の一端に、
ソースは接地電位にそれぞれ接続されている）と、トラ
ンジスタＱ２（ゲートとソースは接地電位に、ドレイン
は抵抗Ｒ２の他端と内部回路であるトランジスタＱ３の
入力ゲートにそれぞれ接続されている）と、により構成
ざれている。
入力端子Ｐは通常ボンディング用のアルミパッドに接続
ざれている。また、トランジスタＱ３は保護されるべき
内部回路のトランジスタを表しており、そのゲート絶縁
膜は前述のように２００〜３００六のシリコン酸化膜が
使用される。トランジスタＱ２はパンチスルートランジ
スタで、ソース・トレイン間に２０Ｖ前後の異常電圧が
印加されると導通し、入力電圧をクランプする働きがあ
る。トランジスタＱ２のゲート絶縁膜としてはトランジ
スタＱ３と同様のものを用いることが普通である。トラ
ンジスタＱｌは６０００Ａ程度の厚いシリコン酸化膜が
ゲート絶縁膜として用いられているしきい値２０Ｖ程度
のトランジスタで、通常チャネルストッパ領域と同時に
形成される。抵抗Ｒｌ，Ｒ２は時定数を設けて入力パル
ス波形をなまらせ、また、トランジスタＱｌあるいはＱ
２が導通状態になった際に電流を制限する目的があり、
通常半導体基板と逆導電型の不純物拡散層あるいはリン
などの不純物を含んだ多結晶シリコン層で形成すること
が多い。
ざれている。また、トランジスタＱ３は保護されるべき
内部回路のトランジスタを表しており、そのゲート絶縁
膜は前述のように２００〜３００六のシリコン酸化膜が
使用される。トランジスタＱ２はパンチスルートランジ
スタで、ソース・トレイン間に２０Ｖ前後の異常電圧が
印加されると導通し、入力電圧をクランプする働きがあ
る。トランジスタＱ２のゲート絶縁膜としてはトランジ
スタＱ３と同様のものを用いることが普通である。トラ
ンジスタＱｌは６０００Ａ程度の厚いシリコン酸化膜が
ゲート絶縁膜として用いられているしきい値２０Ｖ程度
のトランジスタで、通常チャネルストッパ領域と同時に
形成される。抵抗Ｒｌ，Ｒ２は時定数を設けて入力パル
ス波形をなまらせ、また、トランジスタＱｌあるいはＱ
２が導通状態になった際に電流を制限する目的があり、
通常半導体基板と逆導電型の不純物拡散層あるいはリン
などの不純物を含んだ多結晶シリコン層で形成すること
が多い。
第４図は第３図の笠価回路を半導体基板上に具体化した
場合の平面図であり、抵抗素子Ｒｌ， Ｒ２として不
純物拡散層を用いている。同図には、能動領域である不
純物拡散Ｎｌ０３Ａ，Ｉ０３Ｂ，１０３Ｃ，１０４Ａ，
１０４Ｂ，１０４Ｃ， リンを含む多結晶シリコン層
１０６， コンタクト開口部１０７Ａ，１０７Ｂ，１
０７Ｃ，１０７Ｄ及びボンディングパッド１０１とアル
ミ配線１１１，ボンディング用のパッドスルーホールパ
ターン１０２をそれぞれ示す。ボンディング用バッｌ”
１ ０１はアルミパターンで形成され、パッケージの
リード電極と接続できるようになっており、これが第３
図の入力端子Ｐに相当する。そして、ボンディングバッ
ド１０１ （入力端子Ｐ）はコンタクト開口部１０７Ａ
を通して不純物拡散Ｎ１０３Ａ（第３図の抵抗Ｒ１に相
当）と接続され、さらにこの不純物拡散Ｎ１０３Ａ（抵
抗Ｒｌ）を経てトランジスタＱ１のドレイン領域に至る
。また、トランジスタＱｌのソースを形成する不純物拡
散Ｎ１０４Ａはコンタクト間口部１ ０７Ｂを通して接
地電位のアルミ配線Ｎ１ １ １に接続され、さらに抵
抗Ｒ２を形成する不純物拡散ｆｉ１０３Ｂ，１０３Ｃの
領域を経てトランジスタＱ２のドレイン領域に至る。ま
た、接地電位に保たれた多結晶シリコン！１ ０６によ
りトランジスタＱ２のゲート電極が形成され、一方、ト
ランジスタＱ２のソースを形成する不純物拡散層１０４
Ｂの領域はコンタクトと開口部１０７Ｃを通して接地電
位のアルミ配線層１１１に接続されている。
場合の平面図であり、抵抗素子Ｒｌ， Ｒ２として不
純物拡散層を用いている。同図には、能動領域である不
純物拡散Ｎｌ０３Ａ，Ｉ０３Ｂ，１０３Ｃ，１０４Ａ，
１０４Ｂ，１０４Ｃ， リンを含む多結晶シリコン層
１０６， コンタクト開口部１０７Ａ，１０７Ｂ，１
０７Ｃ，１０７Ｄ及びボンディングパッド１０１とアル
ミ配線１１１，ボンディング用のパッドスルーホールパ
ターン１０２をそれぞれ示す。ボンディング用バッｌ”
１ ０１はアルミパターンで形成され、パッケージの
リード電極と接続できるようになっており、これが第３
図の入力端子Ｐに相当する。そして、ボンディングバッ
ド１０１ （入力端子Ｐ）はコンタクト開口部１０７Ａ
を通して不純物拡散Ｎ１０３Ａ（第３図の抵抗Ｒ１に相
当）と接続され、さらにこの不純物拡散Ｎ１０３Ａ（抵
抗Ｒｌ）を経てトランジスタＱ１のドレイン領域に至る
。また、トランジスタＱｌのソースを形成する不純物拡
散Ｎ１０４Ａはコンタクト間口部１ ０７Ｂを通して接
地電位のアルミ配線Ｎ１ １ １に接続され、さらに抵
抗Ｒ２を形成する不純物拡散ｆｉ１０３Ｂ，１０３Ｃの
領域を経てトランジスタＱ２のドレイン領域に至る。ま
た、接地電位に保たれた多結晶シリコン！１ ０６によ
りトランジスタＱ２のゲート電極が形成され、一方、ト
ランジスタＱ２のソースを形成する不純物拡散層１０４
Ｂの領域はコンタクトと開口部１０７Ｃを通して接地電
位のアルミ配線層１１１に接続されている。
［発明が解決しようとする課題］
上述したように従来の入力保護回路はレイアウトに大き
く依存し、レイアウト上の制約となることが多いという
欠点がある。例えば、第４図においてボンディングバッ
ド１０１に異常電圧が印加されると、この部分には保護
機能が無いため、この異常電圧がトランジスタＱｌ，
Ｑ２などの保護素子に伝達される以前に、コンタクト
と開口部１０７Ａ付近の不純物拡散層１０３Ａの接合が
プレイクダウンしてしまう。この場合、コンタクトと間
口部１０７Ａ付近に他の基準電位の不純物拡散層１０４
Ｃの領域が存在すると、異常電流が不純物拡散層１ ０
４Ｃの接合部のごく一部に集中し、その部分のコンタク
ト抵抗によって瞬時に高温になり、コンタクトと開口部
１ ０７Ｄのアルミ配線と直下の不純物拡散層を形成し
ているシリコン基板とが合金化しシリコンがアルミへ溶
融していくいわゆるスパイクが発生して短絡を生ずる。
く依存し、レイアウト上の制約となることが多いという
欠点がある。例えば、第４図においてボンディングバッ
ド１０１に異常電圧が印加されると、この部分には保護
機能が無いため、この異常電圧がトランジスタＱｌ，
Ｑ２などの保護素子に伝達される以前に、コンタクト
と開口部１０７Ａ付近の不純物拡散層１０３Ａの接合が
プレイクダウンしてしまう。この場合、コンタクトと間
口部１０７Ａ付近に他の基準電位の不純物拡散層１０４
Ｃの領域が存在すると、異常電流が不純物拡散層１ ０
４Ｃの接合部のごく一部に集中し、その部分のコンタク
ト抵抗によって瞬時に高温になり、コンタクトと開口部
１ ０７Ｄのアルミ配線と直下の不純物拡散層を形成し
ているシリコン基板とが合金化しシリコンがアルミへ溶
融していくいわゆるスパイクが発生して短絡を生ずる。
また、不純物拡散層１ ０４Ｃの接合が破壊される。こ
の場合、コンタクトと開口部１０７Ｄが１つじかなコン
タクト抵抗の大きい不純物拡散層の場合にはさらに問題
が顕著となる。
の場合、コンタクトと開口部１０７Ｄが１つじかなコン
タクト抵抗の大きい不純物拡散層の場合にはさらに問題
が顕著となる。
このように従来の入力保護装置では他の入力パッドに付
属している入力保護装置，内部回路などの不純物拡散層
との位置関係に注意を要し、レイアウト上の制約事項と
なっている。
属している入力保護装置，内部回路などの不純物拡散層
との位置関係に注意を要し、レイアウト上の制約事項と
なっている。
本発明は上記従来の事情に鑑みなされたもので、アルミ
スパイクによるショートを防止して、レイアウト上の制
約を緩和することができる半導体装置を提供することを
目的とする。
スパイクによるショートを防止して、レイアウト上の制
約を緩和することができる半導体装置を提供することを
目的とする。
［発明の従来技術に対する相違点］
上述した従来の半導体装置に対し、本発明は入力端子に
設置された入力保護回路近傍に位置する内部回路におい
て、コンタクト開口部により接続されているアルミ配線
層と不純物拡散層とをアルミスパイクを防止するための
タングステンシリサイド等のアルミ以外の導体層を介し
て接続するという相違点を有する。
設置された入力保護回路近傍に位置する内部回路におい
て、コンタクト開口部により接続されているアルミ配線
層と不純物拡散層とをアルミスパイクを防止するための
タングステンシリサイド等のアルミ以外の導体層を介し
て接続するという相違点を有する。
［課題を解決するための手段］
本発明の半導体装置は、一導電型の半導体基板上に形成
され、前記半導体基板と逆導電型の不純物拡散層である
抵抗を含んで構成される入力保護回路を有する半導体装
置において、入力端子に設置ざれた前記入力保護回路近
傍に位置する他の不純物拡散層と電源あるいは接地電位
のアルミ配線がアルミ以外の導体層を介して接続されて
いることを特徴とする。
され、前記半導体基板と逆導電型の不純物拡散層である
抵抗を含んで構成される入力保護回路を有する半導体装
置において、入力端子に設置ざれた前記入力保護回路近
傍に位置する他の不純物拡散層と電源あるいは接地電位
のアルミ配線がアルミ以外の導体層を介して接続されて
いることを特徴とする。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の平面図で、第２図は第１図
中のＸ−Ｘ’矢視断面図を示す。第１図，第２図に示さ
れているように、本実施例はボンディングバッド１０１
に設置されている入力保護回路近傍の不純物拡散層１０
４Ｃと電源あるいは接地電位のアルミ配線１１１Ｂが中
間配線層であるタングステンシリサイド１０５を介して
接続されるという構造である。
中のＸ−Ｘ’矢視断面図を示す。第１図，第２図に示さ
れているように、本実施例はボンディングバッド１０１
に設置されている入力保護回路近傍の不純物拡散層１０
４Ｃと電源あるいは接地電位のアルミ配線１１１Ｂが中
間配線層であるタングステンシリサイド１０５を介して
接続されるという構造である。
本実施例では半導体装置のボンディングパッド゛１０１
に異常電圧が印加されて、コンタクト開口部１０７Ａ付
近の不純物拡散層１ ０４Ｃの接合部に異常電流が集中
し、コンタクト開口部１０７Ｄの接合部１０４Ｃが発熱
しても、不純物拡散層１０４Ｃ上には、タングステンシ
リサイド１０５が存在するためスパイクが発生せず、半
導体基板１１２と電源または接地電位のショートを防止
することができる。
に異常電圧が印加されて、コンタクト開口部１０７Ａ付
近の不純物拡散層１ ０４Ｃの接合部に異常電流が集中
し、コンタクト開口部１０７Ｄの接合部１０４Ｃが発熱
しても、不純物拡散層１０４Ｃ上には、タングステンシ
リサイド１０５が存在するためスパイクが発生せず、半
導体基板１１２と電源または接地電位のショートを防止
することができる。
現在の半導体製造ブロセルにおいては、不純物拡散層と
アルミ配線層間に複数の配線層を有するのが普通である
ので、その中のアルミ以外の適当な配線をスパイク防止
として用いることが可能である。
アルミ配線層間に複数の配線層を有するのが普通である
ので、その中のアルミ以外の適当な配線をスパイク防止
として用いることが可能である。
［発明の効果コ
以上説明したように本発明は、入力端子に設置された入
力保護回路の近傍に位置する不純物拡散層と電源あるい
は接地電位のアルミ配線がアルミ以外の中間配線層を介
して接続することにより入力端子への異常電圧印加によ
る入力保護回路近傍の電源あるいは接地電位に接続され
た不純物拡散層での異常電流による発熱からのアルミス
パイクによる基板とのショートを防止できる効果がある
。
力保護回路の近傍に位置する不純物拡散層と電源あるい
は接地電位のアルミ配線がアルミ以外の中間配線層を介
して接続することにより入力端子への異常電圧印加によ
る入力保護回路近傍の電源あるいは接地電位に接続され
た不純物拡散層での異常電流による発熱からのアルミス
パイクによる基板とのショートを防止できる効果がある
。
第４図は従来の半導体装置を示す平面図てある。
１０１，Ｐ・・・・・・入力端子（ボンディングパット
）、 １０２・・・・・・・・バットスルーホール、１０３Ａ
， １０３Ｂ， １０３Ｃ・・・・・・入力端子に接続された不純物拡散
層による抵抗、 ］０４Ａ， １０４Ｂ， １０４Ｃ・・・・・・・・接地電位に接続された不純物
拡散層、 １０５・・・・アルミ配線と不純物拡散層間にあるタン
グステンシリサイド配線、
）、 １０２・・・・・・・・バットスルーホール、１０３Ａ
， １０３Ｂ， １０３Ｃ・・・・・・入力端子に接続された不純物拡散
層による抵抗、 ］０４Ａ， １０４Ｂ， １０４Ｃ・・・・・・・・接地電位に接続された不純物
拡散層、 １０５・・・・アルミ配線と不純物拡散層間にあるタン
グステンシリサイド配線、
第１図は本発明の半導体装置の一実施例を示す平面図、
第２図は第１図中のＸ−Ｘ’矢視断面図、第３図は従来
の半導体入力保護装置の等価回路図、１０６・・・・・
・リン等の不純物を含む多結晶シリコン層、 】０７Ａ・・・・・入力端子と不純物拡散層抵抗を接続
するコンタクト、 １０７Ｂ， １０７Ｃ， １０７Ｄ・・・・・・接地電位のアルミ配線層と不純物
拡散層とを接続する コンタクト、 １０８・・・・・・・・・・フィールド酸化膜、１０９
・・・・・・・・・・層間絶縁膜、１１０・・・・・・
・・・・カバー絶縁膜、１１１Ａ，ＩＩＩＢ・・・・接
地電位に接続されたアルミ配線層、
第２図は第１図中のＸ−Ｘ’矢視断面図、第３図は従来
の半導体入力保護装置の等価回路図、１０６・・・・・
・リン等の不純物を含む多結晶シリコン層、 】０７Ａ・・・・・入力端子と不純物拡散層抵抗を接続
するコンタクト、 １０７Ｂ， １０７Ｃ， １０７Ｄ・・・・・・接地電位のアルミ配線層と不純物
拡散層とを接続する コンタクト、 １０８・・・・・・・・・・フィールド酸化膜、１０９
・・・・・・・・・・層間絶縁膜、１１０・・・・・・
・・・・カバー絶縁膜、１１１Ａ，ＩＩＩＢ・・・・接
地電位に接続されたアルミ配線層、
Claims (1)
- 一導電型の半導体基板上に形成され、前記半導体基板
と逆導電型の不純物拡散層である抵抗を含んで構成され
る入力保護回路を有する半導体装置において、入力端子
に設置された前記入力保護回路近傍に位置する他の不純
物拡散層と電源あるいは接地電位のアルミ配線がアルミ
以外の導体層を介して接続されていることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16351989A JPH0329361A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16351989A JPH0329361A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329361A true JPH0329361A (ja) | 1991-02-07 |
Family
ID=15775411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16351989A Pending JPH0329361A (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065109A (ja) * | 1996-04-19 | 1998-03-06 | Nippon Steel Corp | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143464A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS61276249A (ja) * | 1985-05-30 | 1986-12-06 | Toshiba Corp | 入力保護回路 |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
-
1989
- 1989-06-26 JP JP16351989A patent/JPH0329361A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143464A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS61276249A (ja) * | 1985-05-30 | 1986-12-06 | Toshiba Corp | 入力保護回路 |
| JPS62165362A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065109A (ja) * | 1996-04-19 | 1998-03-06 | Nippon Steel Corp | 入力保護回路、入力保護回路の製造方法、半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100311578B1 (ko) | 반도체장치 | |
| JP3217336B2 (ja) | 半導体装置 | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| JP2822915B2 (ja) | 半導体装置 | |
| JPH065749B2 (ja) | 半導体装置 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| EP0202646B1 (en) | Input protection device | |
| JP2611639B2 (ja) | 半導体装置 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPH11340425A (ja) | 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ | |
| JPH0821630B2 (ja) | 半導体装置 | |
| JPH0518466B2 (ja) | ||
| JPS6221018Y2 (ja) | ||
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JP3134443B2 (ja) | 半導体入力保護装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JP3271435B2 (ja) | 半導体集積回路装置 | |
| JPH0716006B2 (ja) | 半導体装置 | |
| JPS59154056A (ja) | 半導体装置 | |
| KR100575861B1 (ko) | 반도체 소자의 정전기 방지 구조 | |
| JPH0511667B2 (ja) | ||
| JPS6336554A (ja) | 半導体装置 | |
| JPH0462838A (ja) | 半導体装置 | |
| JPS61128553A (ja) | 入力保護回路 | |
| JPH0590522A (ja) | 半導体装置 |