CN102244070B - 在超高压组件的高压路径上提供esd保护的结构 - Google Patents
在超高压组件的高压路径上提供esd保护的结构 Download PDFInfo
- Publication number
- CN102244070B CN102244070B CN201010168458.XA CN201010168458A CN102244070B CN 102244070 B CN102244070 B CN 102244070B CN 201010168458 A CN201010168458 A CN 201010168458A CN 102244070 B CN102244070 B CN 102244070B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- connects
- joint pin
- voltage
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种在超高压组件的高压路径上提供ESD保护的结构,该超高压组件的高压路径建立于从高压N型井经第一金属层至第二金属层,在该高压N型井及第一金属层之间有连接柱,其在水平剖面上具有分布式的结构以提高该超高压组件的均匀度,使该高压路径上的电流均匀地散布,因而避免电流分布不均匀所导致的局部热聚集的情况发生,降低该超高压组件的损毁率。较佳者,更包含多个熔丝装置彼此独立地连接该第一金属层,该熔丝装置含有多晶硅熔丝在承载的电流过大时熔毁。
Description
技术领域
本发明涉及一种超高压组件(ultra-high voltage device),特别是关于一种为超高压组件提供静电放电(Electro-Static Discharge;ESD)保护的结构。
背景技术
在本文中,超高压是指500V以上的电压。图1是现有的超高压组件的垂直剖面图,在P型基板10上形成P型磊晶层12,其上形成P型井14与高压N型井16,高压N型井16上成长氧化物28,从其未覆盖的开口掺杂而形成接触区18,其经接点柱20、第一金属层22、导孔26及第二金属层24等结构而连接到高压端HV,此即超高压组件的高压路径。高压N型井16使超高压组件具有较高的崩溃电压,以便提供高压操作。
超高压组件通常具有非常巨大的尺寸,而ESD保护结构会增加电路布局的尺寸,因此不适合再施作于超高压组件上。即使超高压组件的尺寸已经非常巨大,但是仍然不能达到最小的ESD要求,其问题在于超高压组件的不均匀。由于ESD是一种大电流的现象,超高压组件不均匀处将导致电流的聚集使电流无法均匀分散。参考图2,其中图2A是图1的超高压组件的布局图,图2B是该布局中的部份区域30的局部放大图,在水平剖面上,连接柱20具有长条形状的结构。图2中的接触区末端32为超高压组件常见的不均匀处,当有ESD般的大电流通过时将造成电流的聚集,同时产生相当大的热导致局部高温而使超高压组件熔毁。只要超高压组件的高压路径有任一区段熔毁,该超高压组件便失去承受高压的能力而无法继续使用。
目前尚未有为超高压组件的高压路径提供ESD保护的技术,只能依赖超高压组件的自身保护结构。
发明内容
本发明的目的之一,在于提出一种为超高压组件提供ESD保护的结构。
为达上述目的,本发明一方面提供一种在超高压组件的高压路径上提供ESD保护的结构,其中,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
连接柱连接于该高压N型井及第一金属层之间,在水平剖面上具有分布式的结构;以及
接触区在该高压N型井上,供该连接柱电性接触,且在该水平剖面上随形于该连接柱而呈现点状分布的多个隔离岛区域。
为达上述目的,本发明一方面还提供一种在超高压组件的高压路径上提供ESD保护的结构,其中,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
连续的接触区在该高压N型井上;
第一连接柱在水平剖面上具有分布式的结构电性接触该接触区且连接该第一金属层;以及
多个熔丝装置彼此独立地连接该第一金属层;
其中,每一该熔丝装置包含:
由该第一金属层提供的彼此隔离的第一部份及第二部份,该第一部份连接该第一连接柱,该第二部份经导孔连接该第二金属层;
第二及第三接点柱分别连接该第一金属层的第一及第二部份;以及
多晶硅熔丝连接该第二及第三接点柱。
为达上述目的,本发明一方面还提供一种在超高压组件的高压路径上提供ESD保护的结构,其特征在于,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
第一连接柱连接于该高压N型井及第一金属层之间,在水平剖面上具有分布式的结构;以及
接触区在该高压N型井上,供该第一连接柱电性接触,且在该水平剖面上随形于该第一连接柱而呈现点状分布的多个隔离岛区域;以及
多个熔丝装置彼此独立地连接该第一金属层;
其中,每一该熔丝装置包含:
由该第一金属层提供的彼此隔离的第一部份及第二部份,该第一部份连接该第一连接柱,该第二部份经导孔连接该第二金属层;
第二及第三接点柱分别连接该第一金属层的第一及第二部份;以及
多晶硅熔丝连接该第二及第三接点柱。
根据本发明,一种超高压组件的高压路径建立于从高压N型井经第一金属层至第二金属层,在该高压N型井及第一金属层之间有连接柱,其在水平剖面上具有分布式的结构以提高该超高压组件的均匀度,使该高压路径上的电流均匀地散布,因而避免电流分布不均匀所导致的局部热聚集的情况发生,降低该超高压组件的损毁率。
较佳者,更包含多个熔丝装置彼此独立地连接该第一金属层,该熔丝装置含有多晶硅熔丝在承载的电流过大时熔毁。
附图说明
图1是现有的超高压组件的垂直剖面图;
图2是现有的超高压组件的水平面布局图;
图3是本发明的第一实施例的水平面布局图;
图4是本发明的第二实施例的垂直剖面图;
图5是本发明的第二实施例的水平面布局图;以及
图6是本发明的第三实施例的水平面布局图。
具体实施方式
下面结合说明书附图对本发明的具体实施方式做详细描述。
图3是本发明的第一实施例,其垂直剖面图与图1相同,但是连接柱20在水平剖面上具有分布式的结构,接触区18在水平剖面上随形于连接柱20,因而呈现点状分布的多个隔离岛区域。此分布式的结构可以提高超高压组件的均匀度,使高压路径上的电流均匀地散布,当有ESD般的大电流通过时,因而避免电流分布不均匀所导致的局部热聚集的情况发生,降低超高压组件的损毁率。在此实施例中,要形成分开的接触区18及分布式的连接柱20,只要改变其定义的图案即可,因此不会增加制程的步骤,也不会增加电路的尺寸。
图4及图5是本发明的第二实施例的垂直剖面图与局部布局图,除了连接柱20在水平剖面上具有分布式的结构,更增加多个熔丝装置40于高压路径上。每一熔丝装置40包含多晶硅熔丝42,其两端分别经接点柱44及46连接第一金属层22的第一部份48及第二部份50。第一部份48及第二部份50都是第一金属层22的一部份,但是彼此隔离。因为第二金属层24经多个导孔26与第一金属层22的每一第二部份50连接,所以全部的熔丝装置40是并联在接触区18及第二金属层24之间。由于接点柱20、44、46、第一金属层22及第二金属层24都是金属材质,因此适当长度的多晶硅熔丝42在遭受过大电流时会先行毁损。当流经某一区段的多晶硅熔丝42的电流到达其饱和电流时,多晶硅熔丝42会变成一具有高阻抗的电阻,迫使电流流往其它未达饱和电流的多晶硅熔丝42,虽然电压可能持续增加但是电流不会再增加,因此电流便均匀的分布在所有的熔丝装置多晶硅熔丝42上。即使某一区段的多晶硅熔丝42上的电流超过其饱和电流时,则电流会先将该区段的多晶硅熔丝42熔毁而形成断路,因此电流就不会流向接触区18,避免接触区18烧毁形成短路,而其余具有完好的多晶硅熔丝42的区段仍能使超高压组件正常动作。多晶硅熔丝42是由多晶硅层提供,接点柱44及46是在制作接点柱20时一并形成,因此本实施例不会增加制程的步骤。熔丝装置40是配置在氧化物28的上方,因此不会扩大电路布局。
图6是结合前述两实施例的第三实施例,除了图5的结构,接触区18也跟随着连接柱20个别地独立分开,因而呈现点状分布的多个隔离岛区域。
如以上各实施例所示,本发明在不改变超高压组件的尺寸、电流电压特性及制程的情况下,将其ESD性能改善到可接受的程度。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。
Claims (3)
1.一种在超高压组件的高压路径上提供ESD保护的结构,其特征在于,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
连接柱连接于该高压N型井及第一金属层之间,在水平剖面上具有分布式的结构;以及
接触区在该高压N型井上,供该连接柱电性接触,且在该水平剖面上随形于该连接柱而呈现点状分布的多个隔离岛区域。
2.一种在超高压组件的高压路径上提供ESD保护的结构,其特征在于,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
连续的接触区在该高压N型井上;
第一连接柱在水平剖面上具有分布式的结构电性接触该接触区且连接该第一金属层;以及
多个熔丝装置彼此独立地连接该第一金属层;
其中,每一该熔丝装置包含:
由该第一金属层提供的彼此隔离的第一部份及第二部份,该第一部份连接该第一连接柱,该第二部份经导孔连接该第二金属层;
第二及第三接点柱分别连接该第一金属层的第一及第二部份;以及
多晶硅熔丝连接该第二及第三接点柱。
3.一种在超高压组件的高压路径上提供ESD保护的结构,其特征在于,该高压路径是建立于从高压N型井经第一金属层至第二金属层,该提供ESD保护的结构包含:
第一连接柱连接于该高压N型井及第一金属层之间,在水平剖面上具有分布式的结构;以及
接触区在该高压N型井上,供该第一连接柱电性接触,且在该水平剖面上随形于该第一连接柱而呈现点状分布的多个隔离岛区域;以及
多个熔丝装置彼此独立地连接该第一金属层;
其中,每一该熔丝装置包含:
由该第一金属层提供的彼此隔离的第一部份及第二部份,该第一部份连接该第一连接柱,该第二部份经导孔连接该第二金属层;
第二及第三接点柱分别连接该第一金属层的第一及第二部份;以及
多晶硅熔丝连接该第二及第三接点柱。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010168458.XA CN102244070B (zh) | 2010-05-11 | 2010-05-11 | 在超高压组件的高压路径上提供esd保护的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010168458.XA CN102244070B (zh) | 2010-05-11 | 2010-05-11 | 在超高压组件的高压路径上提供esd保护的结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102244070A CN102244070A (zh) | 2011-11-16 |
CN102244070B true CN102244070B (zh) | 2015-04-15 |
Family
ID=44962033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010168458.XA Active CN102244070B (zh) | 2010-05-11 | 2010-05-11 | 在超高压组件的高压路径上提供esd保护的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102244070B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI521659B (zh) | 2013-05-02 | 2016-02-11 | 乾坤科技股份有限公司 | 電流導通元件 |
CN104134738B (zh) * | 2013-05-02 | 2017-07-18 | 乾坤科技股份有限公司 | 电流导通元件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1641872A (zh) * | 2004-01-07 | 2005-07-20 | 世界先进积体电路股份有限公司 | 具高静电放电防护耐受能力的高压组件结构 |
CN101038912A (zh) * | 2006-03-17 | 2007-09-19 | 三星电子株式会社 | 具有改善的静电放电保护功能的半导体器件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100630757B1 (ko) * | 2005-08-05 | 2006-10-02 | 삼성전자주식회사 | Esd 보호 구조를 갖는 반도체 소자 |
JP2008047642A (ja) * | 2006-08-11 | 2008-02-28 | Seiko Instruments Inc | 静電気放電保護半導体装置 |
-
2010
- 2010-05-11 CN CN201010168458.XA patent/CN102244070B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1641872A (zh) * | 2004-01-07 | 2005-07-20 | 世界先进积体电路股份有限公司 | 具高静电放电防护耐受能力的高压组件结构 |
CN101038912A (zh) * | 2006-03-17 | 2007-09-19 | 三星电子株式会社 | 具有改善的静电放电保护功能的半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN102244070A (zh) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100424873C (zh) | 静电放电防护用半导体结构 | |
CN103219364B (zh) | 半导体装置及其制造方法 | |
US9899510B2 (en) | Semiconductor device | |
KR20060101389A (ko) | 가변 전류 강도 및 전압 강도를 갖는 esd 보호 회로 | |
KR101761922B1 (ko) | 반도체 장치 | |
CN101373766B (zh) | 半导体器件 | |
US9202936B2 (en) | Semiconductor device | |
WO2020024545A1 (zh) | 一种高稳定有机电致发光照明屏体 | |
CN102244070B (zh) | 在超高压组件的高压路径上提供esd保护的结构 | |
CN104916650A (zh) | 一种双栅线阵列基板、显示面板及显示装置 | |
CN104617092A (zh) | 一种半导体器件及其制作方法 | |
TWI395315B (zh) | 在超高壓元件的高壓路徑上提供esd保護的結構 | |
JPH0732237B2 (ja) | 静電放電入力保護回路 | |
US9196585B2 (en) | Polysilicon fuse, semiconductor device having overlapping polysilicon fuse sections and method of severing polysilicon fuse | |
CN108257941B (zh) | 半导体器件的测试结构和测试方法 | |
CN103050442B (zh) | 具有抗静电放电能力的功率半导体器件及制造方法 | |
US9601481B2 (en) | Semiconductor device | |
CN108028266B (zh) | 具有改进的等离子体散布的晶闸管 | |
CN103794599A (zh) | 半导体装置 | |
US9018707B2 (en) | Semiconductor device | |
CN103050491B (zh) | 一种元胞结构及其制造方法 | |
TW201545345A (zh) | 線型架構之功率半導體元件 | |
US10366855B2 (en) | Fuse element assemblies | |
CN100403535C (zh) | 可控制触发电压的静电放电装置 | |
KR102054260B1 (ko) | 자가 치유가 가능한 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |