CN108028266B - 具有改进的等离子体散布的晶闸管 - Google Patents

具有改进的等离子体散布的晶闸管 Download PDF

Info

Publication number
CN108028266B
CN108028266B CN201680044376.XA CN201680044376A CN108028266B CN 108028266 B CN108028266 B CN 108028266B CN 201680044376 A CN201680044376 A CN 201680044376A CN 108028266 B CN108028266 B CN 108028266B
Authority
CN
China
Prior art keywords
layer
emitter
thyristor
main side
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680044376.XA
Other languages
English (en)
Other versions
CN108028266A (zh
Inventor
M.贝里尼
J.沃贝克
P.科姆明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Grid Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Grid Switzerland AG filed Critical ABB Grid Switzerland AG
Publication of CN108028266A publication Critical patent/CN108028266A/zh
Application granted granted Critical
Publication of CN108028266B publication Critical patent/CN108028266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

提供一种具有发射极短路部的晶闸管，其中，在平行于第一主侧(202)的平面上的正交投影中，由第一电极层(214)与第一发射极层(206)和发射极短路部(228)的电接触部覆盖的接触区域包括呈巷道(250A‑250D)的形状的区域，发射极短路部(228)在巷道中的区域覆盖度小于发射极短路部(228)在接触区域的其余区域中的区域覆盖度，其中，发射极短路部(228)在特定区域中的区域覆盖度是发射极短路部(228)在该特定区域中覆盖的面积与特定区域的面积的比。本发明的晶闸管展现快速接通过程，甚至是在没有复杂的放大门极结构的情况下。

Description

具有改进的等离子体散布的晶闸管
技术领域
本发明涉及晶闸管。
背景技术
晶闸管，有时也被称为可控硅整流器(SCR)，是可通过对门极接线端供应正门极触发电流脉冲而沿正向方向(即，当正向偏压时)接通的开关装置。然后晶闸管被称为处于正向传导状态或接通状态，其中电流可沿正向方向从阳极流到阴极。另一方面，晶闸管也可处于正向阻断状态，也被称为断开状态，这表示可阻断正向方向上的高的正电压。在与正向方向相反的反向方向上，晶闸管不可接通。晶闸管可为反向阻断，这表示它可在反向方向上阻断与正向阻断状态中至少大致相同的电压，或者可为不对称的，这表示它实际上在反向方向上没有阻断能力。由于相控应用通常需要反向阻断能力，所以相控晶闸管(PCT)典型地为反向阻断。
在图1中示意性地显示已知晶闸管100的横截面。晶闸管包括半导体晶片，其中形成包括四个具有交替导电率类型的半导体层的晶闸管结构，即，n-p-n-p层堆叠结构。在从晶闸管100的阴极侧102到阳极侧104的顺序中，晶闸管结构包括n+掺杂阴极发射极层106、p掺杂基极层108、n-掺杂基极层110和p掺杂阳极层112。n+掺杂阴极发射极层106由形成于半导体晶片的阴极侧表面上的阴极金属化物114电接触，以邻接所述n+掺杂阴极发射极层106。p掺杂阳极层112由形成于半导体晶片的阳极侧表面上的阳极金属化物116电接触，以邻接所述p掺杂阳极层112。p掺杂基极层108由形成于半导体晶片的阴极侧表面上的门极金属化物118电接触，以邻接所述p掺杂基极层108。
n+掺杂阴极发射极层106和阴极金属化物114之间的接触区将被称为阴极区，并且p掺杂基极层108和门极金属化物118之间的接触区将被称为门极区。
当在阳极金属化物116和阴极金属化物114之间应用低于晶闸管的击穿电压VBO的正电压或正向电压，晶闸管100可通过对门极金属化物118供应门极触发电流脉冲来在正向阻断状态和正向传导状态之间切换。只要不对门极金属化物118供应门极触发电流脉冲，晶闸管就将保持处于阻断状态。但是，当通过对门极118供应门极触发电流脉冲来触发晶闸管100时，电子将从阴极金属化物114中注入，流到阳极，在那里它们将引起空子注入，并且电子-空子等离子体将在p掺杂基极层108和n-掺杂基极层110中形成，这可使晶闸管100切换成正向传导状态。只要应用正向电压，正向传导状态便可保持，并且当在阳极金属化物116和阴极金属化物114之间应用的正向电压断开或变成反向电压时，正向传导状态将停止。在阳极金属化物116和阴极金属化物114之间应用反向负电压之后，晶闸管100进入反向阻断状态，并且可通过再次应用正向电压和另一门极触发电流脉冲来切换成正向传导状态。为了实现晶闸管100的完全阻断状态，必须应用反向电压达被称为关断时间tq的一定持续时间，使得之前注入的电子-空子等离子体可由于重新组合过程而消失，从而再次使得装置能够有正向阻断能力。
为了触发图1中显示的晶闸管100，需要相当大的门极电流。促进触发晶闸管的已知措施是如图2中显示的晶闸管100’中一样，将辅助晶闸管120与主要晶闸管126结合在一起。辅助晶闸管120常常也被称为先导晶闸管。如图2中显示的那样，晶闸管100’的阳极金属化物116’、p掺杂阳极层112’、n-掺杂基极层110’和p掺杂基极层108’全部都由辅助晶闸管120和主要晶闸管126共用。辅助晶闸管120包括被称为辅助门极金属化物130的门极金属化物，它在辅助晶闸管120的区中接触p掺杂基极层108’。辅助晶闸管120还包括被称为辅助n+掺杂发射极层122的n+掺杂发射极层。辅助n+掺杂发射极层122由被称为辅助阴极金属化物124的辅助晶闸管120的阴极金属化物接触。
辅助阴极金属化物124在内部连接到主要晶闸管126的门极金属化物，它被称为主要门极金属化物118。主要门极金属化物118在主要晶闸管126的区中接触下面的p掺杂基极层108’。主要晶闸管126的区中的p掺杂基极层108’和主要门极金属化物118之间的接触区再次被称为门极区。优选地，单个邻接金属化物用作辅助阴极金属化物124和主要门极金属化物118两者。n+掺杂发射极层106包括在主要晶闸管126中且由主要晶闸管126的阴极金属化物114接触，其中，n+掺杂发射极层106和主要晶闸管126的区中的阴极金属化物114之间的接触区再次被称为阴极区。典型地，不可从晶闸管100’的外部接近辅助阴极金属化物124，即，不存在允许从外部直接电连接到辅助阴极金属化物124的接线端。
可通过对装置的中心处的小门极区应用较适度的电流来恰当地触发小面积装置。对于具有类似门极设计的大面积装置，将需要大得多的电流。为了改进大面积装置的接通行为，从WO 2011/161097 A2中了解到在整个晶闸管区域上分配辅助晶闸管结构，从而使散布传导区在接通期间加速。这与简单的中心-门极结构相比，减小了接通损耗，而且允许有更高的di/dt额定值。
对于高功率应用，基于具有例如4或5英寸的直径的圆形半导体晶片，已经开发出了晶闸管。但是，高级晶闸管应用需要基于例如6英寸晶片的甚至更大的晶闸管设计。已经观察到对于这种大晶闸管设计，只是简单地按比例放大之前的较小晶闸管设计可能是不够的。随着晶闸管直径增大，另外的效应可影响晶闸管工作。例如，可能无法通过按比例缩放晶闸管的尺寸来简单地实现用于较高标称电流的、在晶闸管工作期间具有同等正向阻断能力或接通特性和冷却特性的较大的晶闸管。
上面描述的具有图2中显示的均匀地掺杂n+的阴极发射极层106的晶闸管100’可对具有可引起所谓的动态电压触发的正电压变化率dV/dt的瞬变非常敏感，动态电压触发是由在n-掺杂基极层110’中的耗尽层积聚期间出现的充电电流所引起，耗尽层因而形成漂移区。所述充电电流在由晶闸管100’的发射极层、基极层和漂移层形成的局部晶体管中放大。在不显著地妨碍正向特性的情况下，这种不利情况可通过将多个离散发射极短路部128分布在阴极区上而得到缓解。发射极短路部128的主要目的是允许去除在晶闸管100’的正向阻断状态期间出现并且可导致晶闸管意外接通的泄漏电流。发射极短路部128由阴极发射极层106中的小通孔或通道形成，p掺杂基极层108通过小通孔或通道可到达被图3中显示的阴极金属化物114金属化的阴极侧表面102。因而形成的阴极侧102上未掺杂n+的p掺杂区有时也被称为阴极发射极短路部或阴极短路部，因为它们可使阴极结短路。发射极短路部128可在p掺杂基极层108’和n+掺杂阴极发射极层106之间的结上形成欧姆短路，并且可以低电流密度传导大部分电流，即，可在需要正向阻断的所有阶段中传导电流。
从EP 0 002 840 A1中了解到因为将点火(fire)锋面(front)从阴极发射极区的边缘重新定位到内部阴极发射极区域而展现改进的最大电流上升速率的晶闸管。通过以下方式来实现这个重新定位：将阳极区的掺杂较轻微部设置在晶闸管门极和阴极发射极边缘的下面，以及将较高阳极区掺杂部设置在相反处且在阴极边缘的外面，同时不对阳极区的轻微掺杂区域应用阳极电极金属涂层。晶闸管利用阴极发射极短路环，阴极发射极短路环布置成使得在晶闸管触发时出现的点火锋面在阴极发射极边缘附近不远处绕过短路环，从而提高晶闸管电压上升速度，dU/dt。
从JP S53 92391 U和JP S54 46488 A中分别了解到具有发射极短路部的晶闸管装置，其中，在沿远离门极触点的方向延伸的纵向区域中提供发射极短路部。
从JP S54 46488 A中了解到包括发射极短路部的晶闸管装置，其中，发射极短路部围绕门极触点比在其余发射极接触区域中以更小的节距布置。
根据WO 2011/161097 A2，晶闸管的发射极短路部型式应当尽可能均匀和同质，如图4中的局部俯视图中显示的那样，理想上在整个阴极区及其所有子区上面，尤其是接近门极结构的阴极区中具有恒定密度的短路部，以实现高的侧向等离子体散布速度和高的最大电流变化dI/dt。
短路部型式控制等离子体在侧向方向上的散布。短路部型式设计的品质在有关动态参数中有所反映，例如正向电压的临界上升速率dVDM/dt和反向电压的临界上升速率dVRM/dt、电路整流恢复时间tq等。它还会影响静态参数，例如门极非触发电流IGD、门极触发电流IGT、接通状态电压VT等。它还强烈地影响晶闸管的整体可靠性。
发明内容
本发明的目标是提供一种晶闸管，它具有静态和动态参数得到改进的发射极短路部型式。
本发明的目标由一种晶闸管达成。一种晶闸管装置包括：半导体晶片，其具有第一主侧和与第一主侧相反的第二主侧；第一电极层，其布置在第一主侧上；第二电极层，其布置在第一主侧上且与第一电极层电隔离；第三电极层，其布置在第二主侧上；其中，半导体晶片包括以下层：第一导电率类型的第一发射极层，第一发射极层与第一电极层处于电接触；不同于第一导电率类型的第二导电率类型的第一基极层，其中，第一基极层与第二电极层处于电接触，以及其中，第一基极层和第一发射极层形成第一p-n结；第一导电率类型的第二基极层，第二基极层和第一基极层形成第二p-n结；第二导电率类型的第二发射极层，其中，第二发射极层与第三电极层处于电接触，以及其中，第二发射极层和第二基极层形成第三p-n结。晶闸管装置包括多个离散发射极短路部，各个发射极短路部穿过第一发射极层，以使第一基极层与第一电极层电连接，其中，在平行于第一主侧的平面上的正交投影中，由第一电极层与第一发射极层和发射极短路部的电接触部覆盖的接触区域包括呈巷道的形状的区域，在其中未布置发射极短路部，其特征在于巷道的宽度是在接触区域中彼此挨着的发射极短路部的中心之间的平均距离的至少两倍。巷道是弯曲的，并且，在平行于第一主侧的平面上的正交投影中，巷道沿远离第二电极层的方向从接触区域的接近第二电极层的边缘延伸。
本发明的晶闸管包括多个离散发射极短路部，其中，在平行于第一主侧的平面上的正交投影中，由第一电极层与第一发射极层和发射极短路部的电接触部覆盖的接触区域包括呈巷道形状的区域，发射极短路部在巷道中的区域覆盖度小于发射极短路部在接触区域的其余区域中的区域覆盖度，其中，发射极短路部在特定区域中的区域覆盖度为发射极短路部在该特定区域中所覆盖的面积与特定区域的面积的比。
在本发明的晶闸管中，等离子体将在装置的触发期间在第一和第二基极层中沿侧向方向从第二电极(其是装置的主要门极电极)下面的区域沿着巷道无阻碍地散布且将局部地接通装置，从而以类似于复杂放大门极的方式使点火过程加速。其中，侧向方向是平行于第一主侧的方向。
在本发明的晶闸管中，巷道是弯曲的。因此与其中巷道是笔直的几何结构相比，通过减小第一发射极层中的点距巷道的距离，可使点火过程在大面积装置中进一步加速。
在从属权利要求中详细说明本发明的另外的改进。
在平行于第一主侧的平面上的正交投影中，巷道从接触区域的接近第二电极层的边缘沿远离第二电极层的方向延伸。在该实施例中，促进等离子体沿远离第二电极的侧向方向散布。
在示例性实施例中，巷道分叉成两个或更多个子巷道。子巷道本身也可分叉成其它子巷道。由于这种分叉结构，减小第一发射极层中的点距巷道(包括子巷道)的最大距离是可行的。因此，进一步促进等离子体散布到整个装置区域中。
在示例性实施例中，在平行于第一主侧的平面上的正交投影中，巷道具有渐缩形状，使得巷道的宽度随着距半导体晶片的中心的距离的增加而减小。在这种示例性实施例中，点火过程的初始阶段比点火过程的后面阶段加速更快。关于晶闸管的动态参数，点火过程的初始阶段是最关键的。
附图说明
本发明的详细实施例和比较示例因而不形成要求保护的发明的一部分，而是用来更好地理解本发明，将在下面参照附图解释本发明的详细实施例和比较示例，在附图中：
图1是处于横截面的晶闸管的竖向横截面；
图2是包括辅助晶闸管和主要晶闸管的晶闸管的竖向横截面；
图3是图2中显示的晶闸管的局部竖向横截面；
图4以俯视图示出图2和3中显示的晶闸管的发射极短路部的型式；
图5是根据第一比较示例的晶闸管的竖向横截面；
图6是图5中显示的晶闸管的局部竖向横截面；
图7是图5中显示的晶闸管的水平横截面；
图8是图7中显示的水平横截面的局部视图；
图9是根据本发明的第一实施例的晶闸管的竖向横截面；
图10是根据第二比较示例的晶闸管的竖向横截面；以及
图11是根据本发明的第二实施例的晶闸管的竖向横截面。
在参考标号列表中概述图中使用的参考标号和它们的含义。大体上，相似元件遍及说明书具有相同的参考标号。所描述的实施例和比较示例意于作为示例且不应限制本发明的范围。
具体实施方式
在图5中显示根据第一比较示例的晶闸管200的竖向横截面。晶闸管200包括半导体晶片，它具有第一主侧202和与第一主侧202相反且平行的第二主侧204。图的平面是垂直于第一主侧202的平面。在半导体晶片中形成包括四个具有交替导电率类型的半导体层(即，n-p-n-p层堆叠结构)的主要晶闸管226。在从半导体晶片的第一主侧202(其是晶闸管200的阴极侧)到半导体晶片的第二主侧204(其是晶闸管200的阳极侧)的顺序中，主要晶闸管226包括第一n+掺杂阴极发射极层206、p掺杂基极层208的主要晶闸管部分、n-掺杂基极层210的主要晶闸管部分和p掺杂阳极层212的主要晶闸管部分。第一n+掺杂阴极发射极层206由形成于半导体晶片的第一主侧202上的第一阴极金属化物214电接触，以与所述第一n+掺杂阴极发射极层206形成欧姆接触。p掺杂阳极层212由形成于半导体晶片的第二主侧204上的阳极金属化物216电接触，以与所述p掺杂阳极层212(在主要晶闸管226和后面描述的辅助晶闸管220的区中)形成欧姆接触。p掺杂基极层208由形成于半导体晶片的第一主侧202上的第一门极金属化物218电接触，以与主要晶闸管226的区中的p掺杂基极层208(即，p掺杂基极层208的主要晶闸管部分)形成欧姆接触。
第一n+掺杂阴极发射极层206和第一阴极金属化物214之间的接触区将被称为主要阴极区，并且p掺杂基极层208和第一门极金属化物218之间的接触区将被称为主要门极区235(在图7中显示)。
为了如图5中显示的那样促进晶闸管200的触发，辅助晶闸管220与主要晶闸管226共同结合在半导体晶片中。辅助晶闸管220还被称为先导晶闸管且布置成在半导体晶片中沿侧向紧挨着主要晶闸管226。像主要晶闸管226一样，辅助晶闸管220包括具有交流导电率类型的四个半导体层，即，n-p-n-p层堆叠结构。在从半导体晶片的第一主侧202到半导体晶片的第二主侧204的顺序中，辅助晶闸管220包括第二n+掺杂阴极发射极层222、p掺杂基极层208的辅助晶闸管部分、n-掺杂基极层210的辅助晶闸管部分和p掺杂阳极层212的辅助晶闸管部分。第二n+掺杂阴极发射极层222由形成于半导体晶片的第一主侧202上的第二阴极金属化物224电接触，以与所述第二n+掺杂阴极发射极层222形成欧姆接触。在辅助晶闸管220的区中，p掺杂基极层208由形成于半导体晶片的第一主侧202上的第二门极金属化物230电接触，以与所述p掺杂基极层208形成欧姆接触。
第二n+掺杂阴极发射极层222和第二阴极金属化物224之间的接触区将被称为辅助阴极区，并且p掺杂基极层208和第二门极金属化物230之间的接触区将被称为辅助门极区231(在图7中显示)。
紧接着以上所述，p掺杂基极层208是由主要晶闸管226和辅助晶闸管220共用的连续层。p掺杂基极层208的主要晶闸管部分是该连续的p掺杂基极层208的位于主要晶闸管226的区中的部分，而p掺杂基极层208的辅助晶闸管部分是该连续的p掺杂基极层208的位于辅助晶闸管226的区中的部分。同样，n-掺杂基极层210和p掺杂阳极层212是由主要晶闸管226和辅助晶闸管220共用的连续层。在主要晶闸管226中，第一n+掺杂阴极发射极层206与p掺杂基极层208形成p-n结，并且在辅助晶闸管220中，第二n+掺杂阴极发射极层222与p掺杂基极层208形成p-n结。p掺杂基极层208与主要晶闸管226和辅助晶闸管220的区中的n-掺杂基极层210形成p-n结。n-掺杂基极层210与主要晶闸管226和辅助晶闸管220的区中的p掺杂阳极层212形成p-n结。
辅助晶闸管220的区中的第二阴极金属化物224在内部连接到主要晶闸管226的区中的第一门极金属化物218上。单个连续金属化物用作第二阴极金属化物224和第一门极金属化物218两者。典型地，不可从晶闸管200的外部接近第二阴极金属化物224，即，不存在允许从外部直接电连接到第二阴极金属化物224或第一门极金属化物218的接线端。第一阴极金属化物214、第一门极金属化物218、第二阴极金属化物224和第二门极金属化物230全部可具有相同厚度且可在同一处理步骤中沉积。
如在图6中显示的局部竖向横截面中可看到的那样，多个离散发射极短路部228(在图5中未显示)形成在主要阴极区上。发射极短路部228由穿过第一阴极发射极层206的p掺杂区形成，以连接第一阴极金属化物214与p掺杂基极层208，如图6中显示的那样。发射极短路部228的掺杂水平可与p掺杂基极层208的掺杂水平相同，或者可高于p掺杂基极层208的掺杂水平。
图7是在第一主侧202附近通过晶闸管200的半导体晶片201的水平横截面。图的平面平行于第一主侧202。以黑色显示半导体晶片201的为p型的区域，而以白色显示为n型的区域。在半导体晶片201的中心处布置圆形p型区，它是p掺杂基极层208的对应于辅助门极区231的部分。辅助门极区231与圆形半导体晶片同心。沿侧向包围辅助门极区231而布置有环形n型区，它是对应于辅助阴极区的第二n+掺杂阴极发射极层222。环形第二n+掺杂阴极发射极层222与圆形半导体晶片201同心。包围环形第二n+掺杂阴极发射极层222而布置环形p型区，它是p掺杂基极层208的对应于主要门极区235的部分。在半导体晶片201的周向边缘区中形成有边缘终止环260，它是接近第一主侧202且与圆形半导体晶片201同心的环形p型区。在边缘终止环260和主要门极区235之间布置有对应于主要阴极区的环形第一n+掺杂阴极发射极层206。穿过第一n+掺杂阴极发射极层206的发射极短路部228在图7中显示为黑点。
除了形状为笔直纵向巷道250A、250B、250C和250D的其中未形成发射极短路部228的区域之外，发射极短路部228在第一n+掺杂阴极发射极层206上均匀地分布。
源自主要门极区附近的巷道250A、250B、250C和250D朝向装置的周边定位和延伸。特别地，在第一比较示例中，在平行于第一主侧202的平面上的正交投影中，巷道沿远离主要门极区235的方向从第一n+掺杂阴极发射极层206的接近主要门极区235的边缘延伸。在第一比较示例中，巷道250A、250B、250C、250D全部具有相同长度l，并且朝向它们的接近半导体晶片201的周向边缘的相应端部渐缩。这意味着巷道250A、250B、250C、250D的宽度随着距半导体晶片的中心的距离增加而减小。在第一比较示例中，巷道250A、250B、250C、250D沿着具有半径r的半导体晶片201的径向方向对齐。
图8是图7中显示的水平横截面中的部分A的局部视图。在图8中可看到辅助门极区231的一部分。在第二n+掺杂阴极发射极层222中布置有多个辅助发射极短路部232，它们类似于穿过第二n+掺杂阴极发射极层222且连接p型基极层208与第二阴极金属化物224的发射极短路部228p型区。辅助发射极短路部232仅仅形成于靠近辅助门极区231的区域中。在图8中示范性地指示了巷道250D在两个不同位置处的宽度w1、w2。第一径向位置处的第一宽度w1宽于第二径向位置处的宽度w2，其中，第一径向位置比第二径向位置更靠近环形主要门极区235。这反映了巷道250D的渐缩形状。
在平行于第一主侧的平面上的正交投影中，巷道250A、250B、250C、250D的宽度是在主要阴极区中彼此紧挨着的发射极短路部228的中心之间的平均距离的至少两倍。巷道250A、250B、250C、250D的宽度的范围可为30μm至5000μm，示范性地范围为300μm至2000μm。
在示例性实施例中，巷道250A、250B、250C、250D在径向方向上的长度l的范围为半导体晶片201的半径r的10％至90％，示范性地范围为半导体晶片201的半径r的20％至80％。
在平行于第一主侧202的平面上的正交投影中，发射极短路部228的直径范围为30μm至500μm，示范性地范围为50μm至200μm。
在晶闸管200工作时，等离子体的形成在装置的触发期间将在p掺杂基极层208和n-掺杂基极层210中沿径向方向从中心附近的区沿着巷道朝向外周边无障碍地散布，而且将局部地接通装置，从而以类似于从例如WO 2011/161097A2中了解到的复杂放大门极的方式使点火过程加速。
第二门极金属化物230典型地经由细线材(图中未显示)连接到门极单元(图中未显示)，而第一阴极金属化物214典型地通过挤压其上的钼盘(图中未显示)而被接触。由于在圆形辅助门极区231和周围主要阴极区之间形成为环的主要门极区235的几何结构，钼盘和第一门极金属化物218之间的电隔离不要求第一门极金属化物218的上表面和第一阴极金属化物214的上表面处于不同的水平。钼盘在其中心区中可具有圆形孔，以避免与第一门极金属化物218、第二阴极金属化物224和第二门极金属化物230接触。提供具有相同厚度的第一阴极金属化物214、第一门极金属化物218、第二阴极金属化物224和第二门极金属化物，使得它们的上表面处于相同水平，与已知的具有复杂的放大门极结构的晶闸管相比，这可简化晶闸管200的制造过程，在放大门极结构中，与放大门极结构相比，隔离放大门极结构和阴极侧钼盘需要对主要阴极提供更厚的金属化物。在本发明的晶闸管200中避免复杂的放大门极结构使得阴极区域增加，因此，使得接通状态电压VT降低。
接下来，将参照图9描述根据本发明的第一实施例的晶闸管。其中，图9显示在半导体晶片301的第一主侧202附近通过半导体晶片301的水平横截面。其中，图9中的图的平面平行于半导体晶片301的第一主侧202且邻近半导体晶片301的第一主侧202。在下面，将仅仅描述根据第一实施例的晶闸管的不同于根据第一比较示例的晶闸管200的特征的特征，而将不重复在第一比较示例和第一实施例中相同的特征。如果无另外指示的话，图中的相同参考标号涉及具有相同特征的相同元件。因此，关于与这些特征有关的另外的细节，参照对第一比较示例的描述。在根据第一实施例的晶闸管的主要阴极区中，存在成巷道350A、350B、350C、350D、350E、350F的形状的区域，在该区域中不形成发射极短路部228，如图9中显示的那样。这些巷道350A、350B、350C、350D、350E、350F不同于根据第一比较示例的晶闸管200的主要阴极区中的巷道250A、250B、250C、250D，因为它们不是笔直的而是弯曲的。另外，在第一实施例中，巷道350A、350B、350C、350D、350E、350F的数量是六个，而根据第一比较示例的晶闸管200中的巷道250A、250B、250C、250D的数量是四个。在根据第一实施例的晶闸管中，通过与巷道250A、250B、250C、250D在第一比较示例中那样是笔直的几何结构相比，减小第一n+掺杂阴极发射极层206中的点距巷道350A、350B、350C、350D、350E、350F的距离，可使点火过程在大面积装置中进一步加速。除了巷道350A、350B、350C、350D、350E、350F的弯曲几何结构外，第一实施例中的巷道350A、350B、350C、350D、350E、350F的数量较多也使得点火过程的速度提高。
接下来将参照图10描述根据第二比较示例的晶闸管。其中，图10显示在半导体晶片401的第一主侧202附近通过半导体晶片401的水平横截面。其中，图9中的图的平面平行于半导体晶片301的第一主侧202且邻近半导体晶片301的第一主侧202。在下面，将仅仅描述根据第二比较示例的晶闸管的不同于根据第一比较示例的晶闸管的特征的特征，而将不重复根据第二比较示例的晶闸管的与第一比较示例中相同的特征。如果无另外指示的话，图中的相同参考标号涉及具有相同特征的相同元件。因此，关于与这些特征有关的另外的细节，参照对第一比较示例的描述。在根据图10中显示的第二比较示例的晶闸管中，巷道450A、450B、450C、450D不同于第一比较示例中的巷道250A、250B、250C、250D，因为它们分别分叉成三个子巷道。特别地，巷道450C在分叉点451C处分叉成三个子巷道452C、453C、454C。由于这种分叉结构，减小第一n+掺杂发射极层206中的点距巷道450A、450B、450C、450D(包括子巷道452C、453C、454C)的距离是可行的。因此，进一步促进等离子体的形成散布到整个装置区域中。子巷道452C、453C、454C中的每一个也沿远离分叉点451C的方向渐缩。
接下来将参照图11描述根据第二实施例的晶闸管。其中，图11显示在半导体晶片501的第一主侧202附近通过半导体晶片501的水平横截面。其中，图11中的图的平面平行于半导体晶片501的第一主侧202并邻近半导体晶片501的第一主侧202。在下面，将仅仅描述根据第二实施例的晶闸管的不同于根据第一实施例的晶闸管的特征的特征，而将不重复根据第二实施例的晶闸管的与第一实施例中相同的特征。如果无另外指示的话，图中的相同参考标号涉及具有相同特征的相同元件。因此，关于与这些特征相关的另外的细节，参照对第一实施例的描述。像根据图9中显示的第一实施例的晶闸管一样，根据图11中显示的第二实施例的晶闸管也具有六个巷道550A、550B、550C、550D、550E、550F。另外，这六个巷道550A至550F具有像六个巷道350A至350F那样的弯曲形状。但是，根据第二实施例的晶闸管中的巷道350A至350F不同于根据第一实施例的晶闸管中的巷道550A至550F，因为它们不沿远离半导体晶片501的中心的方向渐缩，而是沿朝向半导体晶片501的中心的方向渐缩。那意味着巷道350A至350F的宽度随着距半导体晶片501的中心的距离的增加而增加。
在以上描述中，描述了本发明的特定实施例和比较示例。但是，上面描述的实施例和比较示例的备选方案和修改是可行的。尤其，在以上实施例和比较示例中，分别在巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E中未形成发射极短路部228。但是，也可在巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E中形成发射极短路部228，只要发射极短路部228在巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E中的区域覆盖度小于发射极短路部228在主要阴极区的其余区域中的区域覆盖度，其中，发射极短路部228在特定区域中的区域覆盖度是发射极短路部228在该特定区域中覆盖的面积与特定区域的面积的比。
点火过程在示范性实施例中是最快的，在示范性实施例中，在平行于第一主侧202的平面上的正交投影中，在巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E中未布置发射极短路部，如上面描述的实施例和比较示例中那样。
示范性地，在平行于第一主侧202的平面上的正交投影中，巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E中的发射极短路部228的密度可小于巷道250A至250D、350A至350E、450A至450D(包括子巷道452C、452C、453C)、550A至550E外部的其余主要阴极区中的发射极短路部228的密度，其中，特定区域中的发射极短路部228的密度是该特定区域中的发射极短路部228的数量与特定区域的面积的比。
在上面描述的实施例和比较示例中，发射极短路部228在平行于第一主侧202的平面上全部具有相同的直径。但是，发射极短路部228在平行于第一主侧202的平面上具有不同的直径也是可行的。
在上面描述的第二比较示例中，巷道450A至450D在一个单个分叉点例如451C处分叉成子巷道，例如分叉成子巷道452C、453C、454C。但是，也可有另外的分叉点。而且子巷道，例如子巷道452C、453C、454C本身也可分叉成不止一个其它子巷道。
在上面描述的实施例和比较示例中，晶闸管200包括主要晶闸管226和辅助晶闸管220。但是，本发明的晶闸管不必具有辅助晶闸管226。
在上面描述的实施例和比较示例中，半导体晶片被描述成圆形的。但是，半导体晶片不必一定是圆形的。它也可为长方形的。在长方形半导体晶片的情况下，主要门极区可示范性地位于长方形半导体晶片的拐角处，并且巷道可沿远离位于拐角处的主要门极区的方向延伸。可使用任何其它形状的半导体晶片。
在上面描述的实施例和比较示例中，主要门极区235位于半导体晶片201、301、401、501的中心附近，并且主要阴极区沿侧向包围主要门极区235。但是，主要阴极区可改为形成于半导体晶片的中心处，并且主要门极区可包围主要阴极区。
应当注意，用语“包括”不排除其它元件或步骤，而且不定冠词“一”或“一种”不排除复数。也可对关于不同的实施例和比较示例所描述的要素进行组合。
参考标号列表
100 晶闸管
100’ 晶闸管
102 阴极侧
104 阳极侧
106n+ 掺杂阴极发射极层
108p 掺杂基极层
108’p 掺杂基极层
110n- 掺杂基极层
110’n- 掺杂基极层
112p 掺杂阳极层
112’p 掺杂阳极层
114 阴极金属化物
116 阳极金属化物
116’ 阳极金属化物
118 门极金属化物
120 辅助晶闸管
122 辅助n+掺杂发射极层
124 辅助阴极金属化物
126 主要晶闸管
128 发射极短路部
130 辅助门极金属化物
200 晶闸管
201 半导体晶片
202 第一主侧
204 第二主侧
206 第一n+掺杂阴极发射极层
208p 掺杂基极层
210n- 掺杂基极层
212p 掺杂阳极层
214 第一阴极金属化物
216 阳极金属化物
218 第一门极金属化物
220 辅助晶闸管
222 第二n+掺杂阴极发射极层
224 第二阴极金属化物
226 主要晶闸管
228 发射极短路部
230 第二门极金属化物
235 主要门极区
231 辅助门极区
250A 巷道
250B 巷道
250C 巷道
250D 巷道
260 边缘终止环
301 半导体晶片
350A 巷道
350B 巷道
350C 巷道
350D 巷道
350E 巷道
350F 巷道
401 半导体晶片
450A 巷道
450B 巷道
450C 巷道
450D 巷道
501 半导体晶片
550A 巷道
550B 巷道
550C 巷道
550D 巷道
550E 巷道
550F 巷道。

Claims (12)

1.一种晶闸管装置(200)，包括：
半导体晶片(301；501)，其具有第一主侧(202)和与所述第一主侧(202)相反的第二主侧(204)；
第一电极层(214)，其布置在所述第一主侧(202)上；
第二电极层(218)，其布置在所述第一主侧(202)上且与所述第一电极层(214)电隔离；
第三电极层(216)，其布置在所述第二主侧(204)上；
其中，所述半导体晶片(301；501)包括以下层：
第一导电率类型的第一发射极层(206)，所述第一发射极层(206)与所述第一电极层(214)处于电接触；
不同于所述第一导电率类型的第二导电率类型的第一基极层(208)，其中，所述第一基极层(208)与所述第二电极层(218)处于电接触，以及其中，所述第一基极层(208)和所述第一发射极层(206)形成第一p-n结；
所述第一导电率类型的第二基极层(210)，所述第二基极层(210)和所述第一基极层(208)形成第二p-n结；
所述第二导电率类型的第二发射极层(212)，其中，所述第二发射极层(212)与所述第三电极层(216)处于电接触，以及其中，所述第二发射极层(212)和所述第二基极层(210)形成第三p-n结，
其中，所述晶闸管装置(200)包括多个离散发射极短路部(228)，各个发射极短路部(228)穿过所述第一发射极层(206)，以使所述第一基极层(208)与所述第一电极层(214)电连接，
其中，在平行于所述第一主侧(202)的平面上的正交投影中，由所述第一电极层(214)与所述第一发射极层(206)和所述发射极短路部(228)的电接触部覆盖的接触区域包括呈巷道(350A-350F；550A-550F)的形状的区域，在其中未布置发射极短路部(228)，
其特征在于
所述巷道(350A-350F；550A-550F)的宽度是在所述接触区域中彼此挨着的发射极短路部(228)的中心之间的平均距离的至少两倍，
所述巷道(350A-350F；550A-550F)是弯曲的，并且，在平行于所述第一主侧(202)的平面上的正交投影中，所述巷道(350A-350F；550A-550F)沿远离所述第二电极层(218)的方向从所述接触区域的接近所述第二电极层(218)的边缘延伸。
2.根据权利要求1所述的晶闸管装置(200)，其特征在于，所述巷道分叉成两个或更多个子巷道。
3.根据权利要求1所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述巷道(350A-350F；550A-550F)的宽度的范围为30μm至5000μm。
4.根据权利要求3所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述巷道(350A-350F；550A-550F)的宽度的范围为300μm至2000μm。
5.根据权利要求1至4中的任一项所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述半导体晶片(301；501)为圆形的，并且所述第一电极层(214)是圆形金属化物层，它与所述半导体晶片(301；501)同心。
6.根据权利要求1至4中的任一项所述的晶闸管装置(200)，其特征在于，所述晶闸管装置(200)包括辅助晶闸管结构，所述辅助晶闸管结构包括：
形成于所述第一主侧(202)上的与所述第一基极层(208)处于电接触的辅助门极电极层，所述辅助门极电极层与所述第一电极层(214)和所述第二电极层(218)电隔离；以及
所述第一导电率类型的第三发射极层，其中，所述第三发射极层与所述第一发射极层(206)被所述第一基极层(208)隔离，所述第三发射极层与所述第一基极层(208)形成第四p-n结，并且所述第三发射极层与所述第二电极层(218)处于电接触。
7.根据权利要求6所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述半导体晶片(301；501)为圆形的，所述第二电极层(218)是环形金属化物层，它与所述半导体晶片(301；501)同心，并且所述辅助门极电极层(230)是圆形金属化物层，它与所述半导体晶片(301；501)同心。
8.根据权利要求5所述的晶闸管装置(200)，其特征在于，所述巷道(350A-350F；550A-550F)沿径向方向的延伸的范围为所述半导体晶片(301；501)的半径的10％至90％。
9.根据权利要求8所述的晶闸管装置(200)，其特征在于，所述巷道(350A-350F；550A-550F)沿径向方向的延伸的范围为所述半导体晶片的半径的20％至80％。
10.根据权利要求5所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述巷道具有渐缩形状，使得所述巷道的宽度随着距所述半导体晶片(301；501)的中心的距离增加而减小。
11.根据权利要求1至4中的任一项所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述发射极短路部(228)的直径的范围为30μm至500μm。
12.根据权利要求11所述的晶闸管装置(200)，其特征在于，在平行于所述第一主侧(202)的平面上的正交投影中，所述发射极短路部(228)的直径的范围为50μm至200μm。
CN201680044376.XA 2015-05-29 2016-05-25 具有改进的等离子体散布的晶闸管 Active CN108028266B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15169806 2015-05-29
EP15169806.5 2015-05-29
PCT/EP2016/061735 WO2016193078A1 (en) 2015-05-29 2016-05-25 Thyristor with improved plasma spreading

Publications (2)

Publication Number Publication Date
CN108028266A CN108028266A (zh) 2018-05-11
CN108028266B true CN108028266B (zh) 2021-01-26

Family

ID=53269345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680044376.XA Active CN108028266B (zh) 2015-05-29 2016-05-25 具有改进的等离子体散布的晶闸管

Country Status (5)

Country Link
US (1) US10170557B2 (zh)
EP (1) EP3304600B1 (zh)
JP (1) JP6736585B2 (zh)
CN (1) CN108028266B (zh)
WO (1) WO2016193078A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3091021B1 (fr) * 2018-12-20 2021-01-08 St Microelectronics Tours Sas Thyristor vertical
CN116057711A (zh) 2020-09-03 2023-05-02 日立能源瑞士股份公司 功率半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529999A (en) * 1982-07-09 1985-07-16 Motorola, Inc. Gate controlled switch
CN102947939A (zh) * 2010-06-21 2013-02-27 Abb技术有限公司 具有局部发射极短路点的改进模式的相位控制晶闸管
JP5446488B2 (ja) * 2009-06-11 2014-03-19 住友ベークライト株式会社 カテーテルの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5446488A (en) 1977-09-20 1979-04-12 Hitachi Ltd Thyristor
JPS5392391U (zh) 1977-12-20 1978-07-28
CH622127A5 (zh) 1977-12-21 1981-03-13 Bbc Brown Boveri & Cie
JPS5618465A (en) * 1979-07-17 1981-02-21 Westinghouse Electric Corp Semiconductor element
JPS58222571A (ja) * 1982-06-19 1983-12-24 Mitsubishi Electric Corp サイリスタ
JPH07335862A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置及びその製造方法
US6999290B1 (en) * 1999-04-28 2006-02-14 Hitachi, Ltd. Integrated circuit with protection against electrostatic damage
FR2879350A1 (fr) * 2004-12-15 2006-06-16 St Microelectronics Sa Commutateur bidirectionnel a commande en tension
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP2011066139A (ja) * 2009-09-16 2011-03-31 Sanken Electric Co Ltd 複合半導体装置
US9082648B2 (en) * 2013-02-27 2015-07-14 Pakal Technologies Llc Vertical insulated-gate turn-off device having a planar gate
US9391184B2 (en) * 2014-05-27 2016-07-12 Pakal Technologies, Llc Insulated gate turn-off device with turn-off transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529999A (en) * 1982-07-09 1985-07-16 Motorola, Inc. Gate controlled switch
JP5446488B2 (ja) * 2009-06-11 2014-03-19 住友ベークライト株式会社 カテーテルの製造方法
CN102947939A (zh) * 2010-06-21 2013-02-27 Abb技术有限公司 具有局部发射极短路点的改进模式的相位控制晶闸管

Also Published As

Publication number Publication date
EP3304600B1 (en) 2018-10-17
US20180090572A1 (en) 2018-03-29
WO2016193078A1 (en) 2016-12-08
EP3304600A1 (en) 2018-04-11
JP2018519660A (ja) 2018-07-19
JP6736585B2 (ja) 2020-08-05
US10170557B2 (en) 2019-01-01
CN108028266A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US9741839B1 (en) Gate structure of thyristor
US9142656B2 (en) Phase control thyristor with improved pattern of local emitter shorts dots
US4454527A (en) Thyristor having controllable emitter short circuits and a method for its operation
US20170018548A1 (en) Semiconductor Device with a Switchable and a Non-Switchable Diode Region
US11646365B2 (en) Short-circuit semiconductor component and method for operating same
KR20090031194A (ko) 반도체 장치
CN111742411B (zh) 双向晶闸管器件
CN107258018B (zh) 双向功率半导体器件
KR101679164B1 (ko) 역 도통 전력 반도체 디바이스
US10056501B2 (en) Power diode with improved reverse-recovery immunity
US5747841A (en) Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
CN108028266B (zh) 具有改进的等离子体散布的晶闸管
US3476992A (en) Geometry of shorted-cathode-emitter for low and high power thyristor
JP6118471B2 (ja) 逆導通半導体素子
RU2742343C1 (ru) Короткозамкнутый полупроводниковый элемент и способ его эксплуатации
JPH09246523A (ja) 半導体装置
JP4783551B2 (ja) スイッチング素子と縁部素子とを備えた半導体装置
EP2930753A1 (en) Turn-off power semiconductor device
JPS6153877B2 (zh)
US9553178B2 (en) Semiconductor component with an emitter control electrode
JP2018190838A (ja) ダイオード
CN115336002B (zh) 具有栅极流道的关断功率半导体装置
JP3388999B2 (ja) サージ防護デバイスにおけるブレークオーバ電流ないし保持電流の設定方法
JPH01318264A (ja) 自己消弧素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200512

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231222

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG