CN108028234B - 半导体芯片、半导体器件以及电子器件 - Google Patents

半导体芯片、半导体器件以及电子器件 Download PDF

Info

Publication number
CN108028234B
CN108028234B CN201580082935.1A CN201580082935A CN108028234B CN 108028234 B CN108028234 B CN 108028234B CN 201580082935 A CN201580082935 A CN 201580082935A CN 108028234 B CN108028234 B CN 108028234B
Authority
CN
China
Prior art keywords
electrode
semiconductor
power transistor
electrically connected
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580082935.1A
Other languages
English (en)
Other versions
CN108028234A (zh
Inventor
福地一博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108028234A publication Critical patent/CN108028234A/zh
Application granted granted Critical
Publication of CN108028234B publication Critical patent/CN108028234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/0071—Regulation of charging or discharging current or voltage with a programmable schedule
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

为了提高半导体器件的可靠性，在一个实施方式中的半导体芯片中，在形成于半导体芯片背面的背面电极的露出面上形成有凹凸形状。

Description

半导体芯片、半导体器件以及电子器件
技术领域
本发明涉及半导体芯片、半导体器件以及电子器件，例如，涉及适用于包含通过封固部件将形成有功率晶体管的半导体芯片覆盖的构造体的半导体器件的有效技术。
背景技术
在日本特开2006-19341号公报(专利文献1)中，记载了在包含树脂层的多层衬底的内部埋入半导体芯片、并使该半导体芯片的背面的表面粗糙度变大的技术。
在日本特开2003-163240号公报(专利文献2)中，记载了在多片衬底之间埋入半导体芯片的技术。
现有技术文献
专利文献
专利文献1：日本特开2006-19341号公报
专利文献2：日本特开2003-163240号公报
发明内容
例如，半导体器件由通过封固部件将半导体零件封固而成的构造体构成。尤其是，作为形成有集成电路的半导体零件，具有半导体芯片，但该半导体芯片大多以硅为主成分而形成。因此，出于提高半导体器件的可靠性的观点，为了提高半导体芯片与封固部件之间的密接性，而大多研究了提高硅与封固部件的材料之间的密接性。
不过，本发明人特别注意了形成有功率晶体管的半导体芯片，发现为了提高半导体芯片与封固部件之间的密接性，存在新的研究事项。即，近年来，为了谋求小型化且提高单位晶体管的集成度，作为功率晶体管的构造，大多采用使电流沿半导体芯片的厚度方向流动的纵型构造。该情况下，在半导体芯片的漏极侧或集电极侧的面(背面)上形成电极(以下称为背面电极)。因此，在通过封固部件将形成有功率晶体管的半导体芯片封固的情况下，也需要考虑背面电极与封固部件之间的密接性。尤其是，根据本发明人发现的新见解，背面电极与封固部件之间的密接性比硅与封固部件的材料之间的密接性要差，由此，为了提高半导体器件的可靠性，需要设法提高背面电极与封固部件之间的密接性。也就是说，在由通过封固部件将形成有功率晶体管的半导体芯片封固的构造体构成半导体器件的情况下，为了提高半导体器件的可靠性，期望设法提高背面电极与封固部件之间的密接性。
其他课题及新的特征可以从本说明书的记述及附图得以明确。
在一个实施方式的半导体芯片中，在形成于半导体芯片的背面的背面电极的表面上，形成有凹凸形状。
发明效果
根据一个实施方式，能够提高半导体器件的可靠性。
附图说明
图1是移动电话机的从背面侧观察到的俯视图。
图2是表示电池组的概略结构的示意图。
图3是表示形成于半导体芯片的双向连接部的简单的电路结构的电路图。
图4是表示电池组的电路结构例的电路图。
图5是说明通常动作时从锂离子电池向控制部的电源供给路径的图。
图6是说明预充电时从充电器向控制部的电源供给路径的图。
图7是说明预充电时从充电器向锂离子电池的、供预充电电流流动的电流路径的图。
图8是说明切断逆充电电流的路径的图。
图9是示意地表示实施方式1中的半导体芯片与电路要素之间的对应关系的图。
图10是表示实施方式1中的半导体芯片的具体结构的剖视图。
图11是表示形成于单元形成区域的单位晶体管的器件构造的一例的剖视图。
图12是表示实施方式1中的半导体器件的结构的剖视图。
图13是表示实施方式1中的半导体芯片的制造工序的剖视图。
图14是表示继图13之后的半导体芯片的制造工序的剖视图。
图15是表示继图14之后的半导体芯片的制造工序的剖视图。
图16是表示继图15之后的半导体芯片的制造工序的剖视图。
图17是表示继图16之后的半导体芯片的制造工序的剖视图。
图18是表示实施方式1中的半导体器件的制造工序的剖视图。
图19是表示继图18之后的半导体器件的制造工序的剖视图。
图20是表示继图19之后的半导体器件的制造工序的剖视图。
图21是表示继图20之后的半导体器件的制造工序的剖视图。
图22是表示实施方式2中的半导体器件的制造工序的剖视图。
图23的(a)是实施方式3中的半导体器件的从下表面观察到的仰视图，图23的(b)是以图23的(a)的A-A线剖切得到的剖视图。
具体实施方式
在以下实施方式中，为了方便，在必要时分割成多个部分或实施方式来进行说明，但除了特别明示的情况之外，它们之间并不是毫无关系的，而是一方为另一方的部分或全部的变形例、详细、补充说明等关系。
另外，在以下实施方式中，在言及到要素的数等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况以及在原理上明确限定为特定数的情况等之外，均不限定于该特定数，可以是特定数以上也可以是特定数以下。
而且，在以下实施方式中，除了特别明示的情况以及被认为原理上明确是必须的情况等之外，其构成要素(还包括要素步骤等)当然不一定是必须的。
同样地，在以下实施方式中，在涉及到结构要素等的形状、位置关系等时，除了特别明示的情况及认为原理上明确不成立的情况等之外，包括实质上与该形状等近似或类似的形状等。在这点上，对于上述数值及范围也是同样的。
另外，在用于说明实施方式的全部附图中，对相同的部件原则上标注相同的附图标记并省略其重复的说明。此外，存在为了易于理解附图而在俯视图中也标注了剖面线的情况。
(实施方式1)
＜术语的说明＞
在本说明书中，“电子零件”表示利用了电子的零件，尤其是，利用了半导体内的电子的零件成为“半导体零件”。作为该“半导体零件”的例子，能够列举半导体芯片。因此，包含“半导体芯片”的词句可理解是“半导体零件”，“半导体零件”的上位概念是“电子零件”。
另外，在本说明书中，“半导体器件”表示具备半导体零件和与该半导体零件电连接的外部连接端子的构造体，并且，是指半导体零件被封固体覆盖的构造体(也包含埋入于布线衬底的构造体)。尤其是，“半导体器件”构成为能够通过外部连接端子与外部装置电连接。
而且，在本说明书中，“功率晶体管”表示通过将多个单位晶体管(单元晶体管)并联连接(例如，将数千个至数十万个单位晶体管并联连接)而在比单位晶体管的容许电流大的电流中也会实现单位晶体管的功能的单位晶体管的集合体。例如，在单位晶体管作为开关元件而发挥功能的情况下，“功率晶体管”成为也能够适用于比单位晶体管的容许电流大的电流的开关元件。尤其是，在本说明书中，“功率晶体管”这一术语用作表示例如包含“功率MOSFET”和“IGBT”双方的上位概念的词句。
＜移动电话机的外观结构＞
图1是移动电话机(智能手机)MP的从背面侧观察到的俯视图。如图1所示，本实施方式1中的移动电话机MP呈大致矩形形状，在移动电话机MP的背面，内置有包含用于使移动电话机MP动作的电源在内的电池组BPAC。电池组BPAC具有例如能够充放电的二次电池，该二次电池作为用于使移动电话机MP动作的电源而发挥功能。另外，电池组BPAC能够从移动电话机MP拆下，在电池组BPAC的性能劣化了的情况下，能够容易地更换成新的电池组BPAC。
＜电池组的概略结构＞
图2是表示电池组BPAC的概略结构的示意图。如图2所示，例如，电池组BPAC具备作为能够充放电的二次电池的一例的锂离子电池LIB、和控制该锂离子电池LIB的充放电的半导体器件SA，构成为将锂离子电池LIB和半导体器件SA电连接而成的电子器件。而且，如图2所示，半导体器件SA包含形成有功率晶体管的半导体芯片CHP1、形成有集成电路的半导体芯片CHP2、以及电容器(电容元件)和/或电阻元件等电子零件。此时，如图2所示，半导体芯片CHP1的尺寸大于半导体芯片CHP2的尺寸，半导体芯片(控制芯片)CHP2作为控制锂离子电池LIB的充放电的控制部而发挥功能，半导体芯片CHP1与该控制部电连接，作为供充放电电流流动的双向连接部而发挥功能。并且，在半导体器件SA上，形成有能够与外部连接的外部连接端子TE，通过将形成于该半导体器件SA的外部连接端子TE与移动电话机主体连接，而能够从电池组BPAC向移动电话机主体供给电源。如以上那样，概略构成电池组BPAC。
＜双向连接部的有用性＞
如上述那样，在电池组BPAC中包含作为双向连接部而发挥功能的半导体芯片CHP1，以下，对形成于该半导体芯片CHP1的双向连接部的有用性进行说明。双向连接部用于使电流双向流动的用途，例如，双向连接部作为供二次电池的充放电电流流动的半导体零件，由形成有功率晶体管的半导体芯片CHP1构成。
图3是表示形成于半导体芯片CHP1的双向连接部IRU的简单的电路结构的电路图。在图3中，双向连接部IRU具有例如将由n沟道型的场效应晶体管构成的放电用功率晶体管Q1和由n沟道型的场效应晶体管构成的充电用功率晶体管Q2反向串联连接而成的结构。即，在双向连接部IRU中，以使放电用功率晶体管Q1的漏极与充电用功率晶体管Q2的漏极电连接的方式，将放电用功率晶体管Q1与充电用功率晶体管Q2连接。换言之，也能够说是，以将寄生形成于放电用功率晶体管Q1的体二极管BD1的阴极与寄生形成于充电用功率晶体管Q2的体二极管BD2的阴极电连接的方式，将放电用功率晶体管Q1与充电用功率晶体管Q2连接。在这样构成的双向连接部IRU中，例如，如图3所示，既能够使放电电流从左侧朝向右侧流动，也能够使充电电流从右侧朝向左侧流动。即，在双向连接部IRU中，流动有方向彼此相反的放电电流和充电电流。
在此，例如，考虑使双向连接部IRU仅由放电用功率晶体管Q1构成的情况。在该情况下，认为通过使放电用功率晶体管Q1成为导通状态，也能够使放电电流和充电电流流动。不过，在使双向连接部IRU仅由放电用功率晶体管Q1构成的情况下，即使想要使放电用功率晶体管Q1成为截止状态来停止放电电流，放电电流也会经由寄生形成于放电用功率晶体管Q1的体二极管BD1而流动。像这样，在使双向连接部IRU仅由放电用功率晶体管Q1构成的情况下，会产生无法停止放电电流的不良情况。另一方面，在使双向连接部IRU仅由充电用功率晶体管Q2构成的情况下，即使想要使充电用功率晶体管Q2成为截止状态来停止充电电流，充电电流也会经由寄生形成于充电用功率晶体管Q2的体二极管BD2而流动。像这样，在使双向连接部IRU仅由充电用功率晶体管Q2构成的情况下，会产生无法停止充电电流的不良情况。
因此，为了消除上述不良情况，在双向连接部IRU中，如图3所示，具备放电用功率晶体管Q1和充电用功率晶体管Q2双方，并且将放电用功率晶体管Q1和充电用功率晶体管Q2反向串联连接。由此，能够实施停止放电电流和充电电流的控制。以下说明其理由。
在图3中，通过使放电用功率晶体管Q1成为导通状态且使充电用功率晶体管Q2成为导通状态，而能够使放电电流流动。而且，在要停止放电电流时，使放电用功率晶体管Q1成为截止状态，且使充电用功率晶体管Q2成为截止状态。此时，即使使放电用功率晶体管Q1成为截止状态，放电电流也会经由寄生存在于放电用功率晶体管Q1的体二极管BD1而流动。然而，图3所示的双向连接部IRU具有与放电用功率晶体管Q1反向串联连接的充电用功率晶体管Q2。该充电用功率晶体管Q2成为截止状态，并且寄生形成于充电用功率晶体管Q2的体二极管BD2相对于放电电流的流动方向成为相反方向。因此，通过该体二极管BD2，阻止了放电电流的流动。由此，在图3所示的双向连接部IRU中，能够控制为停止放电电流。
同样地，在图3中，通过使放电用功率晶体管Q1成为导通状态、且使充电用功率晶体管Q2成为导通状态，而能够使充电电流流动。并且，在要停止充电电流时，使放电用功率晶体管Q1成为截止状态，且使充电用功率晶体管Q2成为截止状态。此时，即使使充电用功率晶体管Q2成为截止状态，充电电流也会经由寄生存在于充电用功率晶体管Q2的体二极管BD2而流动。然而，图3所示的双向连接部IRU具有与充电用功率晶体管Q2反向串联连接的放电用功率晶体管Q1。该放电用功率晶体管Q1成为截止状态，并且寄生形成于放电用功率晶体管Q1的体二极管BD1相对于充电电流的流动方向成为相反方向，因此，通过该体二极管BD1，阻止了充电电流的流动。由此，在图3所示的双向连接部IRU中，能够控制成停止充电电流。
由以上可知，如图3所示，通过使双向连接部IRU由反向串联连接的放电用功率晶体管Q1和充电用功率晶体管Q2构成，能够进行放电电流及充电电流各自的接通/断开控制。即，通过图3所示的双向连接部IRU，能够进行放电电流及充电电流各自的接通/断开控制，因此在这点上，图3所示的双向连接部IRU存在有用性。
＜电池组的电路结构＞
接下来，对具有上述双向连接部IRU的电池组BPAC的电路结构进行说明。图4是表示电池组BPAC的电路结构例的电路图。在图4中，电池组BPAC在电池组BPAC的正端子Pack+与负端子Pack-之间，具备作为能够充放电的二次电池的一例的锂离子电池LIB。该锂离子电池LIB与控制锂离子电池LIB的充放电的控制部CU电连接。具体地说，控制部CU例如由控制IC构成，锂离子电池LIB与控制部CU的输入端子(端子VIN1、VIN2、VIN3/4)电连接。另外，控制部CU的端子(Isens0、Isens1)与电池组BPAC的负端子Pack-电连接。
接着锂离子电池LIB和双向连接部IRU经由熔丝(Fuse)而电连接，而且，双向连接部IRU与电池组BPAC的正端子Pack+电连接。并且，双向连接部IRU由相互反向串联连接的放电用功率晶体管Q1和充电用功率晶体管Q2构成，在放电用功率晶体管Q1上寄生形成有体二极管BD1，同样地，在充电用功率晶体管Q2上也寄生形成有体二极管BD2。
在此，双向连接部IRU和控制部CU电连接。具体地说，放电用功率晶体管Q1的栅极和控制部CU的端子CF电连接，充电用功率晶体管Q2的栅极和控制部CU的端子DF电连接。由此，通过控制部CU控制在双向连接部IRU中流动的充放电电流的接通/断开。
接着，控制部CU的电源端子VCC经由串联连接的二极管D1及二极管D2与锂离子电池LIB电连接。另外，二极管D1与二极管D2之间的连接节点和控制部CU的端子VBAT电连接。
而且，电池组BPAC的正端子Pack+和控制部CU的端子VIN12电连接，并且在电池组BPAC的正端子Pack+与控制部CU的电源端子VCC之间连接有保护二极管PD。具体地说，在该保护二极管PD中，阳极与电池组BPAC的正端子Pack+连接，并且，阴极与控制部CU的电源端子VCC连接。另外，在控制部CU的电源端子VCC上，电连接有由p沟道型的场效应晶体管构成的常开型功率晶体管Q3，该常开型功率晶体管Q3连接于熔丝(Fuse)与双向连接部IRU之间的连接节点。并且，常开型功率晶体管Q3的栅极与控制部CU的端子PF电连接。如以上那样构成了电池组BPAC的电路结构。
＜电池组的电路动作＞
以下，对电池组BPAC的主要的电路动作进行说明。
首先，在图4中，说明充放电的基本动作。对在电池组BPAC的正端子Pack+与负端子Pack-之间连接负载而使放电电流从锂离子电池LIB流动的动作进行说明。在图4中，从控制部CU的端子CF对放电用功率晶体管Q1的栅极施加阈值电压以上的栅极电压，并且从控制部CU的端子DF对充电用功率晶体管Q2的栅极施加阈值电压以上的栅极电压。由此，构成双向连接部IRU的放电用功率晶体管Q1及充电用功率晶体管Q2成为导通状态。其结果是，放电电流从锂离子电池LIB经由熔丝及双向连接部IRU向电池组BPAC的正端子Pack+流动。另一方面，在要使放电电流停止的情况下，从控制部CU的端子CF对放电用功率晶体管Q1的栅极施加小于阈值电压的栅极电压，并且从控制部CU的端子DF对充电用功率晶体管Q2的栅极施加小于阈值电压的栅极电压。由此，构成双向连接部IRU的放电用功率晶体管Q1及充电用功率晶体管Q2成为截止状态。其结果是，来自锂离子电池LIB的放电电流在双向连接部IRU中被切断。
接着，对在电池组BPAC的正端子Pack+与负端子Pack-之间连接充电器而使充电电流向锂离子电池LIB流动的动作进行说明。在图4中，从控制部CU的端子CF对放电用功率晶体管Q1的栅极施加阈值电压以上的栅极电压，并且从控制部CU的端子DF对充电用功率晶体管Q2的栅极施加阈值电压以上的栅极电压。由此，构成双向连接部IRU的放电用功率晶体管Q1及充电用功率晶体管Q2成为导通状态。其结果是，充电电流从与充电器连接的电池组BPAC的正端子Pack+经由双向连接部IRU及熔丝向锂离子电池LIB流动。另一方面，在要使充电电流停止的情况下，从控制部CU的端子CF对放电用功率晶体管Q1的栅极施加小于阈值电压的栅极电压，并且从控制部CU的端子DF对充电用功率晶体管Q2的栅极施加小于阈值电压的栅极电压。由此，构成双向连接部IRU的放电用功率晶体管Q1及充电用功率晶体管Q2成为截止状态。其结果是，来自充电器的充电电流在双向连接部IRU中被切断。
接着，对在锂离子电池LIB的通常动作时从锂离子电池LIB向控制部CU的电源供给路径进行说明。图5是说明通常动作时从锂离子电池LIB向控制部CU的电源供给路径的图。在图5中，作为通常动作时的从锂离子电池LIB向控制部CU的电源供给路径，存在以下所示的路径。即，可知存在从锂离子电池LIB经由二极管D1及二极管D2直至控制部CU的电源端子VCC的路径(1)、和从锂离子电池LIB经由熔丝及常开型功率晶体管Q3直至控制部CU的电源端子VCC的路径(2)。
接着，对在锂离子电池LIB为空时(预充电时)从充电器向控制部CU的电源供给路径进行说明。图6是说明预充电时从充电器向控制部CU的电源供给路径的图。在图6中，作为预充电时从充电器向控制部CU的电源供给路径，存在从电池组BPAC的正端子Pack+经由保护二极管PD直至控制部CU的电源端子VCC的路径。
接着，对预充电时的充电电流的电流路径进行说明。图7是说明预充电时从充电器向锂离子电池LIB的、供预充电电流流动的电流路径的图。首先，在图7中，作为供预充电电流流动的电流路径，认为有从电池组BPAC的正端子Pack+经由双向连接部IRU及熔丝向锂离子电池LIB流动的路径。然而，在锂离子电池LIB为空时(预充电时)，尤其在过放电状态(电池电压显著降低了的状态)下，无法充分地得到控制部CU的动作电压，其结果是，无法基于控制部CU进行对双向连接部IRU的控制。即，无法从控制部CU的端子CF对放电用功率晶体管Q1的栅极施加阈值电压以上的栅极电压、并且从控制部CU的端子DF对充电用功率晶体管Q2的栅极施加阈值电压以上的栅极电压来使放电用功率晶体管Q1及充电用功率晶体管Q2成为导通状态。
因此，如图7所示，作为供预充电电流流动的电流路径，设有使预充电电流从电池组BPAC的正端子Pack+经由保护二极管PD及常开型功率晶体管Q3向锂离子电池LIB流动的路径。在该路径中，即使在过放电状态下无法充分地得到控制部CU的动作电压的情况下，也能够通过栅极电压为0V动作的常开型功率晶体管Q3来确保供预充电电流流动的电流路径。
接下来，说明对电池组BPAC错误地进行逆充电的情况下(异常时)切断逆充电电流的功能。图8是说明切断逆充电电流的路径的图。在图8中，首先，在逆充电时中，会对电池组BPAC的正端子Pack+施加负电位，并且对电池组BPAC的负端子Pack-施加正电位。该情况下，如图8所示，从锂离子电池LIB经由熔丝而流动到双向连接部IRU的逆充电电流会因双向连接部IRU内的寄生形成于充电用功率晶体管Q2的体二极管BD2而被切断。另一方面，如图8所示，在逆充电电流中，存在从锂离子电池LIB经由二极管D1及二极管D2向电池组BPAC的正端子Pack+流动的逆充电电流。而且，逆充电电流还存在经由常开型功率晶体管Q3向电池组BPAC的正端子Pack+流动的逆充电电流、和从控制部CU的电源端子VCC向电池组BPAC的正端子Pack+流动的逆充电电流。如图8所示，这些逆充电电流被保护二极管PD切断。由以上可知，在电池组BPAC中，通过双向连接部IRU内的体二极管BD2和保护二极管PD实现了将逆充电电流切断的功能。
＜对改进的研究＞
在以上那样构成的电池组BPAC中，为了谋求移动电话机MP的薄型化、充电容量的增大，而增大二次电池的在电池组BPAC内的占有率等，为了实现该占有率的增大等，对占据电池组BPAC的半导体器件SA的薄型化的要求变高。并且，为了满足该要求，研究了不将半导体芯片CHP1、半导体芯片CHP2、电子零件EPT设在布线衬底的表面，而是例如图2所示那样埋入到布线衬底的内部。这是因为，根据将零件埋入到布线衬底内部的结构，与在布线衬底的表面安装零件的结构相比，能够谋求半导体器件SA的薄型化。
不过，在埋入于布线衬底的电子零件中，尤其在形成有双向连接部IRU的半导体芯片CHP1中，如图3所示，形成有放电用功率晶体管Q1和充电用功率晶体管Q2。而且，在形成有双向连接部IRU的半导体芯片CHP1中，放电用功率晶体管Q1和充电用功率晶体管Q2反向串联连接，因此需要将放电用功率晶体管Q1的漏极和充电用功率晶体管Q2的漏极连接。此时，为了将放电用功率晶体管Q1的漏极和充电用功率晶体管Q2的漏极以低电阻连接，而在半导体芯片CHP1的背面形成了由金属膜构成的背面电极。因此，在将形成有双向连接部IRU的半导体芯片CHP1埋入于布线衬底的情况下，不仅需要考虑作为半导体芯片CHP1的主成分的硅与埋入部件(封固部件)之间的密接性，也需要考虑背面电极与埋入部件(封固部件)之间的密接性。尤其是，根据本发明人发现的新见解，背面电极与埋入部件之间的密接性比硅与埋入部件之间的密接性要差，因此，为了提高由将半导体芯片CHP1埋入于布线衬底的构造构成的半导体器件的可靠性，需要设法提高背面电极与埋入部件之间的密接性。因此，在本实施方式1中，对背面电极与埋入部件之间的密接性的提高进行了钻研。以下，对于该进行了钻研的本实施方式的技术思想，参照附图进行说明。
＜实施方式1中的半导体芯片的结构＞
图9是示意地表示本实施方式1中的半导体芯片CHP1与电路要素之间的对应关系的图。如图9所示，本实施方式1中的半导体芯片CHP1具有例如由硅构成的半导体衬底SUB。在该半导体衬底SUB上，形成有由功率MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金氧半场效电晶体)构成的放电用功率晶体管Q1、和由功率MOSFET构成的充电用功率晶体管Q2。并且，如图9所示，在半导体衬底SUB的背面形成有电极(背面电极BE)，该背面电极BE与放电用功率晶体管Q1的漏极及充电用功率晶体管Q2的漏极连接。即，背面电极BE作为公共漏极电极而发挥功能。
另一方面，在半导体衬底SUB的表面，形成有与放电用功率晶体管Q1的源极电连接的电极(表面电极、源极电极(源极焊盘)S1)，并且形成有与放电用功率晶体管Q1的栅极电连接的电极(表面电极、栅极电极(栅极焊盘)G1)。同样地，在半导体衬底SUB的表面，形成有与充电用功率晶体管Q2的源极电连接的电极(表面电极、源极电极(源极焊盘)S2)，并且形成有与充电用功率晶体管Q2的栅极电连接的电极(表面电极、栅极电极(栅极焊盘)G2)。
此外，如图9所示，在形成于半导体衬底SUB的放电用功率晶体管Q1中，寄生形成有体二极管BD1，体二极管BD1的阳极与放电用功率晶体管Q1的源极电连接，并且体二极管BD1的阴极与放电用功率晶体管Q1的漏极电连接。同样地，在形成于半导体衬底SUB的充电用功率晶体管Q2中，寄生形成有体二极管BD2，体二极管BD2的阳极与充电用功率晶体管Q2的源极电连接，并且体二极管BD2的阴极与充电用功率晶体管Q2的漏极电连接。
如以上那样，在本实施方式1中的半导体芯片CHP1上，形成有放电用功率晶体管Q1和充电用功率晶体管Q2，并且放电用功率晶体管Q1和充电用功率晶体管Q2反向串联地连接。由此，在半导体芯片CHP1上形成有双向连接部。
接下来，图10是表示本实施方式1中的半导体芯片CHP1的具体结构的剖视图。如图10所示，本实施方式1中的半导体芯片CHP1具有半导体衬底SUB，在该半导体衬底SUB上形成有相互反向串联地连接的放电用功率晶体管(未图示)和充电用功率晶体管(未图示)。并且，在半导体衬底SUB的背面，形成有作为放电用功率晶体管与充电用功率晶体管的公共漏极电极而发挥功能的背面电极BE。在该背面电极BE的表面、即背面电极BE中的相对于与半导体衬底SUB的背面相对的面为相反侧的面(或者与该半导体衬底SUB的背面相同一侧的面)(以下称为露出面SUR)上，形成有凹凸形状RG1。
另一方面，在半导体衬底SUB的与背面为相反侧的表面上，形成有源极电极S1及栅极电极G1。此时，源极电极S1与放电用功率晶体管的源极电连接，栅极电极G1与放电用功率晶体管的栅极电连接。另外，在半导体衬底SUB的与背面为相反侧的表面上，还形成有源极电极S2及栅极电极G2。此时，源极电极S2与充电用功率晶体管的源极电连接，栅极电极G2与充电用功率晶体管的栅极电连接。并且，如图10所示，以覆盖半导体衬底SUB的表面的方式，形成有表面保护膜(钝化膜、绝缘膜)PAS，源极电极S1的表面的一部分及源极电极S2的表面的一部分从该表面保护膜PAS露出。此时，在从表面保护膜PAS露出的源极电极S1的表面上，形成有柱状电极(柱电极)PE1A，并且在从表面保护膜PAS露出的源极电极S2的表面上，形成有柱状电极PE2A。同样地，如图10所示，栅极电极G1的表面的一部分及栅极电极G2的表面的一部分从表面保护膜PAS露出。并且，在从表面保护膜PAS露出的栅极电极G1的表面上，形成有柱状电极PE1B，并且在从表面保护膜PAS露出的栅极电极G2的表面上，形成有柱状电极PE2B。
由以上可知，本实施方式1中的半导体芯片CHP1具有形成有多个功率晶体管的半导体衬底SUB。在此，在半导体衬底SUB的表面(第1面)上，形成有与多个功率晶体管中的第1功率晶体管(放电用功率晶体管)的源极电连接的源极电极(第1表面电极)S1，并且形成有与多个功率晶体管中的第2功率晶体管(充电用功率晶体管)的源极电连接的源极电极(第2表面电极)S2。另外，在半导体衬底SUB的表面(第1面)上，形成有与第1功率晶体管(放电用功率晶体管)的栅极电连接的栅极电极(第1控制电极)G1，并且形成有与第2功率晶体管(充电用功率晶体管)的栅极电连接的栅极电极(第2控制电极)G2。另一方面，在半导体衬底SUB的与表面为相反侧的背面(第2面)上，形成有与第1功率晶体管(放电用功率晶体管)的漏极及第2功率晶体管(充电用功率晶体管)的漏极电连接的背面电极(公共漏极电极)BE。此时，在背面电极BE的露出面(下表面)SUR上，形成有凹凸形状RG1。
接下来，对构成本实施方式1中的半导体芯片CHP1的各个结构要素的材料进行说明。首先，半导体衬底SUB由硅构成，在内部形成有例如对硅导入磷(P)或砷(As)等n型杂质而成的n型半导体区域、对硅导入硼(B)等p型杂质而成的p型半导体区域。
接着，背面电极BE由例如钛膜(Ti膜)、形成于钛膜上的镍膜(Ni膜)、与形成于镍膜上的银膜(Ag膜)的层叠膜形成。但背面电极BE不限定于此，还可以考虑在背面电极BE的露出面SUR上用激光刻上记号进而在银膜上形成镍膜，背面电极BE也能够由钛膜与铜膜(Cu膜)的层叠膜构成。
源极电极S1及源极电极S2由例如铝膜或铝合金膜构成，同样地，栅极电极G1及栅极电极G2也由例如铝膜或铝合金膜构成。即，源极电极S1、S2及栅极电极G1、G2由以同层形成的铝膜或铝合金膜形成。而且，形成于源极电极S1上的柱状电极PE1A、形成于栅极电极G1上的柱状电极PE1B、形成于源极电极S2上的柱状电极PE2A、形成于栅极电极G2上的柱状电极PE2B例如均主要由铜膜构成。另一方面，表面保护膜PAS由例如氧化硅膜或氮化硅膜等绝缘膜构成。
接下来，对构成本实施方式1中的半导体芯片CHP1的主要的结构要素的尺寸(厚度)进行说明。首先，半导体衬底SUB的厚度为例如100μm～200μm左右。另外，形成于半导体衬底SUB的表面的源极电极S1、S2及栅极电极G1、G2各自的厚度为例如4μm～5μm左右。另一方面，形成于半导体衬底SUB的背面的背面电极BE的厚度为例如10μm～30μm左右，形成于该背面电极BE的露出面SUR上的凹凸形状RG1的凹凸差(层差)为例如3μm～5μm左右。
因此，在本实施方式1中的半导体芯片CHP1中，背面电极BE的厚度比源极电极S1、S2及栅极电极G1、G2各自的厚度大。另外，形成有凹凸形状RG1的背面电极BE的露出面SUR的表面粗糙度比源极电极S1、S2及栅极电极G1、G2各自的表面的表面粗糙度大。即，在本实施方式1中，有意地在背面电极BE的露出面SUR上形成凹凸形状，另一方面，没有在源极电极S1、S2及栅极电极G1、G2各自的表面上有意地形成凹凸形状。因此，即使在源极电极S1、S2及栅极电极G1、G2各自的表面上通过制造工序中的蚀刻处理而形成有非意图的凹凸形状，形成在该源极电极S1、S2及栅极电极G1、G2各自的表面上的凹凸形状也比有意地形成在背面电极BE的露出面SUR上的凹凸形状RG1小。换言之，有意地形成在背面电极BE的露出面SUR上的凹凸形状RG1比形成在源极电极S1、S2及栅极电极G1、G2各自的表面上的凹凸形状大。其结果是，背面电极BE的露出面SUR的表面粗糙度比源极电极S1、S2及栅极电极G1、G2各自的表面的表面粗糙度大。如以上那样构成了本实施方式1中的半导体芯片CHP1。
＜半导体芯片的器件构造＞
接着，对本实施方式1中的半导体芯片CHP1上形成的功率晶体管的器件构造进行说明。
在本实施方式中的半导体芯片CHP1上，例如，如图9所示，形成有由在半导体芯片CHP1的厚度方向上流动电流的纵型晶体管构成的放电用功率晶体管Q1和充电用功率晶体管Q2。具体地说，在图9中，在中心线CL的左侧区域形成有放电用功率晶体管Q1，在中心线CL的右侧区域形成有充电用功率晶体管Q2。并且，图9所示的背面电极BE既作为形成于中心线CL的左侧区域的放电用功率晶体管Q1的漏极而发挥功能，也作为形成于中心线CL的右侧区域的充电用功率晶体管Q2的漏极而发挥功能。即，形成于半导体芯片CHP1的放电用功率晶体管Q1的漏极和充电用功率晶体管Q2的漏极电连接。在此，由于放电用功率晶体管Q1的器件构造与充电用功率晶体管Q2的器件构造是同等的，因此，以下例如着眼于放电用功率晶体管Q1，对功率晶体管的器件构造进行说明。放电用功率晶体管Q1通过将数千个至数十万个单位晶体管(单元晶体管)并联连接而构成，在以下所示的图11中，列举彼此相邻的两个单位晶体管为例，对放电用功率晶体管Q1的器件构造进行说明。
图11是表示形成于单元形成区域的单位晶体管的器件构造的一例的剖视图。在图11中，例如，在由含有磷(P)或砷(As)等n型杂质的硅构成的衬底层1S上形成有外延层EPI。该外延层EPI由例如以导入了磷(P)或砷(As)等n型杂质的硅为主成分的半导体层构成。该衬底层1S和外延层EPI是作为功率晶体管(放电用功率晶体管Q1及充电用功率晶体管Q2)的漏极而发挥功能的结构要素。此外，在本实施方式1中，如图11所示，将衬底层1S和外延层EPI合在一起称为半导体衬底SUB。
接着，在外延层EPI的表面上形成有元件部。具体地说，在本实施方式1中的元件部，在外延层EPI的表面上形成有沟道区域CH，且形成有将该沟道区域CH贯穿并到达外延层EPI的沟槽TR。此时，在沟槽TR的内壁上形成有栅极绝缘膜GOX，在该栅极绝缘膜GOX上以埋入沟槽TR的方式形成有栅极电极GE。栅极绝缘膜GOX例如由氧化硅膜形成，但不限于此，例如，也能够由介电常数比氧化硅膜高的高介电常数膜形成。另外，栅极电极GE由例如多晶硅膜形成。
接着，在与沟槽TR相邻的沟道区域CH的表面上形成有源极区域SR。并且，在埋入有栅极电极GE的沟槽TR的上表面及源极区域SR上的范围内形成有绝缘膜BPSG。沟道区域CH由例如导入了硼(B)等p型杂质的半导体区域构成，源极区域SR由例如导入了磷(P)或砷(As)等n型杂质的半导体区域构成。
接着，在彼此相邻的沟槽TR之间，形成有将绝缘膜BPSG及源极区域SR贯穿并到达沟道区域CH的槽，在该槽的底部形成有体接触区域BC。该体接触区域BC由例如导入了硼(B)等p型杂质的半导体区域构成，体接触区域BC的杂质浓度比沟道区域CH的杂质浓度高。
接着，以埋入在底部形成有体接触区域BC的槽的方式形成有阻挡导体膜BCF及由钨膜构成的插塞PLG1，在绝缘膜BPSG上形成有阻挡导体膜BCF及铝合金膜AF。由此，铝合金膜AF与源极区域SR电连接，并且也经由体接触区域BC与沟道区域CH电连接。即，图11所示的铝合金膜AF例如构成图10所示的源极电极S1(源极电极S2)。
此时，体接触区域BC具有确保与插塞PLG1的欧姆接触的功能，由于存在该体接触区域BC，所以源极区域SR和沟道区域CH以同电位电连接。
因此，能够抑制将源极区域SR作为发射极区域、将沟道区域CH作为基极区域且将外延层EPI作为集电极区域的寄生npn双极型晶体管的导通动作。即，源极区域SR和沟道区域CH以同电位电连接是指，在寄生npn双极型晶体管的发射极区域与基极区域之间不会产生电位差，由此，能够抑制寄生npn双极型晶体管的导通动作。
接着，如图11所示，在衬底层1S的背面形成有背面电极BE，在该背面电极BE的露出面SUR上存在有意地形成的凹凸形状RG1。
如以上那样，在本实施方式中的半导体芯片CHP1的内部形成有功率晶体管(放电用功率晶体管Q1及充电用功率晶体管Q2)的器件构造。
此外，在形成于半导体芯片CHP1的内部的功率晶体管中，通过作为n型半导体层的外延层EPI和作为p型半导体层的沟道区域CH而形成有作为寄生二极管的体二极管。即，在外延层EPI与沟道区域CH之间，形成有将沟道区域CH作为阳极且将外延层EPI作为阴极的pn接二极管、即体二极管。
＜实施方式1中的半导体器件的结构＞
接着，对本实施方式1中的半导体器件的结构例进行说明。图12是表示本实施方式1中的半导体器件SA1的结构的剖视图。如图12所示，在衬底2S上搭载有包含半导体零件在内的多个电子零件。具体地说，在衬底2S上搭载有半导体芯片CHP1、半导体芯片CHP2、例如电容器和/或电阻元件等电子零件EPT。在此，本实施方式1中的半导体器件SA1具备例如图4所示的形成有双向连接部IRU的半导体芯片CHP1、形成有控制部CU的半导体芯片CHP2、和构成其他无源零件的电子零件EPT，因此成为控制锂离子电池LIB(作为能够充放电的二次电池的一例)的充放电的半导体器件。
如图12所示，半导体芯片CHP1在使半导体芯片CHP1的表面与衬底2S的上表面相对的状态下与衬底2S连接(面朝下安装)。具体地说，以使形成于源极电极S1上的柱状电极PE1A、形成于栅极电极G1上的柱状电极PE1B、形成于源极电极S2上的柱状电极PE2A和形成于栅极电极G2上的柱状电极PE2B与形成于衬底2S的端子(未图示)连接的方式，将半导体芯片CHP1搭载到衬底2S上。同样地，半导体芯片CHP2在使半导体芯片CHP2的表面与衬底2S的上表面相对的状态下与衬底2S连接。而且，电子零件EPT以使电子零件EPT的端子与衬底2S的端子连接的方式，将电子零件EPT搭载到衬底2S上。
并且，在衬底2S上，以贯穿衬底2S的方式形成有与形成于衬底2S的上表面的端子电连接的插塞PLG。另外，在衬底2S的下表面形成有多条布线WL2，插塞PLG和布线WL2电连接。因此，形成于衬底2S的上表面的端子和形成于衬底2S的下表面的布线WL2经由插塞PLG而电连接。
另一方面，以将搭载于衬底2S的上表面上的半导体芯片CHP1、半导体芯片CHP2和电子零件EPT覆盖的方式形成有树脂封固部件R1，以贯穿该树脂封固部件R1和衬底2S的方式形成有通孔TH。而且，在树脂封固部件R1的表面上形成有多条布线WL1，该布线WL1经由通孔TH而与形成于衬底2S的下表面的布线WL2电连接。在这样构成的本实施方式1中的半导体器件SA1中，如图12所示，半导体芯片CHP1、半导体芯片CHP2和电子零件EPT被埋入到由衬底2S和树脂封固部件R1构成的布线衬底WB的内部。
接着，在图12中，形成于半导体芯片CHP1的背面电极BE与树脂封固部件R1接触，在背面电极BE的与树脂封固部件R1接触的面上，形成有凹凸形状RG1。另一方面，例如，在布线WL1的与树脂封固部件R1接触的面上形成有凹凸形状RG2。另外，在布线WL2的与衬底2S接触的面上也形成有凹凸形状RG2。此时，形成有凹凸形状RG1的、背面电极BE的与树脂封固部件R1接触的面的表面粗糙度与形成有凹凸形状RG2的、布线WL1及布线WL2各自的表面的表面粗糙度相等。换言之，形成于背面电极BE的凹凸形状RG1的凹凸差(层差)与形成于布线WL1和布线WL2的凹凸形状RG2的凹凸差相等。但是，在本实施方式1中，在背面电极BE的与树脂封固部件R1接触的面上一定形成有凹凸形状RG1，与之相对，在布线WL1和布线WL2上无需一定形成有凹凸形状RG2。由此，该情况下，形成有凹凸形状RG1的、背面电极BE的与树脂封固部件R1接触的面的表面粗糙度能够大于布线WL1的表面及布线WL2的表面的表面粗糙度。
接着，如图12所示，半导体芯片CHP1的外形尺寸大于半导体芯片CHP2的外形尺寸，尤其是，半导体芯片CHP1的厚度大于半导体芯片CHP2的厚度。这是因为，在半导体芯片CHP1上形成有功率晶体管，与之相对在半导体芯片CHP2上形成有以逻辑电路为代表的集成电路。即，这是因为，在半导体芯片CHP1上形成有数千～数十万个单位晶体管，并且为了确保耐压而形成有厚度较厚的外延层，因此与形成有以逻辑电路为代表的低耗电的集成电路的半导体芯片CHP2相比外形尺寸大。也就是说，在形成有功率晶体管的半导体芯片CHP1中，与形成有集成电路的半导体芯片CHP2相比，需要处理大电流，并且也需要确保耐压，因此半导体芯片CHP1的外形尺寸大于半导体芯片CHP2的外形尺寸。
接着，在图12中，形成于半导体芯片CHP1的背面电极BE的厚度与形成于布线衬底WB的布线WL1的厚度、布线WL2的厚度为相同程度。在此，形成于半导体芯片CHP1的背面电极BE如上述那样由钛膜、镍膜与银膜的层叠膜构成，但不限定于此，也能够由与布线WL1、布线WL2相同的材料即钛膜与铜膜的层叠膜构成。即，背面电极BE能够广泛适用电阻率低的金属膜。
＜实施方式1的特征＞
接下来，对本实施方式1中的特征点进行说明。首先，本实施方式1中的第1特征点在于，例如，如图12所示，形成有功率晶体管的半导体芯片CHP1被埋入到布线衬底WB的内部。由此，根据本实施方式1，与将半导体芯片CHP1搭载在布线衬底WB上的结构相比，能够实现半导体器件SA1的薄型化。
例如，在将半导体芯片CHP1搭载在布线衬底WB上的结构中，包含布线衬底WB和半导体芯片CHP1在内的半导体器件整体的厚度为布线衬底WB自身的厚度与半导体芯片CHP1的厚度之和，不仅如此，若考虑也需要通过封固部件将半导体芯片CHP1封固的话，还要加上覆盖半导体芯片CHP1的封固部件的厚度。其结果是，在将半导体芯片CHP1搭载在布线衬底WB上的结构中，难以实现半导体器件的薄型化。
与之相对，在本实施方式1中的半导体器件SA1中，如图12所示，将形成有功率晶体管的半导体芯片CHP1埋入到布线衬底WB的内部(第1特征点)。其结果是，本实施方式1中的半导体器件SA1整体的厚度与布线衬底WB的厚度相等，由此，能够实现半导体器件SA1的薄型化。尤其是，在本实施方式1中，由于将半导体芯片CHP1埋入到布线衬底WB的内部，所以布线衬底WB自身也作为覆盖半导体芯片CHP1的封固部件而发挥功能。其结果是，在本实施方式1中的半导体器件SA1中，没有新设置将半导体芯片CHP1覆盖的封固部件的必要性。因此，根据本实施方式1，无需考虑新设置的封固部件的厚度，能够与该封固部件的厚度量相应地进一步实现半导体器件SA1的薄型化。
即，根据本实施方式1中的第1特征点，作为将半导体芯片CHP1埋入到布线衬底WB的内部而带来的直接效果，几乎与半导体芯片CHP1的厚度无关而仅以布线衬底WB的厚度来规定半导体器件SA1的厚度，由此，能够实现半导体器件SA1的薄型化。
另外，根据本实施方式1中的第1特征点，作为将半导体芯片CHP1埋入到布线衬底WB的内部而带来的间接效果，布线衬底WB自身作为保护半导体芯片CHP1的封固部件而发挥功能，因此无需用于封固半导体芯片CHP1的新的封固部件。这意味着不必考虑因设置新的封固部件而导致的厚度增加，根据这一点，也能够实现半导体器件SA1的薄型化。而且，作为其次效果，无需使用新的封固部件，因此也会得到能够削减半导体器件SA1的制造成本的效果。
如以上那样，根据本实施方式1中的第1特征点，根据上述的将半导体芯片CHP1埋入到布线衬底WB的内部而带来的的直接效果与间接效果之间的协同效果，能够得到可实现半导体器件SA1的薄型化这一显著效果。其结果是，例如，通过将本实施方式1中的半导体器件SA1使用于电池组，而能够实现电池组的薄型化。由此，根据本实施方式1，能够提供有助于为了谋求移动电话机的薄型化、充电容量的增大而将二次电池在电池组内的占有率增大等的半导体器件SA1。
而且，根据本实施方式1中的第1特征点，也能够得到以下所示的优点。例如，在将包含半导体芯片CHP1在内的电子零件搭载在布线衬底WB的表面上的结构中，为了提高布线衬底WB与电子零件的连接可靠性，而需要形成底部填充(underfill)树脂或焊锡材料的角焊(fillet)。因此，该情况下，作为电子零件的安装区域，不仅需要确保电子零件的搭载区域，也需要确保形成底部填充树脂或焊锡材料的角焊的区域。与之相对，根据本实施方式1的第1特征点，将电子零件埋入到布线衬底WB的内部，该情况下，无需形成底部填充树脂或焊锡材料的角焊。因此，根据本实施方式1，可以不确保形成底部填充树脂或焊锡材料的角焊的区域，其结果为，能够实现半导体器件SA1的小型化。也就是说，本实施方式1中的第1特征点在不仅能够谋求半导体器件SA1的薄型化、也能够谋求半导体器件SA1的小型化的方面是有用的。
接着，本实施方式1中的第2特征点在于，例如，如图12所示，在形成有功率晶体管的半导体芯片CHP1的背面上形成有背面电极BE，并且该背面电极BE的厚度比形成于半导体芯片CHP1的表面的源极电极S1、S2的厚度大。由此，能够谋求形成于半导体芯片CHP1的功率晶体管的导通电阻的降低。
具体地说，在本实施方式1中的半导体芯片CHP1上形成有双向连接部，且具备相互反向串联连接的放电用功率晶体管和充电用功率晶体管。即，放电用功率晶体管和充电用功率晶体管反向串联连接，因此放电用功率晶体管的漏极和充电用功率晶体管的漏极电连接。也就是说，在本实施方式1中，通过既作为放电用功率晶体管的漏极而发挥功能、也作为充电用功率晶体管的漏极而发挥功能的外延层，使得放电用功率晶体管的漏极和充电用功率晶体管的漏极电连接。但是，由于外延层是半导体层，所以在仅通过外延层将放电用功率晶体管的漏极和充电用功率晶体管的漏极电连接的情况下，导通电阻会变大。由此，在本实施方式1中，在半导体芯片CHP1的背面上形成有例如由低电阻的金属膜构成的背面电极BE。由此，放电用功率晶体管的漏极和充电用功率晶体管的漏极不仅通过外延层而电连接，也通过低电阻的背面电极BE而电连接，因此能够降低导通电阻。
尤其是，在本实施方式1中，为了增大导通电阻的降低效果，而加大了背面电极BE的厚度。这是因为，背面电极BE的厚度越厚，则背面电极BE的电阻越下降。具体地说，在本实施方式1中，背面电极BE的厚度比形成于半导体芯片CHP1的表面的源极电极S1、S2的厚度大。由此，能够降低作为双向连接部发挥功能的半导体芯片CHP1的导通电阻。但是，虽然从降低导通电阻的观点出发而期望加大背面电极BE的厚度，但若背面电极BE的厚度过大，则因与埋入半导体芯片CHP1的布线衬底WB之间的线膨胀系数的差异而容易在布线衬底WB发生翘曲。由此，例如，在本实施方式1中，为了谋求降低导通电阻，将背面电极BE的厚度设为比源极电极S1、S2的厚度大，另一方面，为了抑制在布线衬底WB发生翘曲，而将背面电极BE的厚度设为小于约30μm。其结果是，根据本实施方式1，可得到能够抑制在布线衬底WB发生翘曲、且能够实现导通电阻降低这一显著效果。
如以上那样，本实施方式1中的半导体器件SA1具有上述的第1特征点及第2特征点，由此，能够实现半导体器件SA1的薄型化及小型化、以及基于导通电阻的降低带来的半导体器件SA1的性能提高。
但是，在实现具有第1特征点及第2特征点的半导体器件SA1时，从背面电极BE与布线衬底WB的密接性的观点出发而存在应改进的事项。具体地说，根据本发明者的研究，发现背面电极BE与埋入部件(布线衬底WB)之间的密接性比硅与埋入部件之间的密接性要差，由此，为了提高由将半导体芯片CHP1埋入于布线衬底WB的构造构成的半导体器件的可靠性，而需要设法提高背面电极BE与埋入部件之间的密接性。即，若对埋入半导体芯片CHP1的布线衬底WB施加热应力或机械应力，则背面电极BE会从埋入部件剥离，会导致半导体器件SA1的可靠性降低。尤其是，该剥离容易因背面电极BE与埋入材料之间的密接性不是那么良好这一点而引起，并且也容易因例如图12所示半导体芯片CHP1的外形尺寸大于半导体芯片CHP2的外形尺寸这一点而引起。即，由于背面电极BE与埋入材料之间的接触面积大这一点和背面电极BE的厚度形成得较厚这一点之间的协同原因，而背面电极BE与布线衬底WB之间的剥离容易变得显著化。也就是说，在形成有功率晶体管的半导体芯片CHP1中，在半导体芯片CHP1的背面上形成与埋入材料之间的密接性并非良好的背面电极BE这一点、将该背面电极BE的厚度形成得较厚这一点、在半导体芯片CHP1的外形尺寸变大这一点上，与半导体芯片CHP2相比从布线衬底发生的剥离容易变得显著化。因此，在本实施方式1中，着眼于剥离容易变得显著化的半导体芯片CHP1，对背面电极BE与埋入部件之间的密接性的提高进行钻研，该钻研点为本实施方式1中的第3特征点。以下对该第3特征点进行说明。
本实施方式1中的第3特征点在于，例如，如图12所示，在背面电极BE的与埋入部件(布线衬底WB)接触的面上，形成有有意图的凹凸形状RG1。由此，根据本实施方式1中的第3特征点，能够通过由形成于背面电极BE的凹凸形状RG1带来的锚固效果，来提高背面电极BE与布线衬底WB之间的密接性。这意味着，通过提高背面电极BE与布线衬底WB之间的密接性，会有效抑制半导体芯片CHP1从布线衬底WB剥离，由此，能够提高半导体器件SA1的可靠性。
尤其是，从增大锚固效果来提高背面电极BE与布线衬底WB之间的密接性的观点出发，期望形成于背面电极BE的凹凸形状RG1的凹凸差(层差)较大。具体地说，能够将凹凸形状RG1的凹凸差设为约3μm～5μm左右。在此，例如，如图12所示，在形成于布线衬底WB的布线WL1和布线WL2中，为了提高与布线衬底WB之间的密接性，有时也形成凹凸形状RG2。该情况下，能够使形成于背面电极BE的凹凸形状RG1与形成于布线WL1和布线WL2的凹凸形状RG2同等。
此外，从提高与布线衬底WB(环氧树脂)之间的密接性的观点出发，形成于布线衬底WB的布线WL1和布线WL2由密接性良好的材料构成。因此，通过使形成于半导体芯片CHP1的背面的背面电极BE的材料由与布线WL1和布线WL2的材料相同的材料构成，能够进一步提高与布线衬底WB之间的密接性。例如，由于布线WL1和布线WL2由钛膜与铜膜的层叠膜构成，因此也能够替代钛膜、镍膜与银膜的层叠膜，而使背面电极BE由钛膜与铜膜的层叠膜构成。该情况下，构成铜膜的铜的电阻率与银同等程度地小，并且铜比银便宜，因此也能够实现削减半导体器件SA1的制造成本。
＜半导体芯片的制造方法＞
接下来，对本实施方式1中的半导体芯片的制造方法进行说明。
1.半导体晶片的准备工序
首先，如图13所示，准备半导体晶片WF。在图13中，图示出半导体晶片WF中包含的芯片形成区域CR1和芯片形成区域CR2。在图13所示的半导体晶片WF中，通过在自此说明的工序之前实施的器件形成工序，既已形成了以下所示的器件构造。即，在半导体晶片WF中，在芯片形成区域CR1及芯片形成区域CR2各自的半导体衬底SUB内，形成有彼此反向串联连接的放电用功率晶体管和充电用功率晶体管双方。并且，在芯片形成区域CR1及芯片形成区域CR2各自的半导体衬底SUB的表面上，形成有与放电用功率晶体管的源极电连接的源极电极S1、和与放电用功率晶体管的栅极电连接的栅极电极G1。同样地，在芯片形成区域CR1及芯片形成区域CR2各自的半导体衬底SUB的表面上，形成有与充电用功率晶体管的源极电连接的源极电极S2、和与充电用功率晶体管的栅极电连接的栅极电极G2。而且，以覆盖源极电极S1、S2及栅极电极G1、G2的方式形成有表面保护膜PAS，在表面保护膜PAS上，形成有使源极电极S1、S2及栅极电极G1、G2各自的表面的一部分露出的开口部OP。
2.柱状电极的形成工序
接着，如图14所示，以埋入到形成于表面保护膜PAS的开口部OP的方式形成柱状电极(Cu柱电极)。具体地说，在从开口部OP露出的源极电极S1的表面上形成柱状电极PE1A，在从开口部OP露出的栅极电极G1的表面上形成柱状电极PE1B。同样地，在从开口部OP露出的源极电极S2的表面上形成柱状电极PE2A，在从开口部OP露出的栅极电极G2的表面上形成柱状电极PE2B。这些柱状电极PE1A～PE2B为由具有约10μm～20μm左右的高度的铜构成的柱状形状。
3.半导体晶片的磨削工序
接着，如图15所示，对半导体衬底SUB的背面进行磨削。具体地说，例如，以使半导体衬底SUB的厚度成为约100μm～200μm左右的方式，对半导体衬底SUB的背面进行磨削。
4.背面电极的形成工序
然后，如图16所示，在半导体衬底SUB的背面形成背面电极BE。该背面电极BE由例如钛膜、镍膜与银膜的层叠膜、或钛膜与铜膜的层叠膜构成，例如，能够通过使用溅射法或镀敷法而形成。尤其是，构成背面电极BE的材料没有限定，但若想要提高与布线衬底之间的密接性而考虑使形成于布线衬底的布线由铜膜形成，则出于提高埋入到布线衬底时的背面电极BE与布线衬底之间的密接性的观点出发，而期望使背面电极BE由铜膜形成。
另外，背面电极BE由于作为彼此反向串联的放电用功率晶体管和充电用功率晶体管的公共漏极电极而发挥功能，所以为了降低导通电阻，而形成为比形成于半导体衬底SUB的表面的源极电极S1和源极电极S2的厚度更厚。由此，能够降低背面电极BE的电阻，其结果为，能够降低充放电电流在彼此反向串联的放电用功率晶体管与充电用功率晶体管之间流动时的导通电阻。
5.凹凸形状的形成工序
接着，如图17所示，在背面电极BE的露出面(下表面)SUR上形成凹凸形状RG1。例如，能够通过使用了药液的湿式蚀刻对背面电极BE的露出面SUR形成凹凸形状RG1。具体地说，使用广泛利用于晶片蚀刻的旋转涂布机(Spin Processor)，喷雾涂布用于使背面电极BE的露出面SUR粗糙化的药液，由此能够高速且容易地在背面电极BE的露出面SUR上形成凹凸形状RG1。关于用于使构成背面电极BE的铜膜粗糙化的药液，经常用于在布线衬底上形成的布线，能够容易地选择各种规格的药液。因此，能够发现几乎不会减小背面电极BE的整体厚度就能够在露出面SUR上形成大的凹凸差的药液和处理条件。例如，通过对原膜厚为约10μm的铜膜实施粗糙化处理，能够不会大幅减小原膜厚地在露出面SUR上形成具有约3μm以上的凹凸差的凹凸形状。此外，背面电极BE的露出面SUR的粗糙化的方法不限于旋转蚀刻，具有多种方法，因此也能够使用旋转蚀刻以外的方法。
6.单片化工序
然后，通过切割，将半导体晶片WF单片化为多个半导体芯片CHP1。例如，通过将图17所示的芯片形成区域CR1与芯片形成区域CR2之间切割，会切分出芯片形成区域CR1和芯片形成区域CR2，从而获取由切分出的芯片形成区域CR1构成的半导体芯片、和由切分出的芯片形成区域CR2构成的半导体芯片。然后，单片化得到的半导体芯片CHP1经过电特性检查和外观检查等必要检查后，进行带收纳、托盘收纳等包装而出厂。
＜半导体器件的制造方法＞
接下来，对本实施方式1中的半导体器件的制造方法进行说明。此外，本实施方式1中的半导体器件的制造方法具有各种制造方法，以下所示的半导体器件的制造方法为一个例子，并不限定于此。
1.布线衬底及电子零件的准备工序
首先，如图18所示，准备衬底2S，并且准备多个电子零件。具体地说，多个电子零件包含作为供充放电电流流动的双向连接部而发挥功能的半导体芯片CHP1、作为控制二次电池的充放电的控制部而发挥功能的半导体芯片CHP2、和由电容器和/或电阻元件等无源零件构成的电子零件EPT。
2.零件搭载工序
接着，如图18所示，在衬底2S上搭载半导体芯片CHP1、半导体芯片CHP2和电子零件EPT。即，在衬底2S的表面上形成有多个端子，以使该多个端子与半导体芯片CHP1、半导体芯片CHP2、电子零件EPT电连接的方式将半导体芯片CHP1、半导体芯片CHP2和电子零件EPT搭载到衬底2S上。例如，若着眼于半导体芯片CHP1，则以使形成于半导体芯片CHP1的柱状电极PE1A～PE2B与形成于衬底2S的端子连接的方式，在使半导体芯片CHP1的表面朝下的状态下，将半导体芯片CHP1搭载到衬底2S上。因此，形成有背面电极BE的半导体芯片CHP1的背面朝上。
3.封固工序
接着，如图19所示，通过绝缘性的树脂封固部件R1将搭载于衬底2S上的半导体芯片CHP1、半导体芯片CHP2和电子零件EPT覆盖(封固)。此外，本实施方式1中使用的树脂封固部件R1由例如环氧类的树脂材料组成。由此，半导体芯片CHP2和电子零件EPT被埋入到由衬底2S和树脂封固部件R1构成的布线衬底WB中。其结果是，如图19所示，形成于半导体芯片CHP1的背面的背面电极BE与树脂封固部件R1接触。此时，根据本实施方式1，由于在背面电极BE上形成有凹凸形状RG1，所以能够通过由该凹凸形状RG1带来的锚固效果来提高背面电极BE与树脂封固部件R1之间的密接性。
4.过孔形成工序
接着，如图20所示，例如，通过使用激光，在衬底2S上形成孔。然后，例如，通过使用镀敷法，在该孔中埋入铜膜，由此形成过孔VA。
5.布线形成工序
接着，如图21所示，形成将由衬底2S和树脂封固部件R1构成的布线衬底WB贯穿的通孔TH，并且在布线衬底WB的上表面上形成由铜膜构成的布线WL1，而且，也在布线衬底WB的下表面上形成由铜膜构成的布线WL2。如以上那样，埋入于布线衬底WB的电子零件(半导体芯片CHP1、半导体芯片CHP2、电子零件EPT)和形成于布线衬底WB的布线WL1及布线WL2经由过孔VA而电连接。像这样，能够制造出本实施方式1中的半导体器件SA1。
＜电池组的制造方法＞
接下来，对本实施方式1中的电池组(电子器件)的制造方法进行说明。首先，准备能够充放电的二次电池(例如，锂离子电池)，并且准备控制该二次电池的本实施方式1中的半导体器件SA1。然后，通过将二次电池和半导体器件SA1电连接，而能够制造出本实施方式1中的电池组。
(实施方式2)
在本实施方式2中，说明将上述实施方式1中的技术思想适用于将具有背面电极的半导体芯片搭载到芯片搭载部上、并且通过封固体将半导体芯片覆盖的封装构造体的例子。
＜本发明人新发现的见解＞
首先，说明本发明人新发现的见解。例如，在形成有双向连接部的半导体芯片上，形成有放电用功率晶体管和充电用功率晶体管。在此，放电用功率晶体管和充电用功率晶体管分别由相互并联连接的数千个至数十万个单位晶体管构成。此时，与二次电池的充电容量的增大对应地，在放电用功率晶体管及充电用功率晶体管中流动的充放电电流的大小变大。该情况下，若考虑将放电用功率晶体管及充电用功率晶体管的容许电流变大及降低导通电阻，则需要增多分别构成放电用功率晶体管及充电用功率晶体管的单位晶体管的数量。这意味着，半导体芯片的外形尺寸变大，其结果是，会导致半导体器件的尺寸变大。尤其是，考虑流动大电流这一点和提高散热效率这一点，供形成有功率晶体管的半导体芯片搭载的芯片搭载部的尺寸通常大于半导体芯片的尺寸(大芯片焊垫构造)。但是，该情况下，若增大半导体芯片的尺寸，则需要以俯视下内包该变大了的半导体芯片的方式将芯片搭载部的尺寸增大。换言之，需要增大芯片搭载部的尺寸以避免半导体芯片的背面从芯片搭载部露出。也就是说，在该构造(大芯片焊垫构造)中，必须与半导体芯片的尺寸的增大相应地也增大芯片搭载部的尺寸，而会导致半导体器件SA1的尺寸的大幅增大。
因此，在本实施方式2中，考虑容许电流的增大及导通电阻的降低而增大半导体芯片的外形尺寸，另一方面，采用将芯片搭载部的外形尺寸维持现状的结构。在该结构的情况下，即使半导体芯片的外形尺寸变大，也会将芯片搭载部的外形尺寸维持现状，因此能够将半导体器件的尺寸的增大抑制到所需最小限度。然而，该结构的情况下，由于半导体芯片的外形尺寸变大，另一方面，芯片搭载部的外形尺寸被维持于现状，因此如图22所示，必然导致半导体芯片的外形尺寸大于芯片搭载部的外形尺寸。其结果是，在半导体芯片中，存在从芯片搭载部伸出的部分(突出部)，本发明人发现会因存在该从芯片搭载部伸出的部分而产生新的应当改进的事项。即，从芯片搭载部伸出的部分会与封固体接触。也就是说，在半导体芯片中的从芯片搭载部伸出的部分中，形成于半导体芯片的背面电极和封固体会接触。此时，说不上背面电极与封固体的密接性良好，在从芯片搭载部伸出的部分中，容易产生背面电极与封固体之间的剥离，由此，担心半导体器件的可靠性降低。
因此，在本实施方式2中，也适用了上述实施方式1中的技术思想。以下说明该点。
＜实施方式2中的半导体器件的结构＞
图22是表示本实施方式2中的半导体器件SA2的结构的剖视图。如图22所示，本实施方式2中的半导体器件SA2具有芯片搭载部(零件搭载部)TAB、配置在该芯片搭载部TAB的外侧的引线LD1和引线LD2。而且，在芯片搭载部TAB上经由粘结材料ADH而搭载了形成有双向连接部的半导体芯片CHP1。
此时，在俯视下，芯片搭载部TAB内包于半导体芯片CHP1(小芯片焊垫构造)。即，如图22所示，半导体芯片CHP1的外形尺寸大于芯片搭载部TAB的外形尺寸，半导体芯片CHP1具有从芯片搭载部TAB的外缘部伸出的部分。
另外，在半导体芯片CHP1的背面形成有背面电极BE，在该背面电极BE的露出面(下表面)SUR上形成有凹凸形状RG1。因此，形成于该背面电极BE的凹凸形状RG1会与粘结材料ADH接触。
另一方面，在半导体芯片CHP1的表面形成有源极电极S1、S2及栅极电极G1、G2。而且，在源极电极S1上形成有柱状电极PE1A，并且在栅极电极G1上形成有柱状电极PE1B。同样地，在源极电极S2上形成有柱状电极PE2A，并且在栅极电极G2上形成有柱状电极PE2B。此时，柱状电极PE1B和引线LD2通过导线W电连接，并且柱状电极PE2B和引线LD1通过导线W电连接。而且，以将半导体芯片CHP1及导线W覆盖的方式形成有由例如石英类的填料和热固化性的环氧树脂构成的封固体MR。尤其是，在本实施方式2中的半导体器件SA2中，在半导体芯片CHP1中形成有从芯片搭载部TAB伸出的部分，因此在该伸出的部分中，形成于背面电极BE的凹凸形状RG1会与封固体MR接触。如以上那样，构成了本实施方式2中的半导体器件SA2。
＜实施方式2中的特征＞
本实施方式2中的特征点在于，例如，如图22所示，在背面电极BE的整个下表面上形成了有意图的凹凸形状RG1。由此，根据本实施方式2，在从芯片搭载部TAB的外缘部伸出的部分中，能够通过由形成于背面电极BE的凹凸形状RG1带来的锚固效果，来提高背面电极BE与封固体MR之间的密接性。这意味着，通过提高背面电极BE与封固体MR之间的密接性，而有效抑制了半导体芯片CHP1从封固体MR的剥离，由此，能够提高半导体器件SA2的可靠性。像这样，在本实施方式2中的半导体器件SA2中，通过适用上述实施方式1中说明的技术思想，也能够提高半导体器件SA2的可靠性。
＜变形例1＞
接下来，对实施方式2的变形例1进行说明。即，在实施方式2中，说明了将上述实施方式1中的技术思想适用于形成有构成双向连接部的放电用功率晶体管和充电用功率晶体管的半导体芯片CHP1的例子，但不限于此，也能够将上述实施方式1中的技术思想适用于形成有一个功率晶体管的半导体芯片。
该情况下，在以下方面尤其有用。也就是说，在形成有一个功率晶体管的半导体芯片中，例如，电流在半导体芯片与芯片搭载部之间流动。此时，在从芯片搭载部伸出的部分存在于半导体芯片的情况下，绕过从芯片搭载部伸出的部分的电流路径变长，其结果为，该电流路径的电阻变大。由此，即使特意为了使容许电流变大而增大半导体芯片的外形尺寸，实际上从芯片搭载部伸出的部分也几乎不会作为电流路径而起到作用。因此，为了使从芯片搭载部伸出的部分作为实际电流路径而起到作用，将形成于半导体芯片的背面电极的膜厚加厚是有效的。这是因为，通过将背面电极的膜厚加厚，能够降低绕过从芯片搭载部伸出的部分的电流路径的电阻值，其结果是，电流也在从芯片搭载部伸出的部分流动，能够有效利用在伸出的部分上形成的单位晶体管。尤其是，通过将背面电极的膜厚比形成于半导体芯片的表面的源极电极的膜厚形成得厚，能够降低绕过从芯片搭载部伸出的部分的电流路径的电阻值。但是，在该结构中，尤其是背面电极的膜厚变厚，其结果是，从芯片搭载部伸出的部分与封固体之间的密接性的降低容易变得显著。因此，在本变形例中，也与上述实施方式2同样地，在背面电极BE的整个下表面上形成有意图的凹凸形状RG1是有效的。由此，在本变形例中，在从芯片搭载部TAB的外缘部伸出的部分中，也能够通过由形成于背面电极BE的凹凸形状RG1带来的锚固效果，来提高背面电极BE与封固体MR之间的密接性。像这样，在如本变形例1这样形成有一个功率晶体管的半导体芯片中，通过适用与上述实施方式2同样的技术思想，能够将从芯片搭载部伸出的部分也作为电阻值低的电流路径而有效利用，并且能够实现从芯片搭载部伸出的部分与封固体之间的密接性的提高。即，根据本变形例1，能够得到以下显著效果：能够通过半导体器件中的容许电流的增大及导通电阻的降低来实现性能提高，并且能够通过从芯片搭载部伸出的部分与封固体之间的密接性的提高来实现半导体器件的可靠性提高。
＜变形例2＞
在变形例1中，作为一个功率晶体管的一例，设想适用于功率MOSFET而进行了说明。但是，上述实施方式2中的技术思想不限于功率MOSFET，也能够广泛地适用于例如具有形成有一个绝缘栅双极型晶体管(IGBT(Insulated Gate Bipolar Transistor))的半导体芯片的半导体器件。
例如，若将上述实施方式2中的技术思想适用于IGBT，则实现了以下所示的结构。即，半导体芯片包括形成有绝缘栅双极型晶体管的半导体衬底、和形成于上述半导体衬底的第1面且与上述绝缘栅双极型晶体管电连接的第1表面电极(发射极电极、发射极焊盘))。而且，半导体芯片包括形成于上述半导体衬底的上述第1面且与上述绝缘栅双极型晶体管电连接的第2表面电极(栅极电极、栅极焊盘)、和形成于上述半导体衬底的与上述第1面为相反侧的第2面且与上述绝缘栅双极型晶体管电连接的背面电极(集电极电极)。此时，在上述背面电极的露出面上形成有凹凸形状。
＜变形例3＞
在变形例1中，设想适用于功率MOSFET而进行了说明。但是，上述实施方式2中的技术思想不限于功率MOSFET，也能够广泛适用于例如具有形成有一个二极管的半导体芯片的半导体器件。
例如，若将上述实施方式2中的技术思想适用于二极管，则实现了以下所示的结构。即，半导体芯片包括形成有二极管的半导体衬底、形成于上述半导体衬底的第1面且与上述二极管电连接的第1表面电极(阳极电极、阳极焊盘)、和形成于上述半导体衬底的与上述第1面为相反侧的第2面且与上述二极管电连接的背面电极(阴极电极)。此时，在上述背面电极的露出面上形成有凹凸形状。
(实施方式3)
在本实施方式3中，说明将上述实施方式1中的技术思想适用于将具有背面电极的半导体芯片埋入到衬底内、且将源极焊盘、栅极焊盘及漏极焊盘形成于衬底的同一面的半导体器件的例子。
图23的(a)是本实施方式3中的半导体器件SA3的从下表面观察到的仰视图。如图23的(a)所示，本实施方式3中的半导体器件SA3例如具有矩形形状的布线衬底WB，在该布线衬底WB的同一面上形成有源极焊盘SP、栅极焊盘GP、漏极焊盘DP。
图23的(b)是以图23的(a)的A-A线剖切得到的剖视图。如图23的(b)所示，半导体芯片CHP1被埋入到布线衬底WB。此时，在半导体芯片CHP1的表面(图23的下表面侧)，形成有源极电极SE和栅极电极GE，另一方面，在半导体芯片CHP1的背面(图23的上表面侧)，形成有背面电极BE。并且，如图23的(b)所示，在半导体芯片CHP1的表面侧，形成有与源极电极SE电连接的柱状电极PLR1，并且形成有与栅极电极GE电连接的柱状电极PLR2。此时，柱状电极PLR1经由形成于衬底布线WB的插塞PLG1而与形成于布线衬底WB的下表面的源极焊盘SP电连接。同样地，柱状电极PLR2经由形成于布线衬底WB的插塞PLG2而与形成于布线衬底WB的下表面的栅极焊盘GP电连接。另一方面，形成于半导体芯片CHP1的背面的背面电极BE经由形成于布线衬底WB的上表面侧的插塞PLG3而与形成于布线衬底WB的上表面的漏极布线DL电连接。并且，漏极布线DL经由贯穿布线衬底WB的插塞PLG4而与形成于布线衬底WB的下表面的漏极焊盘DP电连接。
由以上可知，根据本实施方式3中的半导体器件SA3，例如，以使半导体器件SA3的下表面与安装衬底相对的方式来安装半导体器件SA3，由此能够将源极焊盘SP、栅极焊盘GP、漏极焊盘DP各自与安装衬底所形成的端子电连接。也就是说，根据本实施方式3中的半导体器件SA3，与形成有使电流在半导体芯片CHP1的厚度方向上流动的功率晶体管的情况对应地，在半导体芯片CHP1的背面形成有背面电极BE。并且，在本实施方式3中，将半导体芯片CHP1埋入到布线衬底WB，并将背面电极BE经由形成于布线衬底WB的插塞PLG3、漏极布线DL和插塞PLG4而与形成于布线衬底WB的下表面的漏极焊盘DP电连接。由此，根据本实施方式3，在与形成有源极电极SE和栅极电极GE的面为相反侧的面上形成有背面电极的半导体芯片CHHP1中，也将该半导体芯片CHP1埋入到布线衬底WB、且将背面电极BE经由形成于布线衬底WB的插塞PLG3、漏极布线DL和插塞PLG4而与形成于布线衬底WB的下表面的漏极焊盘DP电连接，由此能够在布线衬底WB的同一面(下表面)上形成源极焊盘SP、栅极焊盘GP和漏极焊盘DP。其结果是，根据本实施方式3中的半导体器件SA3，在安装于安装衬底时，由于源极焊盘SP、栅极焊盘GP和漏极焊盘DP形成于半导体器件SA3的同一面，所以会得到容易将源极焊盘SP、栅极焊盘GP和漏极焊盘DP各自与安装衬底的端子连接的优点。
在此，在本实施方式3中的半导体器件SA3中，如图23的(b)所示，在背面电极BE的露出面SUR上也形成有意图的凹凸形状RG1。由此，在本实施方式3中，也能够通过由形成于背面电极BE的凹凸形状RG1带来的锚固效果，来提高背面电极BE与半导体芯片CHP1被埋入的布线衬底WB之间的密接性。这意味着，通过提高背面电极BE与布线衬底WB之间的密接性，有效抑制了半导体芯片CHP1从布线衬底WB的剥离，由此，能够提高半导体器件SA3的可靠性。像这样，通过在本实施方式3中的半导体器件SA3中也适用上述实施方式1中说明的技术思想，能够提高半导体器件SA3的可靠性。
此外，在本实施方式3中，设想在半导体芯片CHP1上形成有功率MOSFET而进行了说明，但不限于此，在半导体芯片CHP1上形成有IGBT的情况下，也能够适用本实施方式3中的半导体器件SA3的结构。该情况下，源极焊盘SP成为发射极焊盘，漏极焊盘DP成为集电极焊盘。
以上，基于其实施方式具体地说明了由本发明人完成的发明，但本发明不限定于上述实施方式，当然能够在不脱离其要旨的范围内进行各种变更。
以下记载实施方式中所述的内容的一部分。
(付记1)
一种半导体芯片的制造方法，包括以下工序：
(a)工序，准备半导体晶片，该半导体晶片形成有第1功率晶体管，且在第1面上形成有与上述第1功率晶体管电连接的第1表面电极及第2表面电极；
(b)工序，在上述半导体晶片的与上述第1面为相反侧的第2面上，形成与上述第1功率晶体管电连接的背面电极；
(c)工序，在上述背面电极的表面上形成凹凸形状；以及
(d)工序，将上述半导体晶片单片化而获得多个半导体芯片。
(付记2)
在付记1记载的半导体芯片的制造方法中，
上述(c)工序使用湿式蚀刻。
(付记3)
一种半导体器件的制造方法，包括以下工序：
(a)工序，准备第1半导体零件；
(b)工序，在基材上搭载上述第1半导体零件；以及
(c)工序，通过封固部件将上述第1半导体零件封固，
在此，上述(a)工序中准备的上述第1半导体零件具有：
形成有第1功率晶体管的半导体衬底；
形成于上述半导体衬底的第1面且与上述第1功率晶体管电连接的第1表面电极；
形成于上述半导体衬底的上述第1面且与上述第1功率晶体管电连接的第2表面电极；以及
形成于上述半导体衬底的与上述第1面为相反侧的第2面且与上述第1功率晶体管电连接的背面电极，
在上述背面电极的表面上形成有凹凸形状。
(付记4)
一种电子器件的制造方法，包括以下工序：
(a)工序，准备能够充放电的二次电池；
(b)工序，准备控制上述二次电池的半导体器件；
(c)工序，将上述二次电池和上述半导体器件电连接；
在此，上述(b)工序中准备的上述半导体器件包括：
控制上述二次电池的充放电的控制部；和
与上述控制部电连接且供充放电电流流动的双向连接部，
上述半导体器件具有：
布线衬底；
埋入在上述布线衬底中且形成有上述控制部的控制芯片；以及
埋入在上述布线衬底中且形成有上述双向连接部的半导体芯片，
在上述半导体芯片中形成有：
形成有第1功率晶体管和与上述第1功率晶体管反向串联连接的第2功率晶体管的半导体衬底；
形成于上述半导体衬底的第1面且与上述第1功率晶体管的第1源极电连接的第1源极电极；
形成于上述半导体衬底的上述第1面且与上述第2功率晶体管的第2源极电连接的第2源极电极；
形成于上述半导体衬底的上述第1面且与上述第1功率晶体管的第1栅极电连接的第1栅极电极；
形成于上述半导体衬底的上述第1面且与上述第2功率晶体管的第2栅极电连接的第2栅极电极；以及
形成于上述半导体衬底的与上述第1面为相反侧的第2面且与上述第1功率晶体管的漏极及上述第2功率晶体管的漏极电连接的背面电极，
在上述背面电极中的与上述布线衬底接触的表面上，形成有凹凸形状。
(付记5)
一种半导体芯片，包括：
形成有二极管的半导体衬底；
形成于上述半导体衬底的第1面且与上述二极管电连接的第1表面电极；以及
形成于上述半导体衬底的与上述第1面为相反侧的第2面且与上述二极管电连接的背面电极，
在上述背面电极的表面上形成有凹凸形状。
附图标记说明
BE 背面电极
BPAC 电池组(电子器件)
CHP1 半导体芯片(半导体零件、电子零件)
CHP2 半导体芯片(半导体零件、电子零件、控制芯片)
CU 控制部
EPT 电子零件
G1 栅极电极(第2表面电极)
G2 栅极电极(第4表面电极)
IRU 双向连接部
LIB 锂离子电池(二次电池)
MR 封固体(封固部件)
PE1A 柱状电极
PE1B 柱状电极
PE2A 柱状电极
PE2B 柱状电极
Q1 放电用功率晶体管(功率晶体管)
Q2 充电用功率晶体管(功率晶体管)
RG1 凹凸形状
RG2 凹凸形状
R1 树脂封固部件(封固部件)
SA1 半导体器件
SA2 半导体器件
SUB 半导体衬底
S1 源极电极(第1表面电极)
S2 源极电极(第3表面电极)
TAB 芯片搭载部(零件搭载部)
WB 布线衬底
WL1 布线
WL2 布线

Claims (14)

1.一种半导体芯片，其特征在于，包括：
形成有第1功率晶体管的半导体衬底；
形成于所述半导体衬底的第1面且与所述第1功率晶体管电连接的第1表面电极；
形成于所述半导体衬底的所述第1面且与所述第1功率晶体管电连接的第2表面电极；以及
形成于所述半导体衬底的与所述第1面为相反侧的第2面且与所述第1功率晶体管电连接的背面电极，
在所述背面电极的表面上形成有凹凸形状，
形成有所述凹凸形状的所述背面电极的所述表面的表面粗糙度大于所述第1表面电极的表面的表面粗糙度。
2.根据权利要求1所述的半导体芯片，其特征在于，
所述背面电极的厚度比所述第1表面电极及所述第2表面电极各自的厚度大。
3.根据权利要求1所述的半导体芯片，其特征在于，
所述第1功率晶体管为第1功率MOSFET，
所述第1表面电极与所述第1功率MOSFET的第1源极电连接，
所述第2表面电极与所述第1功率MOSFET的第1栅极电连接，
所述背面电极与所述第1功率MOSFET的第1漏极电连接。
4.根据权利要求3所述的半导体芯片，其特征在于，
所述半导体芯片具有：
形成有与所述第1功率MOSFET反向串联连接的第2功率MOSFET的所述半导体衬底；
形成于所述半导体衬底的所述第1面且与所述第2功率MOSFET的第2源极电连接的第3表面电极；
形成于所述半导体衬底的所述第1面且与所述第2功率MOSFET的第2栅极电连接的第4表面电极；以及
与所述第2功率MOSFET的漏极电连接的所述背面电极。
5.根据权利要求4所述的半导体芯片，其特征在于，
所述背面电极的厚度比所述第1表面电极、所述第2表面电极、所述第3表面电极及所述第4表面电极各自的厚度大。
6.一种半导体器件，其特征在于，包括：
第1半导体零件；和
将所述第1半导体零件封固的封固部件，
所述第1半导体零件具有：
形成有第1功率晶体管的半导体衬底；
形成于所述半导体衬底的第1面且与所述第1功率晶体管电连接的第1表面电极；
形成于所述半导体衬底的所述第1面且与所述第1功率晶体管电连接的第2表面电极；以及
形成于所述半导体衬底的与所述第1面为相反侧的第2面且与所述第1功率晶体管电连接的背面电极，
在所述背面电极中的与所述封固部件接触的表面上，形成有第1凹凸形状，
所述半导体器件具有布线衬底，
所述布线衬底包括：
衬底；
搭载在所述衬底上的所述第1半导体零件；
将所述第1半导体零件封固的所述封固部件；以及
与所述第1半导体零件电连接的布线，
形成有所述第1凹凸形状的、所述背面电极的与所述封固部件接触的所述表面的表面粗糙度大于形成于所述布线衬底的所述布线的表面的表面粗糙度。
7.根据权利要求6所述的半导体器件，其特征在于，
在所述布线衬底的所述布线上形成有第2凹凸形状，
形成有所述第1凹凸形状的、所述背面电极的与所述布线衬底接触的面的表面粗糙度等于形成有所述第2凹凸形状的所述布线的表面的表面粗糙度。
8.根据权利要求6所述的半导体器件，其特征在于，
所述背面电极的厚度与所述布线的厚度相等。
9.根据权利要求6所述的半导体器件，其特征在于，
所述背面电极由与所述布线的材料相同的材料构成。
10.根据权利要求6所述的半导体器件，其特征在于，
所述布线衬底包括搭载在所述衬底上且与所述第1半导体零件电连接的电子零件，
所述电子零件通过所述封固部件而被封固。
11.根据权利要求6所述的半导体器件，其特征在于，
所述半导体器件具有：
搭载所述第1半导体零件的零件搭载部；和
将所述第1半导体零件封固的所述封固部件，
在俯视下，所述零件搭载部内包于所述第1半导体零件。
12.一种电子器件，具备能够充放电的二次电池、和控制所述二次电池的半导体器件，所述电子器件的特征在于，
所述半导体器件包括：
控制所述二次电池的充放电的控制部；和
与所述控制部电连接且供充放电电流流通的双向连接部，
所述半导体器件具有：
布线衬底；
被埋入到所述布线衬底且形成有所述控制部的控制芯片；和
被埋入到所述布线衬底且形成有所述双向连接部的半导体芯片，
在所述半导体芯片中形成有：
形成有第1功率晶体管和与所述第1功率晶体管反向串联连接的第2功率晶体管的半导体衬底；
形成于所述半导体衬底的第1面且与所述第1功率晶体管的第1源极电连接的第1源极电极；
形成于所述半导体衬底的所述第1面且与所述第2功率晶体管的第2源极电连接的第2源极电极；
形成于所述半导体衬底的所述第1面且与所述第1功率晶体管的第1栅极电连接的第1栅极电极；
形成于所述半导体衬底的所述第1面且与所述第2功率晶体管的第2栅极电连接的第2栅极电极；以及
背面电极，所述背面电极以所述背面电极的外形尺寸小于或等于所述半导体衬底的外形尺寸的方式形成于所述半导体衬底的与所述第1面为相反侧的第2面，且所述背面电极与所述第1功率晶体管的漏极及所述第2功率晶体管的漏极均电连接，
所述背面电极的厚度比所述第1源极电极、所述第2源极电极、所述第1栅极电极以及所述第2栅极电极各自的厚度大，
在所述背面电极中的与所述布线衬底接触的表面上，形成有凹凸形状，
形成有所述凹凸形状的所述背面电极的所述表面的表面粗糙度大于所述第1源极电极、所述第2源极电极、所述第1栅极电极以及所述第2栅极电极各自的表面粗糙度。
13.根据权利要求12所述的电子器件，其特征在于，
所述半导体芯片的尺寸大于所述控制芯片的尺寸。
14.根据权利要求12所述的电子器件，其特征在于，
所述电子器件为电池组。
CN201580082935.1A 2015-12-04 2015-12-04 半导体芯片、半导体器件以及电子器件 Active CN108028234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/084147 WO2017094185A1 (ja) 2015-12-04 2015-12-04 半導体チップおよび半導体装置並びに電子装置

Publications (2)

Publication Number Publication Date
CN108028234A CN108028234A (zh) 2018-05-11
CN108028234B true CN108028234B (zh) 2021-12-31

Family

ID=58796582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580082935.1A Active CN108028234B (zh) 2015-12-04 2015-12-04 半导体芯片、半导体器件以及电子器件

Country Status (6)

Country Link
US (1) US10777475B2 (zh)
EP (1) EP3385982A4 (zh)
JP (1) JP6663927B2 (zh)
CN (1) CN108028234B (zh)
TW (1) TW201731040A (zh)
WO (1) WO2017094185A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828296B2 (ja) * 2016-08-09 2021-02-10 株式会社Ｇｓユアサ 蓄電装置および蓄電装置の充電制御方法
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
EP3621104A1 (en) 2018-09-05 2020-03-11 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package
JP7343427B2 (ja) * 2020-03-16 2023-09-12 株式会社東芝 半導体装置
US11894313B2 (en) * 2020-10-27 2024-02-06 Texas Instruments Incorporated Substrate processing and packaging
US20230408595A1 (en) 2020-11-27 2023-12-21 Semiconductor Energy Laboratory Co., Ltd. Power storage system, vehicle, and electronic device
TWI820648B (zh) * 2021-03-29 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置、電池保護電路及電源管理電路
CN113690956A (zh) * 2021-07-09 2021-11-23 东莞新能安科技有限公司 一种开关电路、电池管理系统及电池包

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112204A (ja) * 1992-09-30 1994-04-22 Nec Corp 半導体装置及びその製造方法
CN1405881A (zh) * 2001-09-11 2003-03-26 株式会社东芝 半导体装置
CN101136430A (zh) * 2006-08-28 2008-03-05 三洋电机株式会社 半导体装置
CN100388482C (zh) * 2003-06-19 2008-05-14 三洋电机株式会社 半导体装置及开关元件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746604B2 (ja) * 1997-12-09 2006-02-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JPS63213362A (ja) 1987-02-27 1988-09-06 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH07106497A (ja) 1993-10-01 1995-04-21 Toppan Printing Co Ltd 半導体装置およびそれに用いるリードフレーム
DE69433808T2 (de) 1993-11-30 2005-06-09 Siliconix Inc., Santa Clara Vielfach-Spannungsversorgung und Verfahren zur Auswahl einer Spannungsquelle aus einer Vielzahl von Spannungsquellen
JP2003163240A (ja) 2001-11-28 2003-06-06 Sony Corp 半導体装置およびその製造方法
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP4457779B2 (ja) * 2004-06-30 2010-04-28 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
CN100505300C (zh) * 2005-03-30 2009-06-24 三洋电机株式会社 半导体装置及其制造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP2008218960A (ja) * 2007-02-08 2008-09-18 Mitsubishi Electric Corp 薄膜トランジスタ装置、その製造方法、及び表示装置
JP4962664B2 (ja) * 2009-10-14 2012-06-27 三菱電機株式会社 電力用半導体装置とその製造方法、ならびにパワーモジュール
US8912047B2 (en) * 2011-05-18 2014-12-16 Infineon Technologies Ag Method for producing a metal layer on a substrate and device
US9673163B2 (en) * 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
US9761506B2 (en) * 2012-02-23 2017-09-12 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
JP6125332B2 (ja) * 2013-05-31 2017-05-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2015015350A (ja) 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112204A (ja) * 1992-09-30 1994-04-22 Nec Corp 半導体装置及びその製造方法
CN1405881A (zh) * 2001-09-11 2003-03-26 株式会社东芝 半导体装置
CN100388482C (zh) * 2003-06-19 2008-05-14 三洋电机株式会社 半导体装置及开关元件
CN101136430A (zh) * 2006-08-28 2008-03-05 三洋电机株式会社 半导体装置

Also Published As

Publication number Publication date
EP3385982A4 (en) 2019-06-12
US10777475B2 (en) 2020-09-15
JPWO2017094185A1 (ja) 2018-09-13
CN108028234A (zh) 2018-05-11
EP3385982A1 (en) 2018-10-10
WO2017094185A1 (ja) 2017-06-08
JP6663927B2 (ja) 2020-03-13
US20180331005A1 (en) 2018-11-15
TW201731040A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN108028234B (zh) 半导体芯片、半导体器件以及电子器件
JP4970979B2 (ja) 半導体装置
US10546952B2 (en) Semiconductor device and manufacturing method thereof
US20170111037A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10790683B2 (en) Semiconductor chip, semiconductor device and battery pack
JP5073992B2 (ja) 半導体装置
US12052014B2 (en) Semiconductor device
JP2008258499A (ja) 電極構造及び半導体装置
TW201642424A (zh) 半導體晶片、半導體裝置及電池組
US9484324B2 (en) Method of manufacturing semiconductor device
KR102163602B1 (ko) 실리콘-전도층-실리콘 스택 구조의 반도체 소자
US11973016B2 (en) Semiconductor device
EP4050648A1 (en) Semiconductor device, rectifying element using same, and alternator
JP2014187080A (ja) 半導体素子、半導体装置及び複合モジュール
JP7475569B1 (ja) 半導体装置
WO2024090243A1 (ja) 半導体装置
US20230369278A1 (en) Semiconductor device
JP2023113217A (ja) 半導体装置および回路装置
TW202435458A (zh) 半導體裝置
US9041113B2 (en) Semiconductor integrated device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1252143

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant