TWI820648B - 半導體裝置、電池保護電路及電源管理電路 - Google Patents

半導體裝置、電池保護電路及電源管理電路 Download PDF

Info

Publication number
TWI820648B
TWI820648B TW111111275A TW111111275A TWI820648B TW I820648 B TWI820648 B TW I820648B TW 111111275 A TW111111275 A TW 111111275A TW 111111275 A TW111111275 A TW 111111275A TW I820648 B TWI820648 B TW I820648B
Authority
TW
Taiwan
Prior art keywords
vertical mos
semiconductor device
mos transistor
terminal
mos transistors
Prior art date
Application number
TW111111275A
Other languages
English (en)
Other versions
TW202303924A (zh
Inventor
山本興輝
高田晴久
Original Assignee
日商新唐科技日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新唐科技日本股份有限公司 filed Critical 日商新唐科技日本股份有限公司
Publication of TW202303924A publication Critical patent/TW202303924A/zh
Application granted granted Critical
Publication of TWI820648B publication Critical patent/TWI820648B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0068—Battery or charger load switching, e.g. concurrent charging and load supply
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一種半導體裝置(1)，是可以進行倒裝組裝之晶片尺寸封裝型的半導體裝置(1)，其具備：半導體層(40)；及N(N為3以上的整數)個縱型MOS電晶體，形成在半導體層(40)內，N個縱型MOS電晶體的每一個在半導體層(40)的上表面具有：閘極墊，電連接於該縱型MOS電晶體的閘極電極；及1個以上的源極墊，電連接於該縱型MOS電晶體的源極電極，半導體層(40)具有半導體基板(32)，半導體基板(32)是作為N個縱型MOS電晶體的共通汲極區域來發揮功能，半導體層(40)的平面視角下之N個縱型MOS電晶體各自的面積，是因應於N個縱型MOS電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。

Description

半導體裝置、電池保護電路及電源管理電路
本揭示是有關於一種以縱型電晶體為首之半導體裝置、電池保護電路、及電源管理電路。此外，縱型電晶體是指縱型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)、IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)、BJT(Bipolar Junction Transistor，雙極性電晶體)等。
以往，已知有一種半導體裝置(參照例如專利文獻1)，其具備複數個以汲極區域為共通之縱型MOS電晶體。
先前技術文獻 專利文獻
專利文獻1：日本專利特開平1-179456號公報
在具備複數個以汲極區域為共通之縱型MOS電晶體的半導體裝置中，所期望的是抑制局部的發熱。
於是，本揭示之目的在於提供一種可以抑制局部的發熱之半導體裝置等。
本揭示的一態樣之半導體裝置，是可以進行倒裝(face down)組裝之晶片尺寸封裝型的半導體裝置，具備：半導體層；及N(N為3以上的整數)個 縱型MOS電晶體，形成在前述半導體層內，前述N個縱型MOS電晶體的每一個在前述半導體層的上表面具有：閘極墊，電連接於該縱型MOS電晶體的閘極電極；及1個以上的源極墊，電連接於該縱型MOS電晶體的源極電極，前述半導體層具有半導體基板，前述半導體基板是作為前述N個縱型MOS電晶體的共通汲極區域來發揮功能，前述半導體層的平面視角下之前述N個縱型MOS電晶體各自的面積，是因應於前述N個縱型MOS電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。
本揭示的一態樣之電池保護電路具備：上述半導體裝置；第1端子，和前述半導體裝置所具備的前述N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；及N-1個電池單元，正極與負極當中的一者的第1極，是和前述半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述N-1個電池單元中的前述第1極的極性是相同的。
本揭示的一態樣之電池保護電路具備：上述第1半導體裝置；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N-1個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；第2端子，和前述N-1個電池單元的負極相連接；及第3端子，和前述N-1個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1 個以上的源極墊的每一個相連接，在前述N-1個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
本揭示的一態樣之電池保護電路具備：上述第1半導體裝置；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；第2端子，和前述N個電池單元的負極相連接；及第3端子，和前述N個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N個電池單元當中之除了位於前述串聯連接中的負極側端部的第1電池單元以外的N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，在前述N個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述N個電池單元當中，在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
本揭示的一態樣之電池保護電路具備：第1半導體裝置，為上述第1半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述第1半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；第2端子及第3端子，和前述第1半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；第4端子，和前述第2半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；及第5端子及第6端子，和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第3端子是用於和1個以上的電池單元的正極相連接的端子，前述第6端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第1端子、前述第2端子、前述第4端子、及前述第5端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第5端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
本揭示的一態樣之電池保護電路具備：半導體裝置，為上述半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊、以及前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接；第2端子，和前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個 縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接；第3端子；及第4端子，前述第1端子是用於和1個以上的電池單元的正極相連接的端子，前述第3端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第2端子與前述第4端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第4端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
本揭示的一態樣之電池保護電路具備：第1半導體裝置，為上述第1半導體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為1+Y個；X個第1端子，和前述第1半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；Y個第2端子，和前述第1半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；第3端子，和前述第2半導體裝置所具備的1+Y個當中的1個縱型MOS電晶體的前述1個以上的源極墊相連接；及Y個第4端子，和前述第2半導體裝置所具備的1+Y個當中之除了前述1個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述X個第1端子是用於和X個電池單元的正極的每一個相連接的端子，前述第3端子是用於和前述X個電池單元的負極相連接的端子，前述Y個第2端子與前述Y個第4端子是用於和Y個電源管理電路的每一個相連接的端子，前述Y個電源管理電路的每一個是通過前述Y個第2端子當中的1個與前述Y個第4端子當中的1個，在充電時使充電電流流至前述X個電池單元當中的至少1個電池單元，在放電時從前述至少1個電池單元接收放電電流。
本揭示的一態樣之電源管理電路具備：半導體裝置，為上述半導 體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；X個端子，和前述半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；及Y個電路，和前述半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述X個端子的每一個是用於分別連接於X個外部電路的端子，前述Y個電路的每一個是互相電源分離。
本揭示的一態樣之半導體裝置，是可以進行倒裝組裝之晶片尺寸封裝型的半導體裝置，具備：半導體層；及N(N為3以上的整數)個縱型電晶體，形成在前述半導體層內，前述N個縱型電晶體的每一個在前述半導體層的上表面具有：控制墊，電連接於控制該縱型電晶體的傳導的控制電極；及1個以上的外部連接墊，電連接於供該縱型電晶體從外部流入電流或往外部流出電流的外部連接電極，前述半導體層具有半導體基板，前述半導體基板之和形成有前述N個縱型電晶體的一主面背向的另一主面側，具備在前述N個縱型電晶體共通的共通電極，前述半導體層的平面視角下之前述N個縱型電晶體各自的面積，是因應於前述N個縱型電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。
根據本揭示的一態樣之半導體裝置等，可以提供一種能夠抑制局部的發熱之半導體裝置等。
1,1a,1b,1c,1d,1e,1f,1ea,1eb,1fa,1ga,1gb,1h,1i:半導體裝置
2a,2b,2c,2d,2e,2f:端子連接縱型MOS電晶體
5,5a,5b,5c,5d,5e,5f,5ca,5cb,5cc,5da,5db,5dc:電池單元
6,6a,6b,6c,6d,6aa,6ab,6ac,6ad:電路
7,7a:控制部
8,8a,8b,8c,8d:外部電路
8e:電源電路
9:半導體開關裝置
10:電晶體(第1縱型MOS電晶體)
11:第1源極電極
12,13,22,23,82,83:部分
14:第1源極區域
15:第1閘極導體
16:第1閘極絕緣膜
18:第1本體區域
19:第1閘極電極
20:電晶體(第2縱型MOS電晶體)
21:第2源極電極
24:第2源極區域
25:第2閘極導體
26:第2閘極絕緣膜
28:第2本體區域
29:第2閘極電極
30:金屬層
31:第3源極電極
32:半導體基板
33:低濃度雜質層
34:氧化膜
35:保護層
37:電晶體(第3縱型MOS電晶體)
38:高濃度雜質層
39:第3閘極電極
40:半導體層
50,50a,50b,50c,50d,50e,50f,50g,50ca,50da:電池保護電路
51,51a:電源管理電路
60,60c,60d:充放電控制IC
60a:充電控制IC
60b:放電控制IC
61,61c,61d,71,71f,71g:第1端子
62,62c,62d,72,72f,72g:第2端子
63c,63d,73,73f,73g:第3端子
70ea,70eb,70fa,70fb,70ga,70gb:保護IC
71h,71i:端子
74,74f,74g:第4端子
75:第5端子
76:第6端子
80,80f,80g:電源管理電路
81:汲極電極
90:DC/DC電路
100,100a,100b,100c,100d,100e,100f,100g:電池保護系統
111,111a,111b,111c,111d,111e:第1源極墊
119:第1閘極墊(閘極墊)
121,121a,121b,121c,121d,121e:第2源極墊
129:第2閘極墊(閘極墊)
131,131a,131b:第3源極墊
139:第3閘極墊(閘極墊)
141:汲極墊
200,200a:電源管理系統
300:共通端子
A1,A2,A3,B1,B2,B3,B4,B5:區域
I-I:線
Tr1:第1縱型MOS電晶體
Tr2:第2縱型MOS電晶體
Tr3:第3縱型MOS電晶體
x,y,z:箭頭
圖1是顯示實施形態1之半導體裝置的構造的一例的剖面圖。
圖2是顯示實施形態1之半導體裝置的構造的一例的平面圖。
圖3是顯示實施形態1之半導體裝置的電路構成的一例的電路圖。
圖4A是實施形態1之半導體裝置的平面圖。
圖4B是實施形態1之半導體裝置的平面圖。
圖5是實施形態1之半導體裝置的平面圖。
圖6是實施形態1之半導體裝置的平面圖。
圖7A是實施形態1之半導體裝置的平面圖。
圖7B是實施形態1之半導體裝置的平面圖。
圖8是實施形態1之半導體裝置的平面圖。
圖9是實施形態1之半導體裝置的平面圖。
圖10A是實施形態1之半導體裝置的平面圖。
圖10B是實施形態1之半導體裝置的平面圖。
圖10C是實施形態1之半導體裝置的平面圖。
圖10D是實施形態1之半導體裝置的平面圖。
圖11A是實施形態1之半導體裝置的平面圖。
圖11B是實施形態1之半導體裝置的平面圖。
圖11C是實施形態1之半導體裝置的平面圖。
圖11D是實施形態1之半導體裝置的平面圖。
圖11E是實施形態1之半導體裝置的平面圖。
圖11F是實施形態1之半導體裝置的平面圖。
圖11G是實施形態1之半導體裝置的平面圖。
圖11H是實施形態1之半導體裝置的平面圖。
圖11I是實施形態1之半導體裝置的平面圖。
圖11J是實施形態1之半導體裝置的平面圖。
圖12是實施形態1之半導體裝置的平面圖。
圖13A是實施形態1之半導體裝置的平面圖。
圖13B是實施形態1之半導體裝置的平面圖。
圖14A是實施形態1之半導體裝置的平面圖。
圖14B是實施形態1之半導體裝置的平面圖。
圖15是實施形態1之半導體裝置的平面圖。
圖16是實施形態1之半導體裝置的平面圖。
圖17是實施形態1之半導體裝置的平面圖。
圖18是實施形態1之半導體裝置的平面圖。
圖19是實施形態1之半導體裝置的平面圖。
圖20是實施形態1之半導體裝置的平面圖。
圖21A是實施形態1之半導體裝置的平面圖。
圖21B是實施形態1之半導體裝置的平面圖。
圖21C是實施形態1之半導體裝置的平面圖。
圖21D是實施形態1之半導體裝置的平面圖。
圖21E是實施形態1之半導體裝置的平面圖。
圖21F是實施形態1之半導體裝置的平面圖。
圖21G是實施形態1之半導體裝置的平面圖。
圖21H是實施形態1之半導體裝置的平面圖。
圖22A是顯示實施形態1之半導體裝置的構造的一例的剖面圖。
圖22B是顯示實施形態1之半導體裝置的構造的一例的平面圖。
圖23是顯示實施形態1之半導體裝置的構造的一例的剖面圖。
圖24是顯示實施形態2之電池保護系統的構成的一例的電路圖。
圖25A是顯示實施形態2之電池保護系統對電池單元充電的情形的示意圖。
圖25B是顯示實施形態2之電池保護系統對電池單元進行放電的情形的示意圖。
圖26是顯示實施形態2之電池保護系統的構成的一例的電路圖。
圖27是顯示實施形態2之電池保護系統的構成的一例的電路圖。
圖28是顯示實施形態3之電池保護系統的構成的一例的電路圖。
圖29A是顯示實施形態3之電池保護系統對N個電池單元進行串聯充電的情形的示意圖。
圖29B是顯示實施形態3之電池保護系統對N個電池單元進行放電的情形的示意圖。
圖29C是顯示實施形態3之電池保護系統對N個電池單元進行並聯充電的情形的示意圖。
圖30A是顯示實施形態3之電池保護電路的具體例的電路圖。
圖30B是顯示習知例之電池保護電路的具體例的電路圖。
圖31A是顯示實施形態3之電池保護電路的具體例的電路圖。
圖31B是顯示習知例之電池保護電路的具體例的電路圖。
圖32A是顯示實施形態3之電池保護電路的具體例的電路圖。
圖32B是顯示習知例之電池保護電路的具體例的電路圖。
圖33A是顯示實施形態3之電池保護系統對3個電池單元進行串聯充電的情形的示意圖。
圖33B是顯示實施形態3之電池保護系統中止3個電池單元的串聯充電，而開始1個電池單元的正極的電壓對外部之供給的情形的示意圖。
圖33C是顯示實施形態3之電池保護系統對1個電池單元放電的情形的示意圖。
圖33D是顯示實施形態3之電池保護系統對3個電池單元進行並聯充電的情形的示意圖。
圖34是顯示實施形態4之電池保護系統的構成的一例的電路圖。
圖35A是顯示實施形態4之電池保護系統對N-1個電池單元進行串聯充電的情形的示意圖。
圖35B是顯示實施形態4之電池保護系統對N-1個電池單元進行放電的情形的示意圖。
圖35C是顯示實施形態4之電池保護系統對N-1個電池單元進行並聯充電的情形的示意圖。
圖36是顯示實施形態4之電池保護電路的具體例的電路圖。
圖37A是實施形態4之半導體裝置的平面圖的一例。
圖37B是實施形態4之半導體裝置的平面圖的一例。
圖38A是實施形態4之半導體裝置的平面圖的一例。
圖38B是實施形態4之半導體裝置的平面圖的一例。
圖39是顯示實施形態4之電池保護電路的具體例的電路圖。
圖40是顯示實施形態4之電池保護電路的具體例的電路圖。
圖41A是顯示實施形態4之電池保護系統對3個電池單元進行串聯充電的情形的示意圖。
圖41B是顯示實施形態4之電池保護系統中止3個電池單元的串聯充電，而開始1個電池單元的正極的電壓對外部之供給的情形的示意圖。
圖41C是顯示實施形態4之電池保護系統對1個電池單元充電的情形的示意圖。
圖41D是顯示實施形態4之電池保護系統對3個電池單元進行並聯充電的情形的示意圖。
圖42是顯示實施形態5之電池保護系統的構成的一例的示意圖。
圖43是顯示實施形態6之電池保護系統的構成的一例的示意圖。
圖44是顯示實施形態7之電池保護系統的構成的一例的示意圖。
圖45是顯示實施形態8之電源管理系統的構成的一例的示意圖。
圖46是顯示實施形態9之電源管理系統的構成的一例的示意圖。
用以實施發明之形態
(獲得本揭示的一態樣的原委)
發明人正在開發一種具備縱型MOS電晶體的半導體裝置，前述縱型MOS電晶體是複數個以汲極區域為共通的縱型MOS電晶體，且是最大規格電流互相不同的複數個縱型MOS電晶體。
其中，發明人發現到以下情形：在最大規格電流互相不同的複數個縱型MOS電晶體間，當使最大規格電流流動於各縱型MOS電晶體時，在該等電晶體的傳導電阻相等的情況下，最大規格電流較大的縱型MOS電晶體的區域的局部發熱量，會比最大規格電流較小的縱型MOS電晶體的區域的局部發熱量更大。並且，根據此情形，已確認到在半導體裝置中發生局部的發熱這種不理想的現象。
於是，發明人為了實現可以在具備複數個以汲極區域為共通的縱型MOS電晶體的半導體裝置中，抑制局部的發熱之半導體裝置，仔細地反覆進行了實驗與研討。
一般而言，當電流I[A]流動於傳導電阻為R[Ω]的電晶體時，電晶體的發熱量是和R×I2成比例。
因此，發明人得到了以下知識見解：為了在具備複數個以汲極區域為共通的縱型MOS電晶體的半導體裝置中抑制局部的發熱，有效的作法是因應於各縱型MOS電晶體的最大規格電流，將各縱型MOS電晶體的傳導電阻設為：縱型MOS電晶體的最大規格電流越大，則將傳導電阻設為越小。
於是，發明人根據此知識見解，更進一步反覆進行實驗與研討。 其結果，發明人想到了下述本揭示之半導體裝置等。
本揭示的一態樣之半導體裝置，是可以進行倒裝(face down)組裝之晶片尺寸封裝型的半導體裝置，具備：半導體層；及N(N為3以上的整數)個縱型MOS電晶體，形成在前述半導體層內，前述N個縱型MOS電晶體的每一個在前述半導體層的上表面具有：閘極墊，電連接於該縱型MOS電晶體的閘極電極；及1個以上的源極墊，電連接於該縱型MOS電晶體的源極電極，前述半導體層具有半導體基板，前述半導體基板是作為前述N個縱型MOS電晶體的共通汲極區域來發揮功能，前述半導體層的平面視角下之前述N個縱型MOS電晶體各自的面積，是因應於前述N個縱型MOS電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。
根據上述構成的半導體裝置，縱型MOS電晶體的最大規格電流越大，則半導體層的平面視角下的面積會越大。
一般而言，縱型MOS電晶體的傳導電阻是和半導體層的平面視角下的面積成反比。因此，在上述構成的半導體裝置中，最大規格電流越大的縱型MOS電晶體，則傳導電阻越小。
從而，根據上述構成的半導體裝置，可以提供一種能夠抑制局部的發熱之半導體裝置。
又，前述半導體層的平面視角下之前述N個縱型MOS電晶體各自的面積，亦可設為和前述N個縱型MOS電晶體各自的最大規格電流的平方成比例。
又，前述N個縱型MOS電晶體各自之最大規格電流流動時的傳導電阻，亦可設為和前述N個縱型MOS電晶體各自的最大規格電流的平方成反比。
又，前述N個縱型MOS電晶體當中的1個亦可為特定縱型MOS電 晶體，前述特定縱型MOS電晶體的最大規格電流，是與前述N個縱型MOS電晶體當中的K(K為2以上且N-1以下的整數)個縱型MOS電晶體的最大規格電流的和相等。
又，亦可設為：前述N個縱型MOS電晶體當中的至少1個為特定縱型MOS電晶體，前述特定縱型MOS電晶體是所具有的前述1個以上的源極墊為1個源極墊，在前述半導體層的平面視角下，前述至少1個特定縱型MOS電晶體各自所具有的前述閘極墊及前述1個源極墊為正圓形，在前述N個縱型MOS電晶體各自所具有的前述閘極墊及前述1個以上的源極墊之中，不存在有面積明顯比前述至少1個特定縱型MOS電晶體各自所具有的前述閘極墊及前述1個源極墊更小的閘極墊及源極墊。
又，亦可設為：前述半導體裝置是在前述半導體層的平面視角下為矩形，在前述N個縱型MOS電晶體當中，位於由規格所決定的1個以上的電流路徑各自中的該電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰。
又，亦可設為：前述半導體裝置是在前述半導體層的平面視角下為長方形，在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線，是平行於前述半導體裝置的長邊。
又，亦可設為：在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線相對於前述半導體裝置的4個邊的任一者皆不平行。
又，亦可設為：在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電 晶體的交界線，是由與前述半導體裝置的4個邊當中的第1邊平行的線段、以及與正交於前述第1邊的第2邊平行的線段交互連接而形成。
又，亦可設為：在前述N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的該第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第2電流路徑中的該第2電流路徑的入口或出口的前述第1出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第3電流路徑中的該第3電流路徑的入口或出口的前述第2出入口縱型MOS電晶體、以及位於出口或入口的前述第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，前述第3出入口縱型MOS電晶體的前述閘極墊是位於前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線的延長線上。
又，亦可設為：在前述N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的該第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第2電流路徑中的該第2電流路徑的入口或出口的前述第2出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，由前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體所決定的電流路徑，並不相當於由前述規格所決定的電流路徑的任一者，前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體是在前述半導體層的平面視角下互相相鄰，前述第3出入口縱型MOS電晶體 的前述閘極墊，和前述第2出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體的交界線相較之下，更位於前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體的交界線的附近。
又，亦可更進一步地在前述半導體層的上表面具備電連接於前述半導體基板的汲極墊。
本揭示的一態樣之電池保護電路具備：上述半導體裝置；第1端子，和前述半導體裝置所具備的前述N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；及N-1個電池單元，正極與負極當中的一者的第1極，是和前述半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述N-1個電池單元中的前述第1極的極性是相同的。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置的電池保護電路。
本揭示的一態樣之電池保護電路具備：上述第1半導體裝置；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N-1個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；第2端子，和前述N-1個電池單元的負極相連接；及第3端子，和前述N-1個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1 個以上的源極墊的每一個相連接，在前述N-1個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置及第2半導體裝置的電池保護電路。
本揭示的一態樣之電池保護電路具備：上述第1半導體裝置；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；第2端子，和前述N個電池單元的負極相連接；及第3端子，和前述N個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N個電池單元當中之除了位於前述串聯連接中的負極側端部的第1電池單元以外的N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，在前述N個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述N個電池單元當中，在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連 接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置及第2半導體裝置的電池保護電路。
本揭示的一態樣之電池保護電路具備：第1半導體裝置，為上述第1半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述第1半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；第2端子及第3端子，和前述第1半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；第4端子，和前述第2半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；及第5端子及第6端子，和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第3端子是用於和1個以上的電池單元的正極相連接的端子，前述第6端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第1端子、前述第2端子、前述第4端子、及前述第5端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第5端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置及第2半導體裝置的電池保護電路。
本揭示的一態樣之電池保護電路具備：半導體裝置，為上述半導 體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊、以及前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接；第2端子，和前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接；第3端子；及第4端子，前述第1端子是用於和1個以上的電池單元的正極相連接的端子，前述第3端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第2端子與前述第4端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第4端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置的電池保護電路。
本揭示的一態樣之電池保護電路具備：第1半導體裝置，為上述第1半導體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；第2半導體裝置，為上述第2半導體裝置，所具備的縱型MOS電晶體的數量為1+Y個；X個第1端子，和前述第1半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；Y個第2端子，和前述第1半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；第3端子，和前述第2半導體裝置所具備的1+Y個當中的1個縱型MOS電晶體的前述1個以上的源極墊相連接；及Y個第4端子，和前述第2半導體裝置所具備的1+Y個當中之除了前述1個縱型MOS電晶體以外的Y個縱型MOS電晶體的前 述1個以上的源極墊的每一個相連接，前述X個第1端子是用於和X個電池單元的正極的每一個相連接的端子，前述第3端子是用於和前述X個電池單元的負極相連接的端子，前述Y個第2端子與前述Y個第4端子是用於和Y個電源管理電路的每一個相連接的端子，前述Y個電源管理電路的每一個是通過前述Y個第2端子當中的1個與前述Y個第4端子當中的1個，在充電時使充電電流流至前述X個電池單元當中的至少1個電池單元，在放電時從前述至少1個電池單元接收放電電流。
根據上述構成的電池保護電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置及第2半導體裝置的電池保護電路。
本揭示的一態樣之電源管理電路具備：半導體裝置，為上述半導體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；X個端子，和前述半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；及Y個電路，和前述半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述X個端子的每一個是用於分別連接於X個外部電路的端子，前述Y個電路的每一個是互相電源分離。
根據上述構成的電源管理電路，可以提供一種具備能夠抑制局部的發熱之第1半導體裝置的電源管理電路。
本揭示的一態樣之半導體裝置，是可以進行倒裝組裝之晶片尺寸封裝型的半導體裝置，具備：半導體層；及N(N為3以上的整數)個縱型電晶體，形成在前述半導體層內，前述N個縱型電晶體的每一個在前述半導體層的上表面具有：控制墊，電連接於控制該縱型電晶體的傳導的控制電極；及1個以上的外部連接墊，電連接於供該縱型電晶體從外部流入電流或往外部流出電流的外部連接電極，前述半導體層具有半導體基板，前述半導體基板之和形成 有前述N個縱型電晶體的一主面背向的另一主面側，具備在前述N個縱型電晶體共通的共通電極，前述半導體層的平面視角下之前述N個縱型電晶體各自的面積，是因應於前述N個縱型電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。
根據上述構成的半導體裝置，縱型電晶體的最大規格電流越大，則半導體層的平面視角下的面積會越大。
一般而言，縱型電晶體的傳導電阻是和半導體層的平面視角下的面積成反比。因此，在上述構成的半導體裝置中，最大規格電流越大的縱型電晶體，則傳導電阻越小。
從而，根據上述構成的半導體裝置，可以提供一種能夠抑制局部的發熱之半導體裝置。
又，前述半導體層的平面視角下之前述N個縱型電晶體各自的面積，亦可設為和前述N個縱型電晶體各自的最大規格電流的平方成比例。
又，前述N個縱型電晶體各自之最大規格電流流動時的傳導電阻，亦可設為和前述N個縱型電晶體各自的最大規格電流的平方成反比。
又，亦可在前述半導體層的上表面側具備電連接於前述共通電極的共通端子。
又，亦可設為：前述N個縱型電晶體的每一個所具有的前述1個以上的外部連接墊的每一個，是電流從前述N個縱型電晶體往外部流出的外部輸出端子，前述共通端子是電流從外部流入至前述N個縱型電晶體的外部輸入端子。
以下，一邊參照圖式一邊說明本揭示的一態樣之半導體裝置等的具體例。在此所示的實施形態皆為顯示本揭示的一具體例的實施形態。從而，在以下實施形態中所示的數值、形狀、構成要素、構成要素的配置位置及連接 形態、以及步驟(step)及步驟的順序等僅為一例，並不是要限定本揭示。又，各圖為示意圖，並不一定是嚴密地圖示的圖。在各圖中，對於實質上相同的構成會附加相同的符號，重複的說明會省略或簡化。
(實施形態1)
[1-1.半導體裝置的構造]
以下，針對實施形態1之半導體裝置的構造來進行說明。實施形態1之半導體裝置是可以進行倒裝(face down)組裝之晶片尺寸封裝(Chip Size Package：CSP)型的半導體元件，前述半導體元件形成有N(N為3以上的整數)個縱型MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體。上述N個縱型MOS電晶體是所謂的溝槽型MOSFET(Field Effect Transistor，場效電晶體)。
在本揭示中，在實施例中是使用縱型MOS電晶體作為縱型電晶體的一例來進行說明，但是縱型電晶體並不需要限定於縱型MOS電晶體，亦可為例如BJT或IGBT。在BJT的情況下，只要分別將本揭示中的源極替換為射極，將汲極替換為集極，將本體替換為基極即可。又，本揭示中的控制傳導的閘極電極只要替換成基極電極即可。同樣地，在IGBT的情況下，只要分別將本揭示中的源極替換為射極，將汲極替換為集極即可。
圖1是顯示實施形態1之半導體裝置1的構造的一例的剖面圖。圖2是顯示半導體裝置1的構造的一例的平面圖。圖1是顯示圖2之I-I的剖斷面。圖3是顯示半導體裝置1的電路構成的一例的電路圖。
為了方便說明，圖1~圖3是圖示出N為3的情況下的半導體裝置1的圖式，又，在使用圖1~圖3進行的說明中，雖然說明了N為3，但只要N為3以上，半導體裝置1並不一定需要限定於N為3的情況。
如圖1~圖3所示，半導體裝置1具備：半導體層40、金屬層30、保護層35、形成在半導體層40內的區域A1的第1縱型MOS電晶體10(以下也稱為 「電晶體10」)、形成在半導體層40內的區域A2的第2縱型MOS電晶體20(以下也稱為「電晶體20」)、及形成在半導體層40內的區域A3的第3縱型MOS電晶體37(以下也稱為「電晶體37」)。
此外，在圖1中雖然未圖示，但在本說明書中，形成有第N縱型電晶體的半導體層40內的區域也稱為區域AN。
雖然為了方便說明，圖1是圖示出半導體裝置1及半導體層40在半導體層40的平面視角下為矩形時的半導體裝置1的圖式，但半導體裝置1在半導體層40的平面視角下，並不限定於半導體裝置1及半導體層40為矩形的構成。
半導體層40是積層半導體基板32、低濃度雜質層33、及氧化膜34而構成。
半導體基板32是配置在半導體層40的下表面側，且是由包含第1導電型的雜質的矽所形成。
低濃度雜質層33是配置在半導體層40的上表面側，且形成為接觸半導體基板32，並且包含濃度比半導體基板32的第1導電型的雜質之濃度更低的第1導電型的雜質。低濃度雜質層33亦可例如藉由磊晶成長而形成在半導體基板32上。
氧化膜34是配置在半導體層40的上表面，且形成為接觸低濃度雜質層33。
保護層35是形成為接觸半導體層40的上表面，且被覆半導體層40的上表面的至少一部分。
金屬層30是形成為接觸半導體基板32的下表面，且亦可由銀、銅、鎳、或這些金屬的合金所構成，亦可由可作為電極來發揮功能之導電率良好的金屬材料所構成。另外，在金屬層30中亦可微量地包含有在金屬材料的製造步驟中作為雜質而混入之金屬以外的元素。
如圖2所示，電晶體10在半導體層40的平面視角下的區域A1內的半導體層40的上表面具有：倒裝組裝時透過接合材而接合於組裝基板之1個以上(在此為5個)第1源極墊111(在此為第1源極墊111a、111b、111c、111d、及111e)及第1閘極墊119。又，電晶體20在半導體層40的平面視角下的區域A2內的半導體層40的上表面具有：倒裝組裝時透過接合材而接合於組裝基板之1個以上(在此為5個)第2源極墊121(在此為第2源極墊121a、121b、121c、121d、及121e)及第2閘極墊129。又，電晶體37在半導體層40的平面視角下的區域A3內的半導體層40的上表面具有：倒裝組裝時透過接合材而接合於組裝基板之1個以上(在此為2個)第3源極墊131(在此為第3源極墊131a及131b)及第3閘極墊139。
在半導體層40的平面視角下，各個第1源極墊111、各個第2源極墊121、及各個第3源極墊131為長方形、長圓形、或正圓形。另外，在本說明書中，長方形、長圓形的端部形狀並不限定於角型(對應於長方形)、半圓型(對應於長圓形)，亦可為多角形型。在半導體層40的平面視角下，第1閘極墊119、第2閘極墊129、及第3閘極墊139為正圓形。
另外，1個以上的第1源極墊111的數量及形狀、1個以上的第2源極墊121的數量及形狀、以及1個以上的第3源極墊131的數量及形狀並不一定需要分別限定為如圖2所例示的數量及形狀。
如圖1及圖2所示，在低濃度雜質層33的第1區域A1中形成有第1本體區域18，前述第1本體區域18包含和第1導電型不同的第2導電型的雜質。在第1本體區域18中形成有：包含第1導電型的雜質的第1源極區域14、第1閘極導體15、及第1閘極絕緣膜16。第1源極電極11是由部分12與部分13所構成，部分12是隔著部分13而連接於第1源極區域14及第1本體區域18。第1閘極導體15是電連接於第1閘極墊119。
第1源極電極11的部分12是在倒裝組裝中的回流時與焊料接合的 層，作為未受到限定的一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分12的表面施加金等之鍍敷。
第1源極電極11的部分13是連接部分12與半導體層40的層，作為未受到限定的一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。
在低濃度雜質層33的第2區域A2中，形成有包含第2導電型的雜質的第2本體區域28。在第2本體區域28中形成有：包含第1導電型的雜質的第2源極區域24、第2閘極導體25、及第2閘極絕緣膜26。第2源極電極21是由部分22與部分23所構成，部分22是隔著部分23而連接於第2源極區域24及第2本體區域28。第2閘極導體25是電連接於第2閘極墊129。
第2源極電極21的部分22是在倒裝組裝中的回流時與焊料接合的層，作為未受到限定的一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分22的表面施加金等之鍍敷。
第2源極電極21的部分23是連接部分22與半導體層40的層，作為未受到限定的一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。
在低濃度雜質層33的第3區域A3中，和低濃度雜質層33的第1區域A1、及低濃度雜質層33的第2區域A2同樣地，形成有包含第2導電型的雜質的第3本體區域(未圖示)。在第3本體區域中形成有：包含第1導電型的雜質的第3源極區域(未圖示)、第3閘極導體(未圖示)、及第3閘極絕緣膜(未圖示)。第3源極電極31(在圖1、圖2中未圖示，參照圖3)是由第1部分(未圖示)與第2部分(未圖示)所構成，第1部分是隔著第2部分而連接於第3源極區域(未圖示)及第3本體區域。第3閘極導體是電連接於第3閘極墊139。
第3源極電極31的第1部分是在倒裝組裝中的回流時與焊料接合的 層，作為未受到限定的一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在第1部分的表面施加金等之鍍敷。
第3源極電極31的第2部分是連接第1部分與半導體層40的層，作為未受到限定的一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。
根據電晶體10、電晶體20、及電晶體37的上述構成，低濃度雜質層33與半導體基板32會作為共通汲極區域來發揮功能，前述共通汲極區域是使電晶體10的第1汲極區域、電晶體20的第2汲極區域、及電晶體37的第3汲極區域共通化。亦即，半導體基板32是作為N個(在此為3個)縱型MOS電晶體的共通汲極區域來發揮功能。
如圖1所示，第1本體區域18是被有開口的氧化膜34所覆蓋，並且通過氧化膜34的開口，設置有連接於第1源極區域14的第1源極電極11的部分13。氧化膜34及第1源極電極的部分13是被有開口的保護層35所覆蓋，並且通過保護層35的開口而設置有連接於第1源極電極的部分13之部分12。
第2本體區域28是被有開口的氧化膜34所覆蓋，並且通過氧化膜34的開口，設置有連接於第2源極區域24的第2源極電極21的部分23。氧化膜34及第2源極電極的部分23是被有開口的保護層35所覆蓋，並且通過保護層35的開口而設置有連接於第2源極電極的部分23之部分22。
第3本體區域是和第1本體區域18及第2本體區域28同樣地，被有開口的氧化膜34所覆蓋，並且通過氧化膜34的開口，設置有連接於第3源極區域的第3源極電極31的第2部分。氧化膜34及第3源極電極的第2部分是被有開口的保護層35所覆蓋，並且通過保護層35的開口而設置有連接於第3源極電極的第2部分之第1部分。
從而，1個以上的第1源極墊111、1個以上的第2源極墊121、及1 個以上的第3源極墊131分別是指第1源極電極11、第2源極電極21、及第3源極電極31在半導體裝置1的上表面局部地露出的區域，亦即所謂的端子的部分。同樣地，第1閘極墊119、第2閘極墊129、及第3閘極墊139分別是指第1閘極電極19(在圖1、圖2中未圖示，參照圖3)、第2閘極電極29(在圖1、圖2中未圖示，參照圖3)、及第3閘極電極39(在圖1、圖2中未圖示，參照圖3)在半導體裝置1的上表面局部地露出的區域，亦即所謂的端子的部分。
在半導體裝置1中，例如，亦可將第1導電型設為N型，將第2導電型設為P型，第1源極區域14、第2源極區域24、第3源極區域、半導體基板32、及低濃度雜質層33為N型半導體，且第1本體區域18、第2本體區域28、及第3本體區域為P型半導體。
又，在半導體裝置1中，例如，亦可將第1導電型設為P型，將第2導電型設為N型，第1源極區域14、第2源極區域24、第3源極區域、半導體基板32、及低濃度雜質層33為P型半導體，且第1本體區域18、第2本體區域28、及第3本體區域為N型半導體。
在以下的說明中，在電晶體10、電晶體20、及電晶體37(亦即，N個縱型MOS電晶體全部)是將第1導電型設為N型，且將第2導電型設為P型之所謂N通道型電晶體的情況下，針對半導體裝置1的傳導動作來進行說明。
在半導體裝置1中，對第1源極電極11施加高電壓且對第2源極電極21施加低電壓，以第2源極電極21為基準而對第2閘極電極29施加閾值以上的電壓後，會在第2本體區域28中的第2閘極絕緣膜26的附近形成傳導通道。其結果，第1源極電極11-第1本體區域18-低濃度雜質層33-半導體基板32-金屬層30-半導體基板32-低濃度雜質層33-形成在第2本體區域28的傳導通道-第2源極區域24-第2源極電極21的路徑中會有主電流流動，使該路徑成為傳導狀態。另外，在此主電流路徑中的第1本體區域18與低濃度雜質層33的接觸面有PN接合，如 圖3所示，會作為體二極體(body diode)來發揮功能。
同樣地，在半導體裝置1中，對第2源極電極21施加高電壓且對第1源極電極11施加低電壓，以第1源極電極11為基準而對第1閘極電極19施加閾值以上的電壓後，會在第1本體區域18中的第1閘極絕緣膜16的附近形成傳導通道。其結果，第2源極電極21-第2本體區域28-低濃度雜質層33-半導體基板32-金屬層30-半導體基板32-低濃度雜質層33-形成在第1本體區域18的傳導通道-第1源極區域14-第1源極電極11的路徑中會有主電流流動，使該路徑成為傳導狀態。另外，在此主電流路徑中的第2本體區域28與低濃度雜質層33的接觸面有PN接合，如圖3所示，會作為體二極體(body diode)來發揮功能。
同樣地，在半導體裝置1中，對第1源極電極11施加高電壓且對第3源極電極31施加低電壓，以第3源極電極31為基準而對第3閘極電極39施加閾值以上的電壓後，在第1源極電極11往第3源極電極31的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第3源極電極31施加高電壓且對第1源極電極11施加低電壓，以第1源極電極11為基準而對第1閘極電極19施加閾值以上的電壓後，在第3源極電極31往第1源極電極11的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第2源極電極21施加高電壓且對第3源極電極31施加低電壓，以第3源極電極31為基準而對第3閘極電極39施加閾值以上的電壓後，在第2源極電極21往第3源極電極31的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第3源極電極31施加高電壓且對第2源極電極21施加低電壓，以第2源極電極21為基準而對第2閘極電極29施加閾值以上的電壓後，在第3源極電極31往第2源極電極21的路徑中會有主電流流 動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第1源極電極11及第2源極電極21施加高電壓，並且對第3源極電極31施加低電壓，以第3源極電極31為基準而對第3閘極電極39施加閾值以上的電壓後，在第1源極電極11及第2源極電極21往第3源極電極31的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第3源極電極31施加高電壓，並且對第1源極電極11及第2源極電極21施加低電壓，以第1源極電極11為基準而對第1閘極電極19施加閾值以上的電壓，且以第2源極電極21為基準而對第2閘極電極29施加閾值以上的電壓後，在第3源極電極31往第1源極電極11及第2源極電極21的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第2源極電極21及第3源極電極31施加高電壓，並且對第1源極電極11施加低電壓，以第1源極電極11為基準而對第1閘極電極19施加閾值以上的電壓後，在第2源極電極21及第3源極電極31往第1源極電極11的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第1源極電極11施加高電壓，並且對第2源極電極21及第3源極電極31施加低電壓，以第2源極電極21為基準而對第2閘極電極29施加閾值以上的電壓，且以第3源極電極31為基準而對第3閘極電極39施加閾值以上的電壓後，在第1源極電極11往第2源極電極21及第3源極電極31的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第3源極電極31及第1源極電極11施加高電壓，並且對第2源極電極21施加低電壓，以第2源極電極21為基準而對第2閘極電極29施加閾值以上的電壓後，在第3源極電極31及第1源極電極11往第2源極電極21的路徑中會有主電流流動，使該路徑成為傳導狀態。
同樣地，在半導體裝置1中，對第2源極電極21施加高電壓，並且 對第3源極電極31及第1源極電極11施加低電壓，以第3源極電極31為基準而對第3閘極電極39施加閾值以上的電壓，且以第1源極電極11為基準而對第1閘極電極19施加閾值以上的電壓後，在第2源極電極21往第3源極電極31及第1源極電極11的路徑中會有主電流流動，使該路徑成為傳導狀態。
[1-2.最大規格電流與平面視角下的電晶體的面積的關係]
N個縱型MOS電晶體(在此為第1縱型MOS電晶體10、第2縱型MOS電晶體20、及第3縱型MOS電晶體37之3個)分別規定有最大規格電流。規格是指相當的電晶體的製品規格，最大規格電流一般而言是記載於相當的電晶體的製品規格書的值。作為記載於規格書的值，亦可為最大額定電流，亦可為相當於最大額定電流的50%的電流。最大額定電流的50%一般而言是在製品規格書中記載為評估傳導電阻時的電流值。在此意義上並不是要將最大規格電流限定為最大額定電流的50%，亦可理解為製品規格書中評估傳導電阻時所記載的電流值。此外，製品規格書所記載的傳導電阻亦可為所謂的接通(on)電阻。
在半導體層40的平面視角下，N個縱型MOS電晶體各自的面積，是因應於N個縱型MOS電晶體各自的最大規格電流，最大規格電流越大則前述面積越大。
此外，在本說明書中是定義為：在半導體層40的平面視角下，構成第N縱型MOS電晶體的要素都是配置在第N區域AN。亦即，第N縱型MOS電晶體的面積亦可視為第N區域AN的面積。又，根據上述定義，要先說明的是，在半導體層40的平面視角下，具備N個縱型MOS電晶體的半導體裝置1是被分割成N個區域，且不存在有不屬於任一個區域的位置處。
又，第N縱型MOS電晶體的面積是由與相鄰的其他縱型MOS電晶體的交界來規定。在此，亦可將交界理解為，在半導體層40的平面視角下，例如，當第1縱型MOS電晶體10與第2縱型MOS電晶體20相鄰時，沿著第1源極電 極11的部分13與第2源極電極21的部分23的間隔的中央位置之虛擬直線；亦可將交界理解為，有時會設置在該中央位置之被稱為EQR(EQui potential Ring，等位環)之沒有流通電流的功能的金屬配線；又，亦可將交界理解為雖然是有限的寬度但為該間隔本身。在為該間隔的情況下，仍然可以用肉眼或在低倍率下辨識出其外觀為線。
又，半導體層40的平面視角下的第N縱型MOS電晶體的面積亦可為第N縱型MOS電晶體的主動區域的面積。縱型MOS電晶體的主動區域是指在縱型MOS電晶體的本體區域當中，當縱型MOS電晶體成為傳導狀態時主電流流動的區域。
在此，在半導體層40的平面視角下，各縱型MOS電晶體的主動區域是和各縱型MOS電晶體的本體區域的範圍幾乎相同。又，在半導體層40的平面視角下，各縱型MOS電晶體的本體區域的範圍，是和形成有各縱型MOS電晶體的區域的範圍(亦即，在縱型MOS電晶體為電晶體10的情況下為區域A1、在電晶體20的情況下為區域A2、在電晶體37的情況下為區域A3)幾乎相同。因此，在半導體層40的平面視角下，各縱型MOS電晶體的主動區域的面積是和形成有各縱型MOS電晶體的區域的範圍幾乎相同。
以下，也將第1縱型MOS電晶體10的最大規格電流稱為I1，將第2縱型MOS電晶體20的最大規格電流稱為I2，...，將第N縱型MOS電晶體的最大規格電流稱為IN，也將半導體層40的平面視角下的第1縱型MOS電晶體10的面積稱為S1，將第2縱型MOS電晶體20的面積稱為S2，...，將第N縱型MOS電晶體的面積稱為SN，也將最大規格電流I1流動於第1縱型MOS電晶體10時的傳導電阻稱為R1，將最大規格電流I2流動於第2縱型MOS電晶體20時的傳導電阻稱為R2，...，將最大規格電流IN流動於第N縱型MOS電晶體時的傳導電阻稱為RN。
在本揭示中，半導體層40的平面視角下的N個縱型MOS電晶體的面積是和N個縱型MOS電晶體的最大規格電流的平方成比例。亦即，S1：S2：...：SN=I12：I22：...：IN2。
一般而言，半導體層40的平面視角下的縱型MOS電晶體的面積是和縱型MOS電晶體的傳導電阻成反比。因此，N個縱型MOS電晶體的傳導電阻是和N個縱型MOS電晶體的最大規格電流的平方成反比。亦即，1/R1：1/R2：...：1/RN=I12：I22：...：IN2。
各縱型MOS電晶體中的發熱量是由各縱型MOS電晶體的電力損失P=R×I2來求出。
如上述，在上述構成的半導體裝置1中，N個縱型MOS電晶體的傳導電阻是和N個縱型MOS電晶體的最大規格電流的平方成反比。
因此，在上述構成的半導體裝置1中，最大規格電流流動於各縱型MOS電晶體時的各縱型MOS電晶體的發熱量會相等。
從而，根據上述構成的半導體裝置1，可以抑制局部的發熱。
又，由於在上述構成的半導體裝置1中，在依所設想的用途而不須供大電流流動的電流路徑上，不用從一開始就配置過大的縱型MOS電晶體，而可以設置適當的大小的縱型MOS電晶體，因此也會有可以實現半導體裝置本身的小型化的優點。
此外，傳導電阻一般而言是測定為下述電流路徑的傳導電阻：在N個縱型MOS電晶體當中，在由規格所決定的某個電流路徑中，從位於其中一個入口或出口的出入口縱型MOS電晶體，流至位於另一個出口或入口的出入口縱型MOS電晶體的電流路徑。因此，著眼於上述第N縱型MOS電晶體單體，最大規格電流IN流動時的傳導電阻RN，會在該電晶體的製品規格書中有記載，且可藉由下述方式來求出：當著眼於第N縱型MOS電晶體為其中一個出入口縱 型MOS電晶體的電流路徑時，將最大規格電流IN流動於第N縱型MOS電晶體時的該電流路徑的傳導電阻，設為和以第N縱型MOS電晶體的面積、以及該電流路徑的另一個出入口縱型MOS電晶體的面積的和為分母之該電流路徑的另一個出入口縱型MOS電晶體的面積成比例。例如，在第1縱型MOS電晶體(面積S1、最大規格電流I1、此時的傳導電阻R1)與第2縱型MOS電晶體(面積S2、最大規格電流I2>I1、此時的傳導電阻R2)之間流動的電流路徑是由規格所決定的路徑，當電流I1在第1縱型MOS電晶體與第2縱型MOS電晶體之間流動時，該電流路徑的傳導電阻為R12的情況下，R1=R12×S2/(S1+S2)的關係會成立。
[1-3.半導體裝置的較理想的形狀]
在N個縱型MOS電晶體當中，位於由規格所決定的1個以上的電流路徑各自中的各電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，較理想的是在半導體層40的平面視角下互相相鄰。
藉此，在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體之間所包夾的其他縱型MOS電晶體中有最大規格電流流動的時間點下，電流也會在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體之間的電流路徑中流動，藉此可抑制其他縱型MOS電晶體發熱到有最大規格電流流動以上的程度。
圖4A與圖4B分別是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、以及(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之2個電流路徑，且(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑不是由規格所決定的電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖4A所示的半導體裝置1的形狀，位於由規格所決定的其中一個電流路徑的入口或出口的Tr1與Tr2會互相相鄰，位於由規格所決定的另一個電流路徑的入口或出口的Tr1與Tr3會互相相鄰。
相對於此，根據圖4B所示的半導體裝置1的形狀，雖然位於由規格所決定的其中一個電流路徑的入口或出口的Tr1與Tr2會互相相鄰，但位於由規格所決定的另一個電流路徑的入口或出口的Tr1與Tr3並不會互相相鄰。並且，在半導體層40的平面視角下，Tr2是位於在Tr1與Tr3之間流動的電流路徑上。
因此，在Tr1與Tr2之間流動的電流路徑以及在Tr1與Tr3之間流動的電流路徑會重疊，在Tr2中有最大規格電流流動的時間點下，在Tr3中也會有最大規格電流流動，藉此Tr2會發熱到只有在Tr2中有Tr2的最大規格電流流動以上的程度。
因此，可以說圖4A所示的半導體裝置1的形狀比圖4B所示的半導體裝置1的形狀更加理想。
另外，由規格所決定的電流路徑是指在相當的電晶體的製品規格書中顯示有傳導電阻(接通電阻)的電流路徑。並不會將N個縱型MOS電晶體的任意組合自由地作為電流路徑，而是因應用途來設計1個以上的電流路徑及各自的出入口縱型MOS電晶體中的最大規格電流，並記載於製品規格書中。
此外，在本說明書中，以下也會將第1縱型MOS電晶體稱為Tr1，將第2縱型MOS電晶體稱為Tr2，...，將第N縱型MOS電晶體稱為TrN。
又，當半導體裝置1在半導體層40的平面視角下為長方形的情況下，在半導體層40的平面視角下，位於由規格所決定的1個以上的電流路徑各自中之各電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體的交界線，平行於半導體裝置1的長邊會比 平行於半導體裝置1的短邊更加理想。
藉此，可以使電流在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體之間流動的範圍比較寬。亦即，可以使第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體所決定的電流路徑的傳導電阻比較低。
圖5是和圖4A、圖4B同樣地是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、以及(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之2個電流路徑，且(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑不是由規格所決定的電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖5所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線、及Tr1與Tr3的交界線是和半導體裝置1的長邊平行。
相對於此，根據圖4A所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線、及Tr1與Tr3的交界線是和半導體裝置1的短邊平行。
因此，在半導體層40的平面視角下，圖5所示的半導體裝置1的形狀中的Tr1與Tr2的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr2的交界線更長，並且在圖5所示的半導體裝置1的形狀中的Tr1與Tr3的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr3的交界線更長。
因此，可以說圖5所示的半導體裝置1的形狀比圖4A所示的半導體裝置1的形狀更加理想。
又，在半導體層40的平面視角下，位於由規格所決定的1個以上的電流路徑各自中之各電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體的交界線，相對於半導體裝 置1的4個邊的任一邊皆不平行，會比相對於半導體裝置1的4個邊的任一邊平行更加理想。
藉此，可以使電流在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體之間流動的範圍比較寬。亦即，可以使第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體所決定的電流路徑的傳導電阻比較低。
圖6是和圖4A、圖4B、圖5同樣地是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、以及(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之2個電流路徑，且(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑不是由規格所決定的電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖6所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線相對於半導體裝置1的4個邊的任一邊皆不平行。亦即，Tr1與Tr2的交界線以及Tr1與Tr3的交界線是相對於半導體裝置1的4個邊的每一邊而傾斜。
相對於此，根據圖4A所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線是平行於半導體裝置1的4個邊的其中一邊。
因此，在半導體層40的平面視角下，圖6所示的半導體裝置1的形狀中的Tr1與Tr2的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr2的交界線更長，並且在圖6所示的半導體裝置1的形狀中的Tr1與Tr3的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr3的交界線更長。
因此，可以說圖6所示的半導體裝置1的形狀比圖4A所示的半導體裝置1的形狀更加理想。
圖7A與圖7B分別是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑、以及(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之3個電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖7A所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線、Tr1與Tr3的交界線、及Tr2與Tr3的交界線是平行於半導體裝置1的4個邊的任一邊。
相對於此，根據圖7B所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線相對於半導體裝置1的4個邊的任一邊皆不平行。亦即，Tr1與Tr2的交界線以及Tr1與Tr3的交界線是相對於半導體裝置1的4個邊的每一邊而傾斜。
因此，在半導體層40的平面視角下，圖7B所示的半導體裝置1的形狀中的Tr1與Tr2的交界線，會比圖7A所示的半導體裝置1的形狀中的Tr1與Tr2的交界線更長，並且在圖7B所示的半導體裝置1的形狀中的Tr1與Tr3的交界線，會比圖7A所示的半導體裝置1的形狀中的Tr1與Tr3的交界線更長。此外，圖7B所示的半導體裝置1的形狀中的Tr2與Tr3的交界線會比圖7A所示的半導體裝置1的形狀中的Tr2與Tr3的交界線更長。
因此，可以說圖7B所示的半導體裝置1的形狀比圖7A所示的半導體裝置1的形狀更加理想。
又，在半導體層40的平面視角下，位於由規格所決定的1個以上的電流路徑各自中之各電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體的交界線，由與半導體裝置1 的4個邊當中的第1邊平行的線段、以及與正交於第1邊的第2邊平行的線段交互連接而形成，會比是和半導體裝置1的4個邊的任一邊平行的1條線段更加理想。
藉此，可以使電流在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體之間流動的範圍較寬。亦即，可以使第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體所決定的電流路徑的傳導電阻較低。
圖8是和圖4A、圖4B、圖5、圖6同樣地是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、以及(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之2個電流路徑，且(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑不是由規格所決定的電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖8所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線，是由與半導體裝置1的4個邊當中的第1邊平行的線段、以及與正交於第1邊的第2邊平行的線段交互連接而形成。亦即，在半導體層40的平面視角下，這些交界線會形成為階梯狀。
相對於此，根據圖4A所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線是平行於半導體裝置1的4個邊的其中一邊的1條線段。
因此，在半導體層40的平面視角下，圖8所示的半導體裝置1的形狀中的Tr1與Tr2的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr2的交界線更長，並且在圖8所示的半導體裝置1的形狀中的Tr1與Tr3的交界線，會比圖4A所示的半導體裝置1的形狀中的Tr1與Tr3的交界線更長。
因此，可以說圖8所示的半導體裝置1的形狀比圖4A所示的半導 體裝置1的形狀更加理想。
圖9是和圖7A、圖7B同樣地是N為3的情況下的半導體裝置1的平面圖，且是顯示由規格所決定的電流路徑為(1)在第1縱型MOS電晶體(Tr1)與第2縱型MOS電晶體(Tr2)之間流動的電流路徑、(2)在第1縱型MOS電晶體(Tr1)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑、以及(3)在第2縱型MOS電晶體(Tr2)與第3縱型MOS電晶體(Tr3)之間流動的電流路徑之3個電流路徑時之半導體裝置1的形狀的一例的平面圖。
根據圖9所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線，是由與半導體裝置1的4個邊當中的第1邊平行的線段、以及與正交於第1邊的第2邊平行的線段交互連接而形成。亦即，在半導體層40的平面視角下，這些交界線會形成為階梯狀。
相對於此，根據圖7A所示的半導體裝置1的形狀，在半導體層40的平面視角下，Tr1與Tr2的交界線以及Tr1與Tr3的交界線是平行於半導體裝置1的4個邊的任一邊的1條線段。
因此，在半導體層40的平面視角下，圖9所示的半導體裝置1的形狀中的Tr1與Tr2的交界線，會比圖7A所示的半導體裝置1的形狀中的Tr1與Tr2的交界線更長，並且在圖9所示的半導體裝置1的形狀中的Tr1與Tr3的交界線，會比圖7A所示的半導體裝置1的形狀中的Tr1與Tr3的交界線更長。此外，圖9所示的半導體裝置1的形狀中的Tr2與Tr3的交界線會比圖7A所示的半導體裝置1的形狀中的Tr2與Tr3的交界線更長。
因此，可以說圖9所示的半導體裝置1的形狀比圖7A所示的半導體裝置1的形狀更加理想。
[1-4.半導體裝置的形狀的具體例]
以下，針對半導體裝置1的形狀的具體例，使用圖式來進行例 示。
在以下的圖式中，XA(X為數字)的記載是指位於該場所的縱型MOS電晶體的最大規格電流[A]。
圖10A、圖10B、圖10C、圖10D分別是N為3的情況下的半導體裝置1的平面圖。
將半導體層40的平面視角下的第1縱型MOS電晶體10的面積設為S1，將第2縱型MOS電晶體20的面積設為S2，將第N縱型MOS電晶體的面積設為SN。
圖10A是I1=I2=I3的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3=1〔A〕。因此，S1：S2：S3=12：12：12。
圖10B是I1=I2>I3的情況的一例。在此例中，I1=1.5〔A〕、I2=1.5〔A〕、I3=1〔A〕。因此，S1：S2：S3=1.52：1.52：12。
圖10C是I1>I2=I3的情況的一例。在此例中，I1=2〔A〕、I2=1〔A〕、I3=1〔A〕。因此，S1：S2：S3=22：12：12。
圖10D是I1>I2>I3的情況的一例。在此例中，I1=3〔A〕、I2=2〔A〕、I3=1〔A〕。因此，S1：S2：S3=32：22：12。
圖11A、圖11B、圖11C、圖11D、圖11E、圖11F、圖11G、圖11H、圖11I、圖11J分別是N為4的情況下的半導體裝置1的平面圖。
圖11A、圖11B是I1=I2=I3=I4的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3=1〔A〕、I4=1〔A〕。因此，S1：S2：S3：S4=12：12：12：12。
圖11C、圖11D是I1=I2=I3>I4的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3=1〔A〕、I4=0.3〔A〕。因此，S1：S2：S3：S4=12：12：12：0.32。
圖11E是I1=I2>I3=I4的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3=0.6〔A〕、I4=0.6〔A〕。因此，S1：S2：S3：S4=12：12：0.62：0.62。
圖11F是I1>I2=I3=I4，且I1≠I2+I3+I4的情況的一例，在此例中，I1=1.5〔A〕、I2=0.8〔A〕、I3=0.8〔A〕、I4=0.8〔A〕。因此，S1：S2：S3：S4=1.52：0.82：0.82：0.82。
圖11G是I1>I2=I3=I4，且I1=I2+I3+I4的情況的一例，在此例中，I1=3〔A〕、I2=1〔A〕、I3=1〔A〕、I4=1〔A〕。因此，S1：S2：S3：S4=32：12：12：12。
圖11H是I1>I2>I3=I4的情況的一例，在此例中，I1=1.4〔A〕、I2=1.1〔A〕、I3=0.5〔A〕、I4=0.5〔A〕。因此，S1：S2：S3：S4=1.42：1.12：0.52：0.52。
圖11I是I1>I2>I3>I4，且I1=I2+I3+I4的情況的一例，在此例中，I1=2.5〔A〕、I2=1.3〔A〕、I3=0.7〔A〕、I4=0.5〔A〕。因此，S1：S2：S3：S4=2.52：1.32：0.72：0.52。
圖11J是I1>I2>I3>I4，且I1≠I2+I3+I4的情況的一例，在此例中，I1=1.7〔A〕、I2=1.3〔A〕、I3=0.7〔A〕、I4=0.5〔A〕。因此，S1：S2：S3：S4=1.72：1.32：0.72：0.52。
以下，說明N個縱型MOS電晶體的最大規格電流滿足特定的條件之半導體裝置1。為了方便，也會將此半導體裝置1稱為第1特定半導體裝置。
第1特定半導體裝置是指N個縱型MOS電晶體當中的1個為滿足以下條件的特定縱型MOS電晶體之半導體裝置1。該條件為：最大規格電流是和N個縱型MOS電晶體當中的K(K為2以上且N-1以下的整數)個縱型MOS電晶體的最大規格電流的和相等。
像這樣的第1特定半導體裝置適合於已形成下述關係的情況：對特定縱型MOS電晶體與各上述K個縱型MOS電晶體之間的各電流路徑，分別有各上述K個縱型MOS電晶體的最大規格電流流動的情況下，在特定縱型MOS電晶體中流動的電流為該特定縱型MOS電晶體的最大規格電流。
N為4的情況下的第1特定半導體裝置的形狀的具體例是例示於例如圖11G、圖11I。
以下，說明N個縱型MOS電晶體的最大規格電流、源極墊的數量、及形狀滿足特定的條件之半導體裝置1。為了方便，也會將此半導體裝置1稱為第2特定半導體裝置。
第2特定半導體裝置是指N個縱型MOS電晶體當中的至少1個為滿足以下條件的特定縱型MOS電晶體之半導體裝置1。該條件為：所具有的源極墊為1個，在半導體層40的平面視角下，所具有的閘極墊及源極墊為正圓形，在N個縱型MOS電晶體各自所具有的閘極墊及源極墊之中，不存在有面積明顯比特定縱型MOS電晶體所具有的閘極墊及源極墊更小的閘極墊及源極墊。
像這樣的第2特定半導體裝置適合於將特定縱型MOS電晶體作為監控N個縱型MOS電晶體的共通汲極區域的電壓之電晶體來利用的情況。這是因為特定縱型MOS電晶體不需要有大電流流動，只要可以供微小的電流流動即可，因此特定縱型MOS電晶體的源極墊只要有最低限度的數量(亦即1個)，且有最小尺寸即足夠。並且，這是因為藉由將特定縱型MOS電晶體的源極墊設為1個且為最小尺寸，可以最大限度地確保其他縱型MOS電晶體的源極墊用的區域。
圖12是顯示第2特定半導體裝置的源極墊的構成的一例的平面圖。
圖12是N為3且特定縱型MOS電晶體的數量為1個的情況的例子， 且是形成於區域A3內的第3縱型MOS電晶體為特定縱型MOS電晶體，形成於區域A1內的第1縱型MOS電晶體與形成於區域A2內的第2縱型MOS電晶體為並非特定縱型MOS電晶體的縱型MOS電晶體之情況的例子。
如圖12所示，特定縱型MOS電晶體即第3縱型MOS電晶體所具有的源極墊只有1個第3源極墊131，在半導體層40的平面視角下，在3個縱型MOS電晶體所具有的源極墊及閘極墊之中，不存在有面積明顯比特定縱型MOS電晶體即第3縱型MOS電晶體所具有的第3源極墊131及第3閘極墊139更小的源極墊及閘極墊。
以下，針對第2特定半導體裝置的形狀的具體例，使用圖式來進行例示。
圖13A、圖13B分別是N為3，特定縱型MOS電晶體的數量為1，且第3縱型MOS電晶體為特定縱型MOS電晶體的情況下的半導體裝置1的平面圖。
圖13A是I1=I2的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3
Figure 111111275-A0305-02-0044-1
1〔A〕。
圖13B是I1>I2的情況的一例，在此例中，I1=3〔A〕、I2=2〔A〕、I3
Figure 111111275-A0305-02-0044-2
1〔A〕。
圖14A、圖14B分別是N為4，特定縱型MOS電晶體的數量為2，且第3縱型MOS電晶體與第4縱型MOS電晶體為特定縱型MOS電晶體的情況下的半導體裝置1的平面圖。
圖14A是I1=I2的情況的一例，在此例中，I1=1〔A〕、I2=1〔A〕、I3
Figure 111111275-A0305-02-0044-3
1〔A〕、I4
Figure 111111275-A0305-02-0044-4
1〔A〕。
圖14B是I1>I2的情況的一例，在此例中，I1=3〔A〕、I2=2〔A〕、I3
Figure 111111275-A0305-02-0044-5
1〔A〕、I4
Figure 111111275-A0305-02-0044-6
1〔A〕。
以下，說明半導體裝置1中的閘極墊的較理想的配置位置。
較理想的是，(1)在N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體是在半導體層40的平面視角下互相相鄰，(2)在N個縱型MOS電晶體當中，位於由規格所決定的第2電流路徑中的第2電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體是在半導體層40的平面視角下互相相鄰，(3)在N個縱型MOS電晶體當中，位於由規格所決定的第3電流路徑中的第3電流路徑的入口或出口的第2出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體在半導體層40的平面視角下互相相鄰的情況下，第3出入口縱型MOS電晶體的閘極墊是位於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的延長線上。
圖15是N為3的情況下的半導體裝置1，且是在上述較理想的位置上配置了第3出入口縱型MOS電晶體的閘極墊139的半導體裝置1的平面圖。
如圖15所示，在半導體層40的平面視角下，第3出入口縱型MOS電晶體即第3縱型MOS電晶體的閘極墊139，是位於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的延長線上。
藉由將第3出入口縱型MOS電晶體的閘極墊139配置於上述位置，在半導體層40的平面視角下，由於可以在第2電流路徑及第3電流路徑上的第3區域A3中最大限度地確保用於配置第3出入口縱型MOS電晶體的第3源極墊131的區域，因此可以抑制第2電流路徑及第3電流路徑的電阻值。
又，此時，當第3出入口縱型MOS電晶體的最大規格電流比第1出入口縱型MOS電晶體及第2出入口縱型MOS電晶體更小的情況下，第1出入口縱型MOS電晶體的閘極墊較佳是不配置在第1出入口縱型MOS電晶體與第3出入 口縱型MOS電晶體的交界附近，第2出入口縱型MOS電晶體的閘極墊較理想的是不配置在第2出入口縱型MOS電晶體與第3出入口縱型MOS電晶體的交界附近。
圖16是記載了下述內容的半導體裝置1的平面圖：在圖15所示的半導體裝置1中，當第3出入口縱型MOS電晶體的最大規格電流比第1出入口縱型MOS電晶體及第2出入口縱型MOS電晶體更小的情況下，對第1出入口縱型MOS電晶體的閘極墊119以及第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
在圖16中，區域B1是對第1出入口縱型MOS電晶體的閘極墊119以及第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
另外，在半導體層40的平面視角下，當第1出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第1出入口縱型MOS電晶體的閘極墊119的直徑的2倍之情況下，第1出入口縱型MOS電晶體的閘極墊119更理想的是不配置在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界附近。
藉由不在上述位置上配置第1出入口縱型MOS電晶體的閘極墊119，即可抑制閘極墊119阻礙流動於第1電流路徑的電流之情形，因此可以抑制第1電流路徑的電阻值。
同樣地，在半導體層40的平面視角下，當第2出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第2出入口縱型MOS電晶體的閘極墊129的直徑的2倍之情況下，第2出入口縱型MOS電晶體的閘極墊129更理想的是不配置在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界附近。
藉由不在上述位置上配置第2出入口縱型MOS電晶體的閘極墊 129，即可抑制閘極墊129阻礙流動於第1電流路徑的電流之情形，因此可以抑制第1電流路徑的電阻值。
圖17是記載了下述內容的半導體裝置1的平面圖：在圖15所示的半導體裝置1中，在半導體層40的平面視角下，當第1出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第1出入口縱型MOS電晶體的閘極墊119的直徑的2倍，且第2出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第2出入口縱型MOS電晶體的閘極墊129的直徑的2倍之情況下，對第1出入口縱型MOS電晶體的閘極墊119以及第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
在圖17中，區域B2是對第1出入口縱型MOS電晶體的閘極墊119的配置而言為不理想的區域，區域B3是對第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
又，較理想的是，(1)在N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體是在半導體層40的平面視角下互相相鄰，(2)在N個縱型MOS電晶體當中，位於由規格所決定的第2電流路徑中的第2電流路徑的入口或出口的第2出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體是在半導體層40的平面視角下互相相鄰，(3)由第1出入口縱型MOS電晶體與第3出入口縱型MOS電晶體所決定的電流路徑，並不相當於由規格所決定的電流路徑的任一者，當第1出入口縱型MOS電晶體與第3出入口縱型MOS電晶體是在半導體層40的平面視角下互相相鄰的情況下，第3出入口縱型MOS電晶體的閘極墊，和第2出入口縱型MOS電晶體與第3出入口縱型MOS電晶體的交界線相較之下，更位於第1出入口縱型MOS 電晶體與第3出入口縱型MOS電晶體的交界線的附近。
圖18是N為3的情況下的半導體裝置1，且是在上述較理想的位置上配置了第3出入口縱型MOS電晶體的閘極墊的半導體裝置1的平面圖。
如圖18所示，在半導體層40的平面視角下，第3出入口縱型MOS電晶體即第3縱型MOS電晶體的閘極墊139，和第2出入口縱型MOS電晶體與第3出入口縱型MOS電晶體的交界線相較之下，更位於第1出入口縱型MOS電晶體與第3出入口縱型MOS電晶體的交界線的附近。
藉由將第3出入口縱型MOS電晶體的閘極墊139配置於上述位置，在半導體層40的平面視角下，由於可以在第2電流路徑上的第3區域A3中最大限度地確保用於配置第3出入口縱型MOS電晶體的源極墊的區域，因此可以抑制第2電流路徑的電阻值。
又，此時，當第3出入口縱型MOS電晶體的最大規格電流比第1出入口縱型MOS電晶體及第2出入口縱型MOS電晶體更小的情況下，第2出入口縱型MOS電晶體的閘極墊較理想的是不配置在第2出入口縱型MOS電晶體與第3出入口縱型MOS電晶體的交界附近。
圖19是記載了下述內容的半導體裝置1的平面圖：在圖18所示的半導體裝置1中，當第3出入口縱型MOS電晶體的最大規格電流比第1出入口縱型MOS電晶體及第2出入口縱型MOS電晶體更小的情況下，對第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
在圖19中，區域B4是對第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
另外，在半導體層40的平面視角下，當第2出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第2出入口縱型MOS電晶體的閘極墊129的直徑的2倍之情 況下，第2出入口縱型MOS電晶體的閘極墊129更理想的是不配置在第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界附近。
藉由不在上述位置上配置第2出入口縱型MOS電晶體的閘極墊129，即可抑制閘極墊129阻礙流動於第1電流路徑的電流之情形，因此可以抑制第1電流路徑的電阻值。
圖20是記載了下述內容的半導體裝置1的平面圖：在圖18所示的半導體裝置1中，在半導體層40的平面視角下，當第2出入口縱型MOS電晶體在正交於第1出入口縱型MOS電晶體與第2出入口縱型MOS電晶體的交界線的方向上的寬度，超過第2出入口縱型MOS電晶體的閘極墊129的直徑的2倍之情況下，對第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
在圖20中，區域B5是對第2出入口縱型MOS電晶體的閘極墊129的配置而言為不理想的區域。
以下，使用圖式來例示對各種形狀的半導體裝置1中的閘極墊的配置而言為不理想的區域的具體例。
圖21A、圖21B、圖21C、圖21D、圖21E、圖21F、圖21G、圖21H分別是半導體裝置1的平面圖。
在圖21A、圖21B、圖21C、圖21D、圖21E、圖21F、圖21G、圖21H中，將對閘極墊的配置而言為不理想的區域，圖示為用陰影線包圍的區域。
[1-5.具有連接於共通汲極區域的墊的構成例]
半導體裝置1亦可為在半導體層40的上表面更具有連接於N個縱型MOS電晶體的共通汲極區域的汲極墊之構成。
圖22A是顯示更具有汲極墊的構成之半導體裝置1的構造的一例的剖面圖。圖22B是顯示更具有汲極墊的構成之半導體裝置1的構造的一例的平 面圖。圖22A是顯示圖22B中的I-I的剖面圖。
如圖22B所示，半導體裝置1亦可更具有汲極墊141。
如圖22A所示，更具有汲極墊141的半導體裝置1具備高濃度雜質層38與汲極電極81。
汲極電極81是由部分82與部分83所構成，部分82是隔著部分83而連接於高濃度雜質層38(後述)。
汲極電極81的部分82是和第1源極電極11的部分12同樣，是在倒裝組裝中的回流時與焊料接合的層，作為未受到限定的一例，亦可由包含鎳、鈦、鎢、鈀當中的任1種以上的金屬材料來構成。亦可在部分82的表面施加金等之鍍敷。
汲極電極81的部分83是連接部分82與高濃度雜質層38的層，作為未受到限定的一例，亦可由包含鋁、銅、金、銀當中的任1種以上的金屬材料來構成。
汲極墊141是指汲極電極81在半導體裝置1的上表面部分地露出的區域，即所謂的端子的部分。
高濃度雜質層38是形成為在半導體層40內接觸半導體基板32、低濃度雜質層33、及部分83，並且包含濃度比半導體基板32的第1導電型的雜質的濃度更高的第1導電型的雜質。
因此，高濃度雜質層38是將作為N個縱型MOS電晶體的共通汲極區域來發揮功能的半導體基板32、以及低濃度雜質層33與汲極電極81電連接。
此外，雖然到此為止的說明是依據縱型MOS電晶體來進行，但是本揭示並不需要限定於此。將縱型MOS電晶體改為縱型電晶體也是有效的。縱型電晶體是指除了縱型MOS電晶體之外，還可列舉縱型雙極性電晶體(BJT)與縱型絕緣閘雙極電晶體(IGBT)。由於對本發明所屬技術領域中具有通常知識 者而言，BJT或IGBT的基本構造及功能是眾所周知的，因此省略詳細說明，但與MOS電晶體的類似性可以理解如下。亦即，在縱型BJT的情況下，在上述說明中，可以將源極替換為射極，將汲極替換為集極，將本體替換為基極來理解。又，可以將閘極電極替換為基極電極。在縱型IGBT的情況下，在上述說明中，可以將源極替換為射極，將汲極替換為集極來理解。此外，縱型是指在半導體裝置的垂直方向上形成通道而供電流流動的構造。
另外，當半導體裝置1為縱型電晶體的情況下，亦可為具有共通端子的構成，來取代具有汲極墊的構成，前述共通端子是和接觸半導體層40的下表面來形成之金屬層30(亦即，在N個縱型電晶體共通的共通電極)相連接，且被拉到半導體層40的上表面側而形成。N個縱型電晶體原本就會在半導體層40的上表面側具備：控制墊(在縱型MOS電晶體的例子中為閘極墊)，與控制縱型電晶體的傳導的控制電極(在縱型MOS電晶體的例子中為閘極電極)相連接；及1個以上的外部連接墊(在縱型MOS電晶體的例子中為源極墊)，和供N個縱型電晶體從外部流入電流或往外部流出電流的外部連接電極(在縱型MOS電晶體的例子中為源極電極)相連接。在由N個縱型電晶體所構成的半導體裝置1中，亦可將共通端子設為供電流從外部流入至N個縱型電晶體的外部輸入端子，並且將N個縱型電晶體各自所具有的1個以上的外部連接墊的每一個設為供電流從N個縱型電晶體往外部流出的外部輸出端子。半導體層40的下表面是指和形成有N個縱型電晶體的一主面背向之另一主面。
圖23是顯示在半導體裝置1為縱型電晶體的情況下，更具有共通端子的構成之半導體裝置1的構造的一例的剖面圖。
如圖23所示，在半導體裝置1為縱型電晶體的情況下，半導體裝置1亦可為更具有共通端子300的構成。
(實施形態2)
以下，說明實施形態2之電池保護系統。
[2-1.電池保護系統的構成]
圖24是顯示實施形態2之電池保護系統100的構成的一例的電路圖。
如圖24所示，電池保護系統100具備電池保護電路50與充放電控制IC60。
又，電池保護電路50具備第1半導體裝置1a、第2半導體裝置1b、N-1個電池單元5、第1端子61、及第2端子62。
充放電控制IC60是控制第1半導體裝置1a與第2半導體裝置1b，來控制N-1個電池單元5的充放電。
第1半導體裝置1a是在實施形態1中已說明其詳細內容的半導體裝置1，且具備N個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態(ON狀態)與非傳導狀態(OFF狀態)是藉由充放電控制IC60來控制。
在圖24以後，從控制IC延伸而到達各半導體裝置的箭頭是顯示控制各半導體裝置的訊號從控制IC發送。在實際上，控制IC與構成各半導體裝置的縱型MOS電晶體的各個閘極墊會電連接，並且控制各個縱型MOS電晶體的傳導狀態，但在圖24以後是為了避免其顯示的繁雜性而使用了箭頭。
第2半導體裝置1b是在實施形態1中已說明其詳細內容的半導體裝置1，且具備N個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60來控制。
第1端子61是和第1半導體裝置1a所具備的N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2a的1個以上的源極墊相連接。
第2端子62是和第2半導體裝置1b所具備的N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2b的1個以上的源極墊相連接。
N-1個電池單元5各自的正極是和第1半導體裝置1a所具備的N個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
又，N-1個電池單元5各自的負極是和第2半導體裝置1b所具備的N個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2b以外的N-1個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
[2-2.電池保護系統的動作]
以下，說明上述構成的電池保護系統100所進行的動作。
圖25A是顯示電池保護系統100對N-1個電池單元5進行充電的情形的示意圖。在圖25A中，各個虛線的箭頭是顯示N-1個電池單元5各自的充電路徑。
充放電控制IC60是在充電時將第1半導體裝置1a之除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體(在圖25A中以虛線包圍的縱型MOS電晶體)設為傳導狀態，並且將第2半導體裝置1b的端子連接縱型MOS電晶體2b設為傳導狀態，藉此同時對N-1個電池單元5進行並聯充電。
又，雖然在圖25A中未圖示，但充放電控制IC60亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯充電。
充放電控制IC60在充電時偵測到有關於充電的異常的情況下，會將第2半導體裝置1b的端子連接縱型MOS電晶體2b從傳導狀態變更為非傳導狀態，藉此來停止N-1個電池單元5的充電。
藉此，N-1個電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
又，充放電控制IC60在充電時偵測到有關於充電的異常的情況 下，會將第1半導體裝置1a之除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體(在圖25A中以虛線包圍的縱型MOS電晶體)當中，和已偵測到的異常相關的電池單元5所連接的縱型MOS電晶體，從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的充電。
藉此，相當的電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
圖25B是顯示電池保護系統100對N-1個電池單元5進行放電的情形的示意圖。在圖25B中，各個虛線的箭頭是顯示N-1個電池單元5各自的放電路徑。
充放電控制IC60是在放電時將第2半導體裝置1b之除了端子連接縱型MOS電晶體2b以外的N-1個縱型MOS電晶體(在圖25B中以虛線包圍的縱型MOS電晶體)設為傳導狀態，並且將第1半導體裝置1a的端子連接縱型MOS電晶體2a設為傳導狀態，藉此同時對N-1個電池單元5進行並聯放電。
又，雖然在圖25B中未圖示，但充放電控制IC60亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯放電。
充放電控制IC60在放電時偵測到有關於放電的異常的情況下，會將第1半導體裝置1a的端子連接縱型MOS電晶體2a從傳導狀態變更為非傳導狀態，藉此來停止N-1個電池單元5的放電。
藉此，N-1個電池單元5便會受到保護而不會受到有關於放電的異常之不良影響。
又，充放電控制IC60在放電時偵測到有關於放電的異常的情況下，會將第2半導體裝置1b之除了端子連接縱型MOS電晶體2b以外的N-1個縱型MOS電晶體(在圖25B中以虛線包圍的縱型MOS電晶體)當中，和已偵測到的異 常相關的電池單元5所連接的縱型MOS電晶體從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的放電。
藉此，相當的電池單元5便會受到保護而不會受到有關於放電的異常之不良影響。
先敘述本實施形態2中的半導體裝置1a。在半導體裝置1a的製品規格書中會決定出N-1個電流路徑，前述電流路徑是在N個縱型MOS電晶體當中，端子連接縱型MOS電晶體2a與除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體會分別成為一邊與另一邊的出入口縱型MOS電晶體。端子連接縱型MOS電晶體2a是在已決定的全部N-1的電流路徑中共通之一邊或另一邊的出入口縱型MOS電晶體。在實施形態2中，由於已規定的N-1的電流路徑在電氣上是等效的，因此除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體中的各最大規格電流(將此設為Ia〔A〕)會相等。此外，端子連接縱型MOS電晶體2a的最大規格電流(將此設為In〔A〕)是和除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體的各最大規格電流Ia的和相等(In=Ia×(N-1))。從而，半導體裝置1a是將端子連接縱型MOS電晶體2a作為特定縱型MOS電晶體之第1特定半導體裝置。
又，在半導體裝置1a的製品規格書中記載有：當最大規格電流In流動於端子連接縱型MOS電晶體2a，又，最大規格電流Ia流動於除了端子連接縱型MOS電晶體2a以外的N-1個縱型電晶體的每一個時，已決定的N-1個電流路徑各自的傳導電阻(接通電阻)。由於N-1個電流路徑是在電氣上等效，因此傳導電阻(接通電阻，將此設為Ran〔Ω〕)會全部相等。因此，在製品規格書中，有時會避免重複而僅記載1個傳導電阻。此外，對於N個縱型MOS電晶體的每一個，在製品規格書中記載有評估傳導電阻(接通電阻)時的電流值。評估傳導電阻(接通電阻)時的電流值，是對N個縱型MOS電晶體的每一個所規定的最大額 定電流的50%的電流值或該最大額定電流以下的電流值。在評估傳導電阻時，亦可將作為流動於N個縱型MOS電晶體的每一個的電流值而記載於製品規格書的電流值，理解為N個縱型MOS電晶體各自的最大規格電流。又，亦可將製品規格書所記載的N個縱型MOS電晶體各自的最大額定電流，理解為N個縱型MOS電晶體各自的最大規格電流。
此外，為了將N-1個電流路徑設為在電氣上等效，所期望的是，將除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體的面積(將此設為Sa)全部設成相等，且更進一步地，將端子連接縱型MOS電晶體2a的面積(將此設為Sn)設為N個縱型MOS電晶體之中最大的面積(Sn>Sa)。這是因為除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體的最大規格電流全部相等，此外，端子連接縱型MOS電晶體2a的最大規格電流最大的緣故。更進一步來說，所期望的是Sa：Sn=Ia2：In2的關係成立，且所期望的是Sa：Sn=1：(N-1)2的關係成立。又，針對除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體的最大規格電流Ia流動時之作為單體的傳導電阻Ra(Ra=Ran×Sn/(Sa+Sn))、以及端子連接縱型MOS電晶體2a的最大規格電流In=Ia×(N-1)流動時之作為單體的傳導電阻Rn(Rn=Ran×Sa/(Sa+Sn))，所期望的是Ia2：In2=1/Ra：1/Rn成立。藉由像這樣的關係成立，可以在半導體裝置1a中抑制局部的發熱。
另外，在實施形態2中，說明了電池保護系統100是在N-1個電池單元5的正極側具備第1半導體裝置1a，且在負極側具備第2半導體裝置1b的構成。相對於此，實施形態2之電池保護系統亦可為僅在N-1個電池單元5的正極側具備第1半導體裝置1a的構成，亦可為僅在N-1個電池單元5的負極側具備第2半導體裝置1b的構成。
圖26是顯示在N-1個電池單元5的正極側具備第1半導體裝置1a的構成的實施形態2之電池保護系統100a的構成的一例的電路圖。
如圖26所示，電池保護系統100a是從電池保護系統100將電池保護電路50變更為電池保護電路50a，且將充放電控制IC60變更為充電控制IC60a而構成。
又，電池保護電路50a是從電池保護電路50刪除第2半導體裝置1b，且第2端子62的連接目的地從端子連接縱型MOS電晶體2b的1個以上的源極墊變更為N-1個電池單元5的負極而構成。
充電控制IC60a是控制第1半導體裝置1a來控制N-1個電池單元5的充電。
充電控制IC60a是在充電時將第1半導體裝置1a之除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體設為傳導狀態，藉此同時對N-1個電池單元5進行並聯充電。
又，雖然在圖26中未圖示，但充電控制IC60a亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯充電。
充電控制IC60a在充電時偵測到有關於充電的異常的情況下，會將第1半導體裝置1a之除了端子連接縱型MOS電晶體2a以外的N-1個縱型MOS電晶體當中，和已偵測到的異常相關的電池單元5所連接的縱型MOS電晶體從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的充電。
藉此，相當的電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
圖27是顯示在N-1個電池單元5的負極側具備第2半導體裝置1b的構成的實施形態2之電池保護系統100b的構成的一例的電路圖。
如圖27所示，電池保護系統100b是從電池保護系統100將電池保護電路50變更為電池保護電路50b，且將充放電控制IC60變更為放電控制IC60b 而構成。
又，電池保護電路50b是從電池保護電路50刪除第1半導體裝置1a，且第1端子61的連接目的地從端子連接縱型MOS電晶體2a的1個以上的源極墊變更為N-1個電池單元5的正極而構成。
放電控制IC60b是控制第2半導體裝置1b來控制N-1個電池單元5的放電。
放電控制IC60b是在放電時將第2半導體裝置1b之除了端子連接縱型MOS電晶體2b以外的N-1個縱型MOS電晶體設為傳導狀態，藉此同時對N-1個電池單元5進行並聯放電。
又，雖然在圖27中未圖示，放電控制IC60b亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯放電。
放電控制IC60b在放電時偵測到有關於放電的異常的情況下，會將第2半導體裝置1b之除了端子連接縱型MOS電晶體2b以外的N-1個縱型MOS電晶體當中，和已偵測到的異常相關的電池單元5所連接的縱型MOS電晶體從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的充電。
藉此，相當的電池單元5便會受到保護而不會受到有關於放電的異常之不良影響。
(實施形態3)
以下，說明實施形態3之電池保護系統。
[3-1.電池保護系統的構成]
圖28是顯示實施形態3之電池保護系統100c的構成的一例的電路圖。
如圖28所示，電池保護系統100c具備電池保護電路50c與充放電 控制IC60c。
又，電池保護電路50c具備：第1半導體裝置1c、第2半導體裝置1d、N個電池單元5、2N-2個半導體開關裝置9、第1端子61c、第2端子62c、及第3端子63c。
充放電控制IC60c是控制第1半導體裝置1c、第2半導體裝置1d、及2N-2個半導體開關裝置9，來控制N個電池單元5的充放電。
第1半導體裝置1c是在實施形態1中已說明其詳細內容的半導體裝置1，且具備N個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60c來控制。
第2半導體裝置1d是在實施形態1中已說明其詳細內容的半導體裝置1，且具備3個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60c來控制。
2N-2個半導體開關裝置9分別具備互相以汲極區域為共通的2個縱型MOS電晶體，各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60c來控制。
2N-2個半導體開關裝置9分別形成為：當其中一個縱型MOS電晶體成為傳導狀態時，從另一個縱型MOS電晶體的源極電極往其中一個縱型MOS電晶體的源極電極的電流路徑會成為傳導狀態，當另一個縱型MOS電晶體成為傳導狀態時，從其中一個縱型MOS電晶體的源極電極往另一個縱型MOS電晶體的源極電極的電流路徑會成為傳導狀態。
N個電池單元是相互串聯連接。在實施形態3中，在互相串聯連接的N個電池單元當中，除了位於負極側端部的電池單元5a以外的N-1個電池單元5會透過半導體開關裝置9而串聯連接，電池單元5a與在串聯連接中位於電池單元5a的旁邊的電池單元5b會透過第2半導體裝置1d而串聯連接。
第1端子61c是和第1半導體裝置1c所具備的N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2c的1個以上的源極墊、以及第2半導體裝置1d所具備的3個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2d的1個以上的源極墊相連接。
第2端子62c是和N個電池單元5的負極相連接。在實施形態3中，各電池單元5的負極與第2端子62c是透過半導體開關裝置9而連接。
第3端子63c是和相互串聯連接的N個電池單元5當中之位於正極側端部的電池單元5c的正極相連接。
在N個電池單元5當中，除了電池單元5a以外的N-1個電池單元5各自的正極，是和第1半導體裝置1c所具備的N個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2c以外的N-1個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
電池單元5a的正極與電池單元5b的負極各自是和第2半導體裝置1d所具備的3個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2d以外的2個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
[3-2.電池保護系統的動作]
以下，說明上述構成的電池保護系統100c所進行的動作。
圖29A是顯示電池保護系統100c對N個電池單元5進行串聯充電的情形的示意圖。在圖29A中，虛線的箭頭是顯示N個電池單元5的充電路徑。
在串聯充電時，充放電控制IC60c是將N個電池單元5當中除了電池單元5a以外的N-1個電池單元5之間所包夾的N-2個半導體開關裝置9之連接於電池單元5的正極之側的縱型MOS電晶體設為傳導狀態，將第2半導體裝置1d之連接於電池單元5a的正極之側的縱型MOS電晶體設為傳導狀態，將電池單元5a與第2端子62c之間所包夾的半導體開關裝置9之連接於第2端子62c側的縱型 MOS電晶體設為傳導狀態，藉此同時對N個電池單元5進行串聯充電。
充放電控制IC60c在串聯充電時偵測到有關於充電的異常的情況下，例如，會將第2半導體裝置1d之連接於電池單元5a的正極之側的縱型MOS電晶體從傳導狀態變更為非傳導狀態，藉此來停止N個電池單元的充電。
藉此，N個電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。又，在串聯充電時因電池單元5a的負極所連接的半導體開關裝置9之連接於第2端子62c之側的縱型MOS電晶體從傳導狀態切換為非傳導狀態，而使串聯充電停止時，可以從第2半導體裝置1d的端子連接縱型MOS電晶體2d，通過第1端子61c將電池單元5a的正極側的電壓持續供給至外部。
圖29B是顯示電池保護系統100c對N個電池單元5進行放電的情形的示意圖。在圖29B中，各個虛線的箭頭是顯示N個電池單元5各自的放電路徑。
在放電時，充放電控制IC60c是將N個電池單元5的各個負極與第2端子62c之間所包夾的N個半導體開關裝置9之連接於電池單元5的負極之側的縱型MOS電晶體設為傳導狀態，將第2半導體裝置1d的端子連接縱型MOS電晶體2d設為傳導狀態，將第1半導體裝置1c的端子連接縱型MOS電晶體2c設為傳導狀態，藉此同時對N個電池單元5進行並聯放電。
又，雖然在圖29B中未圖示，但充放電控制IC60c亦可選擇性地僅對N個電池單元5當中的1個、或並非全部N個之複數個電池單元5同時進行並聯放電。
充放電控制IC60c在放電時偵測到有關於放電的異常的情況下，例如，會將N個電池單元5的各個負極與第2端子62c之間所包夾的N個半導體開關裝置9當中，和已偵測到的異常相關的電池單元5的負極所連接的半導體開關裝置9之連接於電池單元5的負極之側的縱型MOS電晶體，從傳導狀態變更為非 傳導狀態，藉此來停止相當的電池單元5的放電。
藉此，相當的電池單元5便會受到保護而不會受到有關於放電的異常之不良影響。
圖29C是顯示電池保護系統100c對N個電池單元5進行並聯充電的情形的示意圖。在圖29C中，各個虛線的箭頭是顯示N個電池單元5各自的充電路徑。
在並聯充電時，充放電控制IC60c是將N個電池單元5的各個負極與第2端子62c之間所包夾的N個半導體開關裝置9之連接於第2端子62c之側的縱型MOS電晶體設為傳導狀態，將第2半導體裝置1d之連接於電池單元5a的正極的縱型MOS電晶體設為傳導狀態，將第1半導體裝置1c之除了端子連接縱型MOS電晶體2c以外的N-1個縱型MOS電晶體設為傳導狀態，藉此同時對N個電池單元5進行並聯充電。
又，雖然在圖29C中未圖示，但充放電控制IC60c亦可選擇性地僅對N個電池單元5當中的1個、或並非全部N個之複數個電池單元5同時進行並聯放電。
充放電控制IC60c在並聯充電時偵測到有關於充電的異常的情況下，例如，會將N個電池單元5的各個負極與第2端子62c之間所包夾的N個半導體開關裝置9當中，和已偵測到的異常相關的電池單元5的負極所連接的半導體開關裝置9之連接於第2端子62c之側的縱型MOS電晶體，從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的充電。
藉此，相當的電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
先敘述本實施形態3中的第2半導體裝置1d。在第2半導體裝置1d的製品規格書中決定有3個電流路徑，前述3個電流路徑是在3個縱型MOS電晶 體當中，無論選擇哪2個，都會成為其中一個或另一個出入口縱型MOS電晶體。在本實施形態3中，將連接於電池單元5b的負極的縱型MOS電晶體、以及連接於電池單元5a的正極的縱型MOS電晶體，作為其中一個或另一個出入口縱型MOS電晶體的電流路徑，由於會如圖29A所示地使用於串聯充電，因此會供大電流通電。然而，在將端子連接縱型MOS電晶體2d作為其中一個或另一個出入口縱型MOS電晶體的2個電流路徑中，則都不需要供大電流通電。從而，連接於電池單元5b的負極的縱型MOS電晶體、以及連接於電池單元5a的正極的縱型MOS電晶體的最大規格電流是相等的(將此設為Ia〔A〕)，且比端子連接縱型MOS電晶體2d的最大規格電流(將此設為It〔A〕)更大(Ia>It)。
在第2半導體裝置1d的製品規格書中，記載有規定的3個電流路徑中之各自的傳導電阻(接通電阻)。在將連接於電池單元5b的負極的縱型MOS電晶體、以及連接於電池單元5a的正極的縱型MOS電晶體，作為其中一個或另一個出入口縱型MOS電晶體的電流路徑中，記載有Ia流動時的傳導電阻(接通電阻，將此設為Raa〔Ω〕)。又，在將連接於電池單元5b的負極的縱型MOS電晶體與端子連接縱型MOS電晶體2d，作為其中一個或另一個出入口縱型MOS電晶體的電流路徑中，記載有It流動時的傳導電阻(接通電阻，將此設為Rat〔Ω〕)。同樣地，在將連接於電池單元5a的正極的縱型MOS電晶體與端子連接縱型MOS電晶體2d，作為其中一個或另一個出入口縱型MOS電晶體的電流路徑中，記載有It流動時的傳導電阻(接通電阻，Rat[Ω])。由於將端子連接縱型MOS電晶體2d作為其中一個或另一個出入口縱型MOS電晶體的2個電流路徑是等效的，因此在製品規格書中有時會避免重複而僅記載1個傳導電阻。此外，對於3個縱型MOS電晶體的每一個，在製品規格書中記載有評估傳導電阻(接通電阻)時的電流值。評估傳導電阻(接通電阻)時的電流值，是對3個縱型MOS電晶體的每一個所規定的最大額定電流的50%的電流值或該最大額定電流以下的電流值。在評估 傳導電阻時，亦可將作為流動於3個縱型MOS電晶體的每一個的電流值而記載於製品規格書的電流值，理解為3個縱型MOS電晶體各自的最大規格電流。又，將製品規格書所記載的3個縱型MOS電晶體各自的最大額定電流，理解為3個縱型MOS電晶體各自的最大規格電流亦無妨。
所期望的是，供大電流通電之連接於電池單元5b的負極的縱型MOS電晶體、以及連接於電池單元5a的正極的縱型MOS電晶體，分別具有相同的面積(將此設為Sa)，此外，將不需要供大電流流動的端子連接縱型MOS電晶體2d的面積(將此設為St)，設為在3個縱型MOS電晶體之中最小的面積(St<Sa)。更進一步來說，所期望的是Sa：St=Ia2：It2的關係成立。又，針對當最大規格電流Ia流動於連接於電池單元5b的負極的縱型MOS電晶體、以及連接於電池單元5a的正極的縱型MOS電晶體時，作為各個縱型MOS電晶體單體的傳導電阻Ra(Ra=Raa/2)、以及端子連接縱型MOS電晶體2d之最大規格電流It流動時之作為單體的傳導電阻Rt(Rt=Rat×Sa/(Sa+Sn))，所期望的是Ia2：It2=1/Ra：1/Rt成立。藉由像這樣的關係成立，可以在第2半導體裝置1d中抑制局部的發熱。
[3-3.電池保護電路的具體例]
以下，針對電池保護電路50c的具體例，一邊和習知例比較，一邊使用圖式來說明。
圖30A、圖31A、圖32A是顯示利用半導體裝置1之實施形態3之電池保護電路的具體例的電路圖。
圖30B、圖31B、圖32B是顯示未利用半導體裝置1，亦即僅以半導體開關裝置9來構成電路之習知例的電池保護電路的具體例的電路圖。
圖30A是顯示可以實現2個電池單元5的串聯充電與並聯放電之實施形態3之電池保護電路的一例即第1揭示例的電路圖，圖30B是顯示可以實現同樣的功能之習知例的電池保護電路的一例即第1習知例的電路圖。
藉由比較圖30A與圖30B可得知，第1揭示例和第1習知例相較之下可以用更少的零件數量來實現同樣的功能。
圖31A是顯示可以實現3個電池單元5的串聯充電與並聯放電之實施形態3之電池保護電路的一例即第2揭示例的電路圖，圖31B是顯示可以實現同樣的功能之習知例的電池保護電路的一例即第2習知例的電路圖。
藉由比較圖31A與圖31B可得知，第2揭示例和第2習知例相較之下可以用更少的零件數量來實現同樣的功能。
圖32A是顯示可以實現4個電池單元5的串聯充電與並聯放電之實施形態3之電池保護電路的一例即第3揭示例的電路圖，圖32B是顯示可以實現同樣的功能之習知例的電池保護電路的一例即第3習知例的電路圖。
藉由比較圖32A與圖32B可得知，第3揭示例和第3習知例相較之下可以用更少的零件數量來實現同樣的功能。
以下，使用圖式來說明第2揭示例中的代表性的動作。
圖33A是顯示第2揭示例之電池保護電路50ca對3個電池單元5進行串聯充電的情形的示意圖。
如圖33A所示，電池保護電路50ca是對第3端子63c施加15V，且使第2端子62c接地，藉此可以一邊對電池單元5cc、電池單元5cb、及電池單元5ca進行串聯充電，一邊從第1端子61c將電池單元5ca的正極側的電壓供給至外部。
圖33B是顯示電池保護電路50ca停止3個電池單元5的串聯充電，而開始從第1端子61c將電池單元5ca的正極側的電壓往外部供給的情形的示意圖。
圖33C是顯示電池保護電路50ca對電池單元5ca充電的情形的示意圖。
如圖33C所示，電池保護電路50ca是對第3端子63c施加5V，且使第2端子62c接地，藉此可以一邊對電池單元5ca充電，一邊從第1端子61c將電池單元5ca的正極側的電壓供給至外部。
圖33D是顯示電池保護電路50ca對3個電池單元5進行並聯放電的情形的示意圖。
(實施形態4)
以下，說明實施形態4之電池保護系統。
[4-1.電池保護系統的構成]
圖34是顯示實施形態4之電池保護系統100d的構成的一例的電路圖。
如圖34所示，電池保護系統100d具備電池保護電路50d與充放電控制IC60d。
又，電池保護電路50d具備：第1半導體裝置1e、第2半導體裝置1f、N-1個電池單元5、2N-4個半導體開關裝置9、第1端子61d、第2端子62d、及第3端子63d。
充放電控制IC60d是控制第1半導體裝置1e、第2半導體裝置1f、及2N-4個半導體開關裝置9，來控制N-1個的電池單元5的充放電。
第1半導體裝置1e是在實施形態1中已說明其詳細內容的半導體裝置1，且具備N個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60d來控制。
第2半導體裝置1f是在實施形態1中已說明其詳細內容的半導體裝置1，且具備3個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由充放電控制IC60d來控制。
2N-4個半導體開關裝置9是藉由充放電控制IC60d來控制。
N-1個電池單元是相互串聯連接。在實施形態4中，在互相串聯連接的N-1個電池單元當中，除了位於負極側端部的電池單元5d以外的N-2個電池單元5會透過半導體開關裝置9而串聯連接，電池單元5d與在串聯連接中位於電池單元5d的旁邊的電池單元5e會透過第2半導體裝置1f而串聯連接。
第1端子61d是和第1半導體裝置1e所具備的N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2e的1個以上的源極墊、以及第2半導體裝置1f所具備的3個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體2f的1個以上的源極墊相連接。
第2端子62d是和N-1個電池單元5的負極相連接。在實施形態4中，各電池單元5的負極與第2端子62d是透過半導體開關裝置9而連接。
第3端子63d是和相互串聯連接的N-1個電池單元5當中之位於正極側端部的電池單元5f相連接。
N-1個電池單元5各自的正極是和第1半導體裝置1e所具備的N個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2e以外的N-1個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
電池單元5d的正極與電池單元5e的負極各自是和第2半導體裝置1f所具備的3個縱型MOS電晶體當中之除了端子連接縱型MOS電晶體2f以外的2個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
[4-2.電池保護系統的動作]
以下，說明上述構成的電池保護系統100d所進行的動作。
圖35A是顯示電池保護系統100d對N-1個電池單元5進行串聯充電的情形的示意圖。在圖35A中，虛線的箭頭是N-1個電池單元5的充電路徑。
在串聯充電時，充放電控制IC60d是將N-1個電池單元5當中除了電池單元5d以外的N-2個電池單元5之間所包夾的N-3個半導體開關裝置9之連接 於電池單元5的正極之側的縱型MOS電晶體設為傳導狀態，將第2半導體裝置1f之連接於電池單元5d的正極之側的縱型MOS電晶體設為傳導狀態，將電池單元5d與第2端子62d之間所包夾的半導體開關裝置9之連接於第2端子62d之側的縱型MOS電晶體設為傳導狀態，藉此同時對N-1個電池單元5進行串聯充電。
充放電控制IC60d在串聯充電時偵測到有關於充電的異常的情況下，例如，會將第2半導體裝置1f之連接於電池單元5d的正極之側的縱型MOS電晶體從傳導狀態變更為非傳導狀態，藉此來停止N-1個電池單元的充電。
藉此，N-1個電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
圖35B是顯示電池保護系統100d對N-1個電池單元5進行放電的情形的示意圖。在圖35B中，各個虛線的箭頭是顯示N-1個電池單元5各自的放電路徑。
在放電時，充放電控制IC60d是將N-1個電池單元5的各個負極與第2端子62d之間所包夾的N-1個半導體開關裝置9之連接於電池單元5的負極之側的縱型MOS電晶體設為傳導狀態，將第1半導體裝置1e的端子連接縱型MOS電晶體2e設為傳導狀態，藉此同時對N-1個電池單元5進行並聯放電。
又，雖然在圖35B中未圖示，但充放電控制IC60d亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯放電。
充放電控制IC60d在放電時偵測到有關於放電的異常的情況下，例如，會將N-1個電池單元5的各個負極與第2端子62d之間所包夾的N-1個半導體開關裝置9當中，和已偵測到的異常相關的電池單元5的負極所連接的半導體開關裝置9之連接於電池單元5的負極之側的縱型MOS電晶體，從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的放電。
藉此，相當的電池單元5便會受到保護而不會受到有關於放電的異常之不良影響。
圖35C是顯示電池保護系統100d對N-1個電池單元5進行並聯充電的情形的示意圖。在圖35C中，各個虛線的箭頭是顯示N-1個電池單元5各自的充電路徑。
在並聯充電時，充放電控制IC60d是將N-1個電池單元5的各個負極與第2端子62d之間所包夾的N-1個半導體開關裝置9之連接於第2端子62d之側的縱型MOS電晶體設為傳導狀態，將第1半導體裝置1e之除了端子連接縱型MOS電晶體2e以外的N-1個縱型MOS電晶體設為傳導狀態，藉此同時對N-1個電池單元5進行並聯充電。
又，雖然在圖35C中未圖示，但充放電控制IC60d亦可選擇性地僅對N-1個電池單元5當中的1個、或並非全部N-1個之複數個電池單元5同時進行並聯充電。
充放電控制IC60d在並聯充電時偵測到有關於充電的異常的情況下，例如，會將N-1個電池單元5的各個負極與第2端子62d之間所包夾的N-1個半導體開關裝置9當中，和已偵測到的異常相關的電池單元5的負極所連接的半導體開關裝置9之連接於第2端子62d之側的縱型MOS電晶體，從傳導狀態變更為非傳導狀態，藉此來停止相當的電池單元5的充電。
藉此，相當的電池單元5便會受到保護而不會受到有關於充電的異常之不良影響。
[4-3.電池保護電路的具體例]
以下，針對電池保護電路50d的具體例，一邊和習知例比較，一邊使用圖式來說明。
圖36、圖39、圖40是顯示利用半導體裝置1之實施形態4之電池保 護電路的具體例的電路圖。
圖36是顯示可以實現2個電池單元5的串聯充電與並聯放電之實施形態4之電池保護電路的一例即第4揭示例的電路圖。圖30B所示的第1習知例是具有同樣功能之未利用半導體裝置1的電池保護電路的例子。
藉由比較圖36與圖30B可得知，第4揭示例和第1習知例相較之下可以用更少的零件數量來實現同樣的功能。
圖37A與圖37B是第4揭示例中的第1半導體裝置1的平面圖的一例。
如圖37A與圖37B所示，第1半導體裝置1中的端子連接縱型MOS電晶體的面積S1、以及另外2個縱型MOS電晶體的面積S2與S3的關係較理想的是S1：S2：S3=4：1：1。
圖38A與圖38B是第4揭示例中的第2半導體裝置1的平面圖的一例。
如圖38A與圖38B所示，較理想的是，第2半導體裝置1中的端子連接縱型MOS電晶體的面積S1是比另外2個縱型MOS電晶體的面積S2與S3更小，且另外2個縱型MOS電晶體的面積S2與S3是相等的。
圖39是顯示可以實現3個電池單元5的串聯充電與並聯放電之實施形態4之電池保護電路的一例即第5揭示例的電路圖。圖31B所示的第2習知例是具有同樣功能之未利用半導體裝置1的電池保護電路的例子。
藉由比較圖39與圖31B可得知，第5揭示例和第2習知例相較之下可以用更少的零件數量來實現同樣的功能。
圖40是顯示可以實現4個電池單元5的串聯充電與並聯放電之實施形態4之電池保護電路的一例即第6揭示例的電路圖。圖32B所示的第3習知例是具有同樣功能之未利用半導體裝置1的電池保護電路的例子。
藉由比較圖40與圖32B可得知，第6揭示例和第3習知例相較之下可以用更少的零件數量來實現同樣的功能。
以下，使用圖式來說明第5揭示例中的代表性的動作。
圖41A是顯示第5揭示例之電池保護電路50da對3個電池單元5進行串聯充電的情形的示意圖。
如圖41A所示，電池保護電路50da是對第3端子63d施加15V，且使第2端子62d接地，藉此可以一邊對電池單元5dc、電池單元5db、及電池單元5da進行串聯充電，一邊從第1端子61d將電池單元5da的正極側的電壓供給至外部。
圖41B是顯示電池保護電路50da停止3個電池單元5的串聯充電，而開始從第1端子61d將電池單元5da的正極側的電壓往外部供給的情形的示意圖。
圖41C是顯示電池保護電路50da對電池單元5da充電的情形的示意圖。
如圖41C所示，電池保護電路50da是對第3端子63d施加5V，且使第2端子62d接地，藉此可以一邊對電池單元5da充電，一邊從第1端子61d將電池單元5da的正極側的電壓供給至外部。
圖41D是顯示電池保護電路50da對3個電池單元5進行並聯放電的情形的示意圖。
(實施形態5)
以下，說明實施形態5之電池保護系統。
圖42是顯示實施形態5之電池保護系統100e的構成的一例的電路圖。
如圖42所示，電池保護系統100e具備電池保護電路50e、電池單 元5、及電源管理電路80。電源管理電路80具備具有供電功能的IC，前述IC是對連接於此電源管理電路80之未圖示的本體機器的功能電路供給電力。另外，本體機器的功能電路為例如Bluetooth(註冊商標)電路、Wi-Fi(註冊商標)電路、LiDAR電路等之功能電路。
又，電池保護電路50e具備：第1半導體裝置1ea、第2半導體裝置1eb、保護IC70ea、保護IC70eb、第1端子71、第2端子72、第3端子73、第4端子74、第5端子75、及第6端子76。
保護IC70ea是依據電池單元5的電壓來控制第1半導體裝置1ea，來控制電池單元5的充放電。
保護IC70eb是依據電池單元5的電壓來控制第2半導體裝置1eb，來控制電池單元5的充放電。
第1半導體裝置1ea是在實施形態1中已說明其詳細內容的半導體裝置1當中之具備特定縱型MOS電晶體的類型的第2特定半導體裝置1。第1半導體裝置1ea具備3個縱型MOS電晶體，其中1個為特定縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由保護IC70ea來控制。亦可只有特定縱型MOS電晶體是被接收特定縱型MOS電晶體的輸出電壓的電源管理電路80內的IC控制為傳導狀態與非傳導狀態。
第2半導體裝置1eb是在實施形態1中已說明其詳細內容的半導體裝置1當中之具備特定縱型MOS電晶體的類型的第2特定半導體裝置1。第1半導體裝置1eb具備3個縱型MOS電晶體，其中1個為特定縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由保護IC70eb來控制。亦可只有特定縱型MOS電晶體是被接收特定縱型MOS電晶體的輸出電壓的電源管理電路80內的IC控制為傳導狀態與非傳導狀態。
第1端子71是和第1半導體裝置1ea的特定縱型MOS電晶體的源極 墊相連接。另外，亦可在第1半導體裝置1ea的特定縱型MOS電晶體的源極墊與第1端子71之間，具備限制電流的電阻器。
第2端子72是和第1半導體裝置1ea所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接。另外，亦可在第1半導體裝置1ea的特定縱型MOS電晶體的源極墊與第2端子72之間，具備限制電流的電阻器。
第3端子73是和第1半導體裝置1ea所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接。
第4端子74是和第2半導體裝置1eb的特定縱型MOS電晶體的源極墊相連接。
第5端子75是和第2半導體裝置1eb所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接。
第6端子76是和第2半導體裝置1eb所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接。
電池單元5的正極是連接於第3端子73，負極是連接於第6端子76。
電源管理電路80是連接於第1端子71、第2端子72、第4端子74、及第5端子75，並且通過第2端子72與第5端子75，透過電池保護電路50e，在充電時使充電電流流動至電池單元5，在放電時從電池單元5接收放電電流。又，電源管理電路80是通過第1端子71與第4端子74，來接收可以監控電池單元5的電壓之程度的電流。
另外，在實施形態5中，雖然說明了在電池保護系統100e中電池保護電路50e具備保護IC70ea與保護IC70eb，但電池保護系統100e並不一定要限定為電池保護電路50e具備保護IC70ea與保護IC70eb的構成。
電池保護系統100e亦可為例如在電池保護電路50e的外部具備保護IC70ea與保護IC70eb的構成。
(實施形態6)
以下，說明實施形態6之電池保護系統。
圖43是顯示實施形態6之電池保護系統100f的構成的一例的電路圖。
如圖43所示，電池保護系統100f具備電池保護電路50f、電池單元5、及電源管理電路80f。電源管理電路80f具備具有供電功能的IC，前述IC是對連接於此電源管理電路80f之未圖示的本體機器的功能電路供給電力。
另外，本體機器的功能電路為例如Bluetooth(註冊商標)電路、Wi-Fi(註冊商標)電路、LiDAR電路等之功能電路。
又，電池保護電路50f具備第1半導體裝置1fa、半導體開關裝置9、保護IC70fa、保護IC70fb、第1端子71f、第2端子72f、第3端子73f、及第4端子74f。
保護IC70fa是依據電池單元5的電壓來控制第1半導體裝置1fa，來控制電池單元5的充放電。
保護IC70fb是依據電池單元5的電壓來控制半導體開關裝置9，來控制電池單元5的充放電。
第1半導體裝置1fa是在實施形態1中已說明其詳細內容的半導體裝置1當中之具備特定縱型MOS電晶體的類型的第2特定半導體裝置1。第1半導體裝置1fa具備3個縱型MOS電晶體，其中1個為特定縱型MOS電晶體。各縱型 MOS電晶體的傳導狀態與非傳導狀態是藉由保護IC70fa來控制。經由特定縱型MOS電晶體的電流路徑是使用於以比一般的充電電流更小的電流來對電池單元5進行充電時。又，經由特定縱型MOS電晶體的電流路徑是使用於從電池單元5以比一般的放電電流更小的電流來進行放電時。所謂小的電流，亦可為藉由特定縱型MOS電晶體的傳導電阻、或特定縱型MOS電晶體的源極墊側所具備的電阻器而調整的電流，亦可為對施加於特定縱型MOS電晶體的閘極墊的電壓進行脈衝上的控制而調整的電流。
半導體開關裝置9是被保護IC70fb控制各縱型MOS電晶體的傳導狀態與非傳導狀態。
第1端子71f是和第1半導體裝置1fa所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊的每一個相連接。另外，在第1端子71f與第1半導體裝置1fa之間亦可有感測電阻或其他電池保護電路。
第2端子72f是和第1半導體裝置1fa所具備的3個縱型MOS電晶體當中，除了特定縱型MOS電晶體以外的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
第3端子73f是和半導體開關裝置9所具備的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接。
第4端子74f是和半導體開關裝置9所具備的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接。
電池單元5的正極是連接於第1端子71f，負極是連接於第3端子73f。
電源管理電路80f是連接於第2端子72f與第4端子74f，並且通過第2端子72f與第4端子74f，透過電池保護電路50f，在充電時使充電電流流動至電 池單元5，在放電時從電池單元5接收放電電流。
另外，在實施形態6中，雖然說明了在電池保護系統100f中電池保護電路50f具備保護IC70fa與保護IC70fb，但電池保護系統100f並不一定要限定為電池保護電路50f具備保護IC70fa與保護IC70fb的構成。
電池保護系統100f亦可為例如在電池保護電路50f的外部具備保護IC70fa與保護IC70fb的構成。
(實施形態7)
以下，說明實施形態7之電池保護系統。
圖44是顯示實施形態7之電池保護系統100g的構成的一例的電路圖。
如圖44所示，電池保護系統100g具備電池保護電路50g、X(X為1以上的整數)個電池單元5、Y(Y為2以上的整數)個電源管理電路80g。電源管理電路80g具備具有供電功能的IC，前述IC是對連接於此電源管理電路80g之未圖示的本體機器的功能電路供給電力。
另外，本體機器的功能電路為例如Bluetooth(註冊商標)電路、Wi-Fi(註冊商標)電路、LiDAR電路等之功能電路。
又，電池保護電路50g具備第1半導體裝置1ga、第2半導體裝置1gb、保護IC70ga、保護IC70gb、X個第1端子71g、Y個第2端子72g、第3端子73g、及Y個第4端子74g。
保護IC70ga是依據X個電池單元5的各電壓來控制第1半導體裝置1ga，來控制X個電池單元5的充放電。
保護IC70gb是依據X個電池單元5的各電壓來控制第2半導體裝置1gb，來控制X個電池單元5的充放電。
第1半導體裝置1ga是在實施形態1中已說明其詳細內容的半導體 裝置1，且具備X+Y個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由保護IC70ga來控制。
第2半導體裝置1gb是在實施形態1中已說明其詳細內容的半導體裝置1，且具備1+Y個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由保護IC70gb來控制。
X個第1端子71g是分別與第1半導體裝置1ga所具備的X+Y個縱型MOS電晶體當中的X個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
Y個第2端子72g是分別與第1半導體裝置1ga所具備的X+Y個縱型MOS電晶體當中之除了上述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
第3端子73g是和第2半導體裝置1gb所具備的1+Y個縱型MOS電晶體當中的1個縱型MOS電晶體的1個以上的源極墊相連接。
Y個第4端子74g是分別與第2半導體裝置1gb所具備的1+Y個縱型MOS電晶體當中之除了上述1個縱型MOS電晶體以外的Y個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
X個電池單元5的各個正極是連接於X個第1端子71g的每一個，各個負極是連接於第3端子73g。
Y個電源管理電路80g是分別連接於Y個第2端子72g的每一個以及Y個第4端子74g的每一個，且通過Y個第2端子72g當中的1個與Y個第4端子74g當中的1個，透過電池保護電路50g，在充電時使充電電流流至X個電池單元5當中的至少1個電池單元5，在放電時從X個電池單元5當中的至少1個電池單元5接收放電電流。
上述構成的電池保護系統100g可以實現利用了Y個電源管理電路80g之X個電池單元5的充放電。
例如，當1個電源管理電路80g所供給的充電電流為6A的情況下，由於在半導體裝置1gb所具備的1+Y個縱型MOS電晶體當中，與第3端子73g連接的縱型MOS電晶體中會有(6A×Y)A的電流流動，因此在半導體裝置1gb所具備的1+Y個縱型MOS電晶體當中，和與第4端子74g連接的縱型MOS電晶體1個相較之下，與第3端子73g連接的縱型MOS電晶體是在半導體裝置的平面視角下具有(6A×Y)的平方倍的面積，藉此即可以避免局部的發熱，而能夠以最適當的大小來實現半導體裝置1gb。
又，當保護IC70ga或保護IC70gb偵測到X個電池單元5的任一者之有關於充電的異常或有關於放電的異常之情況下，上述構成的電池保護系統100g會藉由控制第1半導體裝置1ga或第2半導體裝置1gb，來停止相當的電池單元5的充電或放電。
藉此，相當的電池單元5便會受到保護而不會受到有關於充電的異常或有關於放電的異常之不良影響。
另外，在實施形態7中，雖然說明了在電池保護系統100g中電池保護電路50g具備保護IC70ga與保護IC70gb，但電池保護系統100g並不一定要限定為電池保護電路50g具備保護IC70ga與保護IC70gb的構成。
電池保護系統100g亦可為例如在電池保護電路50g的外部具備保護IC70ga與保護IC70gb的構成。
(實施形態8)
以下，說明實施形態8之電源管理系統。
圖45是顯示實施形態8之電源管理系統200的構成的一例的電路圖。
如圖45所示，電源管理系統200具備電源管理電路51、及X(X為1以上的整數)個外部電路8(對應於圖45中的外部電路8a~外部電路8d)。
又，電源管理電路51具備第1半導體裝置1h、Y(Y為2以上的整數)個電路6(對應於圖45中的電路6a~電路6d)、控制部7、及X個端子71h。
控制部7是控制第1半導體裝置1h，來控制X個外部電路8與Y個電路6的連接狀態。
第1半導體裝置1h是在實施形態1中已說明其詳細內容的半導體裝置1，且具備X+Y個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由控制部7來控制。
X個端子71h是分別與第1半導體裝置1h所具備的X+Y個縱型MOS電晶體當中的X個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
Y個電路6是分別與第1半導體裝置1h所具備的X+Y個縱型MOS電晶體當中之除了上述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的1個以上的源極墊的每一個相連接。在實施形態8中，第1半導體裝置1h所具備的X+Y個縱型MOS電晶體當中的上述Y個縱型MOS電晶體的1個以上的源極墊的每一個是連接於Y個電路6的各電源端子。
Y個電路6連接有例如Bluetooth(註冊商標)電路、Wi-Fi(註冊商標)電路、LiDAR電路等之本體機器的功能電路、將供給電力轉換為可對電池單元充電的電壓之電壓轉換電路、或附有本體機器的保護功能電路的電池單元等。各電路6是相電源分離，並且透過半導體裝置1而相互連接。
X個外部電路8是分別與X個端子71h的每一個相連接。在實施形態8中，X個外部電路8是電源供給源電路或電源接收目的地電路，X個端子71h的每一個是連接於電源供給源電路或電源接收目的地電路即X個外部電路8的電源端子。
X個外部電路8，作為電源供給源電路，例如為AC轉接器、USB5V電路、無線充電器等，作為電源接收目的地電路，例如為外部元件等。
上述構成的電源管理系統200可以實現下述電源供給：從X個外部電路8當中的電源供給源電路對Y個電路6的任一者之電源供給、以及從Y個電路6的任一者對X個外部電路8當中的電源接收目的地電路之電源供給。當從外部電路8以可對電池單元充電的電壓來供給充電電流的情況下，是透過半導體裝置1h而直接將充電電流供給至具備附有電池保護功能的電池單元的電路6，藉此可以實現避免通過電壓轉換電路時發生的電力損失之高效率充電。當要從外部電路8以無法對電池單元充電的電壓來供給充電電流的情況下，並不會直接對具備附有電池保護功能的電池單元的電路6進行充電，而是會透過半導體裝置1h，將該電壓供給至具備轉換電壓的功能的電路6，而轉換成可以供給至電池單元的電壓。之後，充電電流是以可以供給至電池單元的電壓來供給至具備附有電池保護功能的電池單元的電路6。
此外，在實施形態8中，雖然說明了在電源管理系統200中電源管理電路51具備控制部7，但是電源管理系統200並不一定要限定為電源管理電路51具備控制部7的構成。
電源管理系統200亦可為例如在電源管理電路51的外部具備控制部7的構成。
(實施形態9)
以下，說明實施形態9之電源管理系統。
圖46是顯示實施形態9之電源管理系統200a的構成的一例的電路圖。
如圖46所示，電源管理系統200a具備電源管理電路51a與電源電路8e。
又，電源管理電路51a具備第1半導體裝置1i、Y(Y為2以上的整數)個電路6a(對應於圖46中的電路6aa~電路6ad)、控制部7a、DC/DC電路90、及 端子71i。
DC/DC電路90是將電源電路8e的輸出電壓轉換為Y個電路6a要利用的電壓。
控制部7a是控制第1半導體裝置1i，來控制DC/DC電路90與Y個電路6的連接狀態。
第1半導體裝置1i是在實施形態1中已說明其詳細內容的半導體裝置1，且具備1+Y個縱型MOS電晶體。各縱型MOS電晶體的傳導狀態與非傳導狀態是藉由控制部7a來控制。
端子71i是連接於DC/DC電路90的其中一個的端子(電壓輸入端子)。
DC/DC電路90的另一個端子(電壓輸出端子)是和第1半導體裝置1i所具備的1+Y個縱型MOS電晶體當中的1個縱型MOS電晶體的1個以上的源極墊的每一個相連接。
Y個電路6a是分別與第1半導體裝置1i所具備的1+Y個縱型MOS電晶體當中之除了上述1個縱型MOS電晶體以外的Y個縱型MOS電晶體的1個以上的源極墊的每一個相連接。在實施形態9中說明：第1半導體裝置1i所具備的1+Y個縱型MOS電晶體當中的上述Y個縱型MOS電晶體的1個以上的源極墊的每一個是連接於Y個電路6a的各電源端子。
Y個電路6a為例如Bluetooth(註冊商標)電路、Wi-Fi(註冊商標)電路、LiDAR電路等之與其他電路已電源分離的電路。
電源電路8e是連接於端子71i，而對端子71i輸出電壓。
上述構成的電源管理系統200a，可以將DC/DC電路90所轉換的電壓，限定地供給至Y個電路6a當中需要供給電壓的電路6a。
藉此，可以抑制Y個電路6a所造成的電力消耗。
(補充說明)
以上，針對本揭示的一態樣之半導體裝置、電池保護電路、及電源管理電路，依據實施形態1~實施形態9進行了說明，但本揭示並不限定於這些實施形態。只要不脫離本揭示的主旨，將本發明所屬技術領域中具有通常知識者可思及的各種變形施行於這些實施形態、或組合不同的實施形態中的構成要素來建構的形態，亦可包含於本揭示的1個或複數個態樣的範圍內。
產業上之可利用性
本揭示可廣泛地利用於半導體裝置、電池保護電路、及電源管理電路等。
1:半導體裝置
111a,111b,111c,111d,111e:第1源極墊
119:第1閘極墊(閘極墊)
121a,121b,121c,121d,121e:第2源極墊
129:第2閘極墊(閘極墊)
131a,131b:第3源極墊
139:第3閘極墊(閘極墊)
A1,A2,A3:區域
I-I:線
x,y,z:箭頭

Claims (22)

  1. 一種半導體裝置，是可以進行倒裝組裝之晶片尺寸封裝型的半導體裝置，其具備：半導體層；及N(N為3以上的整數)個縱型MOS電晶體，形成在前述半導體層內，前述N個縱型MOS電晶體的每一個在前述半導體層的上表面具有：閘極墊，電連接於該縱型MOS電晶體的閘極電極；及1個以上的源極墊，電連接於該縱型MOS電晶體的源極電極，前述半導體層具有半導體基板，前述半導體基板是作為前述N個縱型MOS電晶體的共通汲極區域來發揮功能，前述半導體層的平面視角下之前述N個縱型MOS電晶體各自的面積，是因應於前述N個縱型MOS電晶體各自的最大規格電流，最大規格電流越大則前述面積越大，前述半導體層的平面視角下之前述N個縱型MOS電晶體各自的面積，是和前述N個縱型MOS電晶體各自的最大規格電流的平方成比例。
  2. 如請求項1之半導體裝置，其中前述N個縱型MOS電晶體各自之最大規格電流流動時的傳導電阻，是和前述N個縱型MOS電晶體各自的最大規格電流的平方成反比。
  3. 如請求項1或2之半導體裝置，其中前述N個縱型MOS電晶體當中的1個為特定縱型MOS電晶體，前述特定縱型MOS電晶體的最大規格電流，是與前述N個縱型MOS電晶體當中的K(K為2以上且N-1以下的整數)個縱型MOS電晶體的最大規格電流的和相等。
  4. 如請求項1或2之半導體裝置，其中前述N個縱型MOS電晶體當 中的至少1個為特定縱型MOS電晶體，前述特定縱型MOS電晶體是所具有的前述1個以上的源極墊為1個源極墊，在前述半導體層的平面視角下，前述至少1個特定縱型MOS電晶體各自所具有的前述閘極墊及前述1個源極墊為正圓形，在前述N個縱型MOS電晶體各自所具有的前述閘極墊及前述1個以上的源極墊之中，不存在有面積明顯比前述至少1個特定縱型MOS電晶體各自所具有的前述閘極墊及前述1個源極墊更小的閘極墊及源極墊。
  5. 如請求項1或2之半導體裝置，其中前述半導體裝置是在前述半導體層的平面視角下為矩形，在前述N個縱型MOS電晶體當中，位於由規格所決定的1個以上的電流路徑各自中的該電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰。
  6. 如請求項5之半導體裝置，其中前述半導體裝置是在前述半導體層的平面視角下為長方形，在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線，是平行於前述半導體裝置的長邊。
  7. 如請求項5之半導體裝置，其中在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線，相對於前述半導體裝置的4個邊的任一者皆不平行。
  8. 如請求項5之半導體裝置，其中在前述半導體層的平面視角下，前述1個以上的電流路徑各自中的前述第1出入口縱型MOS電晶體與前述第 2出入口縱型MOS電晶體的交界線，是由與前述半導體裝置的4個邊當中的第1邊平行的線段、以及與正交於前述第1邊的第2邊平行的線段交互連接而形成。
  9. 如請求項1或2之半導體裝置，其中在前述N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的該第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第2電流路徑中的該第2電流路徑的入口或出口的前述第1出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第3電流路徑中的該第3電流路徑的入口或出口的前述第2出入口縱型MOS電晶體、以及位於出口或入口的前述第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，前述第3出入口縱型MOS電晶體的前述閘極墊是位於前述第1出入口縱型MOS電晶體與前述第2出入口縱型MOS電晶體的交界線的延長線上。
  10. 如請求項1或2之半導體裝置，其中在前述N個縱型MOS電晶體當中，位於由規格所決定的第1電流路徑中的該第1電流路徑的入口或出口的第1出入口縱型MOS電晶體、以及位於出口或入口的第2出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，在前述N個縱型MOS電晶體當中，位於由前述規格所決定的第2電流路徑中的該第2電流路徑的入口或出口的前述第2出入口縱型MOS電晶體、以及位於出口或入口的第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰， 由前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體所決定的電流路徑，並不相當於由前述規格所決定的電流路徑的任一者，前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體，是在前述半導體層的平面視角下互相相鄰，前述第3出入口縱型MOS電晶體的前述閘極墊，和前述第2出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體的交界線相較之下，更位於前述第1出入口縱型MOS電晶體與前述第3出入口縱型MOS電晶體的交界線的附近。
  11. 如請求項1或2之半導體裝置，其更在前述半導體層的上表面具備電連接於前述半導體基板的汲極墊。
  12. 一種電池保護電路，其具備：如請求項1之半導體裝置；第1端子，和前述半導體裝置所具備的前述N個縱型MOS電晶體當中的1個端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；及N-1個電池單元，正極與負極當中的一者的第1極，是和前述半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述N-1個電池單元中的前述第1極的極性是相同的。
  13. 一種電池保護電路，其具備：如請求項1之第1半導體裝置；第2半導體裝置，為如請求項1之第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N-1個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體 裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接；第2端子，和前述N-1個電池單元的負極相連接；及第3端子，和前述N-1個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，在前述N-1個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
  14. 一種電池保護電路，其具備：如請求項1之第1半導體裝置；第2半導體裝置，為如請求項1之第2半導體裝置，所具備的縱型MOS電晶體的數量為3個；N個電池單元，互相串聯連接；第1端子，和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中的1個第1端子連接縱型MOS電晶體的前述1個以上的源極墊、以及前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中的1個第2端子連接縱型MOS電晶體的前述1個以上的源極墊相連接； 第2端子，和前述N個電池單元的負極相連接；及第3端子，和前述N個電池單元當中位於前述串聯連接中的正極側端部的電池單元的正極相連接，前述N個電池單元當中之除了位於前述串聯連接中的負極側端部的第1電池單元以外的N-1個電池單元各自的正極，是和前述第1半導體裝置所具備的前述N個縱型MOS電晶體當中之除了前述第1端子連接縱型MOS電晶體以外的N-1個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，在前述N個電池單元當中，位於前述串聯連接中的負極側端部的第1電池單元的正極、以及在前述N個電池單元當中，在前述串聯連接中位於前述第1電池單元的旁邊的第2電池單元的負極，各自是和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中之除了前述第2端子連接縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第1電池單元與前述第2電池單元是透過前述第2半導體裝置而串聯連接。
  15. 一種電池保護電路，其具備：第1半導體裝置，為如請求項4之第1半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第2半導體裝置，為如請求項4之第2半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述第1半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；第2端子及第3端子，和前述第1半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接； 第4端子，和前述第2半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊相連接；及第5端子及第6端子，和前述第2半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述第3端子是用於和1個以上的電池單元的正極相連接的端子，前述第6端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第1端子、前述第2端子、前述第4端子、及前述第5端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第5端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
  16. 一種電池保護電路，其具備：半導體裝置，為如請求項4之半導體裝置，所具備的縱型MOS電晶體的數量為3個，且所具備的特定縱型MOS電晶體的數量為1個；第1端子，和前述半導體裝置所具備的前述1個特定縱型MOS電晶體的1個源極墊、以及前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的其中一個縱型MOS電晶體的1個以上的源極墊相連接；第2端子，和前述半導體裝置所具備的前述3個縱型MOS電晶體當中除了前述1個特定縱型MOS電晶體以外的2個縱型MOS電晶體的另一個縱型MOS電晶體的1個以上的源極墊相連接；第3端子；及第4端子， 前述第1端子是用於和1個以上的電池單元的正極相連接的端子，前述第3端子是用於和前述1個以上的電池單元的負極相連接的端子，前述第2端子與前述第4端子是用於連接於電源管理電路的端子，前述電源管理電路是通過前述第2端子與前述第4端子，在充電時使充電電流流至前述1個以上的電池單元，在放電時從前述1個以上的電池單元接收放電電流。
  17. 一種電池保護電路，其具備：第1半導體裝置，為如請求項1之第1半導體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；第2半導體裝置，為如請求項1之第2半導體裝置，所具備的縱型MOS電晶體的數量為1+Y個；X個第1端子，和前述第1半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；Y個第2端子，和前述第1半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；第3端子，和前述第2半導體裝置所具備的1+Y個當中的1個縱型MOS電晶體的前述1個以上的源極墊相連接；及Y個第4端子，和前述第2半導體裝置所具備的1+Y個當中之除了前述1個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述X個第1端子是用於和X個電池單元的正極的每一個相連接的端子，前述第3端子是用於和前述X個電池單元的負極相連接的端子，前述Y個第2端子與前述Y個第4端子是用於和Y個電源管理電路的每一個相 連接的端子，前述Y個電源管理電路的每一個是通過前述Y個第2端子當中的1個與前述Y個第4端子當中的1個，在充電時使充電電流流至前述X個電池單元當中的至少1個電池單元，在放電時從前述至少1個電池單元接收放電電流。
  18. 一種電源管理電路，其具備：半導體裝置，為如請求項1之半導體裝置，所具備的縱型MOS電晶體的數量為X(X為1以上的整數)+Y(Y為2以上的整數)個；X個端子，和前述半導體裝置所具備的X+Y個當中的X個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接；及Y個電路，和前述半導體裝置所具備的X+Y個當中之除了前述X個縱型MOS電晶體以外的Y個縱型MOS電晶體的前述1個以上的源極墊的每一個相連接，前述X個端子的每一個是用於分別連接於X個外部電路的端子，前述Y個電路的每一個是互相電源分離。
  19. 一種半導體裝置，是可以進行倒裝組裝之晶片尺寸封裝型的半導體裝置，其具備：半導體層；及N(N為3以上的整數)個縱型電晶體，形成在前述半導體層內，前述N個縱型電晶體的每一個在前述半導體層的上表面具有：控制墊，電連接於控制該縱型電晶體的傳導的控制電極；及1個以上的外部連接墊，電連接於供該縱型電晶體從外部流入電流或往外部流出電流的外部連接電極，前述半導體層具有半導體基板，前述半導體基板之和形成有前述N個縱型電晶體的一主面背向的另一主面側，具備在前述N個縱型電晶體共通的共通電極， 前述半導體層的平面視角下之前述N個縱型電晶體各自的面積，是因應於前述N個縱型電晶體各自的最大規格電流，最大規格電流越大則前述面積越大，前述半導體層的平面視角下之前述N個縱型電晶體各自的面積，是和前述N個縱型電晶體各自的最大規格電流的平方成比例。
  20. 如請求項19之半導體裝置，其中前述N個縱型電晶體各自之最大規格電流流動時的傳導電阻，是和前述N個縱型電晶體各自的最大規格電流的平方成反比。
  21. 如請求項19之半導體裝置，其中在前述半導體層的上表面側具備電連接於前述共通電極的共通端子。
  22. 如請求項21之半導體裝置，其中前述N個縱型電晶體的每一個所具有的前述1個以上的外部連接墊的每一個，是電流從前述N個縱型電晶體往外部流出的外部輸出端子，前述共通端子是電流從外部流入至前述N個縱型電晶體的外部輸入端子。
TW111111275A 2021-03-29 2022-03-25 半導體裝置、電池保護電路及電源管理電路 TWI820648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163167328P 2021-03-29 2021-03-29
US63/167,328 2021-03-29

Publications (2)

Publication Number Publication Date
TW202303924A TW202303924A (zh) 2023-01-16
TWI820648B true TWI820648B (zh) 2023-11-01

Family

ID=83459061

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111111275A TWI820648B (zh) 2021-03-29 2022-03-25 半導體裝置、電池保護電路及電源管理電路
TW112143818A TWI844493B (zh) 2021-03-29 2022-03-25 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112143818A TWI844493B (zh) 2021-03-29 2022-03-25 半導體裝置

Country Status (6)

Country Link
US (2) US20230215940A1 (zh)
JP (2) JP7253674B2 (zh)
KR (2) KR102606591B1 (zh)
CN (2) CN116250076A (zh)
TW (2) TWI820648B (zh)
WO (1) WO2022210367A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820648B (zh) * 2021-03-29 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置、電池保護電路及電源管理電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700417B2 (en) * 2007-03-15 2010-04-20 Freescale Semiconductor, Inc. Methods for forming cascode current mirrors
US20150333060A1 (en) * 2014-05-14 2015-11-19 Infineon Technologies Ag Semiconductor Device
US20200365729A1 (en) * 2018-12-19 2020-11-19 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114279B2 (ja) 1988-01-06 1995-12-06 株式会社東芝 半導体装置
DE69433808T2 (de) * 1993-11-30 2005-06-09 Siliconix Inc., Santa Clara Vielfach-Spannungsversorgung und Verfahren zur Auswahl einer Spannungsquelle aus einer Vielzahl von Spannungsquellen
JP2001274172A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 横型バイポーラトランジスタおよびその製造方法
DE10260769A1 (de) * 2002-12-23 2004-07-15 Infineon Technologies Ag DRAM-Speicher mit vertikal angeordneten Auswahltransistoren
CN100492697C (zh) * 2003-08-22 2009-05-27 松下电器产业株式会社 纵型有机fet及其制造方法
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP5113331B2 (ja) * 2005-12-16 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2007201338A (ja) 2006-01-30 2007-08-09 Sanyo Electric Co Ltd 半導体装置
JP5157164B2 (ja) * 2006-05-29 2013-03-06 富士電機株式会社 半導体装置、バッテリー保護回路およびバッテリーパック
JP4577425B2 (ja) * 2007-11-07 2010-11-10 株式会社デンソー 半導体装置
US8461669B2 (en) * 2010-09-20 2013-06-11 Monolithic Power Systems, Inc. Integrated power converter package with die stacking
JP2012175067A (ja) * 2011-02-24 2012-09-10 Sony Corp 撮像素子、製造方法、および電子機器
JP5990401B2 (ja) * 2012-05-29 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9324625B2 (en) * 2012-05-31 2016-04-26 Infineon Technologies Ag Gated diode, battery charging assembly and generator assembly
JP6190204B2 (ja) * 2012-09-25 2017-08-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6063713B2 (ja) * 2012-11-08 2017-01-18 ルネサスエレクトロニクス株式会社 電池保護システム
JP6348703B2 (ja) * 2013-11-12 2018-06-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
EP4141953A1 (en) * 2013-11-28 2023-03-01 Rohm Co., Ltd. Semiconductor device
US10164447B2 (en) * 2015-02-26 2018-12-25 Renesas Electronics Corporation Semiconductor chip, semiconductor device and battery pack
WO2017094185A1 (ja) * 2015-12-04 2017-06-08 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
JP6795888B2 (ja) * 2016-01-06 2020-12-02 力智電子股▲フン▼有限公司ｕＰＩ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． 半導体装置及びそれを用いた携帯機器
JP6577916B2 (ja) * 2016-07-11 2019-09-18 ミツミ電機株式会社 保護ｉｃ
CN110114888B (zh) * 2016-12-27 2022-06-21 新唐科技日本株式会社 半导体装置
KR102331070B1 (ko) * 2017-02-03 2021-11-25 삼성에스디아이 주식회사 배터리 팩 및 배터리 팩의 충전 제어 방법
US11227925B2 (en) * 2017-04-14 2022-01-18 Ptek Technology Co., Ltd. Semiconductor device and charging system using the same
CN111164822A (zh) * 2017-07-25 2020-05-15 株式会社半导体能源研究所 蓄电系统、电子设备及车辆以及推测方法
JP6447946B1 (ja) * 2018-01-19 2019-01-09 パナソニックＩｐマネジメント株式会社 半導体装置および半導体モジュール
CN112470290B (zh) * 2018-06-19 2021-11-30 新唐科技日本株式会社 半导体装置
CN111684582B (zh) * 2018-06-19 2022-05-10 新唐科技日本株式会社 半导体装置
CN112368845A (zh) * 2018-06-19 2021-02-12 新唐科技日本株式会社 半导体装置
JP7101085B2 (ja) * 2018-08-30 2022-07-14 株式会社東芝 半導体装置及び半導体装置の製造方法
US12034322B2 (en) * 2019-01-24 2024-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method of semiconductor device
WO2020174299A1 (ja) * 2019-02-25 2020-09-03 株式会社半導体エネルギー研究所 二次電池の保護回路及び二次電池の異常検知システム
EP3836201A1 (en) * 2019-12-11 2021-06-16 Infineon Technologies Austria AG Semiconductor switch element and method of manufacturing the same
JPWO2021165780A1 (zh) * 2020-02-21 2021-08-26
TWI820648B (zh) * 2021-03-29 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置、電池保護電路及電源管理電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700417B2 (en) * 2007-03-15 2010-04-20 Freescale Semiconductor, Inc. Methods for forming cascode current mirrors
US20150333060A1 (en) * 2014-05-14 2015-11-19 Infineon Technologies Ag Semiconductor Device
US20200365729A1 (en) * 2018-12-19 2020-11-19 Panasonic Semiconductor Solutions Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW202303924A (zh) 2023-01-16
CN116646351A (zh) 2023-08-25
TW202410386A (zh) 2024-03-01
JP7340713B2 (ja) 2023-09-07
KR102550988B1 (ko) 2023-07-04
TWI844493B (zh) 2024-06-01
US20230215940A1 (en) 2023-07-06
JP7253674B2 (ja) 2023-04-06
CN116250076A (zh) 2023-06-09
CN116646351B (zh) 2024-02-09
US20230317841A1 (en) 2023-10-05
WO2022210367A1 (ja) 2022-10-06
KR20230084602A (ko) 2023-06-13
US11894456B2 (en) 2024-02-06
KR20230044021A (ko) 2023-03-31
KR102606591B1 (ko) 2023-11-29
JP2023084132A (ja) 2023-06-16
JPWO2022210367A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
US9099550B2 (en) Semiconductor device including a MOSFET
TWI278114B (en) Semiconductor device
CN113314527A (zh) 半导体装置
JP2016164962A (ja) 半導体チップおよび半導体装置並びに電池パック
US20190097439A1 (en) Semiconductor chip, semiconductor device and battery pack
TWI820648B (zh) 半導體裝置、電池保護電路及電源管理電路
US11133300B2 (en) Semiconductor device
JP2012049562A (ja) 半導体装置
JP3917144B2 (ja) 半導体装置
CN111697076B (zh) 半导体装置
JP2014187080A (ja) 半導体素子、半導体装置及び複合モジュール
US20200365726A1 (en) Semiconductor device
US20220157778A1 (en) Semiconductor circuit device
WO2024090243A1 (ja) 半導体装置
CN118633167A (zh) 半导体装置