CN112470290B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112470290B
CN112470290B CN201980040517.4A CN201980040517A CN112470290B CN 112470290 B CN112470290 B CN 112470290B CN 201980040517 A CN201980040517 A CN 201980040517A CN 112470290 B CN112470290 B CN 112470290B
Authority
CN
China
Prior art keywords
source electrode
layer
electrode
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980040517.4A
Other languages
English (en)
Other versions
CN112470290A (zh
Inventor
浜崎正生
平子正明
大河亮介
加藤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to CN202110244893.4A priority Critical patent/CN113035866B/zh
Publication of CN112470290A publication Critical patent/CN112470290A/zh
Application granted granted Critical
Publication of CN112470290B publication Critical patent/CN112470290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置(1)具有10μm≤tsi≤30μm的半导体层(40)、由Ag构成的30μm≤tag<60μm的金属层(31)及由Ni构成的10μm≤tni<35μm的金属层(30)、和晶体管(10及20)；晶体管(10及20)在半导体层(40)的主面(40a)侧具有源极电极及栅极电极；金属层(31)作为晶体管(10及20)的共用漏极区域发挥功能；半导体层(40)的长边长与短边长之比是1.73以下；源极电极的各电极的面积与周边长之比是0.127以下；源极电极及栅极电极的各面积的总和是2.61mm2以下；源极电极的短边长是0.3mm以下；702<2.33×tsi+10.5×tag+8.90×tni<943的关系式成立。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及能够进行倒装的芯片尺寸封装型的半导体装置。
背景技术
以往，提出了一种半导体装置，具备：具有第1主面及第2主面的半导体层、跨从该第1主面到该第2主面而设置的2个纵型场效应晶体管和形成于该第2主面上的金属层。在该结构中，作为从第1晶体管向第2晶体管流动的电流路径，不仅使用半导体基板内部的水平方向路径，还能够使用导通电阻低的金属层中的水平方向路径，所以能够降低半导体装置的导通电阻。
在专利文献1中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有导电层的倒装芯片安装型的半导体装置。通过该导电层，在将芯片单片化的工序中能够抑制金属层的毛刺的发生。
此外，在专利文献2中，提出了除了上述结构以外、还在金属层的与半导体基板相反侧形成有绝缘覆膜的倒装芯片安装型的半导体装置。通过该绝缘覆膜，能够维持半导体装置的薄型化，并且能够防止伤痕或缺陷等破损。
现有技术文献
专利文献
专利文献1：日本特开2016－86006号公报
专利文献2：日本特开2012－182238号公报
发明内容
发明要解决的课题
但是，在专利文献1及专利文献2所公开的半导体装置中，金属层的线膨胀系数比半导体基板的线膨胀系数大，所以发生因温度变化带来的半导体装置的翘曲。例如，在将焊料作为接合材料而将半导体装置进行倒装芯片安装的情况下，在回流焊安装的高温时发生半导体装置的翘曲。如果半导体装置的翘曲大，则容易发生关于安装的不良状况。
在专利文献1中，在金属层的与半导体基板相反侧形成有导电层，但导电层的主材料是与金属层相同种类的金属，所以形成足够减轻因温度变化带来的半导体装置的翘曲的厚度的导电层在制造方面并不容易。
在专利文献2中，在金属层的与半导体基板相反侧形成有用来实现半导体装置的薄型化及破损的防止的绝缘覆膜，但在金属层的厚度是为了确保低导通电阻而需要的厚度的情况下，在绝缘覆膜中不发生足够减轻半导体装置的翘曲的应力。
此外，在专利文献1及2所公开的半导体装置中，在将焊料作为接合材料而进行倒装芯片安装的情况下，由于在回流焊安装的高温时半导体装置的自重作用于焊料，所以焊料溢出等而发生接合不良。该接合不良也与半导体装置的翘曲有关，但不是仅通过抑制半导体装置的翘曲就可消除的。
即，在专利文献1及2所公开的半导体装置中，难以在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除。
所以，本发明的目的是提供一种在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除的芯片尺寸封装型的半导体装置。
用来解决课题的手段
为了解决上述课题，有关本发明的半导体装置的一技术方案，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：半导体层，具有相互背对的第1主面及第2主面；第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层由银构成，厚度为30μm以上且比60μm薄；第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由镍构成，厚度为10μm以上且比35μm薄；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；以及第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域与上述第1区域在沿着上述第1主面的方向上相邻；上述半导体层具有：半导体基板，配置在上述第1主面及上述第2主面中的上述第2主面侧，由包含第1导电型的杂质的硅构成；以及低浓度杂质层，配置在上述第1主面及上述第2主面中的上述第1主面侧，与上述半导体基板接触地形成，包含浓度比上述半导体基板的上述第1导电型的杂质的浓度低的上述第1导电型的杂质；上述第1纵型MOS晶体管在上述低浓度杂质层的表面具有第1源极电极及第1栅极电极；上述第2纵型MOS晶体管在上述低浓度杂质层的表面具有第2源极电极及第2栅极电极；在将上述半导体层平面视的情况下，上述第1源极电极及上述第1栅极电极和上述第2源极电极及上述第2栅极电极形成于相对于将上述半导体层的长边一分为二的边界线成为线对称的位置；上述半导体层的厚度是10μm以上且30μm以下；上述半导体基板作为上述第1纵型MOS晶体管的第1漏极区域及上述第2纵型MOS晶体管的第2漏极区域的共用漏极区域发挥功能；将从上述第1源极电极经由上述第1漏极区域、上述第1金属层及上述第2漏极区域到上述第2源极电极的双向路径作为主电流路径；上述半导体层的长边长与短边长之比是1.73以下；上述第1源极电极及上述第2源极电极的各电极的面积与周边长之比是0.127以下；上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各面积的总和是2.61mm2以下；上述第1源极电极及上述第2源极电极的各短边长是0.3mm以下；当设上述半导体层的厚度为tsi(μm)、上述第1金属层的厚度为tag(μm)、上述第2金属层的厚度为tni(μm)时，
702<2.33×tsi+10.5×tag+8.90×tni<943的关系式成立。
根据该结构，由于具有用来确保低导通电阻的厚度的第1金属层(Ag层)及第2金属层(Ni层)接触，所以能够抑制因半导体层与第1金属层的接触而发生的半导体装置的翘曲。此外，通过规定电极布局及半导体装置的重量，能够将焊料溢出及空隙的发生(以下，将焊料溢出及空隙的发生称作焊料接合不良)抑制在规格内。因此，能够提供在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和焊料接合不良的消除的芯片尺寸封装型的半导体装置。
发明效果
根据有关本发明的半导体装置，能够提供在降低导通电阻的同时兼顾半导体装置的翘曲的抑制和因焊料的溢出等造成的接合不良的消除的芯片尺寸封装型的半导体装置。
附图说明
图1是表示有关实施方式的半导体装置的构造的一例的剖视图。
图2是表示有关实施方式的半导体装置的电极结构的一例的表示俯视图及双向电流的流动的截面概略图。
图3是表示有关实施方式的半导体装置对充放电电路的应用例的电路图。
图4A是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Si层厚对应的导通电阻的结果的曲线图。
图4B是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Ag层厚对应的导通电阻的结果的曲线图。
图5A是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Ag层厚/Si层厚对应的翘曲量及导通电阻的结果的曲线图。
图5B是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置中的、与Ni层厚对应的翘曲量的结果的曲线图。
图6A是表示有关实施方式的半导体装置的回流焊安装工序及温度分布的一例的图。
图6B是表示在层叠体(Si层/Ag层)中半导体层侧为凹状的翘曲的状态的层叠体的截面概略图。
图6C是表示在层叠体(Si层/Ag层)中金属层侧为凹状的翘曲的状态的层叠体的截面概略图。
图6D是表示将层叠体(Si层/Ag层)加热的情况下的翘曲量的曲线图。
图7是表示具有Si层/Ag层/Ni层的层叠结构的半导体装置的翘曲与电极表面的焊料凸块形成的关系的截面概略图、以及因翘曲造成的焊料散布不足的X射线透射观察摄影图。
图8是表示具有Si层/Ag层/Ni层的层叠结构的半导体装置中的、与第1膜厚换算重量对应的实测重量及翘曲量的曲线图。
图9是表示有关实施方式的半导体装置的电极布局结构的变形的图。
图10是表示具有Si层/Ag层/Ni层的层叠结构的半导体装置的安装后的电极表面的空隙(void)发生状态的X射线透射观察摄影图。
图11是说明在回流焊安装时作用于焊料凸块的力的图。
图12A是表示有关实施方式的半导体装置的源极电极的布局结构的图。
图12B是表示有关实施方式的半导体装置的源极电极的布局结构的图。
图12C是表示有关实施方式的半导体装置的源极电极的布局结构的图。
具体实施方式
以下说明的实施方式都表示本发明的一具体例。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态等是一例，不是限定本发明的意思。此外，以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。
在本发明中，“A与B电连接”包括A与B经由布线直接连接的情况、A与B不经由布线直接连接的情况、以及A与B经由电阻成分(电阻元件、电阻布线)间接连接的情况。
(实施方式)
[1.半导体装置的构造]
以下，对有关本实施方式的半导体装置1的构造进行说明。有关本发明的半导体装置1是在半导体基板形成有2个纵型MOS(Metal Oxide Semiconductor：金属氧化物半导体)晶体管的能够倒装的CSP(Chip Size Package：芯片尺寸封装)型的多晶体管芯片。上述2个纵型MOS晶体管是功率晶体管，是所谓的沟槽MOS型FET(Field Effect Transistor：场效应管)。
图1是表示有关实施方式的半导体装置1的构造的一例的剖视图。此外，图2是表示有关实施方式的半导体装置的电极结构的一例的俯视图及表示双向电流的流动的截面概略图。图1的剖视图是观察图2的(a)的I－I的切断面的图。
如图1所示，半导体装置1具有半导体层40、金属层30及31、第1纵型MOS晶体管10(以下称作晶体管10)和第2纵型MOS晶体管20(以下称作晶体管20)。
半导体层40(以下，有记作Si层的情况)具有相互背对的主面40a(第1主面)及主面40b(第2主面)。半导体层40是半导体基板32和低浓度杂质层33层叠而成的结构。
半导体基板32配置在半导体层40的主面40b侧，由包含第1导电型的杂质的硅构成。
低浓度杂质层33配置在半导体层40的主面40a侧，与半导体基板32接触地形成，包含浓度比半导体基板32的第1导电型的杂质的浓度低的第1导电型的杂质。低浓度杂质层33例如通过外延生长而形成于半导体基板32上。
金属层31(以下，有记作Ag层的情况)是具有相互背对的主面31a(第3主面)及主面31b(第4主面)，主面31a与主面40b接触地形成，由银(Ag)构成，厚度为30μm以上且比60μm薄的第1金属层。
金属层30(以下，有记作Ni层的情况)是具有相互背对的主面30a(第5主面)及主面30b(第6主面)，主面30a与主面31b接触地形成，由镍(Ni)构成，厚度为10μm以上且比35μm薄的第2金属层。由于镍(Ni)与银(Ag)相比杨氏模量较大，所以金属层30与金属层31相比杨氏模量较大。
另外，在金属层30及31中，也可以微量地包含在金属材料的制造工序中作为杂质混入的金属以外的元素。
此外，如图1及图2的(a)、(b)所示，在将Si层平面视的情况下，形成于第1区域A1的晶体管10在半导体层40的主面40a侧具有4个源极电极11a、11b、11c及11d(分别相当于源极电极11)和1个栅极电极19(第1栅极电极)。此外，形成于在沿着主面40a的方向上与第1区域A1相邻的第2区域A2中的晶体管20具有4个源极电极21a、21b、21c及21d(分别相当于源极电极21)和1个栅极电极29(第2栅极电极)。
如图2的(a)所示，在将作为长方形的Si层平面视的情况下，半导体装置1在以长边方向中央的边界线90C为对称轴而相互线对称的位置具有形成晶体管10的第1区域A1和形成晶体管20的第2区域A2。
晶体管10在第1区域A1中的低浓度杂质层33的表面具有栅极电极19和多个源极电极11(源极电极11a～11d)。
在将Si层平面视的情况下，栅极电极19在与Si层的一方的短边93之间不夹着其他电极而形成。
在将Si层平面视的情况下，源极电极11(第1源极电极：源极电极11a～11d)包括多个大致长方形形状的结构，这些多个大致长方形形状的源极电极11a～11d各自的长度方向与Si层的长边平行，被配置为条状。
晶体管20在第2区域A2中的低浓度杂质层33的表面具有栅极电极29和多个源极电极21(源极电极21a～21d)。
在将Si层平面视的情况下，栅极电极29在与Si层的另一方的短边94之间不夹着其他电极而形成。
在将Si层平面视的情况下，源极电极21(第2源极电极：源极电极21a～21d)包括多个大致长方形形状的结构，这些多个大致长方形形状的源极电极21a～21d各自的长度方向与Si层的长边平行，被配置为条状。
这里，源极电极11a～11d及21a～21d各自具有的大致长方形形状也包括长边端部被倒角为图2的(a)所示的圆弧形状或多边形的形状。
这里，在将Si层平面视的情况下，栅极电极19及源极电极11和栅极电极29及源极电极21形成于相对于将Si层的长边91及92分别一分为二的边界线90C成为线对称的位置。
另外，栅极电极19的数量及栅极电极29的数量分别只要是1个以上就可以，并不一定限定于图2的(a)中例示的1个。
此外，源极电极11中的源极电极的数量及源极电极21中的源极电极的数量分别只要是多个就可以，并不一定限定于图2的(a)中例示的4个。
另外，栅极电极19及栅极电极29的形状也可以是，与半导体层40的长边方向平行的方向的宽度比与半导体层40的短边方向平行的方向的宽度宽。或者，也可以如图2的(a)所示是圆形。
如图1及图2所示，在低浓度杂质层33的第1区域A1中，形成有包含与第1导电型不同的第2导电型的杂质的体区域18。在体区域18中，形成有包含第1导电型的杂质的源极区域14、栅极导体15及栅极绝缘膜16。源极电极11由部分12和部分13构成，部分12经由部分13与源极区域14及体区域18连接。栅极导体15与栅极电极19电连接。
源极电极11的部分12是在回流焊安装时与焊料接合的层，作为不受限定的一例，也可以由包含镍、钛、钨、钯中的某1种以上在内的金属材料构成。对于部分12的表面，也可以施以金等的镀层。
源极电极11的部分13是将部分12与半导体层40连接的层，作为不受限定的一例，也可以由包含铝、铜、金、银中的某1种以上在内的金属材料构成。
在低浓度杂质层33的第2区域A2中，形成有包含与第1导电型不同的第2导电型的杂质的体区域28。在体区域28中，形成有包含第1导电型的杂质的源极区域24、栅极导体25及栅极绝缘膜26。源极电极21由部分22和部分23构成，部分22经由部分23与源极区域24及体区域28连接。栅极导体25与栅极电极29电连接。
源极电极21的部分22是在回流焊安装时与焊料接合的层，作为不受限定的一例，也可以由包含镍，钛，钨，钯中的某1种以上在内的金属材料构成。对于部分22的表面，也可以施以金等的镀层。
源极电极21的部分23是将部分22与半导体层40连接的层，作为不受限定的一例，也可以由包含铝，铜，金，银中的某1种以上在内的金属材料构成。
通过晶体管10及20的上述结构，半导体基板32作为晶体管10的第1漏极区域及晶体管20的第2漏极区域被共用化的共用漏极区域发挥功能。此外，半导体装置1以从源极电极11经由第1漏极区域、金属层31及第2漏极区域到源极电极21的双向路径为主电流路径。
体区域18及体区域28被具有开口的层间绝缘层34覆盖，设有穿过层间绝缘层34的开口与源极区域14及源极区域24连接的源极电极的部分13及23。层间绝缘层34及源极电极的部分13及23被具有开口的钝化层35覆盖，设有穿过钝化层35的开口与源极电极的部分13、23分别连接的部分12及22。
此外，有关本实施方式的半导体装置1的各构造体的标准的设计例是，半导体层40的厚度为20μm，金属层30及31的厚度的和为80μm，层间绝缘层34和钝化层35的厚度的和为8μm。
[2.半导体装置的动作]
在图1所示的半导体装置1中，例如也可以将第1导电型设为N型，将第2导电型设为P型，源极区域14、源极区域24、半导体基板32及低浓度杂质层33是N型半导体，并且，体区域18及体区域28是P型半导体。
此外，例如也可以将第1导电型设为P型，将第2导电型设为N型，源极区域14、源极区域24、半导体基板32及低浓度杂质层33是P型半导体，并且，体区域18及体区域28是N型半导体。
以下，作为将第1导电型设为N型、将第2导电型设为P型的所谓N沟道型晶体管的情况，对半导体装置1的导通动作进行说明。
在图1所示的半导体装置1中，如果向源极电极11施加高电压并向源极电极21施加低电压，并且以源极电极21为基准向栅极电极29(栅极导体25)施加阈值以上的电压，则在体区域28中的栅极绝缘膜26的附近形成导通沟道。结果，以源极电极11－体区域18－低浓度杂质层33－半导体基板32－金属层31－半导体基板32－低浓度杂质层33－形成于体区域28中的导通沟道－源极区域24－源极电极21的路径流过电流，半导体装置1成为导通状态。另外，在该导通路径中的体区域18与低浓度杂质层33的接触面有PN结，作为体二极管发挥功能。此外，由于该导通电流流过金属层31，所以通过将金属层31加厚，导通电流路径的截面积扩大，能够减小半导体装置1的导通电阻。该导通状态是后述的图3中的充电状态的情况。
[3.兼顾半导体装置的翘曲减小和低导通电阻的结构]
图3是表示半导体装置1向智能电话或平板电脑的充放电电路的应用例的电路图，半导体装置1根据从控制IC2给出的控制信号，控制从电池3向负载4的放电动作及从负载4向电池3的充电动作。在这样作为智能电话或平板电脑的充放电电路而应用半导体装置1的情况下，由于充电时间缩短及快速充电实现的制约，对于导通电阻，作为20V耐压规格而要求2.2～2.4mΩ以下。
图4A是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Si层厚对应的导通电阻的结果的曲线图。此外，图4B是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Ag层厚对应的导通电阻的结果的曲线图。
如图4A所示，通过将Si层从73μm薄膜化至20μm，能够实现约0.3mΩ的低导通电阻化，如图4B所示，通过将Ag层从30μm厚膜化至50μm，能够实现约0.1mΩ的低导通电阻化。Si层虽然通过进一步薄膜化而能够推进低导通电阻化，但半导体基板晶片面内的膜厚不均匀增大及局部地发生破裂或裂纹的制造工艺上的问题突显，所以低于10μm的厚度下的稳定的薄膜化是困难的。此外，Ag层的超过50μm的厚膜化处于对低导通电阻化的贡献收敛的区域，特别是如果超过60μm则能够判断为几乎没有改善的效果。
如图4A所示，为了使Si层/Ag层的导通电阻为2.4mΩ以下，Si层厚优选的是30μm以下。根据这和Si层薄膜化的加工极限，Si层厚优选的是10μm以上且30μm以下。
但是，如果将Si层及Ag层的厚度控制为充分的低导通电阻所需要的值，则半导体装置1的翘曲有增大的趋向。在半导体装置1被安装在安装基板上的情况下，源极电极11、栅极电极19、源极电极21及栅极电极29经由焊料等导电性接合材料，通过倒装而与设置在安装基板上的电极接合。在此情况下，半导体装置1的翘曲越大，源极电极11、栅极电极19、源极电极21及栅极电极29与设置在安装基板上的电极的电连接越不稳定。即，为了使半导体装置1向安装基板的安装更稳定化，需要进一步减小半导体装置1的翘曲。
图5A是通过试制实验确认了具有Si层/Ag层的层叠结构的半导体装置中的、与Ag层厚/Si层厚(Ag层厚除以Si层厚后的值)对应的翘曲量及导通电阻的结果的曲线图。更具体地讲，在该图中，示出了长边长为3.40mm(图2的L1)且短边长为1.96mm(图2的L2)的半导体装置的导通电阻及250℃下的翘曲量。
根据图5A，导通电阻满足2.4mΩ以下的Ag层厚/Si层厚被要求是1.0以上。根据这和由图4B导出的Ag层厚的上限值，Ag层厚优选的是30μm以上且比60μm薄。
另一方面，如图5A所示，在Ag层厚/Si层厚为1.0以上的范围中，250℃下的翘曲量不成为作为JEITA等的容许规格值的60μm以下。
对此，Ni层是为了在确保半导体装置1的低导通电阻的同时抑制在半导体装置1中发生的翘曲而配置的。这是将Ag层用Si层和Ni层夹着的构造，从Ag层的两面的应力平衡的观点出发，为了抑制翘曲量，优选的是Ni层具有与Si层相同程度的材料物性且相同程度的厚度。但是，由于不存在这样的金属材料，所以Ni层至少需要具有比Ag层所具有的材料物性值更接近于Si层的材料物性值的材料物性值。进而，从Ag层的两面的应力平衡的观点出发，Ni层优选的是比Si层厚。
在表1中，例示作为半导体层40/金属层31/金属层30的例子的Si层/Ag层/Ni层的典型的各层的膜厚及物性值。
[表1]
膜厚(μm) 杨氏模量(GPa) 线膨胀系数(ppm) 制法
Si层 20(t1) 185(E1) 3－5(α1)
Ag层 50(t2) 83(E2) 18.9(α2) 电镀法
Ni层 30(t3) 200(E3) 12.8(α3) 电镀法
t1<t2 E3>E2 α3<α2
如表1所示，构成Ni层的金属材料Ni的杨氏模量比构成Ag层的金属材料Ag的杨氏模量大。此外，Ag层比Si层厚。进而，构成Ni层的第2金属材料的线膨胀系数比构成Ag层的第1金属材料的线膨胀系数小。通过使Ni层的线膨胀系数比Ag层的线膨胀系数小，能够抑制半导体装置1的由温度变化带来的翘曲。
图5B是通过试制实验确认了具有Si层/Ag层/Ni层的层叠结构的半导体装置中的、与Ni层厚对应的翘曲量的结果的曲线图。在该图中示出了Si层的厚度是20μm、Ag层的厚度是50μm的情况下的使Ni层的厚度变化时的在半导体装置中发生的翘曲量的结果。
如该图所示，可知Ni层厚越大，对于翘曲的抑制越有效果，但如果超过约10μm，则翘曲的抑制效果较大，随着将Ni层厚增大，翘曲的抑制效果收敛。因此，从抑制翘曲的观点来看，Ni层处于10μm～35μm的范围是有效的。
另外，在图5B中，设想了将半导体层40的长边长L1设为3.40mm、将短边长L2设为1.96mm、将Si层的厚度设为20μm，Ag层的厚度是50μm的半导体装置。此外，关于翘曲量，设想后述的回流焊的温度分布(profile)并将高温化为250℃时的翘曲量进行了数值化。
[4.半导体装置的安装]
半导体装置1以栅极电极19、源极电极11、栅极电极29及源极电极21与安装基板的安装面对置的方式被倒装配置，经由焊料等接合材料，通过回流焊一边对半导体装置1施加一定的压力(例如使安装基板与半导体装置1的间隔成为80μm)一边向安装基板安装。
图6A是表示有关实施方式的半导体装置1的回流焊安装的工序及温度分布的一例的图。回流焊安装通常使用焊料作为接合材料。在将焊料作为接合材料而安装半导体装置1的情况下，在安装基板的规定位置处印刷焊料，向该位置倒装推压半导体装置1之后，进行被称作回流焊的热处理。作为一例，本发明者们以图6A那样的温度分布进行了回流焊。在回流焊安装工序中，暂且为了使焊料熔化，超过作为熔化温度的220℃附近而高温化到接近250℃。在其后的冷却过程中，焊料固化，接合变得牢固而安装完成。在本发明中，以下将进行回流焊而安装的处理记作回流焊安装。即，将使用焊料作为接合材料、高温化到焊料的熔化温度以上并冷却的一系列的热处理统称而定义为回流焊安装。
另外，图6A的温度分布是一例，热处理的方式并不限定于此。
此外，在本发明中所述的半导体装置的翘曲指的是因温度变化而在半导体装置中发生的翘曲，是指可能成为安装不良状况的原因的高温时的翘曲。只要没有特别说明，在称作翘曲或高温时的翘曲时，就是指焊料熔化温度以上的温度下的翘曲。
半导体装置1包含Si层与Ag层的层叠体(Si层/Ag层)。由于金属的线膨胀系数比硅的线膨胀系数大，所以对应于环境温度而在半导体装置1中发生翘曲。
图6B是表示在层叠体(Si层/Ag层)中Si层侧为凹状的翘曲的状态的该层叠体的截面概略图。此外，图6C是表示在层叠体(Si层/Ag层)中Ag层侧为凹状的翘曲的状态的该层叠体的截面概略图。
以下，将图6B所示的Si层侧为凹状的翘曲称作“正翘曲”，将图6C所示的Ag层侧为凹状的翘曲称作“负翘曲”。此外，如图6B、图6C所示，将层叠体(Si层/Ag层)翘曲时的长边方向中央部与远端部的高低差称作翘曲量。
图6D是表示将层叠体(Si层/Ag层)加热的情况下的翘曲量的曲线图。更具体地讲，图6D是表示将长边长L1为3.40mm、短边长L2为1.96mm、Si层的厚度为70μm、Ag层的厚度为30μm的层叠体(Si层/Ag层)加热时的翘曲量的曲线图。
在图6D中，由实线表示的数据是对Si层通过镀层法等追加形成了Ag层的层叠体(Si层/Ag层)的初次加热时的数据。这里，以50℃附近为界，翘曲的方向反转，这可以考虑是因为由于镀层时的温度为50℃附近，所以Ag层如果成为比50℃低的温度则会收缩，如果成为比50℃高的温度则会膨胀。此外，在180℃附近，翘曲量一度下降，这可以考虑是因为构成通过镀层法形成的Ag层的金属晶体在180℃左右被再结晶，对于热的物理常数变化。另外，这样的金属的再结晶不仅受Ag层的组分及厚度的影响，还受制膜方法及制膜条件等影响，所以并不是关于所有的制膜方法及制膜条件都必定能看到的现象。
另一方面，由虚线表示的数据是将在初次加热时加热到250℃的层叠体(Si层/Ag层)冷却到常温之后再加热时的数据，看不到如在初次加热时的数据中存在的曲线形状的起伏。考虑这是因为在初次加热时构成Ag层的金属被再结晶。
根据这些数据可知，层叠体(Si层/Ag层)在50℃以下的常温下发生负翘曲，在100℃以上的高温时(例如，回流焊安装时的作为焊料的熔化温度附近的180℃～220℃时)发生20～30μm的正翘曲。
[5.由半导体装置的安装引起的接合不良的对策]
通过附加Ni层，对于抑制半导体装置1的翘曲有效果，但如果为了低导通电阻化而使Ag层变厚到50μm，并且为了抑制半导体装置1的翘曲而使Ni层变厚到30μm，则半导体装置1的重量变大。如果半导体装置1的重量变大，则作为与半导体装置1的翘曲不同的问题，在半导体装置1的安装时容易引起接合不良。在将半导体装置1倒装的情况下，如果半导体装置1的重量没有过度变大，则即使是相同的安装条件，推压焊料的力也变大。结果，焊料从源极电极11及源极电极21、以及形成于安装基板的基板电极的范围溢出，引起短路不良的可能性变高。
此外，即使附加Ni层，也难以使半导体装置1的翘曲完全消失，为了低导通电阻化，必须应对半导体装置1的翘曲发生和重量增大的2个问题。本发明者们进行了专门研究，结果发现通过精心设计各电极的形状、配置及总面积，能够避免上述问题。
有关本实施方式的半导体装置1主要由Si层、Ag层及Ni层构成。即，半导体装置1的每单位面积的重量(第1膜厚换算重量)可以通过使用Si、Ag及Ni的各重量密度测量各层的厚度，从而根据以下的式1所示的关系式来计算。
[数式1]
第1膜厚换算重量＝2.33×tsi+10.5×tag+8.90×tni (式1)
另外，在式1中，tsi是半导体层40(Si层)的厚度(μm)，tag是金属层31(Ag层)的厚度(μm)，tni是金属层30(Ni层)的厚度(μm)。此外，2.33(g/cm3)、10.5(g/cm3)、8.90(g/cm3)分别是Si、Ag、Ni的重量密度。另外，式1的第1膜厚换算重量与实测重量具有较强的相关性。进而，式1的第1膜厚换算重量通过下述式2能够变换为第2膜厚换算重量(mg)。
[数式2]
第2膜厚换算重量(mg)＝0.0067×(2.33×tsi+10.5×tag+8.90×tni)
(式2)
即，式2的系数(0.0067)是用来将在式1中将半导体装置1的各层的厚度以μm单位测量、并且使用(g/cm3)单位的重量密度来得到的第1膜厚换算重量换算为mg单位的系数。更具体地讲，第2膜厚换算重量是对于作为每单位面积的重量的第1膜厚换算重量应用实际的半导体装置的大小(3.40mm×1.96mm：图2中的L1×L2)而以mg表述的值。
此外，实测重量是20个半导体装置1的制作样本的平均重量。
根据式2，通过掌握半导体装置1的各层的厚度，能够高精度地预测半导体装置1的重量。
在表2中表示将半导体装置的Si层、Ag层、Ni层的厚度各种各样地改变的试料的、回流焊安装后的安装不良状况发生率。
[表2]
Figure GDA0003194300900000151
关于回流焊安装后的安装不良状况，以以下的3项目为中心进行了判定。
(1)由从电极外周向外部的焊料溢出造成的不良状况
(2)是焊料溢出的一种，溢出的焊料比电极外周向外部跃出而以球状悬浮、或在半导体装置的侧面部分以半球状固接的不良状况
(3)本来希望散布到规定的区域整体的焊料在一部分区域中没有散布的不良状况。对此，计数为空隙率及空隙发生率。
另外，关于空隙率，针对半导体装置中具备的全部的电极，基于式3的计算式分别进行了数值化。
[数式3]
空隙率(％)＝空隙面积/电极面积 (式3)
此外，依据标准规格IPC－7095，根据空隙率的大小而将空隙的发生程度划分为ClassI到ClassIII。关于空隙发生率，以被分类为ClassI的电极的发生率是百分之几、被分类为ClassII的电极的发生率是百分之几这样的表现来进行评价。
完全抑制焊料溢出、空隙的发生是很难的。此外，程度轻微的焊料溢出及空隙对产品的功能几乎没有影响，所以在表2中，仅将有可能导致接合开路不良、短路不良等致命的不良的、程度较大的焊料溢出、空隙的发生作为不合格的对象。
因此，根据以下这样的基准进行基于半导体装置的焊料状态的不良判定。
(A)焊料溢出：在超过与相邻的电极的间隔的一半而溢出的情况下判定为不良
(B)焊料球、侧面附着：只要确认了发生就判定为不良
(C)空隙率：针对半导体装置中具备的全部的电极分别计算空隙率，依据标准规格IPC－7095，空隙率从ClassI的区分偏离33％以上则判定为不良
表2所示的试料(半导体装置)其Si层的长边长L1是3.40mm，短边长L2是1.96mm。此外，源极电极11、源极电极21、栅极电极19及栅极电极29的布局配置与图2的(a)所示的布局配置相同。此外，在表2中，“源极电极大”对应于图2的(a)的源极电极中的面积较大的源极电极11a、11d、21a及21d，“源极电极小”对应于图2的(a)的源极电极中的面积较小的源极电极11b、11c、21b及21c。
另外，在表2中，将不满足上述(A)～(C)的基准(被判定为不良)的数值用粗体字表示。
根据表2可知，有Ag层或Ni层越厚则半导体装置1的实测重量越增大、翘曲量越降低的趋势。此外，关于安装不良状况状况，呈现以下这样的趋势。
(i)Ag层或Ni层越薄，则实测重量越小、翘曲量越大、空隙率越高，但看不到焊料溢出不良、焊料球及侧面附着不良。
(ii)Ag层或Ni层越厚，则实测重量越大、翘曲量越小，焊料溢出不良及侧面附着不良的发生率越高，但看不到空隙不良。
上述(i)及(ii)的趋势可以如以下这样说明。
图7是表示具有Si层/Ag层/Ni层的层叠结构的半导体装置的翘曲与电极表面的焊料凸块形成的关系的截面概略图、以及表示由翘曲造成的焊料散布不足的X射线透过观察摄影图。另外，在本实施方式中，焊料凸块的形态是LGA(Land Grid Array：焊盘栅格阵列)型，但也可以是BGA(Ball Grid Array：球栅阵列)型，对于凸块的形态没有限定。
在上述(i)的情况下，由于电极上没有施加将焊料推出的程度的重量，所以看不到焊料溢出不良。但是，如图7所示，由于翘曲量较大，所以在将Si层平面视的情况下的中央附近，因回流焊安装中的高温时的正翘曲，电极与安装基板的距离变大，在源极电极11及源极电极21中，在边界线90C侧产生焊料不能充分散布的区域(焊料散布不足)。这样的区域被计算为空隙。
在上述(ii)的情况下，由于半导体装置的翘曲量较小，所以不发生如图7所示的焊料的散布不足，相反，由半导体装置的重量较大引起的焊料溢出不良变多。
根据表2，可以举出满足上述(A)(焊料溢出规格外发生率为0％)、(B)(焊料侧面附着发生率为0％)及(C)(空隙率小于33％)的Ag层的厚度是30μm以上且比60μm薄。此外，根据表2，可以举出满足上述(A)(焊料溢出规格外发生率为0％)、(B)(焊料侧面附着发生率为0％)及(C)(空隙率小于33％)的Ni层的厚度是10μm以上且比35μm薄。
图8是表示具有Si层/Ag层/Ni层的层叠结构的半导体装置中的、与第1膜厚换算重量对应的实测重量及翘曲量的曲线图。图8是将表2中的上述(i)及(ii)的趋势视觉化的图。在图8的曲线图中，横轴是通过式1计算出的半导体装置的第1膜厚换算重量，左侧的纵轴是半导体装置的实测重量，右侧的纵轴是半导体装置的翘曲量。
在图8中，由单点划线包围的区域是发生关于空隙的规格外不良的范围，由虚线包围的区域是发生关于焊料溢出的规格外不良的范围。由单点划线包围的区域是由半导体装置的翘曲引起的不良，所以偏向曲线图的左侧(重量较小的区域)而存在。另一方面，由虚线包围的区域是由半导体装置的重量引起的不良，所以偏向曲线图的右侧(重量较大的区域)而存在。
即，能够避免由半导体装置的翘曲及重量引起的焊料接合不良的范围是没有被图8的单点划线及虚线包围的范围。根据该图所示的相关关系，不发生由半导体装置的安装引起的焊料接合不良的范围是在式1中表示的第1膜厚换算重量比702大且比943小的范围。即，有关本实施方式的半导体装置1满足以下的式4。
[数式4]
702<2.33×tsi+10.5×tag+8.90×tni<943 (式4)
另外，不希望半导体装置1的翘曲量高于容许值(例如40μm左右)。另外，这里的翘曲量的容许值(40μm)是从作为JEITA等的容许规格值的60μm考虑到制造偏差余量(例如1.5倍)的值(60μm/1.5)。参照图8，半导体装置的翘曲量成为40μm的是横轴所示的第1膜厚换算重量为790的情况。即，为了使得半导体装置1的翘曲量不超过40μm，优先满足式5。
[数式5]
790≤2.33×tsi+10.5×tag+8.90×tni (式5)
由此，能够使翘曲量成为40μm以下。
接着，对半导体装置1的长边长L1与短边长L2之比进行说明。半导体装置1中，根据元件的大小而翘曲量及重量变化。元件的大小由用途决定，但如果是在智能电话中使用的锂离子电池电路的保护用途，则需要将电路基板沿装置的厚度方向收纳。此外，半导体装置1的纵横比(Si层的长边长L1/短边长L2)越大，则翘曲量越大。本发明者们为了研究半导体装置1的翘曲与安装不良的关系，作为半导体装置1的大小设想了能够收纳于上述电路基板、并且该纵横比较大。具体而言，作为半导体装置1的大小，设想了3.40mm(长边长L1：横向)×1.96mm(短边长L2：纵向)。如果使半导体装置1的上述纵横比(1.73)为最大，则该纵横比为1.73以下。
接着，对半导体装置1的周边长进行说明。在焊料熔化之前，内部中包含的助焊剂开始挥发，这与作为接合材料的焊料溢出有关。助焊剂是如润滑油那样为了增强焊料的润湿性而预先包含在焊料中的材料。在大多数的焊料中包含助焊剂。
挥发助焊剂作为气泡而首先在焊料的内部膨胀，膨胀后的气泡即便是一部分接触到焊料与外部的边界，就如气体从开有小孔的气球排出那样被向焊料外部释放而消失。对此，如果挥发助焊剂的气泡没有机会接触到焊料与外部的边界，则膨胀的气泡不仅停留在焊料内部，而且将周围的焊料推开。由此，加速或引发焊料溢出。因此，优选的是使得挥发助焊剂的气泡容易接触到焊料与外部的边界，容易被释放到焊料外部。
根据这样的认识，在呈大致长方形形状的源极电极11及源极电极21中，使各短边长变短是有效的。这是因为，挥发助焊剂的气泡在焊料内部以球状且各向同性地膨胀，所以各短边长越短，则在越早的阶段中与焊料外部接触而被释放。但是，使短边长变小则各电极的面积就会变小，有使半导体装置1的导通电阻变差的影响。
在表3中，表示改变了半导体装置的电极布局结构的试料的、回流焊安装后的焊料的状态。此外，图9是表示有关实施方式的半导体装置1的电极布局结构的变形的图。
另外，上述的表2的试制实验使用水平1的布局结构，使膜厚变动(在表2的项目名中为试料No，但试制实验中使用多个)，进行焊料接合不良的Si层、Ag层及Ni层的厚度依赖性的研究。另一方面，表3的试制实验中使源极电极的布局结构变动(对于布局结构，以图9所示的水平1～水平7的结构进行了试制实验。以下，将各布局结构称为水平1～水平7。)而进行了焊料接合不良的电极布局依赖性的研究。
如表3及图9所示，在水平1～3中，使源极电极宽度及沿长边的边距(margin)变动。此外，在水平4～7中，意识到通过与源极电极宽度的进一步缩窄相应地增加源极电极的条数，导通电阻成为一定，因而使源极电极的面积同等化。在水平4及5中，还将源极电极宽度及沿长边的边距变动。此外，在水平6～7中，相对于水平4，将源极电极宽度及沿长边的边距设为一定，使沿着Si层的长边的方向的源极电极布局变动，使边界部的源极电极间隔及源极电极长变动。
[表3]
Figure GDA0003194300900000211
在表3所示的电极布局结构的变形中，对具有与图2的(a)所示的电极布局结构同型的电极布局的水平1～3进行说明。在水平1中，各源极电极的短边长是0.30mm，在水平2中，各源极电极的短边长是0.25mm，在水平3中，各源极电极的短边长是0.20mm。
图10是表示半导体装置1(水平1～3)的安装后的电极表面的空隙发生状态的X射线透过观察摄影图。由该图可知，首先，在半导体装置1的电极中局部地发生了大小的空隙。关于源极电极11或源极电极21，随着各短边长从大到小(水平1→3)，可看到停留在焊料的内部中的空隙的直径有变小的趋势。关于源极电极11或源极电极21，当各电极的短边长较大时，在内部发生的挥发助焊剂的气泡接触到焊料与外部的边界的机会较少。在此情况下，可知不仅空隙率变高，而且出现规格外的焊料溢出而被判定为不良。
基于表3中的水平1～3的结果，源极电极11及源极电极21的各短边长的大小是0.3mm以下，更优选的是0.2mm以下。另外，在水平1～3中，几乎看不到导通电阻的差异。
接着，对半导体装置1的重量与作用于焊料凸块的侧面的力的关系进行说明。
图11是说明在回流焊安装时作用于焊料凸块的力的图。在该图中示出了回流焊前及回流焊后的焊料凸块。如果设回流焊前的焊料凸块的高度(安装基板与半导体装置1的距离)为t，在回流焊中焊料凸块被推入了Δt(沉降量)，则回流焊后的焊料凸块的高度成为(t－Δt)。此时，在设将焊料凸块俯视的情况下的电极面积为S、电极周边长为L的情况下，在焊料凸块的侧面中，作用于焊料凸块的力F由式6表示。
[数式6]
Figure GDA0003194300900000221
在式6中，Δt×S是在回流焊安装中沉降的量的焊料体积，该体积被压缩在(t－Δt)的高度的焊料凸块中。此时，想要承受被压缩的焊料膨胀的焊料凸块的表面张力，与焊料凸块的侧面积(t－Δt)×L成比例。此外，式6如式7那样被变形。
[数式7]
Figure GDA0003194300900000231
式7暗示，为了避免回流焊安装后的焊料溢出，可以通过S/L(电极面积S除以电极周边长L而得到的值)使电极的形状适当化，以使作用于焊料凸块的力F变小。但是，如果使电极的面积过小，则带来导通电阻增大这样的不良影响。
另外，影响沉降量Δt的是半导体装置1的重量，所以如果半导体装置1的重量较小，则结果上Δt也变小，所以还能够将促进焊料溢出的力、即作用于焊料凸块的力F保持得较小。
基于式6及式7，为了抑制焊料溢出，优选的是在导通电阻不过度增大的范围内减小S/L。根据表3，S/L在水平1呈现最大0.127。由于焊料溢出随着水平1、2、3的递进而变好，所以在有关本实施方式的半导体装置1中，S/L为0.127以下。
接着，对全部的电极焊盘的总面积与焊料溢出的关系进行说明。如果全部的电极焊盘的总面积变大而在半导体装置1的安装中使用的焊料的量较多，则即使是具有相同的翘曲量且相同的Δt的半导体装置1，发生焊料溢出的概率也可以说较高。
因而，将半导体装置1中具备的电极的面积全部合计的总电极面积Sa较小适合于防止焊料溢出。在表3中，关于水平1～3的布局，记入了总电极面积Sa的值。总电极面积Sa在水平1呈现最大2.61mm2。由于焊料溢出随着水平1、2、3的递进而变好，所以在有关本实施方式的半导体装置1中，总电极面积Sa为2.61mm2以下。
此外，表3所示的水平1～7的电极布局被设计为半导体装置1的导通电阻等同。例如，如果总电极面积Sa过小，则导通电阻增大。在图9中表示水平1～7的电极布局及尺寸。另外，在调查安装后的焊料的状态的研究中，在水平1～7的全部中，将Si层的厚度设为20μm，将Ag层的厚度设为50μm，将Ni层的厚度设为30μm。
如果半导体装置1在回流焊安装时翘曲，则在沿着Si层的长边的方向上，安装基板与半导体装置1的间隔在边界线90C侧比在短边93侧及短边94侧更宽。因此，在短边93侧或短边94侧被推入的熔融焊料在以沿着Si层的长边的方向为长度方向的源极电极11及源极电极21中沿着该长度方向在边界线90C方向上流动。因此，不易发生由焊料溢出不良或焊料的散布不足造成的空隙不良。
这里，在水平1～7中，着眼于具有典型的电极布局的水平1。从上述的抑制空隙不良的观点出发，源极电极11及源极电极21呈沿着Si层的长边方向的大致长方形形状是重要的。源极电极11及源极电极21的长度方向的长度在水平1中是最小值0.85mm、最大值1.375mm。由于确认了研究出的水平1对导通电阻几乎没有不良影响，所以优选的是源极电极11及源极电极21分别被形成为各个电极的长边与Si层的长边平行的条状，长边长是0.85mm以上且1.375mm以下。
由此，在回流焊安装时，焊料容易在各电极的长度方向上流动，能够抑制焊料溢出不良及因焊料的散布不足造成的空隙不良。
另外，关于栅极电极19及栅极电极29，抑制焊料溢出的机理也是与源极电极11及源极电极21同样的。即，由于要将焊料向外部推出的力即作用于焊料凸块的力F与S/L成比例，所以S/L的值优选的是较小，其中S为栅极电极的电极面积，L为电极周边长。
根据表3，在水平1～7中，栅极电极19及栅极电极29是直径0.25mm的圆形状，或者虽然在表3中没有表示，但沿着Si层的短边长的方向的宽度是0.25mm。在表3的研究结果中，关于栅极电极中的焊料溢出，没有观察到规格外的情况。因此，栅极电极19及栅极电极29各自的宽度优选的是0.25mm以下。
此外，栅极电极19及栅极电极29由于在控制动作中需要的导通电流较少，所以与源极电极11及源极电极21相比，电极数量及总电极面积更少地设计电极布局。即便这样，也对栅极电极19及栅极电极29要求不发生接合开路不良及由接合部的空隙造成的导通阻抗变动。所以，在半导体装置1中发生翘曲的情况下，设想典型的是沿着Si层的长边方向的翘曲以一维发生，栅极电极19及栅极电极29优选的是分别设置在与Si层的短边93及短边94接近的位置。进而，栅极电极19及栅极电极29优选的是沿着Si层的短边93及沿着短边94与源极电极11及源极电极21隔开距离而形成。
由此，能够抑制栅极电极19及栅极电极29的接合开路不良及接合部的导通阻抗变动。
如上述那样，半导体装置1例如在用于智能电话等移动型设备的锂离子电池电路的保护用途的情况下，需要使电路基板收纳在设备的薄度之中。因此，本发明者们作为半导体装置1的大小而设想了3.40mm(长边长L1：横向)×1.96mm(短边长L2：纵向)。因而，半导体装置1的短边长L2优选的是比2.00mm短。此外，为了低导通电阻化，半导体层40(Si层)的厚度优选的是约20μm，此外，为了抑制在半导体装置1中发生的翘曲，金属层30(Ni层)的厚度优选的是比15μm厚。
由此，能够应用半导体装置1用来保护作为智能电话等移动型设备的锂离子电池电路。
在表3中，按每个水平1～7示出了电极面积S、电极周边长L及S/L的值。此外可知，随着水平号码变大，安装后的焊料状态也改善。考虑这是因为，例如与水平1相比，水平2中关于各电极，S/L的值从约0.12变小为约0.10，要将焊料向外部推出的力(作用于焊料凸块的力F)减小。由此，在Si层的厚度约为20μm、Ag层的厚度约为50μm、Ni层的厚度约为30μm的情况下，在源极电极11及源极电极21中，各电极的面积与周边长之比优选的是小于0.10。
由此，能够减小焊料要溢出的力(作用于焊料凸块的力F)。
另外，Si层的厚度约为20μm是指Si层的厚度实质上等于20μm，更具体地讲，是指Si层的厚度是20μm±8％的范围。此外，Ag层的厚度约为50μm是指Ag层的厚度实质上等于50μm，更具体地讲，是指Ag层的厚度是50μm±14％的范围。此外，Ni层的厚度约为30μm是指Ni层的厚度实质上等于30μm，更具体地讲，是指Ni层的厚度是30μm±10％的范围。
此外，如果将源极电极11及源极电极21的各电极的面积与周边长之比小于0.10以不同方式表述，则为如下。即，如果设构成源极电极11及源极电极21的各电极的长边长为Xs、短边长为Ys，则以下的式8成立。
[数式8]
Figure GDA0003194300900000251
如果将式8展开，则式9成立。
[数式9]
Figure GDA0003194300900000261
由此，通过设计各电极以使式9的关系式成立，能够抑制焊料要溢出的力(作用于焊料凸块的力F)。
进而，根据表3，关于安装后的焊料的状态进行了比较，在水平5～7中能得到非常良好的趋向，没看到规格外的焊料溢出不良。此外，虽然在表3中没有示出，但也没有看到规格外的空隙不良的发生。这可以考虑是因为，在水平5～7中，对翘曲带来影响的构造上的参数、各电极的面积S与电极周边长L之比、以及总电极面积Sa等在抑制焊料溢出的方向上发挥作用。
特别是关于总电极面积Sa，由于能够减少用于半导体装置1的焊料的量，所以能够降低导致焊料溢出的概率。在水平5～7中，总电极面积Sa小于2.11mm2。由此，总电极面积Sa优选的是小于2.11mm2。
由此，能够削减总焊料量，能够抑制焊料溢出不良。
此外，根据表3，水平5～7中的安装后的焊料的状态良好，这可以考虑是因为各源极电极的短边长为0.2mm以下。由此，各源极电极的短边长优选的是0.2mm以下。根据具有0.2mm以下的短边长的源极电极，挥发助焊剂的气泡能够在较早的阶段接触到焊料与外部的边界，挥发助焊剂的气泡能够消失，所以能够抑制将焊料推出而引起溢出。
接着，对栅极电极的形状与焊料安装不良的关系进行说明。
在水平1～7中，栅极电极的形状都以直径0.25mm的圆形统一。虽然都没有发生被判定为规格外的栅极电极的焊料溢出，但在焊料溢出的发生率上稍稍显现差异。在水平1～7中，由于栅极电极的形状相同，所以在面积和周边长上没有差异。所以，设根据半导体装置1的各层厚换算而求出的第2膜厚换算重量(mg)为M’，设总电极面积为Sa，将每单位面积的M’/Sa(第2膜厚换算重量M’除以总电极面积Sa而得到的值)进行比较，从而比较作用于栅极电极的负荷。更具体地讲，在表3所示的数据中，将M’/Sa与栅极电极的规格内焊料溢出发生率的相关性用一次式近似，根据该一次式计算栅极电极的规格内焊料溢出发生率成为作为阈值的10％的M’/Sa。结果，在M’/Sa>3.12的条件下，有栅极电极的规格内焊料溢出发生率成为10％以上的趋向，可知有该发生率增加的趋向。另外，由于第2膜厚换算重量M’由式2表示，所以以下的式10成立。
[数式10]
0.0067×(2.33×tsi+10.5×tag+8.90×tni)/Sa<3.12
0.0067×(2.33×tsi+10.5×tag+8.90×tni)/3.12<Sa (式10)
由此，通过设计栅极电极以使式10的关系式成立，能够抑制焊料溢出。
到此为止，关注了焊料溢出及关于空隙的不良，但也有溢出的焊料从电极部向外跃出而以球状悬浮的情况(焊料球)、或焊料球以半球状再附着于半导体装置1的侧面而固化的情况(侧面附着)的不良模式。在焊料球或侧面附着的情况下，以较高的概率导致短路不良。因此，即便在1处确认出发生，就判定为不良。
根据表3，在水平3～7中没有焊料球及焊料的侧面附着的发生(但是，在水平4中，仅在Si层的厚度20μm、Ag层的厚度50μm、Ni层的厚度30μm的情况下没有发生不良)。考虑这是因为，由于源极电极11及源极电极21距Si层的长边长L1隔开足够的距离而配置，所以即使有焊料的跃出，也不会停留在半导体装置1(可以考虑从电极部发生了跃出的焊料球在半导体装置1上行进长距离，所以由于惯性，在半导体装置1的端部被捕获吸附的概率低)。
在水平3～7中，源极电极11及源极电极21与Si层的长边长L1之间的距离(沿长边的边距)大于0.15mm。因此，Si层的长边长L1与源极电极11及源极电极21的距离优选的是隔开0.15mm以上。
由此，能够抑制由焊料球及侧面附着造成的短路不良的发生。
图12A是表示有关实施方式的半导体装置的源极电极的布局结构的图。如该图所示，源极电极11及源极电极21分别由多个电极构成。
这里，也可以是，在构成源极电极11的多个电极中，沿着Si层的长边的方向上的形成于边界线90C侧的电极的面积比形成于Si层的短边93侧的电极的面积大。在图12A中，例如形成于边界线90C侧的电极11a1的面积比形成于Si层的短边93侧的电极11a2的面积大。此外，在构成源极电极21的多个电极中，沿着Si层的长边的方向上的形成于边界线90C侧的电极的面积比形成于Si层的短边94侧的电极的面积大。
如上述那样，在沿着Si层的长边的方向上发生翘曲，与边界线90C附近相比，短边93及94附近焊料的沉降量Δt更大。相对于此，根据有关本实施方式的半导体装置，由于形成于Si层的短边93及94侧的电极的面积比形成于边界线90C侧的电极的面积小，所以形成于短边93及94侧的电极的S/L变小。因此，能够减小焊料要溢出的力(作用于焊料凸块的力F)。
另外，形成于短边侧的电极的面积比形成于边界线侧的电极的面积小的结构只要应用于源极电极11及源极电极21中的至少一方就可以。
另外，构成源极电极11的多个电极也可以在沿着Si层的长边的方向上随着从边界线90C侧朝向短边93侧而变小。此外，构成源极电极21的多个电极也可以在沿着Si层的长边的方向上随着从边界线90C侧朝向短边94侧而变小。另外，关于本结构，也只要应用于源极电极11及源极电极21的至少一方就可以。
由此，能够有效地减小焊料要溢出的力(作用于焊料凸块的力F)。
图12B是表示有关实施方式的半导体装置的源极电极的布局结构的图。如该图所示，源极电极11及源极电极21分别由多个电极构成。
这里，也可以是，在构成源极电极11的多个电极中，沿着Si层的长边的方向上的、配置在边界线90C侧的电极和与其相邻的电极之间的间隔比配置在Si层的短边93侧的电极和与其相邻的电极之间的间隔窄。此外，也可以是，在构成源极电极21多个电极中，沿着Si层的长边的方向上的、配置在边界线90C侧的电极和与其相邻的电极之间的间隔，比配置在Si层的短边94侧的电极和与其相邻的电极之间的间隔窄。另外，关于本结构，也只要应用于源极电极11及源极电极21的至少一方就可以。
如上述那样，在沿着Si层的长边的方向上发生翘曲，与边界线90C附近相比短边93及94附近的焊料的沉降量Δt更大。相对于此，根据有关本实施方式的半导体装置，由于形成于Si层的短边93及94侧的相邻的电极的间隔比形成于边界线90C侧的相邻的电极的间隔宽，所以能够增大形成于短边93及94侧的电极的溢出容许量(例如，相邻电极间隔的一半的距离)。由此，能够减少焊料溢出不良。
另外，也可以是，源极电极11的相邻的电极的间隔在沿着Si层的长边的方向上随着从边界线90C侧朝向短边93侧而变大。此外，也可以是，源极电极21的相邻的电极的间隔在沿着Si层的长边的方向上随着从边界线90C侧朝向短边94侧而变大。另外，关于本结构，也只要应用于源极电极11及源极电极21的至少一方就可以。
由此，能够有效地减少焊料溢出不良。
图12C是表示有关实施方式的半导体装置的源极电极的布局结构的图。如该图所示，源极电极11及源极电极21分别由多个电极构成。
这里，也可以是，构成源极电极11的多个电极的面积比构成栅极电极19的电极的面积小，该多个电极各自和与其相邻的电极之间的间隔比构成栅极电极19的各电极的宽度窄。此外，也可以是，构成源极电极21的多个电极的面积比构成栅极电极29的电极的面积小，该多个电极各自和与其相邻的电极的间隔比构成栅极电极29的各电极的宽度窄。另外，关于本结构，也只要应用于源极电极11及源极电极21的至少一方就可以。
由此，能够减小源极电极的S/L。因此，能够减小源极电极的焊料溢出力(作用于焊料凸块的力F)。此外，相邻的源极电极的间隔虽然比栅极电极宽度窄，但构成源极电极11的源极电极间也可以接触，此外，构成源极电极21的源极电极间也可以接触。这是因为，在与相当于构成源极电极11的全部电极的总面积的单面电极比较的情况下，上述结构使挥发助焊剂的气泡更容易消失，源极电极11中的各电极的短路由于是同电位，所以不成为问题。
(其他实施方式)
以上，基于实施方式对有关本发明的1个或多个技术方案的半导体装置进行了说明，但本发明并不限定于该实施方式。只要不脱离本发明的主旨，对本实施方式实施了本领域技术人员想到的各种变形后的形态、或将不同实施方式的一部分的构成要素组合而构建的形态也包含在本发明的1个或多个技术方案的范围内。
在上述实施方式中，作为用来将半导体装置1与安装基板接合的接合件而例示了焊料凸块，但该接合件的形态并不限定于凸块，此外，该接合件的材料并不限定于焊料。
产业上的可利用性
有关本发明的半导体装置作为CSP型的半导体装置，能够广泛地利用于双向晶体管、单向晶体管、二极管等各种半导体装置。
标号说明
1 半导体装置
2 控制IC
3 电池
4 负载
10 晶体管(第1纵型MOS晶体管)
11、11a、11b、11c、11d、21、21a、21b、21c、21d 源极电极
12、13、22、23 部分
14、24 源极区域
15、25 栅极导体
16、26 栅极绝缘膜
18、28 体区域
19、29 栅极电极
20 晶体管(第2纵型MOS晶体管)
30、31 金属层
30a、30b、31a、31b、40a、40b 主面
32 半导体基板
33 低浓度杂质层
34 层间绝缘层
35 钝化层
40 半导体层
90C 边界线
91、92 长边
93、94 短边

Claims (16)

1.一种半导体装置，是能够倒装的芯片尺寸封装型的半导体装置，其中，具有：
半导体层，具有相互背对的第1主面及第2主面；
第1金属层，具有相互背对的第3主面及第4主面，上述第3主面与上述第2主面接触地形成，该第1金属层由银构成，厚度为30μm以上且比60μm薄；
第2金属层，具有相互背对的第5主面及第6主面，上述第5主面与上述第4主面接触地形成，该第2金属层由镍构成，厚度为10μm以上且比35μm薄；
第1纵型MOS晶体管，形成于上述半导体层内的第1区域；以及
第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域与上述第1区域在沿着上述第1主面的方向上相邻；
上述半导体层具有：
半导体基板，配置在上述第1主面及上述第2主面中的上述第2主面侧，由包含第1导电型的杂质的硅构成；以及
低浓度杂质层，配置在上述第1主面及上述第2主面中的上述第1主面侧，与上述半导体基板接触地形成，包含浓度比上述半导体基板的上述第1导电型的杂质的浓度低的上述第1导电型的杂质；
上述第1纵型MOS晶体管在上述低浓度杂质层的表面具有第1源极电极及第1栅极电极；
上述第2纵型MOS晶体管在上述低浓度杂质层的表面具有第2源极电极及第2栅极电极；
在将上述半导体层俯视的情况下，上述第1源极电极及上述第1栅极电极和上述第2源极电极及上述第2栅极电极形成于相对于将上述半导体层的长边一分为二的边界线成为线对称的位置；
上述半导体层的厚度是10μm以上且30μm以下；
上述半导体基板作为上述第1纵型MOS晶体管的第1漏极区域及上述第2纵型MOS晶体管的第2漏极区域的共用漏极区域发挥功能；
将从上述第1源极电极经由上述第1漏极区域、上述第1金属层及上述第2漏极区域到上述第2源极电极的双向路径作为主电流路径；
上述半导体层的长边长与短边长之比是1.73以下；
上述第1源极电极及上述第2源极电极的各电极的面积与周长之比是0.127以下；
上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各面积的总和是2.61mm2以下；
上述第1源极电极及上述第2源极电极的各短边长是0.3mm以下；
当设上述半导体层的厚度为tsi(μm)、上述第1金属层的厚度为tag(μm)、上述第2金属层的厚度为tni(μm)时，
[数式1]
702<2.33×tsi+10.5×tag+8.90×tni<943的关系式成立。
2.如权利要求1所述的半导体装置，其中，
[数式2]
790≤2.33×tsi+10.5×tag+8.90×tni的关系式成立。
3.如权利要求1或2所述的半导体装置，其中，
上述第1源极电极及上述第2源极电极分别由多个电极构成；
在上述俯视中，构成上述第1源极电极及上述第2源极电极的上述多个电极的长度方向与上述半导体层的长边平行，构成上述第1源极电极的上述多个电极被配置为条状，构成上述第2源极电极的上述多个电极被配置为条状；
构成上述第1源极电极及上述第2源极电极的上述多个电极各自的长边长是0.85mm以上且1.375mm以下。
4.如权利要求1或2所述的半导体装置，其中，
上述第1栅极电极及上述第2栅极电极各自的最大宽度是0.25mm以下；
在上述俯视中，在比上述第1源极电极靠上述半导体层的短边侧，上述第1栅极电极与上述第1源极电极隔开距离而形成，在比上述第2源极电极靠上述半导体层的短边侧，上述第2栅极电极与上述第2源极电极隔开距离而形成。
5.如权利要求1或2所述的半导体装置，其中，
上述半导体层的短边长比2.00mm短；
上述半导体层的厚度为18.4μm以上且21.6μm以下；
上述第2金属层的厚度比15μm厚。
6.如权利要求1所述的半导体装置，其中，
上述半导体层的厚度为18.4μm以上且21.6以下；
上述第1金属层的厚度为43μm以上；
上述第2金属层的厚度为27μm以上且33μm以下；
构成上述第1源极电极及上述第2源极电极的各电极的面积与周长之比小于0.10。
7.如权利要求6所述的半导体装置，其中，
当设构成上述第1源极电极及上述第2源极电极的各电极的长边长为Xs、短边长为Ys时，
[数式3]
Figure FDA0003194300890000031
的关系式成立。
8.如权利要求6所述的半导体装置，其中，
构成上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各电极的各面积的总和小于2.11mm2。
9.如权利要求7或8所述的半导体装置，其中，
构成上述第1源极电极及上述第2源极电极的各电极的短边长是0.2mm以下。
10.如权利要求6所述的半导体装置，其中，
当设构成上述第1源极电极、上述第1栅极电极、上述第2源极电极及上述第2栅极电极的各电极的各面积的总和为Sa时，
[数式4]
0.0067×(2.33×tsi+10.5×tag+8.90×tni)/3.12<Sa的关系式成立。
11.如权利要求6所述的半导体装置，其中，
构成上述第1源极电极及上述第2源极电极的各电极相对于上述半导体层的长边隔开0.15mm以上。
12.如权利要求1所述的半导体装置，其中，
上述第1源极电极及上述第2源极电极分别由多个电极构成；
构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方中的形成于上述边界线侧的电极的面积，比形成于上述半导体层的短边侧的电极的面积大。
13.如权利要求12所述的半导体装置，其中，
构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方的各个电极随着从上述边界线侧朝向上述短边侧而变小。
14.如权利要求1所述的半导体装置，其中，
上述第1源极电极及上述第2源极电极分别由多个电极构成；
构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方中的、配置在上述边界线侧的电极和与其相邻的电极之间的间隔，比配置在上述半导体层的短边侧的电极和与其相邻的电极之间的间隔窄。
15.如权利要求14所述的半导体装置，其中，
构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方中的相邻的电极的间隔随着从上述边界线侧朝向上述短边侧而变宽。
16.如权利要求1所述的半导体装置，其中，
上述第1源极电极及上述第2源极电极分别由多个电极构成；
构成上述第1源极电极的多个电极及构成上述第2源极电极的多个电极的至少一方的各自的面积，比构成上述第1栅极电极及上述第2栅极电极的各电极的面积小；
上述至少一方的上述多个电极各自和与其相邻的电极之间的间隔，比构成上述第1栅极电极及上述第2栅极电极的各电极的宽度窄。
CN201980040517.4A 2018-06-19 2019-01-17 半导体装置 Active CN112470290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110244893.4A CN113035866B (zh) 2018-06-19 2019-01-17 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862687007P 2018-06-19 2018-06-19
US62/687,007 2018-06-19
PCT/JP2019/001316 WO2019244384A1 (ja) 2018-06-19 2019-01-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110244893.4A Division CN113035866B (zh) 2018-06-19 2019-01-17 半导体装置

Publications (2)

Publication Number Publication Date
CN112470290A CN112470290A (zh) 2021-03-09
CN112470290B true CN112470290B (zh) 2021-11-30

Family

ID=68983654

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110244893.4A Active CN113035866B (zh) 2018-06-19 2019-01-17 半导体装置
CN201980040517.4A Active CN112470290B (zh) 2018-06-19 2019-01-17 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110244893.4A Active CN113035866B (zh) 2018-06-19 2019-01-17 半导体装置

Country Status (6)

Country Link
US (1) US10930748B2 (zh)
JP (2) JP6631934B1 (zh)
KR (1) KR102245155B1 (zh)
CN (2) CN113035866B (zh)
TW (1) TWI735838B (zh)
WO (1) WO2019244384A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550988B1 (ko) * 2021-03-29 2023-07-04 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 전지 보호 회로, 및, 파워 매니지먼트 회로
JP7114824B1 (ja) * 2021-09-17 2022-08-08 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
CN106463541A (zh) * 2014-05-23 2017-02-22 松下知识产权经营株式会社 碳化硅半导体装置
US9685517B2 (en) * 2014-06-06 2017-06-20 Renesas Electronics Corporation Semiconductor device, and method for producing the same
CN107492543A (zh) * 2016-06-09 2017-12-19 美格纳半导体有限公司 包括功率半导体的晶片级芯片规模封装件及其制造方法
WO2018025839A1 (ja) * 2016-08-02 2018-02-08 パナソニックＩｐマネジメント株式会社 半導体装置、半導体モジュール、および半導体パッケージ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374204B1 (ko) * 2000-05-03 2003-03-04 한국과학기술원 2차원 노즐배치를 갖는 잉크젯 프린트헤드 및 그 제조방법
JP5649322B2 (ja) * 2010-04-12 2015-01-07 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012182238A (ja) 2011-02-28 2012-09-20 Panasonic Corp 半導体装置
JP5990401B2 (ja) 2012-05-29 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016086006A (ja) 2014-10-23 2016-05-19 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2017002368A1 (ja) 2015-07-01 2017-01-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018049974A (ja) 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN114975302A (zh) * 2016-12-27 2022-08-30 新唐科技日本株式会社 半导体装置
JP6447946B1 (ja) * 2018-01-19 2019-01-09 パナソニックＩｐマネジメント株式会社 半導体装置および半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250731A (ja) * 1994-12-30 1996-09-27 Siliconix Inc 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ
CN103890953A (zh) * 2012-03-23 2014-06-25 松下电器产业株式会社 半导体元件
CN106463541A (zh) * 2014-05-23 2017-02-22 松下知识产权经营株式会社 碳化硅半导体装置
US9685517B2 (en) * 2014-06-06 2017-06-20 Renesas Electronics Corporation Semiconductor device, and method for producing the same
CN107492543A (zh) * 2016-06-09 2017-12-19 美格纳半导体有限公司 包括功率半导体的晶片级芯片规模封装件及其制造方法
WO2018025839A1 (ja) * 2016-08-02 2018-02-08 パナソニックＩｐマネジメント株式会社 半導体装置、半導体モジュール、および半導体パッケージ装置

Also Published As

Publication number Publication date
TWI735838B (zh) 2021-08-11
CN113035866A (zh) 2021-06-25
JP6631934B1 (ja) 2020-01-15
TW202002296A (zh) 2020-01-01
CN112470290A (zh) 2021-03-09
WO2019244384A1 (ja) 2019-12-26
KR102245155B1 (ko) 2021-04-27
JP2020038999A (ja) 2020-03-12
JPWO2019244384A1 (ja) 2020-06-25
KR20210005957A (ko) 2021-01-15
US10930748B2 (en) 2021-02-23
CN113035866B (zh) 2022-02-22
US20200395454A1 (en) 2020-12-17
JP6757457B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
CN111684608B (zh) 半导体装置
US9230935B2 (en) Package on package structure and method of manufacturing the same
US8922011B2 (en) Mounting structure of electronic component with joining portions and method of manufacturing the same
US9997480B2 (en) Method of forming a semiconductor device including strain reduced structure
JP2012204788A (ja) 半導体装置及び半導体装置の製造方法
TWI578470B (zh) 半導體裝置和半導體裝置的製造方法
CN112470290B (zh) 半导体装置
US11784061B2 (en) Chip package structure and method for forming the same
JP2012080043A (ja) 半導体装置及び半導体装置の製造方法
US7045831B2 (en) Semiconductor device
TWI759063B (zh) 晶片封裝結構及其形成方法
US9735109B2 (en) Semiconductor device and semiconductor device manufacturing method
US20220285328A1 (en) Semiconductor package including redistribution substrate
JP2019054155A (ja) 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法
JP2022154154A (ja) 半導体装置
CN112951789A (zh) 引线焊接结构、引线焊接方法及半导体器件
JP2009059818A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant