JP2005268296A - ショットキーバリアダイオード - Google Patents

Abstract

【課題】両極が同一表面に形成され、前記表面上に付設されたバンプによりフリップチップボンディングが可能にされたショットキーバリアダイオードにおいて、ＶＦを低減しつつフリップチップ用バンプの形状、配置、数などの適正化を図る。
【解決手段】アノード（Ａ）、カソード（Ｋ）間の分離領域を蛇行状にして、Ａ−Ｋの対向長さＷを長くして横方向電流経路の断面を大きくすることによりＶＦを低減した。バンプは電極金属膜５，６の蛇行の振幅範囲Ｂ外に２つずつ配置した（若しくは単一で長めに形成した）。蛇行の繰り返し数を１としてチップの小型化を優先した。Ａ開口３１をＫ開口３１より大きくしてショットキー接合面積を大きくし、更なるＶＦ低減を図った。基板１裏面に金属８を形成し、更なるＶＦ低減を図った。
【選択図】図１

Description

本発明は、両極が同一表面に形成され、前記表面上に付設されたバンプによりフリップチップボンディングが可能にされたショットキーバリアダイオードに関するものである。

フリップチップボンディングとは、半導体チップの表面の電極上にバンプと呼ばれる突起電極を形成し、この半導体チップの表裏を逆にして、配線基板上の電極とバンプとを位置合わせしフェースダウンボンディングする実装方法のことである。フリップチップボンディングは1960年代前半に開発され、ＩＣなどの多端子構造の半導体チップをワイヤレスで高密度に表面実装する技術として今日まで広く用いられてきた。また、接続配線が短いというのもフリップチップボンディングの長所である。フリップチップ用のバンプとしては半田（ソルダ）ボールが広く用いられている。

近年、フリップチップボンディングはＩＣに限らず個別半導体の実装にも応用されるようになってきた。特許文献１には、ＩＣに限らず個別半導体のパワーデバイスにフリップチップボンディングを適用することが記載されている。

ところで、表裏に電極が形成された個別半導体チップをフェースダウンでボンディングする場合、例えば特許文献２に記載されるように金属キャップなどの配線用部品を用いて裏面に形成された電極を表面側へ引き回さなければならない。

これに対し、両極が同一表面に形成された横型ダイオードであれば、上記配線用部品の必要は無く、その分薄型化するという利点、バンプ形成までの工程をダイシング前のウエファフォームに対して一括して実施できるという利点がある。
ＵＳＰ6,653,740 ＵＳＰ6,624,522 FIG.15

しかし、横型ダイオードにあっては、表面に平行なキャリア流が流れるという独特性により、縦型ダイオードに比較して順方向電圧降下（以下「ＶＦ」という。）が高まると懸念された。
また、多端子素子でなく２端子素子であるため、信頼性の高いフリップチップボンディングを行うには、フリップチップ用バンプの形状、配置、数などを適正化する必要がある。

本発明は以上の従来技術における問題に鑑みてなされたものであって、両極が同一表面に形成され、前記表面上に付設されたバンプによりフリップチップボンディングが可能にされたショットキーバリアダイオードにおいて、ＶＦを低減しつつフリップチップ用バンプの形状、配置、数などの適正化を図り、信頼性の高いフリップチップボンディングを可能にすることを課題とする。

上記課題を解決するための請求項１記載の発明は、例えば図１に示すように、第１導電型の半導体基板１と、前記半導体基板上に形成された半導体層２と、前記半導体層の前記半導体基板と接する底面と反対側の主表面上に形成された絶縁層３とを備え、
前記半導体層に、比較的不純物濃度の低い第１導電型低濃度領域２１及びこれと横方向に隣接する比較的不純物濃度の高い第１導電型高濃度領域２２がともに前記主表面から所定深さまで形成されるとともに、前記第１導電型低濃度領域に包含される第２導電型のガードリング２３が形成され、
前記絶縁層に、前記ガードリングの内側の前記第１導電型低濃度領域及び前記ガードリングの内周縁部を露出させる第１開口部３１と、前記第１開口部と一方向に隣接し前記第１導電型高濃度領域を露出させる第２開口部３２とが形成され、
前記ガードリングの内側の前記第１導電型低濃度領域を被い、これと接触してショットキー接合を形成するショットキーバリアメタル４と、
前記第１開口部を被い前記ショットキーバリアメタル及び前記ガードリングに電気的に接続する第１電極金属膜５と、
前記第２開口部を被い前記第１導電型高濃度領域に電気的に接続する第２電極金属膜６と、
前記一方向と垂直な方向に２つ以上並んで若しくは単一で前記一方向と垂直な方向に長く形成された前記第１電極金属膜上のバンプ（Ａ１，Ａ２若しくはＡ）と、
前記一方向と垂直な方向に２つ以上並んで若しくは単一で前記一方向と垂直な方向に長く形成された前記第２電極金属膜上のバンプ（Ｋ１，Ｋ２若しくはＫ）とを備え、
前記絶縁層の前記第１開口部と前記第２開口部との間の部分の形状が前記主表面上で前記一方向に振るように蛇行しており、この蛇行形状に沿う前記第１電極金属膜及び前記第２電極金属膜の外形の蛇行の振幅範囲Ｂ外に前記バンプが配置されてなることを特徴とするショットキーバリアダイオードである。

したがって請求項１記載の発明によれば、絶縁層の第１開口部と第２開口部との間の部分の形状が前記主表面上で前記一方向に振るように蛇行しており、その他上記の通りの構造を有するので、この絶縁層の蛇行形状部分に沿うように、第１電極金属膜の外形、第２電極金属膜の外形、ショットキーバリアメタルの外形、ガードリングの形状、第１導電型低濃度領域と第１導電型高濃度領域との境界に蛇行形状が形成される。そして、両極に順方向電圧が印加されるとき、アノードからカソードに移行する電流の経路の断面積はストレート形状に比較して前記蛇行形状によって大きく拡大されているので、ストレート形状とするよりＶＦの低減効果がある。
また、両電極金属膜が入江状に狭小となる両電極金属膜外形の蛇行の振幅範囲内にバンプを形成することは困難であるが、本発明によれば、両電極金属膜外形の蛇行の振幅範囲外にバンプが配置されるので、バンプの形成領域を確保しやすくチップサイズを小型化しやすい。言い換えると、両電極金属膜外形の蛇行の振幅範囲外にバンプが配置されるので、蛇行を狭ピッチにすることができ、ひいてはチップサイズを小型化できる。
さらに、両電極金属膜外形の蛇行の振幅範囲の両側にバンプが配置されるので、ボンディング時に前記一方向について安定しやすい。また、バンプは前記一方向と垂直な方向に２つ以上並んで若しくは単一で前記一方向と垂直な方向に長く形成されるので、ボンディング時に前記一方向と垂直な方向についても安定しやすい。したがって、全方向についてボンディング時の傾斜の発生が防止され、信頼性の高いフリップチップボンディングが可能である。

請求項２記載の発明は、前記蛇行の繰り返し数が１であることを特徴とする請求項１記載のショットキーバリアダイオードである。

蛇行の繰り返し数が１を超えると、チップサイズの大型化を招き、蛇行の繰り返し数を０．５とすると、高いＶＦの低減効果が期待できないとともに、前記一方向と垂直な方向について両電極金属膜の形成領域が不均衡な形状となるので、バンプを均等に配置しにくい。

請求項３記載の発明は、前記第１電極金属膜上のバンプが合計２つであり、前記第２電極金属膜上のバンプが合計２つであることを特徴とする請求項１又は請求項２に記載のショットキーバリアダイオードである。

したがって請求項３記載の発明によれば、バンプがチップの四隅に配置され、４点支持による安定なボンディングを実現するとともに、バンプ数が少ないためチップサイズを小型化できる。

請求項４記載の発明は、前記第１開口部が前記第２開口部よりも大きく開口していることを特徴とする請求項１、請求項２又は請求項３に記載のショットキーバリアダイオードである。

したがって請求項４記載の発明によれば、第１開口部が第２開口部よりも大きく開口しているので、第１開口部内に形成されるショットキー接合の面積が大きくなり、その結果、更なるＶＦの低減効果がある。

請求項５記載の発明は、前記一方向がチップ外形の長辺方向にされてなることを特徴とする請求項１から請求項４のうちいずれか一に記載のショットキーバリアダイオードである。

したがって請求項５記載の発明によれば、蛇行の振幅を大きくとることができ、これによりアノードからカソードに移行する電流の経路の断面積は拡大されるので、更なるＶＦの低減効果がある。

請求項６記載の発明は、前記半導体基板の裏面に金属が被着されてなることを特徴とする請求項１から請求項４のうちいずれか一に記載のショットキーバリアダイオードである。

したがって請求項６記載の発明によれば、放熱性が向上し、全体として抵抗値が下降し更なるＶＦの低減効果がある。

以上説明したように本発明によれば、両極が同一表面に形成され、前記表面上に付設されたバンプによりフリップチップボンディングが可能にされたショットキーバリアダイオードにおいて、ＶＦを低減しつつフリップチップ用バンプの形状、配置、数などの適正化を図ることができるという効果がある。

以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。以下の実施形態においては、第１導電型はＮ型に対応し、第２導電型はＰ型に対応する。図１は、本発明一実施形態のショットキーバリアダイオードの平面透視図(a)及び図(a)におけるL1-L1´線断面図(b)である。

図１に示すように、本実施形態のショットキーバリアダイオード（以下「ＳＢＤ」という。）１０１は、Ｎ型の半導体基板１上に半導体層２がエピタキシャル成長により形成されたウエファを利用して構成される。半導体層２の主表面上にはＳｉＯ₂層３が形成されている。半導体層２には、比較的不純物濃度の低いＮ^-型領域２１と、比較的不純物濃度の高いＮ⁺型シンク領域２２が形成されている。Ｎ^-型領域２１とＮ⁺型シンク領域２２とは横方向に隣接している。Ｎ^-型領域２１は半導体層２の主表面から半導体基板１に接触する底面まで形成されている。Ｎ⁺型シンク領域２２は半導体層２の主表面からほぼ底面まで形成されている。また、Ｎ^-型領域２１に包含されるＰ型のガードリング２３が形成されている。ガードリング２３は半導体層２の主表面にリング状に露出する。

ＳｉＯ₂層３には、アノード側の第１開口部３１とカソード側の第２開口部３２とが形成されている。第１開口部３１は、ガードリング２３の内側のＮ^-型領域２１及びガードリング２３の内周縁部を露出させる。第１開口部３１の周囲には、ＳｉＯ₂層３の厚手部３３が堤状に形成されている。
第２開口部３２は、第１開口部３１とチップ外形の長手方向であるＸ方向に隣接して設けられ、Ｎ⁺型シンク領域２２のみを露出させている。

ショットキーバリアメタル４は、ガードリング２３の内側のＮ^-型領域２１を被い、これと接触してショットキー接合を形成する。

アノード電極金属膜５は、第１開口部３１を被いショットキーバリアメタル４及びガードリング２３に電気的に接続する。アノード電極金属膜５は、ショットキーバリアメタル４に被着している。本実施形態では、ショットキーバリアメタル４はガードリング２３を露出させるように第１開口部３１の周縁よりわずか内側に形成されており、アノード電極金属膜５の一部は、ショットキーバリアメタル４とＳｉＯ₂層３との隙間に埋設されてガードリング２３に接触する。ショットキーバリアメタル４によって第１開口部３１を隙間無く被う場合でも、アノード電極金属膜５はショットキーバリアメタル４を介してガードリング２３に電気的に接続することができる。
カソード電極金属膜６は、第２開口部３２を被いＮ⁺型シンク領域２２に電気的に接続する。

最終保護膜７は、スクライブ用のチップ外周縁部及び４つの電極パッド用開口部７１〜７４を残し、ＳｉＯ₂層３、ショットキーバリアメタル４、アノード電極金属膜５及びカソード電極金属膜６を被覆する。２つの電極パッド用開口部７１,７２はそれぞれアノード電極金属膜５の一部を露出させて、半田バンプ付設用の電極パッドを形成している。同様に２つの電極パッド用開口部７３,７４はそれぞれカソード電極金属膜６の一部を露出させて、半田バンプ付設用の電極パッドを形成している。

半田バンプＡ１,Ａ２は、電極パッド用開口部７１,７２を介してアノード電極金属膜５に接続し、Ｙ方向に並んで形成されている。同様に半田バンプＫ１,Ｋ２は、電極パッド用開口部７３,７４を介してカソード電極金属膜６に接続し、Ｙ方向に並んで形成されている。半田バンプＡ１,Ａ２,Ｋ１,Ｋ２は、通常統一してボール状、キューブ状などの形状にする。
半導体基板１の裏面には放熱及び導電用の裏面金属８が被着している。裏面金属８は設けなくてもよい。

〔平面構造〕
次に、図１(a)を参照して本ＳＢＤ１０１の平面構造につき説明する。ＳＢＤ１０１のチップサイズの縦横比は、Ｘ方向２に対してＹ方向が１である。
図１(a)に示すように、ＳｉＯ₂層３の第１開口部３１と第２開口部３２との間の部分の形状は、主表面上でＸ方向に振るように蛇行している。本ＳＢＤ１０１においては、この蛇行の繰り返し数は１回である。
Ｎ^-型領域２１、Ｎ⁺型シンク領域２２、ガードリング２３、ＳｉＯ₂層３（第１開口部３１、第２開口部３２含む）、ショットキーバリアメタル４、アノード電極金属膜５及びカソード電極金属膜６の各角部は丸みをつけた形状となっている。
アノード側とカソード側の境界部分においては、ショットキーバリアメタル４の外形、アノード電極金属膜５の外形、カソード電極金属膜６の外形、ガードリング２３の形状、Ｎ^-型領域２１とＮ⁺型シンク領域２２の境界は、ＳｉＯ₂層３の蛇行形状に沿って蛇行形状となっている。
このアノード電極金属膜５の外形及びカソード電極金属膜６の外形の蛇行の振幅範囲Ｂ外に半田バンプＡ１,Ａ２、Ｋ１，Ｋ２が配置されている。振幅範囲Ｂは、蛇行形状のピークとなるアノード電極金属膜５の縁からカソード電極金属膜６の縁までである。

以上の構造を有する本ＳＢＤ１０１は、アノード−カソード間に順方向電圧が印加されるとき、アノードからカソードに移行する電流の経路の断面積は、ストレート形状に比較して蛇行形状によって大きく拡大されているので、ストレート形状とするよりＶＦの低減効果がある。この断面積の拡幅度は、アノード領域とカソード領域との対向長さＷにより評価できる。
図１(a)に示すようにカソード電極金属膜６に対向する部分のガードリング２３の内縁に沿った長さ（太実線で表示）を対向長さＷとする。
アノード−カソード間の分離領域をストレート形状とするときは、対向長さＷは直線で示される。これに対し、蛇行形状とする場合は図１(a)に示す通り迂回する分、対向長さＷは長くなる。

〔製造方法〕
次に、図１、図２及び図３を参照して本ＳＢＤ１０１の製造方法の一例につき説明する。各パターニング工程は図１(a)に示すパターンで行う。

（工程１）まず、図２(a)に示すように、シリコンバルク結晶に砒素やアンチモン等のＮ型不純物を高濃度に不純物導入したＮ⁺型の半導体基板１上に、エピタキシャル成長によりＮ型の半導体層２を形成されたウエファを得、これを熱酸化させて半導体層２の表裏にＳｉＯ₂層３a,３ｂを形成する。

（工程２）次に、図２(b)に示すように、周知のフォトリソグラフィー法を用いて表面のＳｉＯ₂層３aにＮ⁺型シンク領域形成用の開口部３ｃを形成して酸化膜マスク３ｄを形成するとともに、裏面のＳｉＯ₂層３ｂをエッチング除去する。酸化膜マスク３ｄをマスクとしてＮ型不純物をドーピングし、続いて引き伸ばし拡散してＮ⁺型シンク領域２２を形成する。

（工程３）次に、図２(c)に示すように、再度、ウエファを熱酸化させＳｉＯ₂層を表裏に成長させた後、ガードリング形成用の開口部３ｅを形成して酸化膜マスク３ｆを形成する。酸化膜マスク３ｆをマスクとして、Ｐ型不純物をドーピングし、続いて引き伸ばし拡散してガードリング２３を形成する。

（工程４）次に、図３(a)に示すように、再度、ウエファを熱酸化させＳｉＯ₂層を表裏に成長させた後、第１開口部３１及び第２開口部３２を形成するとともに裏面のＳｉＯ₂層３ｂをエッチング除去する。次に、ショットキーバリアメタルを全面蒸着した後、図１(a)に示すパターンにエッチングする。次に、電極金属膜を表面に蒸着した後、図１(a)に示すパターンにエッチングし、アノード電極金属膜５及びカソード電極金属膜６を形成する。さらに、最終保護膜をＣＶＤ法により形成した後、図１(a)に示すパターンにエッチングする。

（工程６）次に、図３(b)に示すように、周知のドライマスクと電界メッキ法を用いて、最終保護膜７の開口７１〜７４により露出形成された電極パッド上に、半田バンプ材９を形成する。裏面金属８を設ける場合は、半導体基板１の裏面に裏面金属８を蒸着形成する。
なお、裏面金属８を設ける場合、より薄い半導体基板１を選択するか、半導体基板１の理面を研磨して薄くした後に裏面金属８を付設した方が裏面金属８が半導体層２に近づくため、より高いＶＦ低減効果、放熱効果が得られる。裏面金属８を設けない場合は、より厚い半導体基板１を選択し、横方向の電流経路の断面を大きくした方が良い。裏面金属８はウエファ工程でなく、チップに分離した後に金属片をチップ裏面に溶融接合させるなどして設けても良い。但し、ウエファ工程で半導体基板１の裏面に金属膜を蒸着形成しておいた方が、後で裏面金属を追加して付着させる場合に被着性が良くなる。また、上記金属片の溶融接合工程は、半田バンプが使用不可能な程度に変形したり、消失しない温度で行わなければならない。

（工程７）次に、半田バンプ材９を加熱溶融してその表面張力によりボール状に変形させる。以上により完成し、図１に示すＳＢＤ１０１が得られる。

〔変形例〕
次に、図４〜図７を参照して上記ＳＢＤ１０１に対する４つの変形例のＳＢＤ１０２〜１０５につき説明する。ＳＢＤ１０２〜１０５は、以下に説明する事項以外はＳＢＤ１０１と同様の構造を有する。図４はＳＢＤ１０２の平面透視図、図５はＳＢＤ１０３の平面透視図、図６はＳＢＤ１０４の平面透視図、図７はＳＢＤ１０５の平面透視図である。ＳＢＤ１０１の各部に対応する部分に同一の符号を付ける。

図４に示すＳＢＤ１０２は、ＳＢＤ１０１に対しチップサイズを変えずに蛇行の振幅を短くし、各半田バンプＡ１,Ａ２，Ｋ１，Ｋ２をＸ方向に長く形成したものである。これに伴いＳＢＤ１０２の対向長さＷは、ＳＢＤ１０１のそれに比して短くなるものの、振幅範囲Ｂが小さくなった分、振幅範囲Ｂ外の配置される半田バンプを大きく形成できる。
このように、蛇行の振幅を長くしたり短くしたりと選択することができ、その結果として対向長さＷを変更できる。

図５に示すＳＢＤ１０３は、ＳＢＤ１０１に対しチップサイズを変えずに蛇行の振幅を短くし、蛇行部をチップ中央よりカソード側に偏在させたものである。これに伴いＳＢＤ１０３の対向長さＷはＳＢＤ１０１のそれに比して短くなるものの、ＳＢＤ１０３の第１開口部３１は第２開口部３２よりも大きく開口している。第１開口部３１が大きくなった分、第１開口部３１内に形成されるショットキー接合の面積が大きくなり、その結果、ＳＢＤ１０２に対しＶＦの低減効果がある。ＳＢＤ１０１とＳＢＤ１０３を比較した場合は、両者の対向長さＷによる。

図６に示すＳＢＤ１０４は、ＳＢＤ１０１のチップサイズに対しＹ方向を２倍にし、蛇行の振幅を短くし、蛇行の繰り返し回数を２回とし、各半田バンプＡ１,Ａ２，Ｋ１，Ｋ２をＸ方向及びＹ方向に大きく形成したものである。これに伴いＳＢＤ１０４のチップサイズは大型化するものの、対向長さＷはＳＢＤ１０１のそれと同程度に維持でき、かつ、振幅範囲Ｂが小さくなりＹ方向のチップサイズが大きくなった分、振幅範囲Ｂ外の配置される半田バンプをＸ方向及びＹ方向に大きく形成できる。
このように、蛇行の繰り返し回数を選択することができ、その結果として対向長さＷを変更できる。但し、蛇行のピッチを狭小化することができない場合は、チップサイズを大型化せざるを得ない。

図７に示すＳＢＤ１０５は、ＳＢＤ１０１のチップサイズに対しＸ方向を１．５倍、Ｙ方向を２倍にし、蛇行の振幅を短くし、蛇行の繰り返し回数を２回とし、半田バンプＡ，Ｋをアノード、カソードにおいてそれぞれ単一にしてＹ方向に長く形成したものである。これに伴いＳＢＤ１０５のチップサイズは大型化するものの、対向長さＷはＳＢＤ１０１のそれと同程度に維持でき、かつ、振幅範囲Ｂが小さくなりＸ，Ｙ方向のチップサイズが大きくなった分、振幅範囲Ｂ外の配置される半田バンプをＸ方向及びＹ方向に大きく形成できる。また、半田バンプＡ，Ｋをアノード、カソードにおいてそれぞれ単一としたので、バンプのボンディング時の接触面積をさらに大きくできる。
このように、半田バンプの数をアノード、カソードのそれぞれにおいて単一としたり、２つとしたり、３以上に選択することができる。

〔比較例〕
次に、図８及び図９を参照して上記本発明のＳＢＤ１０１〜１０５に対する２つの比較例のＳＢＤ１０６，１０７につき説明する。ＳＢＤ１０６，１０７は、以下に説明する事項以外はＳＢＤ１０１と同様の構造を有する。図８はＳＢＤ１０６の平面透視図、図９はＳＢＤ１０７の平面透視図である。ＳＢＤ１０１の各部に対応する部分に同一の符号を付ける。

図８に示すＳＢＤ１０６は、ＳＢＤ１０１に対しチップサイズを変えずに蛇行を無くしてストレート形状にし、半田バンプＡ，ＫをＸ方向に長く形成したものである。これに伴いＳＢＤ１０６の振幅範囲Ｂ（ここでは単なるアノード電極金属膜５―カソード電極金属膜６間の離間距離に等しい）が小さくなった分、振幅範囲Ｂ外の配置される半田バンプを大きく形成できるものの、ＳＢＤ１０６の対向長さＷはＳＢＤ１０１のそれに比して短くなり低いＶＦが得られない。なお、図８においては半田バンプＡ，Ｋは単一のものを描いた。

図９に示すＳＢＤ１０７は、ＳＢＤ１０１に対しチップサイズを変えずに蛇行を無くしてＸ方向に平行はストレート形状にし、半田バンプＡ１，Ａ２，Ｋ１，Ｋ２をＸ方向に長く形成したものである。これに伴いＳＢＤ１０７の振幅範囲Ｂ（ここでは単なるアノード電極金属膜５―カソード電極金属膜６間の離間距離に等しい）が小さくなった分、振幅範囲Ｂ外の配置される半田バンプを大きく形成でき、ＳＢＤ１０７の対向長さＷはＳＢＤ１０６のそれに比して長くでき、ＳＢＤ１０１のそれに比しては同程度の長さにできる。

〔順方向電流のシミュレーション〕
次に、横型ＳＢＤの順方向電流のシミュレーション結果を記載する。なお、以下の記載における横型ＳＢＤ（ＳＢＤ１０１〜１０７を含む）については、すべて裏面金属８を設けていないものを対象とした。
図１０はシミュレーション領域を示すＳＢＤ断面図である。図１０に示すようにシミュレーション領域の範囲はＸ：０〜１２０（μｍ）、Ｙ：−１〜５（μｍ）である。Ｘ：０〜４０（μｍ）の範囲がアノード領域、Ｘ：４０〜８０（μｍ）の範囲はＮ^-型領域がシリコン表面に露出する耐圧維持のための領域、Ｘ：８０〜１２０（μｍ）の範囲はＮ⁺型シンク領域が形成されたカソード領域である。

図１１は図１０におけるL1-L1´線沿いの不純物濃度曲線、図１２は図１０におけるL2-L2´線沿いの不純物濃度曲線、図１３は図１０におけるL3-L3´線沿いの不純物濃度曲線である。
図１１からわかるようにアノード側のＰ型領域の深さは約１μｍで、図１１及び図１３からわかるように表面濃度Ｃspは約３×１０¹⁷（１/ｃｍ³）である。
また、アノード側のＰ型領域下の深さ１〜2.5（μｍ）の範囲にＮ^-型領域が確保され、その下2.5〜３（μｍ）にＮ⁺型半導体基板から拡散による高濃度領域が迫っている。約３μｍ以下がＮ⁺型半導体基板でその不純物濃度は1.1×１０¹⁹（１/ｃｍ³）となっている。
図１２からわかるように、カソード側のＮ⁺型シンク領域は、深さ約1.5μｍまで形成されており、図１２及び図１３からわかるように表面濃度Ｃsｎは約３×１０¹⁷（１/ｃｍ³）である。

以上のようなシミュレーション領域に対しＶＦ＝1.0（ｖ）印加時の電流密度分布を求めた。その結果を図１４〜図１６に示す。図１４は上記シミュレーション領域の電流密度分布図である。図１５は図１４におけるM1-M1´線（Ｙ＝0.5）、 M2-M2´線（Ｙ＝2.0）及びM3-M3´線（Ｙ＝3.5）沿いの各電流密度分布曲線、図１６は図１４におけるN1- N1´線（Ｘ＝45）、 N2-N2´線（Ｘ＝60）及びN3- N3´線（Ｘ＝75）沿いの各電流密度分布曲線である。
図１４からわかるように、各領域の接合（Ｐ/Ｎ^-接合、Ｎ/Ｎ⁺接合）付近に電流が集中することがわかる。また、電流の多くは、Ｎ^-型領域中を横方向に移動せず、Ｎ⁺型半導体基板中を横方向に移動することがわかる。このことは図１５におけるＹ＝3.5のＮ⁺型半導体基板を通る電流密度分布曲線が他の2つの曲線より値が数倍大きいことからもわかる。

〔横型ＳＢＤのＶＦ式導出〕
シミュレーション１の結果が示すように横方向の電流の大部分はＮ⁺型半導体基板中を通るので、対向長さＷとＮ⁺型半導体基板の厚さＨとの積、すなわち、Ｗ・Ｈは横方向の電流経路の断面積にほぼ等しい。この理論に基づき、横方向ＳＢＤのＶＦ式を導出する。

横方向ＳＢＤの順方向電圧降下ＶＦ_Lは次式１のように各成分の和で表せる（添え字のLはLateral（横方向）の頭文字）。

通常、カソード電極のコンタクト抵抗は１０^-6（Ω・cm²）以下が確保されるため、ＶＦ_Kは他の成分に対して十分小さくなるので、これを無視する。周知の理論及び上述した横方向の電流経路の断面積Ｗ・Ｈを用いれば、他の成分はそれぞれ次式２〜５より表される。

〔ＶＦ比較その１〕
次ぎに、縦型ＳＢＤのＶＦ及び式１〜５により計算した上記ＳＢＤ１０２，１０３，１０６，１０７のＶＦの比較結果を開示する。
ＳＢＤ１０２，１０３，１０６，１０７のチップサイズをＸ方向１．６×Ｙ方向０．８（ｍｍ×ｍｍ）とした。縦型ＳＢＤは、チップサイズ０．８×０．８（μｍ）とし、ＳＢＤ１０６のアノード側半分に相当する構造の裏面全体にカソード電極を有する縦型ＳＢＤを想定した。アノード面積（Ｓ_A）、アノード：カソード面積（Ｓ_A：Ｓ_K）、対向長さＷは、図１７の表に示すとおりである。各ＩＦ値に対するＶＦの計算結果を図１７の表に示し、これをグラフ化したものを図１８の両対数グラフに示す。

なお、本計算及びＶＦ比較その２、その３において使用した他の定数の数値は以下の通りである。
ΦＢＮ：バリヤーハイト；０.６８〔ｅＶ〕
ｋ：ボルツマン定数；１.３８０６６×１０^-23〔Ｊ/Ｋ〕(ジュール／ケルビン温度)
Ｔ：温度；２９８〔Ｋ〕(ケルビン温度)
ｑ：電荷素量：１.６０２１８×１０^-19〔Ｃ〕
Ａ^*：リチャードソン数；１１２
ρ1；４〔Ω・ｃｍ〕
ρ2；Ａｓとして0.0030〔Ω・ｃm〕
ρ3；0.000５〔Ω・ｃｍ〕
ｄ1；３．２〔μｍ〕
ｄ2；ｄ2＝｛（Ｓ_A＋Ｓ_k）／２Ｗ｝＋（ガードリング２３の内縁から第２開口部３２までの距離）でＳＢＤ１０６においてｄ2＝４４０〔μｍ〕

以上の結果を受けて比較すると、次のようなことがいえる。
縦型ＳＢＤに比べ、横型ＳＢＤ１０２，１０３，１０６，１０７の方がＶＦは高くなり、その差はＩＦの増大とともに顕著になる。
横型ＳＢＤについては、チップ短辺方向にアノード、カソードをストレート形状で分割したＳＢＤ１０６が最も高いＶＦを示した。
チップ長辺方向にアノード、カソードをストレート形状で分割したＳＢＤ１０７は、対向長さＷが大きくとられ、横型ＳＢＤの中で最も低いＶＦを示し、縦型ＳＢＤに最も近い特性となった。
チップ短辺方向にアノード、カソードを蛇行形状で分割したＳＢＤ１０２は、ストレート形状で分割したＳＢＤ１０６に対して、ＶＦ特性が改善されたことがわかる。
ＳＢＤ１０２に対してアノード面積を広げたＳＢＤ１０３にあっては、さらにＶＦ特性が改善されたことがわかる。これは、同じチップサイズ、同じ対向長さＷであっても、ＳＢＤ１０３の方がショットキー接合の面積が大きくなり、その結果、更なるＶＦの低減効果があったものと説明できる。

〔ＶＦ比較その２〕
次ぎに、式１〜５により計算した上記ＳＢＤ１０２，１０４，１０５のＶＦの比較結果を開示する。
アノード面積（Ｓ_A）、アノード：カソード面積（Ｓ_A：Ｓ_K）、チップサイズ、対向長さＷは、図１９の表に示すとおりである。各ＩＦ値に対するＶＦの計算結果を図１９の表に示し、これをグラフ化したものを図２０の両対数グラフに示す。

以上の結果を受けて比較すると、次のようなことがいえる。
ＳＢＤ１０２，ＳＢＤ１０４，ＳＢＤ１０５の順でＶＦは低くなり、その差はＩＦの増大とともに顕著になった。
ＳＢＤ１０２に対し、Ｙ方向の寸法を２倍にし、かつ、蛇行の繰り返し数を２回にすることにより対向長さＷを約2.5倍にしたＳＢＤ１０４は、ＳＢＤ１０２に対してＶＦの低減が比較的大きいが、対向長さＷが同じでＸ方向の寸法が異なるＳＢＤ１０４，ＳＢＤ１０５のＶＦに顕著な差は見られなかった。チップサイズを大きくする場合は、Ｘ方向の寸法、すなわち、対向長さＷを長くする方向の寸法を大きくした方が良いといえる。
通常の定格電流（0.5Ａ以下や１Ａ）では、３者のＶＦに顕著な差はなく、小型、低コストに提供できるＳＢＤ１０２のタイプが市場において有利になり得る。
そこで、本発明らはＳＢＤ１０２と同タイプのＳＢＤ１０１について対向長さＷを最適化すべく次の計算を行った。

〔ＶＦ比較その３〕
次ぎに、上記ＳＢＤ１０１を、チップサイズを変えずに蛇行の振幅を変えることにより対向長さＷを変更して式１〜５により計算したＶＦの比較結果を開示する。
ＳＢＤ１０１のチップサイズをＸ方向１．６×Ｙ方向０．８（ｍｍ×ｍｍ）とした。
アノード面積（Ｓ_A）、対向長さＷは、図２１の表に示すとおりである。各ＩＦ値に対するＶＦの計算結果を図２１の表に示し、これをグラフ化したものを図２２の両対数グラフに示す。また、ＩＦ＝２（Ａ），ＩＦ＝１（Ａ），ＩＦ＝0.5（Ａ），ＩＦ＝0.1（Ａ），ＩＦ＝0.01（Ａ）の各ＩＦ値において、横軸をＷ、縦軸をＶＦとしてプロットした折れ線グラフを図２３に示す。

以上の結果を受けて比較すると、次のようなことがいえる。
ＩＦ＝0.01，0.1（Ａ）の低電流領域では、対向長さＷを長くするほどＶＦが増大した。
一方、ＩＦ＝0.5，１，２（Ａ）の電流領域では、対向長さＷを長していくとＶＦが次第に下がり、やがて極小値を過ぎ、その後次第に増大するという下に凸なグラフとなった（図２３参照）。その極小値は、電流の減少に伴ってグラフ上、左に移動する。したがって、ＩＦ＝0.01，0.1（Ａ）の低電流領域では、本計算では対象としなかったＷ＝824（μｍ）未満の範囲に極小値が現れる可能性が高い。Ｗ＝450（μｍ）付近で極小値が現れる場合には、ＳＢＤ１０６のアノード領域−カソード領域間の分離領域がストレート形状のものになるから本発明の蛇行形状を適用する必要性は低い。極小値がＷ＝450（μｍ）より大きいＷの値で現れれば、本発明の蛇行形状を適用する効果がある。いずれにしても、ＩＦ＝0.5，１，２（Ａ）の電流領域では、本発明の蛇行形状を適用する効果があることは以上の計算結果より明らかとなった。

極小値を迎える前に対向長さＷを長するとＶＦが低減するのは、上述したように対向長さＷを長くすることによって電流経路の断面積が大きくなったことによるＶＦの低減効果である。
極小値を過ぎて対向長さＷを長するとＶＦが増大するのは、対向長さＷを長くするためにチップ表面上で蛇行領域の占める面積が増大し、アノード面積（Ｓ_A）が小さくなることが原因と考えられる。

以上より、ＶＦが極小値又は極小値付近となる対向長さＷを設計することが好ましい。また、ＶＦが極小値付近であれば、バンプ形成面積を大きくとれるＷが小さい側（図２３のグラフ上で左側）を選択することが好ましい。ＩＦ＝0.5，１，２（Ａ）程度又はそれ以上の電流範囲では、ＶＦの低減効果が大きいので本発明の蛇行形状を積極的に適用することが好ましい。

本発明一実施形態のショットキーバリアダイオードの平面透視図(a)及び図(a)におけるL1-L1´線断面図(b)である。 本発明一実施形態のショットキーバリアダイオードを製造する製造方法の工程断面図である。 本発明一実施形態のショットキーバリアダイオードを製造する製造方法の図２に続く工程断面図である。 本発明他の一実施形態のショットキーバリアダイオードの平面透視図である。 本発明他の一実施形態のショットキーバリアダイオードの平面透視図である。 本発明他の一実施形態のショットキーバリアダイオードの平面透視図である。 本発明他の一実施形態のショットキーバリアダイオードの平面透視図である。 比較例のショットキーバリアダイオードの平面透視図である。 他の比較例のショットキーバリアダイオードの平面透視図である。 本発明について行った順方向電流シミュレーションの対象領域を示す断面図である。 図１０におけるL1-L1´線沿いの不純物濃度曲線である。 図１０におけるL2-L2´線沿いの不純物濃度曲線である。 図１０におけるL3-L3´線沿いの不純物濃度曲線である。 電流密度分布図である。 図１４におけるM1-M1´線（Ｙ＝0.5）、 M2-M2´線（Ｙ＝2.0）及びM3-M3´線（Ｙ＝3.5）沿いの各電流密度分布曲線である。 図１４におけるN1- N1´線（Ｘ＝45）、 N2-N2´線（Ｘ＝60）及びN3- N3´線（Ｘ＝75）沿いの各電流密度分布曲線である。 ＶＦの計算結果の一覧表である。 図１７に示す値に基づき両対数座標上にグラフ化したＶＦ−ＩＦ特性曲線である。 ＶＦの計算結果の一覧表である。 図１９に示す値に基づき両対数座標上にグラフ化したＶＦ−ＩＦ特性曲線である。 ＶＦの計算結果の一覧表である。 図２１に示す値に基づき両対数座標上にグラフ化したＶＦ−ＩＦ特性曲線である。 図２１に示す値を異なる複数のＩＦ値毎に横軸をＷ、縦軸をＶＦとしてプロットした折れ線グラフである。

符号の説明

１…半導体基板 ２…半導体層 ３…ＳｉＯ₂層 ４…ショットキーバリアメタル ５…アノード電極金属膜 ６…カソード電極金属膜 ７…最終保護膜 ８…裏面金属

Claims (6)

1. 第１導電型の半導体基板と、前記半導体基板上に形成された半導体層と、前記半導体層の前記半導体基板と接する底面と反対側の主表面上に形成された絶縁層とを備え、
   前記半導体層に、比較的不純物濃度の低い第１導電型低濃度領域及びこれと横方向に隣接する比較的不純物濃度の高い第１導電型高濃度領域がともに前記主表面から所定深さまで形成されるとともに、前記第１導電型低濃度領域に包含される第２導電型のガードリングが形成され、
   前記絶縁層に、前記ガードリングの内側の前記第１導電型低濃度領域及び前記ガードリングの内周縁部を露出させる第１開口部と、前記第１開口部と一方向に隣接し前記第１導電型高濃度領域を露出させる第２開口部とが形成され、
   前記ガードリングの内側の前記第１導電型低濃度領域を被い、これと接触してショットキー接合を形成するショットキーバリアメタルと、
   前記第１開口部を被い前記ショットキーバリアメタル及び前記ガードリングに電気的に接続する第１電極金属膜と、
   前記第２開口部を被い前記第１導電型高濃度領域に電気的に接続する第２電極金属膜と、
   前記一方向と垂直な方向に２つ以上並んで若しくは単一で前記一方向と垂直な方向に長く形成された前記第１電極金属膜上のバンプと、
   前記一方向と垂直な方向に２つ以上並んで若しくは単一で前記一方向と垂直な方向に長く形成された前記第２電極金属膜上のバンプとを備え、
   前記絶縁層の前記第１開口部と前記第２開口部との間の部分の形状が前記主表面上で前記一方向に振るように蛇行しており、この蛇行形状に沿う前記第１電極金属膜及び前記第２電極金属膜の外形の蛇行の振幅範囲外に前記バンプが配置されてなることを特徴とするショットキーバリアダイオード。
2. 前記蛇行の繰り返し数が１であることを特徴とする請求項１記載のショットキーバリアダイオード。
3. 前記第１電極金属膜上のバンプが合計２つであり、前記第２電極金属膜上のバンプが合計２つであることを特徴とする請求項１又は請求項２に記載のショットキーバリアダイオード。
4. 前記第１開口部が前記第２開口部よりも大きく開口していることを特徴とする請求項１、請求項２又は請求項３に記載のショットキーバリアダイオード。
5. 前記一方向がチップ外形の長辺方向にされてなることを特徴とする請求項１から請求項４のうちいずれか一に記載のショットキーバリアダイオード。
6. 前記半導体基板の裏面に金属が被着されてなることを特徴とする請求項１から請求項４のうちいずれか一に記載のショットキーバリアダイオード。

Images