CN108962852B - 半导体装置结构 - Google Patents

半导体装置结构 Download PDF

Info

Publication number
CN108962852B
CN108962852B CN201710948498.8A CN201710948498A CN108962852B CN 108962852 B CN108962852 B CN 108962852B CN 201710948498 A CN201710948498 A CN 201710948498A CN 108962852 B CN108962852 B CN 108962852B
Authority
CN
China
Prior art keywords
thermally conductive
resistive element
semiconductor device
device structure
conductive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710948498.8A
Other languages
English (en)
Other versions
CN108962852A (zh
Inventor
陈万得
陈重辉
陈威志
陈启平
黄文社
林碧玲
刘胜峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108962852A publication Critical patent/CN108962852A/zh
Application granted granted Critical
Publication of CN108962852B publication Critical patent/CN108962852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

本申请提供半导体装置结构，半导体装置结构包含半导体基底、栅极堆叠以及互连结构位于栅极堆叠和半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方，且电阻元件位于栅极堆叠的正上方。半导体装置结构还包含导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，第一虚线和第二虚线相交于主表面的中心，半导体装置结构包含介电层将导热元件与电阻元件隔开。

Description

半导体装置结构
技术领域
本发明实施例涉及半导体技术，且特别涉及半导体装置结构。
背景技术
半导体集成电路(integrated circuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。
在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的制程一般来说具有增加生产效率与降低相关费用的益处。
然而，这些进步增加了加工与制造集成电路的复杂性。由于部件(feature)尺寸持续缩减，制造制程持续变的更加难以实施。举例来说，在使用高直流电密度的应用中，特别是当集成电路具有小的部件尺寸时，电迁移(electromigration)的影响变得更加重要。因此，形成越来越小的尺寸的可靠的半导体装置是个挑战。
发明内容
在一些实施例中，提供半导体装置结构，半导体装置结构包含半导体基底；栅极堆叠，位于半导体基底上方；互连结构，位于栅极堆叠和半导体基底上方；电阻元件，位于互连结构上方，其中电阻元件位于栅极堆叠的正上方；导热元件，位于互连结构上方，其中在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，且第一虚线和第二虚线相交于主表面的中心；以及介电层，将导热元件与电阻元件隔开。
在一些其他实施例中，提供半导体装置结构，半导体装置结构包含半导体基底；互连结构位于半导体基底上方；电阻元件位于互连结构上方；导热元件位于互连结构上方，其中在电阻元件的主表面上的导热元件的直接投影覆盖主表面的中心；以及介电层位于导热元件与电阻元件之间。
在一些其他实施例中，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成互连结构；在互连结构上方形成电阻元件；在互连结构上方形成导热元件，其中在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，且第一虚线与第二虚线相交于主表面的中心；以及在导热元件与电阻元件之间形成介电层。
附图说明
根据以下的详细说明并配合说明书附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1为依据一些实施例的半导体装置结构的剖面示意图。
图2A为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图2B为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图2C为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图2D为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图2E为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图2F为依据一些实施例的电阻元件的主表面的上视图，其中显示出导热元件的直接投影于此主表面上。
图3为依据一些实施例的半导体装置结构的剖面示意图。
图4为依据一些实施例的半导体装置结构的剖面示意图。
图5为依据一些实施例的半导体装置结构的剖面示意图。
图6为依据一些实施例的半导体装置结构的剖面示意图。
图7为依据一些实施例的半导体装置结构的剖面示意图。
图8为依据一些实施例的半导体装置结构中的电阻元件的上视图。
图9为依据一些实施例的形成半导体装置结构的方法的流程图。
附图标记说明：
100 半导体基底
102 隔离部件
104 栅极堆叠
106 栅极介电层
108 栅极电极
110 间隔件
112 源极/漏极结构
114、122、126、130、134、142、148 介电层
116、146 互连结构
118 介电材料
120、150 导线
124 第二导热元件
128、140、144 导热元件
128p、136p 直接投影
132 电阻元件
136、402a、402b、402c、404 导通孔
138 导线
202a、202b、202c、204、206a、206b、206c、206d、206e、206f、222a、222b 部分
302、304 导热通孔
520 导电结构
802 电阻结构
900 方法
902、904、906、908 操作
C 中心
d1 第一方向
d2 第二方向
E 边缘
I1 第一虚线
I2 第二虚线
I1’、I2’ 虚线
L1、L2、L1’、L3 长度
V1、V2 垂直距离
A1、A2、W1、W2、Wa、Wb 宽度
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多)元件或(多)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下描述本发明的一些实施例。可提供额外的操作于这些实施例所述的阶段之前、这些实施例所述的阶段期间及/或这些实施例所述的阶段之后。在不同的实施例中，可取代或消除所述的一些阶段。可对半导体装置结构增加额外的部件。在不同的实施例中，可取代或消除以下所述的一些部件。虽然在一些实施例中以特定顺序实施操作，但是可以另一逻辑顺序实施这些操作。
如图1所示，提供半导体基底100。在一些实施例中，半导体基底100为块状(bulk)半导体基底，例如半导体晶圆。举例来说，半导体基底100为硅晶圆。半导体基底100可包含硅或其他元素半导体材料(例如锗)。在一些其他实施例中，半导体基底100包含化合物半导体。化合物半导体可包含砷化镓、碳化硅、砷化铟、磷化铟、一种或多种其他合适的化合物半导体或前述的组合。
在一些实施例中，隔离部件102形成于半导体基底100中。使用隔离部件102定义及/或电性隔离形成于半导体基底100中及/或半导体基底100上方的各种装置元件。在一些实施例中，隔离部件102包含浅沟槽隔离(shallow trench isolation，STI)部件、硅局部氧化(local oxidation of silicon，LOCOS)部件、其他合适的隔离部件或前述的组合。在一些实施例中，隔离部件102由介电材料制成。介电材料可包含氧化硅、氮化硅、氮氧化硅、掺氟硅玻璃(fluoride-doped silicate glass，FSG)、低介电常数(low-K)介电材料、一种或多种其他合适的材料或前述的组合。
依据一些实施例，如图1所示，栅极堆叠104形成于半导体基底100上方。在一些实施例中，如图1所示，通道区形成于或定义于栅极堆叠104下方。可使用通道区为将形成的源极/漏极结构之间的载子提供连接路径。
在一些实施例中，每一栅极堆叠104包含栅极介电层106和栅极电极108。栅极电极108可由多晶硅、一种或多种金属材料、一种或多种合适的导电材料或前述的组合制成或包含前述的材料。在一些实施例中，栅极电极108为金属栅极电极。金属栅极电极可包含一个或多个功函数层。
栅极介电层106可由氧化硅、氮化硅、氮氧化硅、有着高介电常数(high-K)的介电材料、一种或多种其他合适的介电材料或前述的组合制成或包含前述的材料。高介电常数的介电材料的例子包含氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪、一种或多种其他合适的高介电常数材料或前述的组合。
在一些实施例中，如图1所示，间隔件110形成于栅极堆叠104的侧壁上方。间隔件110可由氮化硅、氮氧化硅、碳化硅、氮碳化硅、一种或多种其他合适的材料或前述的组合制成。可使用间隔件110来协助后续形成源极/漏极结构112。
在一些实施例中，如图1所示，源极/漏极结构112形成于半导体基底100中及/或半导体基底100上方。源极/漏极结构112与栅极堆叠104相邻。源极/漏极结构112可包含掺杂区及/或磊晶成长部件。
在一些实施例中，如图1所示，介电层114形成于半导体基底100上方，以围绕栅极堆叠104。介电层114可由氧化硅、氮化硅、氮氧化硅、掺氟硅玻璃(FSG)、含碳介电材料、低介电常数介电材料、一种或多种其他合适的材料或前述的组合制成或包含前述的材料。
在一些实施例中，介电层114可通过使用化学气相沉积(chemical vapordeposition，CVD)制程、原子层沉积(atomic layer deposition，ALD)制程、物理气相沉积(physical vapor deposition，PVD)制程、旋涂制程、喷涂制程、一种或多种其他可应用的制程或前述的组合沉积。之后，可使用平坦化制程将沉积的介电层114薄化直至暴露出栅极堆叠104。平坦化制程可包含化学机械研磨(chemical mechanical polishing，CMP)制程、干式研磨制程、机械研磨制程、蚀刻制程、一种或多种其他可应用的制程或前述的组合。
之后，依据一些实施例，如图1所示，互连结构116形成于介电层114和栅极堆叠104上方。互连结构116可包含多个导电部件，这些导电部件包含导线120和导通孔(未显示于图1)。导电部件可由铜、铝、镍、钴、钛、金、铂、一种或多种其他合适的材料或前述的组合制成或包含前述的材料。
导电部件由介电材料118围绕。在一些实施例中，介电材料118包含多个介电层。在半导体基底100中或半导体基底100上的装置元件之间通过互连结构116的导电部件形成多个电性连接。互连结构116的形成可包含多个沉积制程、光微影制程、蚀刻制程、平坦化制程、一种或多种其他可应用的制程或前述的组合。
依据一些实施例，如图1所示，电阻元件132形成于互连结构116上方。在一些实施例中，电阻元件132位于一个或多个栅极堆叠104正上方。电阻元件132可用于高速电路应用中。在一些实施例中，电阻元件132由氮化钛、氮化钽、一种或多种其他合适的材料或前述的组合制成或包含前述的材料。电阻元件132具有高片电阻(sheet resistance)，其有助于半导体装置的高速操作。
在一些实施例中，电阻元件132形成于介电层130上。介电层130的材料和形成方法可相似于或相同于介电层114的材料和形成方法。
在一些实施例中，如图1所示，包含导通孔136和导线138的导电部件电性连接至电阻元件132。在一些实施例中，介电层134形成于电阻元件132上。导通孔136和导线138形成于介电层134中。在一些实施例中，电阻元件132通过导通孔136和导线138电性连接至其他装置元件。在一些实施例中，电阻元件132具有相较于导通孔136和导线138更大的片电阻。
由于焦耳热效应(joule heating effect)(也被称为欧姆热效应和电阻热效应)，在电流通过电阻元件132期间，电阻元件132产生热量。电阻元件132所产生的热量可提高附近导电部件的温度。在一些实施例中，一个或多个导热元件形成靠近电阻元件132。因此，可改善散热以防止热量积聚在电阻元件132附近。因此，防止附近的导电部件经历可能由于高温而增加的电迁移问题。
依据一些实施例，如图1所示，导热元件128形成于互连结构116上方，以协助电阻元件132散热。由于具有导热元件128，可更容易及/或有效率地导引出电阻元件132产生的热量。在一些实施例中，导热元件128为电阻元件132下方或上方的第一金属层。在一些实施例中，没有金属层形成于导热元件128与电阻元件132之间。
在一些实施例中，导热元件128由铜、铝、金、铂、镍、钴、钛、一种或多种其他合适的材料或前述的组合制成或包含前述的材料。在一些实施例中，导热元件128通过使用电镀制程、化学气相沉积制程、物理气相沉积制程、原子层沉积制程、一种或多种其他可应用的制程或前述的组合形成。
在一些实施例中，导热元件128形成于介电层126上。介电层126的材料和形成方法可相似于或相同于介电层114的材料和形成方法。在一些实施例中，部分地移除介电层126，以形成用于容纳导热元件128的开口。之后，导热材料沉积于介电层126上方介电层126上方以填充开口。接着，使用平坦化制程(例如化学机械研磨制程)移除开口之外的导热材料的多余部分。因此，余留在开口中的导热材料形成导热元件128。
在一些实施例中，在用于容纳导热元件128的开口形成期间，其他特征开口(未显示于图1)也同时形成于介电层126中。这些特征开口可用来容纳其他导线(未显示于图1)。在一些实施例中，同时形成这些导线和导热元件128。在一些实施例中，导热材料为金属材料。在平坦化制程之后，余留在特征开口中的金属材料形成导线，而余留在开口中的金属材料形成导热元件128。
在一些实施例中，导热元件128与在特征开口中的导线电性隔离。在一些实施例中，介电层130在电阻元件132与导热元件128之间。介电层130将导热元件128与电阻元件132隔开。在一些实施例中，导热元件128与电阻元件132电性隔离。在一些实施例中，导热元件128与栅极堆叠128或附近的源极/漏极结构112电性隔离。在一些实施例中，导热元件128与任何晶体管电性隔离。
导热元件128可具有各种不同的图案。图2A显示依据一些实施例的半导体装置结构的电阻元件132与导热元件128之间的关系。在一些实施例中，图2A为电阻元件132的主表面(例如顶表面或底表面)的上视图。在电阻元件132的主表面上的导热元件128的直接投影128p也显示于图2A中。因此，可观察电阻元件132与导热元件128之间的关系。在一些实施例中，导通孔136的直接投影136p也显示于图2A中。
依据一些实施例，如图2A所示，导热元件128的直接投影128p覆盖电阻元件132的主表面的中心C。在一些实施例中，电阻元件132的中央部分产生较多的热量且相较于电阻元件132的其他部分具有较高的温度。因为导热元件128覆盖电阻元件132的中心C，可更容易及/或有效率地导引出来自电阻元件132的中央部分的热量。因此，由于导热元件128在附近，可改善电阻元件132的散热。因此，防止附近的导电部件经历由高温导致的电迁移问题。
在一些实施例中，如图2A所示，电阻元件132的主表面具有第一虚线I1和第二虚线I2。第一虚线I1和第二虚线I2彼此垂直且相交于电阻元件132的主表面的中心C。在一些实施例中，第一虚线I1和第二虚线I2为电阻元件132的主表面的两条中间线。在一些实施例中，如图2A所示，导热元件128的直接投影128p延伸跨过第一虚线I1的一部分和第二虚线I2的一部分。导热元件128够大，使得直接投影128p延伸跨过第一虚线I1和第二虚线I2。因为导热元件128占据大面积，可更容易及/或有效率地导引出电阻元件132产生的热量，改善了电阻元件132的散热。
如图2A所示，电阻元件132具有长度L1，且导热元件128的直接投影128p具有长度L2。在一些实施例中，长度L2大于长度L1的四分之一。在一些其他实施例中，长度L2大于长度L1的一半。因为导热元件128具有长的长度，可更容易及/或有效率地导引出来自电阻元件132的热量。
在一些实施例中，如图2A所示，导热元件128包含对应于直接投影128p的部分202a、202b和202c的多个第一部分。在一些实施例中，如图2A所示，每一第一部分(对应于部分202a-202c)沿第一方向d1延伸。在一些实施例中，导热元件128也包含对应于直接投影128p的部分204的第二部分。第二部分(对应于部分204)沿不平行于第一方向d1的第二方向d2延伸。在一些实施例中，第二部分(对应于部分204)与一个或多个第一部分(对应于部分202a、202b及/或202c)相交。来自电阻元件132的中心的热量可更容易及/或有效率地从第二部分(部分204)至第一部分(部分202a-202c)导引出。
可对本发明实施例作许多变化及/或修改。第2B-2F图为依据一些实施例的半导体装置结构的上视图。第2B-2F图的每一者显示依据一些实施例的半导体装置结构的电阻元件132与导热元件128之间的关系。在一些实施例中，第2B-2F图的每一者为电阻元件132的主表面(例如顶表面或底表面)的上视图。在电阻元件132的主表面上的导热元件128的直接投影128p也显示于第2B-2F图中。因此，可观察电阻元件132与导热元件128之间的关系。在一些实施例中，导通孔136的直接投影136p也显示于第2B-2F图中。
如图2B所示，电阻元件132的主表面具有彼此垂直并相交于电阻元件132的主表面的中心C的两虚线I1’和I2’。在一些实施例中，如图2B所示，在电阻元件132的主表面上的导热元件128的直接投影128p延伸跨过虚线I1’和I2’。
在一些实施例中，如图2B所示，导热元件128的直接投影128p不覆盖电阻元件132的主表面的中心C。在一些实施例中，如图2B所示，导热元件128的直接投影128p具有长度L3，长度L3大于电阻元件132的长度L1的四分之一。在一些实施例中，如图2B所示，长度L3也大于电阻元件132的长度L1’的四分之一。
在一些实施例中，如图2B所示，导热元件128在电阻元件132的主表面上具有对应于直接投影128p的部分206a-206f的多个部分。在一些实施例中，每一部分(对应于部分206a-206f)彼此隔开。在一些实施例中，每一部分(对应于部分206a-206f)沿相同的方向延伸。
可对本发明实施例作许多变化及/或修改。在一些实施例中，导热元件128具有网状图案或网格图案。
在一些实施例中，例如图2C或图2E所示，在电阻元件132的主表面上的导热元件128的直接投影128p具有网状或网格轮廓。在一些实施例中，导热元件128为金属网格(metal mesh)或金属网(metal net)。通过金属网格，可更容易及/或有效率地导引出来自电阻元件132的热量。
可对本发明实施例作许多变化及/或修改。在一些实施例中，导热元件具有多个部分，这些部分具有不同的宽度。
在一些实施例中，如图2D所示，导热元件128在电阻元件132的主表面上具有对应于直接投影128p的部分222a和222b的多个部分。如图2D所示，部分(对应于部分222a)具有宽度Wa，部分(对应于部分222b)具有宽度Wb。在一些实施例中，宽度Wa和Wb彼此不同。举例来说，宽度Wb大于宽度Wa。
可对本发明实施例作许多变化及/或修改。在一些实施例中，导热元件128延伸跨过电阻元件132的边缘E的一部分。如图2F所示，在一些实施例中，导热元件128的直接投影128p超出电阻元件132的边缘E。
可对本发明实施例作许多变化及/或修改。在一些实施例中，在半导体装置结构中使用两个或更多的导热元件导引出电阻元件132所产生的热量。
依据一些实施例，如图1所示，在形成导热元件128之前，形成介电层122和第二导热元件124。第二导热元件124可协助电阻元件132的散热。在一些实施例中，第二导热元件124的材料和形成方法相同于或相似于导热元件128的材料和形成方法。在一些实施例中，第二导热元件124通过介电层126与导热元件128隔开。
在一些实施例中，在电阻元件132的主表面上的第二导热元件124的直接投影延伸跨过电阻元件132的主表面的第一虚线I1和第二虚线I2。在一些实施例中，第二导热元件124具有相同于或相似于导热元件128的图案或轮廓。举例来说，在电阻元件132的主表面上的第二导热元件124的直接投影可相同于第2A-2F图所示的直接投影。在一些实施例中，在电阻元件132的主表面上的第二导热元件124的直接投影和导热元件128的直接投影128p大致彼此重叠。
在一些实施例中，如图1所示，导热元件140形成于电阻元件132上方，以协助电阻元件132的散热。在一些实施例中，导热元件140的材料和形成方法相同或相似于导热元件128的材料和形成方法。在一些实施例中，同时形成导热元件140和导线138。在一些实施例中，导热元件140与导线138或电阻元件132电性隔离。在一些实施例中，介电层134将导热元件140与电阻元件132隔开。在一些实施例中，没有金属层形成于导热元件140与电阻元件132之间。
在一些实施例中，在电阻元件132的主表面上的导热元件140的直接投影延伸跨过电阻元件132的主表面的第一虚线I1和第二虚线I2。在一些实施例中，导热元件140具有相同于或相似于导热元件128的图案或轮廓。举例来说，在电阻元件132的主表面上的导热元件140的直接投影可相同于或相似于第2A-2F图所示的直接投影。在一些实施例中，在电阻元件132的主表面上的导热元件140的直接投影和导热元件128的直接投影128p大致彼此重叠。
依据一些实施例，如图1所示，介电层142和另一导热元件144形成于导热元件140上。在一些实施例中，导热元件144的材料和形成方法相同或相似于导热元件140的材料和形成方法。在一些实施例中，导热元件144具有相同于或相似于导热元件140的图案或轮廓。
依据一些实施例，如图1所示，互连结构146形成于电阻元件132上方。互连结构146可包含介电层148和导线150。互连结构146的材料和形成方法相同或相似于互连结构116的材料和形成方法。
可对本发明实施例作许多变化及/或修改。图3为依据一些实施例的半导体装置结构的剖面示意图。
依据一些实施例，如图3所示，提供或接收相似于图1的结构。在一些实施例中，一个或多个导热通孔302形成于导热元件128与第二导热元件124之间。在一些实施例中，导热通孔302直接接触导热元件128和第二导热元件124。由于导热通孔的连接，可更容易及/或有效率地导引出来自电阻元件132的热量。
如图3所示，一个或多个导热通孔304形成于导热元件140与导热元件144之间。在一些实施例中，导热通孔304直接接触导热元件140和144。由于导热通孔的连接，可更容易及/或有效率地导引出来自电阻元件132的热量。
可对本发明实施例作许多变化及/或修改。图4为依据一些实施例的半导体装置结构的剖面示意图。
依据一些实施例，如图4所示，提供或接收相似于图3的结构。在一些实施例中，布置导线120之间的导通孔的位置以改善电阻元件132的散热。在一些实施例中，如图4所示，互连结构116包含多个导通孔，这些导通孔包含导通孔402a、402b和402c。在一些实施例中，导通孔402a在导热通孔302的其中一者与导通孔402b(或导通孔402c)之间。在一些实施例中，导通孔402a大致与导通孔402b(或导通孔402c)和对应的导热通孔302对齐。由于导通孔402a、402b和402c和连接至这些导通孔的导线120也可用来改善电阻元件132的散热，因此可更容易及/或有效率地导引出来自电阻元件132的热量。
在一些实施例中，互连结构146也包含多个导通孔，这些导通孔包含导通孔404。在一些实施例中，导通孔404的其中一者大致与导热通孔304或302的其中一者对齐。因此，可改善电阻元件132的散热。
可对本发明实施例作许多变化及/或修改。图5为依据一些实施例的半导体装置结构的剖面示意图。
依据一些实施例，如图5所示，提供或接收相似于图4的结构。在一些实施例中，电阻元件132电性连接至晶体管501。晶体管501包含具有栅极介电层506和栅极电极508的栅极堆叠504。间隔件510形成于栅极堆叠504的侧壁上方。源极/漏极结构512形成于半导体基底100中。在一些实施例中，如图5所示，电阻元件132通过导通孔136、导线138和导电结构520电性连接至源极/漏极结构512的其中一者。在一些实施例中，导电结构520包含多个导线、导通孔和导电接点。
如图5所示，在电阻元件132正下方的栅极堆叠104具有宽度W1。在一些实施例中，如图5所示，栅极堆叠504不在电阻元件132的正下方。栅极堆叠504具有宽度W2。在一些实施例中，宽度W1大于宽度W2。在一些实施例中，栅极堆叠104相较于栅极堆叠504产生较少热量。因此，靠近栅极堆叠104的温度较低，其有助于电阻元件132的散热。
可对本发明实施例作许多变化及/或修改。图6为依据一些实施例的半导体装置结构的剖面示意图。
依据一些实施例，如图6所示，提供或接收相似于图5的结构。如图6所示，垂直距离V1在电阻元件132与导热元件128之间，垂直距离V2在电阻元件132与导热元件140之间。在一些实施例中，垂直距离V1和V2彼此不同。在一些实施例中，垂直距离V1小于垂直距离V2。可更容易及/或有效率地通过导热元件128导引出来自电阻元件132的热量。
可对本发明实施例作许多变化及/或修改。图7为依据一些实施例的半导体装置结构的剖面示意图。
依据一些实施例，如图7所示，提供或接收相似于图5的结构。在一些实施例中，如图7所示，垂直距离V1和V2彼此不同。在一些实施例中，垂直距离V2小于垂直距离V1。可更容易及/或有效率地通过导热元件140导引出来自电阻元件132的热量。
可对本发明实施例作许多变化及/或修改。图8为依据一些实施例的半导体装置结构中的电阻元件的上视图。
在一些实施例中，上述的电阻元件132被分为多个电阻结构802的阵列。在一些实施例中，每一电阻结构802具有宽度A1和宽度A2。在一些实施例中，宽度A1小于约1μm，且宽度A2小于约2μm。电阻结构802彼此电性连接。举例来说，导线、导通孔及/或类似物可用来电性连接这些电阻结构802。电阻元件132被分成多个较小的部分(电阻结构802)，电阻元件132所产生的热量重新分布在除了集中于较大的电阻元件的中心之外的较大的面积上，可改善电阻元件132的散热。
图9为依据一些实施例的形成半导体装置结构的方法900的流程图。方法900包含操作902，其中在半导体基底(例如半导体基底100)上方形成互连结构(例如互连结构116)。方法900也包含操作904，其中在互连结构上方形成电阻元件(例如电阻元件132)。方法900还包含操作906，其中在互连结构上方形成导热元件(例如导热元件128或140)。在一些实施例中，在操作906之前实施操作904。在一些其他实施例中，在操作906之后实施操作904。方法900包含操作908，其中在导热元件与电阻元件之间形成介电层(例如介电层130或134)。
本发明实施例形成有着电阻元件的半导体装置结构，一个或多个导热元件形成于电阻元件的正上方或正下方。因此，通过导热元件，可更容易及/或有效率地导引出电阻元件132产生的热量，可因此降低电阻元件附近的温度。由于已导引出热量，因此可防止电阻元件附近的元件受到负面影响。举例来说，防止靠近电阻元件的导电部件发生电迁移效应，显著地改善半导体装置结构的可靠性和效能。
依据一些实施例，提供半导体装置结构。半导体装置结构包含半导体基底和栅极堆叠位于半导体基底上方。半导体装置结构也包含互连结构位于栅极堆叠和半导体基底上方。半导体装置结构还包含电阻元件位于互连结构上方，且电阻元件位于栅极堆叠的正上方。此外，半导体装置结构包含导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，第一虚线和第二虚线相交于主表面的中心。半导体装置结构包含介电层将导热元件与电阻元件隔开。
在一些其他实施例中，其中在导热元件与电阻元件之间没有金属层。
在一些其他实施例中，其中导热元件包含彼此隔开的多个部分。
在一些其他实施例中，其中导热元件包含多个第一部分，其中第一部分的每一者沿第一方向延伸，以及至少一第二部分与第一部分的至少一些相交。
在一些其他实施例中，其中导热元件的直接投影覆盖电阻元件的主表面的中心。
在一些其他实施例中，其中导热元件延伸跨过电阻元件的边缘的一部分。
在一些其他实施例中，上述半导体装置结构还包含第二导热元件，其中电阻元件在第二导热元件与导热元件之间，在电阻元件的主表面上的第二导热元件的第二直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，以及第二介电层将第二导热元件与电阻元件隔开。
在一些其他实施例中，其中在电阻元件的主表面上的导热元件的直接投影与第二导热元件的第二直接投影大致彼此重叠。
在一些其他实施例中，其中电阻元件与导热元件之间的第一垂直距离不同于电阻元件与第二导热元件之间的第二垂直距离。
在一些其他实施例中，其中电阻元件包含电阻结构的阵列，且电阻结构彼此电性连接。
在一些其他实施例中，其中电阻元件电性连接至不在电阻元件正下方的晶体管，晶体管具有第二栅极堆叠，且栅极堆叠具有大于第二栅极堆叠的栅极长度。
在一些其他实施例中，上述半导体装置结构还包含第二导热元件，其中导热元件在第二导热元件与电阻元件之间，在电阻元件的主表面上的第二导热元件的第二直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分。
在一些其他实施例中，上述半导体装置结构还包含导热通孔在导热元件与第二导热元件之间。
在一些其他实施例中，其中互连结构包含第一导通孔和第二导通孔，第二导通孔在第一导通孔与导热通孔之间，且第二导通孔与第一导通孔和导热通孔大致对齐。
依据一些实施例，提供半导体装置结构。半导体装置结构包含半导体基底和互连结构位于半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方和导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影覆盖主表面的中心。半导体装置结构还包含介电层位于导热元件与电阻元件之间。
在一些其他实施例中，其中导热元件包含金属网格。
在一些其他实施例中，其中电阻元件与导热元件电性隔离。
依据一些实施例，提供半导体装置结构。半导体装置结构包含半导体基底和互连结构位于半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方，且电阻元件具有第一长度。半导体装置结构还包含导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影具有第二长度，第二长度大于电阻元件的第一长度的四分之一。此外，半导体装置结构包含介电层位于导热元件与电阻元件之间。
依据一些实施例，提供半导体装置结构的形成方法，此方法包含在半导体基底上方形成互连结构，并在互连结构上方形成电阻元件。此方法也包含在互连结构上方形成导热元件，在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，且第一虚线与第二虚线相交于主表面的中心。此方法还包含在导热元件与电阻元件之间形成介电层。
在一些其他实施例中，其中在形成电阻元件之后形成导热元件。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面优选地了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明构思与范围。在不背离本发明的发明构思与范围的前提下，可对本发明进行各种改变、置换或修改。

Claims (37)

1.一种半导体装置结构，包括：
一半导体基底；
一栅极堆叠，位于该半导体基底上方；
一互连结构，位于该栅极堆叠和该半导体基底上方；
一电阻元件，位于该互连结构上方，其中该电阻元件位于该栅极堆叠的正上方，且该电阻元件电性连接至不在该电阻元件正下方的一晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
一导热元件，位于该互连结构上方，其中在该电阻元件的一主表面上的该导热元件的一直接投影延伸跨过该主表面的一第一虚线的一部分和一第二虚线的一部分，该第一虚线垂直于该第二虚线，且该第一虚线和该第二虚线相交于该主表面的中心；以及
一介电层，将该导热元件与该电阻元件隔开。
2.如权利要求1所述的半导体装置结构，其中在该导热元件与该电阻元件之间没有金属层。
3.如权利要求1所述的半导体装置结构，其中该导热元件包括彼此隔开的多个部分。
4.如权利要求1所述的半导体装置结构，其中该导热元件包括：
多个第一部分，其中该多个第一部分的每一者沿一第一方向延伸，以及
至少一第二部分，与该多个第一部分的至少一些相交。
5.如权利要求1所述的半导体装置结构，其中该导热元件的该直接投影覆盖该电阻元件的该主表面的中心。
6.如权利要求1所述的半导体装置结构，其中该导热元件延伸跨过该电阻元件的一边缘的一部分。
7.如权利要求1所述的半导体装置结构，还包括：
一第二导热元件，其中该电阻元件在该第二导热元件与该导热元件之间，在该电阻元件的该主表面上的该第二导热元件的一第二直接投影延伸跨过该主表面的该第一虚线的一部分和该第二虚线的一部分；以及
一第二介电层，将该第二导热元件与该电阻元件隔开。
8.如权利要求7所述的半导体装置结构，其中在该电阻元件的该主表面上的该导热元件的该直接投影与该第二导热元件的该第二直接投影彼此重叠。
9.如权利要求7所述的半导体装置结构，其中该电阻元件与该导热元件之间的一第一垂直距离不同于该电阻元件与该第二导热元件之间的一第二垂直距离。
10.如权利要求1所述的半导体装置结构，其中该电阻元件包括多个电阻结构的一阵列，且该多个电阻结构彼此电性连接。
11.如权利要求1所述的半导体装置结构，还包括：
一第二导热元件，其中该导热元件在该第二导热元件与该电阻元件之间，在该电阻元件的该主表面上的该第二导热元件的一第二直接投影延伸跨过该主表面的该第一虚线的一部分和该第二虚线的一部分。
12.如权利要求11所述的半导体装置结构，还包括：
一导热通孔，位于该导热元件与该第二导热元件之间。
13.如权利要求12所述的半导体装置结构，其中该互连结构包括一第一导通孔和一第二导通孔，该第二导通孔在该第一导通孔与该导热通孔之间，且该第二导通孔与该第一导通孔和该导热通孔对齐。
14.一种半导体装置结构，包括：
一半导体基底；
一栅极堆叠，位于该半导体基底上方；
一互连结构，位于该栅极堆叠和该半导体基底上方；
一电阻元件，位于该互连结构上方，其中该电阻元件位于该栅极堆叠的正上方，且该电阻元件电性连接至不在该电阻元件正下方的一晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
一导热元件，位于该互连结构上方，其中在该电阻元件的一主表面上的该导热元件的一直接投影覆盖该主表面的中心，且该导热元件与该半导体基底电性隔离；
一介电层，位于该导热元件与该电阻元件之间；以及
一第二导热元件，与该导热元件重叠，其中该电阻元件在该导热元件与该第二导热元件之间。
15.如权利要求14所述的半导体装置结构，其中该导热元件包括一金属网格。
16.如权利要求14所述的半导体装置结构，其中该电阻元件与该导热元件电性隔离。
17.如权利要求14所述的半导体装置结构，其中该导热元件为该电阻元件的一散热元件。
18.一种半导体装置结构的形成方法，包括：
在一半导体基底上方形成一栅极堆叠、一晶体管和一互连结构；
在该互连结构上方形成一电阻元件，其中该电阻元件与该栅极堆叠重叠，且该电阻元件电性连接至不在该电阻元件正下方的该晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
在该互连结构上方形成一导热元件，其中在该电阻元件的一主表面上的该导热元件的一直接投影延伸跨过该主表面的一第一虚线的一部分和一第二虚线的一部分，该第一虚线垂直于该第二虚线，且该第一虚线与该第二虚线相交于该主表面的中心；以及
在该导热元件与该电阻元件之间形成一介电层。
19.如权利要求18所述的半导体装置结构的形成方法，其中在形成该电阻元件之后形成该导热元件。
20.一种半导体装置结构，包括：
一半导体基底；
一栅极堆叠，位于该半导体基底上方；
一互连结构，位于该栅极堆叠和该半导体基底上方；
一电阻元件，位于该互连结构上方，其中该电阻元件位于该栅极堆叠的正上方，且该电阻元件电性连接至不在该电阻元件正下方的一晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
一导热元件，位于该互连结构上方，其中在该电阻元件的一主表面上的该导热元件的一直接投影与该电阻元件的一部分重叠；以及
一介电层，将该导热元件与该电阻元件隔开。
21.如权利要求20所述的半导体装置结构，其中在该导热元件与该电阻元件之间没有金属层。
22.如权利要求20所述的半导体装置结构，其中该导热元件包括彼此隔开的多个部分。
23.如权利要求20所述的半导体装置结构，其中该导热元件包括：
多个第一部分，其中该多个第一部分的每一者沿一第一方向延伸，以及
至少一第二部分，与该多个第一部分的至少一些相交。
24.如权利要求20所述的半导体装置结构，其中该导热元件的该直接投影延伸跨过该主表面的一第一虚线的一部分和一第二虚线的一部分，该第一虚线垂直于该第二虚线，且该第一虚线和该第二虚线相交于该主表面的中心。
25.如权利要求24所述的半导体装置结构，还包括：
一第二导热元件，其中该电阻元件在该第二导热元件与该导热元件之间，在该电阻元件的该主表面上的该第二导热元件的一第二直接投影延伸跨过该主表面的该第一虚线的一部分和该第二虚线的一部分；以及
一第二介电层，将该第二导热元件与该电阻元件隔开。
26.如权利要求25所述的半导体装置结构，其中在该电阻元件的该主表面上的该导热元件的该直接投影与该第二导热元件的该第二直接投影彼此重叠。
27.如权利要求25所述的半导体装置结构，其中该电阻元件与该导热元件之间的一第一垂直距离不同于该电阻元件与该第二导热元件之间的一第二垂直距离。
28.如权利要求20所述的半导体装置结构，其中该导热元件延伸跨过该电阻元件的一边缘的一部分。
29.如权利要求20所述的半导体装置结构，其中该电阻元件包括多个电阻结构的一阵列，且该多个电阻结构彼此电性连接。
30.如权利要求20所述的半导体装置结构，还包括：
一第二导热元件，其中该导热元件在该第二导热元件与该电阻元件之间。
31.如权利要求30所述的半导体装置结构，还包括：
一导热通孔，位于该导热元件与该第二导热元件之间。
32.如权利要求31所述的半导体装置结构，其中该互连结构包括一第一导通孔和一第二导通孔，该第二导通孔在该第一导通孔与该导热通孔之间，且该第二导通孔与该第一导通孔和该导热通孔对齐。
33.一种半导体装置结构，包括：
一半导体基底；
一栅极堆叠，位于该半导体基底上方；
一互连结构，位于该栅极堆叠和该半导体基底上方；
一电阻元件，位于该互连结构上方，其中该电阻元件位于该栅极堆叠正上方,且该电阻元件电性连接至不在该电阻元件正下方的一晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
一第一导热元件，位于该互连结构上方，其中在该电阻元件的一主表面上的该第一导热元件的一直接投影延伸跨过该电阻元件的一部分；
一介电层，位于该第一导热元件与该电阻元件之间；以及
一第二导热元件，与该第一导热元件重叠，其中该电阻元件在该第一导热元件与该第二导热元件之间。
34.如权利要求33所述的半导体装置结构，其中该第一导热元件包括一金属网格。
35.如权利要求33所述的半导体装置结构，其中该电阻元件与该第一导热元件电性隔离。
36.一种半导体装置结构，包括：
一半导体基底；
一栅极堆叠，位于该半导体基底上方；
一电阻元件，位于该半导体基底上方，其中该电阻元件位于该栅极堆叠的正上方，且该电阻元件电性连接至不在该电阻元件正下方的一晶体管，该晶体管具有一第二栅极堆叠，且该栅极堆叠具有大于该第二栅极堆叠的一栅极长度；
一导热元件，位于该电阻元件上方，其中在该电阻元件的一主表面上的该导热元件的一直接投影延伸跨过该电阻元件的一部分；以及
一介电层，将该导热元件与该电阻元件隔开。
37.如权利要求36所述的半导体装置结构，其中该导热元件具有一网状图案。
CN201710948498.8A 2017-05-19 2017-10-12 半导体装置结构 Active CN108962852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/599,687 2017-05-19
US15/599,687 US10304772B2 (en) 2017-05-19 2017-05-19 Semiconductor device structure with resistive element

Publications (2)

Publication Number Publication Date
CN108962852A CN108962852A (zh) 2018-12-07
CN108962852B true CN108962852B (zh) 2021-10-08

Family

ID=64272397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710948498.8A Active CN108962852B (zh) 2017-05-19 2017-10-12 半导体装置结构

Country Status (3)

Country Link
US (3) US10304772B2 (zh)
CN (1) CN108962852B (zh)
TW (1) TWI752108B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304772B2 (en) * 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element
US10985011B2 (en) 2017-11-09 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive elements
US10515852B2 (en) 2017-11-09 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with resistive element
US20230055272A1 (en) * 2021-08-19 2023-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnection structures and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943614A (zh) * 2014-04-26 2014-07-23 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258713B1 (en) 1999-12-03 2001-07-10 United Microelectronics Corp. Method for forming dual damascene structure
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
CN1265449C (zh) 2002-05-17 2006-07-19 台湾积体电路制造股份有限公司 铜金属化制作工艺的低电阻值阻挡层的制造方法
US6709918B1 (en) 2002-12-02 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Method for making a metal-insulator-metal (MIM) capacitor and metal resistor for a copper back-end-of-line (BEOL) technology
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100524963B1 (ko) 2003-05-14 2005-10-31 삼성전자주식회사 금속 배선 및 금속 저항을 포함하는 반도체 소자 및 그제조 방법
JP2005244031A (ja) 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法
DE102005047414B4 (de) * 2005-02-21 2012-01-05 Infineon Technologies Ag Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
US20070284662A1 (en) * 2006-06-09 2007-12-13 International Business Machines Corporation Microelectronic structure including high current density resistor
US8013394B2 (en) * 2007-03-28 2011-09-06 International Business Machines Corporation Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method
JP5210559B2 (ja) 2007-07-13 2013-06-12 株式会社日立製作所 半導体装置およびその製造方法
US8558654B2 (en) * 2008-09-17 2013-10-15 Stmicroelectronics (Grenoble 2) Sas Vialess integration for dual thin films—thin film resistor and heater
US8786396B2 (en) * 2008-09-17 2014-07-22 Stmicroelectronics Pte. Ltd. Heater design for heat-trimmed thin film resistors
US8563336B2 (en) 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
JP5601566B2 (ja) 2010-01-28 2014-10-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011228419A (ja) 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8659085B2 (en) 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8252680B2 (en) 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
US8592947B2 (en) * 2010-12-08 2013-11-26 International Business Machines Corporation Thermally controlled refractory metal resistor
JP5731904B2 (ja) 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8598681B2 (en) * 2011-12-30 2013-12-03 Stmicroelectronics Pte Ltd. Temperature switch with resistive sensor
JP6120528B2 (ja) 2012-11-08 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101947813B1 (ko) * 2012-12-17 2019-02-14 한국전자통신연구원 전자 칩 및 그 제조 방법
US8835306B2 (en) 2013-02-01 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits having embedded electrical interconnects
JP6096013B2 (ja) 2013-03-15 2017-03-15 旭化成エレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9536790B2 (en) * 2014-01-14 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-heat reducing layers
US9520355B2 (en) 2014-01-31 2016-12-13 Wafertech. Llc Voltage and temperature independent MIM capacitors
US9147767B2 (en) 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN105826242B (zh) * 2015-01-08 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9793212B2 (en) 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9704804B1 (en) 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
US9972671B2 (en) 2016-04-19 2018-05-15 International Business Machines Corporation Metal resistors having varying resistivity
US10247617B2 (en) * 2016-08-24 2019-04-02 Qualcomm Incorporated Middle-of-line (MOL) metal resistor temperature sensors for localized temperature sensing of active semiconductor areas in integrated circuits (ICs)
US9905633B1 (en) * 2016-11-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10304772B2 (en) * 2017-05-19 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with resistive element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN105993071A (zh) * 2014-02-14 2016-10-05 高通股份有限公司 集成电路电阻器的热金属接地
CN103943614A (zh) * 2014-04-26 2014-07-23 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法

Also Published As

Publication number Publication date
CN108962852A (zh) 2018-12-07
TWI752108B (zh) 2022-01-11
US11404369B2 (en) 2022-08-02
US11901289B2 (en) 2024-02-13
TW201901884A (zh) 2019-01-01
US20220319987A1 (en) 2022-10-06
US20190279933A1 (en) 2019-09-12
US20180337125A1 (en) 2018-11-22
US10304772B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US10290580B2 (en) Hybrid copper structure for advance interconnect usage
TWI556352B (zh) 半導體積體電路與其製作方法
US11901289B2 (en) Semiconductor device structure with resistive element
CN106206688B (zh) 半导体器件结构的结构和形成方法
US10840144B2 (en) Structure and formation method of semiconductor device structure
US11798848B2 (en) Semiconductor device structure with resistive element
US20190131240A1 (en) Forming Interlayer Dielectric Material by Spin-On Metal Oxide Deposition
US12034045B2 (en) Semiconductor device structure with nanostructure
US10868000B2 (en) Semiconductor device structure with epitaxial structure and method for forming the same
US9576847B2 (en) Method for forming integrated circuit structure with thinned contact
US20240105775A1 (en) Semiconductor device structure and method for forming the same
US20240105851A1 (en) Semiconductor device structure and method for forming the same
US20240194746A1 (en) Vertical Semiconductor Power Device and Method for Manufacturing the Same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant