JP6096013B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6096013B2 JP6096013B2 JP2013053862A JP2013053862A JP6096013B2 JP 6096013 B2 JP6096013 B2 JP 6096013B2 JP 2013053862 A JP2013053862 A JP 2013053862A JP 2013053862 A JP2013053862 A JP 2013053862A JP 6096013 B2 JP6096013 B2 JP 6096013B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- conductor film
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 219
- 238000004519 manufacturing process Methods 0.000 title claims description 79
- 239000004020 conductor Substances 0.000 claims description 493
- 239000010936 titanium Substances 0.000 claims description 118
- 239000003990 capacitor Substances 0.000 claims description 113
- 230000003746 surface roughness Effects 0.000 claims description 102
- 238000000034 method Methods 0.000 claims description 73
- 229910052719 titanium Inorganic materials 0.000 claims description 56
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 41
- 229910052757 nitrogen Inorganic materials 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 35
- 238000004544 sputter deposition Methods 0.000 claims description 35
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 32
- 238000002441 X-ray diffraction Methods 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 181
- 230000004888 barrier function Effects 0.000 description 159
- 239000011229 interlayer Substances 0.000 description 97
- 101100168934 Arabidopsis thaliana C/VIF1 gene Proteins 0.000 description 66
- 101100314406 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TPS1 gene Proteins 0.000 description 66
- 101150100265 cif-1 gene Proteins 0.000 description 66
- 230000000052 comparative effect Effects 0.000 description 30
- 230000015556 catabolic process Effects 0.000 description 24
- 230000007423 decrease Effects 0.000 description 24
- 229910000838 Al alloy Inorganic materials 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000001186 cumulative effect Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 101100168935 Arabidopsis thaliana C/VIF2 gene Proteins 0.000 description 5
- 101100220700 Arabidopsis thaliana CIF2 gene Proteins 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010180 surface X-ray diffraction Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は半導体装置およびその製造技術に関し、容量素子を備えた半導体装置およびその製造技術に関する。
ＬＳＩ（Large Scale Integrated circuit）に含まれる静電容量素子すなわち容量素子として、半導体基板上に形成された下部電極と上部電極との間に容量膜が配置された、いわゆるＭＩＭ（Metal Insulator Metal）キャパシタが知られている。
ＭＩＭキャパシタは、例えばＭＩＳ（Metal-Insulator-Silicon）キャパシタなど、他の容量素子に比べ、容量値を精度よく形成することができ、例えば半導体素子よりも上層の配線に形成することで半導体装置の面積を小さくすることができる。そのため、ＭＩＭキャパシタは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）およびバイポーラトランジスタを備えた各種の半導体装置において、広く用いられている。
ＭＩＭキャパシタでは、印加される電圧がある電圧以上になると、急激にリーク電流が増大する電圧が存在し、これを耐圧と称する。また、急激にリーク電流が増大する電圧値を耐圧値と称する。耐圧値は、容量膜の膜質、例えば容量膜中の欠陥等に依存して変化する場合があり、また、下部電極の表面粗さに依存して変化する場合がある。
例えば特開２０１２−４９３６４号公報（特許文献１）には、ＭＩＭキャパシタの下部電極として、下から順に、第１のバリア層、第１のアルミニウム層、第２のバリア層が積層され、第１のアルミニウム層の表面粗さが所定値未満である、半導体装置が記載されている。この特許文献１では、第１のアルミニウム層での表面の平坦性が向上すると、ＭＩＭキャパシタの耐圧のばらつきが抑制されることが記載されている。
また、特開２００４−２１４５１４号公報（特許文献２）には、下から順に、窒化チタン（ＴｉＮ）膜、チタン（Ｔｉ）膜、下部金属膜、誘電体膜および上部金属膜が形成され、下部金属膜の表面が粗面化された、ＭＩＭキャパシタが記載されている。この特許文献２では、下部金属膜の表面を粗面化することで、ＭＩＭキャパシタの容量を増加させることが記載されている。
さらに、特開２００３−１７４０９６号公報（特許文献３）には、半導体装置の製造工程において、ＭＩＭキャパシタの下部電極となる導体膜を形成した後、導体膜の形成温度より高い温度で熱処理を行い、導体膜に含まれるＡｌ結晶粒を再配向させる技術が記載されている。
本発明者の検討によれば、ＭＩＭキャパシタの下部電極における主導体膜の膜厚の増加に伴って、下部電極の上面における表面粗さが増大し、下部電極の表面の平坦性が低下することが分かった。そして、主導体膜の膜厚の増加に伴って、ＭＩＭキャパシタの耐圧値が低下し、耐圧値のばらつきが増大することが分かった。したがって、ＭＩＭキャパシタの耐圧値を増加させ、耐圧値のばらつきを低減するためには、耐圧値に対する主導体膜の膜厚依存性を考慮する必要がある。
しかし、上記特許文献１記載の半導体装置では、ＭＩＭキャパシタの耐圧値に対する第１のアルミニウム層の膜厚の依存性が考慮されていない。そのため、上記特許文献１記載の半導体装置では、主導体膜の膜厚が厚くなると、耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。
また、上記特許文献２記載のＭＩＭキャパシタは、ＭＩＭキャパシタの容量を増加させることはできるものの、主導体膜の膜厚が厚くなると、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。
さらに、上記特許文献３記載の半導体装置の製造工程は、容量膜に加わる局所的なストレスを低減することはできるものの、主導体膜の膜厚が厚くなると、耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。
そこで、本発明は、容量素子を備えた半導体装置において、下部電極の主導体膜の膜厚が厚くなっても、容量素子の耐圧値の低下を抑制し、容量素子の耐圧値のばらつきを抑制することができる半導体装置を提供する。
代表的な実施の形態による半導体装置の製造方法では、ＭＩＭキャパシタの下部電極となる積層膜を形成する工程と、積層膜上に、ＭＩＭキャパシタの容量膜となる絶縁膜を形成する工程と、絶縁膜および積層膜をパターニングする工程とを行う。積層膜を形成する工程において、下から順に、チタンを含む膜、チタンおよび窒素を含む膜、アルミニウムを含む主導体膜、チタンを含む膜、および、チタンおよび窒素を含む膜を成膜する。そして、アルミニウムを含む主導体膜はスパッタ法により成膜し、アルミニウムを含む主導体膜の成膜速度が、１０００ｎｍ／分以上であり、絶縁膜の膜厚に対する、積層膜の上面における表面粗さの比率が、１４％以下である。
また、代表的な実施の形態による半導体装置の製造方法では、ＭＩＭキャパシタの下部電極となる積層膜を形成する工程と、積層膜をパターニングし、積層膜からなる下部電極を形成する工程とを行う。次に、下部電極上に形成した層間絶縁膜に開口部を形成し、開口部に露出した下部電極上に容量膜となる絶縁膜を形成する工程を行う。積層膜を形成する工程において、下から順に、チタンを含む膜、チタンおよび窒素を含む膜、アルミニウムを含む主導体膜、チタンを含む膜、および、チタンおよび窒素を含む膜を成膜する。そして、アルミニウムを含む主導体膜はスパッタ法により成膜し、アルミニウムを含む主導体膜の成膜速度が、１０００ｎｍ／分以上であり、絶縁膜の膜厚に対する、積層膜の上面における表面粗さの比率が、１４％以下である。
さらに、代表的な実施の形態による半導体装置は、下部電極と、下部電極上に形成された容量膜とを有する。下部電極は、下から順に、チタンを含む膜、チタンおよび窒素を含む膜、アルミニウムを含む主導体膜、チタンを含む膜、および、チタンおよび窒素を含む膜が積層された積層膜からなる。そして、アルミニウムを含む主導体膜における（１１１）面のＸ線回折強度をアルミニウムを含む主導体膜の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上であり、容量膜の膜厚に対する、下部電極の上面における表面粗さの比率が、１４％以下である。
代表的な実施の形態によれば、容量素子を備えた半導体装置において、下部電極の主導体膜の膜厚が厚くなっても、容量素子の耐圧値の低下を抑制し、容量素子の耐圧値のばらつきを抑制することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
なお、以下に説明する各実施の形態では、容量素子としてのＭＩＭキャパシタを備えた半導体装置を、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effective Transistor）を備えた半導体装置に適用した場合を例に挙げて説明を行う。しかし、各実施の形態は、ＣＭＯＳ、ＢｉＣＭＯＳおよびバイポーラトランジスタを備えた各種の半導体装置に適用可能である。また、各実施の形態の半導体装置におけるＭＩＭキャパシタは、例えば、ＡＤＣ（Analog-to-digital converter）、ＤＡＣ（Digital-to-analog converter）におけるフィルタやアナログキャパシタとして、用いることが可能である。また、各実施の形態の半導体装置におけるＭＩＭキャパシタは、例えば、ＲＦ（Radio Frequency）回路におけるオシレータや共振回路、マッチングネットワークにおけるＲＦカップリングやＲＦバイパス用キャパシタとして、用いることが可能である。
また、以下の実施の形態において、Ａ〜Ｂとして範囲を示す場合には、特に明示した場合を除き、Ａ以上Ｂ以下を示すものとする。
（実施の形態１）
＜半導体装置の構成＞
一実施の形態である半導体装置を、図面を参照して説明する。前述したように、以下では、半導体装置を、静電容量素子すなわち容量素子としてＭＩＭキャパシタを備えた半導体装置に適用した例について説明する。
＜半導体装置の構成＞
一実施の形態である半導体装置を、図面を参照して説明する。前述したように、以下では、半導体装置を、静電容量素子すなわち容量素子としてＭＩＭキャパシタを備えた半導体装置に適用した例について説明する。
図１および図２は、実施の形態１の半導体装置の要部断面図である。図１は、半導体基板に形成されたトランジスタなどの半導体素子が図示されていないが、図２では、半導体素子の一例としてトランジスタが図示されている。
図１に示すように、本実施の形態１の半導体装置は、半導体基板ＳＢ上に形成された第１層配線Ｍ１、第２層配線Ｍ２、第３層配線Ｍ３および第４層配線Ｍ４を有する。また、本実施の形態１の半導体装置は、下部電極ＢＥ１、容量膜ＣＩＦ１および上部電極ＴＥ１からなり、容量素子としてのＭＩＭキャパシタＭＣ１を有する。半導体基板ＳＢは、例えばシリコン単結晶基板からなる。
図１では図示を省略するが、半導体基板ＳＢにはトランジスタなどの半導体素子が形成されている。半導体素子として、例えばｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effective Transistor）Ｑｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが形成された場合を、図２に示す。図２に示す例では、ｎチャネル型ＭＩＳＦＥＴＱｎ上およびｐチャネル型ＭＩＳＦＥＴＱｐ上には、絶縁膜ＩＦが形成されている。絶縁膜ＩＦ上には、絶縁膜ＩＦを貫通して半導体基板ＳＢに達する開口部ＣＨが形成されている。開口部ＣＨ内には、開口部ＣＨに露出した半導体基板ＳＢ上に、開口部ＣＨを埋め込むように、導体膜からなるプラグＰＧが形成されている。
なお、図１では、図２に示した半導体素子であるｎチャネル型ＭＩＳＦＥＴＱｎ上、ｐチャネル型ＭＩＳＦＥＴＱｐ、絶縁膜ＩＦ、開口部ＣＨおよびプラグＰＧの図示を省略する。
図２に示すように、プラグＰＧが形成された絶縁膜ＩＦ上には、第１層配線Ｍ１が形成されている。すなわち、図１に示すように、第１層配線Ｍ１は、半導体基板ＳＢ上に、形成されている。第１層配線Ｍ１は、半導体基板ＳＢと電気的に接続されている。
図１に示すように、第１層配線Ｍ１は、バリア導体膜１１、主導体膜１２およびバリア導体膜１３が積層された導体膜としての積層膜１４からなる。
バリア導体膜１１は、プラグＰＧ上および絶縁膜ＩＦ上に形成されている。バリア導体膜１１として、下から順に、チタン（Ｔｉ）を含む膜、Ｔｉおよび窒素（Ｎ）を含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するチタン（Ｔｉ）膜、例えば３０ｎｍの膜厚を有する窒化チタン（ＴｉＮ）膜が積層されたものとすることができる。
主導体膜１２は、バリア導体膜１１上に形成されている。主導体膜１２として、アルミニウム（Ａｌ）を含む膜からなるものとすることができ、具体的には、例えば４００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなるものとすることができる。
バリア導体膜１３は、主導体膜１２上に形成されている。バリア導体膜１３として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜が積層されたものとすることができる。バリア導体膜１１およびバリア導体膜１３は、主導体膜１２中のＡｌなどの拡散を防止または抑制するためのものである。
すなわち、第１層配線Ｍ１は、プラグＰＧ上および絶縁膜ＩＦ上に、順次、例えばＴｉ膜、ＴｉＮ膜、Ａｌ合金膜、Ｔｉ膜、ＴｉＮ膜が積層された積層膜１４からなる。
絶縁膜ＩＦ（図２参照）上には、第１層配線Ｍ１を覆うように、第１層間絶縁膜１５が形成されている。すなわち、絶縁膜ＩＦ上および第１層配線Ｍ１上には、第１層間絶縁膜１５が形成されている。第１層間絶縁膜１５のうち第１層配線Ｍ１上の部分には、第１層間絶縁膜１５を貫通して第１層配線Ｍ１に達する開口部１６が形成されている。開口部１６内には、開口部１６の底部に露出した第１層配線Ｍ１上に、開口部１６を埋め込むように、導体膜からなるプラグ１７が形成されている。
プラグ１７が埋め込まれた第１層間絶縁膜１５上には、第２層配線Ｍ２が形成されている。第２層配線Ｍ２は、プラグ１７を介して、第１層配線Ｍ１と電気的に接続されている。
第２層配線Ｍ２は、第１層配線Ｍ１と同様に、バリア導体膜２１、主導体膜２２およびバリア導体膜２３が積層された導体膜としての積層膜２４からなる。
バリア導体膜２１は、プラグ１７上および第１層間絶縁膜１５上に形成されている。バリア導体膜２１として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば３０ｎｍの膜厚を有するＴｉＮ膜が積層されたものとすることができる。
主導体膜２２は、バリア導体膜２１上に形成されている。主導体膜２２として、Ａｌを含む膜からなるものとすることができ、具体的には、例えば４００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなるものとすることができる。
バリア導体膜２３は、主導体膜２２上に形成されている。バリア導体膜２３として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜が積層されたものとすることができる。バリア導体膜２１およびバリア導体膜２３は、主導体膜２２中のＡｌなどの拡散を防止または抑制するためのものである。
すなわち、第２層配線Ｍ２は、プラグ１７上および第１層間絶縁膜１５上に、順次、例えばＴｉ膜、ＴｉＮ膜、Ａｌ合金膜、Ｔｉ膜、ＴｉＮ膜が積層された積層膜２４からなる。
第１層間絶縁膜１５上には、第２層配線Ｍ２を覆うように、第２層間絶縁膜２５が形成されている。すなわち、第１層間絶縁膜１５上および第２層配線Ｍ２上には、第２層間絶縁膜２５が形成されている。第２層間絶縁膜２５のうち第２層配線Ｍ２上の部分には、第２層間絶縁膜２５を貫通して第２層配線Ｍ２に達する開口部２６が形成されている。開口部２６内には、開口部２６の底部に露出した第２層配線Ｍ２上に、開口部２６を埋め込むように、導体膜からなるプラグ２７が形成されている。
なお、第１層配線Ｍ１の主導体膜１２および第２層配線Ｍ２の主導体膜２２として、Ａｌ合金膜からなる導体膜に代え、例えばＡｌからなる導体膜または銅（Ｃｕ）からなる導体膜を用いることができる。
プラグ２７が埋め込まれた第２層間絶縁膜２５上には、下部電極ＢＥ１および第３層配線Ｍ３が互いに離れて形成されている。下部電極ＢＥ１は、ＭＩＭキャパシタＭＣ１の下部電極として用いられるものである。第３層配線Ｍ３は、プラグ２７を介して、第２層配線Ｍ２と電気的に接続されている。
図３は、実施の形態１の半導体装置の要部断面図である。図３は、図１の破線で囲まれた領域ＡＲ１、すなわち、図１の下部電極ＢＥ１付近の部分を拡大して示す要部断面図である。
図１および図３に示すように、下部電極ＢＥ１は、バリア導体膜３１、主導体膜３２およびバリア導体膜３３が積層された導体膜としての積層膜３４からなる。
バリア導体膜３１は、第２層間絶縁膜２５上に形成されている。バリア導体膜３１として、図３に示すように、下から順に、Ｔｉを含む膜３１ａ、ＴｉおよびＮを含む膜３１ｂが積層されたものとすることができる。具体的には、バリア導体膜３１として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜からなる膜３１ａ、例えば３０ｎｍの膜厚を有するＴｉＮ膜からなる膜３１ｂが積層されたものとすることができる。
主導体膜３２は、バリア導体膜３１上に形成されている。主導体膜３２として、Ａｌを含む膜からなるものとすることができ、具体的には、例えば６００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなるものとすることができる。
バリア導体膜３３は、主導体膜３２上に形成されている。バリア導体膜３３として、図３に示すように、下から順に、Ｔｉを含む膜３３ａ、ＴｉおよびＮを含む膜３３ｂが積層されたものとすることができる。具体的には、バリア導体膜３３として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜からなる膜３３ａ、例えば６０ｎｍの膜厚を有するＴｉＮ膜からなる膜３３ｂが積層されたものとすることができる。バリア導体膜３１およびバリア導体膜３３は、主導体膜３２中のＡｌなどの拡散を防止または抑制するためのものである。
すなわち、下部電極ＢＥ１は、第２層間絶縁膜２５上に、順次、例えばＴｉ膜からなる膜３１ａ、ＴｉＮ膜からなる膜３１ｂ、Ａｌ合金膜からなる主導体膜３２、Ｔｉ膜からなる膜３３ａ、ＴｉＮ膜からなる膜３３ｂが積層されたものとすることができる。
第３層配線Ｍ３は、平面視において、下部電極ＢＥ１が形成される領域と異なる領域に形成されており、下部電極ＢＥ１から離れて形成されているが、下部電極ＢＥ１と同層の積層膜３４からなるものとすることができる。すなわち、第３層配線Ｍ３は、下部電極ＢＥ１と同様に、バリア導体膜３１、主導体膜３２およびバリア導体膜３３が積層された導体膜としての積層膜３４からなる。
第３層配線Ｍ３は、下部電極ＢＥ１と同様に、プラグ２７上および第２層間絶縁膜２５上に、順次、Ｔｉを含む膜３１ａ、ＴｉおよびＮを含む膜３１ｂ、Ａｌを含む膜からなる主導体膜３２、Ｔｉを含む膜３３ａ、ＴｉおよびＮを含む膜３３ｂが積層されたものとすることができる。すなわち、第３層配線Ｍ３は、下部電極ＢＥ１と同様に、順次、例えばＴｉ膜からなる膜３１ａ、ＴｉＮ膜からなる膜３１ｂ、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなる主導体膜３２、Ｔｉ膜からなる膜３３ａ、ＴｉＮ膜からなる膜３３ｂが積層されたものとすることができる。
そして、第３層配線Ｍ３のバリア導体膜３１は、下部電極ＢＥ１のバリア導体膜３１と同層の膜からなるものとすることができる。また、第３層配線Ｍ３の主導体膜３２は、下部電極ＢＥ１の主導体膜３２と同層の膜からなるものとすることができる。さらに、第３層配線Ｍ３のバリア導体膜３３は、下部電極ＢＥ１のバリア導体膜３３と同層の膜からなるものとすることができる。これにより、下部電極ＢＥ１と第３層配線Ｍ３とを、同一の工程により形成することができ、工程を簡略化することができる。
なお、バリア導体膜３１の膜厚については、好適には、下部電極ＢＥ１および第３層配線Ｍ３の電気抵抗を低減する観点、または、下部電極ＢＥ１および第３層配線Ｍ３においてエレクトロマイグレーション等に対する信頼性を確保する観点等から決定される。このうち、バリア導体膜３１として、Ｔｉ膜およびＴｉＮ膜からなる積層膜を用いる場合には、バリア導体膜３１の全体としての膜厚は、好適には、２０〜１００ｎｍ程度の範囲内である。また、バリア導体膜３１として、タンタル（Ｔａ）、モリブデン（Ｍｏ）もしくはタングステン（Ｗ）、または、Ｔａ、ＭｏもしくはＷの窒化物を主成分とする導体膜を用いることができる。
一方、主導体膜３２の膜厚については、下部電極ＢＥ１により形成されるＭＩＭキャパシタＭＣ１の高周波特性を向上させるために下部電極ＢＥ１の電気抵抗を低減する観点、および、第３層配線Ｍ３の電気抵抗を低減する観点等から決定される。主導体膜３２の膜厚が１００ｎｍ未満の場合、下部電極ＢＥ１の電気抵抗および第３層配線Ｍ３の電気抵抗を容易に低減できないおそれがある。さらに、主導体膜３２の膜厚が３０００ｎｍを超える場合、第３層配線Ｍ３が厚くなりすぎるおそれがある。したがって、主導体膜３２の膜厚は、好適には、１００〜３０００ｎｍの範囲内である。
また、主導体膜３２の膜厚は、さらに好適には、２００〜１２００ｎｍの範囲内である。これにより、下部電極ＢＥ１および第３層配線Ｍ３の電気抵抗を容易に低減しつつ、下部電極ＢＥ１の上面における表面粗さＲＭＳをも容易に低減することができる。
さらに、バリア導体膜３３として、Ｔａ、ＭｏもしくはＷ、または、Ｔａ、ＭｏもしくはＷの窒化物を主成分とする導体膜を用いることができる。これにより、バリア導体膜３３におけるクラックの発生を防止または抑制することができる。
下部電極ＢＥ１上には、絶縁膜３８からなる容量膜ＣＩＦ１が形成されている。容量膜ＣＩＦ１は、絶縁膜３８がパターニングすなわち加工されたものである。容量膜ＣＩＦ１は、ＭＩＭキャパシタＭＣ１の容量膜として用いられるものである。容量膜ＣＩＦ１となる絶縁膜３８として、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜などの各種の絶縁膜を用いることができる。これにより、各種の成膜方法を用いて絶縁膜３８を容易に形成することができる。また、容量膜ＣＩＦ１の膜厚ＦＴ１（図３参照）は、ＭＩＭキャパシタＭＣ１の容量に応じて決定される。
本実施の形態１の半導体装置では、容量膜ＣＩＦ１の膜厚ＦＴ１に対し、下部電極ＢＥ１の上面３４ａ（図３参照）における二乗平均粗さとしての表面粗さＲＭＳの比率が、１４％以下である。これにより、図２２を用いて後述するように、良品率が９０％以上となる製品を製造することができる。
なお、半導体装置が製造された後においても、容量膜ＣＩＦ１など、下部電極ＢＥ１よりも上方の部分を除去して下部電極ＢＥ１の上面３４ａが露出した試料を作製することができる。そして、作製された試料について、露出した下部電極ＢＥ１の上面３４ａにおける表面粗さを、例えば積分散乱計を用いて測定することができる。あるいは、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を含む断面が観察可能な断面観察用試料を、例えばＦＩＢ（Focused Ion Beam）加工により作製することができる。そして、作製された断面観察用試料について、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を、例えばＳＥＭ（Scanning Electron Microscope）により観察することで、下部電極ＢＥ１の上面３４ａにおける表面粗さを測定することができる。
また、本実施の形態１の半導体装置では、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が、２００ｃｐｓ（カウント毎秒）／ｎｍ以上である。このとき、図２３を用いて後述するように、下部電極ＢＥ１の上面３４ａおける表面粗さＲＭＳが２５Å以下となり、容量膜ＣＩＦ１の膜厚ＦＴ１（図３参照）に対する、下部電極ＢＥ１の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
なお、半導体装置が製造された後においても、容量膜ＣＩＦ１など、下部電極ＢＥ１よりも上方の部分を除去して下部電極ＢＥ１の上面３４ａが露出した試料を作製し、主導体膜３２における（１１１）面のＸ線回折強度をＸ線回折法により測定することができる。あるいは、下部電極ＢＥ１よりも上方の部分を除去しない場合であっても、Ｘ線の照射条件を調整することにより、主導体膜３２における（１１１）面のＸ線回折強度をＸ線回折法により測定することができる。
容量膜ＣＩＦ１上には、導体膜ＰＦ１が形成されている。導体膜ＰＦ１は、導体膜３９がパターニングすなわち加工されたものである。導体膜ＰＦ１は、ＭＩＭキャパシタＭＣ１の上部電極の一部として用いられるものであるが、容量膜ＣＩＦ１と接触する部分であり、容量膜ＣＩＦ１の上面を保護する保護膜としても用いられるものである。導体膜ＰＦ１として、ＴｉおよびＮを含む導体膜を用いることができ、例えば８０ｎｍの膜厚を有するＴｉＮ膜を用いることができる。また、導体膜ＰＦ１として、ＴｉＮ膜に代え、Ｔｉ膜、窒化タンタル（ＴａＮ）膜またはＡｌ膜等の導体膜を用いることができ、これらの導体膜を用いた場合にも、導体膜ＰＦ１は、上部電極の一部となるとともに、容量膜ＣＩＦ１の上面を保護することができる。
このように、下部電極ＢＥ１と容量膜ＣＩＦ１と導体膜ＰＦ１とにより、容量素子としてのＭＩＭキャパシタＭＣ１が形成されている。
なお、図１に示すように、第３層配線Ｍ３上に、絶縁膜３８が形成されていてもよい。
第２層間絶縁膜２５上には、下部電極ＢＥ１、容量膜ＣＩＦ１、導体膜ＰＦ１および第３層配線Ｍ３を覆うように、第３層間絶縁膜３５が形成されている。すなわち、下部電極ＢＥ１上、容量膜ＣＩＦ１上、導体膜ＰＦ１上および第３層配線Ｍ３上には、第３層間絶縁膜３５が形成されている。
第３層間絶縁膜３５のうち導体膜ＰＦ１上の部分には、第３層間絶縁膜３５を貫通して導体膜ＰＦ１に達する開口部３６ａが形成されている。開口部３６ａ内には、開口部３６ａに露出した導体膜ＰＦ１上に、開口部３６ａを埋め込むように、導体膜からなるプラグ３７ａが形成されている。プラグ３７ａは、導体膜ＰＦ１と電気的に接続されている。
下部電極ＢＥ１上には、第３層間絶縁膜３５および容量膜ＣＩＦ１を貫通して下部電極ＢＥ１に達する開口部３６ｂが形成されている。開口部３６ｂ内には、開口部３６ｂに露出した下部電極ＢＥ１上に、開口部３６ｂを埋め込むように、導体膜からなるプラグ３７ｂが形成されている。プラグ３７ｂは、下部電極ＢＥ１と電気的に接続されている。
第３層配線Ｍ３上には、第３層間絶縁膜３５および容量膜ＣＩＦ１を貫通して第３層配線Ｍ３に達する開口部３６ｃが形成されている。開口部３６ｃ内には、開口部３６ｃに露出した第３層配線Ｍ３上に、開口部３６ｃを埋め込むように、導体膜からなるプラグ３７ｃが形成されている。プラグ３７ｃは、第３層配線Ｍ３と電気的に接続されている。
プラグ３７ａが埋め込まれた第３層間絶縁膜３５上には、上部電極ＴＥ１が形成されている。上部電極ＴＥ１は、プラグ３７ａを介して、導体膜ＰＦ１と電気的に接続されており、導体膜ＰＦ１とともにＭＩＭキャパシタＭＣ１の上部電極として用いられるものである。
上部電極ＴＥ１は、バリア導体膜４１、主導体膜４２およびバリア導体膜４３が積層された導体膜としての積層膜４４からなる。
バリア導体膜４１は、プラグ３７ａ上および第３層間絶縁膜３５上に形成されている。バリア導体膜４１として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば３０ｎｍの膜厚を有するＴｉＮ膜が積層されたものとすることができる。
主導体膜４２は、バリア導体膜４１上に形成されている。主導体膜４２として、Ａｌを含む膜からなるものとすることができ、具体的には、例えば６００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなるものとすることができる。
バリア導体膜４３は、主導体膜４２上に形成されている。バリア導体膜４３として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜が積層されたものとすることができる。バリア導体膜４１およびバリア導体膜４３は、主導体膜４２中のＡｌなどの拡散を防止または抑制するためのものである。
すなわち、上部電極ＴＥ１は、プラグ３７ａ上および第３層間絶縁膜３５上に、順次、例えばＴｉ膜、ＴｉＮ膜、Ａｌ合金膜、Ｔｉ膜、ＴｉＮ膜が積層されたものとすることができる。
また、プラグ３７ｂ、３７ｃが埋め込まれた第３層間絶縁膜３５上には、複数の第４層配線Ｍ４が、互いに離れて形成されている。第４層配線Ｍ４のうちある配線は、プラグ３７ｂを介して、下部電極ＢＥ１と電気的に接続されており、第４層配線Ｍ４のうち別の配線は、プラグ３７ｃを介して、第３層配線Ｍ３と電気的に接続されている。
第４層配線Ｍ４は、平面視において、上部電極ＴＥ１が形成される領域と異なる領域に形成されており、上部電極ＴＥ１から離れて形成されているが、上部電極ＴＥ１と同層の積層膜４４からなるものとすることができる。すなわち、第４層配線Ｍ４は、上部電極ＴＥ１と同様に、バリア導体膜４１、主導体膜４２およびバリア導体膜４３が積層された導体膜としての積層膜４４からなる。
第４層配線Ｍ４は、上部電極ＴＥ１と同様に、プラグ３７ｂ上、プラグ３７ｃ上および第３層間絶縁膜３５上に、順次、Ｔｉを含む膜、ＴｉおよびＮを含む膜、Ａｌを含む膜、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができる。すなわち、第４層配線Ｍ４は、上部電極ＴＥ１と同様に、プラグ３７ｂ上、プラグ３７ｃ上および第３層間絶縁膜３５上に、順次、例えばＴｉ膜、ＴｉＮ膜、Ａｌ合金膜、Ｔｉ膜、ＴｉＮ膜が積層されたものとすることができる。
そして、第４層配線Ｍ４のバリア導体膜４１は、上部電極ＴＥ１のバリア導体膜４１と同層の膜からなるものとすることができる。また、第４層配線Ｍ４の主導体膜４２は、上部電極ＴＥ１の主導体膜４２と同層の膜からなるものとすることができる。さらに、第４層配線Ｍ４のバリア導体膜４３は、上部電極ＴＥ１のバリア導体膜４３と同層の膜からなるものとすることができる。これにより、上部電極ＴＥ１と第４層配線Ｍ４とを、同一の工程により形成することができ、工程を簡略化することができる。
＜半導体装置の製造工程＞
次に、本実施の形態１の半導体装置の製造工程について、図面を参照して説明する。図４〜図１６は、実施の形態１の半導体装置の製造工程中の要部断面図である。
次に、本実施の形態１の半導体装置の製造工程について、図面を参照して説明する。図４〜図１６は、実施の形態１の半導体装置の製造工程中の要部断面図である。
なお、図４〜図１６では、図１と同様に、図２に示した半導体素子であるｎチャネル型ＭＩＳＦＥＴＱｎ上、ｐチャネル型ＭＩＳＦＥＴＱｐ、絶縁膜ＩＦ、開口部ＣＨおよびプラグＰＧの図示を省略する。また、図２に示したｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成する工程は、公知の方法により行うことができるので、ここではその説明を省略する。
まず、図４に示すように、半導体基板ＳＢを準備する（ステップＳ１１）。このステップＳ１１では、半導体基板ＳＢ上に、第１層配線Ｍ１および第２層配線Ｍ２の２層の配線が形成された半導体基板ＳＢを準備する。
まず、プラグＰＧ（図示は省略）および絶縁膜ＩＦ（図示は省略）が形成された半導体基板ＳＢ上に、下から順に、バリア導体膜１１、主導体膜１２およびバリア導体膜１３からなる積層膜１４を成膜する。バリア導体膜１１として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば３０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。主導体膜１２として、例えば４００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜を、スパッタ法により成膜することができる。バリア導体膜１３として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。このようにして成膜された積層膜１４を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第１層配線Ｍ１を形成する。
次に、半導体基板ＳＢ上および第１層配線Ｍ１上に、第１層間絶縁膜１５を形成する。例えば１３００ｎｍの膜厚を有するＳｉＯ２膜を、プラズマＣＶＤ（Chemical Vapor Deposition）法により成膜した後、化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）法により研磨して平坦化し、第１層間絶縁膜１５を形成する。このようにして形成された第１層間絶縁膜１５を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第１層間絶縁膜１５のうち第１層配線Ｍ１上の部分に、第１層間絶縁膜１５を貫通して第１層配線Ｍ１に達する開口部１６を形成する。
次に、開口部１６の底部に露出した第１層配線Ｍ１上、開口部１６の側壁、および第１層間絶縁膜１５上に、例えばＴｉＮ膜からなるバリア導体膜を、スパッタ法により成膜する。そして、成膜されたバリア導体膜上に、開口部１６を埋め込むように、例えばＷ膜からなる主導体膜をＣＶＤ法により成膜する。その後、主導体膜およびバリア導体膜のうち開口部１６内以外の部分、すなわち、第１層間絶縁膜１５上の主導体膜およびバリア導体膜をＣＭＰ法により研磨して除去し、開口部１６内にプラグ１７を形成する。
次に、プラグ１７上および第１層間絶縁膜１５上に、下から順に、バリア導体膜２１、主導体膜２２およびバリア導体膜２３からなる積層膜２４を成膜する。バリア導体膜２１として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば３０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。主導体膜２２として、例えば４００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜を、スパッタ法により成膜することができる。バリア導体膜２３として、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。このようにして成膜された積層膜２４を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第２層配線Ｍ２を形成する。
次に、第１層間絶縁膜１５上および第２層配線Ｍ２上に、第２層間絶縁膜２５を形成する。例えば１３００ｎｍの膜厚を有するＳｉＯ２膜を、プラズマＣＶＤ法により成膜した後、ＣＭＰ法により研磨して平坦化し、第２層間絶縁膜２５を形成する。このようにして形成された第２層間絶縁膜２５を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第２層間絶縁膜２５のうち第２層配線Ｍ２上の部分に、第２層間絶縁膜２５を貫通して第２層配線Ｍ２に達する開口部２６を形成する。
次に、開口部２６の底部に露出した第２層配線Ｍ２上、開口部２６の側壁、および第２層間絶縁膜２５上に、例えばＴｉＮ膜からなるバリア導体膜を、スパッタ法により成膜する。そして、成膜されたバリア導体膜上に、開口部２６を埋め込むように、例えばＷ膜からなる主導体膜をＣＶＤ法により成膜する。その後、主導体膜およびバリア導体膜のうち開口部２６内以外の部分、すなわち、第２層間絶縁膜２５上の主導体膜およびバリア導体膜をＣＭＰ法により研磨して除去し、開口部２６内にプラグ２７を形成する。
なお、第１層配線Ｍ１の主導体膜１２および第２層配線Ｍ２の主導体膜２２として、Ａｌ合金膜からなる導体膜をスパッタ法により形成することに代え、例えばＡｌ膜からなる導体膜またはＣｕ膜からなる導体膜をダマシン法により形成することができる。
次に、図５に示すように、下部電極ＢＥ１（図１０参照）および第３層配線Ｍ３（図１０参照）となる積層膜３４を成膜する（ステップＳ１２）。このステップＳ１２では、プラグ２７上および第２層間絶縁膜２５上に、下から順に、バリア導体膜３１、主導体膜３２およびバリア導体膜３３からなる積層膜３４を成膜する。
図３に示したように、バリア導体膜３１として、下から順に、Ｔｉを含む膜３１ａ、ＴｉおよびＮを含む膜３１ｂを成膜することができる。具体的には、バリア導体膜３１として、例えば１０ｎｍの膜厚を有するＴｉ膜からなる膜３１ａを、窒素を含まない雰囲気でスパッタ法により成膜した後、例えば３０ｎｍの膜厚を有するＴｉＮ膜からなる膜３１ｂを、スパッタ法により成膜することができる。主導体膜３２として、Ａｌを含む膜を成膜することができ、具体的には、例えば６００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜を、スパッタ法により成膜することができる。バリア導体膜３３として、下から順に、Ｔｉを含む膜３３ａ、ＴｉおよびＮを含む膜３３ｂを成膜することができる。具体的には、バリア導体膜３３として、例えば１０ｎｍの膜厚を有するＴｉ膜からなる膜３３ａを、窒素を含まない雰囲気でスパッタ法により成膜した後、例えば６０ｎｍの膜厚を有するＴｉＮ膜からなる膜３３ｂを、スパッタ法により成膜することができる。
なお、窒素を含まない雰囲気でスパッタ法により成膜するとは、スパッタ法により成膜する際に、スパッタ装置の成膜室の内部を真空排気した後、成膜室の内部に窒素ガスまたは窒素を含むガスを供給しない状態で、成膜することを意味する。
なお、前述したように、バリア導体膜３１の膜厚については、積層膜３４からなる下部電極ＢＥ１（図１０参照）および第３層配線Ｍ３（図１０参照）の電気抵抗を低減する観点から決定される。または、バリア導体膜３１の膜厚については、積層膜３４により形成される下部電極ＢＥ１および第３層配線Ｍ３においてエレクトロマイグレーション等に対する信頼性を確保する観点等から決定される。このうち、バリア導体膜３１として、Ｔｉ膜およびＴｉＮ膜からなる積層膜を用いる場合には、バリア導体膜３１の全体としての膜厚は、好適には、２０〜１００ｎｍ程度の範囲内である。また、バリア導体膜３１として、Ｔａ、ＭｏもしくはＷ、または、Ｔａ、ＭｏもしくはＷの窒化物を主成分とする導体膜を用いることができる。
一方、前述したように、主導体膜３２の膜厚については、積層膜３４からなる下部電極ＢＥ１により形成されるＭＩＭキャパシタＭＣ１（図１０参照）の高周波特性を向上させるために積層膜３４の電気抵抗を低減する観点から決定される。または、主導体膜３２の膜厚については、積層膜３４からなる第３層配線Ｍ３の電気抵抗を低減する観点等から決定される。前述したように、主導体膜３２の膜厚は、好適には、１００〜３０００ｎｍの範囲内である。また、前述したように、主導体膜３２の膜厚は、さらに好適には、２００〜１２００ｎｍの範囲内である。これにより、下部電極ＢＥ１および第３層配線Ｍ３の電気抵抗を容易に低減しつつ、下部電極ＢＥ１の上面における表面粗さＲＭＳをも容易に低減することができる。
さらに、前述したように、バリア導体膜３３として、Ｔａ、ＭｏもしくはＷ、または、Ｔａ、ＭｏもしくはＷの窒化物を主成分とする導体膜を用いることができる。これにより、バリア導体膜３３におけるクラックの発生を防止または抑制することができる。
次に、図６に示すように、容量膜ＣＩＦ１（図１０参照）となる絶縁膜３８および導体膜ＰＦ１（図８参照）となる導体膜３９を成膜する（ステップＳ１３）。このステップＳ１３では、バリア導体膜３１、主導体膜３２およびバリア導体膜３３からなる積層膜３４上に、容量膜ＣＩＦ１となる絶縁膜３８、および、導体膜ＰＦ１となる導体膜３９を成膜する。
まず、バリア導体膜３３上に、例えばＳｉＯ２膜、ＳｉＮ膜またはＳｉＯＮ膜などの各種の絶縁膜からなる絶縁膜３８を、プラズマＣＶＤ法により成膜する。また、絶縁膜３８の膜厚ＦＴ１（図３参照）は、ＭＩＭキャパシタＭＣ１（図１０参照）の容量に応じて決定される。
次に、絶縁膜３８上に、例えば８０ｎｍの膜厚を有するＴｉＮ膜からなる導体膜３９を、スパッタ法により成膜する。導体膜３９は、ＭＩＭキャパシタＭＣ１の上部電極の一部として形成されるものであるが、絶縁膜３８と接触する部分であり、その後の工程、例えばレジストを除去する工程において、絶縁膜３８の上面を保護する保護膜としても形成されるものである。導体膜３９として、ＴｉＮ膜に代え、Ｔｉ膜、ＴａＮ膜またはＡｌ膜等の導体膜を形成することができ、これらの導体膜を形成した場合にも、導体膜３９が上部電極の一部となるとともに、絶縁膜３８の上面を保護することができる。
このとき、導体膜３９を、積層膜３４よりも上層に形成することになる。これにより、導体膜３９からなる導体膜ＰＦ１（図１０参照）と、積層膜３４からなる第３層配線Ｍ３（図１０参照）とを異なる高さ位置に形成することができるので、配線レイアウトの自由度を向上させ、半導体装置の面積を小さくすることができる。
本実施の形態１の半導体装置の製造工程では、ステップＳ１３において成膜される絶縁膜３８の膜厚ＦＴ１（図３参照）に対し、ステップＳ１２において成膜される積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。これにより、図２２を用いて後述するように、良品率が９０％以上となる製品を製造することができる。
また、好適には、本実施の形態１の半導体装置の製造工程では、ステップＳ１２において、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなる主導体膜３２の成膜速度が、１０００ｎｍ／分以上である。このとき、図２３を用いて後述するように、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
さらに好適には、本実施の形態１の半導体装置の製造工程では、ステップＳ１２において成膜される主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上である。このとき、図２３を用いて後述するように、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
次に、図７に示すように、レジストマスクＲＭ１を形成する（ステップＳ１４）。このステップＳ１４では、フォトリソグラフィ技術を用い、導体膜３９上に塗布したフォトレジスト膜を露光し、現像することで、導体膜３９のうち導体膜ＰＦ１（図８参照）となる部分が覆われるように、フォトレジスト膜を残す。すなわち、フォトレジスト膜のうち、導体膜ＰＦ１が形成される領域における部分を残し、レジストマスクＲＭ１を形成する。
次に、図８に示すように、導体膜ＰＦ１を形成する（ステップＳ１５）。このステップＳ１５では、レジストマスクＲＭ１をマスクとしてドライエッチング技術を用い、導体膜３９をパターニングすなわち加工した後、レジストマスクＲＭ１を除去する。これにより、導体膜３９からなる導体膜ＰＦ１が形成される。
次に、図９に示すように、レジストマスクＲＭ２を形成する（ステップＳ１６）。このステップＳ１６では、フォトリソグラフィ技術を用い、導体膜ＰＦ１上および絶縁膜３８上に塗布したフォトレジスト膜を露光し、現像することで、積層膜３４のうち下部電極ＢＥ１および第３層配線Ｍ３となる部分が覆われるように、フォトレジスト膜を残す。すなわち、フォトレジスト膜のうち、下部電極ＢＥ１および第３層配線Ｍ３が形成される領域における部分を残し、レジストマスクＲＭ２を形成する。
次に、図１０に示すように、容量膜ＣＩＦ１、下部電極ＢＥ１および第３層配線Ｍ３を形成する（ステップＳ１７）。このステップＳ１７では、レジストマスクＲＭ２をマスクとしてドライエッチング技術を用い、絶縁膜３８、バリア導体膜３３、主導体膜３２およびバリア導体膜３１をパターニングすなわち加工した後、レジストマスクＲＭ２を除去する。
これにより、上部電極の一部となる導体膜ＰＦ１の下に配置され、絶縁膜３８からなる容量膜ＣＩＦ１と、容量膜ＣＩＦ１の下に配置され、積層膜３４からなる下部電極ＢＥ１とが形成される。すなわち、第２層間絶縁膜２５上に下部電極ＢＥ１が形成され、下部電極ＢＥ１上に容量膜ＣＩＦ１が形成され、容量膜ＣＩＦ１上に導体膜ＰＦ１が形成される。このとき、下部電極ＢＥ１と容量膜ＣＩＦ１と導体膜ＰＦ１とにより、容量素子としてのＭＩＭキャパシタＭＣ１が形成される。
また、積層膜３４からなる第３層配線Ｍ３が、下部電極ＢＥ１から離れて形成される。すなわち、平面視において、下部電極ＢＥ１が形成される領域と異なる領域において、積層膜３４からなる第３層配線Ｍ３が形成される。なお、図１０に示すように、第３層配線Ｍ３上に、絶縁膜３８を残してもよい。
次に、図１１に示すように、第３層間絶縁膜３５を形成する（ステップＳ１８）。このステップＳ１８では、下部電極ＢＥ１上、容量膜ＣＩＦ１上、導体膜ＰＦ１上および第３層配線Ｍ３上に、例えば１３００ｎｍの膜厚を有するＳｉＯ２膜を、プラズマＣＶＤ法により成膜した後、ＣＭＰ法により研磨して平坦化し、第３層間絶縁膜３５を形成する。
次に、図１２に示すように、開口部３６ａ、３６ｂ、３６ｃを形成する（ステップＳ１９）。このステップＳ１９では、第３層間絶縁膜３５を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第３層間絶縁膜３５を貫通して導体膜ＰＦ１に達する開口部３６ａを形成する。また、ステップＳ１９では、第３層間絶縁膜３５および容量膜ＣＩＦ１を貫通して下部電極ＢＥ１に達する開口部３６ｂを形成する。さらに、ステップＳ１９では、第３層間絶縁膜３５を貫通して第３層配線Ｍ３に達する開口部３６ｃを形成する。
次に、図１３に示すように、プラグ３７ａ、３７ｂ、３７ｃを形成する（ステップＳ２０）。このステップＳ２０では、開口部３６ａに露出した導体膜ＰＦ１上、開口部３６ｂに露出した下部電極ＢＥ１上、開口部３６ｃに露出した第３層配線Ｍ３上、開口部３６ａ、３６ｂ、３６ｃの側壁、および第３層間絶縁膜３５上に、例えばＴｉＮ膜からなるバリア導体膜をスパッタ法により成膜する。そして、成膜されたバリア導体膜上に、開口部３６ａ、３６ｂ、３６ｃを埋め込むように、例えばＷ膜からなる主導体膜をＣＶＤ法により成膜する。その後、主導体膜およびバリア導体膜のうち開口部３６ａ、３６ｂ、３６ｃ内以外の部分、すなわち、第３層間絶縁膜３５上の主導体膜およびバリア導体膜をＣＭＰ法により研磨して除去する。
これにより、開口部３６ａ内に、開口部３６ａを埋め込み、導体膜ＰＦ１と電気的に接続されたプラグ３７ａを形成する。また、開口部３６ｂ内に、開口部３６ｂを埋め込み、下部電極ＢＥ１と電気的に接続されたプラグ３７ｂを形成し、開口部３６ｃ内に、開口部３６ｃを埋め込み、第３層配線Ｍ３と電気的に接続されたプラグ３７ｃを形成する。
次に、図１４に示すように、上部電極ＴＥ１（図１参照）および第４層配線Ｍ４（図１参照）となる積層膜４４を成膜する（ステップＳ２１）。このステップＳ２１では、プラグ３７ａ、３７ｂ、３７ｃ上および第３層間絶縁膜３５上に、下から順に、バリア導体膜４１、主導体膜４２およびバリア導体膜４３からなる積層膜４４を成膜する。
バリア導体膜４１として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜を成膜することができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば３０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。主導体膜４２として、Ａｌを含む膜を成膜することができ、具体的には、例えば６００ｎｍの膜厚を有し、Ａｌを主成分とする合金膜すなわちＡｌ合金膜を、スパッタ法により成膜することができる。バリア導体膜４３として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜を成膜することができ、具体的には、下から順に、例えば１０ｎｍの膜厚を有するＴｉ膜、例えば２０ｎｍの膜厚を有するＴｉＮ膜を、スパッタ法により成膜することができる。
次に、図１５に示すように、レジストマスクＲＭ３を形成する（ステップＳ２２）。このステップＳ２２では、フォトリソグラフィ技術を用い、積層膜４４上に塗布したフォトレジスト膜を露光し、現像することで、フォトレジスト膜のうち、上部電極ＴＥ１および第４層配線Ｍ４が形成される領域における部分を残し、レジストマスクＲＭ３を形成する。
その後、レジストマスクＲＭ３をマスクとしてドライエッチング技術を用い、バリア導体膜４３、主導体膜４２およびバリア導体膜４１をパターニングすなわち加工した後、レジストマスクＲＭ３を除去する。これにより、積層膜４４からなり、プラグ３７ａと電気的に接続された上部電極ＴＥ１が形成され、積層膜４４からなり、プラグ３７ｂ、３７ｃと電気的に接続された第４層配線Ｍ４が形成される。ここまでの工程により、図１に示した半導体装置が製造される。
さらに、図１６に示すように、半導体装置内において、互いに異なる複数の層にそれぞれＭＩＭキャパシタを形成してもよい。
例えば、ステップＳ２１の工程を行った後、積層膜４４上に、容量膜ＣＩＦ２となる絶縁膜および導体膜ＰＦ２となる導体膜を成膜する。そして、フォトリソグラフィ技術およびドライエッチング技術を用いて、導体膜ＰＦ２、容量膜ＣＩＦ２、ならびに、積層膜４４からなる第４層配線Ｍ４および下部電極ＢＥ２を形成する。このとき、下部電極ＢＥ２と容量膜ＣＩＦ２と導体膜ＰＦ２とにより、容量素子としてのＭＩＭキャパシタＭＣ２が形成される。
次に、第４層間絶縁膜４５を形成する。そして、第４層間絶縁膜４５を貫通して導体膜ＰＦ２に達する開口部４６ａを形成し、第４層間絶縁膜４５および容量膜ＣＩＦ２を貫通して下部電極ＢＥ２に達する開口部４６ｂを形成し、第４層間絶縁膜４５を貫通して第４層配線Ｍ４に達する開口部４６ｃを形成する。次に、開口部４６ａ、４６ｂ、４６ｃに、それぞれプラグ４７ａ、４７ｂ、４７ｃを形成する。その後、プラグ４７ａ上、プラグ４７ｂ上、プラグ４７ｃ上および第４層間絶縁膜４５上に、バリア導体膜５１、主導体膜５２およびバリア導体膜５３が積層された積層膜５４からなる第５層配線Ｍ５を形成する。ここまでの工程により、図１６に示すように、２つのＭＩＭキャパシタＭＣ１、ＭＣ２を備えた半導体装置が製造される。
＜表面粗さと欠陥密度について＞
次に、比較例を参照し、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さと欠陥密度との関係について説明する。比較例としては、前述した半導体装置の製造工程のステップＳ１３において成膜される絶縁膜３８の膜厚ＦＴ１に対し、ステップＳ１２において成膜される積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％を超える場合を、比較例１と称して説明する。
次に、比較例を参照し、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さと欠陥密度との関係について説明する。比較例としては、前述した半導体装置の製造工程のステップＳ１３において成膜される絶縁膜３８の膜厚ＦＴ１に対し、ステップＳ１２において成膜される積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％を超える場合を、比較例１と称して説明する。
なお、以下では、積層膜３４の上面３４ａにおける表面粗さを、単に、積層膜３４の表面粗さとも称する。
図１７は、比較例１において、下部電極となる積層膜の上面における表面粗さに対する主導体膜の膜厚依存性を示すグラフである。図１８は、積分散乱計による表面粗さの測定方法を説明するための図である。
比較例１においても、実施の形態１と同様に、積層膜３４は、図３に示したように、下から順に、Ｔｉ膜からなる膜３１ａ、ＴｉＮ膜からなる膜３１ｂ、Ａｌ膜からなる主導体膜３２、Ｔｉ膜からなる膜３３ａ、ＴｉＮ膜からなる膜３３ｂが積層されたものである。膜３１ａ、膜３１ｂ、主導体膜３２、膜３３ａおよび膜３３ｂは、それぞれスパッタ法により成膜されたものである。そして、比較例１では、主導体膜３２の膜厚を変更しながら、それぞれの膜厚を有する半導体装置を製造した。また、比較例１において、絶縁膜３８は、プラズマＣＶＤ法により成膜されたＳｉＯ２膜からなる。
表面粗さとは、前述したように、二乗平均粗さとしての表面粗さＲＭＳである。ここでは、表面粗さＲＭＳとして、積分散乱計により測定した測定値を用いた。図１８に示すように、積分散乱計は、被測定試料である半導体基板ＳＢ上に形成された下部電極ＢＥ１の表面にレーザ光６１を照射し、照射されたレーザ光６１が正反射された正反射光６２と異なる方向に散乱された散乱光６３の強度を検出器６４により検出するものである。検出器６４は、例えばレーザ光６１が照射される位置を中心として回転可能に設けられており、検出器６４の回転角度を変更しながら検出器６４により散乱光６３の強度を測定することで、散乱光６３の強度の回転角度依存性のデータを取得する。そして、取得したデータを解析することで、表面粗さを測定することができる。
なお、前述したように、半導体装置が製造された後においても、容量膜ＣＩＦ１など、下部電極ＢＥ１よりも上方の部分を除去して下部電極ＢＥ１の上面３４ａが露出された試料を作製することができる。そして、作製された試料について、露出した下部電極ＢＥ１の上面３４ａにおける表面粗さを、例えば積分散乱計を用いて測定することができる。あるいは、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を含む断面が観察可能な断面観察用試料を、例えばＦＩＢ加工により作製することができる。そして、作製された断面観察用試料について、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を、例えばＳＥＭにより観察することで、下部電極ＢＥ１の上面３４ａにおける表面粗さを測定することができる。
また、表面粗さとして、積分散乱計に代え、例えばＡＦＭ（Atomic Force Microscope）など、各種の測定装置により測定した測定値を用いることができる。
図１７に示すように、比較例１において、主導体膜３２の膜厚が４００ｎｍ以上の範囲では、主導体膜３２の膜厚の増加に伴って、積層膜３４の上面３４ａにおける表面粗さＲＭＳが増大し、積層膜３４の表面の平坦性が低下することが分かった。また、図１７中の破線は、測定点を最小二乗法により線形近似して求めたものであるが、破線と測定点とが近接しているため、主導体膜３２の膜厚に対して、積層膜３４の上面３４ａにおける表面粗さが線形に増大することが分かった。
なお、積層膜３４の上面３４ａは、バリア導体膜３３の上面であるが、主導体膜３２の膜厚に比べ、バリア導体膜３３の膜厚が小さいため、バリア導体膜３３の上面における表面粗さは、主導体膜３２の上面における表面粗さに略等しいものと考えられる。すなわち、積層膜３４の上面３４ａにおける表面粗さは、主導体膜３２の上面における表面粗さに略等しいものと考えられる。
図１９は、比較例１における、ＭＩＭキャパシタの耐圧値の累積度数分布を示すグラフである。
図１９は、比較例１の半導体装置のうち、Ａｌ膜からなる主導体膜３２の膜厚が４００ｎｍ、６００ｎｍおよび７００ｎｍである場合において、半導体基板ＳＢの面内に形成された多数のＭＩＭキャパシタＭＣ１について、耐圧値の測定を行い、測定された耐圧値の累積度数分布を示したものである。前述したように、耐圧値とは、急激にリーク電流が増大する電圧値である。図１９では、横軸に耐圧値をプロットし、縦軸に耐圧欠陥密度をプロットしている。例えば耐圧値が５Ｖのときに耐圧欠陥密度が１０個／ｃｍ２であるとは、ＭＩＭキャパシタＭＣ１のうち耐圧値が５Ｖ以下であるものが、１ｃｍ２当たりに１０個あることを意味する。
図１９に示すように、比較例１では、主導体膜３２の膜厚の増加に伴って、ＭＩＭキャパシタＭＣ１の耐圧値が低下し、ＭＩＭキャパシタＭＣ１の耐圧値のばらつきが増大する。これは、主導体膜３２の膜厚の増加に伴って、主導体膜３２の上面における表面粗さが増大し、主導体膜３２の表面の平坦性が低下して、下部電極ＢＥ１と導体膜ＰＦ１との間でリーク電流が流れやすくなるためと考えられる。つまり、主導体膜３２の膜厚の増加に伴って、積層膜３４の上面３４ａにおける表面粗さが増大し、積層膜３４の表面の平坦性が低下することで、ＭＩＭキャパシタＭＣ１の耐圧値が低下し、ＭＩＭキャパシタＭＣ１の耐圧値のばらつきが増大するものと考えられる。
上記特許文献１記載の半導体装置では、ＭＩＭキャパシタの下部電極として、下から順に、第１のバリア層、第１のアルミニウム層、第２のバリア層が積層され、第１のアルミニウム層の表面粗さが所定値未満である。上記特許文献１記載の半導体装置では、第１のアルミニウム層での表面の平坦性が向上すると、ＭＩＭキャパシタの耐圧のばらつきが抑制される。したがって、上記特許文献１記載の半導体装置では、ＭＩＭキャパシタの耐圧のばらつきを抑制するために、第１のアルミニウム層の表面粗さを所定値よりも小さくする。また、上記特許文献１記載の半導体装置では、第１のバリア層の成膜方法を変更することで、第１のバリア層上に成膜され、１５０ｎｍの膜厚を有する第１のアルミニウム層についてＡＦＭにより測定した表面粗さが変化する。
主導体膜３２の電気抵抗を低減するためには、主導体膜３２の膜厚を厚くすることが好ましい。しかし、図１７および図１９に示したように、主導体膜３２の膜厚が厚くなると、積層膜３４の上面３４ａにおける表面粗さＲＭＳが増大し、積層膜３４の表面の平坦性が低下することで、ＭＩＭキャパシタＭＣ１の耐圧値が低下し、耐圧値のばらつきが増大することが分かった。したがって、ＭＩＭキャパシタの耐圧値を増加させ、耐圧値のばらつきを抑制するためには、ＭＩＭキャパシタの耐圧値に対する主導体膜の膜厚依存性を考慮する必要がある。
しかし、上記特許文献１記載の半導体装置では、ＭＩＭキャパシタの耐圧値に対する第１のアルミニウム層の膜厚の依存性が考慮されていない。そのため、上記特許文献１記載の半導体装置では、主導体膜の膜厚が厚くなると、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。例えば主導体膜の膜厚が４００ｎｍ以上の範囲では、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。
一方、上記特許文献２記載のＭＩＭキャパシタでは、下から順に、ＴｉＮ膜、Ｔｉ膜、下部金属膜、誘電体膜および上部金属膜が形成され、下部金属膜の表面が粗面化されている。上記特許文献２記載のＭＩＭキャパシタでは、下部金属膜の表面を粗面化することで、ＭＩＭキャパシタの容量を増加させる。
しかし、上記特許文献２記載のＭＩＭキャパシタは、ＭＩＭキャパシタの容量を増加させることはできるものの、主導体膜の膜厚が厚くなると、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。また、上記特許文献２記載のＭＩＭキャパシタでは、下部金属膜の表面が粗面化されている。そのため、容量膜となる絶縁膜を成膜する際に、例えばＡＬＤ（Atomic Layer Deposition）法など、段差被覆性に優れた成膜方法を用いる必要があり、製造コストが増大するおそれがある。
さらに、上記特許文献３記載の半導体装置の製造工程では、ＭＩＭキャパシタの下部電極となる導体膜を形成した後、導体膜の形成温度より高い温度で熱処理を行い、導体膜に含まれるＡｌ結晶粒を再配向させる。
しかし、上記特許文献３記載の半導体装置の製造工程は、容量膜に加わる局所的なストレスを低減することはできるものの、主導体膜の膜厚が厚くなると、耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができず、半導体装置の性能を向上させることができない。
＜本実施の形態の主要な特徴と効果＞
一方、本実施の形態１では、容量膜ＣＩＦ１となる絶縁膜３８の膜厚ＦＴ１に対する、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。
一方、本実施の形態１では、容量膜ＣＩＦ１となる絶縁膜３８の膜厚ＦＴ１に対する、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。
ここで、本実施の形態１についての実施例を参照し、積層膜３４の上面３４ａにおける表面粗さと欠陥密度との関係について説明する。実施例としては、前述した半導体装置の製造工程のステップＳ１３において成膜される絶縁膜３８の膜厚ＦＴ１に対し、ステップＳ１２において成膜される積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である場合を、実施例１と称して説明する。
図２０は、実施例１において、下部電極となる積層膜の上面における表面粗さに対する主導体膜の膜厚依存性を、比較例１における膜厚依存性とともに示すグラフである。
実施例１において、積層膜３４は、図３に示したように、下から順に、Ｔｉ膜からなる膜３１ａ、ＴｉＮ膜からなる膜３１ｂ、Ａｌ膜からなる主導体膜３２、Ｔｉ膜からなる膜３３ａ、ＴｉＮ膜からなる膜３３ｂが積層されたものである。膜３１ａ、膜３１ｂ、主導体膜３２、膜３３ａおよび膜３３ｂは、それぞれスパッタ法により成膜されたものである。そして、実施例１では、主導体膜３２の膜厚を変更しながら、それぞれの膜厚を有する半導体装置を製造した。また、実施例１において、絶縁膜３８は、プラズマＣＶＤ法により成膜されたＳｉＯ２膜からなる。
図２０に示すように、実施例１においても、比較例１と同様に、主導体膜３２の膜厚が４００ｎｍ以上の範囲では、主導体膜３２の膜厚の増加に伴って、積層膜３４の上面３４ａにおける表面粗さＲＭＳが増大し、積層膜３４の表面の平坦性が低下する。また、図２０中の実線は、測定値を最小二乗法により線形近似して求めたものであるが、実線と測定値とが近接しているため、実施例１についても、比較例１と同様に、主導体膜３２の膜厚に対して、積層膜３４の上面３４ａにおける表面粗さが線形に増大する。
しかし、図２０に示すように、主導体膜３２の膜厚が等しい場合、実施例１では、比較例１に比べ、積層膜３４の表面粗さが低減されることが確認された。具体的には、実施例１において、４００ｎｍおよび６００ｎｍのいずれの膜厚を有する主導体膜３２を備えた積層膜３４の表面粗さも、比較例１において、４００ｎｍの膜厚を有する主導体膜３２を備えた積層膜３４の表面粗さ、すなわち２５Å程度の表面粗さよりも著しく低減されることが確認された。つまり、実施例１では、比較例１に比べ、主導体膜３２の膜厚が厚くなっても、積層膜３４の表面粗さが低減されることが確認された。
図２１は、実施例１における、ＭＩＭキャパシタの耐圧値の累積度数分布を、比較例１における耐圧値の累積度数分布とともに示すグラフである。
図２１は、実施例１の半導体装置のうち、Ａｌ膜からなる主導体膜３２の膜厚が６００ｎｍである場合において、半導体基板ＳＢの面内に形成された多数のＭＩＭキャパシタＭＣ１について、耐圧値の測定を行い、測定された耐圧値の累積度数分布を示したものである。また、図２１では、比較例１の半導体装置のうち、主導体膜３２の膜厚が６００ｎｍである場合について、測定された耐圧値の累積度数分布を示している。
図２１に示すように、実施例１では、比較例１に比べ、ＭＩＭキャパシタＭＣ１の耐圧値が著しく増大し、かつ、ＭＩＭキャパシタＭＣ１の耐圧値のばらつきが抑制されることが確認された。これは、実施例１では、比較例１に比べ、主導体膜３２の上面における表面粗さが低減され、主導体膜３２の表面の平坦性が向上して、下部電極ＢＥ１と導体膜ＰＦ１との間でリーク電流が流れにくくなるためと考えられる。つまり、実施例１では、比較例１に比べ、積層膜３４の上面３４ａにおける表面粗さが低減され、積層膜３４の表面の平坦性が向上することで、ＭＩＭキャパシタＭＣ１の耐圧値が増加し、ＭＩＭキャパシタＭＣ１の耐圧値のばらつきが抑制されるものと考えられる。
図２２は、容量膜となる絶縁膜の膜厚に対する、下部電極となる積層膜の表面粗さの比率と、ＭＩＭキャパシタの良品率との関係を示すグラフである。なお、ＭＩＭキャパシタの良品率とは、半導体基板の面内に形成された多数のＭＩＭキャパシタのうち、耐圧値が最大となるＭＩＭキャパシタの耐圧値、すなわち最大耐圧値の８５％以上の耐圧値を有するＭＩＭキャパシタの比率を意味する。また、絶縁膜３８の膜厚ＦＴ１（図３参照）に対する積層膜３４の表面粗さの比率が１４％以下のものは、実施例１の半導体装置に相当し、絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％を超えるものは、比較例１の半導体装置に相当する。さらに、図２２においては、測定値と測定値との間が直線により繋がれている。
図２２に示すように、絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％を超える場合、すなわち比較例１の半導体装置では、ＭＩＭキャパシタの良品率は、９０％未満である。一方、絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下の場合、すなわち実施例１の半導体装置では、ＭＩＭキャパシタの良品率は、９０％以上である。換言すれば、実施例１では、絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下であることにより、ＭＩＭキャパシタの良品率を９０％以上にすることができる。これは、図２０および図２１に示したように、実施例１では、比較例１に比べ、積層膜３４の表面粗さを低減することができ、ＭＩＭキャパシタの耐圧値を増加させ、耐圧値のばらつきを抑制することができるためである。
すなわち、本実施の形態１では、絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下であることにより、下部電極ＢＥ１の表面粗さを低減することができ、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができる。その結果、ＭＩＭキャパシタの良品率を９０％以上にすることができる。
次に、このような絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下になるための、主導体膜３２の好適な成膜条件について説明する。
図２３は、主導体膜の成膜速度と、下部電極となる積層膜の表面粗さ、および、主導体膜における（１１１）面のＸ線回折強度との関係を示すグラフである。図２３では、横軸はＡｌ膜からなる主導体膜３２の成膜速度を表し、左側の縦軸は積層膜３４の上面３４ａにおける二乗平均の表面粗さＲＭＳを表し、右側の縦軸はＡｌ膜からなる主導体膜３２におけるＡｌ（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値を表している。図２３においては、測定値と測定値との間が直線により繋がれている。
図２３に示すように、主導体膜３２の成膜速度の増加に伴って、積層膜３４の上面３４ａにおける表面粗さＲＭＳは低減され、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値は増加する。すなわち、Ａｌ膜からなる主導体膜３２の成膜速度の増加に伴って、積層膜３４の上面３４ａにおける平坦性が向上し、Ａｌ膜からなる主導体膜３２の（１１１）配向性が向上する。
スパッタ法によりＡｌ膜を成膜する際に、Ａｌ膜の成膜速度を増加させるためには、供給される電力を増加させる、ターゲットと半導体基板との間の距離を短縮する、半導体基板の温度を調整する、など各種の成膜条件を調整する方法が考えられる。
このうち、供給される電力を増加させる場合には、電力の増加に伴って、半導体基板に供給される原子の供給速度が増加するため、Ａｌ膜の成膜速度が増加するものと考えられる。また、電力の増加に伴って、半導体基板に供給される原子が有するエネルギーが増加するため、半導体基板の表面に到達した原子がエネルギー的に安定な位置まで移動しやすくなって、Ａｌ膜の（１１１）配向性が向上するものと考えられる。また、Ａｌが面心立方格子の結晶構造を有し、Ａｌ（１１１）面が、面内で原子が最も緻密に詰まった面、すなわち最密充填面であることから、Ａｌ膜が（１１１）配向するときには、平坦性が向上しやすい。そのため、Ａｌ膜の（１１１）配向性の向上に伴って、Ａｌ膜の表面の平坦性が向上する。
図２０に示した結果から、実施例１の半導体装置における積層膜３４の上面３４ａにおける表面粗さＲＭＳは、比較例１の半導体装置における積層膜３４の上面３４ａにおける表面粗さＲＭＳのうち最小値である２５Å以下の範囲にある。また、図２３に示した結果から、積層膜３４の上面３４ａにおける表面粗さが２５Å以下になるのは、Ａｌ膜からなる主導体膜３２の成膜速度が１０００ｎｍ／分以上である場合である。つまり、Ａｌ膜からなる主導体膜３２の成膜速度が１０００ｎｍ／分以上であるときに、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、絶縁膜３８の膜厚ＦＴ１（図３参照）に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
したがって、本実施の形態１では、好適には、主導体膜３２の成膜速度は、１０００ｎｍ／分以上である。これにより、主導体膜３２の膜厚が厚くなっても、主導体膜３２の（１１１）配向性を向上させることで、積層膜３４からなる下部電極ＢＥ１の表面粗さを低減することができ、耐圧値の低下をさらに抑制し、耐圧値のばらつきをさらに抑制することができる。
また、図２３に示した結果から、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下になるのは、Ａｌ膜からなる主導体膜３２におけるＡｌ（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が２００ｃｐｓ／ｎｍ以上の場合である。つまり、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が２００ｃｐｓ／ｎｍ以上であるときに、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となる。その結果、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
したがって、本実施の形態１では、好適には、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値は、２００ｃｐｓ／ｎｍ以上である。これにより、主導体膜３２の膜厚が厚くなっても、主導体膜３２の（１１１）配向性を向上させることで、積層膜３４からなる下部電極ＢＥ１の表面粗さを低減することができ、耐圧値の低下をさらに抑制し、耐圧値のばらつきをさらに抑制することができる。
なお、図２３に示すＸ線回折強度は、Ｘ線回折装置において、Ｘ線源に印加する電圧を５０ｋＶとし、Ｘ線源に流れる電流を３００ｍＡとすることにより、Ｘ線源に供給される電力を１．５ｋＷとしたときに、測定された値である。すなわち、好適には、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値は、Ｘ線回折装置のＸ線源に供給される電力を１．５ｋＷとしたときに、２００ｃｐｓ／ｎｍ以上である。
また、主導体膜３２の成膜速度が１０００ｎｍ／分であるときに、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値は、２００ｃｐｓ／ｎｍである。一方、主導体膜３２の成膜速度が７００ｎｍ／分であるときに、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値は、１７０ｃｐｓ／ｎｍである。したがって、好適には、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値は、主導体膜３２の成膜速度が７００ｎｍ／分であるときに、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚ＦＴ１で除した値の、２００／１７０＝１．１８倍以上である。
さらに、図２３に示すＸ線回折強度は、半導体基板上にＸ線が照射される面積を５ｍｍ×１５ｍｍ＝７５ｍｍ２としたときに、測定された値である。
なお、前述したように、スパッタ法による主導体膜３２の成膜速度を増加させるためには、供給される電力を増加させる方法以外にも、ターゲットと半導体基板との間の距離を短縮する、半導体基板の温度を調整する、など各種の成膜条件を調整する方法が考えられる。このような各種の成膜条件を調整することでも、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さの比率を１４％以下にすることができ、積層膜３４からなる下部電極ＢＥ１の表面粗さを低減し、耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができる。
さらに、本実施の形態１では、下部電極ＢＥ１となる積層膜３４の表面が粗面化されていない。そのため、容量膜ＣＩＦ１となる絶縁膜３８を成膜する際に、例えばＡＬＤ法など、段差被覆性に優れた成膜方法を用いる必要がなく、製造コストが増大することを防止または抑制することができる。
（実施の形態２）
次に、実施の形態２の半導体装置について説明する。本実施の形態２の半導体装置は、下部電極を覆うように形成された層間絶縁膜に開口部を形成し、開口部に露出する下部電極上に、容量膜および導体膜が形成されたものである。
次に、実施の形態２の半導体装置について説明する。本実施の形態２の半導体装置は、下部電極を覆うように形成された層間絶縁膜に開口部を形成し、開口部に露出する下部電極上に、容量膜および導体膜が形成されたものである。
＜半導体装置の構成＞
図２４は、実施の形態２の半導体装置の要部断面図である。
図２４は、実施の形態２の半導体装置の要部断面図である。
図２４に示すように、本実施の形態２の半導体装置は、半導体基板ＳＢ上に形成された第１層配線Ｍ１、第２層配線Ｍ２、第３層配線Ｍ３および第４層配線Ｍ４を有する。また、本実施の形態２の半導体装置は、下部電極ＢＥ１、容量膜ＣＩＦ１および上部電極ＴＥ１からなり、容量素子としてのＭＩＭキャパシタＭＣ１を有する。半導体基板ＳＢは、例えばシリコン単結晶基板からなる。
図２４では、半導体基板ＳＢに形成されたトランジスタなどの半導体素子が図示されていない。しかし、実施の形態１で図２を用いて説明したように、半導体基板ＳＢには、半導体素子として、例えばｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが形成されていてもよい。
また、本実施の形態２の半導体装置のうち、下部電極ＢＥ１の上方の部分以外の各部分については、実施の形態１の半導体装置における各部分と同一である。そのため、第１層配線Ｍ１から第２層間絶縁膜２５までの部分については、その説明を省略する。
本実施の形態２でも、実施の形態１と同様に、プラグ２７が埋め込まれた第２層間絶縁膜２５上には、下部電極ＢＥ１および第３層配線Ｍ３が互いに離れて形成されている。下部電極ＢＥ１は、ＭＩＭキャパシタＭＣ１の下部電極として用いられるものである。第３層配線Ｍ３は、プラグ２７を介して、第２層配線Ｍ２と電気的に接続されている。
なお、前述した図３は、図２４の破線で囲まれた領域ＡＲ２、すなわち、図２４の下部電極ＢＥ１付近の部分を拡大して示す要部断面図でもある。
下部電極ＢＥ１は、バリア導体膜３１、主導体膜３２およびバリア導体膜３３が積層された導体膜としての積層膜３４からなる。バリア導体膜３１は、第２層間絶縁膜２５上に形成されている。バリア導体膜３１として、図３に示すように、下から順に、Ｔｉを含む膜３１ａ、ＴｉおよびＮを含む膜３１ｂが積層されたものとすることができる。主導体膜３２は、バリア導体膜３１上に形成されている。主導体膜３２として、Ａｌを含む膜からなるものとすることができる。バリア導体膜３３は、主導体膜３２上に形成されている。バリア導体膜３３として、下から順に、Ｔｉを含む膜３３ａ、ＴｉおよびＮを含む膜３３ｂが積層されたものとすることができる。バリア導体膜３１およびバリア導体膜３３は、主導体膜３２中のＡｌなどの拡散を防止または抑制するためのものである。
第３層配線Ｍ３は、平面視において、下部電極ＢＥ１が形成される領域と異なる領域に形成されており、下部電極ＢＥ１から離して形成されているが、下部電極ＢＥ１と同層の積層膜３４からなるものとすることができる。すなわち、第３層配線Ｍ３は、下部電極ＢＥ１と同様に、バリア導体膜３１、主導体膜３２およびバリア導体膜３３からなる導体膜としての積層膜３４からなる。
第３層配線Ｍ３は、下部電極ＢＥ１と同様に、プラグ２７上および第２層間絶縁膜２５上に、順次、Ｔｉを含む膜３１ａ、ＴｉおよびＮを含む膜３１ｂ、Ａｌを含む膜からなる主導体膜３２、Ｔｉを含む膜３３ａ、ＴｉおよびＮを含む膜３３ｂが積層されたものとすることができる。そして、第３層配線Ｍ３のバリア導体膜３１は、下部電極ＢＥ１のバリア導体膜３１と同層の膜からなるものとすることができる。また、第３層配線Ｍ３の主導体膜３２は、下部電極ＢＥ１の主導体膜３２と同層の膜からなるものとすることができる。さらに、第３層配線Ｍ３のバリア導体膜３３は、下部電極ＢＥ１のバリア導体膜３３と同層の膜からなるものとすることができる。これにより、下部電極ＢＥ１と第３層配線Ｍ３とを、同一の工程により形成することができ、工程を簡略化することができる。
なお、本実施の形態２の半導体装置におけるバリア導体膜３１、膜３１ａ、膜３１ｂの膜厚および材料については、実施の形態１の半導体装置におけるバリア導体膜３１、膜３１ａ、膜３１ｂの膜厚および材料と同様とすることができる。また、本実施の形態２の半導体装置における主導体膜３２の膜厚および材料については、実施の形態１の半導体装置における主導体膜３２の膜厚および材料と同様とすることができる。さらに、本実施の形態２の半導体装置におけるバリア導体膜３３、膜３３ａ、膜３３ｂの膜厚および材料については、実施の形態１の半導体装置におけるバリア導体膜３３、膜３３ａ、膜３３ｂの膜厚および材料と同様とすることができる。
第２層間絶縁膜２５上には、下部電極ＢＥ１および第３層配線Ｍ３を覆うように、第３層間絶縁膜３５が形成されている。すなわち、下部電極ＢＥ１上および第３層配線Ｍ３上には、第３層間絶縁膜３５が形成されている。
第３層間絶縁膜３５のうち下部電極ＢＥ１上の部分には、第３層間絶縁膜３５を貫通して下部電極ＢＥ１に達する開口部３６ａが形成されている。開口部３６ａの底部に露出した下部電極ＢＥ１上、開口部３６ａの側壁、および第３層間絶縁膜３５上には、容量膜ＣＩＦ１が形成されている。容量膜ＣＩＦ１は、絶縁膜３８がパターニングすなわち加工されたものである。容量膜ＣＩＦ１は、ＭＩＭキャパシタＭＣ１の容量膜として用いられるものである。容量膜ＣＩＦ１となる絶縁膜３８として、実施の形態１と同様に、ＳｉＯ２膜、ＳｉＮ膜またはＳｉＯＮ膜などの各種の絶縁膜を用いることができる。これにより、各種の成膜方法を用いて絶縁膜３８を容易に形成することができる。また、容量膜ＣＩＦ１の膜厚ＦＴ１（図３参照）は、ＭＩＭキャパシタＭＣ１の容量に応じて決定される。
本実施の形態２の半導体装置でも、実施の形態１の半導体装置と同様に、容量膜ＣＩＦ１の膜厚ＦＴ１に対し、下部電極ＢＥ１の上面３４ａ（図３参照）における二乗平均粗さとしての表面粗さＲＭＳの比率が、１４％以下である。これにより、実施の形態１において図２２を用いて前述したように、良品率が９０％以上となる製品を製造することができる。
なお、実施の形態１と同様に、半導体装置が製造された後においても、容量膜ＣＩＦ１など、下部電極ＢＥ１よりも上方の部分を除去して下部電極ＢＥ１の上面３４ａが露出した試料を作製することができる。そして、作製された試料について、露出した下部電極ＢＥ１の上面３４ａにおける表面粗さを、例えば積分散乱計を用いて測定することができる。あるいは、実施の形態１と同様に、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を含む断面が観察可能な断面観察用試料を、例えばＦＩＢ加工により作製することができる。そして、作製された断面観察用試料について、下部電極ＢＥ１と容量膜ＣＩＦ１との界面を、例えばＳＥＭにより観察することで、下部電極ＢＥ１の上面３４ａにおける表面粗さを測定することができる。
また、本実施の形態２の半導体装置でも、実施の形態１の半導体装置と同様に、主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上である。このとき、実施の形態１において図２３を用いて前述したように、下部電極ＢＥ１の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、容量膜ＣＩＦ１の膜厚ＦＴ１に対する、下部電極ＢＥ１の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
なお、実施の形態１と同様に、半導体装置が製造された後においても、容量膜ＣＩＦ１など、下部電極ＢＥ１よりも上方の部分を除去して下部電極ＢＥ１の上面３４ａが露出した試料を作製し、主導体膜３２における（１１１）面のＸ線回折強度をＸ線回折法により測定することができる。あるいは、下部電極ＢＥ１よりも上方の部分を除去しない場合であっても、Ｘ線の照射条件を調整することにより、主導体膜３２における（１１１）面のＸ線回折強度をＸ線回折法により測定することができる。
容量膜ＣＩＦ１上には、導体膜ＰＦ１が形成されている。導体膜ＰＦ１は、導体膜３９がパターニングすなわち加工されたものである。導体膜ＰＦ１は、ＭＩＭキャパシタＭＣ１の上部電極の一部として用いられるものであるが、容量膜ＣＩＦ１と接触する部分であり、容量膜ＣＩＦ１の上面を保護する保護膜としても用いられるものである。導体膜ＰＦ１として、ＴｉおよびＮを含む導体膜を用いることができ、例えば８０ｎｍの膜厚を有するＴｉＮ膜を用いることができる。また、導体膜ＰＦ１として、ＴｉＮ膜に代え、Ｔｉ膜、ＴａＮ膜またはＡｌ膜等の導体膜を用いることができ、これらの導体膜を用いた場合にも、導体膜ＰＦ１は、上部電極の一部となるとともに、容量膜ＣＩＦ１の上面を保護することができる。
このように、下部電極ＢＥ１と容量膜ＣＩＦ１と導体膜ＰＦ１とにより、容量素子としてのＭＩＭキャパシタＭＣ１が形成されている。
第３層間絶縁膜３５のうち下部電極ＢＥ１上の部分には、第３層間絶縁膜３５を貫通して下部電極ＢＥ１に達する開口部３６ｂが形成されている。開口部３６ｂ内には、開口部３６ｂに露出した下部電極ＢＥ１上に、開口部３６ｂを埋め込むように、導体膜からなるプラグ３７ｂが形成されている。プラグ３７ｂは、下部電極ＢＥ１と電気的に接続されている。
第３層間絶縁膜３５のうち第３層配線Ｍ３上の部分には、第３層間絶縁膜３５を貫通して第３層配線Ｍ３に達する開口部３６ｃが形成されている。開口部３６ｃ内には、開口部３６ｃに露出した第３層配線Ｍ３上に、開口部３６ｃを埋め込むように、導体膜からなるプラグ３７ｃが形成されている。プラグ３７ｃは、第３層配線Ｍ３と電気的に接続されている。
導体膜ＰＦ１上には、上部電極ＴＥ１が形成されている。上部電極ＴＥ１は、導体膜ＰＦ１と電気的に接続されており、導体膜ＰＦ１とともにＭＩＭキャパシタＭＣ１の上部電極として用いられるものである。
上部電極ＴＥ１は、バリア導体膜４１、主導体膜４２およびバリア導体膜４３が積層された導体膜としての積層膜４４からなる。バリア導体膜４１は、導体膜ＰＦ１上に形成されている。バリア導体膜４１として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができる。主導体膜４２は、バリア導体膜４１上に形成されている。主導体膜４２として、Ａｌを含む膜からなるものとすることができる。バリア導体膜４３は、主導体膜４２上に形成されている。バリア導体膜４３として、下から順に、Ｔｉを含む膜、ＴｉおよびＮを含む膜が積層されたものとすることができる。バリア導体膜４１およびバリア導体膜４３は、主導体膜４２中のＡｌなどの拡散を防止または抑制するためのものである。
また、プラグ３７ｂ、３７ｃが埋め込まれた第３層間絶縁膜３５上には、第４層配線Ｍ４が形成されている。第４層配線Ｍ４は、プラグ３７ｂを介して、下部電極ＢＥ１と電気的に接続されており、プラグ３７ｃを介して、第３層配線Ｍ３と電気的に接続されている。
第４層配線Ｍ４は、平面視において、上部電極ＴＥ１が形成される領域と異なる領域に形成されており、上部電極ＴＥ１から離して形成されているが、上部電極ＴＥ１と同層の積層膜４４からなるものとすることができる。すなわち、第４層配線Ｍ４は、上部電極ＴＥ１と同様に、バリア導体膜４１、主導体膜４２およびバリア導体膜４３からなる導体膜としての積層膜４４からなる。
第４層配線Ｍ４のバリア導体膜４１は、上部電極ＴＥ１のバリア導体膜４１と同層の膜からなり、第４層配線Ｍ４の主導体膜４２は、上部電極ＴＥ１の主導体膜４２と同層の膜からなり、第４層配線Ｍ４のバリア導体膜４３は、上部電極ＴＥ１のバリア導体膜４３と同層の膜からなる。これにより、上部電極ＴＥ１と第４層配線Ｍ４とを、同一の工程により形成することができ、工程を簡略化することができる。
なお、本実施の形態２の半導体装置におけるバリア導体膜４１の膜厚および材料については、実施の形態１の半導体装置におけるバリア導体膜４１の膜厚および材料と同様とすることができる。また、本実施の形態２の半導体装置における主導体膜４２の膜厚および材料については、実施の形態１の半導体装置における主導体膜４２の膜厚および材料と同様とすることができる。さらに、本実施の形態２の半導体装置におけるバリア導体膜４３の膜厚および材料については、実施の形態１の半導体装置におけるバリア導体膜４３の膜厚および材料と同様とすることができる。
＜半導体装置の製造工程＞
次に、本実施の形態２の半導体装置の製造工程について、図面を参照して説明する。図２５〜図３７は、実施の形態２の半導体装置の製造工程中の要部断面図である。
次に、本実施の形態２の半導体装置の製造工程について、図面を参照して説明する。図２５〜図３７は、実施の形態２の半導体装置の製造工程中の要部断面図である。
なお、図２５〜図３７では、図２４と同様に、半導体基板に形成されたトランジスタなどの半導体素子の図示を省略する。また、半導体素子を形成する工程は、公知の方法により行うことができるので、ここではその説明を省略する。
まず、図２５に示すように、半導体基板ＳＢを準備する（ステップＳ３１）。このステップＳ３１の工程は、実施の形態１におけるステップＳ１１の工程と同様の工程とすることができる。
次に、図２６に示すように、下部電極ＢＥ１および第３層配線Ｍ３となる積層膜３４を成膜する（ステップＳ３２）。このステップＳ３２の工程は、実施の形態１におけるステップＳ１２の工程と同様の工程とすることができる。
次に、図２７に示すように、レジストマスクＲＭ２を形成する（ステップＳ３３）。このステップＳ３３の工程は、積層膜３４上に絶縁膜３８および導体膜３９が形成されていない点を除き、実施の形態１におけるステップＳ１６の工程と同様の工程とすることができる。
次に、図２８に示すように、下部電極ＢＥ１および第３層配線Ｍ３を形成する（ステップＳ３４）。このステップＳ３４の工程は、積層膜３４上に絶縁膜３８および導体膜３９が形成されていない点を除き、実施の形態１におけるステップＳ１７の工程と同様の工程とすることができる。
これにより、第２層間絶縁膜２５上に、積層膜３４からなる下部電極ＢＥ１が形成される。また、積層膜３４からなる第３層配線Ｍ３が、下部電極ＢＥ１から離れて形成される。すなわち、平面視において、下部電極ＢＥ１が形成される領域と異なる領域において、積層膜３４からなる第３層配線Ｍ３が形成される。
次に、図２９に示すように、第３層間絶縁膜３５を形成する（ステップＳ３５）。このステップＳ３５の工程は、積層膜３４上に絶縁膜３８および導体膜３９が形成されていない点を除き、実施の形態１におけるステップＳ１８の工程と同様の工程とすることができる。
次に、図３０に示すように、開口部３６ｂ、３６ｃを形成する（ステップＳ３６）。このステップＳ３６では、第３層間絶縁膜３５を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第３層間絶縁膜３５を貫通して下部電極ＢＥ１に達する開口部３６ｂを形成する。また、ステップＳ３６では、第３層間絶縁膜３５を貫通して第３層配線Ｍ３に達する開口部３６ｃを形成する。
次に、図３１に示すように、プラグ３７ｂ、３７ｃを形成する（ステップＳ３７）。このステップＳ３７では、開口部３６ｂの底部に露出した下部電極ＢＥ１上、開口部３６ｃの底部に露出した第３層配線Ｍ３上、開口部３６ｂ、３６ｃの側壁、および、第３層間絶縁膜３５上に、例えばＴｉＮ膜からなるバリア導体膜を、スパッタ法により成膜する。そして、成膜されたバリア導体膜上に、開口部３６ｂ、３６ｃを埋め込むように、例えばＷ膜からなる主導体膜をＣＶＤ法により成膜する。その後、主導体膜およびバリア導体膜のうち開口部３６ｂ、３６ｃ内以外の部分、すなわち、第３層間絶縁膜３５上の主導体膜およびバリア導体膜をＣＭＰ法により研磨して除去する。
これにより、開口部３６ｂ内に、開口部３６ｂを埋め込み、下部電極ＢＥ１と電気的に接続されたプラグ３７ｂを形成し、開口部３６ｃ内に、開口部３６ｃを埋め込み、第３層配線Ｍ３と電気的に接続されたプラグ３７ｃを形成する。
次に、図３２に示すように、開口部３６ａを形成する（ステップＳ３８）。このステップＳ３８では、第３層間絶縁膜３５を、フォトリソグラフィ技術およびドライエッチング技術を用いてパターニングすなわち加工し、第３層間絶縁膜３５を貫通して下部電極ＢＥ１に達する開口部３６ａを形成する。
次に、図３３に示すように、容量膜ＣＩＦ１（図３５参照）となる絶縁膜３８および導体膜ＰＦ１（図３５参照）となる導体膜３９を成膜する（ステップＳ３９）。このステップＳ３９では、開口部３６ａの底部に露出した下部電極ＢＥ１上、開口部３６ａの側壁、および、第３層間絶縁膜３５上に、容量膜ＣＩＦ１となる絶縁膜３８、および、導体膜ＰＦ１となる導体膜３９を、順次成膜する。このステップＳ３９の工程は、開口部３６ａの側壁および第３層間絶縁膜３５上に絶縁膜３８および導体膜３９を成膜する点を除き、実施の形態１におけるステップＳ１３の工程と同様の工程とすることができる。
本実施の形態２では、ステップＳ３９において、導体膜３９を、第３層配線Ｍ３よりも上層に形成することになる。これにより、導体膜３９からなる導体膜ＰＦ１と第３層配線Ｍ３とを異なる高さ位置に形成することができるので、配線レイアウトの自由度を向上させ、半導体装置の面積を小さくすることができる。
次に、図３４に示すように、レジストマスクＲＭ４を形成する（ステップＳ４０）。このステップＳ４０では、フォトリソグラフィ技術を用い、導体膜３９上に塗布したフォトレジスト膜を露光し、現像することで、導体膜３９のうち導体膜ＰＦ１（図３５参照）となる部分が覆われるように、フォトレジスト膜を残す。すなわち、フォトレジスト膜のうち、導体膜ＰＦ１および容量膜ＣＩＦ１が形成される領域における部分を残し、レジストマスクＲＭ４を形成する。
次に、図３５に示すように、導体膜ＰＦ１および容量膜ＣＩＦ１を形成する（ステップＳ４１）。このステップＳ４１では、レジストマスクＲＭ４をマスクとしてドライエッチング技術を用い、導体膜３９および絶縁膜３８をパターニングすなわち加工した後、レジストマスクＲＭ４を除去する。
これにより、開口部３６ａの底部に露出した下部電極ＢＥ１上に、絶縁膜３８からなる容量膜ＣＩＦ１が形成され、容量膜ＣＩＦ１上に、導体膜３９からなる導体膜ＰＦ１が形成される。このとき、下部電極ＢＥ１と容量膜ＣＩＦ１と導体膜ＰＦ１とにより、容量素子としてのＭＩＭキャパシタＭＣ１が形成される。
本実施の形態２の半導体装置の製造工程でも、実施の形態１の半導体装置の製造工程と同様に、ステップＳ３９において成膜される絶縁膜３８の膜厚ＦＴ１（図３参照）に対し、ステップＳ３２において成膜される積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。これにより、実施の形態１において図２２を用いて前述したように、良品率が９０％以上となる製品を製造することができる。
また、好適には、本実施の形態２の半導体装置の製造工程でも、実施の形態１の半導体装置の製造工程と同様に、ステップＳ３２において、Ａｌを主成分とする合金膜すなわちＡｌ合金膜からなる主導体膜３２の成膜速度が、１０００ｎｍ／分以上である。このとき、実施の形態１において図２３を用いて前述したように、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
さらに好適には、本実施の形態２の半導体装置の製造工程でも、実施の形態１の半導体装置の製造工程と同様に、ステップＳ３２において成膜される主導体膜３２における（１１１）面のＸ線回折強度を主導体膜３２の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上である。このとき、実施の形態１において図２３を用いて前述したように、積層膜３４の上面３４ａにおける表面粗さＲＭＳが２５Å以下となり、絶縁膜３８の膜厚ＦＴ１に対する、積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率を１４％以下にすることができる。
次に、図３６に示すように、上部電極ＴＥ１（図２４参照）および第４層配線Ｍ４（図２４参照）となる積層膜４４を成膜する（ステップＳ４２）。このステップＳ４２では、導体膜ＰＦ１上、プラグ３７ｂ、３７ｃ上および第３層間絶縁膜３５上に、下から順に、バリア導体膜４１、主導体膜４２およびバリア導体膜４３からなる積層膜４４を成膜する。このステップＳ４２の工程は、導体膜ＰＦ１上に積層膜４４を成膜する点を除き、実施の形態１におけるステップＳ２１の工程と同様の工程とすることができる。また、積層膜４４の膜厚は、積層膜４４が開口部３６ａ内を埋め込むような膜厚とすることができる。
次に、図３７に示すように、レジストマスクＲＭ５を形成する（ステップＳ４３）。このステップＳ４３では、フォトリソグラフィ技術を用い、積層膜４４上に塗布したフォトレジスト膜を露光し、現像することで、フォトレジスト膜のうち、上部電極ＴＥ１および第３層配線Ｍ３が形成される領域における部分を残し、レジストマスクＲＭ５を形成する。
その後、レジストマスクＲＭ５をマスクとしてドライエッチング技術を用い、バリア導体膜４３、主導体膜４２およびバリア導体膜４１をパターニングすなわち加工した後、レジストマスクＲＭ５を除去する。これにより、積層膜４４からなり、導体膜ＰＦ１と電気的に接続された上部電極ＴＥ１が形成され、積層膜４４からなり、プラグ３７ｂ、３７ｃと電気的に接続された第４層配線Ｍ４が形成される。ここまでの工程により、図２４に示した半導体装置が製造される。
＜本実施の形態の主要な特徴と効果＞
本実施の形態２でも、実施の形態１と同様に、容量膜ＣＩＦ１となる絶縁膜３８の膜厚ＦＴ１に対する、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下であることにより、下部電極ＢＥ１の表面粗さを低減することができ、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができる。その結果、ＭＩＭキャパシタの良品率を９０％以上にすることができる。
本実施の形態２でも、実施の形態１と同様に、容量膜ＣＩＦ１となる絶縁膜３８の膜厚ＦＴ１に対する、下部電極ＢＥ１となる積層膜３４の上面３４ａにおける表面粗さＲＭＳの比率が、１４％以下である。絶縁膜３８の膜厚ＦＴ１に対する積層膜３４の表面粗さの比率が１４％以下であることにより、下部電極ＢＥ１の表面粗さを低減することができ、ＭＩＭキャパシタの耐圧値の低下を抑制し、耐圧値のばらつきを抑制することができる。その結果、ＭＩＭキャパシタの良品率を９０％以上にすることができる。
また、本実施の形態２でも、実施の形態１と同様に、好適には、主導体膜３２の成膜速度は、１０００ｎｍ／分以上である。これにより、主導体膜３２の膜厚が厚くなっても、主導体膜３２の（１１１）配向性を向上させることで、積層膜３４からなる下部電極ＢＥ１の表面粗さを低減することができ、耐圧値の低下をさらに抑制し、耐圧値のばらつきをさらに抑制することができる。
さらに、本実施の形態２でも、実施の形態１と同様に、下部電極ＢＥ１となる積層膜３４の表面が粗面化されていない。そのため、容量膜ＣＩＦ１となる絶縁膜３８を成膜する際に、例えばＡＬＤ法など、段差被覆性に優れた成膜方法を用いる必要がなく、製造コストが増大することを防止または抑制することができる。
実施の形態１では、絶縁膜３８のうち容量膜ＣＩＦ１の端部となる部分が、下部電極ＢＥ１と接している。そのため、絶縁膜３８の膜厚ＦＴ１が薄くなると、導体膜３９をエッチングする際に、オーバーエッチングにより絶縁膜３８および積層膜３４がエッチングされるおそれがある。したがって、積層膜３４中のＴｉまたはＡｌなどの金属が容量膜ＣＩＦ１の側面に付着し、導体膜ＰＦ１と下部電極ＢＥ１とが電気的に短絡するおそれがある。
一方、本実施の形態２では、絶縁膜３８のうち容量膜ＣＩＦ１の端部となる部分が、第３層間絶縁膜３５上にあり、下部電極ＢＥ１と接していない。そのため、絶縁膜３８の膜厚ＦＴ１が薄くなっても、導体膜３９および絶縁膜３８をエッチングする際に、オーバーエッチングにより下部電極ＢＥ１がエッチングされることを防止することができる。したがって、導体膜ＰＦ１と下部電極ＢＥ１とが電気的に短絡することを防止することができる。
実施の形態１では、積層膜３４をエッチングして下部電極ＢＥ１を形成する際に、積層膜３４とともに絶縁膜３８をエッチングする。積層膜３４と絶縁膜３８とでは、エッチング条件が異なるため、エッチング条件を容易に最適化することができず、積層膜３４を容易に微細加工することができない。
一方、本実施の形態２では、積層膜３４をエッチングして下部電極ＢＥ１を形成する際に、積層膜３４とともに絶縁膜３８をエッチングすることがない。そのため、エッチング条件を容易に最適化することができ、積層膜３４を容易に微細加工することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置およびその製造方法に適用して有効である。
１１、２１、３１、４１、５１ バリア導体膜
１２、２２、３２、４２、５２ 主導体膜
１３、２３、３３、４３、５３ バリア導体膜
１４、２４、３４、４４、５４ 積層膜
１５ 第１層間絶縁膜
１６、２６、３６ａ〜３６ｃ、４６ａ〜４６ｃ 開口部
１７、２７、３７ａ〜３７ｃ、４７ａ〜４７ｃ プラグ
２５ 第２層間絶縁膜
３１ａ、３１ｂ、３３ａ、３３ｂ 膜
３４ａ 上面
３５ 第３層間絶縁膜
３８ 絶縁膜
３９ 導体膜
４５ 第４層間絶縁膜
６１ レーザ光
６２ 正反射光
６３ 散乱光
６４ 検出器
ＡＲ１、ＡＲ２ 領域
ＢＥ１、ＢＥ２ 下部電極
ＣＨ 開口部
ＣＩＦ１、ＣＩＦ２ 容量膜
ＦＴ１ 膜厚
ＩＦ 絶縁膜
Ｍ１ 第１層配線
Ｍ２ 第２層配線
Ｍ３ 第３層配線
Ｍ４ 第４層配線
Ｍ５ 第５層配線
ＭＣ１、ＭＣ２ ＭＩＭキャパシタ
ＰＦ１、ＰＦ２ 導体膜
ＰＧ プラグ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＭ１〜ＲＭ５ レジストマスク
ＳＢ 半導体基板
ＴＥ１ 上部電極
１２、２２、３２、４２、５２ 主導体膜
１３、２３、３３、４３、５３ バリア導体膜
１４、２４、３４、４４、５４ 積層膜
１５ 第１層間絶縁膜
１６、２６、３６ａ〜３６ｃ、４６ａ〜４６ｃ 開口部
１７、２７、３７ａ〜３７ｃ、４７ａ〜４７ｃ プラグ
２５ 第２層間絶縁膜
３１ａ、３１ｂ、３３ａ、３３ｂ 膜
３４ａ 上面
３５ 第３層間絶縁膜
３８ 絶縁膜
３９ 導体膜
４５ 第４層間絶縁膜
６１ レーザ光
６２ 正反射光
６３ 散乱光
６４ 検出器
ＡＲ１、ＡＲ２ 領域
ＢＥ１、ＢＥ２ 下部電極
ＣＨ 開口部
ＣＩＦ１、ＣＩＦ２ 容量膜
ＦＴ１ 膜厚
ＩＦ 絶縁膜
Ｍ１ 第１層配線
Ｍ２ 第２層配線
Ｍ３ 第３層配線
Ｍ４ 第４層配線
Ｍ５ 第５層配線
ＭＣ１、ＭＣ２ ＭＩＭキャパシタ
ＰＦ１、ＰＦ２ 導体膜
ＰＧ プラグ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＭ１〜ＲＭ５ レジストマスク
ＳＢ 半導体基板
ＴＥ１ 上部電極
Claims (15)
- （ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に第１導体膜を形成する工程、
（ｄ）前記第１導体膜上に第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜上に第２導体膜を形成する工程、
（ｆ）前記第２導体膜をパターニングし、前記第２導体膜からなる第１電極を形成する工程、
（ｇ）前記（ｆ）工程の後、前記第２絶縁膜および前記第１導体膜をパターニングし、前記第１電極の下に配置され、前記第２絶縁膜からなる容量膜と、前記容量膜の下に配置され、前記第１導体膜からなる第２電極とを形成する工程、
を有し、
前記（ｇ）工程において、前記第１電極と前記容量膜と前記第２電極とにより、容量素子を形成し、
前記（ｃ）工程は、
（ｃ１）前記第１絶縁膜上にチタンを含む第１膜を成膜する工程、
（ｃ２）前記第１膜上にチタンおよび窒素を含む第２膜を成膜する工程、
（ｃ３）前記第２膜上にアルミニウムを含む第３膜を成膜する工程、
（ｃ４）前記第３膜上にチタンを含む第４膜を成膜する工程、
（ｃ５）前記第４膜上にチタンおよび窒素を含む第５膜を成膜する工程、
を含み、
前記（ｃ）工程において、前記（ｃ１）工程、前記（ｃ２）工程、前記（ｃ３）工程、前記（ｃ４）工程および前記（ｃ５）工程を行うことで、前記第１膜、前記第２膜、前記第３膜、前記第４膜および前記第５膜からなる前記第１導体膜を形成し、
前記（ｃ３）工程において、前記第３膜をスパッタ法により成膜し、前記第３膜の成膜速度が、１０００ｎｍ／分以上であり、
前記第２絶縁膜の膜厚に対する、前記第１導体膜の上面における表面粗さの比率が、１４％以下である、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｃ１）工程において、チタン膜からなる前記第１膜をスパッタ法により成膜し、
前記（ｃ２）工程において、窒化チタン膜からなる前記第２膜をスパッタ法により成膜する、半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記第３膜における（１１１）面のＸ線回折強度を前記第３膜の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上である、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｇ）工程において、前記第１導体膜からなる配線を、前記第２電極から離して形成する、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程において、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜からなる前記第２絶縁膜を、プラズマＣＶＤ法により形成する、半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程において、チタン膜、窒化チタン膜、窒化タンタル膜またはアルミニウム膜からなる前記第２導体膜を形成する、半導体装置の製造方法。 - （ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に第１導体膜を形成する工程、
（ｄ）前記第１導体膜をパターニングし、前記第１導体膜からなる第１電極を形成する工程、
（ｅ）前記第１電極上に第２絶縁膜を形成する工程、
（ｆ）前記第２絶縁膜を貫通して前記第１電極に達する開口部を形成する工程、
（ｇ）前記開口部に露出した前記第１電極上、および、前記第２絶縁膜上に、第３絶縁膜を形成する工程、
（ｈ）前記第３絶縁膜上に第２導体膜を形成する工程、
（ｉ）前記第２導体膜および前記第３絶縁膜をパターニングし、前記第１電極上に配置され、前記第３絶縁膜からなる容量膜と、前記容量膜上に配置され、前記第２導体膜からなる第２電極とを形成する工程、
を有し、
前記（ｉ）工程において、前記第１電極と前記容量膜と前記第２電極とにより、容量素子を形成し、
前記（ｃ）工程は、
（ｃ１）前記第１絶縁膜上にチタンを含む第１膜を成膜する工程、
（ｃ２）前記第１膜上にチタンおよび窒素を含む第２膜を成膜する工程、
（ｃ３）前記第２膜上にアルミニウムを含む第３膜を成膜する工程、
（ｃ４）前記第３膜上にチタンを含む第４膜を成膜する工程、
（ｃ５）前記第４膜上にチタンおよび窒素を含む第５膜を成膜する工程、
を含み、
前記（ｃ）工程において、前記（ｃ１）工程、前記（ｃ２）工程、前記（ｃ３）工程、前記（ｃ４）工程および前記（ｃ５）工程を行うことで、前記第１膜、前記第２膜、前記第３膜、前記第４膜および前記第５膜からなる前記第１導体膜を形成し、
前記（ｃ３）工程において、前記第３膜をスパッタ法により成膜し、前記第３膜の成膜速度が、１０００ｎｍ／分以上であり、
前記第３絶縁膜の膜厚に対する、前記第１導体膜の上面における表面粗さの比率が、１４％以下である、半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、
前記（ｃ１）工程において、チタン膜からなる前記第１膜をスパッタ法により成膜し、
前記（ｃ２）工程において、窒化チタン膜からなる前記第２膜をスパッタ法により成膜する、半導体装置の製造方法。 - 請求項８記載の半導体装置の製造方法において、
前記第３膜における（１１１）面のＸ線回折強度を前記第３膜の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上である、半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、
前記（ｄ）工程において、前記第１導体膜からなる配線を、前記第１電極から離して形成し、
前記（ｅ）工程において、前記配線上に前記第２絶縁膜を形成する、半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、
前記（ｇ）工程において、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜からなる前記第３絶縁膜を、プラズマＣＶＤ法により形成する、半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、
前記（ｈ）工程において、チタン膜、窒化チタン膜、窒化タンタル膜またはアルミニウム膜からなる前記第２導体膜を、前記配線よりも上層に形成する、半導体装置の製造方法。 - 半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成された第１電極と、
前記第１電極上に形成された容量膜と、
前記容量膜上に形成された第２電極と、
を有し、
前記第１電極と前記容量膜と前記第２電極とにより、容量素子が形成されており、
前記第１電極は、
前記第１絶縁膜上に形成され、チタンを含む第１膜と、
前記第１膜上に形成され、チタンおよび窒素を含む第２膜と、
前記第２膜上に形成され、アルミニウムを含む第３膜と、
前記第３膜上に形成され、チタンを含む第４膜と、
前記第４膜上に形成され、チタンおよび窒素を含む第５膜と、
からなり、
前記第３膜における（１１１）面のＸ線回折強度を前記第３膜の膜厚で除した値が、２００ｃｐｓ／ｎｍ以上であり、
前記容量膜の膜厚に対する、前記第１電極の上面における表面粗さの比率が、１４％以下である、半導体装置。 - 請求項１３記載の半導体装置において、
前記第１膜は、チタン膜からなり、
前記第２膜は、窒化チタン膜からなり、
前記第３膜は、アルミニウムを主成分とする合金膜からなる、半導体装置。 - 請求項１３記載の半導体装置において、
前記第１絶縁膜上に、前記第１電極から離れて形成され、前記第１電極と同層の膜からなる配線を有する、半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013053862A JP6096013B2 (ja) | 2013-03-15 | 2013-03-15 | 半導体装置の製造方法および半導体装置 |
| TW103105281A TWI529817B (zh) | 2013-03-15 | 2014-02-18 | Semiconductor device manufacturing method and semiconductor device |
| KR1020140021989A KR101578596B1 (ko) | 2013-03-15 | 2014-02-25 | 반도체 장치의 제조 방법 및 반도체 장치 |
| US14/192,749 US9142608B2 (en) | 2013-03-15 | 2014-02-27 | Manufacturing method of semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013053862A JP6096013B2 (ja) | 2013-03-15 | 2013-03-15 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014179545A JP2014179545A (ja) | 2014-09-25 |
| JP6096013B2 true JP6096013B2 (ja) | 2017-03-15 |
Family
ID=51523828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013053862A Active JP6096013B2 (ja) | 2013-03-15 | 2013-03-15 | 半導体装置の製造方法および半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9142608B2 (ja) |
| JP (1) | JP6096013B2 (ja) |
| KR (1) | KR101578596B1 (ja) |
| TW (1) | TWI529817B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11075149B2 (en) | 2019-02-15 | 2021-07-27 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of manufacturing the same, and semiconductor package including the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9577025B2 (en) * | 2014-01-31 | 2017-02-21 | Qualcomm Incorporated | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device |
| US9287350B2 (en) * | 2014-07-22 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor |
| US10229873B2 (en) * | 2017-02-07 | 2019-03-12 | International Business Machines Corporation | Three plate MIM capacitor via integrity verification |
| US10304772B2 (en) | 2017-05-19 | 2019-05-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with resistive element |
| US10985011B2 (en) | 2017-11-09 | 2021-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with resistive elements |
| JP7103780B2 (ja) * | 2017-11-27 | 2022-07-20 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| US10910304B2 (en) | 2019-01-24 | 2021-02-02 | Globalfoundries U.S. Inc. | Tight pitch wirings and capacitor(s) |
| US11158640B2 (en) * | 2019-04-22 | 2021-10-26 | Micron Technology, Inc. | Apparatus comprising compensation capacitors and related memory devices and electronic systems |
| US11769793B2 (en) * | 2021-09-10 | 2023-09-26 | Microchip Technology Incorporated | Metal-insulator-metal (MIM) capacitor module |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190542A (ja) * | 1992-01-10 | 1993-07-30 | Toshiba Corp | 半導体装置の製造方法 |
| AU5411498A (en) * | 1996-12-12 | 1998-07-03 | Asahi Kasei Kogyo Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JPH11330236A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electron Corp | 多層配線を有する電子装置及びその製造方法 |
| US6232131B1 (en) * | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| JP2003174096A (ja) | 2001-12-06 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004214514A (ja) | 2003-01-07 | 2004-07-29 | Renesas Technology Corp | Ｍｉｍキャパシタとその製造方法 |
| JP2005072342A (ja) * | 2003-08-26 | 2005-03-17 | Toshiba Corp | 半導体製造方法 |
| JP2006190889A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置とその製造方法 |
| WO2007066677A1 (en) * | 2005-12-05 | 2007-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100727711B1 (ko) | 2006-06-15 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 형성 방법 |
| JP5135827B2 (ja) * | 2007-02-27 | 2013-02-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2010225907A (ja) * | 2009-03-24 | 2010-10-07 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP5956106B2 (ja) * | 2010-08-27 | 2016-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-03-15 JP JP2013053862A patent/JP6096013B2/ja active Active
-
2014
- 2014-02-18 TW TW103105281A patent/TWI529817B/zh not_active IP Right Cessation
- 2014-02-25 KR KR1020140021989A patent/KR101578596B1/ko not_active IP Right Cessation
- 2014-02-27 US US14/192,749 patent/US9142608B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11075149B2 (en) | 2019-02-15 | 2021-07-27 | Samsung Electronics Co., Ltd. | Redistribution substrate, method of manufacturing the same, and semiconductor package including the same |
| US11626354B2 (en) | 2019-02-15 | 2023-04-11 | Samsung Electronics Co., Ltd. | Method of manufacturing redistribution substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201501208A (zh) | 2015-01-01 |
| US20140264748A1 (en) | 2014-09-18 |
| JP2014179545A (ja) | 2014-09-25 |
| KR20140113340A (ko) | 2014-09-24 |
| KR101578596B1 (ko) | 2015-12-17 |
| US9142608B2 (en) | 2015-09-22 |
| TWI529817B (zh) | 2016-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6096013B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI401745B (zh) | Semiconductor device and manufacturing method thereof | |
| US9006061B2 (en) | Vertical metal insulator metal capacitor | |
| US9293413B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US11502161B2 (en) | Metal insulator metal capacitor structure having high capacitance | |
| US8551857B2 (en) | Semiconductor device and method for manufacturing the same | |
| US10283450B2 (en) | Method for forming semiconductor device structure having conductive structure with twin boundaries | |
| TWI636576B (zh) | 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器 | |
| CN109585425B (zh) | 半导体结构及其制造方法 | |
| US7122898B1 (en) | Electrical programmable metal resistor | |
| JP2008288234A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2008045989A2 (en) | Enhanced interconnect structure | |
| JP5930416B2 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
| US20090191706A1 (en) | Method for fabricating a semiconductor device | |
| KR101100765B1 (ko) | 엠아이엠 캐패시터 및 그 제조 방법 | |
| JP2007116135A (ja) | 複数の導電構造レベルを備えた集積回路構造、および、その製造方法 | |
| TW201916172A (zh) | 基本原則區域中完全對準介層窗 | |
| Astier et al. | Scaling Down Diffusion Barriers: Performance and Thickness Dependence of TaN and Two-Dimensional-Material-Based Barrier Layers | |
| US20230335488A1 (en) | Semiconductor structure with resistor and capacitor | |
| JP2008028071A (ja) | 半導体装置及びその製造方法 | |
| JP2008282914A (ja) | 半導体装置の製造方法 | |
| JP2012028480A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150625 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6096013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |