JP2006190889A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2006190889A JP2006190889A JP2005002722A JP2005002722A JP2006190889A JP 2006190889 A JP2006190889 A JP 2006190889A JP 2005002722 A JP2005002722 A JP 2005002722A JP 2005002722 A JP2005002722 A JP 2005002722A JP 2006190889 A JP2006190889 A JP 2006190889A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- semiconductor device
- layer
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 87
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910000838 Al alloy Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 128
- 230000004888 barrier function Effects 0.000 description 25
- 239000010949 copper Substances 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000013039 cover film Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 102100026940 Small ubiquitin-related modifier 1 Human genes 0.000 description 5
- 108091007492 Ubiquitin-like domain 1 Proteins 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 101000662278 Homo sapiens Ubiquitin-like protein 3 Proteins 0.000 description 3
- 102100037847 Ubiquitin-like protein 3 Human genes 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 101150118034 ARC5 gene Proteins 0.000 description 2
- 101100078997 Arabidopsis thaliana MWL1 gene Proteins 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101100323633 Phaseolus vulgaris ARC5B gene Proteins 0.000 description 2
- 102100037463 Small ubiquitin-related modifier 5 Human genes 0.000 description 2
- 101100203174 Zea mays SGS3 gene Proteins 0.000 description 2
- 101150108452 arc3 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101150046212 ARC2 gene Proteins 0.000 description 1
- 101100321938 Arabidopsis thaliana AAPT2 gene Proteins 0.000 description 1
- 101100435233 Arabidopsis thaliana ARC6 gene Proteins 0.000 description 1
- 101100078998 Arabidopsis thaliana MWL2 gene Proteins 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101000879197 Homo sapiens Small ubiquitin-related modifier 5 Proteins 0.000 description 1
- 101000662296 Homo sapiens Ubiquitin-like protein 4A Proteins 0.000 description 1
- 101000772767 Homo sapiens Ubiquitin-like protein 5 Proteins 0.000 description 1
- 102100037842 Ubiquitin-like protein 4A Human genes 0.000 description 1
- 102100030580 Ubiquitin-like protein 5 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 101150055569 arc4 gene Proteins 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 108091007496 ubiquitin-like domain 2 Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】
リーク電流をより多く抑制できるＭＩＭ容量素子を有する半導体装置とその製造方法を提供する。
【解決手段】
半導体装置は、半導体基板と、前記半導体基板に形成された複数の半導体素子と、第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、を有し、前記下部電極、誘電体膜、上部電極がＭＩＭ容量素子を構成する。
【選択図】 図１
リーク電流をより多く抑制できるＭＩＭ容量素子を有する半導体装置とその製造方法を提供する。
【解決手段】
半導体装置は、半導体基板と、前記半導体基板に形成された複数の半導体素子と、第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、を有し、前記下部電極、誘電体膜、上部電極がＭＩＭ容量素子を構成する。
【選択図】 図１
Description
本発明は、半導体装置とその製造方法に関し、特に高精度のＭＩＭ容量素子を有する半導体装置とその製造方法に関する。
アナログ回路に於いて、高精度で大容量の容量素子が求められている。従来容量素子として、ゲート電極と同様の構造のシリコン基板−ゲート絶縁膜−多結晶シリコン膜の構造や、ゲート電極用多結晶シリコン膜の他にもう１層の多結晶シリコン膜を形成し、多結晶シリコン膜−絶縁膜−多結晶シリコン膜（ＰＩＰ）の構造とした容量素子が用いられてきた。半導体を電極として利用すると、金属より抵抗が高いこと、半導体の導電型と印加電圧の極性により空乏層を生じ、容量が変化することなどの問題があり、高精度の容量素子には向いていない。
半導体の代わりに金属を用いた、金属膜−絶縁膜−金属膜（ＭＩＭ）容量素子は、これらの問題を有さず、高精度の容量素子を提供する。導電性金属窒化膜も金属膜と呼ぶ。ＭＩＭ容量素子においても、電極間のリークが生じると高精度の要求を満たすことができなくなる。
ＭＩＭ容量素子を製造するためのプロセスは、半導体装置の他の構造を製造するプロセスと共通化させることが、工程数の減少による歩留まり向上、コスト削減のために望ましい。アルミニウム配線と同時に下部電極を形成することが行なわれる。この場合、上部電極のパターニングは下部電極、配線のパターニングとは別工程とし、配線上には上部電極用の金属膜は残さないことが望まれる。上部電極と誘電体膜のパターニングは同一工程で行なわれる。このプロセスによって製造されるＭＩＭ容量素子は、特に上部電極と誘電体膜をパターニングした後、ＳｉＯＮ反射防止膜を形成すると、リークし易いことが知られている。
特開２００２−３５３３２８号は、上部電極と誘電体膜をパターニングした後、絶縁膜を堆積し、異方性エッチングによってサイドウォールを形成し、その後反射防止膜を形成する方法を提案している。反射防止膜を誘電体膜から離すことでリーク電流を抑制すると説明されている。
本発明の目的は、リーク電流をより多く抑制できるＭＩＭ容量素子を有する半導体装置とその製造方法を提供することである。
本発明の他の目的は、実験によってリーク電流の抑制を実証した構造のＭＩＭ容量素子を有する半導体装置とその製造方法を提供することである。
本発明の１観点によれば、
半導体基板と、
前記半導体基板に形成された複数の半導体素子と、
第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、
前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、
前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、
前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、
を有し、前記下部電極、誘電体膜、上部電極がＭＩＭ容量素子を構成する半導体装置
が提供される。
半導体基板と、
前記半導体基板に形成された複数の半導体素子と、
第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、
前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、
前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、
前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、
を有し、前記下部電極、誘電体膜、上部電極がＭＩＭ容量素子を構成する半導体装置
が提供される。
本発明の他の観点によれば、
（ａ）半導体基板に複数の半導体素子を形成する工程と、
（ｂ）前記半導体基板上方に、第1の金属層、誘電体膜、第2の金属層を成膜する工程と、
（ｃ）前記第２の金属層をパターニングしてＭＩＭ容量素子の上部電極を残す工程と、
（ｄ）前記誘電体膜をパターニングして前記上部電極より外側に張り出すＭＩＭ容量素子の誘電体膜を残す工程と、
（ｅ）前記第１の金属層をパターニングして、配線と前記誘電体膜より外側に張り出すＭＩＭ容量素子の下部電極を残す工程と、
を含む半導体装置の製造方法
が提供される。
（ａ）半導体基板に複数の半導体素子を形成する工程と、
（ｂ）前記半導体基板上方に、第1の金属層、誘電体膜、第2の金属層を成膜する工程と、
（ｃ）前記第２の金属層をパターニングしてＭＩＭ容量素子の上部電極を残す工程と、
（ｄ）前記誘電体膜をパターニングして前記上部電極より外側に張り出すＭＩＭ容量素子の誘電体膜を残す工程と、
（ｅ）前記第１の金属層をパターニングして、配線と前記誘電体膜より外側に張り出すＭＩＭ容量素子の下部電極を残す工程と、
を含む半導体装置の製造方法
が提供される。
誘電体膜が上部電極から所定距離外側に張り出す構造により、リーク電流を抑制できる。パーティクルの落下、プロセスによるレジストの残渣、エッチングダメージ、反射防止膜を採用した時の予期せざる導電性などにより、所定距離は変化しうるであろうが、発明者の行なった実験に於いては０．４μｍ以上であった。
図１Ａは、本発明者が考察した基本構造を示す。下部電極ＬＥの上に、下部電極ＬＥの周縁から引き下がった形状で誘電体膜ＤＬを形成し、誘電体膜ＤＬの上に、誘電体膜ＤＬの周縁から引き下がった形状で上部電極ＵＥを形成する。
誘電体膜ＤＬを上部電極ＵＥから外側に距離ｄ張り出すことにより、上部電極ＵＥの露出表面と下部電極ＬＥの露出表面との間を離し、導電性を有する異物ＦＭが付着ないし発生したとしても短絡を防ぎ、リーク電流を抑制する。誘電体膜ＤＬをパターニングして、ＭＩＭ下部電極に内包されるべき領域にのみ残し、その外側領域では除去することにより、下部電極（及び配線）のパターニングにおける配線層表面の光学定数を通常の配線層パターニング時の光学定数と合わせることができる。
上部電極周縁からの誘電体膜の張り出し量ｄを種々に変化させた実験サンプルを作成し、リークによる歩留まりを調べた。
図１Ｂは、実験サンプルの構成を示す。シリコン基板１の表面にシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２を形成し、レジストマスクを介してｎ型不純物をイオン注入してｎウェルＷｎを形成し、他のレジストマスクを介してｐ型不純物をイオン注入してｐウェルＷｐを形成する。素子分離領域で画定された活性領域にゲート絶縁膜３を熱酸化で形成し、その上に多結晶シリコン膜４を堆積し、ゲート電極形状にエッチングする。
各レジストマスクを介してｎ型不純物、ｐ型不純物をイオン注入し、ウェルと逆導電型のエクステンション５をゲート電極４両側の活性領域内に形成する。絶縁膜を堆積し異方性エッチングしてゲート電極側壁上にサイドウォールスペーサ６を形成する。各レジストマスクを介してｎ型不純物、ｐ型不純物をイオン注入し、ウェルと逆導電型の高濃度ソース／ドレイン領域７を形成する。コバルト膜を堆積し、シリサイド反応を生じさせてシリコン表面上にシリサイド層８を形成する。ｎチャネルＭＯＳ（ｎＭＯＳ），ｐチャネルＭＯＳ（ｐＭＯＳ）トランジスタ構造が形成される。
ｎＭＯＳ，ｐＭＯＳを覆って、窒化シリコンのカバー膜ＣＬ１、酸化シリコンの第1の層間膜ＩＬ１を成膜する。層間膜ＩＬ1,カバー膜ＣＬ１を貫通するコンタクト孔を開口し、導電性（タングステン）プラグＣＰ１を埋め込む。層間膜ＩＬ１上に、下部電極ＬＥおよび配線Ｗ１を形成するための、厚さ６０ｎｍのＴｉ膜上に厚さ１０ｎｍのＴｉＮ膜を積層した下部バリア層ＬＢＬ１、厚さ４００ｎｍのＡｌ（Ｃｕ５％）主配線層ＭＷＬ１、厚さ５ｎｍのＴｉ層上に厚さ７０ｎｍのＴｉＮ層を積層した上部バリア層ＵＢＬ１をこの順に成膜する。上部バリア層ＵＢＬ１の上に、誘電体膜ＤＬを形成するための、厚さ３０ｎｍの酸化シリコン膜を成膜し、その上に上部電極膜ＵＥを形成するための、厚さ１５０ｎｍのＴｉＮ層を成膜する。
上部電極、誘電体膜をそれぞれ別のレジストマスクを用いてひな壇型にエッチングする。ここで、誘電体膜ＤＬが上部電極ＵＥの周縁から張り出す距離ｄを、０μｍ、０．４μｍ、０．７μｍ、１μｍ、１．３μｍと変化させたサンプルを夫々１００チップ作成した。
反射防止膜ＡＲＣとして厚さ３１ｎｍのＳｉＯＮ膜を形成した後、下部電極（ＬＥ）および配線（Ｗ１）をレジストマスクを用いてエッチングする。下部電極（ＬＥ）は誘電体膜ＤＬから外側に張り出す。ＭＩＭ容量素子は、面積１ｍｍ２、周辺長４００ｍｍに設定した。
酸化シリコンの層間膜ＩＬ２を堆積し、コンタクト孔を開口し、導電性（タングステン）プラグＣＰ２を埋め込む。層間膜ＩＬ２上に前述の配線と同一構成の下部バリア層ＬＢＬ２、主配線層ＭＷＬ２、上部バリア層ＵＢＬ２を成膜し、反射防止膜ＡＲＣ２を成膜した後、レジストマスクを用いてパターニングして、導電性プラグＣＰ２に接続された配線Ｗ２，パッドＰＤを形成する。酸化シリコンの層間膜ＩＬ３を成膜した後、カバー膜ＣＬ２として厚さ５００ｎｍの窒化シリコン膜を成膜する。
上部電極（ＵＥ）と下部電極（ＬＥ）の間に直流電源ＶＳから電圧を印加し、電圧計ＶＭで印加電圧を測定し、電流計ＡＭでリーク電流を測定した。４Ｖの印加電圧において、２５ｐＡ（面積当たりとしては０，０２５ｆＡ／μｍ２、周辺長当たりとしては０．０６２５ｆＡ／μｍ）を判定電流とし、判定電流以上のリーク電流が流れる場合を不良と判定した。
図１Ｃは実験結果を示すグラフである。張り出し幅ｄが０μｍ（張り出しなし）では、歩留まりは９１％程度しかなかった。不良品においては、パーティクルの落下、プロセスによるレジストの残渣、エッチングダメージ、反射防止膜の予期せざる導電性などにより、上部電極と下部電極との間に導電性あるリークパスが形成されてしまったと考えられる。
張り出し幅ｄが０．４μｍ以上では歩留まりが１００％であった。誘電体膜を上部電極から外側に張り出すことによりリーク電流を大幅に抑制できることが判明した。０．４μｍ以下の張り出し量のサンプルがないので、張り出し量をどのような値以上にすれば歩留まりが１００％になるかは不明であるが、安全のためには、張り出しの距離は０．４ｎｍ以上とすることが、リーク電流抑制のために好ましいであろう。
以下、実施例による半導体装置とその製造方法を説明する。
図２に示すように、半導体基板1に素子分離領域２、ｎウェルＷｎ，ｐウェルＷｐを形成し。ｎウェルＷｎにｐチャネルＭＯＳトランジスタｐＭＯＳ、ｐウェルＷｐにｎチャネルＭＯＳトランジスタｎＭＯＳを形成する。ｐＭＯＳ，ｎＭＯＳを覆って、窒化シリコンのカバー膜ＣＬ1,酸化シリコンの第１層間膜ＩＬ１を成膜し、化学機械研磨（ＣＭＰ）で平坦化する。層間膜ＩＬ1,カバー膜ＣＬ１を貫通し、トランジスタのソース／ドレイン領域に達する第１導電性（タングステン）プラグＣＰ１を形成する。
なお、ここまでの工程は、図1を参照して説明したサンプルの製造工程と同じである。半導体装置の製造技術で公知の他の工程を用いてもよい。例えば、素子分離領域はＳＴＩに限らず、局所酸化（ＬＯＣＯＳ）で行なってもよい。層間膜等の絶縁膜の材料は適宜変更可能である。単層構造を積層構造とする場合もあろう。導電性プラグであるタングステンプラグは、通常バリア層としてＴｉＮ層を用いるが、他の構成のバリア層を用いてもよい。導電性プラグを多結晶シリコンで形成してもよい。
第１層間膜ＩＬ１上に、第１配線Ｗ１を形成するための、厚さ５０−７０ｎｍのＴｉ膜上に厚さ５−１５ｎｍのＴｉＮ膜を積層した下部バリア層ＬＢＬ１、厚さ３００−５００ｎｍのＡｌ（Ｃｕ５％）主配線層ＭＷＬ１、厚さ３−１０ｎｍのＴｉ層上に厚さ５０−１００ｎｍのＴｉＮ層を積層した上部バリア層ＵＢＬ１を成膜する。上部バリア層ＵＢＬ１の上に、厚さ２０−４０ｎｍの酸化窒化シリコンの反射防止膜ＡＲＣを成膜し、その上にレジストパターンを形成して、積層をエッチングし、第１配線Ｗ１を残す。反射防止膜として、酸化窒化シリコンの代わりに窒化シリコンを用いてもよい。第１配線Ｗ１で接続されたｐＭＯＳとｎＭＯＳとがインバータを構成する。
第１配線Ｗ１を覆って、酸化シリコンの第２層間膜ＩＬ２を成膜し、ＣＭＰで平坦化した後、第１配線と上層の第２配線とを接続する第２導電性プラグＣＰ２を形成する。例えば、ＴｉＮ層をスパッタリングした後、ＷＦ６の還元反応を利用したＣＶＤでブランケットＷ層を成膜する。層間膜ＩＬ２上の不要金属層をＣＭＰで除去し、導電性プラグを残す。
同様の工程で、第２配線Ｗ２，第３導電性プラグＣＰ３、第３層間膜ＩＬ３を形成する。第３層間膜ＩＬ３の上に、ＭＩＭ容量素子の下部電極ＬＥおよび第３配線Ｗ３を形成するための、厚さ５０−７０ｎｍのＴｉ膜上に厚さ５−１５ｎｍのＴｉＮ膜を積層した下部バリア層ＬＢＬ３、厚さ３００−５００ｎｍのＡｌ（Ｃｕ５％）主配線層ＭＷＬ３、厚さ３−１０ｎｍのＴｉ層上に厚さ５０−１００ｎｍのＴｉＮ層を積層した上部バリア層ＵＢＬ３を成膜する。上部バリア層ＵＢＬ１の上に、誘電体膜ＤＬを形成するための、厚さ２０−５０ｎｍの酸化シリコン膜を成膜し、その上に上部電極膜ＵＥを形成するための、厚さ１００−２００ｎｍのＴｉＮ層を成膜する。
図３に示すように、上部電極層の上に、上部電極をパターニングするためのレジストマスクＰＲ１を形成し、上部電極層を異方性エッチングして、上部電極ＵＥを残す。その後、レジストマスクＰＲ１は除去する。
図４に示すように、上部電極ＵＥを内包する形状のレジストマスクＰＲ２を形成し、誘電体膜ＤＬを異方性エッチングする。ここで、誘電体膜ＤＬが上部電極ＵＥの周縁から好ましくは０．４μｍ以上張り出すようにする。その後、レジストマスクＰＲ２は除去する。
図５に示すように、誘電体膜ＤＬをパターニングした基板全面に厚さ２０−４０ｎｍ程度の酸化窒化シリコンの反射防止膜ＡＲＣ３を成膜する。酸化窒化シリコンの代わりに、窒化シリコンを用いてもよい。導電性を付与しないように、Ｓｉの組成が酸素、窒素に比較して高くなり過ぎないようにすることが好ましい。
図６に示すように、下部電極ＬＥ、第３配線Ｗ３の形状を有するレジストマスクＰＲ３を形成し、反射防止膜ＡＲＣ３、上部バリア層ＵＢＬ３、Ａｌ主配線層ＭＷＬ３、上部バリア層ＵＢＬ３を異方性エッチングする。上部電極ＵＥ、誘電体膜ＤＬ、下部電極ＬＥがひな壇型になった容量素子ＭＩＭ、下部電極と同一層構造の配線Ｗ３がパターニングされる。その後、レジストマスクＰＲ３は除去する。
図７に示すように、ＭＩＭ容量素子、第３配線Ｗ３を覆って、第４層間膜ＩＬ４を成膜し、平坦化後、ビア孔をエッチングし、導電性プラグＣＰ４を埋め込む。各工程は、上述の対応するものと同様である。層間膜ＩＬ４の上に、前述の配線と同一構成の下部バリア層ＬＢＬ４、主配線層ＭＷＬ４、上部バリア層ＵＢＬ４を成膜し、反射防止膜ＡＲＣ４を成膜した後、レジストマスクを用いてパターニングして、導電性プラグＣＰ４に接続された配線Ｗ４，パッドＰＤを形成する。酸化シリコンの層間膜ＩＬ５を成膜した後、カバー膜ＣＬ２として厚さ４００−６００ｎｍの窒化シリコン膜を成膜する。
カバー膜ＣＬ２、層間膜ＩＬ５を選択的にエッチングし、パッドＰＤ表面を露出する。このようにして、２層のアルミニウム配線の上方に、一部工程を共用してＭＩＭ素子と第３アルミニウム配線とが形成された半導体装置が形成される。
上述の実施例においては、アルミニウム配線で多層配線を形成した。銅配線を用いることもできる。
図８は、銅配線を用いた半導体装置の構成を示す。半導体基板1に素子分離領域２、ｎウェルＷｎ，ｐウェルＷｐを形成し。ｎウェルＷｎにｐチャネルＭＯＳトランジスタｐＭＯＳ、ｐウェルＷｐにｎチャネルＭＯＳトランジスタｎＭＯＳを形成する。ｐＭＯＳ，ｎＭＯＳを覆って、窒化シリコンのカバー膜ＣＬ1,酸化シリコンの第１層間膜ＩＬ１を形成する。層間膜ＩＬ1,カバー膜ＣＬ１を貫通し、トランジスタのソース／ドレイン領域に達する導電性（タングステン）プラグＣＰ１を形成する。なお、ここまでの工程は、図２を参照して説明した実施例の製造工程と同じである。
第１層間膜ＩＬ１の上に酸化シリコンの第２層間膜ＩＬ２ｘを成膜し、配線用トレンチをエッチングして導電性プラグＣＰ１を露出してから、シングルダマシンの銅配線ＳＤを埋め込む。たとえば、ＴｉＮ等の銅拡散バリア層と銅シード層をスパッタリングしてから、銅層をメッキする。不要部の導電層をＣＭＰで除去し、トレンチ内にシングルダマシンの銅配線ＳＤを残す。銅配線ＳＤを覆って、層間膜ＩＬ２ｘ上に窒化シリコン等の銅拡散防止膜ＤＢ１を成膜する。銅拡散防止膜はエッチストッパの機能も有する。窒化シリコンに代え、炭化シリコンを用いてもよい。
銅拡散防止膜ＤＢ１上に酸化シリコン等の層間膜ＩＬ３ｘを成膜し、配線用トレンチとその底面から下層配線に到達するビア孔をエッチング他により形成する。銅拡散バリア層と銅シード層をスパッタリングし、その上に銅層をメッキする。層間膜ＩＬ３ｘ上の不要金属層をＣＭＰで除去し、トレンチとビア孔内にデュアルダマシンの銅配線ＤＤ１を残す。
同様の工程により、銅拡散防止膜ＤＢ２、層間膜ＩＬ４ｘに埋め込んだデュアルダマシンの銅配線ＤＤ２を作成し、銅拡散防止膜ＤＢ３で覆う。
銅拡散防止膜ＤＢ３上に、酸化シリコン等の層間膜ＩＬ５を成膜し、層間膜ＩＬ５、銅拡散防止膜ＤＢ３を貫通し、下層配線ＤＤ２に達するビア孔を形成し、タングステンなどの導電性プラグＣＰ３を埋め込む。その後は前述の実施例と同様の工程で、下部バリア層ＬＢＬ５、主配線層ＭＷＬ５、上部バリア層ＵＢＬ５を含むアルミニウム配線層、誘電体膜ＤＬ、上部電極用ＴｉＮ層を積層し、上部電極ＵＥと誘電体膜ＤＬのエッチングを行なった後反射防止膜ＡＲＣを成膜する。反射防止膜ＡＲＣとアルミニウム配線層のパターニングを行なって、反射防止膜ＡＲＣ５で覆われた第４配線Ｗ４と，配線と同じ積層で形成された下部電極ＬＥをパターニングする。下から、下部電極ＬＥ、誘電体膜ＤＬ、上部電極ＵＥが積相され、反射防止膜ＡＲＣ５で覆われたたひな壇型のＭＩＭ容量素子が得られる。
その後、基板全面に層間膜ＩＬ７を成膜し、ビア孔を形成して、導電性プラグＣＰ４を埋め込む。さらに下部バリア層ＬＢＬ６、主配線層ＭＷＬ６、上部バリア層ＵＢＬ６、反射防止膜ＡＲＣ６を積層し、パターニングして配線Ｗ５とパッドＰＤを作成する。層間膜ＩＬ８、カバー膜ＣＬ２を成膜して、図示の構成を得る。カバー膜Ｃｌ２、層間膜ＩＬ８を選択的にエッチングしてパッドＰＤ表面を露出する。
なお、第２、第３配線層をデュアルダマシン構造としたが、ビア導電体とトレンチ導電体を別工程で作成するシングルダマシン構造としてもよい。層間膜ないしその一部としてフッ素含有酸化シリコン膜、多孔性酸化シリコン膜、ＳｉＬＫ（登録商標）等の有機絶縁膜の低誘電率絶縁膜で形成してもよい。
以下、高精度ＭＩＭ容量素子の適用例を説明する。
図９Ａ，９Ｂは、ＣＭＯＳイメージセンサにおけるＭＩＭ容量素子の適用形態例を示す。図９Ａに示すように、感光領域ＰＳＡ内に多数の画素ＰＩＸが行列状に配置され、垂直走査回路ＶＳＣ、出力回路を兼ねる水平走査回路ＨＳＣから、水平方向、垂直方向に走査線が配置されている。
図９Ｂに示すように、各画素ＰＩＸは、ホトダイオードと電荷検出回路を含む受光部ＰＳの出力端子にＭＩＭ容量素子ＭＩＭ、増幅回路ＡＭＰが接続され、増幅回路の出力端子が、画素選択トランジスタＰＳＴを介して、出力信号線ＯＳＬに接続される。画素選択トランジスタＰＳＴのゲートには行選択線ＲＳＬが接続される。垂直動作回路ＶＳＣと水平走査回路ＨＳＣの出力により１つの画素が選択され、画素選択トランジスタＰＳＴがオンになると、容量素子ＭＩＭに蓄積された電荷に基づく電圧が、増幅回路ＡＭＰで増幅され、出力信号線ＯＳＬに供給される。画像信号は、容量素子ＭＩＭの蓄積電圧に基づいて形成されるため、容量素子ＭＩＭには高精度が要求される。高精度のＭＩＭ容量素子を用いることにより、均質、高精度の画像信号が得られる。
図１０Ａ，１０Ｂはアナログ回路における積分回路、微分回路への適用形態例を示す。図１０Ａに示すように、積分回路は、オペアンプＯＰＡの入出力間に接続された容量素子ＭＩＭ、入力端子ＩＮとオペアンプＯＰＡの入力間に接続された入力抵抗ＩＲ、オペアンプの出力に接続された出力端子ＯＵＴと接地間に接続された負荷抵抗ＬＲを含む。
図１０Ｂに示すように、微分回路は、入力端子ＩＮとオペアンプＯＰＡの入力間に接続された容量素子ＭＩＭ、オペアンプの入出力間を接続するフィードバック抵抗ＦＢＲ、オペアンプの出力に接続された出力端子ＯＵＴと接地間に接続された負荷抵抗ＬＲを含む。
これらのアナログ回路に於いて、容量素子ＭＩＭは回路の精度を左右する素子である。上述のＭＩＭ容量素子を用いることにより、高精度が確保される。
以上実施例に沿って、本発明を説明したが、本発明はこれらの制限されるものではない。例えば、種々の変更、改良、組合せが可能なことは当業者に自明であろう。
ＬＥ 下部電極
ＤＬ 誘電体膜
ＵＥ 上部電極
１ シリコン基板
２ 素子分離領域（シャロートレンチアイソレーション、ＳＴＩ）
Ｗｎ ｎウェル
Ｗｐ ｐウェル
３ ゲート絶縁膜
４ 多結晶シリコン膜（ゲート電極）
５ エクステンション
６ サイドウォールスペーサ
７ 高濃度ソース／ドレイン領域
８ シリサイド層
ＣＬ カバー膜
ＩＬ 層間膜
ＣＰ 導電性プラグ
ＬＢＬ 下部バリア層
ＭＷＬ 主配線層
ＵＢＬ 上部バリア層
ＡＲＣ 反射防止膜
ＳＤ シングルダマシン配線
ＤＤ デュアルダマシン配線
ＰＳＡ 受光エリア
ＰＳ 受光部
ＰＩＸ 画素
ＶＳＣ 垂直走査回路
ＨＳＣ 水平走査回路
ＲＳＬ 行選択線
ＯＳＬ 出力信号線
ＰＳＴ 画素選択トランジスタ
ＭＩＭ ＭＩＭ容量素子
ＡＭＰ 増幅回路
ＯＰＡ オペアンプ
ＩＲ 入力抵抗
ＦＢＲ フィードバック抵抗
Ｌ 負荷
ＩＮ 入力端子
ＯＵＴ 出力端子
ＤＬ 誘電体膜
ＵＥ 上部電極
１ シリコン基板
２ 素子分離領域（シャロートレンチアイソレーション、ＳＴＩ）
Ｗｎ ｎウェル
Ｗｐ ｐウェル
３ ゲート絶縁膜
４ 多結晶シリコン膜（ゲート電極）
５ エクステンション
６ サイドウォールスペーサ
７ 高濃度ソース／ドレイン領域
８ シリサイド層
ＣＬ カバー膜
ＩＬ 層間膜
ＣＰ 導電性プラグ
ＬＢＬ 下部バリア層
ＭＷＬ 主配線層
ＵＢＬ 上部バリア層
ＡＲＣ 反射防止膜
ＳＤ シングルダマシン配線
ＤＤ デュアルダマシン配線
ＰＳＡ 受光エリア
ＰＳ 受光部
ＰＩＸ 画素
ＶＳＣ 垂直走査回路
ＨＳＣ 水平走査回路
ＲＳＬ 行選択線
ＯＳＬ 出力信号線
ＰＳＴ 画素選択トランジスタ
ＭＩＭ ＭＩＭ容量素子
ＡＭＰ 増幅回路
ＯＰＡ オペアンプ
ＩＲ 入力抵抗
ＦＢＲ フィードバック抵抗
Ｌ 負荷
ＩＮ 入力端子
ＯＵＴ 出力端子
Claims (10)
- 半導体基板と、
前記半導体基板に形成された複数の半導体素子と、
第1の金属層を用いて、前記半導体基板上方に形成された金属配線と、
前記第1の金属層を用いて、前記半導体基板上方に形成された下部電極と、
前記下部電極上に、前記下部電極周縁から引き下がった形状で形成された誘電体膜と、
前記誘電体膜体膜上に、前記誘電体膜周縁から引き下がった形状で形成された上部電極と、
を有し、前記下部電極、誘電体膜、上部電極がＭＩＭ容量素子を構成する半導体装置。 - 前記上部電極の周縁は、前記誘電体膜の周縁から０．４μｍ以上離れている請求項1記載の半導体装置。
- 前記第1の金属層が、下からＴｉ層、ＴｉＮ層、ＡｌまたはＡｌ合金層、Ｔｉ層、ＴｉＮ層の積層で形成され、前記上部電極がＴｉＮ層で形成されている請求項1又は2記載の半導体装置。
- さらに、
前記金属配線の上面、前記上部電極の上面および側面、前記上部電極から露出した前記誘電体膜の上面および側面、前記誘電体膜から露出した前記下部電極の上面を覆う絶縁性の反射防止膜と、
前記反射防止膜を覆う層間絶縁膜と、
を有する請求項1〜3のいずれか1項記載の半導体装置。 - さらに、
前記層間絶縁膜、反射防止膜を貫通して、前記金属配線、上部電極、下部電極に達する複数のビア導電体と、
前記層間絶縁膜上に形成され、前記ビア導電体に接続される複数の上層配線と、
を有する請求項４記載の半導体装置。 - 前記複数の半導体素子が、受光素子と検出回路を構成し、前記ＭＩＭ容量素子が受光素子に接続されている請求項１〜５のいずれか1項記載の半導体装置。
- 前記複数の半導体素子が、オペアンプを含むアナログ回路を構成し、前記ＭＩＭ容量素子がオペアンプに接続されている請求項１〜５のいずれか1項記載の半導体装置。
- （ａ）半導体基板に複数の半導体素子を形成する工程と、
（ｂ）前記半導体基板上方に、第1の金属層、誘電体膜、第2の金属層を成膜する工程と、
（ｃ）前記第２の金属層をパターニングしてＭＩＭ容量素子の上部電極を残す工程と、
（ｄ）前記誘電体膜をパターニングして前記上部電極より外側に張り出すＭＩＭ容量素子の誘電体膜を残す工程と、
（ｅ）前記第１の金属層をパターニングして、配線と前記誘電体膜より外側に張り出すＭＩＭ容量素子の下部電極を残す工程と、
を含む半導体装置の製造方法。 - さらに、
（ｆ）前記工程（ｄ）と（ｅ）との間に、全面に絶縁性反射防止膜を成膜する工程、
を含む請求項８記載の半導体装置の製造方法。 - さらに、
（ｇ）前記工程（ｅ）の後、全面に層間絶縁膜を成膜する工程と、
（ｈ）前記層間絶縁膜、反射防止膜を貫通して、前記上部電極、下部電極、配線に達するビア孔を形成する工程と、
（ｉ）前記ビア孔に導電体を埋め込む工程と、
を含む請求項９記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005002722A JP2006190889A (ja) | 2005-01-07 | 2005-01-07 | 半導体装置とその製造方法 |
| TW094113455A TWI280636B (en) | 2005-01-07 | 2005-04-27 | Semiconductor device having MIM element |
| US11/131,417 US20060154433A1 (en) | 2005-01-07 | 2005-05-18 | Semiconductor device having MIM element |
| CNA2005100713974A CN1801475A (zh) | 2005-01-07 | 2005-05-20 | 具有mim元件的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005002722A JP2006190889A (ja) | 2005-01-07 | 2005-01-07 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006190889A true JP2006190889A (ja) | 2006-07-20 |
Family
ID=36653797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005002722A Withdrawn JP2006190889A (ja) | 2005-01-07 | 2005-01-07 | 半導体装置とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060154433A1 (ja) |
| JP (1) | JP2006190889A (ja) |
| CN (1) | CN1801475A (ja) |
| TW (1) | TWI280636B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210996A (ja) * | 2007-02-27 | 2008-09-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2009302530A (ja) * | 2008-06-02 | 2009-12-24 | Commissariat A L'energie Atomique | 動的に調整可能な閾値電圧を有する３次元集積トランジスタの回路 |
| JP2010225907A (ja) * | 2009-03-24 | 2010-10-07 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2014179545A (ja) * | 2013-03-15 | 2014-09-25 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2017005086A (ja) * | 2015-06-09 | 2017-01-05 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2018121090A (ja) * | 2018-05-15 | 2018-08-02 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| US10461147B2 (en) | 2014-06-26 | 2019-10-29 | Lapis Semiconductor Co., Ltd. | Semiconductor device fabricating method and semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742540B2 (en) | 2005-08-31 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Insulation layer to improve capacitor breakdown voltage |
| WO2007063602A1 (ja) * | 2005-12-02 | 2007-06-07 | Fujitsu Limited | 半導体装置とその製造方法 |
| KR100784725B1 (ko) * | 2006-01-25 | 2007-12-12 | (주)실리콘화일 | 반사방지막이 형성된 이미지센서와 그 제조 방법 |
| US20090026533A1 (en) * | 2007-07-24 | 2009-01-29 | Force-Mos Technology Corporation | Trench MOSFET with multiple P-bodies for ruggedness and on-resistance improvements |
| US20100181847A1 (en) * | 2009-01-22 | 2010-07-22 | Shen-Yu Huang | Method for reducing supply voltage drop in digital circuit block and related layout architecture |
| US8569807B2 (en) * | 2009-09-01 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside illuminated image sensor having capacitor on pixel region |
| JP5549692B2 (ja) * | 2012-02-10 | 2014-07-16 | 株式会社デンソー | 論理信号絶縁伝送回路 |
| CN103390647A (zh) * | 2012-05-10 | 2013-11-13 | 无锡华润上华半导体有限公司 | 一种功率mos器件结构 |
| JP7082019B2 (ja) * | 2018-09-18 | 2022-06-07 | 株式会社東芝 | 固体撮像装置 |
| TWI696247B (zh) * | 2019-01-28 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 記憶體結構 |
| CN111696953A (zh) * | 2020-07-14 | 2020-09-22 | 华虹半导体(无锡)有限公司 | Mim电容薄膜及器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972788A (en) * | 1996-05-22 | 1999-10-26 | International Business Machines Corporation | Method of making flexible interconnections with dual-metal-dual-stud structure |
| US6342734B1 (en) * | 2000-04-27 | 2002-01-29 | Lsi Logic Corporation | Interconnect-integrated metal-insulator-metal capacitor and method of fabricating same |
| US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
| JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2003031665A (ja) * | 2001-07-11 | 2003-01-31 | Sony Corp | 半導体装置の製造方法 |
| US20030020107A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Structure and method for fabricating semiconductor capacitor structures utilizing the formation of a compliant structure |
| JP2004327619A (ja) * | 2003-04-23 | 2004-11-18 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
-
2005
- 2005-01-07 JP JP2005002722A patent/JP2006190889A/ja not_active Withdrawn
- 2005-04-27 TW TW094113455A patent/TWI280636B/zh not_active IP Right Cessation
- 2005-05-18 US US11/131,417 patent/US20060154433A1/en not_active Abandoned
- 2005-05-20 CN CNA2005100713974A patent/CN1801475A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210996A (ja) * | 2007-02-27 | 2008-09-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2009302530A (ja) * | 2008-06-02 | 2009-12-24 | Commissariat A L'energie Atomique | 動的に調整可能な閾値電圧を有する３次元集積トランジスタの回路 |
| JP2010225907A (ja) * | 2009-03-24 | 2010-10-07 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2014179545A (ja) * | 2013-03-15 | 2014-09-25 | Asahi Kasei Electronics Co Ltd | 半導体装置の製造方法および半導体装置 |
| US10461147B2 (en) | 2014-06-26 | 2019-10-29 | Lapis Semiconductor Co., Ltd. | Semiconductor device fabricating method and semiconductor device |
| JP2017005086A (ja) * | 2015-06-09 | 2017-01-05 | 旭化成エレクトロニクス株式会社 | 半導体装置 |
| JP2018121090A (ja) * | 2018-05-15 | 2018-08-02 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200625532A (en) | 2006-07-16 |
| US20060154433A1 (en) | 2006-07-13 |
| TWI280636B (en) | 2007-05-01 |
| CN1801475A (zh) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006190889A (ja) | 半導体装置とその製造方法 | |
| TW432680B (en) | Semiconductor integrated circuit apparatus and its fabricating method | |
| US7847847B2 (en) | Structure for CMOS image sensor with a plurality of capacitors | |
| US8669601B2 (en) | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor | |
| CN100446266C (zh) | 固体摄像器件及其制造方法 | |
| JP6193695B2 (ja) | 半導体装置およびその製造方法 | |
| US6791135B2 (en) | Semiconductor device with improved capacitive element and method of forming the same | |
| US11996422B2 (en) | Electronic device | |
| JP2010212471A (ja) | 固体撮像装置およびその製造方法 | |
| JP2003031684A (ja) | 半導体集積回路装置およびその製造方法 | |
| US8258558B2 (en) | Image sensor and method of manufacturing the same | |
| TWI648841B (zh) | 半導體裝置之製造方法 | |
| JP2011049250A (ja) | 半導体装置およびその製造方法 | |
| JP2006351896A (ja) | キャパシタ装置 | |
| US20060073628A1 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2008053366A (ja) | 固体撮像装置 | |
| WO2021044762A1 (ja) | 撮像装置 | |
| JP2010034562A (ja) | イメージセンサ及びその製造方法 | |
| JP2009135217A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009164534A (ja) | 半導体装置およびその製造方法 | |
| JP2019021659A (ja) | 半導体装置および機器 | |
| JP2008227451A (ja) | イメージセンサ及びその製造方法 | |
| JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005209710A (ja) | 半導体集積回路装置の製造方法 | |
| JP2005340475A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080512 |