JP2018121090A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018121090A JP2018121090A JP2018093843A JP2018093843A JP2018121090A JP 2018121090 A JP2018121090 A JP 2018121090A JP 2018093843 A JP2018093843 A JP 2018093843A JP 2018093843 A JP2018093843 A JP 2018093843A JP 2018121090 A JP2018121090 A JP 2018121090A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- layer electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図1ないし図4を参照して、本実施の形態に係る半導体装置および半導体装置の製造方法について説明する。
本実施の形態に係るMIMキャパシタCの形成に際しては、半導体基板100上に、まず、層間絶縁膜101を形成する。本実施の形態では、半導体基板100としてシリコン基板、層間絶縁膜101としてSiO2膜を採用している。なお、層間絶縁膜101は必須のものではなく、半導体基板100上に直接MIMキャパシタCを形成してもよい。
図5(a)、(b)は、従来技術に係る半導体装置90の上層電極304における電界集中を説明するための図であり、各々図10(c)、図11(e)に対応する図である。
図7ないし図9を参照して、本実施の形態に係る半導体装置および半導体装置の製造方法について説明する。
図7は、本実施の形態に係る半導体装置50の概略構成を、図8および図9は、本実施の形態に係る半導体装置の製造方法における主要なプロセスを概略的に示している。
本実施の形態に係るMIMキャパシタCの形成に際しては、半導体基板200上に、まず、層間絶縁膜201を形成する。本実施の形態では、半導体基板200としてシリコン基板、層間絶縁膜201としてSiO2膜を採用している。
100、200、300 半導体基板(シリコン基板)
101、111、201、301 層間絶縁膜(SiO2膜)
102、202、302 下層電極
102a、202a、302a Ti膜
102b、202b、302b TiN膜
102c、202c、302c Al膜
102d、202d、302d Ti膜
103、203 絶縁膜(SiN膜)
104、204、304 上層電極(TiN膜)
105、205、305 絶縁膜(SiON膜)
106、206、306 層間絶縁膜(SiO2膜)
107、207、307 プラグ
108、208、308 上層配線
109 有機系犠牲膜
120、220 開口
122、222、322 ビア
130、230、330 MIMキャパシタ形成領域
303 絶縁膜(SiON膜)
C MIMキャパシタ、L L型部
Claims (7)
- 下層電極と、
前記下層電極上に形成された第1の絶縁膜と、
前記第1の絶縁膜の表面の一部に形成された上層電極と、
前記上層電極と前記表面と前記下層電極とを被覆する第2の絶縁膜と、
を備えることを特徴とする半導体装置。 - 第1の絶縁膜の比誘電率は、前記第2の絶縁膜の比誘電率より高い
ことを特徴とする請求項1に記載の半導体装置。 - 前記第1の絶縁膜は、前記表面に上層電極が形成される第1の部分と前記第1の部分から延在する第2の部分とを備え、
前記第2の絶縁膜は前記第2の部分の表面を被覆する
ことを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記第1の部分の膜厚は、前記第2の部分の膜厚より厚い
ことを特徴とする請求項3に記載の半導体装置。 - 他の下層電極を更に含み、
前記第2の絶縁膜が、前記他の下層電極上に形成される
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記上層電極に接続される第1導電部材と、
前記下層電極に接続される第2導電部材と、
を備えることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。 - 層間絶縁膜上に導電部材を形成する導電部材形成工程と、
前記導電部材の表面に第1絶縁部材を形成する第1絶縁部材形成工程と、
前記第1絶縁部材の表面に上層電極を形成する上層電極形成工程と、
前記上層電極が被覆する前記第1絶縁部材からなる第1の部分と、前記第1の部分から延在する前記第1絶縁部材からなる第2の部分と、を有する第1絶縁膜を形成する第1絶縁膜形成工程と、
前記導電部材の表面と前記上層電極と前記第2の部分とを被覆する第2絶縁膜を形成する第2絶縁膜形成工程と、
前記導電部材と前記第2絶縁膜とをパターニングし、下層電極を形成する下層電極形成工程と、
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018093843A JP6542428B2 (ja) | 2018-05-15 | 2018-05-15 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018093843A JP6542428B2 (ja) | 2018-05-15 | 2018-05-15 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014131752A Division JP6342728B2 (ja) | 2014-06-26 | 2014-06-26 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018121090A true JP2018121090A (ja) | 2018-08-02 |
JP6542428B2 JP6542428B2 (ja) | 2019-07-10 |
Family
ID=63045428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018093843A Active JP6542428B2 (ja) | 2018-05-15 | 2018-05-15 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6542428B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
JP2005079513A (ja) * | 2003-09-03 | 2005-03-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
JP2006190889A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2007128980A (ja) * | 2005-11-01 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2010003742A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置、及び薄膜キャパシタの製造方法 |
JP2010093171A (ja) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2018
- 2018-05-15 JP JP2018093843A patent/JP6542428B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303372A (ja) * | 1997-01-31 | 1998-11-13 | Sanyo Electric Co Ltd | 半導体集積回路およびその製造方法 |
JP2005079513A (ja) * | 2003-09-03 | 2005-03-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2006191036A (ja) * | 2004-12-30 | 2006-07-20 | Magnachip Semiconductor Ltd | 半導体素子及びその形成方法 |
JP2006190889A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2007128980A (ja) * | 2005-11-01 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008171886A (ja) * | 2007-01-09 | 2008-07-24 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2010003742A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置、及び薄膜キャパシタの製造方法 |
JP2010093171A (ja) * | 2008-10-10 | 2010-04-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6542428B2 (ja) | 2019-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080166851A1 (en) | Metal-insulator-metal (mim) capacitor and method for fabricating the same | |
US7682925B2 (en) | Capacitor and manufacturing method thereof | |
US9318545B2 (en) | Resistor structure and method for forming the same | |
JP6342728B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20080038895A1 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
JP6710096B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
TWI383471B (zh) | 半導體裝置及其製造方法 | |
JP6542428B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US6818499B2 (en) | Method for forming an MIM capacitor | |
US7977184B2 (en) | Method for fabricating MIM structure capacitor | |
KR20100079081A (ko) | 엠아이엠 커패시터 및 그의 제조 방법 | |
KR100824627B1 (ko) | 반도체 소자의 제조방법 | |
KR100624326B1 (ko) | 반도체장치의 커패시터 제조방법 | |
KR100689667B1 (ko) | 반도체 메모리소자의 제조방법 | |
JP6149578B2 (ja) | 電子デバイスの製造方法 | |
KR20000015349A (ko) | 반도체 집적회로의 커패시터 제조방법 | |
US20130234288A1 (en) | Trench Structure for an MIM Capacitor and Method for Manufacturing the Same | |
JP2005285842A (ja) | 半導体装置およびその製造方法 | |
KR100750821B1 (ko) | 반도체 장치를 제조하기 위한 방법 | |
JP2013191764A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20060072223A (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
JP2008218844A (ja) | 半導体装置の製造方法 | |
KR20100077773A (ko) | Mim 커패시터의 제조방법 | |
KR20090054200A (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR20040060483A (ko) | 반도체소자의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6542428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |