JP2010003742A - 半導体装置、及び薄膜キャパシタの製造方法 - Google Patents

半導体装置、及び薄膜キャパシタの製造方法 Download PDF

Info

Publication number
JP2010003742A
JP2010003742A JP2008159093A JP2008159093A JP2010003742A JP 2010003742 A JP2010003742 A JP 2010003742A JP 2008159093 A JP2008159093 A JP 2008159093A JP 2008159093 A JP2008159093 A JP 2008159093A JP 2010003742 A JP2010003742 A JP 2010003742A
Authority
JP
Japan
Prior art keywords
film
lower electrode
tin
thickness
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008159093A
Other languages
English (en)
Inventor
Kazuya Okubo
和哉 大久保
Shinichi Akiyama
深一 秋山
Kenji Naito
謙仁 内藤
Makoto Nakamura
誠 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008159093A priority Critical patent/JP2010003742A/ja
Priority to US12/366,015 priority patent/US20090316332A1/en
Publication of JP2010003742A publication Critical patent/JP2010003742A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

【課題】 下部電極となるＴｉＮ膜の表面のラフネスを低減させるために、化学機械研磨、Ａｒによるスパッタリング、Ｔａ膜の堆積等の工程が必要になる。
【解決手段】 半導体基板(10)の上に薄膜キャパシタが配置されている。この薄膜キャパシタは、少なくとも表層部が非晶質または微結晶の金属で形成された下部電極(21a,22a)、該下部電極の上に配置された誘電体膜(23a)、及び該誘電体膜の上に配置された上部電極(24a)を含む。
【選択図】 図１−３

Description

本発明は、基板上に薄膜キャパシタが形成されている半導体装置、及び薄膜キャパシタの製造方法に関する。
高周波デバイス用のキャパシタや、デカップリング用のキャパシタに、金属／絶縁膜／金属（ＭＩＭ）構造が採用されつつある。電極に金属を用いると、多結晶シリコン等を用いた場合に比べて、電極の抵抗を低減させ、かつ電極の空乏化を防止することができる。電気的特性及び加工性の面から、ＭＩＭキャパシタの上部電極及び下部電極にＴｉＮが広く用いられている。ところが、ＴｉＮ膜は、通常、柱状構造の多結晶になるため、表面の粗度（ラフネス）が大きくなりやすい。下部電極の表面のラフネスが大きくなると、局所的な電界集中によって、絶縁破壊が生じやすくなり、かつリーク電流も増大する。
ＴｉＮ膜を堆積させた後に、化学機械研磨を行ったり、Ａｒで表層部をスパッタリングしたりすることにより、表面の平坦化させることができる（特許文献１）。また、ＴｉＮ膜の上にＴａ膜を堆積させることにより、表面のラフネスを低減させることができる（特許文献２）。また、ＴｉＮを薄膜抵抗素子に適用する研究（非特許文献１）、及びＴｉＮの成長メカニズムに関する研究（非特許文献２）について報告されている。
特開２００２−２０３９１５号公報 特開２００７−３０５６５４号公報 N. D. Cuong et al., "Effects of Nitrogen Concentration on Structural and Electrical Properties of Titanium Nitride for Thin-Film Resistor Applications", Electrochemical and Solid-State Letters, 9(9) G279-G281 (2006) T. Q. Li et al., "Initial growth and texture formation during reactive magnetron sputtering of TiN on Si(111)", J. Vac. Sci. technol. A 20(3)pp.583-588, May/Jun 2002
従来の方法では、下部電極となるＴｉＮ膜の表面のラフネスを低減させるために、化学機械研磨、Ａｒによるスパッタリング、Ｔａ膜の堆積等の工程が必要になる。
上記課題を解決するための半導体装置は、
半導体基板と、
前記半導体基板の上に配置され、少なくとも表層部が非晶質または微結晶の金属で形成された下部電極、該下部電極の上に配置された誘電体膜、及び該誘電体膜の上に配置された上部電極を含む薄膜キャパシタと
を有する。
この薄膜キャパシタの製造方法は、
半導体基板の上に、導電材料からなる第１の下部電極膜を形成する工程と、
前記第１の下部電極膜の上に、ＴｉとＮとを含む金属からなる第２の下部電極膜を、非晶質または微結晶になる条件で形成する工程と、
前記第２の下部電極膜の上に、誘電体膜を形成する工程と、
前記誘電体膜の上に、導電材料からなる上部電極膜を形成する工程と
を有する。
下部電極の表層部を非晶質または微結晶にすることにより、その表面のラフネスを低減させることができる。
図１Ａ〜図１Ｈを参照して、実施例による半導体装置の製造方法について説明する。
図１Ａに示すように、シリコン等の半導体基板１０の表層部に素子分離絶縁膜１１が形成され、活性領域が画定されている。活性領域内にＭＯＳトランジスタ１２が形成されている。半導体基板１０の上に、多層配線層１５が形成されている。ＭＯＳトランジスタ１２は、多層配線層１５内のプラグや配線を介して、多層配線層１５内の最上層の配線１７に接続されている。素子分離絶縁膜１１、ＭＯＳトランジスタ１２、及び多層配線層１５は、公知のフォトリソグラフィ、エッチング、成膜、化学機械研磨等の技術を用いて形成される。
多層配線層１５の上に、化学気相成長（ＣＶＤ）により、厚さ１００ｎｍの酸化シリコン膜２０を形成する。酸化シリコン膜２０の上に、Ａｌからなる厚さ１５０ｎｍの第１の下部電極膜２１をスパッタリングにより形成する。第１の下部電極膜２１の上に、非晶質または微結晶のＴｉＮからなる厚さ５０ｎｍの第２の下部電極膜２２を、スパッタリングにより形成する。第２の下部電極膜２２の成膜条件は、例えば下記の通りである。
・スパッタリング装置 ＤＣマグネトロンスパッタリング装置
・ターゲット 金属チタン
・スパッタガス ＡｒとＮ２との混合ガス
・ガス流量 Ａｒ：１００ｓｃｃｍ、Ｎ２：２０ｓｃｃｍ
・チャンバ内圧力 ０．４７Ｐａ（３．５ｍＴｏｒｒ）
・基板温度 室温
・ＤＣパワー ３０００Ｗ
・成膜時間 ２０秒
第２の下部電極膜２２の上に、ＳｉＮからなる厚さ４０ｎｍの誘電体膜２３をＣＶＤにより形成する。誘電体膜２３の上に、ＴｉＮからなる厚さ１００ｎｍの上部電極膜２４をスパッタリングにより形成する。
上部電極膜２４の上に、レジストパターン３０を形成する。このレジストパターン３０をエッチングマスクとして、上部電極膜２４をエッチングする。このエッチングには、塩素系ガス、例えば流量６０ｓｃｃｍのＣｌ２と流量８０ｓｃｃｍのＢＣｌ２とを用いたドライエッチングを適用することができる。上部電極膜２４をエッチングした後、レジストパターン３０を除去する。
図１Ｂに示すように、レジストパターン３０が形成されていた領域にＴｉＮからなる上部電極２４ａが残る。なお、誘電体膜２３の表層部も薄くエッチングされる。
図１Ｃに示すように、誘電体膜２３及び上部電極２４ａの上に、ＳｉＣからなる厚さ７０ｎｍの被覆膜３５を形成する。図１Ｃ以降においては、基板１０、及び多層配線層１５の基板側の一部分が省略して示されている。被覆膜３５の形成には、化学気相成長（ＣＶＤ）を用いることができる。
図１Ｄに示すように、被覆膜３５の上にレジストパターン３６を形成する。平面視において、レジストパターン３６は上部電極２４ａを内包する。
レジストパターン３６をエッチングマスクとして、被覆膜３５から第１の下部電極２１までをエッチングする。このエッチングは、上部電極膜２４のエッチングと同じ条件で行うことができる。エッチング後、レジストパターン３６を除去する。
図１Ｅに示すように、レジストパターン３６が形成されていた領域に、ＳｉＣからなる被覆膜３５ａ、Ａｌからなる第１の下部電極２１ａ、非晶質または微結晶のＴｉＮからなる第２の下部電極２２ａ、及びＳｉＮからなる誘電体膜２３ａが残る。なお、レジストパターン３６で覆われていなかった領域の酸化シリコン膜２０の表層部が、薄くエッチングされる。第１の下部電極２１ａ、第２の下部電極２２ａ、誘電体膜２３ａ、及び上部電極２４ａにより、ＭＩＭキャパシタ２５が構成される。
図１Ｆに示すように、ＭＩＭキャパシタ２５及び酸化シリコン膜２０の上に、酸化シリコンからなる厚さ１２００ｎｍの層間絶縁膜４０を形成し、化学機械研磨（ＣＭＰ）を施すことによってその表面を平坦化する。
図１Ｇに示すように、ビアホール４５ｈ、４６ｈ、４７ｈを形成する。ビアホール４５ｈは、層間絶縁膜４０及び酸化シリコン膜２０を貫通して、配線１７まで達する。ビアホール４６ｈは、上部電極２４ａの脇に配置され、層間絶縁膜４０、被覆膜３５及び誘電体膜２３ａを貫通して、第２の下部電極２２ａまで達する。ビアホール４７ｈは、層間絶縁膜４０及び被覆膜３５を貫通して、上部電極２４ａまで達する。
ビアホール４５ｈ、４６ｈ、４７ｈ内に、それぞれ導電プラグ４５、４６、４７を充填する。これらの導電プラグ４５〜４７の各々は、厚さ５０ｎｍのＴｉＮ膜と、厚さ３００ｎｍのタングステン（Ｗ）を順番に堆積させた後、ＣＭＰを用いて余分な部分を除去することにより形成される。導電プラグ４５は、多層配線層１５の最上層配線１７に接続される。導電プラグ４６及び４７は、それぞれＭＩＭキャパシタ２５の第２の下部電極２２ａ及び上部電極２４ａに接続される。
図１Ｈに示すように、層間絶縁膜４０の上に、Ａｌからなる配線５０、５１、５２を形成する。配線５０、５１、５２は、それぞれ導電プラグ４５、４６、４７に接続される。例えば、配線５１は電源用配線であり、配線５２は接地用配線である。このとき、ＭＩＭキャパシタ２５は、電源用配線と接地用配線とを接続することになる。
次に、ＴｉＮで形成された第２の下部電極膜２３の成膜条件と、その表面のラフネスについて説明する。
図２Ａ〜図２Ｆに、ＳｉＯ２膜上に、スパッタガスの組成比を変えてＴｉＮ膜またはＴｉ膜を形成した複数の試料Ａ〜ＦのＳＥＭ写真を示す。試料Ａ〜ＦのＴｉＮ膜形成時の（Ａｒ流量、Ｎ２流量）は、それぞれ（２０ｓｃｃｍ、１００ｓｃｃｍ）、（４０ｓｃｃｍ、８０ｓｃｃｍ）、（６０ｓｃｃｍ、６０ｓｃｃｍ）、（８０ｓｃｃｍ、４０ｓｃｃｍ）、（１００ｓｃｃｍ、２０ｓｃｃｍ）、（１２０ｓｃｃｍ、０ｓｃｃｍ）である。
試料Ａ〜Ｄにおいては、柱状構造が観察されるが、試料Ｅ及びＦにおいては、柱状構造が見られない。スパッタガス中の窒素濃度が高いと、ＴｉＮ膜が柱状構造の多結晶になり、窒素濃度が低くなるに従って、柱状構造から粒状構造に変化することがわかる。
図３に、試料Ａ〜ＦのＴｉＮ膜表面の算術平均粗さ、及び二乗平均平方根粗さの測定結果を示す。横軸は、試料Ａ〜Ｆを表し、縦軸は、粗さを単位「ｎｍ」で表す。窒素ガスの流量を相対的に少なくすると、粗さが低減されることが分かる。表面粗さが低減しているのは、ＴｉＮ膜が柱状構造から粒状構造に変化するためである。
図４に、試料Ａ〜ＦのＴｉＮ膜のＸ線回折パターンを示す。試料Ａ〜Ｄにおいては、３６．５°付近に、ＴｉＮの（１１１）面に起因する盛り上がりが見られる。試料Ｆの膜はＴｉ膜であるため、ＴｉＮの（１１１）面に起因する盛り上がりは見られず、Ｔｉの（２００）面及び（１０１）面に起因する鋭いピークが現れる。
これに対し、試料Ｅにおいては、ＴｉＮの（１１１）面に起因する盛り上がりが見られず、Ｔｉの（２００）面及び（１０１）面に起因するピークの近傍に、ややブロードなピークが見られる。試料ＥのＸ線回折パターンのピークが、Ｔｉの（２００）面及び（１０１）面のピークの位置よりも低角度側にずれているのは、ＴｉにＮが含まれることによって、格子定数が純粋なＴｉのものから変化しているためである。また、ＴｉＮの（１１１）面に起因する盛り上がりが見られないことから、ＴｉＮの大きな結晶粒が形成されていないことがわかる。これらの分析結果から、試料ＥのＴｉＮ膜は、非晶質または微結晶であることがわかる。
ここで、「ＴｉＮ」という表記は、ＴｉとＮとの組成比が１：１であるいことを意味せず、主としてＴｉとＮとを含む物質であることを意味する。「非晶質または微結晶のＴｉＮ」は、Ｘ線回折パターンに、ＴｉＮの（１１１）面に起因するピークまたは盛り上がりが見られないようなＴｉＮを意味する。
図５に、試料Ａ〜ＦのＴｉＮ膜またはＴｉ膜の抵抗率を示す。横軸は、スパッタガス中のＮ２ガスの分圧比を単位「％」で表し、縦軸は、抵抗率を単位「Ω・ｃｍ」で表す。スパッタガス中のＮ２ガスの分圧比が３３％以上の条件で作製した試料Ａ〜ＤのＴｉＮ膜の抵抗率は、２２０Ω・ｃｍ以上になっている。これに対し、Ｎ２ガス分圧比が１７％の条件で作製した試料ＥのＴｉＮ膜の抵抗率は、２００Ω・ｃｍであり、試料ＦのＴｉ膜の抵抗率と、試料Ａ〜ＤのＴｉＮ膜の抵抗率との中間の値になっている。
この評価結果からも、試料Ａ〜ＤのＴｉＮ膜が柱状構造を示していることが伺われる。また、抵抗率の測定結果は、試料ＥのＴｉＮ膜が、柱状構造の多結晶ではなく、Ｔｉに近い構造であるというＸ線回折結果と整合する。
図６に、スパッタガス中の窒素分圧比を変えて作製したＴｉＮ膜中の元素濃度の測定結果を示す。横軸は、スパッタガス中の窒素ガスの分圧比を単位「％」で表し、縦軸は、元素濃度を単位「原子％」で表す。なお、元素濃度は、ＸＰＳ分析により各元素に起因するピークの面積強度を求め、Physical Electronics, Inc.の推奨する感度計数を用いて算出した。
窒素ガス分圧比が３３％以上のとき、ＴｉとＮとの濃度比がほぼ１：１であり、化学量論的組成比に近いＴｉＮが形成されていることがわかる。この結果は、Ｘ線回折パターンによる評価結果、及び抵抗率による評価結果と整合する。窒素ガス分圧比が１７％のとき、Ｎ濃度が約８原子％まで低下している。このように、化学量論的組成比に比べて窒素が少量になっているため、柱状構造を持つＴｉＮ結晶が形成されないと考えられる。
図７Ａに、ＭＩＭキャパシタ構造を持つ３種類の試料のＴＤＤＢ試験結果を示す。横軸は、経過時間を対数目盛りで表し、縦軸は累積故障率を単位「％」で表す。
図７Ｂ〜図７Ｄに、それぞれ３つの試料の断面構造を示す。いずれの試料においても、誘電体膜は、厚さ４０ｎｍのＳｉＮ膜であり、上部電極は、厚さ１００ｎｍのＴｉＮ膜である。図７Ｂに示した試料の下部電極は、厚さ１５０ｎｍの柱状構造の多結晶ＴｉＮ膜である。図７Ｃに示した試料の下部電極は、厚さ２００ｎｍのＡｌ膜と、厚さ１０ｎｍの柱状構造の多結晶ＴｉＮ膜との２層構造を有する。図７Ｄに示した試料の下部電極は、厚さ２００ｎｍのＡｌ膜と、厚さ５０ｎｍの非晶質または微結晶ＴｉＮ膜との２層構造を有する。
図７Ａに示した符号７Ｂ〜７Ｄで示された測定結果は、それぞれ図７Ｂ〜図７Ｄの試料のものである。図７Ｂ及び図７Ｃの試料の測定結果から、ＴｉＮ膜の厚さを１０ｎｍまで薄くすることにより、寿命が一桁程度長くなることがわかる。これは、ＴｉＮ膜を薄くしたことにより、柱状の結晶粒の成長が抑制され、ＴｉＮ膜の表面のラフネスが低減したためと考えられる。
図７Ｄの試料のように、下部電極のＴｉＮ膜を非晶質または微結晶にすると、その厚さが５０ｎｍであっても、図７Ｃの試料と同等以上の寿命が得られる。これは、下部電極のＴｉＮ膜を非晶質または微結晶にしたことにより、その表面の粗度が低減されているためである。
図８Ａに、ＭＩＭキャパシタ構造を有する２つの試料Ｐ及びＱの耐圧測定結果を示す。横軸は、印加電圧を線形目盛りで表し、縦軸は、累積故障率を単位「％」で表す。
図８Ｂに、試料Ｐ及びＱの断面構造を示す。下部電極は、厚さ１５０ｎｍのＡｌ膜と、厚さ５０ｎｍのＴｉＮ膜との２層構造を有する。誘電体膜は、厚さ４０ｎｍのＳｉＮ膜で構成される。上部電極は、厚さ１００ｎｍのＴｉＮ膜で構成される。試料Ｐにおいては、下部電極のＴｉＮ膜形成時のスパッタガスであるＡｒ及びＮ２の流量を、それぞれ２８ｓｃｃｍ及び８５ｓｃｃｍとした。すなわち、窒素ガスの分圧比は約７５％である。試料Ｑにおいては、下部電極のＴｉＮ膜形成時のスパッタガスであるＡｒ及びＮ２の流量を、それぞれ２８ｓｃｃｍ及び４０ｓｃｃｍとした。すなわち、窒素ガスの分圧比は約５９％である。
図８Ａの符号Ｐ及びＱで示された測定結果は、それぞれ試料Ｐ及びＱのものである。下部電極のＴｉＮ膜形成時の窒素ガスの分圧を低くすることによって、耐圧が高くなっていることが分かる。これは、下部電極のＴｉＮ膜の表面の粗度が低減されたためである。
図９に、ＴｉＮ膜の厚さの異なる３つの試料Ｒ、Ｓ、Ｔ、及びＴｉ膜が形成された試料ＵのＸ線回折パターンを示す。いずれの試料においても、ＴｉＮ膜は、スパッタガスであるＡｒ及びＮ２の流量を、それぞれ１００ｓｃｃｍ及び２０ｓｃｃｍとして成膜した。試料ＵのＴｉ膜は、スパッタガスであるＡｒの流量を１００ｓｃｃｍとして成膜した。試料Ｒ、Ｓ、ＴのＴｉＮ膜の厚さは、それぞれ２５ｎｍ、５０ｎｍ、１００ｎｍである。
ＴｉＮ膜が厚くなるに従って、Ｔｉの（２００）面及び（１０１）面に起因するピークの近傍に、ブロードなピークが現れる。ＴｉＮ膜の厚さが２５ｎｍのときは、ほとんどピークが見られない。このことから、厚さが２５ｎｍ程度の時には、結晶化が殆ど進んでおらず、非晶質の状態であると考えられる。
下部電極の表層部を構成するＴｉＮ膜の表面の粗度を低減させるためには、このＴｉＮ膜をなるべく薄くすることが好ましい。図７Ａ〜図７Ｄを参照して説明したように、ＴｉＮ膜を非晶質または微結晶にすることにより、厚さを５０ｎｍにしても、十分な寿命が確保される。このことから、ＴｉＮ膜の厚さが５０ｎｍ以下の範囲で、十分な寿命が確保できると考えられる。
図１Ｇに示したＴｉＮからなる第２の下部電極２２ａは、誘電体膜２３ａを貫通するビアホール４６ｈを形成する際に、エッチング停止層として機能する。Ａｌからなる第１の下部電極２１ａは、誘電体膜２３ａのエッチング条件において、十分なエッチング耐性を有しない。このため、第２の下部電極２２ａが薄すぎると、ビアホールの底面を下部電極２１ａまたは２２ａで停止させることが困難になる。ビアホールを、第２の下部電極２２ａで再現性よく停止させるために、第２の下部電極２２ａの厚さを、２０ｎｍ以上にすることが好ましい。
また、ＴｉＮ膜中の窒素濃度が低下し、その組成が純粋なＴｉに近づくと、誘電体膜２３ａにビアホールを形成する際のエッチング条件におけるエッチング耐性が低下してしまう。図６に示した窒素濃度８原子％のＴｉＮ膜で、十分なエッチング耐性が確保できることが確認されている。エッチング耐性の観点から、ＴｉＮ膜中の窒素濃度を８原子％以上にすることが好ましい。
さらに、図１Ｈにおいて、第２の下部電極２２ａは、第１の下部電極２１ａ内のＡｌ原子と、導電プラグ４６内のＷ原子との相互拡散を防止するバリア膜としても機能する。
上記実施例では、ＭＩＭキャパシタの下部電極の表層部（第２の下部電極２２ａ）に、純粋なＴｉと、化学量論的組成比を持つＴｉＮとの中間的な性質を持つＴｉＮ膜を採用している。これにより、化学量論的組成比を持つＴｉＮを採用する場合に比べて、下部電極の表面の粗度を低減させることができる。さらに、下部電極にＴｉを採用する場合に比べて、十分なエッチング耐性及びバリア性を確保することができる。
上記実施例では、下部電極のＴｉＮ膜の上に、表面の平坦化のための別の材料からなる膜を堆積させる必要がない。また、表面を平坦化するためのＣＭＰやエッチバック等を行う必要もない。
また、上記実施例では、第２の下部電極２２ａにＴｉとＮとを含む金属を用いたが、その他の非晶質または微結晶の金属を用いてもよい。非晶質または微結晶の金属を用いることにより、多結晶の金属を用いる場合に比べて、表面のラフネスを低減させることができる。また、上記実施例では、第１の下部電極２１ａにＡｌを用いた。第１の下部電極２１ａは、ＭＩＭキャパシタ２５の下部電極の抵抗を低減させる機能を持つ。従って、第１の下部電極２１ａに、第２の下部電極２２ａよりも抵抗率の低いＡｌ以外の導電材料を用いてもよい。
なお、上部電極２４ａのＴｉＮは、非晶質または微結晶である必要はなく、柱状構造を有する多結晶であってもよい。また、上部電極２４ａに、ＴｉＮ以外の導電材料を用いてもよい。誘電体膜２３ａには、ＳｉＮ以外の誘電体材料を用いてもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
（１Ａ）及び（１Ｂ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｃ）〜（１Ｅ）は、実施例による半導体装置の製造途中段階における断面図である。 （１Ｆ）及び（１Ｇ）は、実施例による半導体装置の製造途中段階における断面図であり、（１Ｈ）は、実施例による半導体装置の断面図である。 スパッタガス中のＡｒとＮ２との分圧比を異ならせてＴｉＮ膜及びＴｉ膜を形成した試料Ａ〜ＦのＳＥＭ写真である。 試料Ａ〜ＦのＴｉＮ膜及びＴｉ膜の算術平均粗さ及び二乗平均平方根粗さの測定結果を示すグラフである。 試料Ａ〜ＦのＸ線回折パターンを示すグラフである。 試料Ａ〜ＦのＴｉＮ膜及びＴｉ膜の抵抗率の測定結果を示すグラフである。 スパッタガス中の窒素の分圧比を異ならせてＴｉＮを作製した複数の試料のＴｉＮ膜中の元素濃度の測定結果を示すグラフである。 （７Ａ）は、ＭＩＭキャパシタ構造を有する３つの試料のＴＤＤＢ特性の測定結果を示すグラフであり、（７Ｂ）〜（７Ｄ）は、３つの試料の断面図である。 （８Ａ）は、ＭＩＭキャパシタ構造を有する２つの試料の耐圧試験結果を示すグラフであり、（８Ｂ）は、測定対象の試料の断面図である。 ＴｉＮ膜の厚さを異ならせた３つの試料、及びＴｉ膜を形成した試料のＸ線回折パターンを示すグラフである。
符号の説明
１０ 半導体基板
１１ 素子分離絶縁膜
１２ ＭＯＳトランジスタ
１５ 多層配線層
１７ 配線
２０ 酸化シリコン膜
２１ 第１の下部電極膜
２１ａ 第１の下部電極
２２ 第２の下部電極膜
２２ａ 第２の下部電極
２３、２３ａ 誘電体膜
２４ 上部電極膜
２４ａ 上部電極
２５ ＭＩＭキャパシタ
３０ レジストパターン
３５ 被覆膜
３６ レジストパターン
４０ 層間絶縁膜
４５、４６、４７ 導電プラグ
５０、５１、５２ 配線

Claims (6)

  1. 半導体基板と、
    前記半導体基板の上に配置され、少なくとも表層部が非晶質または微結晶の金属で形成された下部電極、該下部電極の上に配置された誘電体膜、及び該誘電体膜の上に配置された上部電極を含む薄膜キャパシタと
    を有する半導体装置。
  2. 前記下部電極が、前記半導体基板側の第１の下部電極と、前記誘電体膜に接する第２の下部電極とを含み、該第２の下部電極が、ＴｉとＮとを含む金属で形成され、その厚さが５０ｎｍ以下であり、前記第１の下部電極が、該第２の下部電極よりも低抵抗の材料で形成されている請求項１に記載の半導体装置。
  3. 前記第２の下部電極膜の窒素濃度が、８原子％〜３５原子％の範囲内である請求項２に記載の半導体装置。
  4. 半導体基板の上に、導電材料からなる第１の下部電極膜を形成する工程と、
    前記第１の下部電極膜の上に、ＴｉとＮとを含む金属からなる第２の下部電極膜を、非晶質または微結晶になる条件で形成する工程と、
    前記第２の下部電極膜の上に、誘電体膜を形成する工程と、
    前記誘電体膜の上に、導電材料からなる上部電極膜を形成する工程と
    を有する薄膜キャパシタの製造方法。
  5. 前記第２の下部電極膜を、Ｔｉのターゲットを用い、スパッタガスとして、Ａｒと窒素とを用い、スパッタガスの全流量に対する窒素ガスの流量の比を３０％以下にして、反応性スパッタリングにより形成する請求項４に記載の薄膜キャパシタの製造方法。
  6. 前記第２の下部電極膜の厚さが５０ｎｍ以下になるように該第２の下部電極膜を形成する請求項４または５に記載の薄膜キャパシタの製造方法。
JP2008159093A 2008-06-18 2008-06-18 半導体装置、及び薄膜キャパシタの製造方法 Withdrawn JP2010003742A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008159093A JP2010003742A (ja) 2008-06-18 2008-06-18 半導体装置、及び薄膜キャパシタの製造方法
US12/366,015 US20090316332A1 (en) 2008-06-18 2009-02-05 Semiconductor device containing thin film capacitor and manufacture method for thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008159093A JP2010003742A (ja) 2008-06-18 2008-06-18 半導体装置、及び薄膜キャパシタの製造方法

Publications (1)

Publication Number Publication Date
JP2010003742A true JP2010003742A (ja) 2010-01-07

Family

ID=41431033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159093A Withdrawn JP2010003742A (ja) 2008-06-18 2008-06-18 半導体装置、及び薄膜キャパシタの製造方法

Country Status (2)

Country Link
US (1) US20090316332A1 (ja)
JP (1) JP2010003742A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368176B2 (en) 2010-06-10 2013-02-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2016502268A (ja) * 2012-11-12 2016-01-21 オレゴン ステイト ユニバーシティ アモルファス金属薄膜非線形抵抗器
JP2018121090A (ja) * 2018-05-15 2018-08-02 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278159A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置、下層配線設計装置、下層配線設計方法およびコンピュータプログラム
US9257496B2 (en) * 2013-01-16 2016-02-09 United Microelectronics Corporation Method of fabricating capacitor structure
US20150214480A1 (en) * 2014-01-28 2015-07-30 Winbond Electronics Corp. Resistive random-access memory and method for fabricating the same
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof
CN113394341A (zh) 2020-03-13 2021-09-14 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689806B2 (ja) * 2000-09-28 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2002131506A (ja) * 2000-10-20 2002-05-09 Sony Corp 反射防止体及び陰極線管
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
CN100377357C (zh) * 2003-10-22 2008-03-26 松下电器产业株式会社 半导体装置及其制造方法
KR100685616B1 (ko) * 2004-05-20 2007-02-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
US7235471B2 (en) * 2004-05-26 2007-06-26 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a silicide layer
KR100630689B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 트렌치형 ｍｉｍ 커패시터를 구비한 반도체 소자의 제조 방법
KR100684433B1 (ko) * 2004-12-22 2007-02-16 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4833650B2 (ja) * 2005-12-08 2011-12-07 パナソニック株式会社 半導体装置及びその製造方法
KR100652298B1 (ko) * 2005-12-28 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
JP4977400B2 (ja) * 2006-05-09 2012-07-18 日本電気株式会社 半導体装置及びその製造方法
JP4972349B2 (ja) * 2006-06-29 2012-07-11 株式会社日立製作所 半導体装置の製造方法
JP2008118233A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 移相器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368176B2 (en) 2010-06-10 2013-02-05 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US8946044B2 (en) 2010-06-10 2015-02-03 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2016502268A (ja) * 2012-11-12 2016-01-21 オレゴン ステイト ユニバーシティ アモルファス金属薄膜非線形抵抗器
JP2018121090A (ja) * 2018-05-15 2018-08-02 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20090316332A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
JP2010003742A (ja) 半導体装置、及び薄膜キャパシタの製造方法
JP4963021B2 (ja) 半導体構造
TWI401745B (zh) Semiconductor device and manufacturing method thereof
KR100714765B1 (ko) Ｏ ｔｃｒ을 지닌 박막 레지스터의 제조 방법
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
JP2002524859A (ja) 三元窒化物−炭化物バリア層
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2010199601A (ja) 半導体装置
CN103972208A (zh) 用于改进的沉积选择性的保护层
US8570706B2 (en) Tantalum-based electrode stack
JP4703349B2 (ja) アモルファス膜の成膜方法
US20120244676A1 (en) Semiconducture structure and method of forming the semiconductor structure that provides two individual resistors or a capacitor
TW440937B (en) Iridium conductive electrode/barrier structure and method for same
JP2006005305A (ja) 半導体装置及びその製造方法
JP5930416B2 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP2008098521A (ja) 半導体装置及び半導体装置の製造方法
WO2006093023A1 (ja) 半導体装置及びその製造方法
JP2016192510A (ja) 抵抗変化素子およびその形成方法
TWI409882B (zh) 半導體裝置及其製造方法
US9455393B1 (en) Low temperature deposition of low loss dielectric layers in superconducting circuits
TWI292594B (en) Semiconductor technology process for producing a conductive layer
JP2010010372A (ja) 電子装置及びその製造方法
JP2003174092A (ja) 半導体装置及びその製造方法
JP5269112B2 (ja) アモルファス膜を備える半導体装置、及び半導体装置の製造方法
JP2004363151A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110810