KR100714765B1 - Ｏ ｔｃｒ을 지닌 박막 레지스터의 제조 방법 - Google Patents

Abstract

본 발명은 실질적으로 0인 TCR을 갖는 박막 레지스터 뿐만 아니라 이것을 제조하는 방법에 관한 것이다. 상기 박막 레지스터는 서로 위에 위치한 2개 이상의 레지스터 물질을 포함한다. 각각의 레지스터 물질은 박막 레지스터의 비저항의 유효 온도 계수가 실질적으로 0 ppm/℃이도록 비저항의 상이한 온도 계수를 갖는다. 상기 박막 레지스터는 상호연결 구조체 내로 집접화될 수 있거나, 또는 금속-절연체-금속 커패시터(MIPCAP: metal-insulator-metal capacitor)와 집적화될 수 있다.

Description

Ｏ ＴＣＲ을 지닌 박막 레지스터의 제조 방법{METHOD OF FABRICATION OF THIN FILM RESISTOR WITH 0 TCR}

본 발명은 반도체 디바이스 제조 공정, 및 보다 구체적으로 실질적으로 제로 "0"인 비저항의 온도 계수(TCR: temperature cofficient of resistivity)를 갖는 박막 레지스터(thin film resistor)를 제조하는 방법에 관한 것이다. 또한, 본 발명은 본 발명의 박막 레지스터를 상호연결 구조체(interconnect structure) 및/또는 금속-절연체-금속 커패시터(MIMCAP: metal-insulaltor-metal capacitor)와 집적화시키는 방법에 관한 것이다.

반도체 집적 회로(IC)에서는 IC의 다른 전자 부품의 저항을 제어하는 데 레지스터를 사용할 수 있다. 해당 기술 분야의 당업자에게 공지되어 있는 바와 같이, 레지스터의 저항, R은 레지스터의 길이, L 및 레지스터의 단면적의 역수, 1/A에 비례하고, 여기서 L 및 A는 전류의 방향에서 측정한다. 따라서, 레지스터의 저항에 대한 기본 방정식은 R = L/A이며, 여기서 R, L 및 A는 상기 정의한 바와 같다.

종래 기술의 레지스터는 전형적으로 도핑 처리된 폴리실리콘(polysilicon)으로 구성되어 있다. 반도체 디바이스의 집적화가 증가함에 따라, 반도체 IC 내부의 각 부품은 동등하거나 보다 우수한 전기 특성을 제공해야 한다. 따라서, 크기축소된(downscaled) 레지스터는 사용 중 크게 변동하지 않는 일정한 저항 값을 제공해야 한다. 그러나, 폴리실리콘의 특성으로 인하여, 도핑 처리된 폴리실리콘으로 구성된 종래 기술의 레지스터는 제한된 공간 내에서 제한된 저항만을 제공할 수 있다. 따라서, 폴리실리콘 레지스터를 이용하여 상대적으로 높은 저항을 제공하는 공정은 고도로 집적화된 반도체 디바이스의 설계 및 제조시 문제가 된다.

최근, 도핑 처리된 폴리실리콘 레지스터는 폴리실리콘의 것보다 더 높은 비저항(resitivity)을 보유하는 물질로 구성되는 단일 박막 레지스터로 대체되고 있다. 그러한 보다 높은 비저항 물질의 예로는 TiN 및 TaN를 들 수 있지만, 이에 국한되는 것은 아니다. 36% N₂를 함유하는 질화탄탈륨, TaN은 대부분 반도체 디바이스의 BEOL(back-end-of-line)에서 현재 통용되고 있는 물질이다. 보다 높은 비저항 물질을 사용하여 우수한 레지스터를 제조할 수 있긴 하지만, 그 물질은 전형적으로 약 -600℃ ppm/℃와 유사한 비저항의 매우 높은 온도 계수, 즉 TCR를 나타낸다. 저항 및 온도의 정규화된 제1 도함수인 TCR은 레지스터의 성능을 측정할 수 있는 적당한 수단을 제공한다.

종래 기술의 단일 박막 레지스터의 고 TCR 값으로 인하여, 그러한 레지스터의 저항은 약 85℃의 정상 조작 온도에서 레지스터를 사용할 경우 크게 변동하는 경향이 있는데, 이 저항 변동은 고성능 반도체 IC 디바이스의 성능을 방해한다. 예를 들면, 50 ohm의 비저항을 갖는 레지스터를 반도체 IC에서 제공되는 경우, 그 레지스터의 고 TCR은, 레지스터가 사용되어 줄열 가열(Joule heating)을 통해 가열됨에 따라, 소정의 저항 50 ohm로부터 15% 내지 20% 만큼 저항을 크게 변하게 할 수 있다. 이와 같이, 50 ohm 레지스터는 작동하도록 의도된 저항 값에서 작동하지 않는다.

상기 언급한 기술 수준의 측면에서 보면, 실질적으로 0인 TCR 값 및 표적화된 면저항(targeted sheet resistance)을 갖는 신규한 개선된 레지스터를 구비하고자 하는 필요성이 여전히 지속되고 있다. "실질적으로 제로"라는 용어는 본 발명에서 제로로부터 ± 50 ppm/℃인 TCR 값을 의미하는 데 사용된다.

발명의 개요

본 발명의 목적은 사용 중에 저항의 변동을 거의 나타내지 않거나 전혀 나타내지 않는, 표적화된 면저항을 갖는 박막 레지스터를 제공하는 데 있다.

본 발명의 추가 목적은 종래의 단일 박막 레지스터보다 0 ppm/℃에 더 근접한 비저항의 온도 계수, 즉 TCR을 갖는 박막 레지스터를 제공하는 데 있다.

본 발명의 다른 추가 목적은 전체 저항이 평형한 상태로 접속되어 있는 2개 이상의 레지스터에 동등한 박막 레지스터를 제공하는 데 있다.

본 발명의 또다른 추가 목적은 0 ppm/℃에 근접한 TCR 및 소정의 면저항을 표적화하면서, 상호연결 구조체의 상호연결 레벨 중 하나 내에 직접 집적화될 수 있는 박막 레지스터를 제공하는 데 있다.

본 발명의 또다른 추가 목적은 0 ppm/℃에 근접한 TCR 및 소정의 면저항을 표적화하면서, 상호연결 수단으로서 금속 바이어스를 사용하여 상호연결 구조체의 다양한 배선 레벨에 상호접속될 수 있는 박막 레지스터를 제공하는 데 있다.

본 발명의 또다른 추가 목적은 동일 상호연결 레벨에서 금속-절연체-금속 커패시터(MIMCAP)와 집적화될 수 있는, 0 ppm/℃에 근접한 TCR 및 표적화된 면저항을 보유하는 박막 레지스터를 제공하는 데 있다.

이들 목적 및 이점과 다른 목적 및 이점은 실질적으로 0인 TCR을 갖는 박막 레지스터를 제공함으로써 본 발명에서 달성된다. 상기 언급한 바와 같이, "실질적으로 제로"라는 용어는 용어 TCR과 병용하여 사용할 경우 0 ppm/℃로부터 ± 50 ppm/℃ 내에 속하는 TCR 값을 의미한다. "박막 레지스터"라는 용어는 전체 두께가 약 1000 Å 미만인 레지스터를 의미한다.

구체적으로 그리고 보다 넓은 의미의 용어로서, 본 발명의 박막 레지스터는 서로 위에 위치한 2개 이상의 레지스터 물질을 포함하며, 각각의 레지스터 물질은 비저항의 상이한 온도 계수를 보유하고, 여기서 비저항의 상이한 온도 계수는 실질적으로 0 ppm/℃인 비저항의 유효 온도 계수(effective temperature coefficient of resistivity)를 제공한다.

본 발명의 박막 레지스터의 전체 저항 및 비저항의 유효 온도 계수는 레지스터 물질의 개별 TCR 및 저항 값의 합을 기초로 하지 않는다. 대신, TCR_eff/R_eff는 박막 레지스터 내에 존재하는 각각의 레지스터 물질에 대한 개별(TCR/R)의 합이며, 여기서 (1/R_eff)은 박막 레지스터 내에 존재하는 각각의 레지스터 물질에 대한 개별 (1/R)의 합에 의해 주어진다. 예를 들면, 2개의 레지스터 물질을 함유하는 레지스터의 경우, 형성된 이중층 박막 레지스터의 유효 TCR은 다음의 방정식, TCR_eff/R_eff = (TCR1/R1) + (TCR2/R2)이고, 여기서 1/R_eff = (1/R1) + (1/R2)이다.

선택되고 표적화된 면저항은 선택되고 표적화된 값을 제공하는 면저항을 보유하는 적당한 레지스터 물질을 선택함으로써 본 발명의 박막 레지스터에 구비될 수 있다. 본 발명의 박막 레지스터는 절연 물질의 최외곽 에지가 2개 이상의 레지스터 물질의 최외곽 에지를 초과하여 연장되지 않는 레지스터 물질의 일부들 사이에 위치한 절연 물질을 포함할 수 있다. 이 절연 물질은 상부에 놓인 레지스터 물질들 간의 계면 저항을 감소시킬 뿐만 아니라 상부 레지스터 물질의 형태를 보존하기 위해서 본 발명에 사용할 수 있다.

박막 레지스터가 하나 위에 또하나의 방식으로 적층된 다수의 레지스터 물질을 포함할 수 있긴 하지만, 본 발명에서는 2개의 레지스터 물질, RM1 및 RM2를 포함하는 박막 레지스터를 제공하는 것이 바람직하다. 본 발명의 이러한 실시양태에서, RM1은 RM2의 TCR 값(TCR2)과는 상이한 TCR 값(TCR1)을 보유하고, 이중층 레지스터의 유효 TCR은 실질적으로 0 ppm/℃이다.

본 발명의 박막 레지스터는 상호연결 구조체 내에 집적화될 수 있거나, 또는 동일 상호연결 레벨에서 MIMCAP와 집적화될 수 있다. MIMCAP 집적화에서는 하부 대부분 레지스터 물질은 또한 MIMCAP의 하부 평판 전극이고, 한편 상부 대부분 레지스터 물질은 또한 MIMCAP의 상부 평판 전극이다.

본 발명의 또다른 양태는 상기 언급한 본 발명의 박막 레지스터의 제조 방법에 관한 것이다. 구체적으로 그리고 보다 넓은 용어로서, 본 발명의 박막 레지스터는

- 서로 위로 2개 이상의 레지스터 물질을 형성시키는 단계로서, 각각의 레지스터 물질은 비저항의 상이한 온도 계수를 보유하고, 여기서 비저항의 상이한 온도 계수는 실질적으로 0 ppm/℃인 비저항의 유효 온도 계수를 제공하는 것인 단계, 및

- 2개 이상의 레지스터 물질을 패턴화하여 선택된 치수를 갖는 박막 레지스터를 제공하는 단계

를 포함하는 방법으로 제조한다.

이어서, 단일 또는 이중 다마센 공정(single 또는 dual damascene process)을 이용하여 박막 레지스터를 중간 금속 레벨에 접속시키고 활성 디바이스 및 바이어스에 접속시킬 수 있다.

또한, 본 발명은 본 발명의 박막 레지스터와 MIMCAP를 집적화시키는 방법을 포함한다. 본 발명의 이러한 양태는

- 비저항의 제1 온도 계수를 갖는 제1 레지스터 물질을 기판의 표면 상에 형성시키는 단계,

- 제1 레지스터 물질의 정상에 절연 물질을 형성시키는 단계,

- 절연 물질을 패턴화하여 제1 레지스터 물질의 일부 상에 적어도 커패시터 유전체를 제공하는 단계,

- 제1 레지스터 물질 및 커패시터 유전체 위로 비저항의 제1 온도 계수와 상이한 비저항의 제2 온도 계수를 갖는 제2 레지스터 물질을 형성시키는 단계로서, 단 비저항의 제1 온도 계수와 비저항의 제2 온도 계수는 실질적으로 0 ppm/℃인 비저항의 유효 온도 계수를 제공해야 하는 것인 단계, 및

- 제1 레지스터 물질 및 제2 레지스터 물질을 패턴화하여 박막 레지스터 및 커패시터를 제공하는 단계로서, 상기 커패시터는 적어도 커패시터 유전체를 포함하는 것인 단계

를 포함한다.

도면의 간단한 설명

도 1a 내지 1d는 실질적으로 0인 TCR을 갖는 박막 레지스터를 제조하기 위해서 본 발명에 이용되는 기본 공정처리 단계들을 예시하고 있는 (단면을 통한) 대표적인 도면이다.

도 2a 내지 도 2f는 도 1a 내지 1d에서 예시된 박막 레지스터 공정처리 흐름도가 상호연결 구조체 내에 집적화되어 있는 본 발명의 실시양태를 예시하는 (단면을 통한) 대표적인 도면이다. 또한, 상기 상호연결 구조체는 동일한 상호연결 레벨에서 MIMCAP를 포함한다.

발명의 상세한 설명

이하, 실질적으로 0인 TCR을 갖는 박막 레지스터를 제공하는 본 발명은 본 출원에 첨부되어 있는 도면을 참조하여 보다 상세히 설명할 것이다. 첨부된 도면에서, 유사 요소 및 상응하는 요소는 유사 참조 번호로 표시한다. 도면이 2개의 레지스터 물질의 존재에 대하여 도시하고 있긴 하지만, 본 발명은 단지 2개의 층만을 보유하는 레지스터에 국한되지 않는다. 대신, 본 발명은 하나 위에 또 하나의 방식으로 다수의 레지스터 물질을 형성하는 경우 동일하게 잘 실시되며, 여기서 다양한 레지스터 물질 층의 TCR 값은 실질적으로 0인 TCR이다. 상기 설명한 바와 같이, 본 발명은 실질적으로 0인 TCR를 보유하는 박막 레지스터를 제공한다. 본 발명의 박막 레지스터는 서로 위에 위치한 2개 이상의 레지스터 물질을 포함한다. 각각의 레지스터 물질은 실질적으로 0 ppm/℃인 비저항의 유효 온도 계수를 제공하는 비저항의 상이한 온도 계수를 보유한다. 이하, 본 발명의 박막 레지스터를 형성시키는 방법은 도 1a 내지 도 1d를 참조하여 보다 상세히 설명한다.

구체적으로, 도 1a는 기판(10)의 표면 상에 제1 레지스터 물질(12)을 형성시킨 후 제조한 개시 구조체를 예시한 것이다. 기판(10)은 상호연결 구조체 내에 전형적으로 존재하는 임의의 반도체 물질 또는 임의의 유전체 물질을 포함한다. 상기 유전체 물질은 상호연결 구조체의 하드 마스크, 레벨간(interlevel) 유전체 또는 레벨내(intralevel) 유전체로서 작용할 수 있다.

기판(10)에 적합한 반도체 물질의 예로는 Si, SiGe, SiC, SiGeC, Ge, GaAs, InAs, InP, 기타 모든 III/IV 화합물 반도체 뿐만 아니라 층상화된 반도체, 예컨대 절연체 상의 규소(SOI: silicon-on-insulator) 또는 절연체 상의 SiGe(SGOI: SiGe-on-insulator)를 들 수 있지만, 이에 국한되는 것은 아니다. 기판(10)에 적합한 유전체 물질의 예로는 다공성 또는 비다공성 무기 및/또는 유기 유전체를 들 수 있지만, 이에 국한되는 것은 아니다. 따라서, 유전체 물질은 SiN, SiO₂, 폴리이미드 중합체, 실록산 중합체, 실세스퀴녹산 중합체, 다이아몬드 유사 탄소 물질, 플루오르화 다이아몬드 유사 탄소 물질, 및 이들의 조합물 및 다층으로 구성될 수 있다.

기판(10)은 다양한 디바이스 영역, 절연 영역, 및/또는 배선 영역을 포함할 수 있다. 이러한 다양한 영역은 도 1a에 예시되어 있지 않지만, 그럼에도 불구하고 기판(10) 내에 또는 상에 포함되어 있다는 것을 해석되어야 한다. 기판(10)은 단결정 또는 다결정일 수 있고, 해당 기술 분야의 당업자에게 잘 알려져 있는 다양한 기법을 이용하여 형성시킬 수 있다.

제1 레지스터 물질(12)은 예를 들면 스퍼터링, 도금, 증발, 화학 증착(CVD), 플라즈마 강화형 화학 증착(PECVD), 화학 용액 침착, 원자 층 침착 및 다른 유사 침착 공정과 같은 침착 공정을 이용함으로써 기판(10)의 표면 상에 형성시킨다. 제1 레지스터 물질(12)은 침착후 두께가 약 50Å 내지 약 1000Å인 것이 전형적이고, 두께가 약 50Å 내지 약 500Å인 것이 매우 바람직하다.

제1 레지스터 물질(12)은 Ta, TaN, Ti, TiN, W, WN, 및 다른 유사 레지스터 물질을 포함할 수 있다. 제1 레지스터 물질(12)은 제1 면저항 값 및 제1 TCR 값을 보유한다. TCR 값은 사용된 레지스터 물질의 종류에 따라 좌우되어 양 또는 음일 수 있고, 또한 면저항은 사용된 물질의 종류 뿐만 아니라 그 물질의 길이 및 면적에 따라 좌우된다.

이어서, 임의의 절연 물질(14)은 제1 레지스터 물질(12)의 상부 노출 표면 상에 형성시킨 후, 패턴화하여 예를 들면 도 1b에 도시된 구조체를 제공할 수 있다. 상기 임의의 절연 물질(14)은 산화물, 질화물, 옥시질화물 또는 다층을 비롯한 이들의 조합물을 포함할 수 있으며, 침착 공정, 예컨대 CVD, PECVD, 화학 용액 침착, 원자 층 침착 및 다른 유사 침착 공정에 의해 형성시킨다. 대안으로, 임의의 절연 물질(14)은 산화, 질화 또는 옥시질화에 의해 형성시킬 수 있다. 본 발명에 사용된 매우 바람직한 임의의 절연 물질(14)이 SiN이다.

존재한 경우, 임의의 절연 물질(14)은 두께가 약 50Å 내지 약 500Å이고, 상기 두께가 약 100Å 내지 약 300Å인 것이 매우 바람직하다. 임의의 절연 물질(14)은 제1 레지스터 물질(12)과 그 위에 위치한 제2 레지스터 물질(16) 사이에서 임의의 금속간 형성(intermetallic formation)을 최소화하는데, 이는 이하에서 보다 상세히 설명되어 있다. 또한, 위에 위치한 제2 레지스터 물질(16)은 또다른 레지스터 물질 대신에 유전체 물질 위로 형성되어 있기 때문에, 위에 위치한 제2 레지스터 물질(16)의 형태(morphology) 및 전기 특성은 그 고유 값, 즉 단일 막 값과 유사할 것으로 예상된다.

제1 레지스터 물질(12)의 정상에 임의의 절연 물질(14)을 형성시킨 후, 그 임의의 절연 물질(14)은 패턴화하여 도 1b에 도시된 구조체를 제공한다. 임의의 절연 물질(14)의 패턴화 공정은 리쏘그래피 단계를 이용하여 수행하고, 이어서 에칭단계를 수행한다. 그 리쏘그래피 단계는 임의의 절연 물질(14)의 표면에 (도시되어 있지 않는) 포토레지스트를 도포하는 과정, 이 포토레지스트를 소정 패턴의 방사선에 노출시키는 과정, 및 그 패턴을 종래의 레지스트 현상액에 의해 포토레지스트 내로 현상하는 과정을 포함한다. 이어서, 상기 패턴은 습식 에칭 공정, 건식 에칭 공정 또는 이들의 임의 조합 공정을 포함하는 에칭 단계에 의해 임의의 절연 물질(14)로 전사시킨다. 패턴 전사 후, 포토레지스트는 해당 기술 분야의 당업자에게 잘 알려져 있는 종래의 포토레지스트 박리 공정을 이용하여 제거한다.

도 1a 또는 도 1b에 도시된 구조체에서, 제2 레지스터 물질(16)은 노출 표면, 즉 제1 레지스터 물질(12)의 노출 표면 및 임의의 절연 물질(14)의 노출 표면에, 제1 레지스터 물질(12)의 형성시 사용된 동일하거나 상이한 침착 공정을 이용하여 도포한다. 도 1c는 제2 레지스터 물질(16)이 도 1b에 도시된 구조체의 정상에 형성되어 있는 예시적인 예를 제공한다.

제2 레지스터 물질(16)은 침착후 두께가 약 50Å 내지 약 1000Å인 것이 전형적이고, 두께가 약 50Å 내지 약 500Å인 것이 매우 바람직하다. 제2 레지스터 물질(16)은 Ta, TaN, Ti, TiN, W, WN, 및 다른 유사 레지스터 물질을 포함할 수 있으며, 단 제2 레지스터 물질(16)은 제1 레지스터 물질(12)과는 상이해야 한다. 상기 제2 레지스터 물질(16)은 제2 면저항 값 및 제2 TCR 값을 보유하고, 이들 값은 모두 제1 레지스터 물질(12)과는 상이하다. 제2 TCR 값은 사용된 레지스터 물질의 종류에 따라 좌우되어 양 또는 음일 수 있고, 또한 면저항은 사용된 물질의 종류 뿐만 아니라 그 물질의 길이 및 면적에 따라 좌우된다. 그러나. 제2 TCR 값 및 제1 TCR 값은 실질적으로 0 ppm/℃인 유효 TCR을 제공하도록 선택된다는 점이 보다 중요하다. 다수의 레지스터 물질이 서로 위에 형성되어 있는 실시양태에서, 다층 레지스터의 유효 TCR 값은 실질적으로 0 ppm/℃이다.

본 발명에서 형성될 수 있는 바람직한 레지스터의 예는 제1 레지스터 물질(12)이 면저항 550 ohm/sq 및 TCR -650 ppm/℃를 보유하는 TiN이고, 제2 레지스터 물질(16)이 면저항 180 ohm/sq 및 TCR 290 ppm/℃를 보유하는 TiN인 이중층 레지스터 적층체(stack)이다. 이러한 물질의 조합은 실질적으로 0인 유효 TCR 값을 보유하는 박막 레지스터를 제공한다. 그 구조체의 정상에 제2 레지스터 물질(16)을 형성시킨 후, 리쏘그래피 및 에칭을 비롯한 패턴화 단계는 기판(10)의 표면 상에서 레지스터 물질을 패턴화시키는 데 이용할 수 있다. 본 명세서에 있어서, 임의의 절연 물질(14)가 존재하는 경우, 임의의 절연 물질의 외부 에지(15)는 제1 레지스터 물질(12) 및 제2 레지스터 물질(16)의 외부 에지(13, 17)을 각각 초과하여 연장되지 않는다는 점을 유의해야 한다. 패턴화 후 구조체는 예를 들면 도 1d에 예시되어 있다.

다적층체 박막 레지스터는 레지스터 물질의 침착 단계 및 임의 절연 물질의 형성 단계를 반복함으로써 형성시킬 수 있다. 본 발명의 방법은 기판(10)의 표면 상에서 절연 물질(14)을 사용하거나 사용하지 않고서도 다수의 박막 레지스터를 형성시키는 데 이용할 수 있다. 일부 실시양태에서, 절연 물질을 보유하는 본 발명의 박막 레지스터를 형성시킬 수 있고, 반면에 본 발명의 다른 박막 레지스터는 레지스터 물질들 사이에 절연 물질을 함유하지 않을 수 있다.

도 1a 내지 도 1d를 참조한 상기 설명은 실질적으로 0인 TCR을 보유하는 박막 레지스터의 제조시 이용되는 본 발명의 기본 공정처리 단계를 설명하고 있다. 하기 설명은, 도 2a 내지 2f를 참조하여, 임의의 MIMCAP가 박막 레지스터와 동일한 레벨에서 형성되는 상호연결 구조체 내에 본 발명의 박막 레지스터를 집적화시키는 경우에 이용되는 기본적인 공정처리 단계를 기술한 것이다.

도면이 MIMCAP를 포함한다고 할지라도, 상호연결 구조체는 그것을 동일하게 함유할 필요가 없다는 점을 유의해야 한다. 이러한 실시양태에서, 본 발명의 박막 레지스터는 상호연결 구조체의 상호연결 레벨 중 하나 내에 형성되어 있다. 또한, 하기 설명은 제1 금속 레벨의 정상에 박막 레지스터를 형성시키는 공정에 관한 것임을 유의해야 한다. 제1 금속 레벨 위에 박막을 형성시키는 공정이 제시되어 있긴 하지만, 본 발명은 또한 금속 레벨 중 어느 것이든 그 위에 있는 상호연결 레벨 중 어느 것이든 그 내부에 박막 레지스터를 형성시키는 데 이용할 수 있다.

도 2a는 본 발명의 이러한 실시양태에서 사용될 수 있는 개시 상호연결 구조체(50)를 예시한 것이다. 이 개시 상호연결 구조체(50)는 상부에 형성된 제1 금속 레벨(52)을 보유하는 반도체 기판(10)을 포함한다. 또한, 개시 상호연결 구조체(50)는 제1 금속 레벨(52)의 정상에 있는 에칭 정지 물질(etch stop material)(60) 및 하드 마스크 물질(62)로 구성되어 있는 물질 적층체(58)를 포함할 수도 있다. 이 물질 적층체(58)는 임의적이고, 일부 실시양태에서는 사용할 필요가 없다. 제1 금속 레벨(52)은 유전체(56)와 분리되어 있는 배선 영역(54)을 포함한다.

도 2a에 도시된 개시 상호연결 구조체(50)는 종래의 BEOL, 즉 상호연결 및 해당 기술 분야의 당업자에게 잘 알려져 있는 수단을 이용함으로써 형성시킨다. 구체적으로, 반도체 기판(10)의 표면에는 유전체(56)에 의해 서로 분리되어 있는 배선 영역(54)을 포함하는 금속 레벨(52)을 제공한다. 금속 레벨(52)은 반도체 기판(10)의 선택된 표면 상에서 (침착 공정 및 패턴화 공정에 의해) 먼저 배선 영역(54)을 형성시키고, 이후 반도체 기판(10) 및 배선 영역(54)을 포함하는 전체 구조체 위로 유전체(56)를 형성시킴으로써 형성시킬 수 있다. 평탄화 공정은 실질적으로 동일-평평한(co-planar) 표면을 갖는 구조체를 제공하는 데 이용할 수 있다. 대안으로, 금속 레벨(52)은 반도체 구조체의 정상에 유전체(56)을 먼저 제공하고, 이 유전체(56)를 패턴화하여 배선 영역(54)을 위한 개방부를 제공한 후, 그 개방부를 전도성 물질로 충전하고, 필요한 경우, 그 구조체를 평탄화시킴으로써 형성시킬 수 있다.

금속 레벨(52)을 형성시키는 데 이들 기법 중 임의의 기법을 이용하고 있긴 하지만, 배선 영역(54)은 전형적으로 예를 들어 원소 금속, 금속 합금 또는 금속 규화물을 비롯한 전도성 물질로 구성되어 있다. 배선 영역(54)에 적합한 전도성 물질의 예로는 Cu, Al, Ta, TaN, W 및 합금 또는 이것들의 규화물(silicide)을 들 수 있지만, 이에 국한되는 것이 아니다. 유전체(56)는 다공성일 수 있거나 다공성이 아닐 수 있는 임의의 레벨간 무기 또는 유기 유전체로 구성되어 있다. 그러한 유전체의 예로는 SiO₂가 있다.

금속 레벨(52)을 제공한 후, 임의의 물질 적층체(58)는 종래의 침착 공정을 이용하여 금속 레벨(52)의 정상에 형성시킬 수 있다. 상기 설명한 바와 같이, 물질 적층체(58)는 제1 금속 레벨(52)의 정상에 침착되어 있는, 에칭 정지 물질(60), 예컨대 SiN 및 하드 마스크 물질(62), 예컨대 SiO₂를 포함한다.

다음, 도 2b에 도시되어 있는 바와 같이, 제1 레지스터 물질(12)은 물질 적층체(58)의 정상에 형성시키거나, 또는 물질 적층체가 존재하지 않는 경우, 제1 레지스터 물질(12)은 배선 레벨(52)의 정상에 형성시킨다. 제1 레지스터 물질(12)은 상기 설명한 바와 같이 형성시키고, 상기 설명한 레지스터 물질 중 하나로 구성되어 있다.

이어서, 임의의 절연 물질(14)은 제1 레지스터 물질(12)의 정상에 형성시키고, 이어서 임의의 절연 물질(14)은 패턴화시킨다. 이 패턴화 공정은 MIMCAP가 형성되는 영역에서 절연체 물질(14)로부터 적어도 커패시터 유전체(14')를 형성시키는 데 이용할 수 있다. 도면에서, 임의의 절연 물질(14)은 마찬가지로 박막 레지스터 내에 존재한다. 이로써, 임의의 절연 물질(14) 및 커패시터 유전체(14')를 포함하는 형성된 구조체는 도 2c에 도시되어 있다. 임의의 절연 물질(14)은 MIMCAP가 본 발명의 박막 레지스터와 집적화되어 있는 실시양태에서 필요할 수 있다. 일부 경우, 커패시터 유전체(14')는 임의의 절연 물질(14)과 상이하다. 그러한 실시양태에서는 임의의 절연 물질(14)로부터 분리된 유전체를 임의의 절연 물질(14)과 동시에 침착 및 패턴화시킨다.

다음, 도 2d에 도시되어 있는 바와 같이, 제2 레지스터 물질(16)은 도 2c에 도시된 구조체의 정상에 형성되어 있다. 상기 제2 레지스터 물질(16)은 상기 설명한 특징을 보유하고, 상기 설명한 침착 공정 중 하나를 이용하여 형성시킨다.

이어서, 도 2d에서 도시된 구조체는 에칭 단계를 실시하는데, 이 단계에서는 제1 레지스터 물질(12) 및 제2 레지스터 물질(16)을 에칭 처리하여 적어도 박막 레지스터(64)를 제공한다. 또한, 이 에칭 단계 동안에는 임의의 MIMCAP(66)도 형성시킬 수 있다. 도 2e는 에칭 단계 후 형성된 구조체를 예시한 것이다. 도시되어 있는 바와 같이, 박막 레지스터(64)는 제1 레지스터 물질(12), 임의의 절연 물질(14) 및 제2 레지스터 물질(16)을 포함하고, 반면에 MIMCAP(66)는 제1 레지스터 물질(12), 커패시터 물질(14') 및 제1 레지스터 물질(16)을 포함한다. 도 2e에 도시된 구조체를 제공하는 데 이용되는 그러한 에칭 단계는 건식 에칭 공정, 예컨대 반응성 이온 에칭 공정, 이온빔 에칭 공정, 및 레이저 융삭(lazer ablation) 공정을 포함한다. 또한, 본 발명에서는 다수의 박막 레지스터(64) 및 MIMCAP(66)도 고려된다.

에칭 공정 전에 제2 레지스터 물질(16)의 정상에는 임의의 캡핑 층(구체적으로 도시되어 있지 않음)을 형성시킬 수 있다. 존재하는 경우, 상기 설명한 임의의 캡핑 층은 예를 들면 질화물과 같은 임의의 절연 물질로 구성되어 있다.

다음, 도 2f에 도시되어 있는 바와 같이, 도 2e에 도시된 구조체의 정상에는 유전체(76) 내에 존재하는 라인(72) 및 바이어스(74)를 보유하는 제2 배선 레벨(70)이 형성될 수 있다. 상기 제2 배선 레벨은 해당 기술 분야의 당업자에 잘 알려져 있는 종래의 단일 또는 이중 다마센 공정을 이용하여 형성시킬 수 있다. 라인(72) 및 바이어스(74)는 배선 영역(54)과 같은 동일하거나 상이한 전도성 물질로 구성될 수 있고, 반면에 유전체(76)는 유전체(56)과 같은 동일하거나 상이한 유전체 물질로 구성될 수 있다.

도 2f에 도시되어 있는 바와 같이, 박막 레지스터(64) 및 MIMCAP(66)는 바이어스 및 라인을 통해 다른 배선 레벨에 접속되어 있다. 상기 절차는 반복하여 멀티레벨 상호연결 구조체를 제공할 수 있다.

개시 실험을 기초로 하여, 표적화된 면저항 110 ohn/sq 및 TCR ~ 50 ppm/℃를 보유하는 박막 정밀 레지스터는 본 발명의 방법을 이용하여 제조한다. 구체적으로, 상기 박막 정밀 레지스터는 TiN 및 TaN 막을 순차적으로 침착시킴으로써 제조한다. 특히, 면저항 180 ohm/sq를 갖는 100Å TiN 막을 이산화규소 물질 위로 스퍼터 침착시킨다. 이어서, 면저항 550 ohm/sq를 갖는 100Å TaN 막을 상기 TiN 막 위로 침착시킨다. 이어서, 레지스터 막은 패턴화시키고, 표준 반도체 제조 방법을 이용하여 이중 다마센 인터커넥션에 의해 접속시킨다.

이상, 본 발명을 구체적으로 예시하고 본 발명의 바람직한 실시양태에 대하여 설명하긴 하였지만, 해당 기술 분야의 당업자라면, 전술한 형태 및 세부내용와 기타 형태 및 세부내용은 본 발명의 사상 및 영역으로부터 벗어나는 일 없이 이루어질 수 있다는 점을 이해할 수 있을 것이다. 그러므로, 본 발명은 설명 및 예시된 정확한 형태 및 세부내용에 국한되는 것이 아니라 첨부된 청구범위의 영역 내에 속한다.

Claims (18)

1. 박막 레지스터와 금속-절연체-금속 커패시터를 집적화시키는 방법으로서,

   - 비저항의 제1 온도 계수를 갖는 제1 레지스터 물질을 기판의 표면 상에 형성시키는 단계,

   - 제1 레지스터 물질의 정상에 절연 물질을 형성시키는 단계,

   - 절연 물질을 패턴화하여 적어도 제1 레지스터 물질의 일부 상에 커패시터 유전체를 제공하는 단계,

   - 제1 레지스터 물질 및 커패시터 유전체 위로 비저항의 제1 온도 계수와 상이한 비저항의 제2 온도 계수를 갖는 제2 레지스터 물질을 형성시키는 단계로서, 단, 비저항의 제1 온도 계수와 비저항의 제2 온도 계수는 실질적으로 0 ppm/℃인 비저항의 유효 온도 계수를 제공하는 것인 단계, 및

   - 제1 레지스터 물질 및 제2 레지스터 물질을 패턴화하여 박막 레지스터 및 커패시터를 제공하는 단계로서, 상기 커패시터는 적어도 커패시터 유전체를 포함하는 것인 단계

   를 포함하는 방법.
2. 제1항에 있어서, 2개 이상의 레지스터 물질이 Ta, TaN, Ti, TiN, W 및 WN으로 이루어진 군 중에서 선택된 상이한 물질인 것인 방법.
3. 제1항에 있어서, 2개 이상의 레지스터 물질은 제1 레지스터 물질 및 제2 레지스터 물질을 포함하는 것인 방법.
4. 제1항에 있어서, 제1 레지스터 물질이 TiN이고, 제2 레지스터 물질이 TaN인 것인 방법.
5. 제1항에 있어서, 절연 물질은 2개 이상의 레지스터 물질의 최외곽 에지를 초과하여 연장하지 않는 최외곽 에지를 포함하는 것인 방법.
6. 제1항에 있어서, 2개 이상의 레지스터 물질 중 하나는 반도체 기판의 표면 또는 유전체 물질 상에 위치하는 것인 방법.
7. 제1항에 있어서, 박막 레지스터는 평행하게 접속되어 있는 2개 이상의 레지스터에 동등한 전체 저항을 보유하는 것인 방법.
8. 제1항에 있어서, 박막 레지스터는 저부 평판 전극 및 정상 평판 전극을 포함하는 인접한 금속-절연체-금속 커패시터를 더 포함하고, 저부 평판 전극은 박막 레지스터의 레지스터 물질 중 하나를 포함하고, 정상 평판 전극은 박막 레지스터의 레지스터 물질 중 다른 하나를 포함하는 것인 방법.
9. 제1항에 있어서, 2개 이상의 레지스터 물질은 상호연결 구조체의 동일한 레벨간에 함유되는 것인 방법.
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images