JP4972349B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4972349B2
JP4972349B2 JP2006179027A JP2006179027A JP4972349B2 JP 4972349 B2 JP4972349 B2 JP 4972349B2 JP 2006179027 A JP2006179027 A JP 2006179027A JP 2006179027 A JP2006179027 A JP 2006179027A JP 4972349 B2 JP4972349 B2 JP 4972349B2
Authority
JP
Japan
Prior art keywords
film
opening
metal wiring
insulating film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006179027A
Other languages
English (en)
Other versions
JP2008010609A (ja
Inventor
健一 武田
剛 藤原
俊則 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006179027A priority Critical patent/JP4972349B2/ja
Priority to US11/764,073 priority patent/US8048735B2/en
Publication of JP2008010609A publication Critical patent/JP2008010609A/ja
Application granted granted Critical
Publication of JP4972349B2 publication Critical patent/JP4972349B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、高性能な容量素子を有する半導体装置の製造方法に関する。
アナログ信号を取り扱うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）においては、容量素子、抵抗素子、インダクタ素子等の受動素子が集積回路の重要な構成要素となる。従来、これら受動素子はＩＣチップの中に作りこむのが困難であったため、実装基板上に外付け部品として搭載されてきた。しかしながら、近年、システムの高速化、省スペース化へのニーズが強いため、これら受動素子をＩＣチップ内部へ取り込む試みが盛んになされている。
ＩＣチップ内で容量素子を形成する手法として最近注目を集めているのが、絶縁膜の上下を金属電極で挟んだＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタである。上下電極をシート抵抗の低い金属配線で形成可能なため、寄生抵抗が小さく、また、多層配線層に形成可能なことから寄生容量が小さく、高周波動作に好適な特徴を有している。しかしながらこれまで容量絶縁膜として、比誘電率３．９の酸化シリコンや比誘電率７．０の窒化シリコンがおもに使われてきたことから、大容量のキャパシタを形成する場合には、大面積が必要となり、チップ面積が増大し、チップ炭化が増大するという問題を抱えていた。この問題を解決できる方法として、ｈｉｇｈ−ｋ膜（高誘電率絶縁膜）を用いたＭＩＭキャパシタが近年、注目されている。
ｈｉｇｈ−ｋ膜を用いたＭＩＭキャパシタが有する特徴と課題を図２に示した特許文献１に記載の従来例を用いて説明する。
図２に示すように、半導体素子が形成された基板上に、テトラエトキシシランを原料とするプラズマＣＶＤ法を用いて酸化シリコンからなる第一の層間絶縁膜３００を形成した後、第一の層間絶縁膜３００に開口部を設け、この開口部をタングステンからなる導電性プラグ２５０で充填した。次にテトラエトキシシランを原料とするプラズマＣＶＤ法を用いて膜厚１μｍの酸化シリコンからなる第二の層間絶縁膜３０１を形成した後、所望の領域に開口部を形成し、導電性プラグ２５０を露出させた。次に、膜厚５０ｎｍの窒化チタンを形成した後、リソグラフィー法とドライエッチ法を用いて第二の層間絶縁膜３０１に設けた開口部の内側の領域にのみ窒化チタンからなる下部電極２００を残した。次に、ＡＬＤ法（原子層堆積法）を用いて膜厚２０ｎｍのＨｆＡｌＯ膜（アルミニウムを含んだ酸化ハフニウム膜）からなる第一の容量膜４００を形成した後、膜厚５０ｎｍの窒化チタン膜を形成し、リソグラフィー法、ドライエッチ法により第二の層間絶縁膜３０１に設けた開口部を覆うように上部電極２０１を形成した。以上の工程により、下部電極２００、第一の容量膜４００、上部電極２０１から構成されるＭＩＭキャパシタを形成することが可能となる。以下では、上記の工程に準じて形成されたＭＩＭキャパシタを従来例１と呼ぶことにする（特許文献１参照）。
従来例１にもとづくＭＩＭキャパシタは、容量膜として比誘電率２０程度のＨｆＡｌＯ膜を用いているため、大容量のキャパシタを小面積で形成することが可能であり、酸化シリコンや窒化シリコンを容量膜として用いたＭＩＭキャパシタが持つ課題を解決することが可能となる。
しかしながら、このように構成されたＭＩＭキャパシタには小さな容量を高精度で形成し難いという欠点がある。
この課題を解決するための方法として、容量精度が必要なキャパシタには低い容量密度の容量膜を使う方法が提案されている。容量密度が低ければ、加工ばらつきによる容量ばらつきは低く抑えることが可能となるため、小さな寸法のキャパシタであってもばらつき小さく高精度に形成することが可能となる。このようなＭＩＭキャパシタ形成工程の従来例を、図３を用いて説明する（特許文献２参照）。
図３に示すように、半導体素子が形成された基板上に、テトラエトキシシランを原料とするプラズマＣＶＤ法を用いて第一の層間絶縁膜３００を形成した後、膜厚５０ｎｍの窒化チタン、膜厚２０ｎｍの窒化シリコンを形成した後、リソグラフィー法とドライエッチ法を用い、所望の領域にのみ膜厚２０ｎｍの窒化シリコンからな第一の加工された容量膜４０１を形成した。次に、膜厚２０ｎｍのＨｆＡｌＯ、膜厚５０ｎｍの窒化チタンを順次形成した後、リソグラフィー法とドライエッチ法を組み合わせることで、窒化チタンからなる第一の下部電極２０２、第二の下部電極２０３、窒化シリコンからなる第一の加工された容量膜４０１、ＨｆＡｌＯからなる第二の加工された容量膜４０２、加工された第三の容量膜４０３、窒化チタンからなる第一の上部電極２０４、第二の上部電極２０５を形成した。次にプラズマＣＶＤ法を用いた膜厚１μｍの酸化シリコンからなる第二の層間絶縁膜３０１形成、化学的機械研磨法による平坦化を行った後、第二の層間絶縁膜３０１に第一の上部電極２０４と第二の上部電極２０５が露出するように開口部を設けた後、この開口部を充填するように、スパッタ法とＣＶＤ法を用いてタングステン膜を形成し、化学的機械研磨を用いて開口部以外の領域のタングステン膜を除去し、第一の導電性プラグ２５１、第二の導電性プラグ２５２を形成した。次にスパッタ法で膜厚５００ｎｍのアルミニウム膜形成を行い、リソグラフィー法とドライエッチ法を用いて、第一の導電性プラグに接続された金属配線２０６、第二導電性プラグに接続された金属配線２０７を形成した。以上の工程により、第一の下部電極２０２、第一の加工された容量膜４０１、加工された第三の容量膜４０３、第一の上部電極２０４から構成されるＭＩＭキャパシタ（Ａ型と呼ぶ）と、第二の下部電極２０３、第二の加工された容量膜４０２、第二の上部電極２０５から構成されるＭＩＭキャパシタ（Ｂ型と呼ぶ）とを備える半導体装置を形成することができる。以下では、上記の工程に準じて形成されたＭＩＭキャパシタを従来例２と呼ぶことにする（特許文献２参照）。
従来例２に基づくＭＩＭキャパシタでは、上部電極や下部電極の加工ばらつきが容量ばらつきを生じるという点では従来例１と同じであるが、従来例２に基づけば容量密度の異なるキャパシタを同時に形成可能であるので、大容量のキャパシタには容量密度の高い型のキャパシタ（Ｂ型キャパシタ）を用い、小面積で容量ばらつきを抑えたいときには容量精度の高い型のキャパシタ（Ａ型キャパシタ）を用いることで、高い容量密度と高い容量精度とを同時に満たすことが可能となる。
特開２００４−２１４３０４号公報 特開２００４−１５２７９６号公報
上述したように、従来例１の手法で構成されたＭＩＭキャパシタでは、小さな容量を高精度で形成しにくいという欠点がある。上記手法を用いた場合、従来と比較して数倍の容量密度（単位面積あたりの容量値）となるため、第二の層間絶縁膜３０１に設けた開口部の形状ばらつきによって生じる容量ばらつきは、従来と比べて数倍になってしまい、容量の小さな、つまり、寸法の小さなキャパシタを高精度に形成することが困難という問題がある。
さらに、従来例２の手法で形成したＭＩＭキャパシタでは、最初に形成された容量膜がドライエッチやアッシングのプラズマにさらされるため耐圧の低下やリーク電流の増大といった信頼度低下の問題を抱えている。つまり、この手法に基づけば、所望の領域にのみ容量膜を残すためには、容量膜表面が露出した状態でのリソグラフィー、ドライエッチ、レジストアッシングを行う必要があり、信頼度低下の問題がある。
そこで、本願発明の目的は、高い容量密度と高い容量精度を両立したＭＩＭキャパシタを形成する際の信頼度を向上する技術を提供することにある。
上記課題は、下層配線を被覆するように層間絶縁膜を形成し、該層間絶縁膜の接続孔に相当する領域に開口部を形成し、該開口部を被覆するように容量膜、上層配線を形成することでＭＩＭキャパシタを形成する際に、該開口部を形成する工程において、少なくとも２回のリソグラフィーを行うことによって達成される。
上記課題は、下層配線上の層間絶縁膜の接続孔層に相当する領域に開口部を形成する際に、該下層配線表面が露出しないように第一の開口部を形成し、次に、下層配線表面が露出するように第一の開口部内に第二の開口部を形成した後、容量膜、上層配線を形成することによって達成される。
上記課題は、下層配線上に開口部を有するエッチ停止層を形成し、層間絶縁膜を形成し、該層間絶縁膜の接続孔層に該エッチ停止層に設けた開口部を内包するように開口部を形成し、該開口部を通して下層配線表面を露出させた後、容量膜、上層配線を形成することによって達成される。
上記課題は、下層配線上の層間絶縁膜の接続孔層に相当する領域に開口部を設けて下層配線表面を露出させ、露出した下層配線表面にスペーサ膜を形成し、該層間絶縁膜に設けた開口部内部のスペーサ膜に開口部を設け下層配線表面を露出させた後、容量膜、上層配線を形成することによって達成される。
本発明によれば、ＭＩＭキャパシタ形成に高容量密度の容量膜を適用した場合であっても、小面積キャパシタの容量精度を高く保つことが可能となる。また、耐圧低下やリーク電流増大などの信頼度低下を抑制することが可能であるため、高い信頼度を有し、ＩＣチップサイズの縮小が可能なＭＩＭキャパシタを有する半導体装置を得ることが可能となる。
以下、図面を用いて本発明の実施例について説明する。なお、各図面は模式的に描いており、説明に不用な箇所は省略している。
＜実施例１＞
図４および図５は本発明の実施例１に基づく半導体装置の製造工程を示す断面図である。以下順を追って説明する。
半導体素子が形成された基板１００上に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成した後、リソグラフィー法とドライエッチ法を用いて第一のバリアメタル層２０８、第一のアルミニウム層２０９、第二のバリアメタル層２１０からなる第一の金属配線７００、第三のバリアメタル層２１１、第二のアルミニウム層２１２、第四のバリアメタル層２１３からなる第二の金属配線７０１を形成した。次に、プラズマＣＶＤ法を用いて膜厚２μｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした。次に、この第一の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第一の層間絶縁膜３００の少なくともＭＩＭキャパシタを形成したい領域に開口部を形成した。この際、第一の層間絶縁膜３００に設けた第一の開口部５００、第二の開口部５０１の平面形状は辺長１．２μｍの正方形、開口部深さは１μｍとし、第一の金属配線７００、第二の金属配線７０１の上面と各開口部の底部の間に残る酸化シリコンの厚みを１００ｎｍとした（図４（ａ））。
次に、リソグラフィー法を用いて第一の開口部５００、第二の開口部５０１に開口部を有する感光性有機膜からなる第一の加工レジスト６００を形成した。次にドライエッチ法を用いて第一の層間絶縁膜３００を加工し、第一の金属配線７００、第二の金属配線７０１の上面を露出させ、第一の開口部５００内部に形成された第三の開口部５０２、第二の開口部５０１内部に形成された第四の開口部５０３を形成した。ここで、第三の開口部５０２の平面形状は辺長１μｍの正方形であり、第一の開口部５００内部に完全に内包される形で形成した。ここで、第一の開口部５００の辺長が第三の開口部５０２の辺長より長いため、第一の開口部５００の底面付近では第一の層間絶縁膜３００に段差が生じる。この工程で生じた第一の開口部５００内部の段差の高さを段差高さと呼ぶ。第一の金属配線７００上面と第一の開口部５００の間の高低差は１００ｎｍであるので、この例では段差高さは１００ｎｍとなる（図４（ｂ））。
次に、図５（ａ）に示すように、第一の加工レジスト６００を除去した後、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウムからなる容量膜４０４、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンからなる上部電極膜２１４を順次形成した。その後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。
次に、第二の加工レジスト６０１をエッチングマスクに、不要な部分の上部電極膜２１４、容量膜４０４を除去し、加工された上部電極２１５、加工された容量膜４０５を形成した後、第二の加工レジスト６０１を除去した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタンからなる第一のバリアメタル膜２１６、膜厚４００ｎｍのアルミニウムからなる第一のアルミニウム膜２１７、膜厚５０ｎｍの窒化チタンからなる第二のバリアメタル膜２１８を形成し、リソグラフィー法を用いて配線として残したい部分を覆うように感光性有機膜からなる第三の加工レジスト６０２、第四の加工レジスト６０３を形成した（図５（ｂ））。
次にこの第三、第四の加工レジストを加工マスクにドライエッチを行うことで、図１に示したような、第一の金属配線７００、加工された容量膜４０５、加工された上部電極２１５、第三の金属配線７０２から構成されるＭＩＭキャパシタと第二の金属配線７０１と第四の金属配線７０３から構成される多層配線とを有する半導体装置を形成することが可能となる。
上記の工程で形成したＭＩＭキャパシタの平面レイアウト図を図６に示す。図１、図４、図５に示した断面図は図６中のＡ−Ａ'間の断面である。図６に示したレイアウト図において、第一の金属配線７５０、ＭＩＭキャパシタの容量膜７５４、第三の金属配線７５２によってＭＩＭキャパシタが構成される。ただし、実際に容量として機能するのは、第三の開口部７５７で示された領域内部のみである。ここでは第三の開口部７５７の辺長（図６中のＬ）は１μｍであるので、キャパシタ面積は１平方マイクロメートルである。またＭＩＭキャパシタに隣接して、第二の金属配線７５１、第二の開口部７５６、第四の開口部７５８、第四の金属配線７５３で構成される配線が敷設してある。
この実施例１では、第三の開口部の辺長（図６中のＬ）、段差高さ（図１中のｈ）を変えた構造を幾つか作成した。比較のため、従来例１および従来例２に示されている工程を用いた構造も作製した。実施例１、従来例１、従来例２のＢ型のキャパシタでは、平坦部分における容量密度が１平方マイクロメートルあたり１２ｆＦ程度となるように設計した。また、従来例２のＡ型キャパシタでは、容量密度が１平方マイクロメートルあたり２ｆＦとなるように設計した。
このようにして形成した半導体装置のＭＩＭキャパシタの性能を調べた。図７はこの実施例１と従来例１の性能を比較した結果である。従来例１ではＭＩＭキャパシタの容量ばらつきが大きく、特にキャパシタ開口部の辺長Ｌを短くすると、容量値ばらつきが急増するため、小容量のキャパシタを高精度で形成することが困難である。一方、本発明の実施例１に従えば、容量ばらつきを小さく抑えることが可能となり、さらに、キャパシタ辺長が短くなってもばらつきを小さく抑えることが可能なので、高い容量密度と高い容量精度を両立することが可能となる。従来例２にもとづいたＭＩＭキャパシタにおいても、本発明の実施例１と同様の容量精度が得られた。次に、各ＭＩＭキャパシタの信頼度評価を行った。絶縁耐圧およびリーク電流測定を行った結果、本発明の実施例１および従来例１では、約７Ｖの耐圧を持ち、リーク電流のばらつきも許容範囲の結果が得られた。一方、従来例２では、絶縁耐圧は５Ｖ以下であり、リーク電流のばらつきや歩留も許容範囲外の結果が得られた。
つまり、本発明の実施例に従い、第一の金属配線を被覆するように酸化シリコンからなる層間絶縁膜を形成した後、この第一の金属配線直上の層間絶縁膜の接続孔層に相当する領域に対し、第一の金属配線の上面が露出しないようにこの層間絶縁膜に第一の開口部を形成し、次に、第一の金属配線表面が露出するように第一の開口部の内部に第二の開口部を形成した後、容量膜、第三の金属配線を形成し、第一の金属配線、容量膜、第三の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、第一の開口部を形成する際に第一の金属配線上に厚みを１００ｎｍの層間絶縁膜を残したため、段差高さ（図１中のｈ）は１００ｎｍである。第一の開口部を形成するときのエッチング条件を調整することでこの段差高さｈを変更することができる。図８は段差高さを変えて作製したＭＩＭキャパシタの容量ばらつきである。キャパシタ開口部の辺長Ｌは１μｍである。段差高さを小さくすれば容量ばらつきが小さくなることがわかる。しかし、段差高さには望ましい下限が存在する。段差高さは第一の開口部形成時のエッチング量で規定されるため、エッチング条件の変動により段差高さが変動する恐れがある。極端な場合には、段差高さが０ｎｍとなり、容量ばらつきが急増し、従来例１と同程度にまでばらつきが増大する。また段差部は寄生容量として働き、段差高さが小さいほど寄生容量は大きくなり、容量値の設計値からのずれが発生する。段差高さが５０ｎｍであればこの寄生容量部分はほぼ無視できる。この段差高さが大きいほど、寄生容量は小さくなるが、容量ばらつきは増大する。容量ばらつきの許容値が２％であるので、段差高さは３００ｎｍ以下であることが望ましい。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、端部間隔は１００ｎｍに限定されるものではない。リソグラフィー工程の合わせマージンを超えて間隔を狭くすると、段差部が形成されずに容量ばらつきが増大する。端部間隔を広くすれば合わせや加工はより容易になるが、寄生容量の増大や占有面積増大という問題が生じる。したがって、リソグラフィー工程の合わせマージンの範囲内で間隔を狭くすることが望ましい。また、各開口部の中心は必ずしも一致する必要はなく、必要に応じて中心をオフセットさせることも可能である。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量密度は容量膜の膜厚に反比例して増加するので、容量密度の面からは膜厚は薄いほど良い。ただし、薄膜化に応じて絶縁破壊耐圧も低下するので、使用する電圧に応じて薄膜化限界が存在する。また、容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、本実施例では、容量膜として単層の絶縁膜を用いているが、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。スパッタ法を用いれば、低温形成が可能であるが、成膜時のダメージ量が増大する。膜厚を薄くすれば加工時のダメージが容量膜に残りやすくなるが、逆に厚くしすぎると寄生抵抗が増大する問題がある。また、窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第一、第二、第三、第四の金属配線において、バリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の層間絶縁膜に設けた開口部を直接、スパッタ法で形成したバリアメタルとアルミニウムの積層膜で充填したが、他の材料、他の形成方法で充填することも可能である。よく知られているのは、ＣＶＤ法で形成したタングステンを充填する方法であり、この手法を用いれば、開口寸法が小さく、深い開口部でも確実に金属を充填することが可能となる。
また本実施例では、第一の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料（低誘電率の絶縁材料）を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜（炭素を含有する酸化シリコン膜）、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例２＞
本実施例は実施例１の応用例の１つであり、図９と図１０に示した半導体装置の製造工程を示す断面図を用いて実施の形態を説明する。以下、順を追って説明する。
半導体素子が形成された基板１００上に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成した後、リソグラフィー法とドライエッチ法を用いて第一のバリアメタル層２０８、第一のアルミニウム層２０９、第二のバリアメタル層２１０からなる第一の金属配線７００、第三のバリアメタル層２１１、第二のアルミニウム層２１２、第四のバリアメタル層２１３からなる第二の金属配線７０１を形成した。
次に、プラズマＣＶＤ法を用いて膜厚２μｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした。次に、この第一の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第一の金属配線７００直上の、第一の層間絶縁膜３００のＭＩＭキャパシタを形成したい領域に開口部を形成した。この際、第一の層間絶縁膜３００に設けた開口部の平面形状は辺長１．２μｍの正方形、開口部深さは１μｍとし、第一の金属配線７００と開口部の底部の間に残る酸化シリコンの厚みを１００ｎｍとした。
次に、リソグラフィー法を用いて前記開口部内部に開口部を有する感光性有機膜を形成した。この感光性有機膜に設けた開口部は、その平面形状が辺長１μｍの正方形であり、第一の層間絶縁膜３００に形成した開口部の内部に完全に内包される形で形成した。次にドライエッチ法を用いて第一の層間絶縁膜３００を加工し、第一の金属配線７００の上面を露出させた。次に、感光性有機膜を除去した後、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウムからなる容量膜４０４、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンからなる上部電極膜２１４を順次形成した。その後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第一の加工レジスト６００を形成した（図９（ａ））。
次に、第一の加工レジスト６００をエッチングマスクに、不要な部分の上部電極膜２１４、容量膜４０４を除去し、加工された上部電極２１５、加工された容量膜４０５を形成した後、第一の加工レジスト６００を除去した。ここから、配線部分の接続孔を形成する工程に入る。図９（ｂ）に示したように、接続孔を形成したい領域に開口部を有するように感光性有機膜からなる第二の加工レジスト６０１を形成した後、この加工レジストを加工マスクに第二の金属配線７０１の表面が露出するように第一の層間絶縁膜３００に第一の開口部５００を形成した。この開口部は辺長辺長１．２μｍの正方形とした。
次に、第二の加工レジスト６０１を除去した後、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成し、リソグラフィー法を用いて配線として残したい部分を覆うように感光性有機膜を形成した。次にこの感光性有機膜を加工マスクにドライエッチを行うことで、図１０に示したような、第一の金属配線７００、加工された容量膜４０５、加工された上部電極２１５、第三の金属配線７０２から構成されるＭＩＭキャパシタと第二の金属配線７０１と第四の金属配線７０３から構成される多層配線とを有する半導体装置を形成することが可能となる。この実施例２では、実施例１で示したような平面レイアウトは示していないが、基本的には図６に示したレイアウトに準じている。ただし、第二の金属配線７０１と第四の金属配線７０３の間の接続孔には段差がないため、第二の開口部７５６がそのまま接続孔となる点が異なっている。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第一の金属配線を被覆するように酸化シリコンからなる層間絶縁膜を形成した後、この第一の金属配線直上の層間絶縁膜の接続孔層に相当する領域に対し、第一の金属配線の上面が露出しないようにこの層間絶縁膜に第一の開口部を形成し、次に、第一の金属配線表面が露出するように第一の開口部の内部に第二の開口部を形成した後、容量膜、第三の金属配線を形成し、第一の金属配線、容量膜、第三の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例１と異なり、ＭＩＭキャパシタ部分の開口部形成と配線領域の接続孔形成を別個のリソグラフィー工程とドライエッチ工程を用いて行っている。実施例１と比較して工程数が増える問題はあるものの、接続孔内部に段差が形成されないため、接続孔抵抗が低く、導通歩留を高めやすいメリットがある。
本実施例では、層間絶縁膜に形成した段差高さは１００ｎｍであるが、必要に応じて段差高さを変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましい。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第一、第二、第三、第四の金属配線において、バリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の層間絶縁膜に設けた開口部を直接、スパッタ法で形成したバリアメタルとアルミニウムの積層膜で充填したが、他の材料、他の形成方法で充填することも可能である。よく知られているのは、ＣＶＤ法で形成したタングステンを充填する方法であり、この手法を用いれば、開口寸法が小さく、深い開口部でも確実に金属を充填することが可能となる。
また本実施例では、第一の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例３＞
図１１と図１２は本発明の半導体装置の製造工程を示す断面図である。以下、順を追って説明する。
図１１（ａ）に示すように、半導体素子が形成された基板１００上に、プラズマＣＶＤ法を用いて膜厚５００ｎｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした。次に、配線を形成したい領域に開口部を持つように感光性有機膜を形成し、これを加工マスクに第一の層間絶縁膜３００の所望の領域をドライエッチ法により除去した。次に、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第一の層間絶縁膜３００上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第一の接着層２２５、膜厚４５０ｎｍの銅膜からなる第一の銅層２２６から構成される第五の金属配線７０４、膜厚５０ｎｍのタンタルからなる第二の接着層２２７、膜厚４５０ｎｍの銅膜からなる第二の銅層２２８から構成される第六の金属配線７０５を形成した。次に、プラズマＣＶＤ法で形成した膜厚１００ｎｍの窒化シリコンからなるバリア絶縁膜４０６、プラズマＣＶＤ法で形成した膜厚１．５μｍの酸化シリコンからなる第二の層間絶縁膜３０１を順次形成した。
次に、一般的にトレンチファースト型デュアルダマシンと呼ばれる加工プロセスを用い、接続孔と配線溝を形成した。具体的には、第二の層間絶縁膜の配線として利用したい領域に開口部を持つように感光性有機膜を形成した後、ドライエッチ法を用いて配線高さとして想定した５００ｎｍの深さ分だけ第二の層間絶縁膜をエッチングし、配線溝を形成した。次に、感光性有機膜を除去後、リソグラフィー法を用いて、接続孔を形成したい領域に開口部を持つように感光性有機膜を形成した。次にこの感光性有機膜を加工マスクに第二の層間絶縁膜３０１にドライエッチングを行い、第一のバリア絶縁膜表面を露出させた。次に、この感光性有機膜を除去した後、バリア絶縁膜４０６上に感光性有機膜からなる第一の加工レジスト６００を形成した。この第一の加工レジストは少なくともＭＩＭキャパシタを形成したい領域上に第一の開口部５００を有している。この第一の開口部の平面形状を辺長１μｍの正方形とした。
次に１１（ｂ）に示すように、第一の加工レジスト６００を加工マスクに第六の金属配線７０５表面が露出するように、バリア絶縁膜４０６に開口部を設けた後、第一の加工レジスト６００を除去した。ここでバリア絶縁膜によって形成された段差が、実施例１における段差高さに相当する。次に、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウム、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを形成後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。次に、この第二の加工レジスト６０１をエッチングマスクに、不要な部分の酸化ハフニウム、窒化チタンを除去し、膜厚５０ｎｍの窒化チタンからなる加工された上部電極２１５、膜厚１５ｎｍの酸化ハフニウムからなる加工された容量膜４０５を形成した。
次に図１２に示すように、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第二の層間絶縁膜３０１上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第三の接着層２２９、膜厚４５０ｎｍの銅膜からなる第三の銅層２３０から構成される第七の金属配線７０６、膜厚５０ｎｍのタンタルからなる第四の接着層２３１、膜厚４５０ｎｍの銅膜からなる第四の銅層２３２から構成される第八の金属配線７０７を形成した。このようにして、第五の金属配線７０４、加工された容量膜４０５、加工された上部電極２１５、第七の金属配線７０６から構成されるＭＩＭキャパシタを有する半導体装置を形成することが可能となる。
上記の工程で形成したＭＩＭキャパシタの平面レイアウト図を図１３に示す。図１１、図１２に示した断面図は図１３中のＡ−Ａ'間の断面である。図１３に示したレイアウト図において、第五の金属配線７５９、ＭＩＭキャパシタの容量膜７５４、第七の金属配線７６１によってＭＩＭキャパシタが構成される。ただし、実際に容量として機能するのは、第三の開口部７５７で示された領域のみである。ここでは第三の開口部７５７の辺長（図１３中のＬ）は１μｍであるので、キャパシタ面積は１平方マイクロメートルである。またＭＩＭキャパシタに隣接して、第六の金属配線７６０、第二の開口部７５６、第四の開口部７５８、第八の金属配線７６２で構成される配線が敷設してある。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第五の金属配線を被覆するようにバリア絶縁膜、第二の層間絶縁膜を形成した後、この第五の金属配線直上の第二の層間絶縁膜の接続孔層に相当する領域に対し、バリア絶縁膜表面が露出するようにこの層間絶縁膜に第一の開口部を形成し、次に、第五の金属配線表面が露出するように第一の開口部の内側の領域でバリア絶縁膜に第二の開口部を形成した後、容量膜、第七の金属配線を形成し、第五の金属配線、容量膜、第七の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例１と異なり、金属配線の形成工程としてダマシン法を用いている。ダマシン法は抵抗の低い銅配線の形成に向いており、また、配線の平坦化が容易であることから、配線の性能を高めやすいメリットがある。
本実施例では、バリア絶縁膜の厚さは１００ｎｍであるため、段差高さは１００ｎｍとなる。この段差の高さは必要に応じて変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましい。また、本実施例では、第一の開口部の形成時に、バリア絶縁膜が現れた時点でエッチングをとめたため、バリア絶縁膜の厚みがそのまま段差高さとなったが、本実施例の有効性はこの方法にのみ限定されるものではない。必要に応じてバリア絶縁膜が現れる前にエッチングを停止することや、バリア絶縁膜が現れた後、追加でバリア絶縁膜をエッチングすることも可能である。この場合、第五の金属配線上面と第一の開口部底面との間隔が段差高さとなる。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第五、第六、第七、第八の金属配線を、タンタルと銅の組み合わせで形成しているが、他の材料を用いることも可能である。タンタル以外にチタン、タングステン、モリブデン及びその窒化物を主たる成分とする金属を用いることも可能であり、必要に応じて積層構造の金属層を用いることも可能である。また銅膜のかわりに、アルミニウムやタングステン、チタンおよびそれらの合金、化合物を用いることも可能である。
また本実施例では、バリア絶縁膜に設けた第二の開口部に直接容量膜を用いたが、必要に応じて第二の開口部内に露出した銅膜表面を他の導体材料で被覆することも可能である。たとえば、選択ＣＶＤ法や無電解めっき法を用いれば銅膜表面にのみ金属を選択的に成長することも可能である。この手法を用いれば、銅が拡散しやすい容量膜材料を用いた場合でも十分な信頼度を維持することが可能となる。
また本実施例では、第七、第八の金属配線の加工方法として、トレンチファースト型のデュアルダマシン法を用いたが、本手法の有効性はこれに限定されるものではない。他のデュアルダマシン法および配線溝と接続孔を独立して形成するシングルダマシン法でも同様の効果が期待される。シングルダマシン法の場合には、接続孔形成プロセスに本実施例を適用するのが効果的である。
また本実施例では、第一、第二の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例４＞
本実施例は実施例３の応用例の１つであり、図１４および図１５の半導体装置の製造工程を示す断面図を用いて本発明を説明する。
実施例３に示した工程に準じることで、半導体素子が形成された基板１００上に、プラズマＣＶＤ法を用いて形成した膜厚５００ｎｍの酸化シリコン膜からなる第一の層間絶縁膜３００、膜厚５０ｎｍのタンタルからなる第一の接着層２２５、膜厚４５０ｎｍの銅膜からなる第一の銅層２２６から構成される第五の金属配線７０４、膜厚５０ｎｍのタンタルからなる第二の接着層２２７、膜厚４５０ｎｍの銅膜からなる第二の銅層２２８から構成される第六の金属配線７０５を形成した。次に、プラズマＣＶＤ法で形成した膜厚１００ｎｍの窒化シリコンからなるバリア絶縁膜４０６、プラズマＣＶＤ法で形成した膜厚１．５μｍの酸化シリコンからなる第二の層間絶縁膜３０１を順次形成した後、トレンチファースト型デュアルダマシン法を用い、接続孔と配線溝を形成した。次に、バリア絶縁膜４０６上に感光性有機膜からなる第一の加工レジスト６００を形成した。この第一の加工レジスト６００は少なくともＭＩＭキャパシタを形成したい領域上に開口部を有している（図１４（ａ））。
次に１４（ｂ）に示すように、第一の加工レジスト６００を加工マスクに第五の金属配線７０４表面が露出するように、バリア絶縁膜４０６に開口部を設けた後、第一の加工レジスト６００を除去した。ここでバリア絶縁膜によって形成された段差が、実施例１における段差高さに相当する。次に、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウム、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを形成後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。次に、この第二の加工レジスト６０１をエッチングマスクに、不要な部分の酸化ハフニウム、窒化チタンを除去し、膜厚５０ｎｍの窒化チタンからなる加工された上部電極２１５、膜厚１５ｎｍの酸化ハフニウムからなる加工された容量膜４０５を形成した。
次に１５（ａ）に示すように、第二の加工レジスト６０１を除去した後、配線および接続孔として機能させる領域を形成するために再度トレンチファースト型のデュアルダマシン工程を行い、第六の金属配線に開口部を有する配線溝と接続孔からなる第一の開口部５００を第二の層間絶縁膜３０１内部に形成した。
次に１５（ｂ）に示すように、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第二の層間絶縁膜３０１上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第三の接着層２２９、膜厚４５０ｎｍの銅膜からなる第三の銅層２３０から構成される第七の金属配線７０６、膜厚５０ｎｍのタンタルからなる第四の接着層２３１、膜厚４５０ｎｍの銅膜からなる第四の銅層２３２から構成される第八の金属配線７０７を形成した。このようにして、第五の金属配線７０４、加工された容量膜４０５、加工された上部電極２１５、第七の金属配線７０６から構成されるＭＩＭキャパシタを有する半導体装置を形成することが可能となる。この実施例４では、実施例３で示したような平面レイアウトは示していないが、基本的には図１３に示したレイアウトに準じている。ただし、第六の金属配線７０５と第八の金属配線７０７の間の接続孔には段差がないため、第二の開口部７５６がそのまま接続孔となる点が異なっている。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第五の金属配線を被覆するようにバリア絶縁膜、第二の層間絶縁膜を形成した後、この第五の金属配線直上の第二の層間絶縁膜の接続孔層に相当する領域に対し、バリア絶縁膜表面が露出するようにこの層間絶縁膜に第一の開口部を形成し、次に、第五の金属配線表面が露出するように第一の開口部の内側の領域でバリア絶縁膜に第二の開口部を形成した後、容量膜、第七の金属配線を形成し、第五の金属配線、容量膜、第七の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例３と異なり、ＭＩＭキャパシタ部分の開口部形成と配線領域の配線溝および接続孔形成を別個のリソグラフィー工程とドライエッチ工程を用いて行っている。実施例３と比較して工程数が増える問題はあるものの、接続孔内部に段差が形成されないため、接続孔抵抗が低く、導通歩留を高めやすいメリットがある。
本実施例では、バリア絶縁膜の厚さは１００ｎｍであるため、段差高さは１００ｎｍとなる。この段差の高さは必要に応じて変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましい。また、本実施例では、第一の開口部の形成時に、バリア絶縁膜が現れた時点でエッチングをとめたため、バリア絶縁膜の厚みがそのまま段差高さとなったが、本実施例の有効性はこの方法にのみ限定されるものではない。必要に応じてバリア絶縁膜が現れる前にエッチングを停止することや、バリア絶縁膜が現れた後、追加でバリア絶縁膜をエッチングすることも可能である。この場合、第五の金属配線上面と第一の開口部底面との間隔が段差高さとなる。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第五、第六、第七、第八の金属配線を、タンタルと銅の組み合わせで形成しているが、他の材料を用いることも可能である。タンタル以外にチタン、タングステン、モリブデン及びその窒化物を主たる成分とする金属を用いることも可能であり、必要に応じて積層構造の金属層を用いることも可能である。また銅膜のかわりに、アルミニウムやタングステン、チタンおよびそれらの合金、化合物を用いることも可能である。
また本実施例では、第五の金属配線表面に直接容量膜を形成したが、必要に応じて第五の金属配線表面を他の導体材料で被覆することも可能である。たとえば、選択ＣＶＤ法や無電解めっき法を用いれば第五の金属配線表面に露出した銅膜表面にのみ金属を選択的に成長することも可能である。この手法を用いれば、銅が拡散しやすい容量膜材料を用いた場合でも十分な信頼度を維持することが可能となる。
また本実施例では、第七、第八の金属配線の加工方法として、トレンチファースト型のデュアルダマシン法を用いたが、本手法の有効性はこれに限定されるものではない。他のデュアルダマシン法および配線溝と接続孔を独立して形成するシングルダマシン法でも同様の効果が期待される。シングルダマシン法の場合には、接続孔形成プロセスに本実施例を適用するのが効果的である。
また本実施例では、第一、第二の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例５＞
図１６および図１７は本発明の実施例５に基づく半導体装置の製造工程を示す断面図である。以下順を追って説明する。
半導体素子が形成された基板１００上に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成した後、プラズマＣＶＤ法を用いて膜厚１００ｎｍの窒化シリコン膜を形成した。次にリソグラフィー法とドライエッチ法を用いて所望の領域にのみ窒化シリコン膜を残した後、再度、リソグラフィー法とドライエッチ法を用いて第一のバリアメタル層２０８、第一のアルミニウム層２０９、第二のバリアメタル層２１０からなる第一の金属配線７００、第三のバリアメタル層２１１、第二のアルミニウム層２１２、第四のバリアメタル層２１３からなる第二の金属配線７０１を形成した。ここで、第一の金属配線７００上には、第一の開口部５００を有する膜厚１００ｎｍの窒化シリコンからなるエッチ停止膜４０７が形成されている。ここで、第一の開口部５００の平面形状は辺長１μｍの正方形である（図１６（ａ））。
次に、プラズマＣＶＤ法を用いて膜厚２μｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした後、この第一の層間絶縁膜３００の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法を用いて、感光性有機膜からなる加工レジスト６００を形成した後、ドライエッチ法を用いて、第一の金属配線７００上に設けたエッチ停止膜４０７に形成した第一の開口部５００を内側に含むように第一の層間絶縁膜３００に第二の開口部５０１を形成し、第一の金属配線７００の表面を露出させた。ここでエッチ停止膜４０７によって形成された段差が、実施例１における段差高さに相当する。（図１６（ｂ））。
次に、第一の加工レジスト６００を除去した後、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウム、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを順次形成した後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。次に、第二の加工レジスト６０１をエッチングマスクに、不要な部分の上部電極膜、容量膜を除去し、加工された上部電極２１５、加工された容量膜４０５を形成した（図１６（ｃ）））。
次に、第二の加工レジスト６０１を除去した後、スパッタ法を用いて膜厚５０ｎｍの窒化チタンからなる第一のバリアメタル膜２１６、膜厚４００ｎｍのアルミニウムからなる第一のアルミニウム膜、膜厚５０ｎｍの窒化チタンからなる第二のバリアメタル膜２１８を形成し、リソグラフィー法を用いて配線として残したい部分を覆うように感光性有機膜からなる第三の加工レジスト６０２、第四の加工レジスト６０３を形成した（図１７（ａ））。
次にこの第三、第四の加工レジストを加工マスクにドライエッチを行うことで、図１７（ｂ）に示したような、第一の金属配線７００、加工された容量膜４０５、加工された上部電極２１５、第三の金属配線７０２から構成されるＭＩＭキャパシタと第二の金属配線７０１と第四の金属配線７０３から構成される多層配線とを有する半導体装置を形成することが可能となる。この実施例５では、実施例１で示したような平面レイアウトは示していないが、基本的には図６に示したレイアウトに準じている。ただし、図６において第一の開口部７５５としてレイアウトされている部分が、エッチ停止膜４０７に形成された第一の開口部５００と対応している。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第一の金属配線上の所望の領域に第一の開口部を有するエッチ停止膜を形成した後、これらを被覆するように酸化シリコンからなる層間絶縁膜を形成し、この第一の金属配線直上の層間絶縁膜の接続孔層に相当する領域に対し、第一の金属配線上に形成したエッチ停止層に設けた第一の開口部を内包するようにこの層間絶縁膜に第二の開口部を形成し、第一の金属配線表面を露出させた後、容量膜、第三の金属配線を形成し、第一の金属配線、容量膜、第三の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例１と異なり、第一の金属配線上にあらかじめＭＩＭキャパシタの開口部相当の領域を形成したエッチ停止層を設けてある。このエッチ停止層のエッチング速度を層間絶縁膜のエッチング速度に比して遅い状態に保つことで、層間絶縁膜の接続孔開口時に第一の金属配線表面が露出するまでエッチングを行っても、エッチ停止層に形成された第一の開口部はほぼそのままの形状で保持することが可能となる。実施例１では、段差高さは層間絶縁膜のエッチング時間で調整したが、本実施例ではエッチ停止層の膜厚がそのまま段差高さとなるため、実施例１と比較して工程数が増える問題はあるものの、段差高さの制御性が向上する長所がある。また、接続孔として利用する領域には段差が形成されないために、接続孔抵抗が低減されるという長所もある。
本実施例では、段差高さに相当するエッチ停止層の厚みを１００ｎｍとしたが、この膜厚を変えることで必要に応じて段差高さを変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましい。
また本実施例では、エッチ停止層を形成した後、第一の金属配線、第二の金属配線を加工しているが、この順番を入れ替え、第一の金属配線、第二の金属配線を形成した後、エッチ停止層を形成し、このエッチ停止層に第一の開口部を設けることも可能である。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
また本実施例では、エッチ停止層としてプラズマＣＶＤ法を用いて形成した窒化シリコンを用いたが、この成膜方法、材料に限定されるわけではなく、層間絶縁膜のエッチング時にエッチング停止層として機能する絶縁材料であれば利用することが可能である。窒化シリコン以外の材料として、酸化シリコン、炭化シリコン、酸化アルミニウム、窒化アルミニウム、窒化ボロンなどの絶縁材料を用いることも可能である。さらに、このエッチ停止層は必要に応じて複数の絶縁膜を積層して用いることも可能である。
本実施例では、ＭＩＭキャパシタ領域の開口部形成と接続孔部分の開口部形成を同時に行っているが、実施例２に示したようにこれらの工程を別工程として行うことが可能である。別工程とすることで工程数は増えるものの、接続孔内部における容量膜や上部電極膜の除去を行う必要がないため、導通歩留を高めやすい長所もある。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第一、第二、第三、第四の金属配線において、バリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の層間絶縁膜に設けた開口部を直接、スパッタ法で形成したバリアメタルとアルミニウムの積層膜で充填したが、他の材料、他の形成方法で充填することも可能である。よく知られているのは、ＣＶＤ法で形成したタングステンを充填する方法であり、この手法を用いれば、開口寸法が小さく、深い開口部でも確実に金属を充填することが可能となる。
また本実施例では、第一の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例６＞
図１８および図１９は本発明の実施例６に基づく半導体装置の製造工程を示す断面図である。以下順を追って説明する。
図１８（ａ）に示すように、半導体素子が形成された基板１００上に、プラズマＣＶＤ法を用いて膜厚５００ｎｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした。次に、配線を形成したい領域に開口部を持つように感光性有機膜を形成し、これを加工マスクに第一の層間絶縁膜３００の所望の領域をドライエッチ法により除去した。次に、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第一の層間絶縁膜３００上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第一の接着層２２５、膜厚４５０ｎｍの銅膜からなる第一の銅層２２６から構成される第五の金属配線７０４、膜厚５０ｎｍのタンタルからなる第二の接着層２２７、膜厚４５０ｎｍの銅膜からなる第二の銅層２２８から構成される第六の金属配線７０５を形成した。次に、プラズマＣＶＤ法で形成した膜厚５０ｎｍの窒化シリコンからなるバリア絶縁膜４０６、プラズマＣＶＤ法で形成した膜厚５０ｎｍの炭化シリコンからなる第二のエッチ停止膜４０８を順次形成した。次にリソグラフィー法とドライエッチ法を組み合わせて、第五の金属配線７０４上に開口部５００を持つように第二のエッチ停止層を加工した。この際、ＭＩＭキャパシタを形成しない第六の金属配線７０５上の接続孔が形成される領域には第二のエッチ停止膜が残らないようにした。ここで、第一の開口部５００の平面形状は辺長１μｍの正方形とした。
次に図１８（ｂ）に示すように、プラズマＣＶＤ法を用いて膜厚１．５μｍの酸化シリコンからなる第二の層間絶縁膜３０１を順次形成した後、トレンチファースト型デュアルダマシン・プロセスを用い、接続孔と配線溝に相当する第二の開口部５０１と第三の開口部５０２を形成した。具体的には、第二の層間絶縁膜の配線として利用したい領域に開口部を持つように感光性有機膜を形成した後、ドライエッチ法を用いて配線高さとして想定した５００ｎｍの深さ分だけ第二の層間絶縁膜をエッチングし、配線溝を形成した。次に、感光性有機膜を除去後、リソグラフィー法を用いて、接続孔を形成したい領域に開口部を持つように感光性有機膜を形成した。次にこの感光性有機膜を加工マスクに第二の層間絶縁膜３０１のドライエッチングを行い、第五の金属配線７０４、第六の金属配線７０５の表面を露出させた。この工程において、第五の金属配線７０４上に開口された接続孔の平面形状は辺長１．２μｍの正方形であり、第二のエッチ停止膜４０８に設けた開口部５００を内包するように設定した。また、酸化シリコンからなる第二の層間絶縁膜３０１のエッチング速度を、第二のエッチ停止膜４０８を構成する炭化シリコンのエッチング速度より高速となるようにエッチング条件を設定したので、第五の金属配線７０４上の接続孔に相当する領域に段差が生じる。この第二のエッチ停止膜４０８とバリア絶縁膜４０６によって形成された段差が、実施例１における段差高さに相当する。本実施例の場合、第二のエッチ停止膜４０８、バリア絶縁膜４０６ともに膜厚５０ｎｍであるので、段差高さは１００ｎｍとなる。
次に１９（ａ）に示すように、次に、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウム、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを形成後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。次に、この第二の加工レジスト６０１をエッチングマスクに、不要な部分の酸化ハフニウム、窒化チタンを除去し、膜厚５０ｎｍの窒化チタンからなる加工された上部電極２１５、膜厚１５ｎｍの酸化ハフニウムからなる加工された容量膜４０５を形成した。
次に１９（ｂ）に示すように、第二の加工レジスト６０１を除去後、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第二の層間絶縁膜３０１上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第三の接着層２２９、膜厚４５０ｎｍの銅膜からなる第三の銅層２３０から構成される第七の金属配線７０６、膜厚５０ｎｍのタンタルからなる第四の接着層２３１、膜厚４５０ｎｍの銅膜からなる第四の銅層２３２から構成される第八の金属配線７０７を形成した。このようにして、第五の金属配線７０４、加工された容量膜４０５、加工された上部電極２１５、第七の金属配線７０６から構成されるＭＩＭキャパシタを有する半導体装置を形成することが可能となる。この実施例６では、実施例３で示したような平面レイアウトは示していないが、基本的には図１３に示したレイアウトに準じている。ただし、図１３において第一の開口部７５５としてレイアウトされている部分が、第二のエッチ停止膜４０８に形成された第一の開口部５００と対応している。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い第五の金属配線上の所望の領域に第一の開口部を有する第二のエッチ停止膜を形成した後、これらを被覆するように酸化シリコンからなる第二の層間絶縁膜を形成し、この第五の金属配線直上の第二の層間絶縁膜の接続孔層に相当する領域に対し、第五の金属配線上に形成した第二のエッチ停止層に設けた第一の開口部を内包するようにこの層間絶縁膜に第二の開口部を形成し、第五の金属配線表面を露出させた後、容量膜、第七の金属配線を形成し、第五の金属配線、容量膜、第七の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例３と異なり、第第五の金属配線上にあらかじめＭＩＭキャパシタの開口部相当の領域を形成した第二のエッチ停止層を設けてある。この第二のエッチ停止層のエッチング速度を第二の層間絶縁膜のエッチング速度に比して遅い状態に保つことで、第二の層間絶縁膜の接続孔開口時に第五の金属配線表面が露出するまでエッチングを行っても、第二のエッチ停止層に形成された第一の開口部はほぼそのままの形状で保持することが可能となる。実施例３では、段差高さは層間絶縁膜のエッチング時間で調整したが、本実施例では第二のエッチ停止層とバリア絶縁膜の膜厚がそのまま段差高さとなるため、実施例３と比較して工程数が増える問題はあるものの、段差高さの制御性が向上する長所がある。また、接続孔として利用する領域には段差が形成されないために、接続孔抵抗が低減されるという長所もある。
本実施例では、第二のエッチ停止膜、バリア絶縁膜の厚さはそれぞれ５０ｎｍであるため、段差高さは１００ｎｍとなる。この段差の高さは必要に応じて変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましいので、合計膜厚はこの範囲が望ましい。第二のエッチ停止膜の最低膜厚は、第二の層間絶縁膜とのエッチング選択比で規定される。また、バリア絶縁膜の膜厚は該バリア絶縁膜のバリア性によって規定される。本実施例では、第二のエッチ停止膜とバリア絶縁膜を異なる材料で形成したが、同一の材料とすることも可能である。この際、第一の開口部５００を形成するときに、第五の金属配線７０４表面が露出しないようにエッチングを制御するのが信頼度的には望ましい。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から１００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
また本実施例では、第二のエッチ停止層としてプラズマＣＶＤ法を用いて形成した炭化シリコンを用いたが、この成膜方法、材料に限定されるわけではなく、第二の層間絶縁膜のエッチング時にエッチング停止層として機能する絶縁材料であれば利用することが可能である。炭化シリコン以外の材料として、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、窒化ボロンなどの絶縁材料を用いることも可能である。さらに、このエッチ停止層は必要に応じて複数の絶縁膜を積層して用いることも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第五、第六、第七、第八の金属配線を、タンタルと銅の組み合わせで形成しているが、他の材料を用いることも可能である。タンタル以外にチタン、タングステン、モリブデン及びその窒化物を主たる成分とする金属を用いることも可能であり、必要に応じて積層構造の金属層を用いることも可能である。また銅膜のかわりに、アルミニウムやタングステン、チタンおよびそれらの合金、化合物を用いることも可能である。
また本実施例では、第五の金属配線表面に直接容量膜を形成したが、必要に応じて銅膜表面を他の導体材料で被覆することも可能である。たとえば、選択ＣＶＤ法や無電解めっき法を用いれば第五の金属配線表面に露出した銅膜表面にのみ金属を選択的に成長することも可能である。この手法を用いれば、銅が拡散しやすい容量膜材料を用いた場合でも十分な信頼度を維持することが可能となる。
また本実施例では、第七、第八の金属配線の加工方法として、トレンチファースト型のデュアルダマシン法を用いたが、本手法の有効性はこれに限定されるものではない。他のデュアルダマシン法および配線溝と接続孔を独立して形成するシングルダマシン法でも同様の効果が期待される。シングルダマシン法の場合には、接続孔形成プロセスに本実施例を適用するのが効果的である。
また本実施例では、第一、第二の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例７＞
図２０および図２１は本発明の実施例７に基づく半導体装置の製造工程を示す断面図である。以下順を追って説明する。
半導体素子が形成された基板１００上に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成した後、リソグラフィー法とドライエッチ法を用いて第一のバリアメタル層２０８、第一のアルミニウム層２０９、第二のバリアメタル層２１０からなる第一の金属配線７００、第三のバリアメタル層２１１、第二のアルミニウム層２１２、第四のバリアメタル層２１３からなる第二の金属配線７０１を形成した。次に、プラズマＣＶＤ法を用いて膜厚２μｍの酸化シリコン膜を形成し、第一の層間絶縁膜３００とした。次に、この第一の層間絶縁膜の平坦度を化学的機械研磨法を用いて向上した後、リソグラフィー法とドライエッチ法を用いて、第一の金属配線７００、第二の金属配線７０１が露出するように第一の層間絶縁膜３００の所望の領域に第一の開口部５００を形成した。この際、第一の層間絶縁膜３００に設けた第一の開口部５００の平面形状は辺長１．４μｍの正方形とした。（図２０（ａ））。
次に、プラズマＣＶＤ法を用いて第一の開口部５００を覆うように膜厚１００ｎｍの酸化シリコンからなるスペーサ膜４０９を形成した次に、リソグラフィー法を用いて前記開口部内部に開口部を有する感光性有機膜からなる第一の加工レジスト６００を形成した。次にドライエッチ法を用いて第一の金属配線７００が露出するようにスペーサ膜４０９に第二の開口部５０１を形成した。
このスペーサ膜４０９に設けた第二の開口部５０１は、その平面形状が辺長１μｍの正方形であり、第一の開口部５００の内部に完全に内包されるように形成した。したがって、第一の層間絶縁膜３００に設けた第一の開口部５００内部には、スペーサ膜４０９に起因した段差が生じることになり、第一の金属配線７００上面にはこのスペーサ膜４０９の膜厚に相当する１００ｎｍの段差が生じる。ここで生じた段差が、実施例１における段差高さに相当する（図２０（ｂ））。
次に、第一の加工レジスト６００を除去した後、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウムからなる容量膜４０４、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンからなる上部電極膜２１４を順次形成した。その後、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した（図２１（ａ））。
次に、第二の加工レジスト６０１をエッチングマスクに、不要な部分の上部電極膜２１４、容量膜４０４を除去し、加工された上部電極２１５、加工された容量膜４０５を形成した後、第二の加工レジスト６０１を除去した。次に、スパッタ法を用いて膜厚５０ｎｍの窒化チタン、膜厚４００ｎｍのアルミニウム、膜厚５０ｎｍの窒化チタンを形成し、リソグラフィー法を用いて配線として残したい部分を覆うように感光性有機膜を形成した。次にこの感光性有機膜を加工マスクにドライエッチを行うことで、第一の金属配線７００、加工された容量膜４０５、加工された上部電極２１５、第三の金属配線７０２から構成されるＭＩＭキャパシタと第二の金属配線７０１と第四の金属配線７０３から構成される多層配線とを有する半導体装置を形成することが可能となる（図２１（ｂ））。この実施例７では、実施例１で示したような平面レイアウトは示していないが、基本的には図６に示したレイアウトに準じている。ただし、第一の開口部７５５、第二の開口部７５６の寸法が実施例１とは異なっている。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第一の金属配線を被覆するように酸化シリコンからなる層間絶縁膜を形成した後、この第一の金属配線直上の層間絶縁膜の接続孔層に相当する領域に対し、第一の金属配線の上面が露出するようにこの層間絶縁膜に第一の開口部を形成し、次に、この第一の開口部を被覆するようにスペーサ膜を形成し、前記第一の開口部に内包されるようにスペーサ膜に第二の開口部を形成した後、容量膜、第三の金属配線を形成し、第一の金属配線、容量膜、第三の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例１と異なり、ＭＩＭキャパシタ部分に第一の金属配線を露出させた状態の第一の開口部を形成した後、第二の開口部を有するスペーサ膜形成を行っている。実施例１と比較して段差高さをスペーサ膜の膜厚で制御できるため、段差高さの制御性を高めやすい長所がある。ただし、スペーサ膜厚に応じて層間絶縁膜に形成した第一開口部の間口が減少するため、実施例１の方法に比べて抵抗は増大する。
本実施例では、スペーサ膜厚を１００ｎｍとしたため、段差高さは１００ｎｍであるが、必要に応じて段差高さを変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましい。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から２００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、スペーサ膜としてプラズマＣＶＤ法を用いて形成した酸化シリコンを用いたが、この成膜方法、材料に限定されるわけではない。これ以外の材料として、炭化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、窒化ボロン、Ｌｏｗ−ｋ材料などの絶縁材料を用いることも可能である。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
また本実施例では、ＭＩＭキャパシタ領域と配線として使用する接続孔領域を同時に開口しているが、実施例２に示した工程を用いることで、これらを別個に形成することも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第一、第二、第三、第四の金属配線において、バリアメタルとして窒化チタンを用いているが、窒化チタン以外にタンタル、タングステン及びその窒化物を主たる成分とする金属を用いることも可能であり、また、信頼度的に余裕があるのであれば、バリアメタルを用いない構造を利用することも可能である。また、上部電極、バリアメタルともに複数の層からなる積層構造にすることになんら問題はない。
また本実施例では、第一の層間絶縁膜に設けた開口部を直接、スパッタ法で形成したバリアメタルとアルミニウムの積層膜で充填したが、他の材料、他の形成方法で充填することも可能である。よく知られているのは、ＣＶＤ法で形成したタングステンを充填する方法であり、この手法を用いれば、開口寸法が小さく、深い開口部でも確実に金属を充填することが可能となる。
また本実施例では、第一の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
＜実施例８＞
図２２および図２３は本発明の実施例８に基づく半導体装置の製造工程を示す断面図である。以下順を追って説明する。
実施例３に示した工程に準じることで、半導体素子が形成された基板１００上に、プラズマＣＶＤ法を用いて形成した膜厚５００ｎｍの酸化シリコン膜からなる第一の層間絶縁膜３００、膜厚５０ｎｍのタンタルからなる第一の接着層２２５、膜厚４５０ｎｍの銅膜からなる第一の銅層２２６から構成される第五の金属配線７０４、膜厚５０ｎｍのタンタルからなる第二の接着層２２７、膜厚４５０ｎｍの銅膜からなる第二の銅層２２８から構成される第六の金属配線７０５を形成した。次に、プラズマＣＶＤ法で形成した膜厚５０ｎｍの窒化シリコンからなるバリア絶縁膜４０６、プラズマＣＶＤ法で形成した膜厚１．５μｍの酸化シリコンからなる第二の層間絶縁膜３０１を順次形成した後、トレンチファースト型デュアルダマシン法を用い、ＭＩＭキャパシタを形成する領域の第二の層間絶縁膜３０１に第一の開口部５００を形成した。ここにおいて、第一の開口部５００内部では、第五の金属配線７０表面は露出せず、開口部底部にバリア絶縁膜４０６が残るようにエッチングを調整した。この際、第一の開口部５００の平面形状は辺長１．４μｍの正方形とした。（図２２（ａ））。
次に、プラズマＣＶＤ法で膜厚５０ｎｍの炭化シリコンからなる第二のスペーサ膜４１０を全面に形成した後、第二のスペーサ膜上に感光性有機膜からなる第一の加工レジスト６００を形成した。この第一の加工レジスト６００は少なくともＭＩＭキャパシタを形成したい領域上に開口部を有している。次に、この第一の加工レジスト６００を加工マスクに第五の金属配線７０４表面が露出するように第二のスペーサ膜４１０、バリア絶縁膜４０６をエッチングし、第二の開口部５０１を形成した。この第二のスペーサ膜４１０、バリア絶縁膜４０６に設けた第二の開口部５０１は、その平面形状が辺長１μｍの正方形であり、第一の開口部５００の内部に完全に内包されるように形成した。したがって、第一の開口部５００内部には、第二のスペーサ膜４１０、バリア絶縁膜４０６に起因した段差が生じることになり、第五の金属配線７０４上面には第二のスペーサ膜４１０とバリア絶縁膜４０６の合計膜厚に相当する１００ｎｍの段差が生じる。ここで生じた段差が、実施例１における段差高さに相当する（図２２（ｂ））。
次に、第一の加工レジスト６００を除去後、ＡＬＤ法で形成した膜厚１５ｎｍの酸化ハフニウム、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを形成し、リソグラフィー法を用いてキャパシタとして作用させたい領域を被覆するように感光性有機膜からなる第二の加工レジスト６０１を形成した。次に、この第二の加工レジスト６０１をエッチングマスクに、不要な部分の酸化ハフニウム、窒化チタンを除去し、膜厚５０ｎｍの窒化チタンからなる加工された上部電極２１５、膜厚１５ｎｍの酸化ハフニウムからなる加工された容量膜４０５を形成した（図２３（ａ））。
次に、第二の加工レジスト６０１を除去した後、スパッタ法で膜厚５０ｎｍのタンタル、膜厚１００ｎｍの銅膜を形成後、電解めっき法で銅膜をさらに成長させた後、化学的機械研磨法を用いて第二の層間絶縁膜３０１上の余分なタンタル膜、銅膜を除去し、膜厚５０ｎｍのタンタルからなる第三の接着層２２９、膜厚４５０ｎｍの銅膜からなる第三の銅層２３０から構成される第七の金属配線７０６、膜厚５０ｎｍのタンタルからなる第四の接着層２３１、膜厚４５０ｎｍの銅膜からなる第四の銅層２３２から構成される第八の金属配線７０７を形成した。このようにして、第五の金属配線７０４、加工された容量膜４０５、加工された上部電極２１５、第七の金属配線７０６から構成されるＭＩＭキャパシタを有する半導体装置を形成することが可能となる。この実施例８では、実施例３で示したような平面レイアウトは示していないが、基本的には図１３に示したレイアウトに準じている。ただし、第一の開口部７５５、第二の開口部７５６の寸法が実施例３とは異なっている。
このようにして形成したＭＩＭキャパシタを有する半導体装置におけるＭＩＭキャパシタの性能と信頼度を調べた結果、実施例１に示したのと同等の容量密度、絶縁耐圧、リーク電流が得られ、各性能のばらつきもほぼ同等の結果が得られた。
つまり、本発明の実施例に従い、第五の金属配線を被覆するように酸化シリコンからなる層間絶縁膜を形成した後、この第五の金属配線直上の層間絶縁膜の接続孔層に相当する領域に対し、第五の金属配線上の層間絶縁膜に第一の開口部を形成し、次に、この第一の開口部を被覆するように第二のスペーサ膜を形成し、前記第一の開口部に内包され、第五の金属配線表面が露出するように第二のスペーサ膜に第二の開口部を形成した後、容量膜、第七の金属配線を形成し、第五の金属配線、容量膜、第七の金属配線から構成されるＭＩＭキャパシタを形成することにより、高い信頼度を有したまま、高い容量密度と高い容量精度が両立可能なＭＩＭキャパシタを有する半導体装置が形成可能となる。
本実施例では、実施例３と異なり、ＭＩＭキャパシタ部分の層間絶縁膜を除去して第一の開口部を形成した後、第二の開口部を有する第二のスペーサ膜形成を行っている。実施例１と比較して段差高さを第二のスペーサ膜の膜厚で制御できるため、段差高さの制御性を高めやすい長所がある。ただし、第二のスペーサ膜厚に応じて層間絶縁膜に形成した第一開口部の間口が減少するため、実施例１の方法に比べて抵抗は増大する。
本実施例では、スペーサ膜厚を５０ｎｍ、バリア絶縁膜を５０ｎｍとしたため、段差高さは１００ｎｍとなったが、必要に応じて段差高さを変更することが可能である。実施例１で述べた理由により、この段差高さとしては、５０ｎｍから３００ｎｍの範囲にあることが望ましいので、合計膜厚はこの範囲が望ましい。バリア絶縁膜の膜厚は該バリア絶縁膜のバリア性および第一の開口部５００を形成するときのエッチング選択比によって規定される。この際、第一の開口部５００を形成するときに、第五の金属配線７０４表面が露出しないようにエッチングを制御するのが信頼度的には望ましい。また、本実施例では、第二のスペーサ膜とバリア絶縁膜を異なる材料で形成したが、同一の材料とすることも可能である。
また本実施例では、第一の開口部と第二の開口部は中心が一致するようにレイアウトし、第二の開口部の端部から２００ｎｍ離れたところに第一の開口部の端部をレイアウトしているが、このレイアウトも必要に応じて変更することが可能である。実施例１に述べた理由により、端部間隔はリソグラフィー工程の合わせマージンの範囲内で狭くすることが望ましく、また、各開口部の中心は必ずしも一致する必要はない。
また本実施例では、第二のスペーサ膜としてプラズマＣＶＤ法を用いて形成した炭化シリコンを用いたが、この成膜方法、材料に限定されるわけではない。これ以外の材料として、窒化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、窒化ボロン、Ｌｏｗ−ｋ材料などの絶縁材料を用いることも可能である。
また本実施例では、第一の開口部、第二の開口部の平面的な形状を正方形としたが本実施例の有用性はこれに限定されるものではない。正方形以外にも長方形、円形、楕円形、三角形、ひし形、それらの組み合わせの形状でも良い。
また本実施例では、第一の開口部内にただ１つの第二の開口部を形成したが、必要に応じて複数個の開口部を設けることも可能である。
また本実施例では、ＭＩＭキャパシタ領域と配線として使用する接続孔領域を同時に開口しているが、実施例４に示した工程を用いることで、これらを別個に形成することも可能である。
本実施例では、容量膜として膜厚１５ｎｍの酸化ハフニウムを用いたが、膜厚及び材料はこれに限定されるものではない。容量膜の材料として、酸化ハフニウム以外にも、酸化シリコン、窒化シリコン、酸化タンタル、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウムなどやそれらの混合物およびそれらに窒素等が混入した化合物を用いることが可能である。また、ＰＺＴ、ＳＴＯ、ＢＳＴ等の強誘電材料を用いることも可能である。さらに、この容量膜は必要に応じて積層構造とすることも可能である。
また、本実施例では、上部電極形成に、ＣＶＤ法で形成した膜厚５０ｎｍの窒化チタンを用いているが、ここに示した以外の膜厚、材料、成膜手法を用いることも可能である。窒化チタン以外の材料としては、タングステン、モリブデン、タンタル及びその窒化物を主たる成分とする金属を用いることも可能である。
また本実施例では、第五、第六、第七、第八の金属配線を、タンタルと銅の組み合わせで形成しているが、他の材料を用いることも可能である。タンタル以外にチタン、タングステン、モリブデン及びその窒化物を主たる成分とする金属を用いることも可能であり、必要に応じて積層構造の金属層を用いることも可能である。また銅膜のかわりに、アルミニウムやタングステン、チタンおよびそれらの合金、化合物を用いることも可能である。
また本実施例では、第五の金属配線表面に直接容量膜を形成したが、必要に応じて銅膜表面を他の導体材料で被覆することも可能である。たとえば、選択ＣＶＤ法や無電解めっき法を用いれば第五の金属配線表面に露出した銅膜表面にのみ金属を選択的に成長することも可能である。この手法を用いれば、銅が拡散しやすい容量膜材料を用いた場合でも十分な信頼度を維持することが可能となる。
また本実施例では、第七、第八の金属配線の加工方法として、トレンチファースト型のデュアルダマシン法を用いたが、本手法の有効性はこれに限定されるものではない。他のデュアルダマシン法および配線溝と接続孔を独立して形成するシングルダマシン法でも同様の効果が期待される。シングルダマシン法の場合には、接続孔形成プロセスに本実施例を適用するのが効果的である。
また本実施例では、第一、第二の層間絶縁膜として主として酸化シリコン膜を用いた工程を例に説明したが、この材料に限定されるわけではなく、配線の寄生容量が低減可能なＬｏｗ−ｋ材料を用いることも可能である。Ｌｏｗ−ｋ材料としては、ＳｉＯＣ膜、有機膜、およびそれらに空隙を導入したＬｏｗ−ｋ材料、フッ素含有酸化シリコン膜などを用いることが可能である。
実施例１における本発明の半導体装置の製造工程の要部断面模式図である。 従来例１に基づく半導体装置の製造工程の要部断面模式図である。 従来例２に基づく本発明の半導体装置の製造工程の要部断面模式図である。 実施例１における本発明の半導体装置の製造工程の要部断面模式図である。 実施例１における本発明の半導体装置の製造工程の要部断面模式図である。 実施例１における本発明の平面レイアウト模式図である。 ＭＩＭキャパシタにおける容量ばらつきとキャパシタ開口部の辺長との関係を示す図である。 ＭＩＭキャパシタにおける容量ばらつきと段差高さとの関係を示す図である。 実施例２における本発明の半導体装置の製造工程の要部断面模式図である。 実施例２における本発明の半導体装置の製造工程の要部断面模式図である。 実施例３における本発明の半導体装置の製造工程の要部断面模式図である。 実施例３における本発明の半導体装置の製造工程の要部断面模式図である。 実施例３における本発明の平面レイアウト模式図である。 実施例４における本発明の半導体装置の製造工程の要部断面模式図である。 実施例４における本発明の半導体装置の製造工程の要部断面模式図である。 実施例５における本発明の半導体装置の製造工程の要部断面模式図である。 実施例５における本発明の半導体装置の製造工程の要部断面模式図である。 実施例６における本発明の半導体装置の製造工程の要部断面模式図である。 実施例６における本発明の半導体装置の製造工程の要部断面模式図である。 実施例７における本発明の半導体装置の製造工程の要部断面模式図である。 実施例７における本発明の半導体装置の製造工程の要部断面模式図である。 実施例８における本発明の半導体装置の製造工程の要部断面模式図である。 実施例８における本発明の半導体装置の製造工程の要部断面模式図である。
符号の説明
１００…半導体素子が形成された基板、
２００…下部電極、
２０１…上部電極、
２０２…第一の下部電極、
２０３…第二の下部電極、
２０４…第一の上部電極、
２０５…第二の上部電極、
２０６…第一の導電性プラグに接続された金属配線、
２０７…第二導電性プラグに接続された金属配線、
２０８…第一のバリアメタル層、
２０９…第一のアルミニウム層、
２１０…第二のバリアメタル層、
２１１…第三のバリアメタル層、
２１２…第二のアルミニウム層、
２１３…第四のバリアメタル層、
２１４…上部電極膜、
２１５…加工された上部電極、
２１６…第一のバリアメタル膜、
２１７…第一のアルミニウム膜、
２１８…第二のバリアメタル膜、
２１９…第五のバリアメタル層、
２２０…第三のアルミニウム層、
２２１…第六のバリアメタル層、
２２２…第七のバリアメタル層、
２２３…第四のアルミニウム層、
２２４…第八のバリアメタル層、
２２５…第一の接着層、
２２６…第一の銅層、
２２７…第二の接着層、
２２８…第二の銅層、
２２９…第三の接着層、
２３０…第三の銅層、
２３１…第四の接着層、
２３２…第四の銅層、
２３３…第五の接着層、
２３４…第五の銅層、
２５０…導電性プラグ、
２５１…第一の導電性プラグ、
２５２…第二の導電性プラグ、
３００…第一の層間絶縁膜、
３０１…第二の層間絶縁膜、
３０２…第三の層間絶縁膜、
４００…第一の容量膜、
４０１…加工された第一の容量膜、
４０２…加工された第二の容量膜
４０３…加工された第三の容量膜
４０４…容量膜、
４０５…加工された容量膜、
４０６…バリア絶縁膜、
４０７…エッチ停止膜、
４０８…第二のエッチ停止膜、
４０９…スペーサ絶縁膜、
４１０…第二のスペーサ絶縁膜、
５００…第一の開口部、
５０１…第二の開口部、
５０２…第三の開口部、
５０３…第四の開口部、
６００…第一の加工レジスト、
６０１…第二の加工レジスト、
６０２…第三の加工レジスト、
６０３…第四の加工レジスト
７００…第一の金属配線、
７０１…第二の金属配線、
７０２…第三の金属配線、
７０３…第四の金属配線、
７０４…第五の金属配線、
７０５…第六の金属配線、
７０６…第七の金属配線、
７０７…第八の金属配線、
７５０…第一の金属配線、
７５１…第二の金属配線、
７５２…第三の金属配線、
７５３…第四の金属配線、
７５４…ＭＩＭキャパシタの容量膜、
７５５…第一の開口部、
７５６…第二の開口部、
７５７…第三の開口部、
７５８…第四の開口部、
７５９…第五の金属配線、
７６０…第六の金属配線、
７６１…第七の金属配線、
７６２…第八の金属配線。

Claims (9)

  1. 半導体基板上に第１の金属配線層を形成する工程と、
    前記第１の金属配線層上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜内に開口部を形成する工程と、
    前記開口部内に前記第１金属配線層と接触するように前記容量絶縁膜形成し、さらに第２の金属配線層を形成する工程とを有し、
    前記開口部を形成する工程は、前記第１の金属配線層上に位置する前記層間絶縁膜の所望の領域を、前記第１の金属配線層が露出しないように前記層間絶縁膜の表面から第１の厚さまで穿孔して薄い膜厚を有する該層間絶縁膜が残存するように第１の開口部を形成する工程と、前記第１の開口部の内側に、前記第１の金属配線層に到達するように第２の厚さを有する前記薄い膜厚を穿孔して第２の開口部を形成する工程とからなり、
    前記第２の厚さが前記第１の厚さより薄いことを特徴とする半導体装置の製造方法。
  2. 前記開口部は、平面的な開口部形状が異なる少なくとも２種類の開口部が上下方向に重なってなり、
    前記第２の開口部は、前記第１の金属配線層上に開口部を有し、
    前記第１の開口部は、前記第２の開口部の上方に位置し、かつ、第２の開口部を内包するように形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の厚さが、前記第１の金属配線層の上面と前記開口部周辺の前記層間絶縁膜上に形成された前記第２の金属配線層の底面との間に位置する前記層間絶縁膜の膜厚よりも薄いことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第２の厚さが５０ｎｍ以上であり、３００ｎｍ以下であることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 半導体基板上に第１の金属配線層を形成する工程と、
    前記第１の金属配線層上に層間絶縁膜を形成する工程と、
    前記第１の金属配線層が露出するように前記層間絶縁膜に第１の開口部を形成する工程と、
    前記第１の開口部および前記層間絶縁膜上にスペーサ膜を形成する工程と、
    前記第１の開口部の内側に前記第１の金属配線層が露出するように前記スペーサ膜に第２の開口部を形成する工程と、
    前記第１の開口部および前記第２の開口部上に前記第１の金属配線層に接するように容量絶縁膜を形成する工程と、
    前記容量絶縁膜を含む領域上に第２の金属配線層を形成する工程とを有し、
    前記スペーサ膜の膜厚は、前記層間絶縁膜の膜厚より薄いことを特徴とする半導体装置の製造方法。
  6. 前記スペーサ膜の膜厚が、５０ｎｍ以上、３００ｎｍ以下であることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記容量絶縁膜は、酸化シリコン、窒化シリコン、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化チタン、酸化アルミニウム、ＰＺＴ、ＳＴＯおよびＢＳＴから選ばれる絶縁膜を主たる成分とすることを特徴とする請求項１又は５に記載の半導体装置の製造方法。
  8. 前記第１の金属配線層および第２の金属配線層は、タングステン、チタン、タンタル、タングステン、モリブデン、及びその窒化物、または、銅、または、アルミ及びその合金から選ばれる金属を主たる成分とすることを特徴とする請求項１、又は５に記載の半導体装置の製造方法。
  9. 前記スペーサ膜は、酸化シリコン、窒化シリコン、炭化シリコン、酸化アルミニウム、窒化アルミニウム、窒化ボロン、有機膜、有機含有酸化シリコン膜から選ばれる絶縁膜を主たる成分とすることを特徴とする請求項５、又は６に記載の半導体装置の製造方法。
JP2006179027A 2006-06-29 2006-06-29 半導体装置の製造方法 Expired - Fee Related JP4972349B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006179027A JP4972349B2 (ja) 2006-06-29 2006-06-29 半導体装置の製造方法
US11/764,073 US8048735B2 (en) 2006-06-29 2007-06-15 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006179027A JP4972349B2 (ja) 2006-06-29 2006-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008010609A JP2008010609A (ja) 2008-01-17
JP4972349B2 true JP4972349B2 (ja) 2012-07-11

Family

ID=38971957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006179027A Expired - Fee Related JP4972349B2 (ja) 2006-06-29 2006-06-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8048735B2 (ja)
JP (1) JP4972349B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
JP5135827B2 (ja) * 2007-02-27 2013-02-06 株式会社日立製作所 半導体装置及びその製造方法
JP5409024B2 (ja) 2008-02-15 2014-02-05 株式会社半導体エネルギー研究所 表示装置
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법
US8191217B2 (en) * 2009-08-05 2012-06-05 International Business Machines Corporation Complimentary metal-insulator-metal (MIM) capacitors and method of manufacture
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
JP2011181627A (ja) * 2010-02-26 2011-09-15 Hitachi Ltd 半導体装置およびその製造方法
CN103718051B (zh) * 2011-07-28 2016-08-17 大陆-特韦斯贸易合伙股份公司及两合公司 用于引导电流的电路
US8778755B2 (en) * 2012-07-12 2014-07-15 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating a metal-insulator-metal capacitor
US20140197519A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9142626B1 (en) * 2013-04-23 2015-09-22 Hrl Laboratories, Llc Stepped field plate wide bandgap field-effect transistor and method
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
US10923478B2 (en) * 2019-01-28 2021-02-16 Micron Technology, Inc. Reduction of roughness on a sidewall of an opening
JP7341811B2 (ja) * 2019-09-20 2023-09-11 株式会社東芝 半導体装置及び半導体装置の製造方法
US11615960B2 (en) * 2019-12-18 2023-03-28 Cornell University Method for removing re-sputtered material from patterned sidewalls
CN113192926A (zh) * 2021-03-24 2021-07-30 上海华虹宏力半导体制造有限公司 Mom电容的形成方法
WO2023189926A1 (ja) * 2022-03-31 2023-10-05 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082777A (ja) * 1998-09-04 2000-03-21 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP3553535B2 (ja) * 2001-09-28 2004-08-11 ユーディナデバイス株式会社 容量素子及びその製造方法
JP2004152796A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
JP4290421B2 (ja) 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005079523A (ja) * 2003-09-03 2005-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JP2008010609A (ja) 2008-01-17
US20080020540A1 (en) 2008-01-24
US8048735B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4972349B2 (ja) 半導体装置の製造方法
KR100642633B1 (ko) 엠아이엠 캐패시터들 및 그의 제조 방법
TWI521598B (zh) 半導體裝置及半導體裝置之製造方法
JP5135827B2 (ja) 半導体装置及びその製造方法
JP4446179B2 (ja) 半導体装置の製造方法
US20050263848A1 (en) Metal-insulator-metal capacitor having a large capacitance and method of manufacturing the same
JP2007049016A (ja) 半導体装置およびその製造方法
JPWO2006001349A1 (ja) 容量素子が搭載された半導体装置
US20070023917A1 (en) Semiconductor device having multilayer wiring lines and manufacturing method thereof
US9478547B2 (en) Semiconductor device and method of manufacturing the same
CN111211092B (zh) 半导体结构及其形成方法
TWI671885B (zh) 記憶體裝置及其製造方法
JP2005311299A (ja) 半導体装置及びその製造方法
US8125050B2 (en) Semiconductor device having a mim capacitor and method of manufacturing the same
JP4837943B2 (ja) 半導体装置およびその製造方法
CN111834332B (zh) 半导体结构及其形成方法
US20090149019A1 (en) Semiconductor device and method for fabricating the same
CN113594365B (zh) 半导体结构及其形成方法
TW201721882A (zh) Ｍｉｍ電容之結構及其製造方法
JP2007059761A (ja) 半導体装置及びその製造方法
JP2006294979A (ja) 半導体装置およびその製造方法
JP5424551B2 (ja) 半導体装置
KR20080096417A (ko) 반도체 장치
KR100688491B1 (ko) 반도체 메모리 소자 및 그 제조방법
JP2010040775A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees