CN116230682A - Mim电容结构的制造方法 - Google Patents
Mim电容结构的制造方法 Download PDFInfo
- Publication number
- CN116230682A CN116230682A CN202310316286.3A CN202310316286A CN116230682A CN 116230682 A CN116230682 A CN 116230682A CN 202310316286 A CN202310316286 A CN 202310316286A CN 116230682 A CN116230682 A CN 116230682A
- Authority
- CN
- China
- Prior art keywords
- layer
- interlayer dielectric
- mim capacitor
- capacitor structure
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容结构的制造方法，提供衬底，衬底上形成有半导体结构以及覆盖半导体结构的第一层间介质层，在第一层间介质层上形成与半导体结构电接触的第一金属层，第一金属层上形成有介质阻挡层以及第二层间介质层；在第二层间介质层上形成光刻胶层，光刻打开光刻胶层使得其下方的第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的介质阻挡层至第一金属层裸露，用以形成凹槽，之后去除剩余的光刻胶层；在凹槽上形成MIM电容结构，之后在MIM电容结构上形成第二金属层，之后研磨第二金属层、MIM电容结构至第二层间介质层的上方。本发明与后段金属互连工艺兼容，具有电容效率高，容值精度高，工艺步骤少，仅需要一次光刻即可实现的优点。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种MIM电容结构的制造方法。
背景技术
相比MOM(Metal-Oxide-Metal,金属-氧化物-金属组成的夹心结构)器件，MiM(金属、绝缘体、金属三层薄膜组成的夹心结构)具有容值精度高和单位容值大的优势，广泛应用于Al后段工艺。
请参阅图1，现有技术中的一种MIM电容结构包括一层间介质层201，该层间介质层201通常为低介电常数材料，层间介质层201上形成有氧化层202，由于大块的铜易产生凹陷，影响之后的电容结构形成，故需通过刻蚀氧化层202以及淀积、研磨形成第一氮化钽层204作为电容器底板，之后在第一氮化钽层204上形成氮化硅层205及包裹与氮化硅中的第二氮化钽层206，之后形成铜互连结构。
而要在铜后段中集成MIM工艺，为解决光刻对位和大块的铜研磨后产生凹陷(dishing)的问题，一般需要增加两层光刻层：AMARK(MIM Alignment Mark，MIM对准标记)和MCB(Bottom Plate of MIM Capacitor，mim电容器底板)，这无疑增加了制造成本。
为解决上述问题，需要提出一种新型的MIM电容结构的制造方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种MIM电容结构的制造方法，用于解决现有技术中在金属互连后段工艺中集成MIM工艺，为解决光刻对位和大块的金属研磨后产生凹陷的问题，一般需要增加两层光刻层：MIM对准标记和电容器底板，增加了制造成本的问题。
为实现上述目的及其他相关目的，本发明提供一种MIM电容结构的制造方法，包括：
步骤一、提供衬底，所述衬底上形成有半导体结构以及覆盖所述半导体结构的第一层间介质层，在所述第一层间介质层上形成与所述半导体结构电接触的第一金属层，所述第一金属层上形成有介质阻挡层以及第二层间介质层；
步骤二、在所述第二层间介质层上形成光刻胶层，光刻打开所述光刻胶层使得其下方的所述第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的所述介质阻挡层至所述第一金属层裸露，用以形成凹槽，之后去除剩余的所述光刻胶层；
步骤三、在所述凹槽上形成MIM电容结构，之后在所述MIM电容结构上形成第二金属层，之后研磨所述第二金属层、所述MIM电容结构至所述第二层间介质层的上方；
步骤四、在所述第二层间介质层、所述MIM电容结构上形成第三层间介质层，之后通过刻蚀、淀积、研磨在所述第三层间介质层上形成与所述第二金属层电连接的第三金属层，在所述第二、三介质层上形成与第一金属层电接触的第四金属层，之后形成与所述第三、四金属层电连接的后段金属互连层结构。
优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。
优选地，步骤一中的所述第一层间介质层的材料为低介电常数材料。
优选地，步骤一中的所述第二层间介质层的材料为低介电常数材料或二氧化硅。
优选地，步骤一中的所述第一金属层的材料为铜，所述第一金属层的凹陷程度不大于预设值。
优选地，步骤一中的所述介质阻挡层的材料为掺杂碳化硅。
优选地，步骤三中的所述MIM电容结构由自下而上依次堆叠的阻挡层、第一电容金属层、电容绝缘层、第二电容金属层组成。
优选地，步骤三中的所述阻挡层的材料为氮化钽。
优选地，步骤三中的所述第一、二电容金属层的材料仅为氮化钛。
优选地，步骤三中的所述电容绝缘层的材料为氮化硅、二氧化硅、氧化铝中的任一种。
优选地，步骤三中的所述第二金属层的材料为钨。
优选地，步骤四中的所述第三层间介质层的材料为低介电常数材料或二氧化硅。
优选地，步骤四中的所述第三、四金属层的材料为钨或铜。
如上所述，本发明的MIM电容结构的制造方法，具有以下有益效果：
本发明与后段金属互连工艺兼容，具有电容效率高，容值精度高，工艺步骤少，仅需要一次光刻即可实现的优点。
附图说明
图1显示为现有技术中的一种MIM电容结构示意图；
图2显示为本发明的光刻示意图；
图3显示为本发明的形成MIM电容结构和第二金属层示意图；
图4显示为本发明的MIM电容结构和第二金属层研磨后示意图；
图5显示为本发明的形成与MIM电容结构电接触的金属互连层示意图；
图6显示为本发明的工艺流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图6，本发明提供一种MIM电容结构的制造方法，包括：
步骤一、提供衬底(图中未示出)，衬底上形成有半导体结构(图中未示出)以及覆盖半导体结构的第一层间介质层101，在第一层间介质层101上形成与半导体结构电接触的第一金属层111，第一金属层111上形成有介质阻挡层102以及第二层间介质层103；
示例性地，半导体结构可包括源、漏、栅极结构，以及分别与源、漏、栅极结构电接触的接触孔、金属层结构，接触孔结构用于与第一金属层111形成电接触。
在一些实施例中，步骤一中的衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
在一些实施例中，步骤一中的第一层间介质层101的材料为低介电常数材料。低介电常数材料或称low-K材料，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等。低介电常数材料的研究是同高分子材料密切相关的。传统半导体使用二氧化硅作为介电材料，氧化硅的介电常数约为4。真空的介电常数为1，干燥空气的介电常数接近于1。
在一些实施例中，步骤一中的第二层间介质层103的材料为低介电常数材料或二氧化硅。
在一些实施例中，步骤一中的第一金属层111的材料为铜，第一金属层111的凹陷程度不大于预设值，相对于现有技术中需要增加一层电容器底板光罩以定义电容器底板的形成位置，采用关键尺寸复合预设值的第一金属层111作为电容器底板，可减少一层电容器底板光罩。
在一些实施例中，步骤一中的介质阻挡层102的材料为掺杂碳化硅。
步骤二、在第二层间介质层103上形成光刻胶层104，光刻打开光刻胶层104使得其下方的第二层间介质层103裸露，刻蚀裸露的第二层间介质层103及其下方的介质阻挡层102至第一金属层111裸露，用以形成凹槽，形成图2所示的结构，此处的凹槽可作为对准标记，可减少一层MIM对准标记光罩，之后去除剩余的光刻胶层104第二层间介质层103光刻胶层104光刻胶层104第二层间介质层103第二层间介质层103介质阻挡层102第一金属层111；
步骤三、在凹槽上形成U形的MIM电容结构105，之后在MIM电容结构105上形成第二金属层106，之后研磨第二金属层106、MIM电容结构105至第二层间介质层103的上方，研磨的方法通常为化学机械平坦化研磨，形成如图3所示的结构；
在一些实施例中，步骤三中的MIM电容结构105由自下而上依次堆叠的阻挡层、第一电容金属层、电容绝缘层、第二电容金属层组成。
在一些实施例中，步骤三中的阻挡层的材料为氮化钽。
在一些实施例中，步骤三中的第一、二电容金属层的材料仅为氮化钛。
在一些实施例中，步骤三中的电容绝缘层的材料为氮化硅、二氧化硅、氧化铝中的任一种。需要说明的是，电容绝缘层也可以根据需求选择其他K值的材料，此处不作具体限定。
在一些实施例中，步骤三中的MIM电容结构105可由自下而上依次堆叠的氮化钽层、第一氮化钛层、氮化硅层、第二氮化钛层组成。
在一些实施例中，步骤三中的第二金属层106的材料为钨。
步骤四、在第二层间介质层103、MIM电容结构105上形成第三层间介质层107，形成如图4所示的结构，之后通过刻蚀、淀积、研磨在第三层间介质层107上形成与第二金属层106电连接的第三金属层108，在第二、三介质层上形成与第一金属层111电接触的第四金属层109，即通过刻蚀在第三层间介质层107、第二、三层间介质层上形成接触孔，之后在接触孔上分别形成第三金属层108、第四金属层109，在通过化学机械平坦化的方法研磨第三金属层108、第四金属层109，之后形成与第三、四金属层电连接的后段金属互连层结构110，形成如图5所示的结构，其中后段金属互连层结构110可由铜后段金属互连工艺或铝后段金属工艺形成。
在一些实施例中，步骤四中的第三层间介质层107的材料为低介电常数材料或二氧化硅。
在一些实施例中，步骤四中的第三、四金属层的材料为钨或铜。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明与后段金属互连工艺兼容，具有电容效率高，容值精度高，工艺步骤少，仅需要一次光刻即可实现的优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种MIM电容结构的制造方法，其特征在于，至少包括：
步骤一、提供衬底，所述衬底上形成有半导体结构以及覆盖所述半导体结构的第一层间介质层，在所述第一层间介质层上形成与所述半导体结构电接触的第一金属层，所述第一金属层上形成有介质阻挡层以及第二层间介质层；
步骤二、在所述第二层间介质层上形成光刻胶层，光刻打开所述光刻胶层使得其下方的所述第二层间介质层裸露，刻蚀裸露的第二层间介质层及其下方的所述介质阻挡层至所述第一金属层裸露，用以形成凹槽，之后去除剩余的所述光刻胶层；
步骤三、在所述凹槽上形成MIM电容结构，之后在所述MIM电容结构上形成第二金属层，之后研磨所述第二金属层、所述MIM电容结构至所述第二层间介质层的上方；
步骤四、在所述第二层间介质层、所述MIM电容结构上形成第三层间介质层，之后通过刻蚀、淀积、研磨在所述第三层间介质层上形成与所述第二金属层电连接的第三金属层，在所述第二、三介质层上形成与第一金属层电接触的第四金属层，之后形成与所述第三、四金属层电连接的后段金属互连层结构。
2.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅衬底。
3.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述第一层间介质层的材料为低介电常数材料。
4.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述第二层间介质层的材料为低介电常数材料或二氧化硅。
5.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述第一金属层的材料为铜，所述第一金属层的凹陷程度不大于预设值。
6.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤一中的所述介质阻挡层的材料为掺杂碳化硅。
7.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤三中的所述MIM电容结构由自下而上依次堆叠的阻挡层、第一电容金属层、电容绝缘层、第二电容金属层组成。
8.根据权利要求7所述的完整的发明名称，其特征在于：步骤三中的所述阻挡层的材料为氮化钽。
9.根据权利要求7所述的完整的发明名称，其特征在于：步骤三中的所述第一、二电容金属层的材料仅为氮化钛。
10.根据权利要求7所述的完整的发明名称，其特征在于：步骤三中的所述电容绝缘层的材料为氮化硅、二氧化硅、氧化铝中的任一种。
11.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤三中的所述第二金属层的材料为钨。
12.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤四中的所述第三层间介质层的材料为低介电常数材料或二氧化硅。
13.根据权利要求1所述的MIM电容结构的制造方法，其特征在于：步骤四中的所述第三、四金属层的材料为钨或铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310316286.3A CN116230682A (zh) | 2023-03-29 | 2023-03-29 | Mim电容结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310316286.3A CN116230682A (zh) | 2023-03-29 | 2023-03-29 | Mim电容结构的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230682A true CN116230682A (zh) | 2023-06-06 |
Family
ID=86582613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310316286.3A Pending CN116230682A (zh) | 2023-03-29 | 2023-03-29 | Mim电容结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230682A (zh) |
-
2023
- 2023-03-29 CN CN202310316286.3A patent/CN116230682A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8569820B2 (en) | Capacitor having a plurality of parallel conductive members | |
| TWI628746B (zh) | 半導體結構及其製造方法 | |
| JP2013145899A (ja) | Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法 | |
| US8101985B2 (en) | Capacitors and methods of manufacture thereof | |
| US20200091079A1 (en) | Hybrid dielectric scheme for varying liner thickness and manganese concentration | |
| US9911732B2 (en) | Vertical metal insulator metal capacitor having a high-k dielectric material | |
| CN117096022A (zh) | 基于高K金属栅平台的poly电阻形成方法 | |
| US11600565B2 (en) | Top via stack | |
| CN116314120A (zh) | 半导体器件及其形成方法 | |
| CN116230682A (zh) | Mim电容结构的制造方法 | |
| US11688680B2 (en) | MIM capacitor structures | |
| KR102611247B1 (ko) | 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법 | |
| US8748257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| US10811382B1 (en) | Method of manufacturing semiconductor device | |
| US11205591B2 (en) | Top via interconnect with self-aligned barrier layer | |
| US11710730B2 (en) | Fabricating method of semiconductor device with exposed input/output pad in recess | |
| CN117855199A (zh) | 提高沟槽mim电容耐压的方法 | |
| TWI846268B (zh) | 半導體結構及其形成方法 | |
| US20240162082A1 (en) | Manufacturing method of semiconductor structure | |
| CN117096023A (zh) | 基于高K金属栅平台的poly电阻形成方法 | |
| CN116093020A (zh) | 避免后段工艺中金属互连层形成孔洞的方法 | |
| CN117293124A (zh) | 降低mim结构上层金属残留风险的半导体结构及其制造方法 | |
| TW202347513A (zh) | 半導體裝置及其製造方法 | |
| CN116887667A (zh) | Mim电容及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |