JP2013145899A - Mimキャパシタを含む半導体集積回路素子およびその製造方法 - Google Patents
Mimキャパシタを含む半導体集積回路素子およびその製造方法 Download PDFInfo
- Publication number
- JP2013145899A JP2013145899A JP2013036884A JP2013036884A JP2013145899A JP 2013145899 A JP2013145899 A JP 2013145899A JP 2013036884 A JP2013036884 A JP 2013036884A JP 2013036884 A JP2013036884 A JP 2013036884A JP 2013145899 A JP2013145899 A JP 2013145899A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- upper electrode
- layer
- capacitor
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 192
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 206
- 238000000034 method Methods 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 60
- 229910052751 metal Inorganic materials 0.000 description 60
- 230000008569 process Effects 0.000 description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 23
- 229910021332 silicide Inorganic materials 0.000 description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 241000239218 Limulus Species 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000006166 lysate Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】活性領域を含む半導体基板、基板の上面の一部に形成され、絶縁領域を定義する絶縁物、共通のコンダクタ層からパターニングされ基板上に形成され、絶縁物上に形成された第1パターン部と、活性領域上に形成され活性領域内に形成されたトランジスタのゲートを含む第2パターン部を含むコンダクタ層パターン、前記第2パターン部は前記活性領域内に形成されたトランジスタのゲートを含み、コンダクタ層パターンの前記第1パターン部上に形成された下部電極、下部電極上に形成された誘電層パターン、および誘電層パターン上に形成された上部電極を含む絶縁領域内のキャパシタを含む半導体集積回路素子とその製造方法が提供される。
【選択図】 図1F
Description
この時、VCCは、
VCCはアナログキャパシタのキャパシタンスと電圧との間の関係を表す2次方程式の各項の係数を指称する。
一方、ますます複雑化する配線に必要なルーティング面積を最大化することができ、さらに単純化された工程で最小限のマスクを使用し、形成することができる金属アナログキャパシタに対する必要性が増大している。金属アナログキャパシタンスを含む半導体集積回路素子に関しては、特許文献1に記載されたものが知られている。
その他実施形態の具体的な事項は詳細な説明および図に含まれている。
フィールド酸化膜102が基板100の絶縁領域90と活性領域92とを定義し、基板100内に形成される。活性領域92にはトランジスタ94のような活性素子が形成される。本実施形態で、トランジスタ94は基板100の活性領域92上に形成された第1ゲートスタック(stack、130a)を含む。第1ゲートスタック130aの左右側の基板100内にはソース/ドレイン領域(source/drain region、128)が形成される。
次に、犠牲層150を平坦化された第1層間絶縁膜140上に形成する。犠牲層150はTiN、TaN、SiN、金属窒化物など、第1層間絶縁膜140がシリコン酸化物である場合に湿式エッチング選択比を有し得る多様な物質で形成される。
本実験の目的はキャパシタが半導体ウェハ上に第1上部電極180の第1上部電極層182と下部電極160がTiNであり、キャパシタ誘電層170が約200Åの厚さのHfO2で形成された場合のキャパシタンスである。図9に見られるように、キャパシタンスは8fF/μm2以上で比較的高いキャパシタンスであった。上部金属線を通さず、データがポリシリコンパターン/キャパシタの下部および上部電極と直接連結されたプローブを利用して得られた。
図10は本発明による8種の他の工程によって製造されたMIMキャパシタで、印加電圧にともなう漏洩電流密度を示した実験データのグラフである。
図11を参照すれば、キャパシタオープニングを拡張させるための2種の方法(HF/LAL湿式エッチング)と、下部電極層を形成するための2種の方法(物理的気相蒸着方法/イオン化された物理的気相蒸着方法)および多様なPAN方法による8種の工程条件を示している。
90 絶縁領域
92 活性領域
94 トランジスタ
102 フィールド酸化膜
110 ゲート酸化膜
120 ゲートポリシリコン
128 ソース/ドレイン領域
129 シリサイド領域
130 ゲートスタック
140 第1層間絶縁膜
150 犠牲層
160 下部電極
170 キャパシタ誘電層
180 上部電極
190 垂直コンタクト
210 第2層間絶縁膜
242 インターコネクション
Claims (13)
- 活性領域を含む半導体基板と、
前記基板の上面の一部に形成され、絶縁領域を定義する絶縁物と、
共通コンダクタ層からパターニングされ、前記基板上に形成され、前記絶縁物上に形成された第1パターン部と、
前記活性領域上に形成され、前記活性領域内に形成されたトランジスタのゲートを含む第2パターン部を含むコンダクタ層パターン、および
前記コンダクタ層パターンの前記第1パターン部上に形成された下部電極、前記下部電極上に形成された誘電層パターン、および前記誘電層パターン上に形成された上部電極を含む絶縁領域内のキャパシタを含み、
前記上部電極は前記誘電層パターン上の第1上部電極層パターンと、前記第1上部電極層パターン上の第2上部電極層パターンとを含み、
前記第1上部電極層パターンの一部は前記第2上部電極層パターンの上部にあることを特徴とする半導体集積回路素子。 - 前記誘電層パターンは、高誘電率物質、酸化物、酸化物−窒化物−酸化物構造のうちから選択された誘電物質のうちのいずれか一つである請求項1に記載の半導体集積回路素子。
- 前記誘電層パターンは、前記上部電極の側壁に沿って形成される請求項1に記載の半導体集積回路素子。
- 前記基板上に形成された層間絶縁膜をさらに含み、前記キャパシタは前記層間絶縁膜を通して(through)形成され、
前記キャパシタは前記コンダクタパターンの第1パターン部上の一部に形成され、前記下部電極コンタクトが前記層間絶縁膜を介して延長され前記コンダクタパターンの前記第1パターン部の他の部分の上部表面と電気的に連結される請求項1に記載の半導体集積回路素子。 - 前記基板上に形成された層間絶縁膜をさらに含み、前記キャパシタは前記層間絶縁膜を通して(through)形成され、
前記層間絶縁膜を介して延長され前記上部電極の上部表面と電気的に連結される上部電極コンタクトをさらに含む請求項1に記載の半導体集積回路素子。 - 半導体基板の上部に絶縁領域を定義する絶縁物を形成し、
基板上にコンダクタ層を形成しパターニングして、前記絶縁領域の絶縁物上の第1パターン部と前記活性領域上の第2パターン部とを含む伝導性パターンを形成し、
前記伝導性パターンの前記第1パターン部上に下部電極を形成し前記下部電極上に誘電層パターンを形成して、および前記誘電層パターン上に上部電極を形成して、前記絶縁領域の絶縁物上にキャパシタを形成することを含み、
前記上部電極は前記誘電層パターン上の第1上部電極層パターンと、前記第1上部電極層パターン上の第2上部電極層パターンとを含み、
前記第1上部電極層パターンの一部は前記第2上部電極層パターンの上部にあることを特徴とする半導体集積回路素子の製造方法。 - 前記誘電層パターンは、高誘電物質、酸化物、酸化物−窒化物−酸化物構造のうちから選択されたいずれか一つの誘電物質を含む請求項6に記載の半導体集積回路素子の製造方法。
- 前記キャパシタは、
前記伝導性層パターン上の基板上に層間絶縁膜を形成し、
前記層間絶縁膜をパターニングして前記伝導性層パターン上の第1パターン部の一部を露出させるオープニングを形成し、
前記オープニングの底面および内壁に下部電極層を形成し、
前記オープニングの底面上の下部電極層パターンを形成するために前記下部電極層をエッチングし、
前記下部電極上に誘電層を形成し、
前記誘電層上に上部電極層を形成して、
前記上部電極層と前記誘電層下部の前記層間絶縁膜を露出させるために前記層間絶縁膜を平坦化する工程を行うことを含む請求項6に記載の半導体集積回路素子の製造方法。 - 前記上部電極層のエッチングは、前記オープニングの内壁から電極層を除去する請求項8に記載の半導体集積回路素子の製造方法。
- 前記層間絶縁膜を平坦化する前に前記層間絶縁膜上に犠牲層をさらに形成してパターニングすることを含み、
前記パターニング工程は前記犠牲層と層間絶縁膜とをパターニングして、第1オープニングを形成することである請求項8に記載の半導体集積回路素子の製造方法。 - エッチング方法で第2オープニングを形成するために前記第1オープニングを拡張させることをさらに含む請求項10に記載の半導体集積回路素子の製造方法。
- 前記拡張の後に、前記犠牲層の下が除去された部分が前記第2オープニング上に形成される請求項11に記載の半導体集積回路素子の製造方法。
- 前記キャパシタは、前記伝導性パターンの前記第1パターン部上の一部に形成され、前記層間絶縁膜を通して延長され前記伝導性パターンの前記第1パターン部の他の部分の上部表面と電気的に連結される下部電極コンタクトを形成することをさらに含む請求項8に記載の半導体集積回路素子の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060045712A KR100827437B1 (ko) | 2006-05-22 | 2006-05-22 | Mim 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
KR10-2006-0045712 | 2006-05-22 | ||
US11/588575 | 2006-10-27 | ||
US11/588,575 US7888773B2 (en) | 2006-05-22 | 2006-10-27 | Semiconductor integrated circuit device having MIM capacitor and method of fabricating the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121808A Division JP2007311785A (ja) | 2006-05-22 | 2007-05-02 | Mimキャパシタを含む半導体集積回路素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013145899A true JP2013145899A (ja) | 2013-07-25 |
JP5629795B2 JP5629795B2 (ja) | 2014-11-26 |
Family
ID=38711245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036884A Active JP5629795B2 (ja) | 2006-05-22 | 2013-02-27 | Mimキャパシタを含む半導体集積回路素子およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7888773B2 (ja) |
JP (1) | JP5629795B2 (ja) |
KR (1) | KR100827437B1 (ja) |
CN (1) | CN101123251B (ja) |
TW (1) | TWI346380B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9853325B2 (en) * | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
US10601074B2 (en) | 2011-06-29 | 2020-03-24 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
US10658705B2 (en) | 2018-03-07 | 2020-05-19 | Space Charge, LLC | Thin-film solid-state energy storage devices |
US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801076B1 (ko) * | 2006-02-28 | 2008-02-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
DE102006060342A1 (de) * | 2006-12-20 | 2008-06-26 | Texas Instruments Deutschland Gmbh | CMOS-Transistor |
JP5320689B2 (ja) * | 2007-05-10 | 2013-10-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
US8889507B2 (en) * | 2007-06-20 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitors with improved reliability |
KR100815969B1 (ko) * | 2007-06-26 | 2008-03-24 | 주식회사 동부하이텍 | 엠아이엠(mim) 캐패시터와 그의 제조방법 |
US8436408B2 (en) * | 2008-09-17 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with decoupling capacitor design |
KR20100076256A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | Pip 커패시터의 제조 방법 |
US8614497B2 (en) * | 2009-08-07 | 2013-12-24 | Broadcom Corporation | Method for fabricating a MIM capacitor using gate metal for electrode and related structure |
US8125049B2 (en) * | 2009-11-16 | 2012-02-28 | International Business Machines Corporation | MIM capacitor structure in FEOL and related method |
US8318577B2 (en) * | 2011-04-28 | 2012-11-27 | Freescale Semiconductor, Inc. | Method of making a semiconductor device as a capacitor |
US8624312B2 (en) | 2011-04-28 | 2014-01-07 | Freescale Semiconductor, Inc. | Semiconductor device structure as a capacitor |
US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
US20120313149A1 (en) * | 2011-06-09 | 2012-12-13 | Beijing Nmc Co., Ltd. | Semiconductor structure and method for manufacturing the same |
CN102891110B (zh) * | 2011-07-18 | 2014-09-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体集成器件及其制造方法 |
US8659066B2 (en) | 2012-01-06 | 2014-02-25 | International Business Machines Corporation | Integrated circuit with a thin body field effect transistor and capacitor |
US8896128B2 (en) * | 2012-11-16 | 2014-11-25 | Infineon Technologies Ag | Integrated circuit, a semiconductor die arrangement and a method for manufacturing an integrated circuit |
US9012966B2 (en) * | 2012-11-21 | 2015-04-21 | Qualcomm Incorporated | Capacitor using middle of line (MOL) conductive layers |
US9362269B2 (en) | 2013-03-12 | 2016-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor and metal-insulator-metal capacitor structure and method |
US9343399B2 (en) * | 2013-07-12 | 2016-05-17 | Qualcomm Incorporated | Thick conductive stack plating process with fine critical dimension feature size for compact passive on glass technology |
KR102235613B1 (ko) * | 2014-11-20 | 2021-04-02 | 삼성전자주식회사 | Mos 커패시터를 구비하는 반도체 소자 |
KR102411417B1 (ko) | 2015-12-02 | 2022-06-22 | 삼성전자주식회사 | 저항체를 구비하는 반도체 소자 및 이를 이용하는 반도체 집적회로 장치 |
CN105514092B (zh) * | 2015-12-29 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 金属‑绝缘体‑金属电容及其形成方法 |
US10418364B2 (en) * | 2016-08-31 | 2019-09-17 | Globalfoundries Inc. | Semiconductor device structure with self-aligned capacitor device |
US9929148B1 (en) * | 2017-02-22 | 2018-03-27 | Globalfoundries Inc. | Semiconductor device including buried capacitive structures and a method of forming the same |
US10608076B2 (en) | 2017-03-22 | 2020-03-31 | Advanced Micro Devices, Inc. | Oscillating capacitor architecture in polysilicon for improved capacitance |
US10756164B2 (en) | 2017-03-30 | 2020-08-25 | Advanced Micro Devices, Inc. | Sinusoidal shaped capacitor architecture in oxide |
JP7356214B2 (ja) | 2018-09-04 | 2023-10-04 | キヤノン株式会社 | 撮像装置、その製造方法及びカメラ |
US10707295B2 (en) | 2018-09-17 | 2020-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
US11450676B2 (en) | 2020-02-27 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric random access memory device with a three-dimensional ferroelectric capacitor |
CN113964119A (zh) * | 2020-07-21 | 2022-01-21 | 联华电子股份有限公司 | 半导体元件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156467A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | 半導体装置の製造方法 |
JP2000208444A (ja) * | 1999-01-14 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | ヴィアめっき方法、ヴィアめっき構造部製造方法、及び多層相互接続構造部 |
US6232197B1 (en) * | 1999-04-07 | 2001-05-15 | United Microelectronics Corp, | Metal-insulator-metal capacitor |
US6239010B1 (en) * | 1999-07-02 | 2001-05-29 | United Microelectronics Corp. | Method for manually manufacturing capacitor |
JP2002313939A (ja) * | 2001-03-19 | 2002-10-25 | Internatl Business Mach Corp <Ibm> | キャパシタ・デバイスおよびキャパシタの形成方法 |
JP2005038971A (ja) * | 2003-07-17 | 2005-02-10 | Ebara Corp | 半導体装置及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434098A (en) * | 1993-01-04 | 1995-07-18 | Vlsi Techology, Inc. | Double poly process with independently adjustable interpoly dielectric thickness |
US5393691A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Fabrication of w-polycide-to-poly capacitors with high linearity |
US5631188A (en) * | 1995-12-27 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Low voltage coefficient polysilicon capacitor |
KR100334964B1 (ko) | 1999-07-02 | 2002-05-04 | 박종섭 | 복합 반도체장치의 아날로그 커패시터 제조 방법 |
KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
JP2002064184A (ja) * | 2000-06-09 | 2002-02-28 | Oki Electric Ind Co Ltd | コンデンサ部を備えた半導体装置の製造方法 |
KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
KR100755627B1 (ko) * | 2001-12-05 | 2007-09-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 캐패시터 제조 방법 |
KR100548999B1 (ko) * | 2003-10-28 | 2006-02-02 | 삼성전자주식회사 | 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법 |
-
2006
- 2006-05-22 KR KR1020060045712A patent/KR100827437B1/ko active IP Right Grant
- 2006-10-27 US US11/588,575 patent/US7888773B2/en active Active
-
2007
- 2007-05-22 TW TW096118174A patent/TWI346380B/zh active
- 2007-05-22 CN CN2007101114669A patent/CN101123251B/zh active Active
-
2011
- 2011-01-05 US US12/984,823 patent/US8389355B2/en active Active
-
2013
- 2013-02-27 JP JP2013036884A patent/JP5629795B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000156467A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | 半導体装置の製造方法 |
JP2000208444A (ja) * | 1999-01-14 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | ヴィアめっき方法、ヴィアめっき構造部製造方法、及び多層相互接続構造部 |
US6232197B1 (en) * | 1999-04-07 | 2001-05-15 | United Microelectronics Corp, | Metal-insulator-metal capacitor |
US6239010B1 (en) * | 1999-07-02 | 2001-05-29 | United Microelectronics Corp. | Method for manually manufacturing capacitor |
JP2002313939A (ja) * | 2001-03-19 | 2002-10-25 | Internatl Business Mach Corp <Ibm> | キャパシタ・デバイスおよびキャパシタの形成方法 |
JP2005038971A (ja) * | 2003-07-17 | 2005-02-10 | Ebara Corp | 半導体装置及びその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9853325B2 (en) * | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
US10199682B2 (en) | 2011-06-29 | 2019-02-05 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
US10601074B2 (en) | 2011-06-29 | 2020-03-24 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
US10658705B2 (en) | 2018-03-07 | 2020-05-19 | Space Charge, LLC | Thin-film solid-state energy storage devices |
Also Published As
Publication number | Publication date |
---|---|
JP5629795B2 (ja) | 2014-11-26 |
US7888773B2 (en) | 2011-02-15 |
CN101123251A (zh) | 2008-02-13 |
US20110097869A1 (en) | 2011-04-28 |
CN101123251B (zh) | 2010-11-03 |
US8389355B2 (en) | 2013-03-05 |
KR100827437B1 (ko) | 2008-05-06 |
TW200812064A (en) | 2008-03-01 |
KR20070112603A (ko) | 2007-11-27 |
TWI346380B (en) | 2011-08-01 |
US20070267705A1 (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5629795B2 (ja) | Mimキャパシタを含む半導体集積回路素子およびその製造方法 | |
TWI392080B (zh) | 具溝渠電容及溝渠電阻的半導體結構 | |
KR100361875B1 (ko) | 벌크 실리콘 웨이퍼 및 soi 웨이퍼 위에서 vlsi의커패시터 사이즈를 증가시키는 방법 및 그 방법에 의해형성되는 구조 | |
US8441103B2 (en) | Embedded series deep trench capacitors and methods of manufacture | |
JP3822569B2 (ja) | 半導体装置およびその製造方法 | |
US9012296B2 (en) | Self-aligned deep trench capacitor, and method for making the same | |
US20050045865A1 (en) | [semiconductor device and fabricating method thereof] | |
TWI690025B (zh) | 絕緣體上半導體基底、其形成方法以及積體電路 | |
KR100848241B1 (ko) | 반도체 소자의 제조방법 | |
US7029968B2 (en) | Method of forming a PIP capacitor | |
US8384140B2 (en) | Structure for dual contact trench capacitor and structure thereof | |
US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
US20020027260A1 (en) | Semiconductor device with isolation insulator, interlayer insulation film, and a sidewall coating film | |
JP2007311785A (ja) | Mimキャパシタを含む半導体集積回路素子およびその製造方法 | |
US8765548B2 (en) | Capacitors and methods of manufacture thereof | |
JP2005530347A (ja) | 局所的埋め込み相互接続のための改善された構造および方法 | |
US8372725B2 (en) | Structures and methods of forming pre fabricated deep trench capacitors for SOI substrates | |
KR101302106B1 (ko) | 트랜치 구조의 mim커패시터 및 그 제조 방법 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
US6177327B1 (en) | Method of manufacturing capacitor for mixed-moded circuit device | |
KR20100079205A (ko) | Mim 커패시터를 가지는 반도체 소자 및 방법 | |
CN113921712A (zh) | 版图结构、半导体器件结构及其制造方法 | |
KR0166491B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
CN118284049A (zh) | Nand flash存储器件及其制备方法 | |
KR100641984B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5629795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |