JP7356214B2 - 撮像装置、その製造方法及びカメラ - Google Patents

撮像装置、その製造方法及びカメラ Download PDF

Info

Publication number
JP7356214B2
JP7356214B2 JP2018165429A JP2018165429A JP7356214B2 JP 7356214 B2 JP7356214 B2 JP 7356214B2 JP 2018165429 A JP2018165429 A JP 2018165429A JP 2018165429 A JP2018165429 A JP 2018165429A JP 7356214 B2 JP7356214 B2 JP 7356214B2
Authority
JP
Japan
Prior art keywords
metal electrode
substrate
photoelectric conversion
conversion region
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018165429A
Other languages
English (en)
Other versions
JP2020038908A (ja
Inventor
裕介 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018165429A priority Critical patent/JP7356214B2/ja
Priority to US16/550,484 priority patent/US11271022B2/en
Publication of JP2020038908A publication Critical patent/JP2020038908A/ja
Application granted granted Critical
Publication of JP7356214B2 publication Critical patent/JP7356214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Description

本発明は、撮像装置、その製造方法及びカメラに関する。
ダイナミックレンジや低照度時の出力電圧などを変更するために、フローティングディフュージョンにスイッチ素子を介して容量素子が接続された撮像装置が提案されている。この撮像装置では、フローティングディフュージョンの容量を動的に変更できる。容量素子を基板に形成することによる光電変換領域のサイズの低減を抑制するため、特許文献１は、容量素子を線間容量として配線層に形成することを提案する。
特許第６０２４１０３号公報
特許文献１に記載された構造では、配線層に線間容量を設けるため、配線レイアウトの自由度が制限される。本発明は、配線レイアウトの自由度が高めることが可能な容量素子の構造を提供することを目的とする。
上記課題に鑑みて、撮像装置であって、第１光電変換領域と、第２光電変換領域と、前記第１光電変換領域及び前記第２光電変換領域のそれぞれで発生した電荷を電圧に変換するためのフローティングディフュージョンとを有する基板と、配線層に含まれる導電パターンと前記基板とを接続するコンタクトプラグと、第１金属電極と、前記第１金属電極と前記基板との間に配された第２金属電極と、前記第１金属電極に前記配線層を通じて電気的に接続された第３金属電極と、前記第３金属電極と前記基板との間に配され、前記第２金属電極に前記配線層を通じて電気的に接続された第４金属電極と、前記第１金属電極と前記第２金属電極との間に配された第１容量絶縁膜と、前記第３金属電極と前記第４金属電極との間に配された第２容量絶縁膜と、を有する容量素子と、を備え、前記第１金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、前記第３金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、前記第１金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なり、前記第３金属電極は、前記基板の主面に対する平面視において前記第２光電変換領域の少なくとも一部に重なることを特徴とする撮像装置が提供される。
上記手段により、配線レイアウトの自由度が高めることが可能な容量素子の構造が提供される。
本発明の様々な実施形態に係る撮像装置の構成を説明するブロック図。 本発明の第１実施形態に係る画素の構成を説明する等価回路図。 本発明の第１実施形態に係る画素の構成を説明する断面模式図。 本発明の第２実施形態に係る画素の構成を説明する等価回路図。 本発明の第２実施形態に係る画素の構成を説明する断面模式図。 本発明の第３実施形態に係る画素の構成を説明する等価回路図。 本発明の第３実施形態に係る画素の構成を説明する断面模式図。 本発明の第４実施形態に係る画素の構成を説明する等価回路図。 本発明の様々な実施形態に係る撮像装置の製造方法を説明する断面模式図。 本発明の第１実施形態に係る画素の構成の変形例を説明する断面模式図。
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付し、重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。
＜第１実施形態＞
図１～図３を参照して、本発明の第１実施形態について説明する。図１は、本実施形態の撮像装置１００の概略構成を表すブロック図である。撮像装置１００は、画素アレイ１１０と、垂直走査回路１２０と、増幅回路１３０と、水平走査回路１４０と、出力回路１５０と、制御回路１６０と、を備える。
画素アレイ１１０は、ＸＹの行列状に配置された複数の画素回路１１１を備える。垂直走査回路１２０は、画素回路１１１のトランジスタをオンまたはオフに制御するための制御信号を供給する。垂直走査回路１２０には、シフトレジスタやアドレスデコーダなどの論理回路が用いられ得る。画素回路１１１の各列には垂直出力線１１２が設けられている。画素回路１１１からの信号が列ごとに垂直出力線１１２に読み出される。増幅回路１３０は垂直出力線１１２に出力された画素信号を増幅し、リセット時の信号及び光電変換時の信号に基づく相関二重サンプリング処理を行う。水平走査回路１４０は、増幅回路１３０の増幅器に接続されたスイッチをオンまたはオフに制御するための制御信号を供給する。出力回路１５０はバッファアンプ、差動増幅器などから構成され、増幅回路１３０からの画素信号を撮像装置１００の外部の信号処理部に出力する。撮像装置１００は、ＡＤ変換部を更に備え、デジタル画像信号を出力してもよい。制御回路１６０は、撮像装置１００の各要素の動作を制御する。
図２は、本実施形態に係る画素回路２００の等価回路を示している。画素回路２００は、図１の画素回路１１１に対応する。図２には行方向及び列方向の２次元に配列された複数の画素回路２００のうち、２行×２列の４個の画素回路２００が示されている。一般に、撮像装置１００はさらに多くの画素回路２００を有する。
複数の画素回路２００の各々は、光電変換素子２０１（以下、ＰＤ２０１）と、転送トランジスタ２０２と、フローティングディフュージョン２０３（以下ＦＤ２０３）と、を備える。また、複数の画素回路２００の各々は、リセットトランジスタ２０４と、増幅トランジスタ２０５と、選択トランジスタ２０６と、容量接続トランジスタ２０７と、容量素子２０８と、を備える。リセットトランジスタ２０４と、選択トランジスタ２０６と、容量接続トランジスタ２０７とはそれぞれ、スイッチ素子として機能する。
ＰＤ２０１は、入射光を光電変換するとともに、光電変換された電荷を蓄積する。転送トランジスタ２０２は、オンになることに応じて、ＰＤ２０１に蓄積された電荷をＦＤ２０３に転送する。ＦＤ２０３は、ＰＤ２０１で発生した電荷を電圧に変換する。増幅トランジスタ２０５はソースフォロワを構成し、ＦＤ２０３の電圧に基づく信号を、選択トランジスタ２０６を介して、垂直出力線１１２（第ｍ列ではＶｏｕｔ（ｍ））に出力する。
容量素子２０８は、ＰＤ２０１からＦＤ２０３までの信号経路に電気的に接続されている。具体的に、容量素子２０８は、容量接続トランジスタ２０７を介してＦＤ２０３に電気的に接続されている。ＰＤ２０１から転送された電荷は、ＦＤ２０３が有する容量に蓄積される。さらに、ＰＤ２０１から転送された電荷は、容量接続トランジスタ２０７がオンの場合に、容量素子２０８にも蓄積される。すなわち、容量接続トランジスタ２０７がオンである場合に、ＰＤ２０１から転送された電荷は、ＦＤ２０３が有する容量および容量素子２０８に蓄積される。一方、容量接続トランジスタ２０７がオフである場合に、ＰＤ２０１から転送された電荷は、ＦＤ２０３が有する容量に蓄積され、容量素子２０８に蓄積されない。
リセットトランジスタ２０４がオンになることに応じて、容量素子２０８の電圧が電源電圧源２０９の電圧にリセットされる。またリセットトランジスタ２０４と容量接続トランジスタ２０７とが同時にオンになることに応じて、ＦＤ２０３の電圧が電源電圧源２０９の電圧にリセットされる。
同一行の画素回路２００に対して共通の制御信号が垂直走査回路１２０から供給される。具体的に、第ｎ行の転送トランジスタ２０２、リセットトランジスタ２０４、選択トランジスタ２０６、容量接続トランジスタ２０７に、制御信号ｐＴＸ（ｎ）、ｐＲＥＳ（ｎ）、ｐＳＥＬ（ｎ）、ｐＳＴＲ（ｎ）がそれぞれ供給される。これらのトランジスタは制御信号がハイレベルの場合にオンになり、ローレベルの場合にオフになる。容量接続トランジスタ２０７は、ＦＤ２０３と容量素子２０８との接続・非接続を切り替える。容量接続トランジスタ２０７は、制御信号ｐＳＴＲ（ｎ）に従って駆動し、制御信号ｐＳＴＲ（ｎ）がパルス状にオンとなるタイミングで、ＦＤ２０３に容量素子２０８を接続する。
ＦＤ２０３で蓄積可能な電荷量は、ＦＤ２０３の容量で決まる。ダイナミックレンジや低照度時の出力電圧などを変更するために、容量接続トランジスタ２０７を介して容量素子２０８をＦＤ２０３に接続することによって、ＦＤ２０３の容量を動的に増やすことが可能となる。ＦＤ２０３で蓄積可能な容量が少ない場合に、ＦＤ２０３で蓄積可能な容量が多い場合と比較して、入射光量に対する出力信号の信号量の傾斜が急勾配（高ゲイン）となる。したがって、制御回路１６０は、入射光量が少ない場合に容量接続トランジスタ２０７をオフにし、ＦＤ２０３に蓄積可能な電荷の容量を小さくすることで、高ゲインで信号レベルを出力することができるようになる。一方、入射光量が多い場合に、制御回路１６０は、容量接続トランジスタ２０７をオンにし、ＦＤ２０３に蓄積可能な電荷の容量を大きくすることで、大きな光量まで対応可能になる。
図３は図２におけるＰＤ２０１、転送トランジスタ２０２、ＦＤ２０３、容量接続トランジスタ２０７、容量素子２０８に沿った画素回路２００の断面図である。同一の部材については各図で同様の符号を付している。以下の実施例では電子を信号電荷とする場合について説明するが、正孔を信号電荷としてもよい。その場合は各領域の導電型がそれぞれ反対の導電型となる。図３に示すように、撮像装置１００は、裏面照射型の撮像装置である。裏面照射型の撮像装置とは、基板に対して配線層とは反対側から光が入射する構造を有する撮像装置のことである。
基板３００は、例えば半導体基板である。基板３００は、光電変換領域３０１と、表面領域３０２と、素子分離領域３０３と、ｐｎ接合分離領域３０４と、不純物領域３０５と、不純物領域３０６と、を有する。光電変換領域３０１は、ｎ型不純物領域であり、ＰＤ２０１を構成する。光電変換領域３０１に入射した光は電子に光電変換される。表面領域３０２は、ｐ型不純物領域であり、光電変換領域３０１の基板表面側に位置する。表面領域３０２は、光電変換領域３０１とｐｎ接合を形成する。ＰＤ２０１は、表面領域３０２によって、界面のノイズを抑制可能な埋め込みダイオード構成となる。基板３００の深部領域３０７は、光電変換領域３０１よりも低い濃度のｎ型領域である。この濃度差によって、基板３００の深い位置で光電変換された電子が光電変換領域３０１に収集される。基板３００の深部領域３０７は、ｐ型領域であってもよい。
素子分離領域３０３は、ＬＯＣＯＳやＳＴＩによって構成される。ｐｎ接合分離領域３０４は、ｐ型不純物領域である。素子分離領域３０３及びｐｎ接合分離領域３０４によって、互いに隣接する画素回路間が分離される。不純物領域３０５は、ＦＤ２０３として機能する。不純物領域３０６は、容量接続トランジスタ２０７の一方の主電極として機能する。
撮像装置１００は、基板３００の上にゲート絶縁膜３１１を有する。ゲート絶縁膜３１１は、転送トランジスタ２０２及び容量接続トランジスタ２０７を含む様々なトランジスタのゲート絶縁膜を構成する。ゲート電極３１４及びゲート電極３１５は、ゲート絶縁膜３１１の上に形成されている。ゲート電極３１４は、転送トランジスタ２０２のゲートを構成する。ゲート電極３１５は、容量接続トランジスタ２０７のゲートを構成する。
撮像装置１００は、ゲート絶縁膜３１１及びゲート電極３１４、３１５の上に絶縁層３１２を有し、絶縁層３１２の上に配線層３１３を有する。撮像装置１００は、絶縁層３１２の内部に、下部金属電極３１６と、容量絶縁膜３１７と、上部金属電極３１８と、コンタクトプラグ３１９～３２２と、を有する。配線層３１３は、導電パターン３２３を有する。
容量絶縁膜３１７は、下部金属電極３１６と、上部金属電極３１８との間に位置する。下部金属電極３１６と、容量絶縁膜３１７と、上部金属電極３１８と、によって、ＭＩＭ（Metal-Insulator-Metal）型の容量素子２０８が構成される。容量絶縁膜３１７の誘電率は、絶縁層３１２の誘電率よりも高くてもよい。
コンタクトプラグ３１９は、下部金属電極３１６と導電パターン３２３の一部とを互いに物理的に接続する。コンタクトプラグ３２０は、上部金属電極３１８と導電パターン３２３の一部とを互いに物理的に接続する。コンタクトプラグ３２１は、ゲート電極３１５と導電パターン３２３の一部とを互いに物理的に接続する。コンタクトプラグ３２２は、不純物領域３０６と導電パターン３２３の一部とを互いに物理的に接続する。これらの接続によって、不純物領域３０６と上部金属電極３１８とは、コンタクトプラグ３２０と、導電パターン３２３の一部と、コンタクトプラグ３２２と、を介して、互いに電気的に接続される。
上部金属電極３１８及び下部金属電極３１６はそれぞれ、配線層３１３と基板３００との間に位置する。そのため、上部金属電極３１８と基板３００との間の距離は、コンタクトプラグ３２２の長さよりも短く、下部金属電極３１６と基板３００との間の距離は、コンタクトプラグ３２２の長さよりも短い。ここで、上部金属電極３１８と基板３００との間の距離は、上部金属電極３１８内のある１点と、基板３００内のある１点との間の最小距離であってもよい。下部金属電極３１６と基板３００との間の距離についても同様である。上部金属電極３１８は、下部金属電極３１６と配線層３１３との間に位置する。下部金属電極３１６は、上部金属電極３１８と基板３００との間に位置する。ここで、「下部金属電極３１６が間に上部金属電極３１８と基板３００との位置する」とは、下部金属電極３１６の少なくとも一部が両者の間に位置していればよく、図３に示すように、下部金属電極３１６が両者の間に位置していない部分を有してもよい。上部金属電極３１８及び下部金属電極３１６が配線層３１３と基板３００との間に位置するので、配線層３１３のレイアウトに制限されることなく、大容量の容量素子２０８を形成できる。さらに、容量素子２０８の金属電極と配線層３１３の導電パターン３２３との間の寄生容量を低減できるので、ＦＤ２０３の容量値を不要に増やすことを低減できる。
図３の例にかえて、上部金属電極３１８が配線層３１３に含まれ、下部金属電極３１６が配線層３１３と基板３００との間に位置してもよい。この場合であっても、下部金属電極３１６の分だけ、配線層３１３のレイアウトの制限を緩和できる。下部金属電極３１６は、接地電圧源２１０に接続される。これに代えて、下部金属電極３１６は、電源電圧源２０９に接続されてもよい。
下部金属電極３１６は、基板３００の主面に対する平面視において、光電変換領域３０１の少なくとも一部に重なる位置にある。基板３００の主面は、基板３００の上面（ゲート絶縁膜３１１と接合する面）であってもよい。図３に示すように、下部金属電極３１６は、基板３００の主面に対する平面視において、光電変換領域３０１の全面に重なってもよい。これに代えて、下部金属電極３１６は、基板３００の主面に対する平面視において、光電変換領域３０１の一部のみに重なってもよい。本実施形態の撮像装置１００は裏面照射型であるので、下部金属電極３１６が光電変換領域３０１に重なる位置にあったとしても、光電変換領域３０１に入射する光量は減少しない。さらに、下部金属電極３１６は、基板３００を透過した光を光電変換領域３０１へ向けて反射する反射膜として機能できる。反射膜としての機能を向上するために、下部金属電極３１６は、ゲート電極３１４の側面及び上面に沿うように段差を有してもよい。また、図２では、リセットトランジスタ２０４とＦＤ２０３との間に容量接続トランジスタ２０７を設けたが、容量接続トランジスタ２０７をリセットトランジスタ２０４とＦＤ２０３との間に設けなくてもよい。
＜第２実施形態＞
図４～図５を参照して、本発明の第２実施形態について説明する。撮像装置全体の構成は図１の撮像装置１００と同様である。本実施形態では、図４に示す画素回路４００を撮像装置１００の画素回路１１１として用いる。図４は、本実施形態に係る画素回路４００の等価回路を示している。以下では画素回路２００と画素回路４００との相違点について主に説明する。説明が省略された部分は画素回路２００と同様であってもよい。
画素回路４００は、画素回路２００と比較して、容量素子４０１と、グローバル転送トランジスタ４０２と、電荷排出トランジスタ４０３と、を更に有する。ＰＤ２０１とＦＤ２０３との間にグローバル転送トランジスタ４０２と転送トランジスタ２０２とが直列に接続されている。容量素子４０１は、グローバル転送トランジスタ４０２と転送トランジスタ２０２との間のノードに接続されている。電荷排出トランジスタ４０３は、ＰＤ２０１とグローバル転送トランジスタ４０２との間のノードを、電源電圧源２０９に接続する。
グローバル転送トランジスタ４０２がオンになると、ＰＤ２０１で発生した電荷が容量素子４０１に転送される。制御回路１６０は、画素アレイ１１０に含まれるすべての画素回路４００のグローバル転送トランジスタ４０２を一括してオンにする。これによって、グローバルシャッター機能が実現される。容量素子４０１は、転送された電荷を保持する。その後、転送トランジスタ２０２がオンになると、容量素子４０１に保持された電荷がＦＤ２０３に転送される。電荷排出トランジスタ４０３がオンになると、ＰＤ２０１で発生した余剰電荷が排出される。電荷排出トランジスタ４０３がオフになると、ＰＤ２０１は電荷を蓄積できる状態になる。制御回路１６０は、制御信号ｐＧＳ（ｎ）を通じてグローバル転送トランジスタ４０２に一括して信号を供給し、制御信号ｐＯＦＧ（ｎ）を通じて電荷排出トランジスタ４０３に一括して信号を供給する。
図５は図４におけるＰＤ２０１、転送トランジスタ２０２、ＦＤ２０３、容量接続トランジスタ２０７、容量素子２０８、容量素子４０１、グローバル転送トランジスタ４０２に沿った画素回路４００の断面図である。図５に示すように、撮像装置１００は、表面照射型の撮像装置である。表面照射型の撮像装置とは、基板に対して配線層と同じ側から光が入射する構造を有する撮像装置のことである。
画素回路４００は、画素回路２００と比較して、不純物領域５０１と、表面領域５０２と、ゲート電極５０３と、を更に有する。不純物領域５０１は、ｎ型不純物領域であり、容量素子４０１を構成する。表面領域５０２は、ｐ型不純物領域であり、不純物領域５０１の基板表面側に位置する。表面領域５０２は、不純物領域５０１とｐｎ接合を形成する。容量素子４０１は、表面領域５０２によって、界面のノイズを抑制可能な埋め込みダイオード構成となる。ゲート電極３１４は、グローバル転送トランジスタ４０２のゲートである。
下部金属電極３１６は、基板３００の主面に対する平面視において、不純物領域５０１の少なくとも一部に重なる位置にある。図５に示すように、下部金属電極３１６は、基板３００の主面に対する平面視において、不純物領域５０１の全面に重なってもよい。これに代えて、下部金属電極３１６は、基板３００の主面に対する平面視において、不純物領域５０１の一部のみに重なってもよい。本実施形態の撮像装置１００は表面照射型であるので、下部金属電極３１６が不純物領域５０１に重なる位置にあったとしても、光電変換領域３０１に入射する光量は減少しない。さらに、下部金属電極３１６は、不純物領域５０１へ向かう光を遮光する遮光膜として機能できる。遮光膜としての機能を向上するために、下部金属電極３１６は、ゲート電極５０３の側面及び上面並びにゲート電極３１４の側面及び上面に沿うように段差を有してもよい。
＜第３実施形態＞
図６～図７を参照して、本発明の第３実施形態について説明する。撮像装置全体の構成は図１の撮像装置１００と同様である。本実施形態では、図６に示す画素回路６００を撮像装置１００の画素回路１１１として用いる。図６は、本実施形態に係る画素回路６００の等価回路を示している。以下では画素回路２００と画素回路６００との相違点について主に説明する。説明が省略された部分は画素回路２００と同様であってもよい。
画素回路６００は、画素回路２００と比較して、ＰＤ６０１と、転送トランジスタ６０２と、を更に有する。１つの画素回路６００が、２つのＰＤ２０１、６０１を有する。ＰＤ２０１は転送トランジスタ２０２を介してＦＤ２０３に接続され、ＰＤ６０１は転送トランジスタ６０２を介して同じＦＤ２０３に接続される。すなわち、ＦＤ２０３は、ＰＤ２０１及びＰＤ６０１のそれぞれで発生した電荷を電圧に変換する。
この構成では、例えば１つの画素回路６００に１つのマイクロレンズを配置することによって、いわゆる像面位相差オートフォーカスを行うことができる。また、例えば、ＰＤ２０１、６０１に別個のマイクロレンズを配置することによって、いわゆる２画素共有を行うことができる。２画素共有では、１つのＰＤに対応するトランジスタの個数を削減することによって、光電変換領域の面積を増加でき、光電変換効率が向上できる。１つの画素回路６００内のＰＤ及び転送トランジスタの組の数は２つに限られず、３つ以上であってもよい。
図７（ａ）は図６におけるＰＤ２０１、ＰＤ６０１、容量素子２０８に沿った画素回路６００の断面図である。本実施形態の撮像装置１００は、裏面照射型の撮像装置である。
画素回路６００は、画素回路２００と比較して、不純物領域５０１と、表面領域５０２と、下部金属電極７０３と、容量絶縁膜７０４と、上部金属電極７０５と、コンタクトプラグ７０６、７０７と、を更に有する。
光電変換領域７０１は、ｎ型不純物領域であり、ＰＤ６０１を構成する。光電変換領域７０１に入射した光は電子に光電変換される。表面領域７０２は、ｐ型不純物領域であり、光電変換領域７０１の基板表面側に位置する。表面領域７０２は、光電変換領域７０１とｐｎ接合を形成する。ＰＤ６０１は、表面領域７０２によって、界面のノイズを抑制可能な埋め込みダイオード構成となる。
容量絶縁膜７０４は、下部金属電極７０３と、上部金属電極７０５との間に挟まれている。コンタクトプラグ７０６は、下部金属電極７０３と導電パターン３２３の一部とを互いに物理的に接続する。コンタクトプラグ７０７は、上部金属電極７０５と導電パターン３２３の一部とを互いに物理的に接続する。これらの接続によって、上部金属電極３１８と上部金属電極７０５とは、コンタクトプラグ３２０と、導電パターン３２３の一部と、コンタクトプラグ７０７と、を介して、互いに電気的に接続される。下部金属電極３１６と下部金属電極７０３とは、コンタクトプラグ３１９と、導電パターン３２３の一部と、コンタクトプラグ７０６と、を介して、互いに電気的に接続される。したがって、容量絶縁膜７０４と、下部金属電極７０３と、上部金属電極７０５と、によって構成される容量素子は、容量素子２０８の一部を構成する。
上部金属電極７０５及び下部金属電極７０３はそれぞれ、配線層３１３と基板３００との間に位置する。上部金属電極７０５は、下部金属電極７０３と配線層３１３との間に位置する。下部金属電極７０３は、上部金属電極７０５と基板３００との間に位置する。図７（ａ）の例にかえて、上部金属電極７０５が配線層３１３に含まれ、下部金属電極７０３が配線層３１３と基板３００との間に位置してもよい。この場合であっても、下部金属電極７０３の分だけ、配線層３１３のレイアウトの制限を緩和できる。
下部金属電極３１６と下部金属電極７０３とは、基板３００の主面から同じ高さにあり、互いに同じ厚さを有する。容量絶縁膜３１７と容量絶縁膜７０４とは、基板３００の主面から同じ高さにあり、互いに同じ厚さを有する。上部金属電極３１８と上部金属電極７０５とは、基板３００の主面から同じ高さにあり、互いに同じ厚さを有する。
下部金属電極７０３は、基板３００の主面に対する平面視において、光電変換領域７０１の少なくとも一部に重なる位置にある。図７（ａ）に示すように、下部金属電極７０３は、基板３００の主面に対する平面視において、光電変換領域７０１の全面に重なってもよい。これに代えて、下部金属電極７０３は、基板３００の主面に対する平面視において、光電変換領域７０１の一部のみに重なってもよい。本実施形態の撮像装置１００は裏面照射型であるので、下部金属電極７０３が光電変換領域７０１に重なる位置にあったとしても、光電変換領域７０１に入射する光量は減少しない。さらに、下部金属電極７０３は、基板３００を透過した光を光電変換領域７０１へ向けて反射する反射膜として機能できる。
図７（ｂ）に示す例では、図７（ａ）に示す例と比較して、撮像装置１００は、下部金属電極７０３及びコンタクトプラグ７０６を有していない。その代わりに、下部金属電極３１６が、光電変換領域３０１の少なくとも一部に重なる位置から光電変換領域７０１の少なくとも一部に重なる位置まで延在する。この構成では、コンタクトプラグ７０６及びそれに接続された導電パターンのスペースを節約でき、さらなるレイアウトの自由度につながる。
図７（ｃ）に示す例では、図７（ｂ）に示す例と比較して、撮像装置１００は、容量絶縁膜７０４、上部金属電極７０５及びコンタクトプラグ７０７を有していない。その代わりに、上部金属電極３１８が、光電変換領域３０１の少なくとも一部に重なる位置から光電変換領域７０１の少なくとも一部に重なる位置まで延在する。この構成では、コンタクトプラグ７０７及びそれに接続された導電パターンのスペースを節約でき、さらなるレイアウトの自由度につながる。
図７（ｄ）に示す例では、下部金属電極３１６が、基板３００のうち接地電圧が供給される領域７０８に接続される領域７０８にはコンタクトプラグ７０９も接続されている。導電パターン３２３の一部及びコンタクトプラグ７０９を通じて領域７０８へ接地電圧が供給される。
＜第４実施形態＞
図８を参照して、本発明の第４実施形態について説明する。撮像装置全体の構成は図１の撮像装置１００と同様である。本実施形態では、図８に示す画素回路８００を撮像装置１００の画素回路１１１として用いる。図８は、本実施形態に係る画素回路８００の等価回路を示している。以下では画素回路８００と図４の画素回路４００との相違点について主に説明する。説明が省略された部分は画素回路４００と同様であってもよい。本実施形態の撮像装置１００は裏面照射型の撮像装置である。
画素回路８００は、画素回路４００と比較して、容量素子２０８と、容量素子４０１と、容量接続トランジスタ２０７と、を有しておらず、容量素子８０１を有する。容量素子８０１は、グローバル転送トランジスタ４０２と転送トランジスタ２０２との間のノードに接続される。容量素子４０１の代わりに容量素子８０１がＰＤ２０１からの電荷を保持する。すなわち、第１から第３実施形態では、ＦＤ２０３に接続する容量素子を例として説明したが、本実施形態で説明するように、ＦＤ２０３に接続しない容量素子に本発明を適用することも可能である。
容量素子８０１の断面構造は、図３に示した容量素子２０８の断面構造と同様である。グローバル転送トランジスタ４０２の転送先を容量素子８０１とすることによって、裏面照射型の撮像装置においてグローバルシャッター機能を実現できる。
＜製造方法＞
図９を参照して、第１実施形態に係る撮像装置１００を製造する方法について説明する。他の実施形態に係る撮像装置も同様に製造できる。
まず、図９（ａ）に示す構造体を形成する。具体的に、ＣＭＯＳ・ＬＳＩプロセスを用いて、図３に示した各領域を有する基板３００を形成する。基板３００の上にゲート絶縁膜３１１と、ゲート電極３１４を含む各ゲート電極と、絶縁膜９０１と、を形成する。絶縁膜９０１は、プラズマＣＶＤ法などによって成膜され、例えばＳｉＯ2膜やＳｉＮ膜である。
続いて、図９（ｂ）に示す構造体を形成する。具体的に、絶縁膜９０１の上に、金属膜９０２と、絶縁膜９０３と、金属膜９０４と、をこの順にＣＶＤ法やスパッタリング法などで成膜する。金属膜９０２の材料は、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などである。絶縁膜９０３の材料は、ＳｉＯ2、ＳＩＮ、高誘電率部材（High-κ部材）などである。金属膜９０４の材料は、窒化チタン（ＴｉＮ）、タングステン（Ｗ）膜、アルミニウム（Ａｌ）などである。
続いて、図９（ｃ）に示すように、レジスト塗布技術やリソグラフィー技術などを用いて金属膜９０４の上にレジストマスク９０５を形成する。レジストマスク９０５は、金属膜９０４のうち除去すべき部分を露出し、その他の部分を覆う。
続いて、図９（ｄ）に示すように、リアクティブイオンエッチング法（ＲＩＥ）などを用いて、金属膜９０４及び絶縁膜９０３のうちレジストマスク９０５で覆われていない部分を除去する。金属膜９０４のうち残った部分が上部金属電極３１８となる。絶縁膜９０３のうち残った部分が容量絶縁膜３１７となる。
続いて、図９（ｅ）に示すように、レジスト塗布技術やリソグラフィー技術などを用いて金属膜９０２の上にレジストマスク９０６を形成する。レジストマスク９０６は、金属膜９０２のうち除去すべき部分を露出し、その他の部分を覆う。
続いて、図９（ｆ）に示すように、リアクティブイオンエッチング法（ＲＩＥ）などを用いて、金属膜９０２のうちレジストマスク９０６で覆われていない部分を除去する。金属膜９０２のうち残った部分が下部金属電極３１６となる。
続いて、図９（ｆ）に示すように、プラズマＣＶＤ法などを用いて絶縁層３１２を成膜し、ＣＭＰなどを用いて絶縁層３１２の上面を平坦化し、コンタクトプラグ３１９、３２０を含むコンタクトプラグを生成する。コンタクトプラグは、エッチング法などを用いて絶縁層３１２を貫通するコンタクトホールを形成した後、コンタクトホールに窒化チタン（ＴｉＮ）、タングステン（Ｗ）などを埋め込むことによって形成される。基板３００の表面と金属電極面とに対して同じタイミングでコンタクトホールを形成すると、金属の飛散に伴う白キズの懸念がある。そこで、基板３００の表面に対するコンタクトホールと、金属電極面に対するコンタクトホールとを別のタイミングでエッチング法などによって形成してもよい。
続いて、通常のＣＭＯＳ・ＬＳＩプロセスを用いて配線層３１３を形成し、その他の構成要素を形成することによって、図３の撮像装置１００が製造される。配線層３１３の材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）など合金である。
＜変形例＞
図１０を参照して、第１実施形態に係る撮像装置１００の変形例について説明する。他の実施形態に係る撮像装置に対して同様の変形を行ってもよい。
図３の例では、下部金属電極３１６がゲート電極３１４に沿った段差を有する。これに代えて、図１０（ａ）に示すように、下部金属電極３１６が平坦であってもよい。上述の図９（ｃ）の工程で、ゲート電極３１４の側面の一部に、絶縁膜９０３及び金属膜９０４の残渣が発生する可能性がある。図１０（ａ）に示す下部金属電極３１６の形状では、上述の図９（ｅ）の工程で、絶縁膜９０３及び金属膜９０４の残渣もエッチングによって除去される。これによって、容量素子２０８におけるリーク電流が抑制される。
図１０（ｂ）の例では、下部金属電極３１６が平坦であり、ゲート電極３１４の上まで延在する。このような構造は、上述の図９（ａ）の工程で、絶縁膜９０１の厚さがゲート電極３１４の厚さよりも大きくなるように絶縁膜９０１を形成し、絶縁膜９０１の上面を平坦化することによって形成される。この構造では、絶縁膜９０３及び金属膜９０４のエッチング残渣を懸念しなくてよい。
＜その他の実施形態＞
以下、上記の各実施形態に係る撮像装置の応用例として、この撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に有する装置（例えば、パーソナルコンピュータ、携帯端末、自動車等）も含まれる。また、カメラはたとえばカメラヘッドなどのモジュール部品であってもよい。カメラは、上記の実施形態として例示された本発明に係る撮像装置と、この撮像装置から出力される信号を処理する信号処理部とを含む。この信号処理部は、例えば、撮像装置からで得られた信号に基づくデジタルデータを処理するプロセッサを含みうる。このデジタルデータを生成するためのＡ／Ｄ変換器を、撮像装置の半導体基板に設けてもよいし、別の半導体基板に設けてもよい。
１００ 撮像装置、２０８ 容量素子、３０１ 光電変換領域、３１６ 下部金属電極、３１８ 上部金属電極、３１３ 配線層

Claims (12)

  1. 撮像装置であって、
    第１光電変換領域と、第２光電変換領域と、前記第１光電変換領域及び前記第２光電変換領域のそれぞれで発生した電荷を電圧に変換するためのフローティングディフュージョンとを有する基板と、
    配線層に含まれる導電パターンと前記基板とを接続するコンタクトプラグと、
    第１金属電極と、前記第１金属電極と前記基板との間に配された第２金属電極と、前記第１金属電極に前記配線層を通じて電気的に接続された第３金属電極と、前記第３金属電極と前記基板との間に配され、前記第２金属電極に前記配線層を通じて電気的に接続された第４金属電極と、前記第１金属電極と前記第２金属電極との間に配された第１容量絶縁膜と、前記第３金属電極と前記第４金属電極との間に配された第２容量絶縁膜と、を有する容量素子と、
    を備え、
    前記第１金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、
    前記第３金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、
    前記第１金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なり、
    前記第３金属電極は、前記基板の主面に対する平面視において前記第２光電変換領域の少なくとも一部に重なることを特徴とする撮像装置。
  2. 撮像装置であって、
    第１光電変換領域と、第２光電変換領域と、前記第１光電変換領域及び前記第２光電変換領域のそれぞれで発生した電荷を電圧に変換するためのフローティングディフュージョンとを有する基板と、
    配線層に含まれる導電パターンと前記基板とを接続するコンタクトプラグと、
    第１金属電極と、前記第１金属電極に前記配線層を通じて電気的に接続された第３金属電極と、前記第１金属電極及び前記第３金属電極と前記基板との間に配された第２金属電極と、前記第１金属電極と前記第２金属電極との間に配された第１容量絶縁膜と、前記第３金属電極と前記第２金属電極との間に配された第２容量絶縁膜と、を有する容量素子と、
    を備え、
    前記第１金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、
    前記第３金属電極と前記基板との間の距離は、前記コンタクトプラグの長さよりも短く、
    前記第１金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なり、
    前記第３金属電極は、前記基板の主面に対する平面視において前記第２光電変換領域の少なくとも一部に重なることを特徴とする撮像装置。
  3. 前記容量素子は、前記第１光電変換領域から前記フローティングディフュージョンまでの信号経路に電気的に接続される
    ことを特徴とする請求項１又は２に記載の撮像装置。
  4. 前記容量素子は、スイッチ素子を介して前記フローティングディフュージョンに接続されることを特徴とする請求項３に記載の撮像装置。
  5. 前記撮像装置は、前記第１光電変換領域から前記フローティングディフュージョンまでの信号経路に２つのトランジスタを備え、
    前記容量素子は、前記２つのトランジスタの間のノードに接続されることを特徴とする請求項３又は４に記載の撮像装置。
  6. 前記基板は、不純物領域を更に備え、
    前記２つのトランジスタは、前記第１光電変換領域から前記不純物領域へ電荷を転送するための第１トランジスタと、前記不純物領域から前記フローティングディフュージョンへ電荷を転送するための第２トランジスタと、を含むことを特徴とする請求項５に記載の撮像装置。
  7. 前記撮像装置は、裏面照射型の撮像装置であり、
    前記第２金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なる
    ことを特徴とする請求項１乃至６の何れか１項に記載の撮像装置。
  8. 前記撮像装置は、
    前記基板と前記配線層との間に位置する絶縁層と、
    前記第１金属電極と前記第２金属電極との間に位置し、前記絶縁層よりも誘電率が高い容量絶縁膜と、
    を更に備えることを特徴とする請求項１乃至７の何れか１項に記載の撮像装置。
  9. 前記第２金属電極は、前記基板のうち接地電圧が供給される領域に接続されることを特徴とする請求項１乃至８の何れか１項に記載の撮像装置。
  10. 請求項１乃至９の何れか１項に記載の撮像装置と、
    前記撮像装置から出力された信号を処理する処理部と、
    を備えることを特徴とするカメラ。
  11. 撮像装置を製造する方法であって、
    第１光電変換領域と、第２光電変換領域と、前記第１光電変換領域及び前記第２光電変換領域のそれぞれで発生した電荷を電圧に変換するためのフローティングディフュージョンとを有する基板の上に、容量素子の第２金属電極及び第４金属電極を形成する工程と、
    前記基板、前記第２金属電極及び前記第４金属電極の上に第１絶縁層を形成する工程と、
    前記第１絶縁層の上に、前記容量素子の第１金属電極及び第３金属電極を形成する工程と、
    前記第１絶縁層、前記第１金属電極及び前記第３金属電極の上に第２絶縁層を形成する工程と、
    前記第１絶縁層及び第２絶縁層を貫通するコンタクトプラグを形成する工程と、
    前記第２絶縁層及び前記コンタクトプラグの上に、前記第１金属電極と前記第３金属電極とを電気的に接続し、前記第２金属電極と前記第４金属電極とを電気的に接続する配線層を形成する工程と、
    を有し、
    前記第１絶縁層は、前記第１金属電極と前記第２金属電極との間に配された第１容量絶縁膜と、前記第３金属電極と前記第４金属電極との間に配された第２容量絶縁膜と、を含み、
    前記第１金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なり、
    前記第２金属電極は、前記第１金属電極と前記基板との間に位置し、
    前記第３金属電極は、前記基板の主面に対する平面視において前記第２光電変換領域の少なくとも一部に重なり、
    前記第４金属電極は、前記第３金属電極と前記基板との間に位置することを特徴とする方法。
  12. 撮像装置を製造する方法であって、
    第１光電変換領域と、第２光電変換領域と、前記第１光電変換領域及び前記第２光電変換領域のそれぞれで発生した電荷を電圧に変換するためのフローティングディフュージョンとを有する基板の上に、容量素子の第２金属電極を形成する工程と、
    前記基板、前記第２金属電極の上に第１絶縁層を形成する工程と、
    前記第１絶縁層の上に、前記容量素子の第１金属電極及び第３金属電極を形成する工程と、
    前記第１絶縁層、前記第１金属電極及び前記第３金属電極の上に第２絶縁層を形成する工程と、
    前記第１絶縁層及び第２絶縁層を貫通するコンタクトプラグを形成する工程と、
    前記第２絶縁層及び前記コンタクトプラグの上に、前記第１金属電極と前記第３金属電極とを電気的に接続する配線層を形成する工程と、
    を有し、
    前記第１絶縁層は、前記第１金属電極と前記第２金属電極との間に配された第１容量絶縁膜と、前記第３金属電極と前記第２金属電極との間に配された第２容量絶縁膜と、を含み、
    前記第１金属電極は、前記基板の主面に対する平面視において前記第１光電変換領域の少なくとも一部に重なり、
    前記第２金属電極は、前記第１金属電極及び前記第３金属電極と前記基板との間に位置し、
    前記第３金属電極は、前記基板の主面に対する平面視において前記第２光電変換領域の少なくとも一部に重なることを特徴とする方法。
JP2018165429A 2018-09-04 2018-09-04 撮像装置、その製造方法及びカメラ Active JP7356214B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018165429A JP7356214B2 (ja) 2018-09-04 2018-09-04 撮像装置、その製造方法及びカメラ
US16/550,484 US11271022B2 (en) 2018-09-04 2019-08-26 Imaging device, method of manufacturing the same, and camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018165429A JP7356214B2 (ja) 2018-09-04 2018-09-04 撮像装置、その製造方法及びカメラ

Publications (2)

Publication Number Publication Date
JP2020038908A JP2020038908A (ja) 2020-03-12
JP7356214B2 true JP7356214B2 (ja) 2023-10-04

Family

ID=69641611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165429A Active JP7356214B2 (ja) 2018-09-04 2018-09-04 撮像装置、その製造方法及びカメラ

Country Status (2)

Country Link
US (1) US11271022B2 (ja)
JP (1) JP7356214B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
JP7462263B2 (ja) * 2020-03-24 2024-04-05 パナソニックＩｐマネジメント株式会社 半導体素子および固体撮像装置
US20210305303A1 (en) * 2020-03-31 2021-09-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photoelectric conversion system, and moving object
JP2022119066A (ja) 2021-02-03 2022-08-16 キヤノン株式会社 撮像装置、撮像システムおよび移動体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151421A (ja) 2011-04-25 2011-08-04 Sony Corp 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
JP2013033896A (ja) 2011-06-30 2013-02-14 Sony Corp 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP2013161945A (ja) 2012-02-06 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2013161868A (ja) 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP2015142114A (ja) 2014-01-30 2015-08-03 キヤノン株式会社 固体撮像装置
WO2016098624A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP2015222930A5 (ja) 2014-05-23 2017-06-22
JP2017143157A (ja) 2016-02-09 2017-08-17 キヤノン株式会社 撮像装置
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1732134B1 (en) 2004-02-27 2012-10-24 National University Corporation Tohoku Unversity Solid-state imagine device, line sensor, optical sensor, and method for operating solid-state imaging device
KR100827437B1 (ko) 2006-05-22 2008-05-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6391302B2 (ja) * 2014-05-23 2018-09-19 キヤノン株式会社 撮像装置、および、撮像システム
KR102366416B1 (ko) * 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
US9466661B2 (en) * 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
KR101679598B1 (ko) * 2016-01-04 2016-11-25 주식회사 동부하이텍 이미지 센서
KR102641555B1 (ko) * 2016-03-31 2024-02-28 소니그룹주식회사 고체 촬상 소자, 고체 촬상 소자의 구동 방법, 및, 전자 기기
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP2018092976A (ja) 2016-11-30 2018-06-14 キヤノン株式会社 撮像装置
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6957157B2 (ja) 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP7108421B2 (ja) 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151421A (ja) 2011-04-25 2011-08-04 Sony Corp 固体撮像素子および固体撮像素子の製造方法及び画像撮影装置
JP2013033896A (ja) 2011-06-30 2013-02-14 Sony Corp 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
JP2013161868A (ja) 2012-02-02 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2013161945A (ja) 2012-02-06 2013-08-19 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP2015142114A (ja) 2014-01-30 2015-08-03 キヤノン株式会社 固体撮像装置
JP2015222930A5 (ja) 2014-05-23 2017-06-22
WO2016098624A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP2017143157A (ja) 2016-02-09 2017-08-17 キヤノン株式会社 撮像装置
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器

Also Published As

Publication number Publication date
JP2020038908A (ja) 2020-03-12
US20200075646A1 (en) 2020-03-05
US11271022B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
JP7356214B2 (ja) 撮像装置、その製造方法及びカメラ
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
JP6095258B2 (ja) 固体撮像装置、及び固体撮像装置を用いた撮像システム
US8848080B2 (en) Active pixel sensor with a diagonal active area
US9171799B2 (en) Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor
KR100820520B1 (ko) 고체촬상장치
EP1780795A1 (en) Cmos imaging element
CN108777772B (zh) 图像传感器
CN108305885B (zh) 像素单元和形成像素单元的方法及数字相机的成像系统组件
EP1883967A1 (en) Split trunk pixel layout
WO2006122068A2 (en) Pixel with gate contacts over active region and method of forming same
WO2020059335A1 (ja) 固体撮像装置及び電子機器
US11133346B2 (en) Stacked-die image sensors with shielding
JP2012147169A (ja) 固体撮像装置
US7741210B2 (en) Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry
US20100163940A1 (en) Image sensor and method for manufacturing the same
US20150123173A1 (en) 3d stacked image sensor with pmos components
WO2024043069A1 (ja) 固体撮像装置
JP6661723B2 (ja) 固体撮像装置、及び固体撮像装置を用いた撮像システム
WO2023002662A1 (ja) 光検出装置及び電子機器
JP2011204884A (ja) 光電変換装置及びその製造方法
WO2023188891A1 (ja) 光検出装置及び電子機器
JP6407227B2 (ja) 固体撮像装置、及び固体撮像装置を用いた撮像システム
KR100748336B1 (ko) 시모스 이미지센서
KR20220019548A (ko) 이미지 센서

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230922

R151 Written notification of patent or utility model registration

Ref document number: 7356214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151