KR20220019548A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220019548A
KR20220019548A KR1020200100102A KR20200100102A KR20220019548A KR 20220019548 A KR20220019548 A KR 20220019548A KR 1020200100102 A KR1020200100102 A KR 1020200100102A KR 20200100102 A KR20200100102 A KR 20200100102A KR 20220019548 A KR20220019548 A KR 20220019548A
Authority
KR
South Korea
Prior art keywords
region
photoelectric conversion
image sensor
substrate
disposed
Prior art date
Application number
KR1020200100102A
Other languages
English (en)
Inventor
김성철
김재호
권의희
김석산
서민웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200100102A priority Critical patent/KR20220019548A/ko
Priority to US17/320,873 priority patent/US11222918B1/en
Publication of KR20220019548A publication Critical patent/KR20220019548A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 기술적 사상에 따른 이미지 센서는, 서로 대향하는 상면 및 하면을 가지는 기판, 상면에 수직 방향으로 이격되어 기판 내에 배치되고 광전 변환 영역을 정의하는 제1 분리 영역, 하면으로부터 수직 방향으로 제1 분리 영역까지 기판 내에 배치되는 제2 분리 영역, 광전 변환 영역에서 상면 상에 배치되는 복수의 트랜지스터, 및 광전 변환 영역에서 기판 내에 배치되는 광전 변환 소자를 포함하고, 제1 분리 영역은 제1 도전형의 불순물로 도핑된 전위 우물(potential well)이며, 제2 분리 영역은 절연 물질막으로 형성된다.

Description

이미지 센서{IMAGE SENSOR}
본 발명의 기술분야는 이미지 센서에 관한 것으로, 더욱 상세하게는, 블루밍 현상을 억제하는 구조를 가지는 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 일반적으로 사용되는 이미지 센서는 CCD(Charge Coupled Device)형 이미지 센서와 CMOS형 이미지 센서(CMOS Image Sensor, CIS)가 있다. 이러한 이미지 센서는 2차원 매트릭스 형태로 배치된 복수의 픽셀을 구비하고, 각각의 픽셀은 빛 에너지로부터 이미지 신호를 출력한다. 복수의 픽셀 각각은 광전 변환 소자를 통하여 입사된 빛의 양에 상응하는 광전하를 축적하고, 축적된 광전하에 기초하여 픽셀 신호를 출력한다. 일반적으로 이미지 센서는, 픽셀과 픽셀의 사이에 형성되고 광전 변환 소자에 비하여 상대적으로 높은 전위 장벽(potential barrier)을 이용하여 픽셀들 사이를 절연한다. 그러나, 매우 강한 빛에 의하여 광전 변환 소자에서 생성된 과도한 광전하들이 전위 장벽을 넘어, 이웃한 광전 변환 소자에서는 노이즈로 작용할 수 있고, 이러한 현상을 블루밍 현상이라 한다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 광전 변환 소자들의 사이에 전위 우물(potential well) 및 절연 물질막을 형성하여, 블루밍 현상을 억제하는 구조를 가지는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 따른 이미지 센서는, 서로 대향하는 상면 및 하면을 가지는 기판; 상기 상면에 수직 방향으로 이격되어 상기 기판 내에 배치되고, 광전 변환 영역을 정의하는 제1 분리 영역; 상기 하면으로부터 수직 방향으로 상기 제1 분리 영역까지 상기 기판 내에 배치되는 제2 분리 영역; 상기 광전 변환 영역에서 상기 상면 상에 배치되는 복수의 트랜지스터; 및 상기 광전 변환 영역에서 상기 기판 내에 배치되는 광전 변환 소자;를 포함하고, 상기 제1 분리 영역은 제1 도전형의 불순물로 도핑된 전위 우물(potential well)이며, 상기 제2 분리 영역은 절연 물질막으로 형성된다.
본 발명의 기술적 사상에 따른 이미지 센서는, 복수의 단위 픽셀; 상기 복수의 단위 픽셀 각각을 구성하는 복수의 광전 변환 영역; 및 상기 복수의 광전 변환 영역의 사이를 절연하기 위한 격자 형태의 분리 영역;을 포함하고, 상기 분리 영역은, 제1 도전형의 불순물로 도핑된 제1 분리 영역; 및 절연 물질막으로 형성된 제2 분리 영역;을 포함한다.
본 발명의 기술적 사상에 따른 이미지 센서는, 상면 및 하면을 가지고, 복수의 광전 변환 영역이 배치되는 기판; 상기 복수의 광전 변환 영역의 사이에, 상기 상면에 수직 방향으로 이격되어 상기 기판 내에 격자 형태로 배치되고, 제1 도전형의 불순물로 도핑된 제1 분리 영역; 상기 복수의 광전 변환 영역의 사이에, 상기 하면으로부터 수직 방향으로 상기 제1 분리 영역까지 상기 기판 내에 격자 형태로 배치되고, 절연 물질막으로 형성되는 제2 분리 영역; 상기 상면으로부터 수직 방향으로 상기 제1 분리 영역에 전기적으로 연결되는 복수의 컨택 영역; 상기 복수의 광전 변환 영역 각각에서, 상기 기판의 상면 상에 배치되는 복수의 트랜지스터; 상기 복수의 광전 변환 영역 각각에서, 상기 기판의 상면 상에 배치되는 전송 게이트; 및 상기 복수의 광전 변환 영역 각각에서, 상기 기판의 내부에 배치되는 광전 변환 소자;를 포함한다.
본 발명의 기술적 사상에 따른 이미지 센서는, 이웃하는 광전 변환 소자들 사이에서 발생할 수 있는 블루밍 현상을 억제함으로써, 선명한 이미지 신호를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 회로도이다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서를 나타내는 사시도이다.
도 3은 도 2의 이미지 센서를 Ⅲ-Ⅲ 선을 따라 절단하여 나타내는 평면 단면도이다.
도 4는 도 2의 이미지 센서를 Ⅳ-Ⅳ 선을 따라 절단하여 나타내는 측면 단면도이다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서의 전위 장벽(potential barrier)을 나타내는 그래프이다.
도 6 및 도 7 각각은 본 발명의 기술적 사상의 다른 실시예에 따른 이미지 센서를 나타내는 측면 단면도이다.
도 8 내지 도 10 각각은 본 발명의 기술적 사상의 또 다른 실시예에 따른 이미지 센서를 나타내는 평면 단면도이다.
도 11은 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서의 픽셀 어레이를 나타내는 평면도이다.
도 12는 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서의 구성을 나타내는 블록도이다.
도 13은 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서의 픽셀 어레이의 회로도이다.
도 1을 참조하면, 전송 트랜지스터(TX) 및 로직 트랜지스터들(RX, SX, DX)을 포함하는 단위 픽셀(PX)을 어레이 형태로 나타낸다.
단위 픽셀(PX)은 복수로 배치될 수 있다. 일부 실시예들에서, 복수의 단위 픽셀(PX)은 매트릭스 형태로 배치될 수 있다. 여기서, 로직 트랜지스터들은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 드라이브 트랜지스터(DX)(또는 소스 팔로워 트랜지스터)를 포함할 수 있다. 상기 리셋 트랜지스터(RX)는 리셋 게이트(RG)를 포함하고, 상기 선택 트랜지스터(SX)는 선택 게이트(SG)를 포함할 수 있다. 또한, 상기 전송 트랜지스터(TX)는 전송 게이트(TG)를 포함할 수 있다.
상기 단위 픽셀(PX)은 광전 변환 소자(PD) 및 플로팅 확산 영역(FD)을 포함할 수 있다. 상기 광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성하고 축적할 수 있으며, 포토 다이오드(Photo Diode), 포토 트랜지스터(Photo Transistor), 포토 게이트, 핀드 포토 다이오드(Pinned Photo Diode, PPD), 또는 이들의 조합이 사용될 수 있다.
전송 게이트(TG)는 광전 변환 소자(PD)에서 생성된 광전하를 플로팅 확산 영역(FD)으로 전송할 수 있다. 플로팅 확산 영역(FD)은 상기 광전 변환 소자(PD)에서 생성된 광전하를 전송받아 누적으로 저장할 수 있다. 상기 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 광전하들을 주기적으로 리셋시킬 수 있다. 상기 리셋 트랜지스터(RX)의 드레인(drain) 전극은 플로팅 확산 영역(FD)과 연결되며, 상기 리셋 트랜지스터(RX)의 소스(source) 전극은 전원 전압(VDD)에 연결될 수 있다.
리셋 트랜지스터(RX)가 턴-온(turn-on) 되면, 상기 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 상기 플로팅 확산 영역(FD)으로 전달될 수 있다. 상기 리셋 트랜지스터(RX)가 턴-온 될 때, 상기 플로팅 확산 영역(FD)에 축적된 광전하들이 배출되어, 상기 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 단위 픽셀(PX)의 외부에 위치하는 전류원(미도시)과 연결되어, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier)로 기능할 수 있고, 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고 이를 출력 라인(VOUT)으로 출력할 수 있다.
선택 트랜지스터(SX)는 행 단위로 복수의 단위 픽셀(PX)을 선택할 수 있고, 상기 선택 트랜지스터(SX)가 턴-온 될 때, 전원 전압(VDD)이 드라이브 트랜지스터(DX)의 소스 전극으로 전달될 수 있다.
본 발명의 기술적 사상에 따르면, 광전 변환 소자(PD)와 광전 변환 소자(PD)의 사이에 전위 우물(potential well)을 형성하고, 전원 전압(VDD)이 상기 전위 우물로 공급되도록 디자인할 수 있다. 이로써, 매우 강한 빛에 의하여 광전 변환 소자(PD)에서 생성된 과도한 광전하들이 상기 전위 우물로 드레인되도록 할 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.
도 2는 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서를 나타내는 사시도이고, 도 3은 도 2의 이미지 센서를 Ⅲ-Ⅲ 선을 따라 절단하여 나타내는 평면 단면도이고, 도 4는 도 2의 이미지 센서를 Ⅳ-Ⅳ 선을 따라 절단하여 나타내는 측면 단면도이다.
도 2 내지 도 4를 함께 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(110)과 제2 분리 영역(120), 컨택 영역(130), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(10)를 나타낸다.
기판(101)은 반도체 기판일 수 있다. 상기 기판(101)은 서로 대향하는 상면(101T) 및 하면(101B)을 가질 수 있다. 상기 기판(101)은 P형 반도체 기판을 포함할 수 있다. 예를 들어, 상기 기판(101)은 P형 실리콘(Si) 기판으로 이루어질 수 있다. 일부 실시예들에서, 상기 기판(101)은 P형 벌크(bulk) 기판과 그 위에 성장된 P형 또는 N형 에피택셜 성장층을 포함할 수 있다. 다른 실시예들에서, 상기 기판(101)은 N형 벌크 기판과, 그 위에 성장된 P형 또는 N형 에피택셜 성장층을 포함할 수 있다. 또는, 상기 기판(101)은 유기(organic) 플라스틱 기판으로 이루어질 수도 있다.
상기 기판(101)에 복수의 단위 픽셀(PX)이 배열될 수 있다. 예를 들어, 평면 단면도에서, 상기 복수의 단위 픽셀(PX)이 매트릭스 형태로 배열될 수 있고, 상기 복수의 단위 픽셀(PX)을 구성하는 각각의 단위 픽셀(PX)에는 복수의 광전 변환 영역(PA)이 배치될 수 있다.
복수의 광전 변환 영역(PA)은 상기 기판(101)을 통해 입사하는 광으로부터 전기 신호를 생성하기 위한 영역일 수 있다. 예를 들어, 상기 복수의 광전 변환 영역(PA)은 상기 기판(101)을 통해 입사하는 가시광선 또는 적외선으로부터 전기 신호를 생성하기 위한 영역일 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 상기 복수의 광전 변환 영역(PA)은 서로 수직하는 제1 방향(X 방향) 및 제2 방향(Y 방향)을 따라, 상기 기판(101)에 배치될 수 있다.
복수의 광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성하고 축적할 수 있으며, 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드, 또는 이들의 조합이 사용될 수 있다. 상기 복수의 광전 변환 소자(PD)는 제1 도전형을 가질 수 있고, 예를 들어, 상기 제1 도전형은 N형일 수 있다. 여기서, 상기 기판(101)은 제2 도전형을 가질 수 있고, 예를 들어, 상기 제2 도전형은 P형일 수 있다. 상기 복수의 광전 변환 소자(PD)는 제1 방향(X 방향) 및 제2 방향(Y 방향)과 모두 수직하는 제3 방향(Z 방향)을 따라 상기 기판(101)의 내부에 소정의 깊이로 배치될 수 있다.
제1 및 제2 분리 영역들(110, 120)에 의해 상기 기판(101) 내에 복수의 광전 변환 영역(PA)이 정의될 수 있다. 상기 제1 및 제2 분리 영역들(110, 120)은 복수의 광전 변환 영역(PA) 중 하나와 이에 이웃한 광전 변환 영역(PA) 사이에 배치될 수 있다. 하나의 광전 변환 영역(PA)과 이와 이웃하는 다른 하나의 광전 변환 영역(PA)은, 상기 제1 및 제2 분리 영역들(110, 120)에 의해 물리적으로, 그리고 전기적으로 분리될 수 있다. 상기 제1 및 제2 분리 영역들(110, 120)은 매트릭스 형태로 배열된 복수의 광전 변환 영역(PA) 각각 사이에 배치되며, 평면 단면도에서, 격자 형상 또는 메쉬 형상을 가질 수 있다.
제1 분리 영역(110)은 기판(101)의 상면(101T)으로부터 이격되어, 제3 방향(Z 방향)으로 소정의 제1 길이(110H)를 가지도록 배치될 수 있다. 상기 제1 분리 영역(110)은 상기 제1 도전형(즉, N형)의 불순물이 고농도로 도핑된 전위 우물일 수 있다. 평면 단면도에서, 상기 광전 변환 소자(PD)의 모든 면은 상기 제1 분리 영역(110)에 의하여 둘러싸여 폐쇄되도록 배치될 수 있다.
상기 제1 분리 영역(110)은 복수 회의 이온 주입 공정 및 열처리 공정을 통하여 형성될 수 있다. 상기 제1 분리 영역(110)의 최하면은 제2 분리 영역(120)의 최상면과 맞닿을 수 있도록, 상기 이온 주입 공정 및 상기 열처리 공정을 수행할 수 있다.
제2 분리 영역(120)은 기판(101)의 하면(101B)으로부터 상기 제1 분리 영역(110)까지 제3 방향(Z 방향)으로 소정의 제2 길이(120H)를 가지도록 배치될 수 있다. 상기 제2 분리 영역(120)은 상기 기판(101)의 하면(101B)으로부터 멀어질수록 그 폭이 좁아지는 테이퍼진(tapered) 형상으로 형성될 수 있다.
일부 실시예들에서, 상기 제1 분리 영역(110)의 상기 제1 길이(110H)는 상기 제2 분리 영역(120)의 상기 제2 길이(120H)보다 짧도록 형성될 수 있다. 예를 들어, 상기 제1 분리 영역(110)의 상기 제1 길이(110H)는 약 0.5㎛ 내지 1㎛이고, 상기 제2 분리 영역(120)의 상기 제2 길이(120H)는 약 1.5㎛ 내지 2㎛일 수 있으나, 이에 한정되는 것은 아니다.
또한, 상기 제1 분리 영역(110)의 상기 제1 길이(110H)와 상기 제2 분리 영역(120)의 상기 제2 길이(120H)를 더한 수치는, 상기 광전 변환 소자(PD)의 제3 방향(Z 방향)으로의 길이의 수치보다 더 클 수 있다. 즉, 상기 광전 변환 소자(PD)의 제3 방향(Z 방향)으로의 측면 전체는, 상기 제1 및 제2 분리 영역들(110, 120)로 둘러싸일 수 있다.
상기 제2 분리 영역(120)은 상기 기판(101)의 내벽 상에 컨포멀하게 형성되는 절연 라이너(미도시)와, 상기 절연 라이너의 내부를 채우는 절연 물질막을 포함할 수 있다. 예를 들어, 상기 제2 분리 영역(120)은 상기 절연 물질막으로, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, SiCN, SiCO와 같은 저유전율 물질 등의 절연 물질을 포함할 수 있다. 상기 절연 물질막은 깊은 소자 분리(Deep Trench Isolation, DTI) 패턴의 트렌치 내에 형성되는 것일 수 있다.
컨택 영역(130)이 기판(101)의 상면(101T)으로부터 제3 방향(Z 방향)으로 제1 분리 영역(110)에 전기적으로 연결되도록 형성될 수 있다. 상기 컨택 영역(130)은 상기 제1 도전형(즉, N형)의 불순물로 도핑될 수 있다. 상기 컨택 영역(130)은 상기 제1 분리 영역(110)의 일부분과 맞닿도록 형성될 수 있다. 또한, 상기 컨택 영역(130)은 전원 전압(VDD)이 상기 제1 분리 영역(110)으로 전압을 공급하는 통로를 제공할 수 있다.
일부 실시예들에서, 상기 컨택 영역(130)은 복수 회의 이온 주입 공정 및 열처리 공정을 통하여 형성될 수 있다. 상기 컨택 영역(130)의 최하면은 제1 분리 영역(110)의 최상면과 맞닿을 수 있도록, 상기 이온 주입 공정 및 상기 열처리 공정을 수행할 수 있다.
복수의 트랜지스터(140)가 기판(101)의 상면(101T) 상에 형성될 수 있다. 측면 단면도에서, 상기 복수의 트랜지스터(140)가 하나의 판 형상으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로, 상기 복수의 트랜지스터(140)가 배치되는 영역을 개략적으로 도시한 것이다.
일부 실시예들에서, 상기 복수의 트랜지스터(140)는 광전 변환 영역(PA)에서 생성된 광전하를 플로팅 확산 영역(FD, 도 1 참조)에 전송하도록 구성되는 전송 트랜지스터(SX, 도 1 참조), 상기 플로팅 확산 영역(FD)에 저장되어 있는 광전하를 주기적으로 리셋시키도록 구성되는 리셋 트랜지스터(RX, 도 1 참조), 소스 팔로워 버퍼 증폭기 역할을 수행하며 상기 플로팅 확산 영역(FD)에 충전된 광전하에 따른 신호를 버퍼링하도록 구성되는 드라이브 트랜지스터(DX, 도 1 참조), 및 단위 픽셀(PX)을 선택하기 위한 스위칭과 어드레싱 역할을 하는 선택 트랜지스터(SX, 도 1 참조)를 포함할 수 있다. 다만, 상기 복수의 트랜지스터(140)의 종류가 이에 한정되는 것은 아니다.
다른 실시예들에서, 상기 복수의 트랜지스터(140)는 상기 단위 픽셀(PX)을 제어하기 위한 다양한 종류의 회로를 포함할 수 있다. 예를 들어, 상기 복수의 트랜지스터(140)는 각각의 광전 변환 영역(PA) 내에 일정한 신호를 제공하거나, 각각의 광전 변환 영역(PA)에서의 출력 신호를 제어하도록 구동할 수 있다. 예를 들어, 상기 복수의 트랜지스터(140)는 타이밍 발생기(timing generator), 행 디코더(row decoder), 행 드라이버(row driver), 상관 이중 샘플러(correlated double sampler), 아날로그 디지탈 컨버터(analog to digital converter), 래치(latch), 열 디코더(column decoder) 등으로 다양한 종류의 로직 회로를 구성할 수 있으나, 이에 한정되는 것은 아니다. 이들의 기능에 대한 자세한 설명은 후술하도록 한다.
전송 게이트(150)가 기판(101)의 상면(101T)으로부터 상기 기판(101) 내부로 연장되는 리세스 게이트 타입으로 형성될 수 있다. 다만, 상기 전송 게이트(150)의 형상이 이에 한정되는 것은 아니다. 상기 기판(101)과 상기 전송 게이트(150) 사이에는 전송 게이트 절연층(미도시)이 배치될 수 있다. 예를 들어, 상기 전송 게이트(150)가 리세스 게이트 타입으로 형성됨에 따라, 상기 전송 게이트 절연층의 일부분은 상기 기판(101)의 내부로 연장될 수 있다.
평면 단면도에서, 상기 복수의 트랜지스터(140)는 상기 광전 변환 소자(PD)의 일부분과 오버랩되도록 상기 기판(101)의 상면(101T) 상에 배치될 수 있다. 일부 실시예들에서, 상기 복수의 트랜지스터(140)는 이웃하는 복수의 광전 변환 소자(PD)와 오버랩되도록, 복수의 광전 변환 영역(PA)에 걸쳐 배치될 수 있다. 또한, 상기 복수의 트랜지스터(140) 및 상기 전송 게이트(150)가 위치하는 상기 기판(101)의 내부에는, 상기 제1 및 제2 분리 영역들(110, 120)이 배치되지 않을 수 있다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 역할을 수행한다. 주로 사용되는 이미지 센서는 CCD(Charge Coupled Device)형 이미지 센서 및 CMOS형 이미지 센서(CMOS Image Sensor, CIS)가 있다. 이러한 이미지 센서는 2차원 매트릭스 형태로 배치된 복수의 단위 픽셀을 구비하고, 각각의 단위 픽셀은 빛 에너지로부터 이미지 신호를 출력한다. 복수의 단위 픽셀 각각은 광전 변환 소자를 통하여 입사된 빛의 양에 상응하는 광전하를 축적하고 축적된 광전하에 기초하여 픽셀 신호를 출력한다.
일반적인 이미지 센서에서는, 광전 변환 소자에 비하여 상대적으로 높은 전위 장벽(potential barrier)을 이용하여 단위 픽셀들의 사이를 절연한다. 그러나, 매우 강한 빛에 의하여 광전 변환 소자에서 생성된 과도한 광전하들이 전위 장벽을 넘어, 이웃한 광전 변환 소자에서는 노이즈로 작용할 수 있고, 이러한 현상을 블루밍 현상이라 한다. 이러한 블루밍 현상을 해결하기 위하여, 광전 변환 소자들의 사이에 기판을 관통하는 관통 절연막을 형성하는 기법이 사용되었다. 그러나, 최근 이미지 센서는 다수의 트랜지스터를 필요로 하여, 기판에 관통 절연막을 형성하는 경우 트랜지스터가 배치될 수 있는 영역이 줄어드는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명의 기술적 사상에 따른 이미지 센서(10)는, 광전 변환 소자(PD)와 광전 변환 소자(PD)의 사이에, 전위 우물의 역할을 수행하는 제1 분리 영역(110)을 배치하는 것이다. 즉, 본 발명의 기술적 사상에 따른 이미지 센서(10)는, 상기 제1 분리 영역(110) 및 절연 물질막으로 구성되는 제2 분리 영역(120)을 격자 형태로 형성하여, 블루밍 현상을 억제할 수 있다.
이에 더해, 본 발명의 기술적 사상에 따른 이미지 센서(10)는, 깊은 소자 분리 구조의 상부와 기판(101)의 사이에서 발생할 수 있는 암전류를, 상기 제1 분리 영역(110)의 전위 우물을 이용하여 방지할 수 있다.
궁극적으로, 본 발명의 기술적 사상에 따른 이미지 센서(10)는, 블루밍 현상의 억제에 기초하여, 노이즈가 감소되고 감도가 향상될 수 있으므로, 선명하고 뚜렷한 이미지 신호를 제공할 수 있다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 이미지 센서의 전위 장벽을 나타내는 그래프이다.
도 5를 참조하면, 전위 장벽이 높은 영역에 둘러싸인 광전 변환 소자(PD)에는 광전하가 축적될 수 있다.
일반적으로 광전하는 광전 변환 소자(PD)에 축적되나, 매우 강한 빛에 의하여 광전 변환 소자(PD)에서 수용할 수 없는 광전하들이 오버플로우되어 전위 장벽을 넘어, 이웃한 광전 변환 소자(PD)에서 노이즈로 작용할 수 있다. 이를 도면에서 제1 경로(BP)로 도시하였다.
본 발명의 기술적 사상에 따른 이미지 센서는, 광전 변환 소자(PD)에서 과도하게 생성된 광전하가 오버플로우되어 전위 장벽을 넘더라도, 오버플로우된 광전하는 전위 우물(PW)에 인가된 전원 전압(VDD)에 의하여 드레인되므로, 이웃하는 광전 변환 소자(PD)에 미치는 영향을 억제할 수 있다. 이를 도면에서 제2 경로(DP)로 도시하였다.
상기 제2 경로(DP)가 존재하지 않는 일반적인 이미지 센서에서는, 상기 제1 경로(BP)로 광전하들이 오버플로우되어 블루밍 현상이 발생할 수 있다. 그러나, 본 발명의 이미지 센서는 제2 경로(DP)가 존재하므로, 광전하들이 상기 제1 경로(BP)로 이동하는 현상이 현저하게 감소될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 이미지 센서에서, 제1 분리 영역(110, 도 4 참조)이 전위 우물(PW)의 역할을 수행함으로써, 블루밍 현상을 억제할 수 있다.
도시되지는 않았지만, 상기 전위 우물(PW)은 또한, 깊은 소자 분리 구조의 상부와 실리콘(Si) 기판의 사이에서 생성되는 전자들을 제2 경로(DP)로 드레인하여, 암전류 발생을 억제할 수 있다.
일부 실시예들에서, 상기 전원 전압(VDD)의 레벨은 이미지 센서의 동작 상태에 기초하여 가변될 수 있다. 예를 들어, 상기 전원 전압(VDD)의 레벨은 노이즈 신호에 기초하여 가변될 수 있고, 노이즈 신호가 증가할수록 상기 전원 전압(VDD)의 레벨을 높이는 것이 바람직하다. 상기 전원 전압(VDD)의 레벨이 높을수록 노이즈 신호 제거 능력은 높아지지만, 상기 전원 전압(VDD)의 레벨은 상기 전위 우물(PW)이 유지될 수 있는 범위 내에서 가변되어야 한다.
도 6 및 도 7 각각은 본 발명의 기술적 사상의 다른 실시예에 따른 이미지 센서를 나타내는 측면 단면도이다.
이하에서 설명하는 이미지 센서들(20, 30)을 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 2 내지 도 4에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 이미지 센서(10)와 차이점을 중심으로 설명하도록 한다.
도 6을 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(110)과 제2 분리 영역(120), 컨택 영역(132), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(20)를 나타낸다.
본 실시예의 이미지 센서(20)에서, 컨택 영역(132)이 기판(101)의 상면(101T)으로부터 제3 방향(Z 방향)으로 제1 분리 영역(110)에 전기적으로 연결되도록 형성될 수 있다. 상기 컨택 영역(132)은 전기 전도성을 가지는 금속 물질막으로 형성될 수 있다. 예를 들어, 상기 컨택 영역(132)은 Cu, W, Ta, Ti, Co, Mn, Al, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 컨택 영역(132)은 상기 제1 분리 영역(110)의 일부분과 맞닿도록 형성될 수 있다. 또한, 상기 컨택 영역(132)은 전원 전압(VDD)이 상기 제1 분리 영역(110)으로 전압을 공급하는 통로를 제공할 수 있다.
일부 실시예들에서, 상기 컨택 영역(132)은 기판(101)에 소정의 깊이로 트랜치를 식각하는 공정 및 상기 트랜치를 채우는 금속 물질막을 형성하는 공정을 통하여 형성될 수 있다. 상기 컨택 영역(132)의 최하면은 제1 분리 영역(110)의 최상면과 맞닿을 수 있도록, 상기 소정의 깊이를 조절하여 상기 트랜치를 식각하는 공정을 수행할 수 있다.
상기 컨택 영역(132)은 기판(101)의 상면(101T)으로부터 상기 제1 분리 영역(110)까지 제3 방향(Z 방향)으로 소정의 길이를 가지도록 배치될 수 있다. 상기 컨택 영역(132)은 상기 기판(101)의 상면(101T)으로부터 멀어질수록 폭이 좁아지는 테이퍼진 형상으로 형성될 수 있다. 따라서, 측면 단면도에서, 컨택 영역(132)과 제2 분리 영역(120)은, 제1 분리 영역(110)을 사이에 두고 모래 시계와 유사한 형태로 형성될 수 있다.
도 7을 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(113)과 제2 분리 영역(123), 컨택 영역(130), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(30)를 나타낸다.
본 실시예의 이미지 센서(30)에서, 제1 및 제2 분리 영역들(113, 123)에 의해 상기 기판(101) 내에 복수의 광전 변환 영역(PA)이 정의될 수 있다. 상기 제1 및 제2 분리 영역들(113, 123)은 복수의 광전 변환 영역(PA) 중 하나와 이에 인접한 광전 변환 영역(PA) 사이에 배치될 수 있다. 하나의 광전 변환 영역(PA)과 이와 이웃하는 다른 하나의 광전 변환 영역(PA)은, 상기 제1 및 제2 분리 영역들(113, 123)에 의해 물리적으로, 그리고 전기적으로 분리될 수 있다.
제1 분리 영역(113)은 기판(101)의 상면(101T)으로부터 이격되어, 제3 방향(Z 방향)으로 소정의 제3 길이(113H)를 가지도록 배치될 수 있다. 상기 제1 분리 영역(113)은 제1 도전형(즉, N형)의 불순물이 고농도로 도핑된 전위 우물일 수 있다.
상기 제1 분리 영역(113)은 복수 회의 이온 주입 공정 및 열처리 공정을 통하여 형성될 수 있다. 상기 제1 분리 영역(113)의 최하면은 제2 분리 영역(123)의 최상면과 맞닿을 수 있도록, 상기 이온 주입 공정 및 상기 열처리 공정을 수행할 수 있다.
제2 분리 영역(123)은 기판(101)의 하면(101B)으로부터 상기 제1 분리 영역(113)까지 제3 방향(Z 방향)으로 소정의 제4 길이(123H)를 가지도록 배치될 수 있다. 상기 제2 분리 영역(123)은 상기 기판(101)의 하면(101B)으로부터 멀어질수록 폭이 좁아지는 테이퍼진 형상으로 형성될 수 있다.
일부 실시예들에서, 상기 제1 분리 영역(113)의 상기 제3 길이(113H)는 상기 제2 분리 영역(123)의 상기 제4 길이(123H)보다 길도록 형성될 수 있다. 예를 들어, 상기 제1 분리 영역(113)의 상기 제3 길이(113H)는 약 1.5㎛ 내지 2㎛이고, 상기 제2 분리 영역(123)의 상기 제4 길이(123H)는 약 0.5㎛ 내지 1㎛일 수 있으나, 이에 한정되는 것은 아니다.
또한, 상기 제1 분리 영역(113)의 상기 제3 길이(113H)와 상기 제2 분리 영역(123)의 상기 제4 길이(123H)를 더한 수치는, 상기 광전 변환 소자(PD)의 제3 방향(Z 방향)으로의 길이의 수치보다 더 클 수 있다. 즉, 상기 광전 변환 소자(PD)의 제3 방향(Z 방향)으로의 측면 전체는, 상기 제1 및 제2 분리 영역들(113, 123)로 둘러싸일 수 있다.
도 8 내지 도 10 각각은 본 발명의 기술적 사상의 또 다른 실시예에 따른 이미지 센서를 나타내는 평면 단면도이다.
이하에서 설명하는 이미지 센서들(10A, 10B, 10C)을 구성하는 대부분의 구성 요소 및 상기 구성 요소를 이루는 물질은, 앞서 도 2 내지 도 4에서 설명한 바와 실질적으로 동일하거나 유사하다. 따라서, 설명의 편의를 위하여, 앞서 설명한 이미지 센서(10)와 차이점을 중심으로 설명하도록 한다.
도 8을 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(110), 1개의 컨택 영역(130A), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(10A)를 나타낸다.
본 실시예의 이미지 센서(10A)에서, 컨택 영역(130A)이 제1 분리 영역(110)에 전기적으로 연결되도록 형성될 수 있다. 상기 컨택 영역(130A)은 제1 도전형(즉, N형)의 불순물로 도핑될 수 있다. 상기 컨택 영역(130A)은 상기 제1 분리 영역(110)의 일부분과 맞닿도록 형성될 수 있다.
상기 컨택 영역(130A)은 이웃하는 4개의 광전 변환 영역(PA)의 중심 영역에 대응하는 제1 분리 영역(110) 상에 1개가 형성될 수 있다. 다시 말해, 상기 컨택 영역(130A)은, 제1 방향(X 방향)으로 이웃하는 2개의 광전 변환 영역(PA) 사이의 제1 분리 영역(110) 및 제2 방향(Y 방향)으로 이웃하는 2개의 광전 변환 영역(PA) 사이의 제1 분리 영역(110)이 교차하는 격자점 상에 형성될 수 있다. 즉, 1개의 단위 픽셀(PX)에 1개의 컨택 영역(130A)이 배치될 수 있다.
도 9를 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(110), 2개의 컨택 영역(130B), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(10B)를 나타낸다.
본 실시예의 이미지 센서(10B)에서, 컨택 영역(130B)이 제1 분리 영역(110)에 전기적으로 연결되도록 형성될 수 있다. 상기 컨택 영역(130B)은 제1 도전형(즉, N형)의 불순물로 도핑될 수 있다. 상기 컨택 영역(130B)은 상기 제1 분리 영역(110)의 일부분과 맞닿도록 형성될 수 있다.
상기 컨택 영역(130B)은 이웃하는 2개의 광전 변환 영역(PA)의 중심 영역에 대응하는 제1 분리 영역(110) 상에 1개가 형성될 수 있다. 다시 말해, 상기 컨택 영역(130B)은, 제1 방향(X 방향)으로 이웃하는 2개의 광전 변환 영역(PA) 사이의 제1 분리 영역(110) 상에 형성될 수 있다. 즉, 1개의 단위 픽셀(PX)에 2개의 컨택 영역(130B)이 배치될 수 있다.
도 10을 참조하면, 기판(101), 상기 기판(101) 내에 배치되고 광전 변환 영역(PA)을 정의하는 제1 분리 영역(110), 4개의 컨택 영역(130C), 및 상기 광전 변환 영역(PA)에 배치되는 광전 변환 소자(PD)를 포함하는 이미지 센서(10C)를 나타낸다.
본 실시예의 이미지 센서(10C)에서, 컨택 영역(130C)이 제1 분리 영역(110)에 전기적으로 연결되도록 형성될 수 있다. 상기 컨택 영역(130C)은 제1 도전형(즉, N형)의 불순물로 도핑될 수 있다. 상기 컨택 영역(130C)은 상기 제1 분리 영역(110)의 일부분과 맞닿도록 형성될 수 있다.
상기 컨택 영역(130C)은 1개의 광전 변환 영역(PA)의 4개의 모서리에 대응하는 제1 분리 영역(110) 상에 각각 형성될 수 있다. 다시 말해, 상기 컨택 영역(130C)은, 제1 방향(X 방향)으로 이웃하는 2개의 광전 변환 영역(PA) 사이의 제1 분리 영역(110) 및 제2 방향(Y 방향)으로 이웃하는 2개의 광전 변환 영역(PA) 사이의 제1 분리 영역(110)이 교차하는 모든 격자점 상에 형성될 수 있다. 즉, 1개의 단위 픽셀(PX)에 4개의 컨택 영역(130C)이 배치될 수 있다.
도 11은 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서의 픽셀 어레이를 나타내는 평면도이다.
도 11을 참조하면, 이미지 센서(1100)는 복수의 단위 픽셀(PX)이 배치된 소자 영역(DR) 및 주변 회로가 배치되며 상기 소자 영역(DR)을 둘러싸는 전극 영역(VR)을 포함할 수 있다.
본 실시예의 이미지 센서(1100)에서, 복수의 단위 픽셀(PX)은 매트릭스 형태로 배치될 수 있다. 상기 복수의 단위 픽셀(PX)은 로직 트랜지스터들을 포함할 수 있다. 상기 로직 트랜지스터들은 리셋 트랜지스터(RX, 도 1 참조), 선택 트랜지스터(SX, 도 1 참조), 및 드라이브 트랜지스터(DX, 도 1 참조)를 포함할 수 있다. 상기 리셋 트랜지스터(RX)는 리셋 게이트(RG, 도 1 참조)를 포함하고, 상기 선택 트랜지스터(SX)는 선택 게이트(SG, 도 1 참조)를 포함하며, 상기 전송 트랜지스터(TX)는 전송 게이트(TG, 도 1 참조)를 포함할 수 있다.
상기 복수의 단위 픽셀(PX) 각각은 광전 변환 소자(PD, 도 1 참조) 및 플로팅 확산 영역(FD, 도 1 참조)을 포함할 수 있다. 상기 광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성하고 축적할 수 있다.
상기 전극 영역(VR)은 상기 소자 영역(DR)을 모두 둘러싸는 것으로 도시되었으나, 여기서 이미지 센서(1100)의 레이아웃은 예시적인 것에 불과하며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형이 가능하다.
상기 소자 영역(DR)에서 복수의 단위 픽셀(PX)이 행과 열을 가지고 배치될 수 있다. 또한, 상기 전극 영역(VR)은, 상기 복수의 단위 픽셀(PX) 및 상기 주변 회로에 전기적으로 연결되는 도전 패드(CP)를 포함할 수 있고, 상기 도전 패드(CP)는 상기 복수의 단위 픽셀(PX) 및 상기 주변 회로에 포함되는 회로에 외부로부터 전원 및 신호를 제공하는 접속 단자로 기능할 수 있다.
상기 이미지 센서(1100)는 앞서 설명한 이미지 센서들(10, 10A, 10B, 10C, 20, 30)의 특징을 포함할 수 있다. 즉, 본 발명의 기술적 사상에 따른 이미지 센서(1100)는, 블루밍 현상의 억제에 기초하여, 노이즈가 감소되고 감도가 향상될 수 있으므로, 선명하고 뚜렷한 이미지 신호를 제공할 수 있다.
도 12는 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서의 구성을 나타내는 블록도이다.
도 12를 참조하면, 이미지 센서(1200)는 픽셀 어레이(1210), 컨트롤러(1230), 로우 드라이버(1220), 및 픽셀 신호 처리부(1240)를 포함할 수 있다.
상기 이미지 센서(1200)는 앞서 설명한 이미지 센서들(10, 10A, 10B, 10C, 20, 30) 중 적어도 하나를 포함할 수 있다.
픽셀 어레이(1210)는 2차원적으로 배열된 복수의 단위 픽셀을 포함할 수 있고, 각각의 단위 픽셀은 광전 변환 소자를 포함할 수 있다. 광전 변환 소자는 빛을 흡수하여 광전하를 생성하고, 생성된 광전하에 따른 전기적 신호(출력 전압)는 수직 신호 라인을 통해서 픽셀 신호 처리부(1240)로 제공될 수 있다. 픽셀 어레이(1210)가 포함하는 단위 픽셀들은 로우(row) 단위로 한 번에 하나씩 출력 전압을 제공할 수 있고, 이에 따라, 픽셀 어레이(1210)의 하나의 로우에 속하는 단위 픽셀들은 로우 드라이버(1220)가 출력하는 선택 신호에 의해 동시에 활성화될 수 있다. 선택된 로우에 속하는 단위 픽셀은 흡수한 빛에 따른 출력 전압을, 대응하는 컬럼의 출력 라인에 제공할 수 있다.
컨트롤러(1230)는 픽셀 어레이(1210)가 빛을 흡수하여 광전하를 축적하게 하거나, 축적된 광전하를 임시로 저장하게 하고, 저장된 광전하에 따른 전기적 신호를 픽셀 어레이(1210)의 외부로 출력하게 하도록, 로우 드라이버(1220)를 제어할 수 있다. 또한, 컨트롤러(1230)는 픽셀 어레이(1210)가 제공하는 출력 전압을 측정하도록, 픽셀 신호 처리부(1240)를 제어할 수 있다.
픽셀 신호 처리부(1240)는 상관 이중 샘플러(1242), 아날로그 디지털 컨버터(1244) 및 버퍼(1246)를 포함할 수 있다. 상관 이중 샘플러(1242)는 픽셀 어레이(1210)에서 제공한 출력 전압을 샘플링 및 홀드할 수 있다.
상관 이중 샘플러(1242)는 특정한 잡음 레벨과 생성된 출력 전압에 따른 레벨을 이중으로 샘플링하여, 그 차이에 해당하는 레벨을 출력할 수 있다. 또한, 상관 이중 샘플러(1242)는 램프 신호 생성기(1248)가 생성한 램프 신호를 입력받아 서로 비교하여 비교 결과를 출력할 수 있다.
아날로그 디지털 컨버터(1244)는 상관 이중 샘플러(1242)로부터 수신하는 레벨에 대응하는 아날로그 신호를 디지털 신호로 변환할 수 있다. 버퍼(1246)는 디지털 신호를 래치할 수 있고, 래치된 신호는 순차적으로 이미지 센서(1200)의 외부로 출력되어 이미지 프로세서(미도시)로 전달될 수 있다.
도 13은 본 발명의 기술적 사상의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템을 나타내는 블록도이다.
도 13을 참조하면, 전자 시스템(1300)은 프로세서(1310), 메모리 장치(1320), 저장 장치(1330), 이미지 센서(1340), 입/출력 장치(1350), 및 전원 장치(1360)를 포함할 수 있다.
도시되지는 않았지만, 전자 시스템(1300)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 시스템들과 통신할 수 있는 포트들(port)을 더 포함할 수 있다.
상기 프로세서(1310)는 특정 계산 또는 태스크(task)를 수행할 수 있다. 예를 들어, 상기 프로세서(1310)는 마이크로프로세서 또는 중앙 처리 장치(CPU)일 수 있다. 상기 프로세서(1310)는 어드레스 버스, 제어 버스, 및 데이터 버스 등을 통하여 메모리 장치(1320), 저장 장치(1330), 및 입/출력 장치(1350)에 연결되어 통신을 수행할 수 있다. 일부 실시예들에서, 상기 프로세서(1310)는 주변 구성 요소 상호 연결(PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
상기 메모리 장치(1320)는 전자 시스템(1300)의 동작에 필요한 데이터를 저장할 수 있다. 상기 저장 장치(1330)는 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및/또는 메모리 카드 등을 포함할 수 있다.
상기 입/출력 장치(1350)는 키보드, 키패드, 터치패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 상기 전원 장치(1360)는 전자 시스템(1300)의 동작에 필요한 동작 전압을 공급할 수 있다.
상기 이미지 센서(1340)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(1310)와 연결되어 통신을 수행할 수 있다. 상기 이미지 센서(1340)는 앞서 설명한 이미지 센서들(10, 10A, 10B, 10C, 20, 30) 중 적어도 하나를 포함할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 기술적 사상의 실시예에 대해 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형상으로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 10A, 10B, 10C, 20, 30: 이미지 센서
101: 기판
110: 제1 분리 영역
120: 제2 분리 영역
130: 컨택 영역
140: 트랜지스터
150: 전송 게이트

Claims (10)

  1. 서로 대향하는 상면 및 하면을 가지는 기판;
    상기 상면에 수직 방향으로 이격되어 상기 기판 내에 배치되고, 광전 변환 영역을 정의하는 제1 분리 영역;
    상기 하면으로부터 수직 방향으로 상기 제1 분리 영역까지 상기 기판 내에 배치되는 제2 분리 영역;
    상기 광전 변환 영역에서 상기 상면 상에 배치되는 복수의 트랜지스터; 및
    상기 광전 변환 영역에서 상기 기판 내에 배치되는 광전 변환 소자;를 포함하고,
    상기 제1 분리 영역은 제1 도전형의 불순물로 도핑된 전위 우물(potential well)이며,
    상기 제2 분리 영역은 절연 물질막으로 형성되는,
    이미지 센서.
  2. 제1항에 있어서,
    평면에서 보았을 때,
    상기 광전 변환 소자의 모든 면은 상기 제1 분리 영역에 의하여 둘러싸여 폐쇄되는 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서,
    상기 제1 도전형의 불순물은 N형 불순물인 것을 특징으로 하는 이미지 센서.
  4. 제1항에 있어서,
    상기 제2 분리 영역은 상기 하면으로부터 멀어질수록 폭이 좁아지는 테이퍼진(tapered) 형상을 가지고,
    상기 제2 분리 영역은 깊은 소자 분리 패턴의 트렌치 내에 형성되는 것을 특징으로 하는 이미지 센서.
  5. 제1항에 있어서,
    상기 상면으로부터 수직 방향으로 상기 제1 분리 영역에 전기적으로 연결되는 컨택 영역을 더 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제5항에 있어서,
    상기 컨택 영역은 상기 제1 도전형의 불순물로 도핑되는 것을 특징으로 하는 이미지 센서.
  7. 제5항에 있어서,
    상기 컨택 영역은 도전 물질막으로 형성되는 것을 특징으로 하는 이미지 센서.
  8. 제1항에 있어서,
    상기 제1 분리 영역은 상기 광전 변환 소자에서 오버플로우되는 광전하의 드레인(drain) 역할을 수행하는 것을 특징으로 하는 이미지 센서.
  9. 제1항에 있어서,
    상기 제1 분리 영역의 상기 수직 방향의 제1 길이는 상기 제2 분리 영역의 상기 수직 방향의 제2 길이보다 짧은 것을 특징으로 하는 이미지 센서.
  10. 제1항에 있어서,
    평면에서 보았을 때,
    상기 복수의 트랜지스터는 상기 광전 변환 소자의 일부분과 오버랩되는 것을 특징으로 하는 이미지 센서.
KR1020200100102A 2020-08-10 2020-08-10 이미지 센서 KR20220019548A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200100102A KR20220019548A (ko) 2020-08-10 2020-08-10 이미지 센서
US17/320,873 US11222918B1 (en) 2020-08-10 2021-05-14 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200100102A KR20220019548A (ko) 2020-08-10 2020-08-10 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220019548A true KR20220019548A (ko) 2022-02-17

Family

ID=79169389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100102A KR20220019548A (ko) 2020-08-10 2020-08-10 이미지 센서

Country Status (2)

Country Link
US (1) US11222918B1 (ko)
KR (1) KR20220019548A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332786B2 (en) 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
US7851798B2 (en) 2005-05-04 2010-12-14 Micron Technology, Inc. Method and apparatus for dark current and blooming suppression in 4T CMOS imager pixel
US20100133638A1 (en) 2008-12-01 2010-06-03 Samsung Electronics Co., Ltd. Image sensors and methods of manufacturing the same
JP2010232387A (ja) 2009-03-26 2010-10-14 Panasonic Corp 固体撮像素子
US9196547B2 (en) * 2009-04-03 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual shallow trench isolation and related applications
FR2953642B1 (fr) 2009-12-09 2012-07-13 E2V Semiconductors Capteur d'image multilineaire a integration de charges.
KR102410019B1 (ko) 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
US10886309B2 (en) * 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
KR102473154B1 (ko) 2016-01-11 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102427832B1 (ko) 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
US10797091B2 (en) 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance

Also Published As

Publication number Publication date
US11222918B1 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
KR100775058B1 (ko) 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
JP4759590B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP6095258B2 (ja) 固体撮像装置、及び固体撮像装置を用いた撮像システム
KR100762614B1 (ko) 자동 노출 제어 및 상관된 이중 샘플링을 위한 ｃｍｏｓ영상 장치 및 방법
KR100933141B1 (ko) 이중 변환 이득 게이트 및 커패시터 조합
US20170345865A1 (en) Solid-state imaging device
US7687831B2 (en) Solid state image pickup device
CN113259609A (zh) 图像传感器及其驱动方法
US20070045665A1 (en) CMOS image sensor of preventing optical crosstalk and method of manufacturing the same
KR100820520B1 (ko) 고체촬상장치
KR102653348B1 (ko) 이미지 센서
US8164127B2 (en) Image sensor including a pixel cell having an epitaxial layer, system having the same, and method of forming a pixel cell
KR20210010017A (ko) 이미지 센서
JP5241886B2 (ja) 光電変換装置及びそれを用いた撮像システム
KR20220019548A (ko) 이미지 센서
KR100766497B1 (ko) 이미지 센서
KR101154389B1 (ko) 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
KR100769563B1 (ko) 누설 전류를 감소시킨 이미지 센서
JP5501503B2 (ja) 光電変換装置及びそれを用いた撮像システム
US20240162257A1 (en) Image sensor
US20220302191A1 (en) Image sensor having a gate electrode on a semiconductor pattern side wall
KR20130007901A (ko) 후면 조사형 이미지 센서
US20230022805A1 (en) Dual vertical gate and image sensor including the same
US20240178254A1 (en) Light-receiving element and electronic apparatus
JP6661723B2 (ja) 固体撮像装置、及び固体撮像装置を用いた撮像システム