JP5320689B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5320689B2
JP5320689B2 JP2007126017A JP2007126017A JP5320689B2 JP 5320689 B2 JP5320689 B2 JP 5320689B2 JP 2007126017 A JP2007126017 A JP 2007126017A JP 2007126017 A JP2007126017 A JP 2007126017A JP 5320689 B2 JP5320689 B2 JP 5320689B2
Authority
JP
Japan
Prior art keywords
insulating film
effect transistor
field effect
forming
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007126017A
Other languages
English (en)
Other versions
JP2008282997A (ja
Inventor
育貴 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007126017A priority Critical patent/JP5320689B2/ja
Priority to US11/969,990 priority patent/US7625789B2/en
Priority to DE102008010328A priority patent/DE102008010328A1/de
Priority to FR0851445A priority patent/FR2916083B1/fr
Publication of JP2008282997A publication Critical patent/JP2008282997A/ja
Application granted granted Critical
Publication of JP5320689B2 publication Critical patent/JP5320689B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、Ｔ型ゲート電極を有するリセス型電界効果トランジスタとＭＩＭキャパシタとを備えた半導体装置の製造方法に関し、特にリフトオフ性の問題やＴ型ゲート電極の侵食が無く、電界効果トランジスタの寄生容量の増大を防ぐことができる半導体装置の製造方法に関するものである。
Ｔ型ゲート電極を有するリセス型電界効果トランジスタとＭＩＭキャパシタとを備えた半導体装置の従来の製造方法について説明する。まず、半導体基板上に電界効果トランジスタ及びＭＩＭキャパシタの下部電極を形成する。そして、電界効果トランジスタのＴ型ゲート電極を保護絶縁膜で覆う。次に、電界効果トランジスタ及び下部電極を覆うようにＭＩＭキャパシタの容量絶縁膜を形成する。ここで、保護膜としてＳｉＯ２膜を用い、容量絶縁膜としてＳｉＮ膜を用いる。次に、ＳｉＯとＳｉＮの選択比を利用して、電界効果トランジスタ上の容量絶縁膜をＲＩＥ法によりエッチバックする。そして、容量絶縁膜上にＭＩＭキャパシタの上部電極を形成する。
特開平７−２３５６４４号公報
しかし、従来の方法では、Ｔ型ゲート電極の傘下部分まで完全に容量絶縁膜を除去することが困難であった。このため、電界効果トランジスタの寄生容量が増大するという問題があった。
また、電界効果トランジスタの能動領域を含む部分を犠牲層で覆った状態でＭＩＭキャパシタの容量絶縁膜を形成し、その後に犠牲層をリフトオフする方法もある。しかし、容量絶縁膜をｐ−ＣＶＤ法などで形成した場合は、犠牲層上への容量絶縁膜の回り込み性が良いため、犠牲層のリフトオフ性が悪いという問題があった。
また、Ｔ型ゲート電極をＳｉＯ２膜で覆った状態でＭＩＭキャパシタを形成した後、ＳｉＯ２膜をバッファードフッ酸で除去する方法が提案されている（例えば、特許文献１参照）。しかし、Ｔ型ゲート電極としてＴｉやＡｌを用いた場合は、Ｔ型ゲート電極がフッ酸により侵食されるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、リフトオフ性の問題やＴ型ゲート電極の侵食が無く、電界効果トランジスタの寄生容量の増大を防ぐことができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体基板上に、Ｔ型ゲート電極を有する電界効果トランジスタを形成し、電界効果トランジスタのＴ型ゲート電極を保護絶縁膜で覆う工程と、半導体基板上にＭＩＭキャパシタの下部電極を形成する工程と、電界効果トランジスタの能動部分を犠牲層で覆う工程と、犠牲層及び下部電極上にＭＩＭキャパシタの容量絶縁膜を形成する工程と、犠牲層上の容量絶縁膜を除去した後に、保護絶縁膜及び容量絶縁膜に対して選択的に犠牲層を除去する工程と、容量絶縁膜を介して下部電極上にＭＩＭキャパシタの上部電極を形成する工程とを備え、保護絶縁膜としてＳｉＯ ２ 膜を用い、容量絶縁膜としてＳｉＮ膜を用い、犠牲層としてフッ素系ポリマーを用い、犠牲層を除去する工程において、Ｏ ２ プラズマに晒すことにより保護絶縁膜及び容量絶縁膜に対して選択的に犠牲層を除去することを特徴とする。本発明のその他の特徴は以下に明らかにする。
本発明により、リフトオフ性の問題やＴ型ゲート電極の侵食が無く、電界効果トランジスタの寄生容量の増大を防ぐことができる。
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、図１に示すように、ＧａＡｓ基板１１（半導体基板）上に、Ｔ型ゲート電極１２、ソース電極１３、ドレイン電極１４を有する電界効果トランジスタ１５を形成する。ここで、Ｔ型ゲート電極１２としてＴｉやＡｌを用いる。そして、電界効果トランジスタ１５のＴ型ゲート電極１２を覆うように、ＳｉＯ２膜１６（保護絶縁膜）をｐ−ＣＶＤ法などで形成する。また、ＧａＡｓ基板１１上にＭＩＭキャパシタの下部電極１７を形成する。
次に、図２に示すように、スピンコートによりフッ素系ポリマー層１８（犠牲層）を塗布する。ここで、フッ素系ポリマー層１８として、３次元ネットワーク構造を有し、ベンゼン環を導入することでガラス転移点を３５０℃程度にまで高めた材料を用いる。そして、少なくとも電界効果トランジスタ１５の能動部分を覆うように、フッ素系ポリマー層１８上にフォトレジスト１９を形成する。
次に、図３に示すように、Ｏ２プラズマに晒すことによりフォトレジスト１９に被覆されていない部分のフッ素系ポリマー層１８を除去する。これにより、電界効果トランジスタ１５の能動部分をフッ素系ポリマー層１８で覆う。その後、フォトレジスト１９を除去する。
次に、図４に示すように、フッ素系ポリマー層１８及び下部電極１７上に、ＭＩＭキャパシタの容量絶縁膜であるＳｉＮ膜２０をｐ−ＣＶＤ法により形成する。
次に、図５に示すように、下部電極１７とのコンタクトホール（後述）を形成する部分及びフッ素系ポリマー層１８の周囲が開口するようにフォトレジスト２１を形成する。
次に、図６に示すように、フォトレジスト２１をマスクとしてドライエッチングを行って、フッ素系ポリマー層１８上のＳｉＮ膜２０を除去し、ＳｉＮ膜２０にコンタクトホール２２を形成する。その後、フォトレジスト２１を除去する。
次に、図７に示すように、Ｏ２プラズマに晒すことによりＳｉＯ２膜１６及びＳｉＮ膜２０に対して選択的にフッ素系ポリマー層１８を除去する。ここで、ＳｉＯ２膜１６はＯ２プラズマに対し十分なエッチング耐性を有するため、十分な時間をかけて処理することによりリセス内部まで入り込んだフッ素系ポリマー層１８を完全に除去することが可能である。そして、ＳｉＮ膜２０を介して下部電極上にＭＩＭキャパシタの上部電極２３を形成する。以上の工程により、本発明の実施の形態１に係る半導体装置が製造される。
上記のように電界効果トランジスタの能動部分をフッ素系ポリマー層１８で覆った状態でＳｉＮ膜２０を形成することで、ＳｉＮ膜２０が電界効果トランジスタの周囲に残留することは無いため、電界効果トランジスタの寄生容量の増大を防ぐことができる。
また、リフトオフするのではなく、フッ素系ポリマー層１８上のＳｉＮ膜２０を除去した後にフッ素系ポリマー層１８を除去するため、リフトオフ性の問題が無い。また、電界効果トランジスタをＳｉＯ２膜１６で覆って、ＳｉＯ２膜１６及びＳｉＮ膜２０に対して選択的にフッ素系ポリマー層１８を除去することで、Ｔ型ゲート電極１２が侵食されることもない。
なお、フッ素系ポリマー層１８の代わりに、ｐ−ＣＶＤ法による成膜温度に耐えうる材料で、かつＳｉＮ膜やＳｉＯ２膜に対して選択性のある除去方法が可能な材料であれば、他の材料でも良い。
実施の形態２．
以下、本発明の実施の形態２に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、実施の形態１と同様に図１〜図４に示す工程を行う。次に、図８に示すように、下部電極１７とのコンタクトホール（後述）を形成する部分が開口するようにフォトレジスト２１を形成する。
次に、図９に示すように、フォトレジスト２１をマスクとしてドライエッチングを行って、ＳｉＮ膜２０にコンタクトホール２２を形成する。その後、フォトレジスト２１を除去する。
次に、図１０に示すように、ＳｉＮ膜２０を介して下部電極上にＭＩＭキャパシタの上部電極２３を形成する。以上の工程により、本発明の実施の形態２に係る半導体装置が製造される。
上記のように電界効果トランジスタ１５の能動部分を、ＳｉＮ膜２０（比誘電率が約７）よりも比誘電率の低いフッ素系ポリマー層１８（比誘電率が約２．５）で覆った状態でＳｉＮ膜２０を形成することで、電界効果トランジスタ１５上に直接ＳｉＮ膜２０を形成するのに比べて、電界効果トランジスタ１５の寄生容量の増大を防ぐことができる。
また、リフトオフを行わないため、リフトオフ性の問題が無い。また、電界効果トランジスタ１５をフッ素系ポリマー層１８で覆っているため、Ｔ型ゲート電極１２がエッチング液に晒されて侵食されることもない。
実施の形態３．
以下、本発明の実施の形態３に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、実施の形態１と同様に、ＧａＡｓ基板１１上に、Ｔ型ゲート電極を有する電界効果トランジスタ１５とＭＩＭキャパシタの下部電極を形成する。
次に、図１１に示すように、電界効果トランジスタ１５上にポジ型の感光性を有するポリイミド２４（ポジ型の感光性材料）をスピンコートで塗布する。そして、図１２に示すように、全面露光し、ポリイミド２４を現像する。ここで、Ｔ型ゲート電極１２の傘下部分が陰になり未露光となるため、現像を行うとＴ型ゲート電極１２の下の部分にポリイミド２４が残留する。
次に、図１３に示すように、少なくとも下部電極１７を含む領域にＭＩＭキャパシタのＳｉＮ膜２０をｐ−ＣＶＤ法により形成する。そして、下部電極１７とのコンタクトホール（後述）を形成する部分が開口するようにフォトレジスト２１を形成する。
次に、図１４に示すように、フォトレジスト２１をマスクとしてドライエッチングを行って、ＳｉＮ膜２０にコンタクトホール２２を形成する。その後、フォトレジスト２１を除去する。
次に、図１５に示すように、ＳｉＮ膜２０を介して下部電極上にＭＩＭキャパシタの上部電極２３を形成する。以上の工程により、本発明の実施の形態３に係る半導体装置が製造される。
上記のように電界効果トランジスタ１５上にポリイミド２４を塗布して全面露光し、現像することで、Ｔ型ゲート電極１２の傘下部分のみにポリイミド２４が残る。このポリイミド２４（比誘電率が約４）はＳｉＮ膜２０（比誘電率が約７）よりも比誘電率が低い。従って、電界効果トランジスタ１５上に直接ＳｉＮ膜２０を形成するのに比べて、寄生容量に強く影響するＴ型ゲート電極１２の傘下部分の比誘電率を低減することができるため、電界効果トランジスタ１５の寄生容量の増大を防ぐことができる。
また、リフトオフを行わないため、リフトオフ性の問題が無い。また、Ｔ型ゲート電極１２がエッチング液に晒されて侵食されることもない。
実施の形態４．
以下、本発明の実施の形態４に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、実施の形態１と同様に、ＧａＡｓ基板１１上に、Ｔ型ゲート電極を有する電界効果トランジスタ１５とＭＩＭキャパシタの下部電極を形成する。
次に、図１６に示すように、電界効果トランジスタ１５上にネガ型の感光性を有するポリイミド２５（ネガ型の感光性材料）をスピンコートで塗布する。そして、図１７に示すように、電界効果トランジスタ１５の能動部分を露光し、ポリイミド２５を現像する。これにより、図１８に示すように、Ｔ型ゲート電極１２の傘下部分が陰になり未露光となるため、現像を行うと電界効果トランジスタ１５周囲にポリイミド２５が残留するがＴ型ゲート電極１２の傘下部分が中空部２６になる。
次に、図１９に示すように、少なくとも下部電極１７を含む領域にＭＩＭキャパシタのＳｉＮ膜２０をｐ−ＣＶＤ法により形成する。そして、下部電極１７とのコンタクトホール（後述）を形成する部分が開口するようにフォトレジスト２１を形成する。
次に、図２０に示すように、フォトレジスト２１をマスクとしてドライエッチングを行って、ＳｉＮ膜２０にコンタクトホール２２を形成する。その後、フォトレジスト２１を除去する。
次に、図２１に示すように、ＳｉＮ膜２０を介して下部電極上にＭＩＭキャパシタの上部電極２３を形成する。以上の工程により、本発明の実施の形態４に係る半導体装置が製造される。
上記のように電界効果トランジスタ１５上にネガ型の感光性を有するポリイミド２５を塗布し、少なくとも電界効果トランジスタ１５の能動部分を露光し、現像することで、電界効果トランジスタ１５周囲にポリイミド２５が残留するがＴ型ゲート電極１２の傘下部分が中空部２６になる。これにより、電界効果トランジスタ１５上に直接ＳｉＮ膜２０を形成するのに比べて、寄生容量に強く影響するＴ型ゲート電極１２の傘下部分の比誘電率を大幅に低減することができるため、電界効果トランジスタ１５の寄生容量の増大を防ぐことができる。
また、リフトオフを行わないため、リフトオフ性の問題が無い。また、Ｔ型ゲート電極１２がエッチング液に晒されて侵食されることもない。
本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
符号の説明
１１ ＧａＡｓ基板（半導体基板）
１２ Ｔ型ゲート電極
１５ 電界効果トランジスタ
１６ ＳｉＯ２膜（保護絶縁膜）
１７ 下部電極
１８ フッ素系ポリマー層（犠牲層）
２０ ＳｉＮ膜（容量絶縁膜）
２３ 上部電極
２４ ポリイミド（ポジ型の感光性材料）
２５ ポリイミド（ネガ型の感光性材料）


Claims (2)

  1. 半導体基板上に、Ｔ型ゲート電極を有する電界効果トランジスタを形成し、前記電界効果トランジスタの前記Ｔ型ゲート電極を保護絶縁膜で覆う工程と、
    前記半導体基板上にＭＩＭキャパシタの下部電極を形成する工程と、
    前記電界効果トランジスタの能動部分を犠牲層で覆う工程と、
    前記犠牲層及び前記下部電極上にＭＩＭキャパシタの容量絶縁膜を形成する工程と、
    前記犠牲層上の前記容量絶縁膜を除去した後に、前記保護絶縁膜及び前記容量絶縁膜に対して選択的に前記犠牲層を除去する工程と、
    前記容量絶縁膜を介して前記下部電極上にＭＩＭキャパシタの上部電極を形成する工程とを備え、
    前記保護絶縁膜としてＳｉＯ ２ 膜を用い、
    前記容量絶縁膜としてＳｉＮ膜を用い、
    前記犠牲層としてフッ素系ポリマーを用い、
    前記犠牲層を除去する工程において、Ｏ ２ プラズマに晒すことにより前記保護絶縁膜及び前記容量絶縁膜に対して選択的に前記犠牲層を除去することを特徴とする半導体装置の製造方法。
  2. 半導体基板上に、Ｔ型ゲート電極を有する電界効果トランジスタを形成する工程と、
    前記半導体基板上にＭＩＭキャパシタの下部電極を形成する工程と、
    前記電界効果トランジスタ上にネガ型の感光性材料を塗布し、前記Ｔ型ゲート電極の傘下部分が未露光となるように前記電界効果トランジスタの能動部分を露光し、現像して前記電界効果トランジスタ周囲に前記感光性材料を残留させつつ前記Ｔ型ゲート電極の傘下部分に中空部を形成する工程と、
    少なくとも前記下部電極上にＭＩＭキャパシタの容量絶縁膜を形成する工程と、
    前記容量絶縁膜を介して前記下部電極上にＭＩＭキャパシタの上部電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
JP2007126017A 2007-05-10 2007-05-10 半導体装置の製造方法 Expired - Fee Related JP5320689B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007126017A JP5320689B2 (ja) 2007-05-10 2007-05-10 半導体装置の製造方法
US11/969,990 US7625789B2 (en) 2007-05-10 2008-01-07 Method for manufacturing semiconductor device
DE102008010328A DE102008010328A1 (de) 2007-05-10 2008-02-21 Verfahren zum Herstellen einer Halbleitervorrichtung
FR0851445A FR2916083B1 (fr) 2007-05-10 2008-03-05 Procede de fabrication d'un dispositif a semiconducteur comportant un transistor fet avec grille en t

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007126017A JP5320689B2 (ja) 2007-05-10 2007-05-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008282997A JP2008282997A (ja) 2008-11-20
JP5320689B2 true JP5320689B2 (ja) 2013-10-23

Family

ID=39868958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007126017A Expired - Fee Related JP5320689B2 (ja) 2007-05-10 2007-05-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7625789B2 (ja)
JP (1) JP5320689B2 (ja)
DE (1) DE102008010328A1 (ja)
FR (1) FR2916083B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067692A (ja) * 2008-09-09 2010-03-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
US9293379B2 (en) * 2009-09-03 2016-03-22 Raytheon Company Semiconductor structure with layers having different hydrogen contents
US9082722B2 (en) * 2013-03-25 2015-07-14 Raytheon Company Monolithic integrated circuit (MMIC) structure and method for forming such structure
US9490282B2 (en) 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
US9478652B1 (en) 2015-04-10 2016-10-25 Raytheon Company Monolithic integrated circuit (MMIC) structure having composite etch stop layer and method for forming such structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04328867A (ja) * 1991-04-30 1992-11-17 Sekiyu Sangyo Kasseika Center 赤外線検出器
JPH05129345A (ja) * 1991-11-08 1993-05-25 Toshiba Corp マイクロ波集積回路の製造方法
JP2522159B2 (ja) 1993-06-24 1996-08-07 日本電気株式会社 半導体集積回路の製造方法
JP2605647B2 (ja) 1993-12-27 1997-04-30 日本電気株式会社 半導体装置の製造方法
JP3226808B2 (ja) * 1996-11-26 2001-11-05 ルーセント テクノロジーズ インコーポレイテッド 集積回路チップを製造する方法
JP2000138237A (ja) * 1998-11-02 2000-05-16 Nec Corp 感光性有機膜を有する半導体装置及びその製造方法
KR100827437B1 (ko) * 2006-05-22 2008-05-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법

Also Published As

Publication number Publication date
US20080280400A1 (en) 2008-11-13
JP2008282997A (ja) 2008-11-20
FR2916083B1 (fr) 2011-11-25
FR2916083A1 (fr) 2008-11-14
US7625789B2 (en) 2009-12-01
DE102008010328A1 (de) 2008-11-20

Similar Documents

Publication Publication Date Title
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
JP5320689B2 (ja) 半導体装置の製造方法
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
US9741751B2 (en) Array substrate fabricating method
US8748320B2 (en) Connection to first metal layer in thin film transistor process
JP2013165175A (ja) 三次元構造を有する薄膜トランジスタ及びその製造方法
WO2008027593A3 (en) Improved structure and method for fabrication of field effect transistor gates with or without field plates
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
US7687388B2 (en) Method of fabricating semiconductor high-voltage device comprising the steps of using photolithographic processes to form nitride spacer regions and dry etch process to form deep trench regions
WO2015113368A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管
JP2018533193A (ja) イメージセンサ装置の製造方法
TW202113443A (zh) 半導體裝置
WO2018040287A1 (zh) 薄膜晶体管及其制作方法
CN107078027B (zh) 将用于电子装置的层堆叠图案化
KR102069548B1 (ko) 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
US8405081B2 (en) Organic thin film transistor having peripheral metal structures
KR100313957B1 (ko) 커패시터 제조방법
JP2010087063A (ja) 半導体装置およびその製造方法
TWI548002B (zh) 上接觸式有機薄膜電晶體兼具緩衝層的製造方法
KR20060100778A (ko) 반도체소자의 용량 캐패시터 형성방법
TWI550725B (zh) 薄膜電晶體基板製作方法
KR100628644B1 (ko) Ｏｎｏ 구조 유전막의 식각 방법
KR0164152B1 (ko) 반도체소자의 캐패시터의 제조방법
KR970000223B1 (ko) 디램(dram)셀 커패시터 구조 및 제조방법
JP2004266005A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees