CN107078027B - 将用于电子装置的层堆叠图案化 - Google Patents

将用于电子装置的层堆叠图案化 Download PDF

Info

Publication number
CN107078027B
CN107078027B CN201580044506.5A CN201580044506A CN107078027B CN 107078027 B CN107078027 B CN 107078027B CN 201580044506 A CN201580044506 A CN 201580044506A CN 107078027 B CN107078027 B CN 107078027B
Authority
CN
China
Prior art keywords
layers
stack
thickness
etching
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580044506.5A
Other languages
English (en)
Other versions
CN107078027A (zh
Inventor
S·诺弗尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FlexEnable Ltd
Original Assignee
FlexEnable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FlexEnable Ltd filed Critical FlexEnable Ltd
Publication of CN107078027A publication Critical patent/CN107078027A/zh
Application granted granted Critical
Publication of CN107078027B publication Critical patent/CN107078027B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

提供有一种将限定了一个或多个电子装置元件的层的堆叠图案化的方法，包括：通过激光烧蚀在层的堆叠的最上面的部分中创建第一厚度剖面；以及刻蚀层的堆叠以将第一厚度剖面转化为下部水平处的第二厚度剖面；其中刻蚀减小了堆叠的所述最上面的部分的厚度和在堆叠的所述层上面的部分之下的一个或多个下部层的厚度。

Description

将用于电子装置的层堆叠图案化
背景技术
电子装置的生产可包括将层的堆叠中的一个或多个层图案化。
一种常规的图案化处理涉及将待图案化的一个或多个层的全部暴露于具有能够烧蚀被照射区域中的层的频率和能量的激光照射。在电子装置的生产中激光烧蚀可以是简单、有效的图案化技术，但是激光烧蚀会具有一些限制，诸如对于对照射敏感元件的损伤的担心，以及要求将在激光频率处呈现足够高的吸收率的材料用于待图案化的一个或多个层。
发明内容
本申请的发明人已经意识到了开发保持激光烧蚀的优点但是具有较少限制的新的图案化技术的挑战。
特此提供有将限定了一个或多个电子装置元件的层的堆叠图案化的方法，包括：通过激光烧蚀在层的堆叠的最上面的部分中创建第一厚度剖面(profile)；以及刻蚀层的堆叠以将第一厚度剖面转化为下部水平(level)处的第二厚度剖面；其中刻蚀减小了堆叠的所述最上面的部分的厚度和堆叠的所述最上面的部分之下的一个或多个下部层的厚度。
根据一个实施例，所述第一厚度剖面包括其中堆叠的所述最上面的部分具有第一非零厚度的一个或多个第一区域，以及其中堆叠的所述最上面的部分具有小于所述第一非零厚度的第二非零厚度的一个或多个第二区域，以及其中所述刻蚀减小在所述第二区域中的所述一个或多个下部层的厚度而不减小在所述一个或多个第一区域中的下方的所述一个或多个下部层的厚度。
根据一个实施例，堆叠的所述最上面的部分由堆叠的一个或多个上部层组成。
根据一个实施例，减小所述一个或多个下部层的厚度包括将所述一个或多个下部层的厚度减小至零。
根据一个实施例，所述第一厚度剖面包括其中堆叠的所述最上面的部分具有第一厚度的一个或多个第一区域，以及其中堆叠的所述最上面的部分具有小于所述第一厚度的第二厚度的一个或多个第二区域；以及刻蚀将所述一个或多个第一区域中的堆叠的厚度减小了第一数量，并且将所述一个或多个第二区域中的堆叠的厚度减小了第二数量，其中所述第一数量基本上不少于所述第二数量的10％。
根据一个实施例，层的堆叠包括提供了晶体管阵列的半导体沟道的半导体材料的层；以及所述方法包括在半导体沟道材料的层之上的水平处停止激光烧蚀，并且其中刻蚀层的堆叠包括刻蚀半导体沟道材料的层。
根据一个实施例，第二厚度剖面限定了向下延伸通过层的堆叠中的一个或多个非导体层到层的堆叠的导体层的孔。
特此提供有将限定了一个或多个电子装置元件的层的堆叠图案化的方法，包括：通过激光烧蚀在所述层的堆叠的牺牲性的最上面的部分中创建第一厚度剖面；刻蚀层的堆叠以将第一厚度剖面转化为下部水平处的第二厚度剖面，所述第二厚度剖面部分地由所述牺牲性的最上面的部分的剩余部分所限定；去除所述牺牲性的最上面的部分的所述剩余部分以暴露一个或多个在下面的层的未刻蚀区域；以及在所述一个或多个在下面的层的所述未刻蚀区域上方形成一个或多个另外的层。
附图说明
以下仅通过示例的方式参照附图详细描述本发明的实施例，其中：
图1a-1d是例示根据所要求保护的本发明的第一实施例的技术的示意性截面图；
图2a-2d是例示根据所要求保护的本发明的第二实施例的技术的示意性截面图；以及
图3a-3e是例示另一技术的示意性截面图。
具体实施方式
图1a-1d例示了根据所要求保护的本发明的第一实施例的技术的示例。示例涉及用于顶栅TFT的半导体/栅极电介质堆叠的图案化，但是相同的技术也适用于例如用于底栅TFT的相同种类的堆叠的图案化，以及用于顶栅和底栅TFT两者的其它种类的堆叠的图案化。
参照图1a-1d，在支撑衬底2(诸如在其上表面上具有一个或多个涂层(诸如有机平坦化层)的柔性塑料膜)上形成第一经图案化的导体层，第一经图案化的导体层至少限定了(i)源极导体4，其中源极导体4每个都为相应的一行TFT提供源极电极并且每个都连接到源极驱动器芯片的相应的端子，以及(ii)漏极导体，其中漏极导体每个都为相应的TFT提供漏极电极。在经图案化的导体层上方形成限定了TFT的半导体沟道的半导体材料的层8。在半导体层8上方形成一个或多个绝缘、电介质材料的一个或多个层10。之后通过激光烧蚀将(一个或多个)电介质层10图案化以在堆叠的最上面的部分中限定地形剖面(topographicprofile)。之后对堆叠进行干法刻蚀处理(诸如反应离子刻蚀(RIE))以将地形剖面转化至堆叠中的下部水平，如图1c中所示。在这个示例中，反应离子刻蚀去除了在沟道区和源极/漏极电极区外部的所选择的区域中的半导体材料8。(一个或多个)栅极电介质材料保留在半导体沟道区和源极/漏极电极区的区域中，并且(在最终装置中)起作用以将栅极导体与TFT的半导体沟道电容性地耦合。作为全局刻蚀的结果，这些区域中的(一个或多个)栅极电介质层的厚度减小了，但是(一个或多个)栅极电介质层的原始厚度是考虑该减小而选择的。
在栅极电介质10包括呈现不同刻蚀速率的层的堆叠的情形中，刻蚀之后的地形剖面可能不同于直接激光烧蚀之后的地形剖面，但是刻蚀之后的地形剖面仍然由通过激光烧蚀所创建的地形剖面确定。
在所得的经图案化的结构上方淀积保形导体层12，诸如金属层，然后通过例如激光烧蚀或光刻将保形导体层12图案化以限定向下延伸至支撑衬底2的栅极导体，每个栅极导体都为相应的一列TFT提供栅极电极并且每个都连接到栅极驱动器芯片的相应的端子。在刻蚀之后使用激光烧蚀以限定半导体/电介质堆叠的地形剖面促进了在刻蚀之后在半导体/电介质堆叠中形成地形剖面，这更有助于在TFT阵列的整个区(包括其中导体层从一个水平向下延伸至另一个水平的区域)上方形成厚度基本均匀的导体层。例如，在这些区域中也实现良好的金属厚度能够有利于更好地屏蔽半导体沟道免受半导体沟道对其敏感的光。同样，去除在沟道区外部的区域中的半导体材料可以用于减小在不与同一TFT相关联的导体(诸如为一行TFT提供源极电极的源极导体和用于不同的一行TFT中的TFT的漏极导体)之间的寄生泄漏。
图1a-1d仅示出了对说明第一实施例所必不可少的那些元件。未示出的元件的示例包括：每个都在堆叠内连接到相应的TFT的漏极导体的像素导体；以及经由像素导体控制的光学显示器媒介。
图2a-2d例示了根据所要求保护的本发明的第二实施例的技术的示例。同样，示例涉及用于顶栅TFT的半导体/栅极电介质堆叠的图案化，但是相同的技术也适用于例如用于底栅TFT的相同种类的堆叠的图案化，以及用于顶栅和底栅TFT两者的其它种类的堆叠的图案化。
在支撑衬底2(支撑衬底2例如可以包括涂覆有一个或多个层(诸如有机平坦化层)的柔性塑料支撑膜)上形成层的堆叠，该层的堆叠包括：(i)经图案化的导体层，限定了源极导体4和漏极导体，其中源极导体4每个都为TFT的阵列的相应的一行TFT提供源极电极并且连接到源极驱动器芯片的相应的端子，以及漏极导体每个都为相应的TFT提供漏极电极；(ii)经图案化的半导体层8，为TFT的阵列提供半导体沟道；(iii)一个或多个栅极电介质层10，在经图案化的半导体层上方；(iv)第二经图案化的导体层12，在(一个或多个)栅极电介质层10上方并且限定了栅极导体，其中栅极导体每个都为相应的一列TFT提供栅极电极并且每个都连接到栅极驱动器芯片的相应的端子；以及(v)一个或多个绝缘的钝化层14，在第二经图案化的导体层上方。
然后通过激光烧蚀将该堆叠图案化以去除所选择的区域中堆叠的上面的部分，其中在所选择的区域中要创建到在下面的导体元件(诸如在本示例中的漏极导体)的导电连接。激光烧蚀在距半导体层8不远处停止，但是由激光烧蚀所创建的地形剖面向下延伸进(一个或多个)栅极电介质层10中。然后对堆叠进行干法刻蚀处理，诸如反应离子刻蚀(RIE)，干法刻蚀处理将由激光烧蚀所创建的地形剖面转化至堆叠中的下部水平处，如图2c中所示。漏极导体的部分通过刻蚀处理而暴露，但是(一个或多个)钝化材料14保留在其它区域中，不过因为刻蚀而具有减小的厚度。例如在(一个或多个)钝化层14和(一个或多个)栅极电介质层10呈现不同的刻蚀速率的情况下，刻蚀之后的地形剖面可能不同于在激光烧蚀之后但是在刻蚀之前的地形剖面；但是在刻蚀之后的地形剖面仍然由通过激光烧蚀所创建的地形剖面确定。选择(一个或多个)钝化层14的初始厚度以使得在激光烧蚀之后的刻蚀处理暴露在所选择的区域中的漏极导体6同时在其它区域中留下足够厚度的钝化材料。然后通过保形淀积技术在经刻蚀的堆叠上方淀积另外的导体材料，并且然后通过例如激光烧蚀或光刻将导体材料图案化以限定每个都连接到相应的TFT的漏极导体的像素导体的阵列。
图2a-2d也仅示出了对说明第二实施例所必不可少的那些元件。未示出的元件的示例包括：经由像素导体控制其光学输出的光学媒介。
由图2a-2d所例示的本技术的优点包括以下。首先，技术避免了光致抗蚀剂的使用和图案化后的抗蚀剂剥除处理；以及因此不存在冲钝化层14被抗蚀剂剥除处理中所使用的溶剂溶解的担心。其次，本技术促进了栅极电介质材料(或堆叠的下方部分中的其它材料)的使用，栅极电介质材料(或堆叠的下方部分中的其它材料)在激光频率处呈现比堆叠的上方部分中的(一个或多个)钝化材料或其它材料低的吸收。
在图1a-1d和图2a-2d的处理中，激光烧蚀用于限定保留在所完成的装置中的层中的地形剖面。根据一个变形例，最上面的层是牺牲性的层，牺牲性的层不保留在所完成的装置中但是在生产处理期间保护在下面的层。例如，最上面的层包括光致抗蚀剂材料，并且刻蚀处理导致光致抗蚀剂层的厚度显著减小，但是至少在一些区域(例如围绕到在下面的层的通孔16的区域)中光致抗蚀剂层的起始厚度(在激光烧蚀图案化之后但是在刻蚀之前的厚度)使得光致抗蚀剂层在刻蚀处理完成之后保留在那些区域中，以便于在整个刻蚀处理中自始至终保护那些区域中的在下面的层。在刻蚀处理完成之后，去除光致抗蚀剂层的所有剩余部分以暴露在那些区域中在下面的层的未刻蚀的、光滑的表面，这促进了在那些区域中形成例如平面导电元件20’，诸如例如显示器像素电极20’或传感器电极。在图2a-2d的示例的本变形例中，层14可以包括两个子层，两个子层包括最上面的牺牲性的光致抗蚀剂层；并且最上面的光致抗蚀剂层在激光烧蚀图案化和刻蚀两者之后(以减小的厚度)保留在了通孔18外部的所有区域中；以及在激光烧蚀和刻蚀完成之后，通过并不导致直接在光致抗蚀剂层下方的层被去除的处理来去除最上面的光致抗蚀剂层的剩余部分的全部。
图3a-3e例示了另一技术的示例。该示例涉及在用于像素的顶栅开关TFT的漏极导体和用于同一像素的顶栅驱动TFT的栅极导体之间形成通孔连接；但是相同的技术也适用于例如在其它种类的TFT装置中为了相同目的形成通孔连接，或者在相同或其它种类的TFT装置中为了其它目的而形成通孔连接。例如，相同种类的技术可以用于例如在TFT阵列的周边处的栅极导体和在下面的导体元件之间形成通孔连接以促进将栅极导体布线至一个或多个栅极驱动器芯片。
在支撑衬底18上形成层的堆叠，层的堆叠包括：(a)经图案化的导体层，限定了(i)源极导体20，每个都为相应的一行开关TFT提供源极电极，并且连接到源极驱动器芯片的相应的端子，(ii)漏极导体22，每个都为相应的开关TFT提供漏极电极，(iii)一个或多个源极导体24，为驱动TFT提供源极电极，并且连接到共用偏置电压源，以及(iv)漏极导体26，每个都为相应的驱动TFT提供漏极电极；(b)经图案化的半导体层28，为开关和驱动TFT提供半导体沟道；一个或多个栅极电介质层30，在经图案化的半导体层28上方；以及第二毯状导体层32，在(一个或多个)栅极电介质层10上方。
然后通过激光烧蚀将该堆叠图案化以去除所选择的区域中堆叠的上方导体材料32，其中在所选择的区域中要创建到在下面的导体元件(诸如在本示例中的开关TFT漏极导体22)的导电连接。激光烧蚀去除了在所选择的区域34中的第二导体材料的整个厚度，并且由激光烧蚀所创建的地形剖面可以向下延伸进(一个或多个)栅极电介质层30中或可以不向下延伸进(一个或多个)栅极电介质层30中。然后对堆叠进行干法刻蚀处理，诸如反应离子刻蚀(RIE)，这将由激光烧蚀所创建的地形剖面转化至堆叠中的下部水平处，如图3c中所示。在该示例中，导体层基本上耐反应离子刻蚀，并且因此刻蚀之前的地形剖面不同于刻蚀之后的地形剖面，但是激光烧蚀仍然确定了刻蚀之后的地形剖面，以及更具体地，在本示例中，通孔36形成为向下至开关TFT漏极导体22。
然后通过保形淀积技术在TFT阵列的整个区域上方淀积另外的导体材料38以形成向下至开关TFT导体的导电连接，以及然后通过例如激光烧蚀或光刻将导体材料38图案化以限定(i)开关TFT栅极导体42的阵列，每个开关TFT栅极导体42都为相应的一列像素的开关TFT提供栅极电极并且每个都连接到栅极驱动器芯片的相应的端子，以及(ii)栅极导体40的阵列，每个栅极导体40都为相应的驱动TFT提供栅极电极并且连接到用于相同像素的开关TFT的漏极导体。
图3a-3e仅示出了对说明第三实施例所必不可少的那些元件。未示出的元件的示例是：像素导体，每个都在堆叠内连接到相应的驱动TFT的漏极电极，每个像素导体都控制电流驱动的光学显示媒介(诸如发光设备)的相应的像素区。
上述技术不限于对层中的每个层使用任何特定材料。然而，用于导体层的材料的示例是金属层或者两个或多个金属子层的堆叠；用于半导体层的材料的示例是有机共轭半导体聚合物；以及用于栅极电介质和钝化层的材料的示例是有机聚合物。
除了以上明确提到的任何修改之外，对于本领域技术人员来说明显的是，可以在本发明的范围内做出对所述实施例的各种其它修改。

Claims (9)

1.一种将限定了一个或多个电子装置元件的层的堆叠图案化的方法，包括：
通过激光烧蚀在层的堆叠的最上面的部分中创建第一厚度剖面；以及
刻蚀层的堆叠以将第一厚度剖面转化为下部水平处的第二厚度剖面；
其中刻蚀减小了堆叠的所述最上面的部分的厚度和堆叠的在所述最上面的部分之下的一个或多个下部层的厚度；其中所述激光烧蚀去除所选择的区域中的堆叠的上部分；其中所述刻蚀包括刻蚀所述所选择的区域中及所述所选择的区域之外的堆叠，以在所述所选择的区域中及所述所选择的区域之外留下刻蚀表面；并且其中所述方法还包括在所述所选择的区域中及所述所选择的区域之外的刻蚀表面上淀积材料，其中所述层的堆叠包括直接位于半导体层上方的电介质层；并且其中所述第一厚度剖面部分地向下延伸通过直接位于所述半导体层上方的所述电介质层；并且所述刻蚀包括刻蚀所述半导体层。
2.一种将限定了一个或多个电子装置元件的层的堆叠图案化的方法，包括：
通过激光烧蚀在层的堆叠的最上面的部分中创建第一厚度剖面；以及
刻蚀层的堆叠以将第一厚度剖面转化为下部水平处的第二厚度剖面；
其中刻蚀减小了堆叠的所述最上面的部分的厚度和堆叠的在所述最上面的部分之下的一个或多个下部层的厚度；其中层的堆叠包括在半导体层上的一个或多个栅极电介质层以及在所述一个或多个栅极电介质层上的一个或多个绝缘层；并且其中创建所述第一厚度剖面包括烧蚀通过所述一个或多个绝缘层向下到所述一个或多个栅极电介质层中，以及在距半导体层不远处停止所述激光烧蚀。
3.根据权利要求1或权利要求2所述的方法，其中，所述第一厚度剖面包括其中堆叠的所述最上面的部分具有第一非零厚度的一个或多个第一区域，以及其中堆叠的所述最上面的部分具有小于所述第一非零厚度的第二非零厚度的一个或多个第二区域，以及其中所述刻蚀减小在所述第二区域中的所述一个或多个下部层的厚度而不减小在所述一个或多个第一区域中的下方的所述一个或多个下部层的厚度。
4.根据权利要求1或权利要求2所述的方法，其中，堆叠的所述最上面的部分由堆叠的一个或多个上部层组成。
5.根据权利要求1或权利要求2所述的方法，其中，减小所述一个或多个下部层的厚度包括将所述一个或多个下部层的厚度减小至零。
6.根据权利要求1或权利要求2所述的方法，其中，所述第一厚度剖面包括其中堆叠的所述最上面的部分具有第一厚度的一个或多个第一区域，以及其中堆叠的所述最上面的部分具有小于所述第一厚度的第二厚度的一个或多个第二区域；并且刻蚀将所述一个或多个第一区域中的堆叠的厚度减小了第一数量，并且将所述一个或多个第二区域中的堆叠的厚度减小了第二数量，其中所述第一数量基本上不少于所述第二数量的10％。
7.根据权利要求2所述的方法，其中，半导体层提供了晶体管阵列的半导体沟道；并且其中刻蚀层的堆叠包括刻蚀半导体层。
8.根据权利要求2所述的方法，其中，所述第二厚度剖面限定了向下延伸通过一个或多个绝缘层、一个或多个栅极电介质层以及半导体层到层的堆叠的导体层的孔。
9.根据权利要求2所述的方法，包括所述一个或多个栅极电介质层上的所述一个或多个绝缘层上的牺牲性的层；其中所述第二厚度剖面部分地由所述牺牲性的层的剩余部分所限定；以及所述方法还包括去除所述牺牲性的层的所述剩余部分以暴露一个或多个在下面的层的未刻蚀区域；以及在所述一个或多个在下面的层的所述未刻蚀区域上方形成一个或多个另外的层。
CN201580044506.5A 2014-08-18 2015-08-18 将用于电子装置的层堆叠图案化 Expired - Fee Related CN107078027B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1414630.2A GB2529620A (en) 2014-08-18 2014-08-18 Patterning layer stacks for electronic devices
GB1414630.2 2014-08-18
PCT/EP2015/068943 WO2016026855A1 (en) 2014-08-18 2015-08-18 Patterning layer stacks for electronic devices

Publications (2)

Publication Number Publication Date
CN107078027A CN107078027A (zh) 2017-08-18
CN107078027B true CN107078027B (zh) 2021-05-25

Family

ID=51662577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044506.5A Expired - Fee Related CN107078027B (zh) 2014-08-18 2015-08-18 将用于电子装置的层堆叠图案化

Country Status (4)

Country Link
US (1) US10541258B2 (zh)
CN (1) CN107078027B (zh)
GB (2) GB2529620A (zh)
WO (1) WO2016026855A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2590428A (en) * 2019-12-17 2021-06-30 Flexanable Ltd Semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
WO1996027212A1 (en) * 1995-02-28 1996-09-06 Chip Express Corporation An improved laser ablateable material
TW200744212A (en) * 2006-05-18 2007-12-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN101138105A (zh) * 2005-03-09 2008-03-05 昭和电工株式会社 氮化物半导体发光器件及其制造方法
CN102263202A (zh) * 2010-05-26 2011-11-30 索尼公司 薄膜晶体管、薄膜晶体管制造方法和电子装置
CN103283026A (zh) * 2010-11-26 2013-09-04 造型逻辑有限公司 电子器件
CN103636025A (zh) * 2011-06-17 2014-03-12 应用材料公司 薄膜电池的无掩模制造

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US883615A (en) * 1907-11-23 1908-03-31 Willcox & Gibbs Sewing Machine Seam.
TWI300610B (en) * 2006-05-24 2008-09-01 Au Optronics Corp Method for fabricating thin film transistor
TWI352429B (en) * 2007-10-01 2011-11-11 Au Optronics Corp Method for manufacturing pixel structure
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
GB2516823A (en) * 2013-07-22 2015-02-11 Plastic Logic Ltd Reconfigurable Colour Displays
GB2519082B (en) * 2013-10-08 2019-10-23 Flexenable Ltd Reducing parasitic leakages in transistor arrays
GB201321285D0 (en) * 2013-12-03 2014-01-15 Plastic Logic Ltd Pixel driver circuit
GB2521139B (en) * 2013-12-10 2017-11-08 Flexenable Ltd Reducing undesirable capacitive coupling in transistor devices
GB2521138B (en) * 2013-12-10 2019-01-02 Flexenable Ltd Source/Drain Conductors for Transistor Devices
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
GB201412974D0 (en) * 2014-07-22 2014-09-03 Plastic Logic Ltd Protecting transistor array elements against degrading species

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
WO1996027212A1 (en) * 1995-02-28 1996-09-06 Chip Express Corporation An improved laser ablateable material
CN101138105A (zh) * 2005-03-09 2008-03-05 昭和电工株式会社 氮化物半导体发光器件及其制造方法
TW200744212A (en) * 2006-05-18 2007-12-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN102263202A (zh) * 2010-05-26 2011-11-30 索尼公司 薄膜晶体管、薄膜晶体管制造方法和电子装置
CN103283026A (zh) * 2010-11-26 2013-09-04 造型逻辑有限公司 电子器件
CN103636025A (zh) * 2011-06-17 2014-03-12 应用材料公司 薄膜电池的无掩模制造

Also Published As

Publication number Publication date
GB2543466B (en) 2019-03-13
US20170236850A1 (en) 2017-08-17
GB2529620A (en) 2016-03-02
US10541258B2 (en) 2020-01-21
CN107078027A (zh) 2017-08-18
WO2016026855A1 (en) 2016-02-25
GB2543466A (en) 2017-04-19
GB201414630D0 (en) 2014-10-01
GB201702502D0 (en) 2017-04-05

Similar Documents

Publication Publication Date Title
US8493541B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN108198825B (zh) 一种阵列基板及其制备方法、显示面板
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US9219085B2 (en) Thin film transistor display panel and manufacturing method thereof
US20140159059A1 (en) Display substrate and method of manufacturing the same
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
WO2013118706A1 (ja) 三次元構造を有する薄膜トランジスタ及びその製造方法
US9520320B2 (en) TFT array substrate, method of manufacturing the same, and display device
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
US8598781B2 (en) Organic light emitting display (OLED) and its method of fabrication
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US9911854B2 (en) Source/drain conductors for transistor devices
RU2710905C1 (ru) Способ уменьшения нежелательной емкостной связи в транзисторном устройстве
TWI570905B (zh) 顯示裝置及其製造方法
KR20080042900A (ko) 액티브 매트릭스 표시 장치 및 그 제조 방법과 박막트랜지스터 집적 회로 장치의 제조 방법
US9741861B2 (en) Display device and method for manufacturing the same
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN107078027B (zh) 将用于电子装置的层堆叠图案化
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR100624962B1 (ko) 플래쉬 메모리 소자의 제조방법
TW202113443A (zh) 半導體裝置
US20200066766A1 (en) Array substrate and manufacturing method thereof
KR102303957B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR102259278B1 (ko) 표시장치와 그 제조 방법
US10763436B2 (en) Semiconductor patterning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210525

Termination date: 20210818