JP2018533193A - イメージセンサ装置の製造方法 - Google Patents
イメージセンサ装置の製造方法 Download PDFInfo
- Publication number
- JP2018533193A JP2018533193A JP2017565744A JP2017565744A JP2018533193A JP 2018533193 A JP2018533193 A JP 2018533193A JP 2017565744 A JP2017565744 A JP 2017565744A JP 2017565744 A JP2017565744 A JP 2017565744A JP 2018533193 A JP2018533193 A JP 2018533193A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- interlayer dielectric
- via hole
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 420
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000005525 hole transport Effects 0.000 claims abstract description 18
- 239000011521 glass Substances 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 229910004541 SiN Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims 3
- 239000000463 material Substances 0.000 description 60
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 238000000151 deposition Methods 0.000 description 21
- 230000008021 deposition Effects 0.000 description 20
- 208000029523 Interstitial Lung disease Diseases 0.000 description 15
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 14
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- 238000004528 spin coating Methods 0.000 description 13
- 238000005507 spraying Methods 0.000 description 13
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 239000011651 chromium Substances 0.000 description 8
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000001125 extrusion Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical group O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 238000007764 slot die coating Methods 0.000 description 4
- 239000001837 2-hydroxy-3-methylcyclopent-2-en-1-one Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- -1 polyethylene naphthalate Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229920002873 Polyethylenimine Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002042 Silver nanowire Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/88—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
- H10K39/30—Devices controlled by radiation
- H10K39/32—Organic image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
イメージセンサ装置の製造方法であって、ガラス基板上に金属化薄膜トランジスタ層を提供し、金属化薄膜トランジスタ層上の中間層誘電体層を形成し、中間層誘電体層を貫通するビアホールを形成し、中間層誘電体と、金属化薄膜トランジスタ層に接触するための中間層誘電体層のビアホールの中に金属層を形成し、金属層と中間層誘電体層の上にバンク層を形成し、バンク層を貫通するビアホールを形成し、バンク層の上と金属層の上側表面に接触するためのバンク層のビアホールの中に電子輸送層を形成し、電子輸送層上にバルクのヘテロ接合層を形成し、バルクのヘテロ接合層の上にホール輸送層を形成し、ホール輸送層の上にトップコンタクト層を形成する、ことを備えるイメージセンサ装置の製造方法。
Description
本発明は、イメージセンサ装置の製造方法、特に、Ｘ線画像への使用に適するガラス基板に形成されたイメージセンサ装置に関連する。
イメージセンサ装置は従来技術で知られている一方、それらは、通常、半導体工業で発見された材料と工程を用いて製造される。これは、またＸ線画像への使用に適したガラス基板に形成されたイメージセンサ装置にも大いに当てはまることである。これらの材料と工程は、イメージセンサの製造に完全に適しているが、製造コストを高くする。有機材料のような、従来と異なる材料は、これらの製造コストを減らすために使われ、多くのほかの性能と製造の良い点を有することができる。しかしながら、残りの従来の半導体材料と製造方法を有機材料とその工程に結びつけることは、難しいかもしれない。したがって、望まれているものは、特に、従来の半導体製造方法と材料に安価で、完全に適合する、ガラスまたはプラスチック基板に、イメージセンサ装置を製造する方法である。
発明の第１の実施形態によると、イメージセンサ装置の製造方法は、ガラス基板上に金属化薄膜トランジスタ層構造を提供し、金属化薄膜トランジスタ層上に中間層誘電体層を形成し、中間層誘電体層を貫通するビアホールを形成し、中間層誘電体の上側表面上と、金属化薄膜トランジスタ層に接触するための中間層誘電体層のビアホールの中に金属層を形成し、金属層と中間層誘電体層の上側表面上にバンク層を形成し、バンク層を貫通するビアホールを形成し、バンク層の上側表面上と金属層の上側表面に接触するためのバンク層のビアホールの中に電子輸送層を形成し、電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを含む。
発明の第２の実施形態によると、イメージセンサ装置の製造方法は、ガラス基板上に金属化薄膜トランジスタ層構造を提供し、金属化薄膜トランジスタ層上に第１の中間層誘電体層を形成し、第１の中間層誘電体層を貫通するビアホールを形成し、第１の中間層誘電体の上側表面上と、金属化薄膜トランジスタ層に接触するための第１の中間層誘電体層のビアホールの中に金属層を形成し、金属層と第１の中間層誘電体層の上側表面上に第２の中間層誘電体層を形成し、第２の中間層誘電体層を貫通するビアホールを形成し、第２の中間層誘電体層の上側表面上と金属層の上側表面に接触するための第２の中間層誘電体層のビアホールの中に導電性酸化物層を形成し、第２の中間層誘電体層と導電性酸化物層の上側表面上に電子輸送層を形成し、電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを含む。
発明の第３の実施形態によると、ガラス基板上に金属化薄膜トランジスタ層構造を提供し、金属化薄膜トランジスタ層上の第１の中間層誘電体層を形成し、第１の中間層誘電体層を貫通するビアホールを形成し、第１の中間層誘電体の上側表面上と、金属化薄膜トランジスタ層に接触するための第１の中間層誘電体層のビアホールの中に金属層を形成し、金属層と第１の中間層誘電体層の上側表面上に第２の中間層誘電体層を形成し、第２の中間層誘電体層を貫通するビアホールを形成し、第２の中間層誘電体層の上側表面上と金属層の上側表面に接触するための第２の中間層誘電体層のビアホールの中に導電性酸化物層を形成し、第２の中間層誘電体層と導電性酸化物層の上側表面上にバンク層を形成し、バンク層を貫通するビアホールを形成し、バンク層の上側表面上と、導電性酸化物層の上側表面に接触するためのバンク層のビアホールの中に電子輸送層を形成し、電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを含む。
本発明のさらなる特徴、利点、及び実施形態は、記載され、続く詳細な説明の記載、図、及び請求項の考察から明白であるであろう。さらに、前述の本発明の概要と続く詳細な説明の両方は、例となるものであり、請求された発明の範囲を限定することなく、さらなる説明を提供することを目的としていることを理解されるべきである。
第１の実施形態の有機光ダイオード（Ｏｒｇａｎｉｃ Ｐｈｏｔｏ−Ｄｉｏｄｅ（「ＯＰＤ」））の製造工程は、図１−１４に関して、以下に記載される。
図１は、ガラス基板１０２、データ線１０４、センサアレイのデータラインへ向かうフォトダイオード積層に接続するための線１０６、ゲート１０８、及びアイランド１１０を含む、薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（「ＴＦＴ」））アレイの一部を示す。基板１０２は、典型的に、ガラスであるが、プラスチック基板（ポリエチレンナフタレート、ポリエチレンテレフタレート、またはポリイミド）も使用されることができる。線１０４及び１０６のための材料は、典型的に、約５００オングストロームの呼び厚さを有するクロム（「Ｃｒ」）である。材料は、物理的気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（「ＰＶＤ」）を用いて堆積される。ゲート１０８の材料は、約２００オングストロームの呼び厚さを有するチタンタングステン（「ＴｉＷ」）と併用された約１３００オングストロームの呼び厚さを有するアルミニウム（「Ａｌ」）を、含む。ゲート１０８の材料は、物理的気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（「ＰＶＤ」）を用いて堆積される。ゲート１０８の誘電体材料は、約３３００オングストロームの呼び厚さを有する窒化シリコン（「ＳｉＮ」）、約５００オングストロームの呼び厚さを有するアモルファスシリコン（「ａ−Ｓｉ」）、及び約１５００オングストロームの呼び厚さを有するＳｉＮであることができる。ゲート１０８の誘電体材料は、プラズマ化学気相堆積法（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ（「ＰＥＣＶＤ」）を使用して適用することができる。ＴＦＴの活性部（ソース−ドレイン、またはアイランド１１０）は、約５００オングストロームの呼び厚さを有する微結晶シリコン（「μｃ−Ｓｉ」）、約８００オングストロームの呼び厚さを有するクロム層（「Ｃｒ」）から形成される。アイランド１１０は、ＰＥＣＶＤとＰＶＤの両方を用いて形成されることができる。
図２は、ＰＥＣＶＤを用いた図１のＴＦＴ層上に中間層誘電体ＩＬＤ膜層１１２（理想的な厚さ０．５μｍから２．０μｍ）の活用を示す。ＰＥＣＶＤ工程温度は、理想的には、２００℃から３００℃である。ＩＬＤ材料は、ＳｉＯＮまたはＳｉＯ２及びＳｉＮを含むことができる。
図３は、ＩＬＤ層１１２にビアホールをパターニングするための、フォトレジスト層１１４の活用を示す。フォトレジスト層１１４は、部分１１６がＩＬＤ層１１２に後のビアホールとして選択的にエッチングされるように、露光される。フォトレジスト層は、ポジ型のノバラックベースの樹脂材料であることができる。典型的な材料の厚さは、２．０μｍから８μｍであり、押し出しコータ、またはスリットコータを用いて堆積される。
図４は、金属層１０６に接触するために使用されるビアホール１１８を作り出すために、ウェット（ＨＦ型化学作用）またはドライ（Ｆプラズマ；理想的には、ＣＦ４またはＳＦ６）を使用して、ＳｉＯＮ（または他のＰＥＣＶＤ誘電体）ＩＬＤ層１１２のエッチングを示す。
図５は、金属積層含有層１２０、１２２、１２４、及び１２６の堆積を示す。金属層は、ＴＦＴの遮光、及びボトムコンタクト、またはフォトダイオードの陰極を形成するための２つのパターニングされた積層体の中にパターニングされる。エッチングに続いて、金属相互連結層がＰＶＤ／スパッタリングによって堆積される。この工程は、ＴｉＷ、Ａｌ、ＴｉＷ、及びＩＴＯまたはクロム、Ａｌ、ＴｉＷ、及びＩＴＯの、低部層１２０から始まる、４層の金属積層体を用いて、備える。２００Ａから１０００Ａの第１の層１２０、１０００Ａから１００００ＡのＡｌ層１２２、２００Ａから１０００Ａの第３の層１２４、及び１００Ａから８００Ａの第４の層１２６である。すべての堆積は、１００℃より低い温度で行われる。この方法の代替は、ＣｒまたはＴｉＷを他の耐熱性金属（例は、Ｍｏ、ＭｏＷ、Ｔｉなどを含む）へ、Ａｌから代替の導電体へ（例はＣｕ、Ａｌ：Ｎｄ、Ａｌ：Ｓｉ、Ａｇなどを含む）の置換を含む。代わりに、第４の層１２６を、これに限定されるものではないが、ＩＴＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＺＯ、またはＡＺＯを含む、導電性酸化物に置換することができる。
図６は、樹脂材料であることができる、バンク層１２８の堆積を示す。バンク層１２８は、溶液工程（すなわち、押し出し、スロットダイ、スピンコーティング、スプレーコーティングまたはインクジェット）を使用した、ＩＬＤ層１１２及びパターニングされた金属層１２０、１２２、１２４、１２６に堆積される。バンク層１２８の理想的な厚さは、１．０μｍから６．０μｍである。バンク層１２８は、大気温度で堆積された後、Ｔ＝５０℃から１００℃における（溶液を取り除くための）ソフトベークが続く。バンク層１２８の材料は、（これに限られないが）、Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｙｃｌｏｔｅｎｅ ６１００シリーズ（またはそれの変異物）、Ｈｏｎｅｙｗｅｌｌ ＰＴＳシリーズ、Ｍｉｃｒｏｃｈｅｍ ＳＵ−８、ＴＯＫ ＴＰＩＲ ＰＮ−０３７１Ｄまたは技術分野で知られた他のそのような樹脂材料を含んでもよい。上述のバンク材料は、全基板を覆うすぐれた平坦性（＞９０％）を提供する。
図７は、バンク層１２８の上面へのフォトレジスト層１３０の活用を示す。層１２８におけるバンク材料は、１−６時間のＮ２雰囲気で硬化され（Ｔ＝２００℃から３００℃；理想的には、２５０℃未満）、その後、ポジ型のノバラックベースの樹脂材料である、フォトレジスト層１３０がコーティングされる。材料の典型的な厚さは、２．０μｍから８．０μｍであり、押し出しコータ、またはスリットコータを使って堆積される。
図８は、部分１３２における、フォトレジスト層１３０のパターニングを示す。フォトレジストは、ｉ線露光によってパターニングされ、バンク層１２８に至るまで個々の画素ウェルを形成するために露光される。典型的なドーズ範囲は、７５ｍＪから２００ｍＪ（理想的には、９０−１２５ｍＪ）であり、フォトレジスト層の厚さは、１．０μｍから１０．０μｍであり、理想的には２．０μｍから５．０μｍである。
図９は、フォトレジスト層１３０とバンク層１２８を貫通して形成される、ビアホール１３４を示す。検査後、個々の画素ウェル１３４はバンク層１２８の中に、Ｆを含む（すなわち、ＣＦ４、ＳＦ６など）プラズマ工程を使って、エッチングされる。金属層１２６の上側表面が曝されることに注意する。
図１０は、フォトレジスト層１３０が取り除かれることを示す。フォトレジスト層１３０は、（ＰＲＳ−２０００ストリッパまたは従来知られた他のストリッパを用いて）剥離される。バンク層１２８材料は、ストリップ化学物質に影響されず、装置の一部として残る。剥離工程の後、個々の画素ウェルは、さらに以下に詳細に説明されるように、工程で有機フォトレイタ（ｌａｔｅｒ）を作りだすために形成される。バンク層１２８は、平坦性が高く、それゆえ、金属層構造の間で、優れた誘電体分離を提供する。
図１１は、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ（「ＥＴＬ」））１３６の堆積を示す。ＥＴＬ層１３６は、バルクのヘテロ接合層材料の仕事関数とＩＴＯ（陰極）の仕事関数を調整、またはその間を橋渡しする機能を有する。材料は、ＰＥＩＥ（エトキシル化ポリエチレンイミン）であることができ、理想的には、それぞれ、個々のアレイに堆積される。ＥＴＬ材料は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって、塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＥＴＬ層１３６は、それから１００℃から１３０℃で、５分から２０分間、窒素雰囲気で、ホットプレートで、ベークされる。代わりの材料が層１２６に使用されるとき、その後、このＥＴＬ層１３６は、工程から飛ばされることができる。代わりの材料が、ＥＴＬ層になる。
図１２は、バルクのヘテロ接合層（Ｂｕｌｋ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｌａｙｅｒ（「ＢＨＪ」）１３８の堆積を示す。ＢＨＪ層１３８は、光を電荷に変換する機能を有する。ＢＨＪは、一つの溶媒または複数の溶媒に混合された、ドナー／アクセプタからなる。電子ドナー材料は、典型的には、他を排他するものではないが、ポリ（３−ヘキシルチオフェン）（「Ｐ３ＨＴ」）であり、電子アクセプタは、典型的にフェニル−Ｃ６１−酪酸メチルエステル（「ＰＣ６１ＢＭ」または「Ｃ６０」）である。ＢＨＪ材料はＥＴＬ層１３６上に堆積される。ＢＨＪ材料は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによってまたはインクジェットによって、塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは１００ｎｍから１０００ｎｍに及ぶ。ＢＨＪ層１３８は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＢＨＪ層１３８は、３から１０分間、１１０℃から１３０℃で、窒素雰囲気または真空で、ベークされる。
図１３は、ホール輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ（「ＨＴＬ」））１４０の堆積を示す。ＨＴＬ層１４０は、陽極層、またはトップコンタクト材料の仕事関数とＢＨＪの仕事関数を調整、またはそれらの橋渡しをする機能を有し、理想的には、ポリ（３、４−エチレンジオキシチオフェン）ポリスチレンスルホン酸（「ＰＤＯＴ：ＰＳＳ」）であり、ＢＨＪ層１３８上に堆積される。ＨＴＬ材料は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＨＴＬ層１４０は、その後、１００℃から１３０℃で、５から２０分間、窒素雰囲気で、ホットプレート上でベークされる。ＨＴＬ層の代わりの材料は、モリブデン三酸化物（ＭｏＯ３）であることができる。ＭｏＯ３は、蒸着工程によって、堆積される。
図１４は、トップコンタクト層（Ｔｏｐ Ｃｏｎｔａｃｔ Ｌａｙｅｒ（「ＴＣ」）１４２の堆積を示す。ＴＣ層１４２は、トップコンタクト、またはフォトダイオードの陽極の役目を務める機能を有し、ＰＤＯＴ：ＰＳＳの異なる混合物のような、透明導電性材料かまたは、銀ナノワイヤであることができ、またＨＴＬ層１４０上に堆積される。ＴＣ材料は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによって、またはインクジェット工程によって、塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、５０ｎｍから１０００ｎｍに及ぶ。ＴＣ層１４２は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＴＣ層１４２は、３から１０分間、１１０℃から１３０℃で、窒素雰囲気または真空中で、ベークされる。
さらに、図１４に関して、グリッドバイアスが、アレイの適切な電気的操作のために、トップコンタクト、ＴＣ層１４２に与えられる。層１３６から１４２は、画素ウェルの外側で衝突する電子が、まさに吸収され、個々の画素信号に寄与しないように、個々の画素を作り出すように、パターニングされる。層１３６から１４２に適合する、汚れていない材料は、水分のバリアまたはパッシベーション層（図示せず）として、使われることができる。
本発明の第２及び第３の実施形態に関連するＯＰＤ製造工程段階は、図面図１５−２５に示される。本発明の第２の実施形態の方法は、図２６−２９を参照して達成され、本発明の第３の実施形態の方法は、図３０−３８を参照して達成される。
図１５は、ＴＦＴ層が、基板２０２、金属線２０４及び２０６、ゲート２０８、及びアイランド２１０を含み、上述の工程を使って、完成される。
図１６は、前述のように、ＩＬＤ層２１２の活用を示す。ＩＬＤ膜２１２（理想の厚さ、０．５μｍから２．０μｍ）がＰＥＣＶＤを用いて、図１５のＴＦＴ層上に、適用される。ＰＥＣＶＤ工程の温度は、２００℃から３００℃である。ＩＬＤ材料は、ＳｉＯＮまたはＳｉＯ２及びＳｉＮを含むことができる。
図１７は、前述のようにフォトレジスト層２１４の活用を示し、位置２１６にパターニングされる。
図１８は、前述のようにフォトレジスト層２１４及びＩＬＤ層２１２のエッチングを示す。ＳｉＯＮ（または他のＰＥＣＶＤ誘電体）層２１２は、ウェット（ＨＦ型化学作用）またはドライ（Ｆプラズマ；理想的には、ＣＦ４またはＳＦ６））を使って、エッチングされる。
図１９は、前述のように、４層の金属積層の堆積を示す。エッチング後、金属相互連結層が、ＰＶＤ／スパッタリングによって、堆積される。この工程は、ＴｉＷ、Ａｌ、ＴｉＷ、及びＩＴＯまたはクロム、Ａｌ、ＴｉＷ、及びＩＴＯの、低部層２２０から始まる、４層の金属積層体を使うことを含む。典型的な膜厚は、２００オングストロームから１０００オングストロームの第１の層２２０、１０００オングストロームから１００００オングストロームのＡｌ層２２２、２００オングストロームから１０００オングストロームの第３の層２２４、及び１００オングストロームから８００オングストロームの第４の層２２６である。すべての堆積は、１００℃より低い温度で実行される。この方法の代替は、ＣｒまたはＴｉＷを他の耐熱性金属（例、Ｍｏ、ＭｏＷ、Ｔｉなど）へ、Ａｌから代替の導電体へ（例、＋Ｃｕ、Ａｌ：Ｎｄ、Ａｌ：Ｓｉ、Ａｇなど）の置換を含む。代わりに、第４の層２２６を、これに限定されるものではないが、ＩＴＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＺＯ、またはＡＺＯを含む、導電性酸化物に置換することができる。
図２０は、第２の中間層誘電体層２２８（「ＩＬＤ２」）の活用を示す。ＩＬＤ２膜層２２８（理想の厚さ０．５μｍから２．０μｍ）ＰＥＣＶＤを用いて、ＩＬＤ層２１２、データ金属及びＯＰＤダイオードの接触する陰極上に適用される。ＰＥＣＶＤ工程温度は２００℃から３００℃である。従来のとおり、ＩＬＤ２材料は、ＳｉＯＮまたはＳｉＯ２及びＳｉＮを含むことができる。層２２８のＳｉＯＮ（または他のＰＥＣＶＤ誘電体）は、ウェット（ＨＦ型化学作用）またはドライ（Ｆプラズマ；理想的には、ＣＦ４またはＳＦ６））を使って、エッチングされる。代わりの材料は、押し出し工程、スロットダイ工程、スピンコーティング、スプレーコーティングまたはインクジェット）を用いて堆積される、溶液ベースのＩＬＤ材料を使うことができるであろう。ＩＬＤ２層２２８の理想の厚さは１．０μｍから６．０μｍである。ＩＬＤ２層２２８は、大気温度で堆積された後、５０℃から１００℃でソフトベーク（溶液を取り除くために）が続く。ＩＬＤ２材料は、（これに限られないが）、Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｙｃｌｏｔｅｎｅ ６１００シリーズ（またはそれの変異物）、Ｈｏｎｅｙｗｅｌｌ ＰＴＳシリーズ、Ｍｉｃｒｏｃｈｅｍ ＳＵ−８、ＴＯＫ ＴＰＩＲ ＰＮ−０３７１Ｄまたは技術分野で知られた他の一般的な材料を含んでもよい。上述のＩＬＤ２材料は、全基板を覆うすぐれた平坦性（＞９０％）を提供する。
図２１は、前述の材料と方法を使って、ＩＬＤ２層２２８の表面に、フォトレジスト層２３０の活用を示す。
図２２は、金属層２２６へのビアホールの形成に使用するための、位置２３２でのフォトレジスト層のパターンを示す。
図２３は、フォトレジスト層２３０とＩＬＤ２層２２８を貫通するビアホール２３４の形成を示す。層２２８のＳｉＯＮ（または他のＰＥＣＶＤ誘電体）は、ウェット（ＨＦ型化学作用）またはドライ（Ｆプラズマ；理想的には、ＣＦ４またはＳＦ６）を使って、エッチングされる。ＩＬＤ２層２２８は、溶液ベースのＩＬＤを使って堆積され、その後、個々の画素ウェルが、Ｆを含有する（すなわち、ＣＦ４、ＳＦ６など）プラズマ工程を使って、エッチングされる。
図２４は、前述の材料と工程を使って、フォトレジスト層２３０の剥離を示す。ＩＬＤ２層２２８がエッチングされるとすぐに、フォトレジスト層２３０が取り除かれる。
図２５は、ＩＴＯ層２３６の堆積を示す。ＩＴＯ層２３６は、ＩＬＤ２層２２８上に堆積され、リソグラフィを使ってパターニングされる。膜層２３６は、ウェット（ＨＦ型化学作用）またはドライ（Ｆプラズマ；理想的には、ＣＦ４またはＳＦ６））を使って、エッチングされる。代わりにＩＴＯ層２３６は、これに限定されるものではないが、ＩＴＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＺＯ、またはＡＺＯを含む、導電性酸化物に置換することができる。
本発明の方法は、本工程のなかでこの点から２つのパスに続く。前述のように、本発明の第２の方法は、図面図２６から２９を参照して完成され、また、本発明の第３の方法は、図面図３０から３８を参照して完成される。
図２６は、前述の材料を用いて、ＥＴＬ層２３８の堆積を示す。ＥＴＬ層２３８は、それぞれ個々のアレイ上に堆積される。ＥＴＬ層２３８のこの材料は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって、塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＥＴＬ層２３８は、その後、１００℃から１３０℃の温度で、５から２０分間、窒素雰囲気で、ホットプレート上でベークされる。
図２７は、前述の材料を用いて、ＢＨＪ層２４０の堆積を示す。ＢＨＪ層２４０は、ＥＴＬ層２３８上に堆積される。ＢＨＪ層２４０のこの材料は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによって、またはインクジェット工程によって、塗布される。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、１００ｎｍから１０００ｎｍに及ぶ。ＢＨＪ層２４０は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＢＨＪ層２４０は、３から１０分間、１１０℃から１３０℃で、窒素雰囲気または真空で、ベークされる。
図２８は、前述の材料を用いて、ＨＴＬ層２４２の堆積を示す。ＨＴＬ層２４２は、ＢＨＪ層２４０上に堆積される。ＨＴＬ層２４２のこの材料は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって塗布されることができる。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。層２４２の典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＨＴＬは、その後、１００℃から１３０℃で、５から２０分間、窒素雰囲気で、ホットプレート上でベークされる。
図２９は、前述の材料を用いて、ＴＣ層２４４の堆積を示す。ＴＣ層２４４は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによって、またはインクジェットによって、アレイ上に堆積される。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、１００ｎｍから１０００ｎｍに及ぶ。ＴＣ層２４４は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＴＣ層２４４は、３から１０分間、１１０℃から１３０℃で、窒素雰囲気または真空中で、ベークされる。
グリッドバイアスが、トップコンタクトＴＣ層２４４に与えられ、汚れのないパッシベーション層（図示せず）が、前述のように適用されることに留意すべきである。
ＯＰＤ製造工程段階の第３の実施形態は、これから記載され、図面図２５から連続して続いている。
図３０は、バンク層２４６の堆積を示す。ＩＬＤ２層上にバンク層２４６の堆積することは、溶液工程（すなわち、押し出し、スロットダイ、スピンコーティング、スプレーコーティングまたはインクジェット）を使用する。バンク層の理想の厚さは、１．０μｍから６．０μｍである。バンク層２４６は、大気温度で堆積された後、Ｔ＝５０℃から１００℃でのソフトベークが続く。バンク層２４６材料は、（これに限定されるものではないが）Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｙｃｌｏｔｅｎｅ ６１００シリーズ（またはそれの変異物）、Ｈｏｎｅｙｗｅｌｌ ＰＴＳシリーズ、Ｍｉｃｒｏｃｈｅｍ ＳＵ−８、ＴＯＫ ＴＰＩＲ ＰＮ−０３７１Ｄまたは技術分野で知られた他の樹脂材料を含んでもよい。バンク層２４６の材料は、全基板を覆う優れた平坦性（＞９０％）を提供する。
図３１は、前述の材料と方法を用いて、フォトレジスト層２４８の堆積を示す。バンク層材料２４６は、１から６時間、Ｎ２雰囲気で、硬化され（Ｔ＝２００℃から３００℃；理想的には２５０℃未満）た後、フォトレジスト層２４８で覆うことが続く。
図３２は、位置２５０で、フォトレジスト層２４８のパターニングを示す。フォトレジスト層２４８は、ｉ線露光によってパターニングされ、バンク層２４６に至るまで個々の画素ウェルを形成するために現像される。典型的なドーズ範囲は、７５ｍＪから２００ｍＪ（理想的には、９０−１２５ｍＪ）であり、フォトレジスト層２４８の厚さは、１．０μｍから１０．０μｍであり、理想的には２．０μｍから５．０μｍである。
図３３は、フォトレジスト層２４８とバンク層２４６を貫通してエッチングされる、ビアホール２５２を示す。検査後、個々の画素ウェル２５２は、ＩＴＯ層２３６の表面へバンク層２４６の中に、Ｆを含む（すなわち、ＣＦ４、ＳＦ６など）プラズマ工程を使って、エッチングされる。
図３４は、フォトレジスト層２４８の剥離を示す。フォトレジスト層２４８は、ＰＲＳ−２０００ストリッパまたは他のそのような器具を用いて、剥離される。バンク層２４６材料は、ストリップ化学物質に影響されず、装置の一部として残る。剥離工程の後、個々の画素ウェルは、有機フォトダイオード作りだすために形成される。バンク材料は、平坦性が高く、それゆえ、それぞれの画素の間で、優れた誘電体分離を提供する。
図３５は、前述の材料を用いて、ＥＴＬ層２５４の堆積を示す。ＥＴＬ層２５４は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって、アレイ上に堆積される。溶液は、それぞれの画素ウェルを、層の厚さによって、表面を覆うか、満たす。典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＥＴＬ層２５４は、その後、１００Ｃから１３０Ｃの温度で、５から２０分間、窒素雰囲気で、ホットプレート上でベークされる。
図３６は、前述の材料を用いて、ＢＨＪ層２５６の堆積を示す。ＢＨＪ層２５６は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによって、またはインクジェットによって、ＥＴＬ層２５４上に堆積される。溶液は、それぞれの画素ウェルを、層の厚さによって、表面を覆うか、満たす。典型的な厚さは、１００ｎｍから１０００ｎｍに及ぶ。ＢＨＪ層２５６は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＢＨＪ層２５６は、３から１０分間、１１０℃から１３０℃の温度で、窒素雰囲気または真空で、ベークされる。
図３７は、前述の材料を用いて、ＨＴＬ層２５８の堆積を示す。ＨＴＬ層２５８は、スピンコーティング、スプレーコーティングまたはインクジェット工程によって、ＢＨＪ層上に堆積される。溶液は、それぞれの画素ウェルを、層の厚さによって、表面を覆うか、満たす。典型的な厚さは、５ｎｍから４００ｎｍに及ぶ。ＥＴＬは、その後、１００℃から１３０℃の温度で、５から２０分間、窒素雰囲気で、ホットプレート上でベークされる。
図３８は、前述の材料を用いて、ＴＣ層２６０の堆積を示す。ＴＣ層２６０は、スクリーン印刷、スロットダイコーティング、スピンコーティング、スプレーコーティングによって、またはインクジェットによって、アレイ上に堆積される。溶液は、それぞれの画素ウェルを、堆積された厚さによって、表面を覆うか、満たす。典型的な厚さは、１００ｎｍから１０００ｎｍに及ぶ。ＴＣ層２６０は、その後、最初に、溶液をゆっくり追い出すために、５０℃から８０℃で、２から８分間、ベークされる。その後、ＴＣ層２６０は、３から１０分間、１１０℃から１３０℃の温度で、窒素雰囲気または真空中で、ベークされる。
グリッドバイアスは、トップコンタクトＴＣ層２６０に与えられ、パッシベーション層（図示せず）が、前述のように適用されることに留意すべきである。
本発明の発明概念は、示され、いくつかの実施形態に関連して記載されているが、改良及び変更は、添付された請求項によって画定されるように、本発明の概念の精神と範囲から逸脱することなく、なされることは当業者にとって明白であろう。
１０２ ガラスまたはプラスチック基板
１０４ 金属線
１０６ 金属線
１０８ ゲート
１１０ アイランド
１１２ ＩＬＤ層
１１４ フォトレジスト層
１１６ フォトレジスト層の露光された部分
１１８ ビアホール
１２０ ＴｉＷ層
１２２ Ａｌ層
１２４ ＴｉＷ層
１２６ ＩＴＯ層
１２８ バンク層
１３０ フォトレジスト層
１３２ フォトレジスト層の露光された部分
１３４ ビアホール
１３６ ＥＴＬ層
１３８ ＢＨＪ層
１４０ ＨＴＬ層
１４２ ＴＣ層
２０２ ガラスまたはプラスチック基板
２０４ 金属線
２０６ 金属線
２０８ ゲート
２１０ アイランド
２１２ ＩＬＤ層
２１４ フォトレジスト層
２１６ フォトレジスト層の露光された部分
２１８ ビアホール
２２０ ＴｉＷ層
２２２ Ａｌ層
２２４ ＴｉＷ層
２２６ ＩＴＯ層
２２８ ＩＬＤ２層
２３０ フォトレジスト層
２３２ フォトレジスト層の露光された部分
２３４ ビアホール
２３６ ＩＴＯ層
２３８ ＥＴＬ層
２４０ ＢＨＪ層
２４２ ＨＴＬ層
２４４ ＴＣ層
２４６ バンク層
２４８ フォトレジスト層
２５０ フォトレジスト層の露光された部分
２５２ ビアホール
２５４ ＥＴＬ層
２５６ ＢＨＪ層
２５８ ＨＴＬ層
２６０ ＴＣ層
１０４ 金属線
１０６ 金属線
１０８ ゲート
１１０ アイランド
１１２ ＩＬＤ層
１１４ フォトレジスト層
１１６ フォトレジスト層の露光された部分
１１８ ビアホール
１２０ ＴｉＷ層
１２２ Ａｌ層
１２４ ＴｉＷ層
１２６ ＩＴＯ層
１２８ バンク層
１３０ フォトレジスト層
１３２ フォトレジスト層の露光された部分
１３４ ビアホール
１３６ ＥＴＬ層
１３８ ＢＨＪ層
１４０ ＨＴＬ層
１４２ ＴＣ層
２０２ ガラスまたはプラスチック基板
２０４ 金属線
２０６ 金属線
２０８ ゲート
２１０ アイランド
２１２ ＩＬＤ層
２１４ フォトレジスト層
２１６ フォトレジスト層の露光された部分
２１８ ビアホール
２２０ ＴｉＷ層
２２２ Ａｌ層
２２４ ＴｉＷ層
２２６ ＩＴＯ層
２２８ ＩＬＤ２層
２３０ フォトレジスト層
２３２ フォトレジスト層の露光された部分
２３４ ビアホール
２３６ ＩＴＯ層
２３８ ＥＴＬ層
２４０ ＢＨＪ層
２４２ ＨＴＬ層
２４４ ＴＣ層
２４６ バンク層
２４８ フォトレジスト層
２５０ フォトレジスト層の露光された部分
２５２ ビアホール
２５４ ＥＴＬ層
２５６ ＢＨＪ層
２５８ ＨＴＬ層
２６０ ＴＣ層
Claims (25)
- イメージセンサ装置の製造方法であって、
ガラス基板上に金属化薄膜トランジスタ層構造を提供し、
金属化薄膜トランジスタ層上に中間層誘電体層を形成し、
中間層誘電体層を貫通するビアホールを形成し、
中間層誘電体層の上側表面上と、金属化薄膜トランジスタ層に接触するための中間層誘電体層のビアホールの中に金属層を形成し、
金属層と中間層誘電体層の上側表面上にバンク層を形成し、
バンク層を貫通するビアホールを形成し、
バンク層の上側表面上と金属層の上側表面に接触するためのバンク層のビアホールの中に電子輸送層を形成し、
電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、
バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、
ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを備えるイメージセンサ装置の製造方法。 - 中間層誘電体層は、ＳｉＯＮ、ＳｉＯ２、ＳｉＮ層を備える、請求項１に記載の方法。
- 金属層は、４層の金属積層を備える、請求項１に記載の方法。
- バンク層は、樹脂層を備える、請求項１に記載の方法。
- 電子輸送層は、仕事関数調整層を備える、請求項１に記載の方法。
- バルクのヘテロ接合層は、光活性層を備える、請求項１に記載の方法。
- ホール輸送層は、仕事関数調整層を備える、請求項１に記載の方法。
- トップコンタクト層は、陽極層を備える、請求項１に記載の方法。
- イメージセンサ装置の製造方法であって、
ガラス基板上に金属化薄膜トランジスタ層構造を提供し、
金属化薄膜トランジスタ層上に第１の中間層誘電体層を形成し、
第１の中間層誘電体層を貫通するビアホールを形成し、
第１の中間層誘電体層の上側表面上と、金属化薄膜トランジスタ層に接触するための第１の中間層誘電体層のビアホールの中に金属層を形成し、
金属層と第１の中間層誘電体層の上側表面上に第２の中間層誘電体層を形成し、
第２の中間層誘電体層を貫通するビアホールを形成し、
第２の中間層誘電体層の上側表面上と金属層の上側表面に接触するための第２の中間層誘電体層のビアホールの中に導電性酸化物層を形成し、
第２の中間層誘電体層と導電性酸化物層の上側表面上に電子輸送層を形成し、
電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、
バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、
ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを備えるイメージセンサ装置の製造方法。 - 第１及び第２の中間層誘電体層は、それぞれ、ＳｉＯＮ、ＳｉＯ２またはＳｉＮ層を備える、請求項９に記載の方法。
- 金属層は、４層の金属積層を備える、請求項９に記載の方法。
- 導電性酸化物層は、ＩＴＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＺＯ、またはＡＺＯ層を備える、請求項９に記載の方法。
- 電子輸送層は、仕事関数調整層を備える、請求項９に記載の方法。
- バルクのヘテロ接合層は、光活性層を備える、請求項９に記載の方法。
- ホール輸送層は、仕事関数調整層を備える、請求項９に記載の方法。
- トップコンタクト層は、陽極層を備える、請求項９に記載の方法。
- イメージセンサ装置の製造方法であって、
ガラス基板上に金属化薄膜トランジスタ層構造を提供し、
金属化薄膜トランジスタ層上に第１の中間層誘電体層を形成し、
第１の中間層誘電体層を貫通するビアホールを形成し、
第１の中間層誘電体層の上側表面上と、金属化薄膜トランジスタに接触するための第１の中間層誘電体層のビアホールの中に金属層を形成し、
金属層と第１の中間層誘電体層の上側表面上に第２の中間層誘電体層を形成し、
第２の中間層誘電体層を貫通するビアホールを形成し、
第２の中間層誘電体層の上側表面上と金属層の上側表面に接触するための第２の中間層誘電体層のビアホールの中に導電性酸化物層を形成し、
第２の中間層誘電体層と導電性酸化物層の上側表面上にバンク層を形成し、
バンク層を貫通するビアホールを形成し、
バンク層の上側表面上と、導電性酸化物層の上側表面に接触するためのバンク層のビアホールの中に電子輸送層を形成し、
電子輸送層の上側表面上にバルクのヘテロ接合層を形成し、
バルクのヘテロ接合層の上側表面上にホール輸送層を形成し、
ホール輸送層の上側表面上にトップコンタクト層を形成する、ことを備えるイメージセンサ装置の製造方法。 - 第１及び第２の中間層誘電体層は、それぞれＳｉＯＮ、ＳｉＯ２、またはＳｉＮ層を備える、請求項１７に記載の方法。
- 金属層は、４層の金属積層を備える、請求項１７に記載の方法。
- 導電性酸化物層は、ＩＴＯ、ＩＧＺＯ、ＩＺＯ、ＩＴＺＯ、またはＡＺＯ層を備える、請求項１７に記載の方法。
- バンク層は、樹脂層を備える、請求項１７に記載の方法。
- 電子輸送層は、仕事関数調整層を備える、請求項１７に記載の方法。
- バルクのヘテロ接合層は、光活性層を備える、請求項１７に記載の方法。
- ホール輸送層は、仕事関数調整層を備える、請求項１７に記載の方法。
- トップコンタクト層は、陽極層を備える、請求項１７に記載の方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562283091P | 2015-08-20 | 2015-08-20 | |
| US62/283,091 | 2015-08-20 | ||
| US201562283881P | 2015-09-14 | 2015-09-14 | |
| US62/283,881 | 2015-09-14 | ||
| US15/237,447 US9786856B2 (en) | 2015-08-20 | 2016-08-15 | Method of manufacturing an image sensor device |
| US15/237,447 | 2016-08-15 | ||
| PCT/US2016/047156 WO2017031109A1 (en) | 2015-08-20 | 2016-08-16 | Method of manufacturing an image sensor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018533193A true JP2018533193A (ja) | 2018-11-08 |
| JP6606564B2 JP6606564B2 (ja) | 2019-11-13 |
Family
ID=58051193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017565744A Active JP6606564B2 (ja) | 2015-08-20 | 2016-08-16 | イメージセンサ装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9786856B2 (ja) |
| EP (1) | EP3338309B1 (ja) |
| JP (1) | JP6606564B2 (ja) |
| WO (1) | WO2017031109A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021111805A1 (ja) * | 2019-12-04 | 2021-06-10 | 株式会社ジャパンディスプレイ | 半導体装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7173044B2 (ja) * | 2017-12-05 | 2022-11-16 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
| US10872928B2 (en) | 2018-08-30 | 2020-12-22 | Dpix, Llc | Method of manufacturing an enhanced high performance image sensor device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081203A (ja) * | 2005-09-15 | 2007-03-29 | Fujifilm Corp | エリアセンサ、画像入力装置、およびそれを組み込んだ電子写真装置等 |
| JP2009033096A (ja) * | 2007-06-22 | 2009-02-12 | Seiko Epson Corp | 検出装置及び電子機器 |
| JP2009200104A (ja) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | 光電変換装置及び電気光学装置 |
| JP2013221074A (ja) * | 2012-04-16 | 2013-10-28 | Kuraray Co Ltd | π電子共役系ブロック共重合体および光電変換素子 |
| JP2014027300A (ja) * | 2013-10-22 | 2014-02-06 | Seiko Epson Corp | 光電変換装置 |
| WO2014073191A1 (ja) * | 2012-11-07 | 2014-05-15 | 富士フイルム株式会社 | 電子デバイスの製造方法および該製造方法に用いられる積層体 |
Family Cites Families (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396046B1 (en) | 1999-11-02 | 2002-05-28 | General Electric Company | Imager with reduced FET photoresponse and high integrity contact via |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| US7579771B2 (en) * | 2002-04-23 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
| US7230271B2 (en) | 2002-06-11 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof |
| US7170176B2 (en) * | 2003-11-04 | 2007-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4025316B2 (ja) | 2004-06-09 | 2007-12-19 | 株式会社東芝 | 半導体装置の製造方法 |
| US7382421B2 (en) | 2004-10-12 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Thin film transistor with a passivation layer |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7355222B2 (en) | 2005-05-19 | 2008-04-08 | Micron Technology, Inc. | Imaging device having a pixel cell with a transparent conductive interconnect line and the method of making the pixel cell |
| US8945684B2 (en) | 2005-11-04 | 2015-02-03 | Essilor International (Compagnie Generale D'optique) | Process for coating an article with an anti-fouling surface coating by vacuum evaporation |
| WO2007112088A2 (en) * | 2006-03-24 | 2007-10-04 | Qd Vision, Inc. | Hyperspectral imaging device |
| JP2008244251A (ja) | 2007-03-28 | 2008-10-09 | Toshiba Corp | アモルファスシリコンフォトダイオード及びその製造方法ならびにｘ線撮像装置 |
| US8098351B2 (en) | 2007-11-20 | 2012-01-17 | Newport Fab, Llc | Self-planarized passivation dielectric for liquid crystal on silicon structure and related method |
| JP5602390B2 (ja) | 2008-08-19 | 2014-10-08 | 富士フイルム株式会社 | 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置 |
| US7902004B2 (en) * | 2008-10-14 | 2011-03-08 | Dpix Llc | ESD induced artifact reduction design for a thin film transistor image sensor array |
| JP2010153449A (ja) * | 2008-12-24 | 2010-07-08 | Seiko Epson Corp | 光源一体型光電変換装置 |
| US9401431B2 (en) | 2009-04-21 | 2016-07-26 | Cbrite Inc. | Double self-aligned metal oxide TFT |
| EP3447802B1 (en) | 2009-06-17 | 2021-04-21 | The Regents Of The University Of Michigan | Photodiode and other sensor structures in flat-panel x-ray imagers and method for improving topological uniformity of the photodiode and other sensor structures in flat-panel x-ray imagers based on thin-film electronics |
| JP5507202B2 (ja) * | 2009-10-28 | 2014-05-28 | 富士フイルム株式会社 | 放射線撮像装置およびそれを用いた放射線撮影システム |
| US10756284B2 (en) * | 2009-12-16 | 2020-08-25 | Heliatek Gmbh | Photoactive component having organic layers |
| KR101924318B1 (ko) | 2010-02-12 | 2018-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
| KR101343293B1 (ko) | 2010-04-30 | 2013-12-18 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
| KR101724556B1 (ko) | 2010-07-29 | 2017-04-10 | 삼성디스플레이 주식회사 | 센서 어레이 기판 및 이의 제조 방법 |
| KR101790161B1 (ko) | 2010-08-09 | 2017-10-26 | 삼성디스플레이 주식회사 | 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치 |
| KR20120027708A (ko) | 2010-09-13 | 2012-03-22 | 삼성모바일디스플레이주식회사 | Ｘ-선 검출기 패널 |
| KR20120111637A (ko) | 2011-04-01 | 2012-10-10 | 삼성디스플레이 주식회사 | 광 감지 센서 |
| FR2974241A1 (fr) | 2011-04-15 | 2012-10-19 | Commissariat Energie Atomique | Procede ameliore de conception d'une matrice d'elements photo-detecteurs ou photo-emetteurs organiques |
| EP2699990A4 (en) | 2011-04-19 | 2015-01-21 | Perceptive Pixel Inc | OPTICAL FILTERED PIXEL SENSOR TECHNOLOGY FOR TOUCH DETECTION |
| FR2977080B1 (fr) | 2011-06-22 | 2014-01-10 | Commissariat Energie Atomique | Photodiode organique dotee d'une zone active comportant des moyens pour favoriser la collecte et la conduction des porteurs de charge |
| JP4982620B1 (ja) | 2011-07-29 | 2012-07-25 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
| JP5740270B2 (ja) | 2011-09-27 | 2015-06-24 | 株式会社東芝 | 薄膜トランジスタ、その製造方法、および表示装置 |
| CN102368499B (zh) | 2011-10-27 | 2014-04-16 | 深圳市华星光电技术有限公司 | Tft阵列基板及液晶面板 |
| JP5927873B2 (ja) | 2011-12-01 | 2016-06-01 | 三菱電機株式会社 | 画像検出器 |
| KR101920761B1 (ko) | 2011-12-26 | 2018-11-22 | 엘지디스플레이 주식회사 | 평판 디스플레이장치 어레이 기판 및 이를 포함하는 평판 디스플레이장치 |
| US9099560B2 (en) | 2012-01-20 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5636392B2 (ja) | 2012-05-24 | 2014-12-03 | 株式会社東芝 | 表示装置 |
| CN102916085A (zh) | 2012-10-30 | 2013-02-06 | 上海奕瑞光电子科技有限公司 | 氧化物半导体薄膜探测器的制备方法及其应用 |
| JP2014127545A (ja) | 2012-12-26 | 2014-07-07 | Sony Corp | 固体撮像素子およびこれを備えた固体撮像装置 |
| TWI491032B (zh) | 2013-02-05 | 2015-07-01 | Innolux Corp | 主動矩陣式影像感測面板及裝置 |
| WO2014138558A1 (en) * | 2013-03-07 | 2014-09-12 | Alliance For Sustainable Energy, Llc | Methods for producing thin film charge selective transport layers |
| JP6132283B2 (ja) * | 2013-05-17 | 2017-05-24 | Ｎｌｔテクノロジー株式会社 | 増幅回路および増幅回路を用いたイメージセンサ |
| JP6424456B2 (ja) | 2013-07-17 | 2018-11-21 | セイコーエプソン株式会社 | 発光装置、発光装置の製造方法、受発光装置、電子機器 |
| US9484537B2 (en) * | 2013-08-28 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Organic photo diode with dual electron blocking layers |
| JP6019507B2 (ja) * | 2013-12-10 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 |
| US20160013243A1 (en) | 2014-03-10 | 2016-01-14 | Dpix, Llc | Photosensor arrays for detection of radiation and process for the preparation thereof |
| US9269737B1 (en) | 2014-10-17 | 2016-02-23 | Dpix, Llc | Flat panel image sensor and method of manufacturing thereof |
-
2016
- 2016-08-15 US US15/237,447 patent/US9786856B2/en active Active
- 2016-08-16 JP JP2017565744A patent/JP6606564B2/ja active Active
- 2016-08-16 WO PCT/US2016/047156 patent/WO2017031109A1/en active Application Filing
- 2016-08-16 EP EP16837691.1A patent/EP3338309B1/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081203A (ja) * | 2005-09-15 | 2007-03-29 | Fujifilm Corp | エリアセンサ、画像入力装置、およびそれを組み込んだ電子写真装置等 |
| JP2009033096A (ja) * | 2007-06-22 | 2009-02-12 | Seiko Epson Corp | 検出装置及び電子機器 |
| JP2009200104A (ja) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | 光電変換装置及び電気光学装置 |
| JP2013221074A (ja) * | 2012-04-16 | 2013-10-28 | Kuraray Co Ltd | π電子共役系ブロック共重合体および光電変換素子 |
| WO2014073191A1 (ja) * | 2012-11-07 | 2014-05-15 | 富士フイルム株式会社 | 電子デバイスの製造方法および該製造方法に用いられる積層体 |
| JP2014027300A (ja) * | 2013-10-22 | 2014-02-06 | Seiko Epson Corp | 光電変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021111805A1 (ja) * | 2019-12-04 | 2021-06-10 | 株式会社ジャパンディスプレイ | 半導体装置 |
| JP7483359B2 (ja) | 2019-12-04 | 2024-05-15 | 株式会社ジャパンディスプレイ | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9786856B2 (en) | 2017-10-10 |
| WO2017031109A1 (en) | 2017-02-23 |
| EP3338309B1 (en) | 2021-11-10 |
| EP3338309A1 (en) | 2018-06-27 |
| JP6606564B2 (ja) | 2019-11-13 |
| EP3338309A4 (en) | 2019-05-08 |
| US20170054097A1 (en) | 2017-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11316049B2 (en) | Thin-film transistor and manufacturing method thereof | |
| JP6129313B2 (ja) | 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置 | |
| US20130153903A1 (en) | Ambipolar transistor device structure and method of forming the same | |
| JP6606564B2 (ja) | イメージセンサ装置の製造方法 | |
| WO2020019364A1 (zh) | 薄膜晶体管的制备方法 | |
| US20150357356A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| US9721978B2 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
| US20170179231A1 (en) | Protecting transistor elements against degrading species | |
| US7005332B2 (en) | Fabrication method of thin film transistor | |
| US9123815B1 (en) | VTFTs including offset electrodes | |
| WO2013127197A1 (zh) | Otft阵列基板、显示装置及其制作方法 | |
| JP2007073856A (ja) | 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法 | |
| US9269737B1 (en) | Flat panel image sensor and method of manufacturing thereof | |
| US9093470B1 (en) | VTFT formation using capillary action | |
| WO2022089066A1 (zh) | 一种显示基板及其制作方法和显示装置 | |
| US11469112B2 (en) | Display substrate, manufacturing method thereof, display panel, and display device | |
| JP4984458B2 (ja) | 半導体装置 | |
| EP3182456A1 (en) | Method of screen printing in manufacturing an image sensor device | |
| WO2018161372A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| US9142647B1 (en) | VTFT formation using selective area deposition | |
| TWI404214B (zh) | 電子元件及薄膜電晶體的製造方法 | |
| CN102646791B (zh) | 一种有机薄膜晶体管器件及其制作方法 | |
| CN107958956B (zh) | 有机薄膜晶体管元件及其制作方法 | |
| CN101976685A (zh) | 具有蚀刻停止层的晶体管结构及其制作方法 | |
| TWI548002B (zh) | 上接觸式有機薄膜電晶體兼具緩衝層的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180517 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180517 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180517 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6606564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |