KR101924318B1 - 반도체 장치 및 그 구동 방법 - Google Patents

반도체 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101924318B1
KR101924318B1 KR1020127023605A KR20127023605A KR101924318B1 KR 101924318 B1 KR101924318 B1 KR 101924318B1 KR 1020127023605 A KR1020127023605 A KR 1020127023605A KR 20127023605 A KR20127023605 A KR 20127023605A KR 101924318 B1 KR101924318 B1 KR 101924318B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
potential
terminal
photosensor
Prior art date
Application number
KR1020127023605A
Other languages
English (en)
Other versions
KR20130025367A (ko
Inventor
요시유키 구로가와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130025367A publication Critical patent/KR20130025367A/ko
Application granted granted Critical
Publication of KR101924318B1 publication Critical patent/KR101924318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector

Abstract

고해상도로 촬상 가능한 포토센서를 포함하는 반도체 장치가 개시된다. 반도체 장치는 포토다이오드를 갖는 포토센서, 제 1 트랜지스터 및 제 2 트랜지스터를 포함한다. 포토다이오드는 광 강도에 따라서 전기 신호를 발생시킨다. 제 1 트랜지스터는 게이트에 전하를 축적하고, 축적된 전하를 출력 신호로 변환한다. 제 2 트랜지스터는 포토다이오드에 의해 발생된 전기 신호를 제 1 트랜지스터의 게이트에 전달하고, 제 1 트랜지스터의 게이트에 축적된 전하를 유지한다. 제 1 트랜지스터는 백 게이트를 갖고, 그 임계 전압은 백 게이트의 전위를 변화시킴으로써 변경된다.

Description

반도체 장치 및 그 구동 방법{SEMICONDUCTOR DEVICE AND DRIVING METHOD THEREOF}
본 발명은 포토센서를 포함하는 반도체 장치 및 그 구동 방법에 관한 것이다. 본 발명은 또한 포토센서들이 매트릭스형으로 배열되는 반도체 장치 및 그 구동 방법에 관한 것이다. 또한, 본 발명은 포토센서를 포함하는 표시 장치 및 그 구동 방법에 관한 것이다. 본 발명은 또한 각각 포토센서를 포함하는 화소들이 매트릭스형으로 배열되는 표시 장치 및 그 구동 방법에 관한 것이다. 또한, 본 발명은 표시 장치 또는 반도체 장치를 포함하는 전자기기에 관한 것이다.
최근에, 광을 검출하는 센서("포토센서"라고도 함)가 장착된 표시 장치들이 주목받고 있다. 포토센서를 갖는 표시 장치를 제공함으로써, 표시 화면 상에서 정보의 입력이 수행될 수 있다. 예를 들어, 화상 캡처 기능을 갖는 표시 장치가 제공될 수 있다(예를 들어, 특허문헌 1 참조).
상기 표시 장치 외에, 포토센서를 포함하는 반도체 장치로서, 스캐너 또는 디지털 스틸 카메라와 같은 전자기기에 사용되는 촬상 장치가 제공될 수 있다.
상기 표시 장치 또는 촬상 장치와 같이 포토센서를 포함하는 반도체 장치에 있어서, 포토센서는 대상에서 반사되는 광 또는 대상으로부터 방출되는 광을 검출하고; 따라서, 반도체 장치는 포토센서가 제공되는 영역 주위에 대상이 존재한다는 것을 검출할 수 있다.
일본 공개 특허 출원 제 2001-292276 호
검출될 대상을 촬상하여 화상을 얻기 위해서, 광은 포토센서에서 전기 신호로 변환될 필요가 있다. 전기 신호는 일반적으로 아날로그 신호이기 때문에, 전기 신호는 A/D 컨버터 회로에 의해 디지털 신호로 변환될 필요가 있다. 또한, 광 강도에 따른 A/D 변환이 수행될 필요가 있다.
따라서, 본 발명의 일 실시형태의 목적은 광을 포토센서에서 전기 신호로 정확하게 변환하는 것이다. 또 다른 목적은 상기 목적을 달성하기 위한 새로운 회로 구성을 갖는 포토센서를 제공하는 것이다. 또 다른 목적은 포토센서를 포함하는 반도체 장치를 제공하는 것이다.
또한, 또 다른 목적은 고해상도로 촬상 가능한 포토센서를 제공하는 것이다. 또 다른 목적은 포토센서를 포함하는 반도체 장치를 제공하는 것이다.
또 다른 목적은 화상이 흐려지거나 왜곡되는 일 없이 빠르게 이동하는 검출될 대상을 촬상할 수 있는 포토센서를 포함하는 반도체 장치를 제공하는 것이다.
또한, 또 다른 목적은 저전력 소비로 고해상도 촬상이 가능한 포토센서를 포함하는 반도체 장치를 제공하는 것이다.
본 발명의 일 실시형태는 포토다이오드, 제 1 트랜지스터 및 제 2 트랜지스터를 갖는 포토센서를 포함하는 반도체 장치에 관한 것이다. 포토다이오드는 광 강도에 따라 전기 신호를 발생시키는 기능을 갖는다. 제 1 트랜지스터는 제 1 트랜지스터의 게이트에 전하를 축적하는 기능을 갖는다. 제 2 트랜지스터는 포토다이오드에 의해 발생된 전기 신호를 제 1 트랜지스터의 게이트에 전달하는 기능을 갖는다. 제 2 트랜지스터는 제 1 트랜지스터의 게이트에 축적된 전하를 보유하는 기능을 갖는다.
상기 구조에 있어서, 제 1 트랜지스터는 백 게이트를 갖는다. 제 1 트랜지스터에 있어서, 임계 전압은 백 게이트의 전위를 변화시킴으로써 변경될 수 있다.
상기 구조에 있어서, 제 1 트랜지스터는 게이트에 축적된 전하를 출력 신호로 변환하는 기능을 갖는다. 제 1 트랜지스터의 게이트에 축적된 전하는 출력 신호로 변환되어 출력 신호가 판독되고, 그에 의해, 광 강도에 따른 전기 신호가 출력될 수 있다. 제 1 트랜지스터의 게이트에 축적된 전하를 판독하는 것은, 게이트에 축적된 전하를 유지한 상태로, 제 1 트랜지스터의 백 게이트의 전위가 변경되는 동안 복수 회 수행된다. 구체적으로, 제 1 트랜지스터의 백 게이트의 전위는 제 1 전위로 설정되고, 제 1 트랜지스터의 게이트에 축적된 전하는 제 1 출력 신호로 변환되어 제 1 출력 신호가 판독된다. 이어서, 제 1 트랜지스터의 백 게이트의 전위는 제 2 전위로 설정되고, 제 1 트랜지스터의 게이트에 축적된 전하는 제 2 출력 신호로 변환되어 제 2 출력 신호가 판독된다. 판독이 3회 이상 수행되는 경우에는 상술된 동작이 반복적으로 수행될 수도 있다. 이 방식에서, 제 1 트랜지스터의 게이트에 축적된 전하를 판독하는 것은 제 1 트랜지스터의 백 게이트의 전위가 변경되는 동안 복수 회 수행될 수 있다.
따라서, 광 강도가 높을 때에도, 광 강도에 따른 전기 신호가 출력될 수 있다. 또한, 광 강도가 낮을 때에도, 광 강도에 따른 전기 신호가 출력될 수 있다.
상기 구조에 있어서, 적어도 제 2 트랜지스터의 채널 형성 영역은 산화물 반도체층을 사용하여 형성될 수 있다. 산화물 반도체를 사용하는 트랜지스터는 실리콘 등을 사용하는 트랜지스터와 비교할 때 극히 낮은 오프 전류의 전기적 특성을 갖는다.
따라서, 제 2 트랜지스터의 채널 형성 영역에 산화물 반도체층을 사용함으로써, 제 1 트랜지스터의 게이트에 축적된 전하가 장시간 동안 유지될 수 있다. 따라서, 제 1 트랜지스터의 게이트에 축적된 전하는 제 1 트랜지스터의 게이트에 축적된 전하의 판독이 복수 회 수행되는 기간에 거의 일정하게 유지될 수 있다.
상기 구조에 있어서, 반도체 장치는 제 3 트랜지스터를 포함한다. 제 3 트랜지스터는 출력 신호의 판독을 제어하는 기능을 갖는다.
상기 구조에 있어서, 반도체 장치는 제 4 트랜지스터를 포함한다. 제 4 트랜지스터는 출력 신호를 판독하는 동안 사용되는 신호선의 전위를 제어하는 기능을 갖는다. 구체적으로, 제 4 트랜지스터는 신호선의 전위를 기준 전위로 설정하는 기능을 갖는다.
본 발명의 실시형태에 따르면, 넓은 범위의 광 강도에 따라 전기 신호를 출력할 수 있는 포토센서를 포함하는 반도체 장치가 제공될 수 있다. 즉, 광 강도와 무관하게, 광을 전기 신호로 정확하게 변환하는 것이 가능하다. 따라서, 광범위한 광 강도에 대한 고해상도의 촬상 기능 및 응용 가능성을 저비용으로 실현할 수 있는 포토센서를 포함하는 반도체 장치가 제공될 수 있다.
도 1은 반도체 장치의 구성의 예를 도시하는 도면.
도 2는 표시 장치의 구성의 예를 도시하는 도면.
도 3은 표시 장치에 포함된 화소의 회로 구성의 예를 도시하는 도면.
도 4는 포토센서의 타이밍 차트의 예를 도시하는 도면.
도 5는 포토센서의 타이밍 차트의 예를 도시하는 도면.
도 6은 포토센서의 타이밍 차트의 예를 도시하는 도면.
도 7a 내지 도 7d는 포토센서의 회로 구성의 예들을 도시하는 도면.
도 8a 내지 도 8d는 반도체 장치에 포함된 트랜지스터의 제작 공정의 예를 도시하는 도면.
도 9는 반도체 장치에 포함된 트랜지스터의 구조의 예를 도시하는 도면.
도 10은 트랜지스터의 V g-I d 특성의 예를 도시하는 그래프.
이하, 첨부 도면들을 참조하여 실시형태들이 상세히 기술될 것이다. 그러나, 다음에서 기술되는 실시형태들은 많은 상이한 형태들로 구체화될 수 있기 때문에, 당업자들은 본 발명의 범위를 벗어나지 않고 형태 및 세부사항이 다양하게 변경될 수 있다는 것을 쉽게 인식할 것이다. 따라서, 본 발명은 다음의 실시형태들의 서술로 제한되는 것으로 해석되어서는 안 된다. 실시형태들을 설명하기 위한 도면들에 있어서, 동일한 부분 또는 유사한 기능을 갖는 부분은 동일한 참조부호들로 표기되고, 그러한 부분의 설명은 반복되지 않는다.
(실시형태 1)
이 실시형태에 있어서, 개시된 발명의 실시형태인 반도체 장치의 예가 도 1을 참조하여 기술된다.
반도체 장치에 포함된 포토센서(106)의 회로 구성의 예가 도 1에 도시되어 있다. 또한, 포토센서(106)에 전기적으로 접속되는 프리차지 회로(200)의 구성의 예가 도시되어 있다.
포토센서(106)는 포토다이오드(204), 트랜지스터(205), 트랜지스터(206) 및 트랜지스터(207)를 포함한다.
포토센서(106)에 있어서, 포토다이오드(204)의 하나의 전극은 포토다이오드 리셋 신호선(210)에 전기적으로 접속되고, 포토다이오드(204)의 다른 하나의 전극은 트랜지스터(207)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 트랜지스터(206)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(206)의 게이트는 게이트 신호선(211)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(214)에 전기적으로 접속된다. 트랜지스터(207)의 게이트는 게이트 신호선(209)에 전기적으로 접속된다. 트랜지스터(207)의 소스 및 드레인 중 다른 하나는 게이트 신호선(215)을 통해 트랜지스터(205)의 게이트에 전기적으로 접속된다.
트랜지스터(205)는 백 게이트를 갖는다. 백 게이트는 백 게이트 신호선(218)에 전기적으로 접속된다. 백 게이트 신호선(218)에 인가된 전위를 변경함으로써, 트랜지스터(205)의 백 게이트의 전위가 변경될 수 있다. 백 게이트의 전위를 변경함으로써, 트랜지스터(205)의 임계 전압이 변경될 수 있다. 트랜지스터(205)는 게이트, 게이트 절연층, 채널 형성 영역을 포함하는 반도체층, 절연막, 및 백 게이트가 적층되는 구조를 갖는다. 절연막은 백 게이트 측 상에서 게이트 절연층으로서 기능한다. 게이트 및 백 게이트는 채널 형성 영역이 사이에 개재되도록 위치된다. 백 게이트는 게이트와 유사하게 도전막을 사용하여 형성될 수 있다.
게이트 신호선(209), 포토다이오드 리셋 신호선(210), 및 게이트 신호선(211)은 포토센서 구동 회로에 전기적으로 접속된다. 포토센서 구동 회로는, 특정 행에 배열된 포토센서(106)에 대하여, 이하 기술되는 리셋 동작, 누적 동작, 및 판독 동작을 수행하는 기능을 갖는다.
포토센서 출력 신호선(214), 포토센서 기준 신호선(213), 및 백 게이트 신호선(218)은 포토센서 판독 회로에 전기적으로 접속된다. 포토센서 판독 회로는 선택된 행에서 포토센서(106)로부터 출력 신호를 판독하는 기능을 갖는다.
포토센서 판독 회로는, 아날로그 신호인 포토센서로부터의 출력이 OP 증폭기에 의해 외부로 아날로그 신호로서 추출되는 구성; 또는 출력이 A/D 컨버터 회로에 의해 디지털 신호로 변환된 다음 외부로 추출되는 구성을 가질 수 있다는 것을 유념해야 한다.
포토다이오드(204)로서, PN 다이오드, PIN 다이오드, 쇼트키 다이오드, 또는 애벌란시 다이오드가 사용될 수 있다. PN 다이오드 또는 PIN 다이오드가 사용되는 경우에, 대응하는 도전형(p-형 도전성 및 n-형 도전성, 또는 p-형 도전성, i-형 도전성, 및 n-형 도전성)을 갖는 반도체들이 적층되는 구조가 이용될 수 있다. 대안적으로, 각각 도전형을 갖는 반도체들이 동일 평면의 표면 상에 배치되는 구조가 사용될 수 있다. 포토다이오드(204)에 포함되는 반도체는 비정질 반도체, 미결정 반도체, 다결정 반도체, 단결정 반도체 등일 수 있다. 포토다이오드는 광 강도에 따라 전기 신호를 발생시키는 기능을 갖는다. 포토다이오드에 의해 수신되는 광은 대상에서 반사된 광 또는 대상으로부터 방출된 광이다. 대상에서 반사되는 광의 광원으로서, 반도체 장치에 포함된 조명 장치 또는 외부 광이 사용될 수 있다.
트랜지스터(207)는 포토센서 상에서 수행되는 누적 동작을 제어하는 기능을 갖는다. 즉, 도통 상태에서 트랜지스터(207)는 포토다이오드(204)에 의해 발생된 전기 신호를 트랜지스터(205)의 게이트에 전달하는 기능을 갖는다. 따라서, 트랜지스터(207)로서 이동도가 높은 트랜지스터가 사용되는 것이 바람직하다. 또한, 비-도통 상태에서 트랜지스터(207)는 트랜지스터(205)의 게이트에 축적된(누적된) 전하를 보유하는 기능을 갖는다. 따라서, 트랜지스터(207)로서 오프 전류가 극히 낮은 트랜지스터가 사용되는 것이 바람직하다.
따라서, 트랜지스터(207)의 채널 형성 영역에 포함되는 반도체로서, 오프 전류가 극히 낮고 비교적 이동도가 높은 산화물 반도체가 사용되는 것이 바람직하다. 산화물 반도체를 사용하는 트랜지스터는 실리콘 등을 사용하는 트랜지스터와 비교할 때 오프 전류가 극히 낮은 전기적 특성을 갖는다. 산화물 반도체를 사용하는 트랜지스터는 비정질 실리콘을 사용하는 트랜지스터보다 높은 이동도의 전기적 특성을 갖는다.
트랜지스터(205)는 게이트에 전하를 축적(누적)하는 기능을 갖는다. 게이트에 축적된 전하를 출력 신호로 변환하고 포토센서 출력 신호선(214)으로부터 출력 신호를 판독함으로써, 포토다이오드(204)에 의해 발생된 전기 신호가 출력 신호로서 판독될 수 있다. 트랜지스터(205)의 게이트에 축적된 전하를 판독하는 것은, 트랜지스터(205)의 게이트에 축적된 전하를 유지하면서 트랜지스터(205)의 백 게이트의 전위가 변경되는 동안 복수 회 수행된다.
따라서, 광범위한 광 강도에 따라 전기 신호를 출력할 수 있는 포토센서(106)가 제공될 수 있다. 즉, 광 강도와 상관없이, 광을 전기 신호로 정확하게 변환하는 것이 가능하다.
상술된 판독을 고속으로 수행하기 위해서, 트랜지스터(205)로서 바람직하게 이동도가 높은 트랜지스터가 사용된다.
트랜지스터(206)는 포토센서(106)로부터의 출력 신호의 판독을 제어하는 기능을 갖는다. 구체적으로, 트랜지스터(206)는 포토센서(106)로부터의 출력 신호를 포토센서 출력 신호선(214)에 전달하는 기능을 갖는다. 출력 신호의 고속 전달을 수행하기 위해서, 즉, 포토센서(106)로부터의 출력 신호의 고속 판독을 수행하기 위해서, 트랜지스터(206)로서 이동도가 높은 트랜지스터가 사용되는 것이 바람직하다.
한편, 또 다른 화소에 대한 판독 기간 동안, 불필요한 전위가 포토센서 출력 신호선(214)에 출력되는 것을 방지할 필요가 있다. 따라서, 오프 전류가 낮은 트랜지스터가 트랜지스터(205) 및 트랜지스터(206) 중 하나 또는 그 둘 모두에 사용되는 것이 바람직하다.
따라서, 고속 판독이 우선되는 경우에, 트랜지스터들(205, 206)의 채널 형성 영역에 포함되는 반도체로서 단결정 반도체, 다결정 반도체 등이 사용되는 것이 바람직하다. 또한, 결정성이 쉽게 향상되는 재료(예를 들어, 실리콘)를 사용하는 것이 바람직하다.
또한, 불필요한 전위가 출력되는 것을 방지하는 것을 우선하는 경우에, 트랜지스터(205) 및 트랜지스터(206) 중 하나 또는 그 둘 모두의 채널 형성 영역에 포함되는 반도체로서 오프 전류가 극히 낮고 이동도가 비교적 높은 산화물 반도체가 사용되는 것이 바람직하다.
상술된 것과 같이, 트랜지스터(205) 및 트랜지스터(206)에 사용되는 반도체 재료들은 포토센서(106)에 필요한 특성들에 의존하여 선택될 수 있다.
다음에, 프리차지 회로(200)가 기술된다. 도 1에 도시되어 있는 프리차지 회로(200)는 1열에 대한 화소(pixels per column)들에 사용된다. 1열에 대한 화소들에 사용되는 프리차지 회로(200)는 트랜지스터(216) 및 프리차지 신호선(217)을 포함한다. 트랜지스터(216)의 게이트는 프리차지 신호선(217)에 전기적으로 접속되고; 트랜지스터(216)의 소스 및 드레인 중 하나는 미리 결정된 전위가 공급되는 신호선에 전기적으로 접속되고; 트랜지스터(216)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(214)에 전기적으로 접속된다. 프리차지 회로(200)의 후속 단에는 OP 증폭기 또는 A/D 컨버터 회로가 접속될 수 있다는 것을 유념해야 한다.
프리차지 회로(200)에서, 화소의 포토센서의 동작 전에, 포토센서 출력 신호선(214)의 전위가 기준 전위로 설정된다. 예를 들어, 프리차지 신호선(217)에 고전위가 인가될 때, 트랜지스터(216)가 턴온되고 포토센서 출력 신호선(214)이 기준 전위(여기서는 고전위)로 설정될 수 있다. 포토센서 출력 신호선(214)의 전위가 안정화되도록 포토센서 출력 신호선(214)에 대한 유지 용량 소자를 제공하는 것이 효과적이라는 것을 유념해야 한다. 기준 전위는 저전위로 설정될 수 있다는 것을 유념해야 한다.
이 실시형태에 따르면, 광범위한 광 강도에 대한 고해상도의 촬상 기능 및 응용 가능성을 실현할 수 있는 저비용의 반도체 장치가 제공될 수 있다.
포토센서를 포함하는 이러한 반도체 장치는 스캐너 또는 디지털 스틸 카메라와 같은 전자기기에 사용될 수 있다. 또한, 포토센서를 포함하는 반도체 장치는 터치 패널 기능을 갖는 표시 장치에 사용될 수 있다.
이 실시형태는 임의의 다른 실시형태들 및 예시와 적절히 조합되어 구현될 수 있다.
(실시형태 2)
이 실시형태에서는, 개시된 발명의 실시형태인 반도체 장치의 예가 도 2 및 도 3을 참조하여 기술된다. 반도체 장치가 표시 장치인 예가 이 실시형태에서 기술된다.
표시 장치의 구성의 예가 도 2에 도시되어 있다. 표시 장치(100)는 화소 회로(101), 표시 소자 제어 회로(102), 및 포토센서 제어 회로(103)를 포함한다. 화소 회로(101)는 행 방향 및 열 방향의 매트릭스로 배열된 복수의 화소들(104)을 포함한다. 화소들(104) 각각은 표시 소자(105) 및 포토센서(106)를 포함한다. 포토센서(106)는 화소들(104)마다 제공될 필요는 없고, 2개 이상의 화소들마다 제공될 수도 있다. 예를 들어, 하나의 포토센서가 2개의 화소들마다 제공되는 구성이 이용될 수도 있다. 대안적으로, 포토센서는 화소(104) 외부에 제공될 수도 있다.
표시 소자 제어 회로(102)는 표시 소자(105)를 제어하는 회로이고, 비디오 데이터와 같은 신호가 신호선(비디오-데이터 신호선 또는 소스 신호선이라고도 함)을 통해 표시 소자(105)에 입력되는 표시 소자 구동 회로(107); 및 신호가 주사선(게이트 신호선이라고도 함)을 통해 표시 소자(105)에 입력되는 표시 소자 구동 회로(108)를 포함한다.
포토센서 제어 회로(103)는 포토센서(106)를 제어하는 회로이고, 신호선측 상에 포토센서 판독 회로(109) 및 주사선측 상에 포토센서 구동 회로(110)를 포함한다.
도 3에는 화소(104)의 회로 구성의 예가 도시되어 있다. 화소(104)에 전기적으로 접속되는 프리차지 회로(200)의 구성의 예가 또한 도시되어 있다. 프리차지 회로(200)는 도 2에 도시되어 있는 포토센서 판독 회로(109)에 포함된다.
화소(104)는 표시 소자(105) 및 포토센서(106)를 포함한다. 표시 소자(105)는 트랜지스터(201), 유지 용량 소자(202), 및 액정 소자(203)를 포함한다.
표시 소자(105)에 있어서, 트랜지스터(201)의 게이트는 게이트 신호선(208)에 전기적으로 접속되고, 트랜지스터(201)의 소스 및 드레인 중 하나는 비디오 데이터 신호선(212)에 전기적으로 접속되고, 트랜지스터(201)의 소스 및 드레인 중 다른 하나는 유지 용량 소자(202)의 하나의 전극 및 액정 소자(203)의 하나의 전극에 전기적으로 접속된다. 유지 용량 소자(202)의 다른 하나의 전극 및 액정 소자(203)의 다른 하나의 전극은 미리 결정된 전위가 공급되는 공통 배선에 전기적으로 접속된다. 액정 소자(203)는 한 쌍의 전극들 및 한 쌍의 전극들 사이에 개재된 액정층을 포함하는 소자이다.
트랜지스터(201)는 액정 소자(203) 및 유지 용량 소자(202)로의 전하의 주입 또는 그로부터의 방출을 제어하는 기능을 갖는다. 예를 들어, 고전위가 게이트 신호선(208)에 인가될 때, 트랜지스터(201)가 턴온되고 비디오 데이터 신호선(212)의 전위가 액정 소자(203) 및 유지 용량 소자(202)에 인가된다. 액정 소자(203)에 대한 전압 인가로 인해 액정 소자(203)를 통과하는 광의 콘트라스트(그레이 스케일)가 이루어짐으로써, 화상 표시가 실현된다. 유지 용량 소자(202)는 액정 소자(203)에 인가된 전압을 유지하는 기능을 갖는다. 액정 소자(203)를 포함하는 표시 장치(100)는 투과형 표시 장치, 반사형 표시 장치, 또는 반투과형 표시 장치일 수 있다.
비디오 데이터 신호선(212)은 도 2에 도시되어 있는 표시 소자 구동 회로(107)에 전기적으로 접속된다. 표시 소자 구동 회로(107)는 비디오 데이터 신호선(212)을 통해 표시 소자(105)에 신호를 공급하는 회로이다. 게이트 신호선(208)은 도 2에 도시되어 있는 표시 소자 구동 회로(108)에 전기적으로 접속된다. 표시 소자 구동 회로(108)는 게이트 신호선(208)을 통해 표시 소자(105)에 신호를 공급하는 회로이다. 예를 들어, 표시 소자 구동 회로(108)는 특정 행에 배열된 화소에 포함된 표시 소자를 선택하는 신호를 공급하는 기능을 갖는다. 표시 소자 구동 회로(107)는 선택된 행의 화소에 포함된 표시 소자에 적절한 전위들을 공급하는 신호를 공급하는 기능을 갖는다.
트랜지스터(201)의 채널 형성 영역에 포함되는 반도체로서, 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등이 사용될 수 있다. 특히, 표시 품질은 오프 전류가 극히 낮은 트랜지스터를 얻기 위해 산화물 반도체를 사용함으로써 향상될 수 있다.
본원에 개시된 표시 소자(105)는 액정 소자를 포함하고 있지만, 표시 소자(105)는 발광 소자와 같은 또 다른 소자를 포함할 수도 있다. 발광 소자는 휘도가 전류 또는 전압에 의해 제어되는 소자이고, 그 구체적인 예들로는 발광 다이오드 및 OLED(organic light emitting diode)가 있다.
포토센서(106)는 포토다이오드(204), 트랜지스터(205), 트랜지스터(206), 및 트랜지스터(207)를 포함한다.
포토센서(106)에 있어서, 포토다이오드(204)의 하나의 전극은 포토다이오드 리셋 신호선(210)에 전기적으로 접속되고, 포토다이오드(204)의 다른 하나의 전극은 트랜지스터(207)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(205)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 트랜지스터(206)의 소스 및 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(206)의 게이트는 게이트 신호선(211)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(214)에 전기적으로 접속된다. 트랜지스터(207)의 게이트는 게이트 신호선(209)에 전기적으로 접속된다. 트랜지스터(207)의 소스 및 드레인 중 다른 하나는 게이트 신호선(215)을 통해 트랜지스터(205)의 게이트에 전기적으로 접속된다.
트랜지스터(205)는 백 게이트를 갖는다. 백 게이트는 백 게이트 신호선(218)에 전기적으로 접속된다. 백 게이트 신호선(218)에 인가된 전위를 변경함으로써, 트랜지스터(205)의 백 게이트의 전위가 변경될 수 있다. 백 게이트의 전위를 변경함으로써, 트랜지스터(205)의 임계 전압이 변경될 수 있다. 트랜지스터(205)는, 게이트, 게이트 절연층, 채널 형성 영역을 포함하는 반도체층, 절연막, 및 백 게이트가 적층되는 구조를 갖는다. 절연막은 백 게이트측 상에서 게이트 절연층으로서 기능한다. 게이트 및 백 게이트는 채널 형성 영역이 그 사이에 개재되도록 위치된다. 백 게이트는 게이트와 유사하게 도전막을 사용하여 형성될 수 있다.
게이트 신호선(209), 포토다이오드 리셋 신호선(210), 및 게이트 신호선(211)은 도 2에 도시되어 있는 포토센서 구동 회로(110)에 전기적으로 접속된다. 포토센서 구동 회로(110)는, 특정 행에 배열된 화소에 포함된 포토센서(106)에 대해, 이하 기술되는 리셋 동작, 누적 동작, 및 판독 동작을 수행하는 기능을 갖는다.
포토센서 출력 신호선(214), 포토센서 기준 신호선(213), 및 백 게이트 신호선(218)은 도 2에 도시되어 있는 포토센서 판독 회로(109)에 전기적으로 접속된다. 포토센서 판독 회로(109)는 선택된 행의 화소에 포함된 포토센서(106)로부터 출력 신호를 판독하는 기능을 갖는다.
포토센서 판독 회로(109)는 아날로그 신호인 포토센서로부터의 출력이 OP 증폭기에 의해 외부로 아날로그 신호로서 추출되는 구성; 또는 출력이 A/D 컨버터 회로에 의해 디지털 신호로 변환된 다음 외부로 추출되는 구성을 가질 수 있다는 것을 유념해야 한다.
포토다이오드(204)로서, PN 다이오드, PIN 다이오드, 쇼트키 다이오드 또는 애벌란시 다이오드가 사용될 수 있다. PN 다이오드 또는 PIN 다이오드가 사용되는 경우에, 대응하는 도전형(p-형 도전성 및 n-형 도전성, 또는 p-형 도전성, i-형 도전성, 및 n-형 도전성)을 갖는 반도체들이 적층되는 구조가 이용될 수 있다. 대안적으로, 각각 도전형을 갖는 반도체들이 동일 평면의 표면 상에 위치되는 구조가 사용될 수 있다. 포토다이오드(204)에 포함되는 반도체는 비정질 반도체, 미결정 반도체, 다결정 반도체, 단결정 반도체 등일 수 있다. 포토다이오드는 광 강도에 따라 전기 신호를 발생시키는 기능을 갖는다. 표시 장치(100)에서, 포토다이오드에 의해 수신되는 광은 대상이 반사한 광 또는 대상으로부터 방출된 광이다. 대상이 반사한 광의 광원으로서, 표시 장치에 포함된 조명 장치 또는 외부 광이 사용될 수 있다. 표시 장치에 포함된 표시 소자(105)로서 발광 소자가 사용되는 경우에, 발광 소자로부터 방출된 광은 대상이 반사한 광의 광원으로서 이용될 수 있다.
트랜지스터(207)는 포토센서 상에서 수행되는 누적 동작을 제어하는 기능을 갖는다. 즉, 도통 상태에서 트랜지스터(207)는 포토다이오드(204)에 의해 발생된 전기 신호를 트랜지스터(205)의 게이트에 전달하는 기능을 갖는다. 따라서, 트랜지스터(207)로서 이동도가 높은 트랜지스터가 사용되는 것이 바람직하다. 또한 비-도통 상태에서 트랜지스터(207)는 트랜지스터(205)의 게이트에 축적(누적)된 전하를 보유하는 기능을 갖는다. 따라서, 트랜지스터(207)로서 오프 전류가 극히 낮은 트랜지스터가 사용되는 것이 바람직하다.
따라서, 트랜지스터(207)의 채널 형성 영역에 포함되는 반도체로서, 오프 전류가 극히 낮고 이동도가 비교적 높은 산화물 반도체가 사용되는 것이 바람직하다. 산화물 반도체를 사용하는 트랜지스터는 실리콘 등을 사용하는 트랜지스터와 비교할 때 오프 전류가 극히 낮은 전기적 특성을 갖는다. 산화물 반도체를 사용하는 트랜지스터는 비정질 실리콘을 사용하는 트랜지스터보다 높은 이동도의 전기적 특성을 갖는다.
또한, 실시형태 1에서 기술된 것과 같이, 트랜지스터(205) 및 트랜지스터(206)에 사용되는 반도체 재료들은 포토센서(106)에 필요한 특성들에 의존하여 선택될 수 있다.
다음으로, 프리차지 회로(200)가 기술된다. 도 3에 도시되어 있는 프리차지 회로(200)는 1열에 대한 화소들에 사용된다. 1열에 대한 화소들에 사용되는 프리차지 회로(200)는 트랜지스터(216) 및 프리차지 신호선(217)을 포함한다. 트랜지스터(216)의 게이트는 프리차지 신호선(217)에 전기적으로 접속되고; 트랜지스터(216)의 소스 및 드레인 중 하나는 미리 결정된 전위가 공급되는 신호선에 전기적으로 접속되고; 트랜지스터(216)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(214)에 전기적으로 접속된다. OP 증폭기 또는 A/D 컨버터가 프리차지 회로(200)의 후속 단에 접속될 수 있다는 것을 유념해야 한다.
프리차지 회로(200)에 있어서, 화소의 포토센서의 동작 전에, 포토센서 출력 신호선(214)의 전위가 기준 전위로 설정된다. 예를 들어, 프리차지 신호선(217)에 고전위가 인가될 때, 트랜지스터(216)가 턴온되고 포토센서 출력 신호선(214)이 기준 전위(여기서는 고전위)로 설정될 수 있다. 포토센서 출력 신호선(214)의 전위가 안정화되도록 포토센서 출력 신호선(214)을 위한 유지 용량 소자를 제공하는 것이 효과적이라는 것을 유념해야 한다. 기준 전위는 저전위로 설정될 수 있다는 것을 유념해야 한다.
이 실시형태에서는 포토센서를 포함하는 표시 장치가 기술되었지만, 이 실시형태는, 표시 기능을 갖고 있지 않은, 포토센서를 포함하는 반도체 장치에 쉽게 적용될 수 있다. 즉, 반도체 장치는 이 실시형태의 표시 장치(100)에서 표시를 위해 필요한 회로들, 구체적으로, 표시 소자 제어 회로(102) 및 표시 소자(105)를 제거함으로써 형성될 수 있다. 포토센서를 포함하는 반도체 장치로서, 스캐너 또는 디지털 스틸 카메라와 같은 전자기기에 사용되는 촬상 장치가 제공될 수 있다.
이 실시형태에 따르면, 광범위한 광 강도에 대한 고해상도의 촬상 기능 및 응용 가능성을 실현할 수 있는 저비용의 표시 장치 또는 저비용의 반도체 장치가 제공될 수 있다.
이 실시형태는 임의의 다른 실시형태들 및 예시들을 적절히 조합하여 구현될 수 있다.
(실시형태 3)
이 실시형태에서는, 도 1에 도시되어 있는 반도체 장치의 동작의 예 또는 도 2 및 도 3에 도시되어 있는 표시 장치의 동작의 예가 도 4를 참조하여 기술된다. 도 4는 도 1 또는 도 2 및 도 3에 도시되어 있는 포토센서(106)에 대한 판독 동작과 관련된 타이밍 차트의 예이다.
도 4에 있어서, 신호(301), 신호(302), 신호(303), 신호(304), 신호(305), 신호(306), 및 신호(307)는 각각 도 1 또는 도 3의 포토다이오드 리셋 신호선(210), 게이트 신호선(209), 게이트 신호선(211), 게이트 신호선(215), 포토센서 출력 신호선(214), 프리차지 신호선(217), 및 백 게이트 신호선(218)의 전위들에 대응한다. 포토센서 기준 신호선(213)은 저전위로 설정된다는 것을 유념해야 한다.
도 4의 타이밍 차트는 리셋 동작이 수행되는 리셋 기간, 전하 누적 동작이 수행되는 누적 기간, 및 판독 동작이 수행되는 판독 기간을 포함한다. 시간 A에서 시간 B의 기간은 리셋 기간에 대응한다. 시간 B에서 시간 C의 기간은 누적 기간에 대응한다. 시간 D에서 시간 E의 기간은 제 1 판독 기간에 대응하고, 시간 G에서 시간 H의 기간은 제 2 판독 기간에 대응한다.
이하, 고전위는 "H"로 표기되고 저전위는 "L"로 표기된다. 또한, 이하에서, 트랜지스터의 게이트에 고전위("H") 신호가 공급될 때 트랜지스터가 턴온되는 예가 기술된다. 또한, 이하에서, 트랜지스터(205)는, 백 게이트의 전위를 증가(감소)시킴으로써 임계 전압이 감소(증가)되는 트랜지스터가 되는 것이 기술된다.
시간 A에서, 포토다이오드 리셋 신호선(210)의 전위(신호(301))가 "H"로 설정되고 게이트 신호선(209)의 전위(신호(302))가 "H"로 설정되고(리셋 동작이 시작되고); 이어서, 포토다이오드(204) 및 트랜지스터(207)가 전기적으로 도전되고 게이트 신호선(215)의 전위(신호(304))가 "H"가 된다. 따라서, 고전위("H")에 대응하는 전하가 게이트 신호선(215)에 축적된다.
프리차지 신호선(217)의 전위(신호(306))가 "H"일 때, 포토센서 출력 신호선(214)의 전위(신호(305))가 "H"로 프리차지된다. 백 게이트 신호선(218)의 전위(신호(307))는 0 V로 설정되고, 이 때, 트랜지스터(205)의 임계 전압은 약 0 V이다.
시간 B에서, 포토다이오드 리셋 신호선(210)의 전위(신호(301))는 "L"로 설정되고, 게이트 신호선(209)의 전위(신호(302))는 "H"로 유지되고(리셋 동작이 완료되고 누적 동작이 시작된다); 이어서, 포토다이오드(204)의 누설 전류로 인해 게이트 신호선(215)의 전위(신호(304))가 감소하기 시작한다. 포토다이오드(204)에 의해 광이 수신될 때, 누설 전류(광전류라고도 함)가 증가되고; 따라서, 게이트 신호선(215)의 전위(신호(304))가 조사된 광(구체적으로는 대상이 반사한 광)의 강도에 따라 변경된다. 다시 말해서, 게이트 신호선(215)의 전하량은 포토다이오드(204)에서 발생된 광전류에 따라 변경된다. 따라서, 트랜지스터(205)의 게이트에 축적된 전하량이 변경되고 트랜지스터(205)의 소스와 드레인 간의 채널 저항이 변경된다. 이 포토다이오드(204)에서 발생된 광전류가 전기 신호로서 고려될 때, 이것은 게이트 신호선(215)에서의 전하량이 이 포토다이오드(204)에서 발생된 전기 신호에 따라 변경된다는 것을 의미한다.
시간 C에서, 게이트 신호선(209)의 전위(신호(302))가 "L"로 설정됨으로써(누적 동작이 완료됨으로써), 트랜지스터(207)가 턴오프되고 게이트 신호선(215)의 전위(신호(304))가 일정하게 된다. 즉, 게이트 신호선(215)에 축적(누적)된 전하량이 일정하게 되고, 트랜지스터(205)의 게이트에 축적(누적)된 전하량이 일정하게 된다. 게이트 신호선(215)의 전위(전하량)는 누적 동작 동안 포토다이오드에서 발생되는 광전류량에 의존하여 결정된다. 다시 말해서, 게이트 신호선(215)의 전위(전하량)는 포토다이오드에 의해 수신되는 광의 강도에 따라 변경된다.
트랜지스터(207)는 그의 채널 형성 영역에 산화물 반도체층을 사용하는 오프 전류가 극히 낮은 트랜지스터이다. 따라서, 후속하는 판독 동작이 수행될 때까지, 축적된 전하량이 일정하게 유지될 수 있다. 상술된 바와 같이, 트랜지스터(207)는 트랜지스터(205)의 게이트에 전하가 축적(누적)되는 누적 동작을 제어하는 기능을 갖는다.
게이트 신호선(215)의 전위(전하량)는, 게이트 신호선(209)의 전위(신호(302))를 "L"로 설정할 때, 게이트 신호선(209)과 게이트 신호선(215) 사이의 기생 용량으로 인해 변경된다는 것을 유념해야 한다. 기생 용량으로 인한 전위(전하량)의 변경량이 클 때, 판독은 정확하게 수행될 수 없다. 기생 용량으로 인한 전위(전하량)의 변경량을 감소시키기 위해서, 트랜지스터(207)의 게이트와 소스 간(또는 게이트와 드레인 간)의 용량을 감소시키고, 트랜지스터(205)의 게이트 용량을 증가시키고, 게이트 신호선(215)에 유지 용량 소자를 제공하는 것 등이 효과적이다. 도 4에서는 이들 방법들이 적용되고, 따라서, 기생 용량으로 인한 전위(전하량)의 변경은 무시될 수 있다는 것을 유념해야 한다.
트랜지스터(205)는 게이트 신호선(215)의 전위(신호(304))에 의존하여 턴온되거나 턴오프된다. 포토다이오드(204)에 의해 수신되는 광의 강도가 낮은 경우에, 게이트 신호선(215)의 전위(신호(304))가 전위 "H"로부터 감소하는 경우가 적다. 따라서, 트랜지스터(205)가 턴온되고 소스와 드레인 간의 채널 저항이 낮아진다. 그와 반대로, 포토다이오드(204)에 의해 수신되는 광의 강도가 높은 경우에, 게이트 신호선(215)의 전위(신호(304))가 전위 "H"로부터 감소하는 경우가 많다. 따라서, 트랜지스터(205)는 오프 상태에 있거나 또는 소스와 드레인 간의 채널 저항이 증가된 채로 도통 상태에 있다. 여기서, (시간 C에서의) 누적 동작 후의 게이트 신호선(215)의 전위(신호(304))는 온 상태로 트랜지스터(205)를 유지할 수 있는 값이 되는 것으로 가정된다.
시간 D에서, 게이트 신호선(211)의 전위(신호(303))가 "H"로 설정되고(제 1 판독 동작이 시작되고); 이어서, 트랜지스터(206)가 턴온되고 포토센서 기준 신호선(213) 및 포토센서 출력 신호선(214)이 트랜지스터(205) 및 트랜지스터(206)를 통해 도통 상태가 된다. 포토센서 기준 신호선(213)은 저전위로 설정되기 때문에, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소된다. 시간 D 전에, 프리차지 신호선(217)의 전위(신호(306))가 "L"로 설정되어, 포토센서 출력 신호선(214)의 프리차지가 완료된다는 것을 유념해야 한다. 여기서, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소하는 속도는 트랜지스터(205)의 소스 및 드레인 간 채널 저항에 의존하며; 즉, 속도는 누적 동작 동안 포토다이오드(204)에 의해 수신되는 광의 강도에 의존하여 변경된다.
시간 E에서, 게이트 신호선(211)의 전위(신호(303))가 "L"로 설정되고(제 1 판독 동작이 완료되고); 이어서, 트랜지스터(206)가 턴오프되고 포토센서 출력 신호선(214)의 전위(신호(305))가 일정하게 된다. 여기서, 포토센서 출력 신호선(214)의 전위는 포토다이오드(204)에 의해 수신되는 광의 강도에 의존한다. 따라서, 누적 동작 동안 포토다이오드(204)에 의해 수신되는 광의 강도는 포토센서 출력 신호선(214)의 전위를 검출함으로써 결정될 수 있다.
여기서, 포토다이오드(204)에 의해 수신되는 광의 강도가 낮은 경우에, 트랜지스터(205)가 턴온되고 소스 및 드레인 간 채널 저항이 낮아진다. 따라서, 포토센서 출력 신호선(214)의 전위(신호(305))가 전위 "H"로부터 감소되는 경우가 많고, 그 전위는 포토센서 기준 신호선(213)의 전위와 가까워지게 된다. 이 경우에, 광은 약한 광과 구별될 수 없다. 따라서, 광을 약한 광과 구별하기 위해서, 포토센서 기준 신호선(213)의 전위와 프리차지시의 포토센서 출력 신호선(214)의 기준 전위 간의 전압 범위를 확장하는 것이 가능하지만; 이 방법에 의하면, 넓은 전압 범위에서 동작할 수 있는 A/D 컨버터가 필요하고, 반도체 장치 또는 표시 장치의 제작 비용이 증가된다. 상기 관점에서, 이하 기술되는 구동 방법이 이용된다.
백 게이트 신호선(218)의 전위(신호(307))는 시간 F 전에 음의 전위로 설정된다. 이때, 트랜지스터(205)의 임계 전압은 0 V보다 높다. 시간 F에서, 프리차지 신호선(217)의 전위(신호(306))는 "H"이고, 포토센서 출력 신호선(214)의 전위(신호(305))는 "H"로 프리차지된다.
시간 G에서, 게이트 신호선(211)의 전위(신호(303))가 "H"로 설정되고(제 2 판독 동작이 시작되고); 이어서, 트랜지스터(206)가 턴온되고, 포토센서 기준 신호선(213) 및 포토센서 출력 신호선(214)은 트랜지스터(205) 및 트랜지스터(206)를 통해 도통된다. 이어서, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소한다. 시간 G 전에, 프리차지 신호선(217)의 전위(신호(306))가 "L"로 설정되어, 포토센서 출력 신호선(214)의 프리차지가 완료된다. 여기서, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소하는 속도는 트랜지스터(205)의 소스 및 드레인 간의 채널 저항에 의존하며; 즉, 속도는 누적 동작 동안 포토다이오드(204)에 의해 수신되는 광의 강도에 의존한다. 그러나, 트랜지스터(205)의 임계 전압은 제 1 판독 동작시의 임계 전압보다 높기 때문에, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소하는 속도는 낮아진다.
시간 H에서, 게이트 신호선(211)의 전위(신호(303))가 "L"로 설정되고(제 2 판독 동작이 완료되고); 이어서, 트랜지스터(206)가 턴오프되고, 포토센서 출력 신호선(214)의 전위(신호(305))가 일정하게 된다. 여기서, 포토센서 출력 신호선(214)의 전위는 포토다이오드(204)에 의해 수신되는 광의 강도에 의존한다. 따라서, 누적 동작 동안 포토다이오드(204)에 의해 수신되는 광의 강도는 포토센서 출력 신호선(214)의 전위를 검출함으로써 결정될 수 있다. 이 방식에서는, 광의 강도가 낮은 경우에도, 저비용의 A/D 컨버터 회로를 사용함으로써, 포토다이오드(204)에 의해 수신되는 광의 강도가 검출될 수 있다.
포토다이오드에 의해 수신되는 광의 강도가 낮은 경우(즉, 광이 약한 경우)가 위에서 기술되었고; 유사하게, 구동 방법은 포토다이오드에 의해 수신되는 광의 강도가 높은 경우(즉, 광이 강한 경우)에 적용될 수 있다. 광이 강한 경우에, 포토센서 출력 신호선(214)의 전위는 프리차지시의 기준 전위와 거의 동일하고 검출하는 것이 어렵다. 따라서, 제 3 판독 동작으로서, 백 게이트 신호선(218)의 전위는 트랜지스터(205)의 임계 전압이 0 V 보다 낮게 설정되도록 양의 전위로 설정된다. 따라서, 포토센서 출력 신호선(214)의 전위(신호(305))가 감소하는 속도가 증가되고, 포토센서 출력 신호선(214)의 전위가 보다 쉽게 검출된다.
또한, 포토다이오드에 의해 수신되는 광이 강한 경우 및 광이 약한 경우 모두를 검출하기 위해서, 상술된 제 1 내지 제 3 판독 동작들을 반복적으로 수행하는 것이 효과적이다. 즉, 제 1 트랜지스터의 백 게이트의 전위는 제 1 전위(여기서는 0 V)로 설정되고, 제 1 트랜지스터의 게이트에 축적된 전하는 제 1 출력 신호로 변환되어 제 1 출력 신호가 판독된다. 이어서, 제 1 트랜지스터의 백 게이트의 전위가 제 2 전위(여기서는 음의 전위)로 설정되고, 제 1 트랜지스터의 게이트에 축적된 전하가 제 2 출력 신호로 변환되어 제 2 출력 신호가 판독된다. 그 후에, 제 1 트랜지스터의 백 게이트의 전위가 제 3 전위(여기서는 양의 전위)로 설정되고, 제 1 트랜지스터의 게이트에 축적된 전하가 제 3 출력 신호로 변환되어 제 3 출력 신호가 판독된다. 또한, 제 2 및 제 3 판독 동작 시에 백 게이트 신호선(218)의 전위를 더 좁은 전압 폭으로 변경하고 후속하여 판독이 수행됨으로써, 더 넓은 범위의 광의 강도에서 고해상도로 검출이 수행될 수 있다. 다시 말해서, 상술된 구조를 이용함으로써, 광의 강도와 무관하게, 광을 전기 신호로 정확하게 변환하고 광범위한 광 강도에 따라서 전기 신호를 출력할 수 있는 포토센서(106)가 제공될 수 있다.
상술된 구동 방법을 실현하기 위해서, 각 포토센서의 게이트 신호선(215)의 전위는 누적 동작이 완료된 후에도 일정하게 유지될 필요가 있다. 따라서, 도 1 또는 도 3을 참조하여 기술된 것과 같이, 극히 낮은 오프 전류를 갖도록 하기 위해서 트랜지스터(207)가 산화물 반도체층을 사용하여 형성되는 구조가 효과적이다.
상기 방식에서, 개별 포토센서들의 동작은 리셋 동작, 누적 동작, 및 판독 동작을 반복함으로써 실현된다. 이 구동 방법을 모든 화소들에 이용함으로써, 촬상이 수행될 수 있다. 더욱 구체적으로, 촬상은 행마다 리셋 동작, 누적 동작, 및 판독 동작을 반복함으로써 수행될 수 있다.
이 실시형태에 따르면, 광범위한 광의 강도를 처리하면서 고해상도로 촬상 기능을 실현할 수 있는 저비용의 반도체 장치 또는 저비용의 표시 장치가 제공될 수 있다.
이 실시형태는 임의의 다른 실시형태들 및 예시와 적절히 조합하여 구현될 수 있다.
(실시형태 4)
이 실시형태에서는, 복수의 포토센서들을 포함하는 반도체 장치의 구동 방법의 예가 기술된다.
먼저, 도 5의 타이밍 차트에 예시된 구동 방법이 기술된다. 도 5에서, 신호(801), 신호(802), 및 신호(803)는 각각 제 1 행, 제 2 행, 및 제 3 행에서의 포토센서들의 포토다이오드 리셋 신호선들(210)에 대응한다. 신호(804), 신호(805), 및 신호(806)는 각각 제 1 행, 제 2 행, 및 제 3 행에서의 포토센서들의 게이트 신호선들(209)에 대응한다. 신호(807), 신호(808), 및 신호(809)는 각각 제 1 행, 제 2 행, 및 제 3 행에서의 포토센서들의 게이트 신호선들(211)에 대응한다. 기간(810)은 촬상이 한번 수행되는 기간이다. 기간(811)은 제 2 행에서의 포토센서가 리셋 동작을 수행하는 기간이고; 기간(812)은 제 2 행에서의 포토센서가 누적 동작을 수행하는 기간이고; 기간(813)은 제 2 행에서의 포토센서가 판독 동작을 수행하는 기간이다. 따라서, 상이한 행들에서의 포토센서들을 순차적으로 구동함으로써, 촬상이 이루어질 수 있다.
여기서, 상이한 행들의 포토센서들에서의 누적 동작들은 서로 간에 시간 차이가 있다. 즉, 모든 행들의 포토센서들에서의 촬상은 촬상된 화상의 블러를 발생시켜 동시에 수행되지 않는다. 특히, 빠르게 이동하는 검출될 대상의 화상은 왜곡된 형상이 촬상 될 가능성이 있고: 검출될 대상이 제 1 행에서 제 3 행 방향으로 이동하면, 마치 그 뒤에 흔적을 남기는 것처럼 확장된 화상이 촬상되고; 검출될 대상이 반대 방향으로 이동하면, 축소된 화상이 촬상된다.
상이한 행들에서의 포토센서들의 누적 동작들의 시간 지연을 방지하기 위해서, 상이한 행들에서의 포토센서들의 동작들 사이의 간격을 감소시키는 것이 효과적이다. 그러나, 그 경우에, 포토센서로부터의 출력 신호는 OP 증폭기 또는 A/D 컨버터 회로에 의해 매우 고속으로 얻어질 필요가 있고, 이는 전력 소비 증가를 유발한다. 특히, 고해상도의 화상이 얻어질 때, OP 증폭기 또는 A/D 컨버터 회로에 의해 고속으로 포토센서로부터 출력 신호를 얻는 것은 어렵다.
상기 관점에서, 도 6의 타이밍 차트에 예시된 구동 방법이 제안된다. 도 6에서, 신호(501), 신호(502), 및 신호(503)는 각각 제 1 행, 제 2 행, 및 제 3 행의 포토센서들의 포토다이오드 리셋 신호선들(210)에 대응한다. 신호(504), 신호(505), 및 신호(506)는 각각 제 1 행, 제 2 행, 및 제 3 행의 포토센서들의 게이트 신호선들(209)에 대응한다. 신호(507), 신호(508), 및 신호(509)는 각각 제 1 행, 제 2 행, 및 제 3 행의 포토센서들의 게이트 신호선들(211)에 대응한다. 기간(510)은 촬상이 한번 수행되는 기간이다. 기간(511)은 제 2 행의 포토센서에서 (다른 행들에서와 동시에) 리셋 동작이 수행되는 기간이고, 기간(512)은 제 2 행의 포토센서에서 (다른 행들에서와 동시에) 누적 동작이 수행되는 기간이고, 기간(513)은 제 2 행의 포토센서에서 판독 동작이 수행되는 기간이다.
도 6은, 리셋 동작 및 누적 동작이 모든 행들의 포토센서들에서 각각 동시에 수행되고, 누적 동작 후에, 누적 동작과의 동기화 없이 행마다 판독 동작이 순차적으로 수행된다는 점에서 도 5와 다르다. 누적 동작이 동시에 수행될 때, 모든 행들의 포토센서들에서의 촬상이 동시에 수행되고, 검출될 대상이 빠르게 이동할 때에도, 무시해도 될 정도의 블러를 갖는 검출될 대상의 화상을 쉽게 얻을 수 있다. 누적 동작은 동시에 수행되기 때문에, 구동 회로는 복수의 포토센서들의 포토다이오드 리셋 신호선들(210)에 대해 공통으로 제공될 수 있다. 구동 회로는 또한 복수의 포토센서들의 게이트 신호선들(209)에 대해 공통으로 제공될 수 있다. 공통으로 제공되는 이러한 구동 회로들은 주변 회로들의 수를 감소시키거나 전력 소비를 감소시키는데 효과적이다. 또한, 행마다 순차적으로 판독 동작이 수행되는 것은, 포토센서로부터 출력 신호가 얻어질 때 OP 증폭기 또는 A/D 컨버터 회로의 동작 속도를 감소시키는 것을 가능하게 한다. 판독 동작 동안의 총 시간은 바람직하게 누적 동작을 위한 시간보다 길고, 이는 고해상도의 화상을 얻는 경우에 특히 효과적이다.
도 5 및 도 6의 타이밍 차트들에 있어서, 촬상이 한번 수행되는 기간들(810, 510)은 판독 동작이 수행되는 복수의 기간들(813, 513)을 포함한다. 도 5 및 도 6에는 2개의 기간들(813, 513)이 포함되어 있지만, 판독 동작이 수행되는 3개 이상의 기간들(813, 513)이 바람직하게 기간들(810, 510)에 포함되어, 광이 강한 경우 및 광이 약한 경우 모두가 다루어지도록 한다. 도 5 및 도 6의 타이밍 차트들에 도시되어 있는 것과 같이 복수의 판독 동작들이 수행되고, 이러한 방식에서, 먼저 모든 행들에서 행마다 제 1 판독 동작 수행되고, 이어서, 모든 행들에서 행마다 제 2 판독 동작이 수행되고, 이러한 방식의 동작은 n-번째(n은 3 이상의 정수) 판독 동작이 수행될 때까지 반복된다. 대안적으로, 제 1 내지 n-번째 판독 동작들이 제 1 행에서 먼저 수행되고, 이어서, 제 1 내지 n-번째 판독 동작들이 제 2 행에서 수행되고, 이러한 방식의 동작은 제 1 내지 n-번째 판독 동작들이 m-번째 행(m은 3 이상의 정수)에서 수행될 때까지 반복된다.
도 5 및 도 6은 포토센서들을 행마다 순차적으로 구동하기 위한 방법의 타이밍 차트를 도시하고; 또한, 특정 영역에서 화상을 얻기 위해 특정 행들에서만 포토센서를 순차적으로 구동하는 것이 효과적이라는 것을 유념해야 한다. 따라서, OP 증폭기 또는 A/D 컨버터 회로의 동작 및 전력 소비를 감소시키면서 소망의 화상이 얻어질 수 있다.
상술된 구동 방법을 실현하기 위해서, 각 포토센서의 게이트 신호선(215)의 전위는 누적 동작이 완료된 후에도 일정하게 유지될 필요가 있다. 따라서, 트랜지스터(207)는 바람직하게 도 1 또는 도 3을 참조하여 기술되는 것과 같이 극히 낮은 오프 전류를 갖도록 산화물 반도체를 사용하여 형성된다.
상술된 방식에서, 검출될 대상이 빠르게 이동할 때에도, 블러가 적은 검출될 대상의 고해상도 화상을 얻는 것을 가능하게 하는 저전력 소비 표시 장치 또는 저전력 소비 반도체 장치를 제공하는 것이 가능하다.
이 실시형태는 임의의 다른 실시형태들 및 예시를 적절히 조합하여 구현될 수 있다.
(실시형태 5)
이 실시형태에서는 도 1 또는 도 3의 포토센서(106)의 회로 구성의 수정된 예들이 기술된다.
도 7a는, 도 1 또는 도 3의 트랜지스터(205)의 게이트가 포토센서의 리셋 동작을 제어하기 위한 트랜지스터(601)에 접속되는 구조를 도시한다. 구체적으로, 트랜지스터(601)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)에 전기적으로 접속되고, 트랜지스터(601)의 소스 및 드레인 중 다른 하나는 트랜지스터(205)의 게이트에 전기적으로 접속된다. 포토다이오드(204)의 하나의 전극은 미리 결정된 전위(예를 들어, 그라운드 전위)가 인가되는 배선에 전기적으로 접속된다.
트랜지스터(601)는 비정질 반도체, 미결정 반도체, 다결정 반도체, 산화물 반도체, 단결정 반도체 등을 사용하여 형성될 수 있다. 특히, 산화물 반도체가 바람직하게 트랜지스터(601)에 사용되어, 트랜지스터(601)의 오프 전류가 낮고 트랜지스터(205)의 게이트의 전하가 리셋 동작 후 트랜지스터(601)를 통해 방출되는 것을 방지하도록 한다.
도 7b는 트랜지스터(205) 및 트랜지스터(206)가 도 7a의 구성과 반대로 접속되는 구성을 도시한다. 구체적으로, 트랜지스터(205)의 소스 및 드레인 중 하나는 포토센서 출력 신호선(214)에 전기적으로 접속되고, 트랜지스터(206)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)에 전기적으로 접속된다.
도 7c는 트랜지스터(206)가 도 7a의 구성에서 생략되는 구성을 도시한다. 구체적으로, 트랜지스터(205)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)에 전기적으로 접속되고, 트랜지스터(205)의 소스 및 드레인 중 다른 하나는 포토센서 출력 신호선(214)에 전기적으로 접속된다.
도 7a 내지 도 7c에 있어서, 트랜지스터(601)의 소스 및 드레인 중 하나는 포토센서 기준 신호선(213)과는 다른 배선에 전기적으로 접속될 수도 있다는 것을 유념해야 한다.
도 7d에 있어서, 도 7c의 트랜지스터(601)의 소스 및 드레인 중 하나는 포토센서 출력 신호선(214)에 전기적으로 접속되고, 트랜지스터(601)의 소스 및 드레인 중 다른 하나는 트랜지스터(205)의 게이트에 전기적으로 접속된다.
도 7a 내지 도 7d에 있어서, 트랜지스터(207)가 오프 전류를 감소시키기 위해 산화물 반도체를 사용하여 형성될 때, 트랜지스터(205)의 게이트에 축적되는 전하는 일정하게 유지될 수 있다.
도 7a 내지 도 7d에 있어서, 트랜지스터(205)에 백 게이트를 제공함으로써, 광범위한 광 강도에 대한 고해상도의 촬상 기능 및 응용 가능성을 실현할 수 있는 반도체 장치가 제공될 수 있다.
도 7a 내지 도 7d에 있어서, 포토다이오드(204)의 2개의 전극들의 접속은 포토센서의 회로 구성에 의존하여 반대로 바뀔 수도 있다.
이 실시형태는 임의의 다른 실시형태들 및 예시와 적절히 조합하여 구현될 수 있다.
(실시형태 6)
이 실시형태에서는, 개시된 발명의 실시형태인 반도체 장치에 포함되는 트랜지스터의 예가 기술된다. 구체적으로, 채널 형성 영역이 도 1 또는 도 3에 도시되어 있는 트랜지스터(207) 또는 도 3에 도시되어 있는 트랜지스터(201)와 유사하게 산화물 반도체층을 사용하여 형성되는 트랜지스터의 예가 기술된다.
<트랜지스터>
트랜지스터(예를 들어, 도 1 또는 도 3에 도시되어 있는 트랜지스터(207))는 채널 형성 영역이 산화물 반도체층을 사용하여 형성되는 트랜지스터이다. 산화물 반도체층은 다음 방식에 의해 전기적으로 i-형(진성) 또는 실질적으로 i-형(진성)이 되도록 고순도화된다: 도너들일 수 있고 트랜지스터의 전기적 특성들에 변화를 유발할 수 있는, 수소, 수분, 수산기 또는 수산화물과 같은 불순물들이 완전히 제거되어 그들의 농도가 가능한 한 많이 감소되도록 하고; 산화물 반도체의 주성분이고 불순물들을 제거하는 단계를 통해 농도가 감소하는 산소가 공급된다. 산화물 반도체층에 포함되는 산화물 반도체는 3.0eV 이상의 밴드 갭을 갖는다는 것을 유념해야 한다.
또한, 고순도화된 산화물 반도체는 매우 적은(0에 가까운) 캐리어들을 갖고 캐리어 밀도는 극히 낮다(예를 들어, 1×1012/㎤ 미만, 바람직하게, 1×1011/㎤ 미만). 따라서, 트랜지스터의 오프 전류는 극히 낮다. 따라서, 상술된 트랜지스터에 있어서, 실온에서 채널 폭(w)의 마이크로미터당 오프 전류는 1 aA/㎛(1×10-18 A/㎛) 이하일 수 있고, 또한, 100 zA/㎛(1×10-19 A/㎛) 미만일 수 있다. 일반적으로, 비정질 실리콘을 사용하는 트랜지스터에 있어서, 실온에서의 오프 전류는 1×10-13 A/㎛ 이상이다. 또한, 상기된 고순도화된 산화물 반도체층을 사용하는 트랜지스터에서는 핫 캐리어 열화가 발생하지 않는 것으로 고려될 수 있다. 따라서, 트랜지스터의 전기적 특성들은 핫 캐리어 열화에 영향을 받지 않는다.
상술된 것과 같이 산화물 반도체층에 포함된 수소를 완전히 제거함으로써 고순도화되는 산화물 반도체층이 트랜지스터의 채널 형성 영역에 사용됨으로써, 오프 전류가 극히 낮은 트랜지스터가 얻어질 수 있다. 즉, 회로 설계에 있어서, 산화물 반도체층은 트랜지스터가 오프 상태(비도통 상태라고도 함)에 있을 때 절연체로서 간주될 수 있다. 한편, 산화물 반도체가 채널 형성 영역에 사용되는 트랜지스터가 온 상태(도통 상태)에 있을 때, 트랜지스터는 비정질 실리콘을 사용하는 트랜지스터보다 높은 전류 공급 능력을 나타내는 것으로 기대된다.
실온에서 저온 폴리실리콘을 사용하는 트랜지스터의 오프 전류가 산화물 반도체를 사용하는 트랜지스터의 오프 전류보다 약 10000배 정도 큰 것으로 가정된다. 따라서, 산화물 반도체를 사용하는 트랜지스터에 의해, 전하 보유 기간이 저온 폴리실리콘을 사용하는 트랜지스터보다 약 10000배 정도 길어질 수 있다.
상술된 것과 같이, 채널 형성 영역에 고순도화된 산화물 반도체층을 사용하는 트랜지스터는 장시간 동안 트랜지스터의 소스 또는 드레인에 축적된 전하를 보유할 수 있다.
따라서, 도 1 또는 도 3에 도시되어 있는 트랜지스터(207)의 채널 형성 영역에 산화물 반도체층을 사용함으로써, 도 1 또는 도 3에 도시되어 있는 트랜지스터(205)의 게이트에 축적된 전하가 장시간 동안 유지될 수 있다. 따라서, 트랜지스터(205)의 게이트에 축적된 전하는 트랜지스터(205)의 게이트에 축적된 전하의 판독이 복수 회 수행되는 기간에 거의 일정하게 유지될 수 있다. 따라서, 트랜지스터(207)의 채널 형성 영역에 산화물 반도체층을 사용함으로써, 새로운 회로 구성을 갖는 포토센서를 포함하는 반도체 장치가 제공될 수 있다.
또한, 도 3에 도시되어 있는 트랜지스터(201)의 채널 형성 영역에 산화물 반도체층을 사용함으로써, 화소의 화상 신호 보유 기간이 연장될 수 있다. 따라서, 화소에 제공되는 커패시터의 크기가 감소될 수 있다. 따라서, 예를 들어, 화소의 개구율이 높을 수 있고, 화상 신호가 고속으로 화소에 입력될 수 있다. 또한, 정지 화상 표시에서 화상 신호의 재기록 간격이 더 길어질 수 있다. 예를 들어, 화상 신호의 기록 간격은 10초 이상, 30초 이상, 또는 1분 이상 및 10분 미만일 수 있다. 기록 간격이 길어질수록 전력 소비가 더욱 감소될 수 있다.
본원에 있어서, 캐리어 농도가 1×1011/㎤ 미만인 반도체는 "진성"("i-형") 반도체라고 하고, 캐리어 농도가 1×1011/㎤ 이상 및 1×1012/㎤ 미만인 반도체는 "실질적으로 진성"("실질적으로 i-형") 반도체라고 한다는 것을 유념해야 한다.
<트랜지스터의 제작 방법>
채널 형성 영역이 산화물 반도체층을 사용하여 형성되는 트랜지스터의 제작 방법의 예가 도 8a 내지 도 8d를 참조하여 기술된다.
도 8a 내지 도 8d는 채널 형성 영역이 산화물 반도체층을 사용하여 형성되는 트랜지스터의 구성 및 제작 공정의 예를 도시하는 단면도이다. 도 8d에 도시되어 있는 트랜지스터(410)는 보텀 게이트 구조들 중 하나인 역 스태거형 구조를 갖는다. 트랜지스터(410)는 또한 단일 게이트 구조를 갖는 채널 에칭형 트랜지스터이다.
그러나, 트랜지스터의 구조는 상기 서술로 제한되지 않고 톱 게이트 구조를 가질 수도 있다. 대안적으로, 트랜지스터는 채널 스톱형 트랜지스터일 수도 있고, 트랜지스터는 멀티게이트 구조를 가질 수도 있다.
기판(400) 위에 트랜지스터(410)를 제작하기 위한 공정이 이하 도 8a 내지 도 8d를 참조하여 기술된다.
먼저, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(411)이 형성된다(도 8a 참조).
절연 표면을 갖는 기판(400)으로서 사용될 수 있는 기판에는 특별한 제한이 없지만, 기판은 후 수행될 열 처리에 대해 적어도 충분한 내열성을 가질 필요가 있다. 예를 들어, 절연 표면을 갖는 기판(400)으로서 유리 기판이 사용될 수 있다. 또한, 절연 표면을 갖는 기판(400)으로서, 유리 기판 또는 단결정 기판 위에 소자가 형성되는 소자 기판이 사용될 수 있다. 소자 기판이 사용되는 경우에, 기판은 표면 위에 절연층을 가질 수 있다.
하지막으로서 작용하는 절연막이 기판(400)과 게이트 전극층(411) 사이에 제공될 수도 있다. 하지막은 기판(400)으로부터 불순물 원소들이 확산하는 것을 방지하는 기능을 갖고, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 및 산화질화실리콘막 중 하나 이상을 사용하는 단층 구조 또는 적층형 구조를 갖도록 형성될 수 있다. 이 실시형태에 있어서, 질화실리콘막은 플라즈마 CVD 방법에 의해 100㎚의 두께로 형성되고, 산화질화실리콘막(SiON 막)은 질화실리콘막 위에 플라즈마 CVD 방법에 의해 150㎚의 두께로 형성된다.
하지는 바람직하게 수소 및 물과 같은 불순물들을 가능한 한 적게 함유하도록 형성된다는 것을 유념해야 한다.
게이트 전극층(411)은 도전층이 기판(400) 위에 형성되고 제 1 포토리소그래피 단계에 의해 선택적으로 에칭되는 방식으로 형성될 수 있다.
게이트 전극층(411)은, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐과 같은 금속; 주성분으로서 이들 금속들 중 임의의 것을 함유하는 합금; 또는 주성분으로서 이들 금속 원소들 중 임의의 것을 함유하는 질화물을 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 이 실시형태에 있어서, 텅스텐막은 스퍼터링 방법에 의해 100㎚의 두께로 형성되고 게이트 전극층(411)을 형성하기 위해 에칭된다.
이어서, 게이트 절연층(402)이 게이트 전극층(411) 위에 형성된다(도 8a 참조).
게이트 절연층(402)은 플라즈마 CVD 방법, 스퍼터링 방법 등에 의해 산화실리콘층, 질화실리콘층, 산화질화실리콘층, 질화산화실리콘층, 및 산화알루미늄층 중 하나 이상을 사용하여 단층 구조 또는 적층 구조로 형성될 수 있다. 예를 들어, 산화질화실리콘층은 실란(SiH4), 산소, 및 질소를 함유하는 성막 가스를 사용하여 플라즈마 CVD 방법에 의해 형성될 수도 있다. 또한, 산화하프늄(HfOx) 또는 산화탄탈(TaOx)과 같은 고-k 재료가 게이트 절연층에 사용될 수 있다. 게이트 절연층(402)의 두께는, 예를 들어, 10㎚ 이상 및 500㎚ 이하일 수 있다.
여기서, 게이트 절연층으로서, 게이트 전극층(411) 위에 마이크로파(예를 들어, 2.45㎓의 주파수)를 사용하여 고밀도 플라즈마 CVD 방법에 의해 100㎚의 두께로 산화질화실리콘막이 형성된다. 게이트 절연층(402)은 기밀하고 높은 내전압 및 고품질을 가질 수 있기 때문에 마이크로파를 사용하는 고밀도 플라즈마 CVD 방법을 이용하는 것이 바람직하다. 산화물 반도체층 및 고품질 게이트 절연층(402)이 서로 접할 때, 계면 상태 밀도가 감소될 수 있고 계면 속성들이 양호할 수 있다.
게이트 절연층(402)은 바람직하게 수소 및 물과 같은 불순물들을 가능한 한 적게 함유하도록 형성된다는 것을 유념해야 한다. 즉, 게이트 절연층(402)은 바람직하게 함유된 수소 및 물과 같은 불순물들의 농도가 가능한 한 많이 감소되도록 하는 방식으로 형성된다.
다음에, 게이트 절연층(402) 위에 산화물 반도체막(430)이 형성된다(도 8a 참조). 산화물 반도체막(430)은 스퍼터링 방법에 의해 형성될 수 있다. 산화물 반도체막(430)의 두께는 2㎚ 이상 및 200㎚ 이하로 설정될 수 있다.
산화물 반도체막(430)이 스퍼터링 방법에 의해 형성되기 전에, 아르곤 가스가 도입되고 플라즈마가 발생되는 역 스퍼터링이 수행되는 것이 바람직하다. 역 스퍼터링을 수행함으로써, 게이트 절연층(402)의 표면 상에 부착되는 가루 물질들(입자들 또는 먼지라고도 함)이 제거될 수 있다. 역 스퍼터링은, 타겟 측에 전압을 인가하지 않고, RF 전원이 기판 측에 전압을 인가하기 위해 사용되어 플라즈마가 발생되도록 함으로써 기판의 표면을 개질하도록 하는 방법을 말한다. 아르곤 분위기 대신, 질소 분위기, 헬륨 분위기, 산소 분위기 등이 사용될 수도 있다는 것을 유념해야 한다.
산화물 반도체막(430)으로서, In-Ga-Zn-O계 재료, In-Sn-O계 재료, In-Sn-Zn-O계 재료, In-Al-Zn-O계 재료, Sn-Ga-Zn-O계 재료, Al-Ga-Zn-O계 재료, Sn-Al-Zn-O계 재료, In-Zn-O계 재료, Sn-Zn-O계 재료, Al-Zn-O계 재료, In-O계 재료, Sn-O계 재료, 또는 Zn-O계 재료가 사용될 수 있다. 또한, 상기 재료들은 SiO2를 함유할 수도 있다.
산화물 반도체막(430)은 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤)와 산소를 함유하는 혼합 분위기에서 스퍼터링 방법에 의해 형성될 수 있다.
여기서, 산화물 반도체층은 In, Ga 및 Zn을 함유하는 In-Ga-Zn-O계 금속 산화물 타겟을 사용하여 스퍼터링 방법에 의해 30㎚의 두께로 형성된다. 사용되는 스퍼터링 가스는 Ar 및 O2를 함유하고 기판 온도는 200℃로 설정된다는 것을 유념해야 한다.
산화물 반도체막(430)은 바람직하게 수소 및 물과 같은 불순물들을 가능한 한 적게 함유하도록 형성된다는 것을 유념해야 한다. 즉, 산화물 반도체막(430)은 바람직하게 함유된 수소 및 물과 같은 불순물들의 농도가 가능한 한 많이 감소되도록 하는 방식으로 형성된다.
다음에, 산화물 반도체막(430)이 제 2 포토리소그래피 단계에 의해 선택적으로 에칭되어 섬-형상 산화물 반도체층(431)이 형성된다(도 8b 참조). 산화물 반도체막(430)을 에칭하기 위해서, 웨트 에칭이 이용될 수 있다. 웨트 에칭으로 제한되지 않고 드라이 에칭 또한 사용될 수도 있다는 것을 유념해야 한다.
다음에, 산화물 반도체층(431)에 제 1 열 처리가 수행된다. 산화물 반도체층(431)에 함유되는 과도한 양의 물, 수소 등은 제 1 열 처리에 의해 제거될 수 있다. 제 1 열 처리의 온도는 350℃ 이상 및 기판의 변형점 미만, 바람직하게는 400℃ 이상 및 기판의 변형점 미만일 수 있다.
350℃ 이상의 온도에서의 제 1 열 처리는 산화물 반도체층의 탈수화 또는 탈수소화를 가능하게 하여, 결과적으로는 층의 수소 농도를 감소시키도록 한다. 450℃ 이상의 온도에서의 제 1 열 처리는 층의 수소 농도를 더욱 감소시킬 수 있도록 한다. 550℃ 이상의 온도에서의 제 1 열 처리는 층의 수소 농도를 더욱 감소시킬 수 있도록 한다.
제 1 열 처리가 수행되는 분위기로서, 주성분으로 질소 또는 희가스(예를 들어, 헬륨, 네온 또는 아르곤)를 함유하는 불활성 가스를 사용하고 물, 수소 등을 함유하지 않는 것이 바람직하다. 예를 들어, 열 처리 장치에 도입되는 가스의 순도는 6N(99.9999%) 이상, 바람직하게, 7N(99.99999%) 이상일 수 있다. 이 방식에서, 산화물 반도체층(431)은 제 1 열 처리 동안 대기에 노출되지 않아서 물 또는 수소의 혼입이 방지될 수 있도록 한다.
열 처리 장치는 전기노로 제한되지 않고, 저항 발열 소자와 같은 발열 소자로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 포함할 수도 있다. 예를 들어, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치와 같은 RTA(rapid thermal anneal) 장치가 사용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할로겐화 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자기파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하여 열 처리를 행하는 장치이다. 가스로서, 질소 또는 아르곤과 같은 희가스처럼, 열 처리에 의해, 피처리물과 반응하지 않는 불활성 가스가 사용된다.
이 실시형태에서, 열 처리는 제 1 열 처리로서 6분 동안 650℃의 질소 분위기에서 GRTA 장치를 사용하여 수행된다.
산화물 반도체층에 수행되는 제 1 열 처리는 아직 섬-형상 산화물 반도체층으로 가공되지 않은 산화물 반도체막(430)에 수행될 수도 있다. 그 경우에, 제 1 열 처리 후에 제 2 포토리소그래피 단계가 수행된다.
그 후에, 도전층이 게이트 절연층(402) 및 산화물 반도체층(431)을 덮도록 형성되고 제 3 포토리소그래피 단계에 의해 에칭되어, 소스/드레인 전극층들(415a, 415b)이 형성된다(도 8c 참조).
도전층을 위한 재료로서, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 및 텅스텐으로부터 선택된 금속; 성분으로서 이들 금속 원소들 중 임의의 것을 함유하는 질화물; 성분으로서 이들 금속들 중 임의의 것을 함유하는 합금 등이 사용될 수 있다. 망간, 마그네슘, 지르코늄, 베릴륨, 및 이트륨으로부터 선택된 재료 또한 사용될 수도 있다. 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 금속들 중 하나 이상을 함유하는 알루미늄이 사용될 수도 있다.
도전층은 산화물 도전막을 사용하여 형성될 수도 있다. 산화물 도전막으로서, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐과 산화주석의 혼합 산화물(In2O3-SnO2, 어떤 경우들에 있어서는 ITO라고 약칭됨), 산화인듐과 산화아연의 혼합 산화물(In2O3-ZnO), 또는 실리콘이나 산화실리콘을 함유하는 이들 산화물 도전 재료들 중 임의의 것이 사용될 수 있다.
그 경우에, 산화물 도전막의 재료로서, 산화물 반도체층(431)에 사용되는 재료와 비교하여 도전율이 높거나 저항률이 낮은 재료가 사용되는 것이 바람직하다. 산화물 도전막의 도전율은 캐리어 농도의 증가에 의해 증가될 수 있다. 산화물 도전막의 캐리어 농도는 수소 농도 또는 산소 결핍도를 증가시킴으로써 증가될 수 있다.
소스/드레인 전극층들(415a, 415b)은 단층 구조 또는 2개 이상의 층들을 포함하는 적층 구조를 가질 수 있다.
이 실시형태에 있어서, 100㎚의 두께를 갖는 제 1 티타늄층, 400㎚의 두께를 갖는 알루미늄층, 및 100㎚의 두께를 갖는 제 2 티타늄층이 산화물 반도체층(431) 위에 순서대로 형성된다. 이어서, 제 1 티타늄층, 알루미늄층 및 제 2 티타늄층을 포함하는 적층막이 에칭되어, 소스/드레인 전극층들(415a, 415b)이 형성된다(도 8c 참조).
산화물 반도체층에 수행되는 제 1 열 처리는 소스/드레인 전극층들이 형성된 후에 수행될 수도 있다. 소스/드레인 전극층들이 형성된 후에 제 1 열 처리가 수행되는 경우에, 이 열 처리에 대해 내열성을 갖는 도전층이 이용된다.
재료들 및 에칭 조건들은 산화물 반도체층(431)이 도전층의 에칭에 의해 제거되지 않도록 적절히 조절된다는 것을 유념해야 한다.
제 3 포토리소그래피 단계에서, 어떤 경우들에 있어서는, 산화물 반도체층(431)의 일부가 에칭되어, 그루브(오목한 부분)를 갖는 산화물 반도체층이 형성된다는 것을 유념해야 한다.
다음에, 아산화질소(N2O), 질소(N2), 또는 아르곤(Ar)과 같은 가스를 사용하는 플라즈마 처리가 수행된다. 이 플라즈마 처리에 의해, 산화물 반도체층의 노출 표면에 부착된 흡착 물 등이 제거된다. 플라즈마 처리는 산소 및 아르곤의 혼합 가스를 사용하여 수행될 수도 있다.
플라즈마 처리 후에, 보호 절연막으로서 작용하고 산화물 반도체층의 일부와 접하는 산화물 절연층(416)이 산화물 반도체층을 대기에 노출시키지 않고 형성된다(도 8d 참조).
산화물 절연층(416)은 수소 및 물과 같은 불순물들이 산화물 절연층(416)에 혼입되는 것을 방지하는 스퍼터링 방법과 같은 방법에 의해 형성될 수 있다. 산화물 절연층(416)의 두께는 적어도 1㎚ 이상일 수 있다. 수소가 산화물 절연층(416)에 함유되어 있을 때, 산화물 반도체층(431)으로의 수소의 혼입이 유발될 가능성이 있고, 산화물 반도체층(431)의 백 채널이 저저항화(n-형 도전성을 갖도록)되도록 하고, 기생 채널이 형성된다. 따라서, 수소를 가능한 한 적게 함유하는 산화물 절연층(416)을 형성하기 위해서, 수소가 사용되지 않는 형성 방법이 이용되는 것이 중요하다.
산화물 절연층(416)의 성막시의 기판 온도는 실온 이상 및 300℃ 이하일 수도 있다. 산화물 절연층(416)이 형성되는 분위기는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤)와 산소의 혼합 분위기일 수 있다.
이 실시형태에서, 산화물 절연층(416)이 형성되기 전에 기판이 200℃로 가열되고, 소스/드레인 전극층들(415a, 415b)을 덮기 위해 산화물 절연층(416)으로서 산화실리콘막이 300㎚의 두께로 형성된다. 산화실리콘막은 실리콘 타겟 및 스퍼터링 가스로서 산소를 사용하여 스퍼터링 방법에 의해 형성된다.
다음에, 불활성 가스 분위기 또는 산소 가스 분위기에서 (바람직하게, 200℃ 이상 및 400℃ 이하의 온도에서, 예를 들어, 250℃ 이상 및 350℃ 이하의 온도에서) 제 2 열 처리가 수행된다. 예를 들어, 제 2 열 처리는 질소 분위기에서 1시간 동안 250℃에서 수행된다. 제 2 열 처리를 통해, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(416)과 접한 상태로 가열된다. 제 2 열 처리에 의해, 산화물 반도체층의 일부(채널 형성 영역)에 산소가 공급된다. 따라서, 게이트 전극층(411)과 중첩하는 채널 형성 영역(413)의 도전형은 i-형에 가까워질 수 있다. 상술된 단계들을 통해서 트랜지스터(410)가 형성된다.
산화물 절연층(416) 위에 보호 절연층(403)이 형성될 수도 있다(도 8d 참조). 예를 들어, 질화실리콘막이 RF 스퍼터링 방법에 의해 형성될 수 있다. RF 스퍼터링 방법은 생산성이 높기 때문에, 바람직하게 보호 절연층의 막 형성 방법으로서 사용된다. 보호 절연층은 수분, 수소 이온들 및 OH-와 같은 불순물들을 함유하지 않고, 외부로부터 이러한 종류의 것들이 혼입되는 것을 방지하는 무기 절연막을 사용하여 형성되는 것이 바람직하다.
또한, 열 처리는 대기 중에서 1시간 이상 및 30시간 이하의 시간 동안 100℃ 이상 및 200℃ 이하의 온도에서 수행될 수도 있다. 이 열 처리는 일정한 가열 온도로 수행될 수도 있다. 대안적으로, 가열 온도에 있어서의 다음과 같은 변경이 여러 번 반복될 수도 있다: 가열 온도가 실온에서 100℃ 이상 및 200℃ 이하의 미리 결정된 온도로 증가된 다음, 실온으로 감소된다. 이 열 처리는 감압 상태에서 산화물 절연막의 형성 전에 수행될 수도 있다. 열 처리가 감압 상태에서 수행될 때, 열 처리 시간은 단축될 수 있다. 열 처리에 의해, 산화물 반도체층(431)으로부터 산화물 절연층(416)에서 수소가 얻어질 수 있다. 다시 말해서, 산화물 반도체층에서 더 많은 수소가 제거될 수 있다.
85℃, 2×106V/㎝, 및 12시간의 조건들 하에서의 게이트 바이어스-열 스트레스 검사(BT 검사)는 전기적 특성들에 있어서 어떠한 변경도 나타내지 않고, 이것은 안정한 전기적 특성들이 얻어졌다는 것을 의미한다.
이 실시형태에서 기술되는 산화물 반도체를 사용하는 트랜지스터는 실리콘 등을 사용하는 트랜지스터와 비교할 때 오프 전류가 극히 낮은 전기적 특성을 갖는다.
따라서, 도 1 또는 도 3에 도시된 트랜지스터(207)로서 이 실시형태에서 기술되는 트랜지스터를 사용함으로써, 도 1 또는 도 3에 도시되어 있는 트랜지스터(205)의 게이트에 축적된 전하가 장시간 동안 유지될 수 있다. 따라서, 트랜지스터(205)의 게이트에 축적된 전하는, 트랜지스터(205)의 게이트에 축적된 전하의 판독이 복수 회 수행되는 기간 동안 거의 일정하게 유지될 수 있다. 따라서, 트랜지스터(207)의 채널 형성 영역에 산화물 반도체층을 사용함으로써, 새로운 회로 구성을 갖는 포토센서를 포함하는 반도체 장치가 제공될 수 있다.
또한, 도 3에 도시되어 있는 트랜지스터(201)로서 이 실시형태에서 기술된 트랜지스터를 사용함으로써, 화소의 화상 신호 보유 기간이 연장될 수 있다. 따라서, 화소에 제공되는 커패시터의 크기가 감소될 수 있다. 따라서, 예를 들어, 화소의 개구율이 높아질 수 있고, 화상 신호가 고속으로 화소에 입력될 수 있다. 또한, 정지 화상 표시에서의 화상 신호의 재기록 간격이 길어질 수 있다. 예를 들어, 화상 신호의 기록 간격은 10초 이상, 30초 이상, 또는 1분 이상 및 10분 미만일 수 있다. 기록 간격이 길어질수록, 전력 소비가 더욱 감소될 수 있다.
또한, 도 1 또는 도 3에 도시되어 있는 트랜지스터(206)로서 이 실시형태에서 기술된 트랜지스터를 사용함으로써, 불필요한 전위가 또 다른 화소에 대한 판독 기간 동안 도 3에 도시되어 있는 포토센서 출력 신호선(214)에 출력되는 것이 방지될 수 있다.
또한, 백 게이트가 부가된 이 실시형태에 기술된 트랜지스터가 도 1 또는 도 3에 도시되어 있는 트랜지스터(205)로서 사용될 수 있다. 따라서, 불필요한 전위가 또 다른 화소에 대한 판독 기간 동안 포토센서 출력 신호선(214)에 출력되는 것이 방지될 수 있다.
백 게이트가 제공된 트랜지스터의 단면도의 예가 도 9에 도시되어 있다. 도 9에 도시되어 있는 트랜지스터(420)는 백 게이트(441)가 부가된 도 8d에 도시되어 있는 트랜지스터(410)의 구조를 갖는다. 즉, 도 9에 도시되어 있는 트랜지스터(420)는 절연 표면을 갖는 기판(400) 위에, 게이트 전극층(411), 게이트 절연층(402), 채널 형성 영역(413)을 갖는 산화물 반도체층(431), 소스/드레인 전극층들(415a, 415b), 산화물 절연층(416), 백 게이트(441), 및 보호 절연층(403)을 포함한다.
백 게이트(441)는 게이트 전극층(411)에 사용될 수 있는 재료와 유사한 재료를 사용하여 형성될 수 있다. 백 게이트(441)와 채널 형성 영역 사이에 제공되는 산화물 절연층(416)은 백 게이트(441) 측 상에서 게이트 절연층으로서 기능할 수 있다. 따라서, 산화물 절연층(416)의 두께는 게이트 절연층(402)의 두께와 거의 같을 수 있다. 구조의 다른 부분들은 도 8d에 도시되어 있는 트랜지스터(410)와 유사할 수 있다.
이 실시형태는 임의의 다른 실시형태들 및 예시와 적절히 조합하여 구현될 수 있다.
(실시예 1)
이 실시예에서, 개시된 발명의 실시형태의 반도체 장치에 포함되는 산화물 반도체를 사용하는 트랜지스터의 평가가 도 10을 참조하여 기술된다. 이 예시에서는, 검사 소자 그룹(TEG라고도 함)을 사용한 오프 전류의 측정값들이 이하 기술된다.
검사 소자 그룹은 채널 형성 영역의 길이와 폭의 관계가 L/W=3㎛/50㎛인 200개의 트랜지스터들을 각각 병렬로 접속함으로써 제작되었다. 이 검사 소자 그룹은 L/W=3㎛/10000㎛인 트랜지스터에 대응한다. 검사 소자 그룹으로서 제작된 트랜지스터의 초기 특성들이 도 10에 도시되어 있다. 트랜지스터에 있어서, 고순도화된 산화물 반도체층이 채널 형성 영역에 사용된다. 채널 길이 방향에서, 소스 전극층 또는 드레인 전극층이 산화물 반도체층과 중첩하는 영역의 길이(L ov)는 1.5㎛이었다는 것을 유념해야 한다.
트랜지스터의 초기 특성들을 측정하기 위해서, 기판 온도가 실온이었고, 소스와 드레인 간의 전압(이하 드레인 전압 또는 V d라고 함)이 1V 또는 10V이었고, 소스와 게이트 간의 전압(이하, 게이트 전압 또는 V g라고도 함)이 -20V에서 +20V로 변경된 조건들 하에서, V g-I d 특성들은 소스-드레인 전류(이하, 드레인 전류 또는 I d라고도 함)의 변경을 측정함으로써 평가되었다. 도 10에서, V g-I d 특성들은 -20V 내지 +5V의 범위로 예시되어 있다는 것을 유념해야 한다.
도 10에 도시되어 있는 것과 같이, 10000㎛의 채널 폭을 갖는 트랜지스터는 1V 및 10V의 V d에서 1×10-13[A] 이하의 오프 전류를 가지며, 이는 측정 장치(반도체 파라미터 분석기, 애질런트 테크놀러지사가 제작한 Agilent 4156C)의 검출 한계 이하이다. 즉, 채널 폭의 1㎛당 트랜지스터의 오프 전류는 10aA/㎛ 이하인 것으로 확인될 수 있다. 또한, 채널 길이가 3㎛ 이상인 경우에, 트랜지스터의 오프 전류는 10aA/㎛ 이하로 추정된다.
또한, 1000000㎛(1m)의 채널 폭(W)을 갖는 트랜지스터가 제작되어 검사가 행해졌다. 결과적으로, 오프 전류는 1×10-12[A] 이하인 것으로 관찰되었고, 이는 검출 한계에 가까운 것이다. 즉, 채널 폭의 1㎛당 트랜지스터의 오프 전류는 1aA/㎛ 이하인 것으로 밝혀졌다.
도 10에 도시되어 있는 것과 같이 1×10-13[A]만큼 낮은 트랜지스터의 오프 전류가 낮은 이유는 산화물 반도체층에서의 수소 농도가 상기 제작 공정에서 충분히 감소되기 때문이다.
캐리어 측정 장치에 의해 측정되는 산화물 반도체층의 캐리어 밀도는 1×1012/㎤ 미만 또는 1×1011/㎤ 미만이다. 즉, 산화물 반도체층의 캐리어 밀도는 가능한 0에 가깝게 될 수 있다.
따라서, 트랜지스터의 채널 길이(L)는 10㎚ 이상 및 1000㎚ 이하일 수 있다. 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 오프 전류가 극히 낮기 때문에, 전력 소비가 감소될 수 있다.
또한, 회로 설계에 있어서, 산화물 반도체층은 트랜지스터가 오프 상태에 있을 때 절연체로서 간주될 수 있다.
상술된 것과 같이 고순도화된 산화물 반도체(순도화된 OS)를 사용하는 트랜지스터는 오프 전류가 온도에 거의 의존하지 않는다는 것을 보여준다. 도전형은 진성에 거의 가깝게 만들어지고 페르미 준위가 금지 대역의 중앙에 위치되기 때문에, 산화물 반도체는 순도화될 때 온도 의존성을 나타내지 않는 것으로 고려된다. 이 특징은 또한 산화물 반도체가 큰 밴드 갭을 갖고 매우 적은 열 여기 캐리어들을 포함한다는 사실로부터 기인한다.
상술된 결과들은 캐리어 밀도가 1×1012/㎤ 또는 1×1011/㎤ 미만인 트랜지스터의 오프 전류가 실온에서 1aA/㎛ 이하라는 것을 나타낸다. 또한, 반도체 장치에 포함된 트랜지스터로서 이 트랜지스터를 적용함으로써, 새로운 회로 구성을 갖는 포토센서를 포함하는 반도체 장치가 제공될 수 있다. 또한, 반도체 장치의 전력 소비가 감소될 수 있고, 표시 열화(표시 품질의 감소)가 억제될 수 있다. 또한, 온도와 같은 외부 인자로 인한 표시 열화(표시 변화)가 감소될 수 있는 반도체 장치가 제공될 수 있다.
본원은, 그 전체 내용들이 참조로서 본원에 포함되는, 2010년 2월 12일 일본 특허청에 출원된 일본 특허 출원 제 2010-028762 호에 기초한다.
100 : 표시 장치 101 : 화소 회로
102 : 표시 소자 제어 회로 103 : 포토센서 제어 회로
104 : 화소 105 : 표시 소자
106 : 포토센서 107 : 표시 소자 구동 회로
108 : 표시 소자 구동 회로 109 : 포토센서 판독 회로
110 : 포토센서 구동 회로 200 : 프리차지 회로
201 : 트랜지스터 202 : 유지 용량 소자
203 : 액정 소자 204 : 포토다이오드
205 : 트랜지스터 206 : 트랜지스터
207 : 트랜지스터 208 : 게이트 신호선
209 : 게이트 신호선 210 : 포토다이오드 리셋 신호선
211 : 게이트 신호선 212 : 비디오 데이터 신호선
213 : 포토센서 기준 신호선 214 : 포토센서 출력 신호선
215 : 게이트 신호선 216 : 트랜지스터
217 : 프리차지 신호선 218 : 백 게이트 신호선
301 : 신호 302 : 신호
303 : 신호 304 : 신호
305 : 신호 306 : 신호
307 : 신호 400 : 기판
402 : 게이트 절연층 403 : 보호 절연층
410 : 트랜지스터 411 : 게이트 전극층
413 : 채널 형성 영역 416 : 산화물 절연층
420 : 트랜지스터 430 : 산화물 반도체막
431 : 산화물 반도체층 441 : 백 게이트
415a : 소스/드레인 전극층 415b : 소스/드레인 전극층
501 : 신호 502 : 신호
503 : 신호 504 : 신호
505 : 신호 506 : 신호
507 : 신호 508 : 신호
509 : 신호 510 : 기간
511 : 기간 512 : 기간
513 : 기간 601 : 트랜지스터
801 : 신호 802 : 신호
803 : 신호 804 : 신호
805 : 신호 806 : 신호
807 : 신호 808 : 신호
809 : 신호 810 : 기간
811 : 기간 812 : 기간
813 : 기간

Claims (24)

  1. 복수의 화소들을 포함하는 화소 회로를 포함하는 반도체 장치에 있어서:
    상기 복수의 화소들은 각각,
    표시 소자; 및
    포토센서를 포함하고,
    상기 포토센서는,
    제 1 전극 및 제 2 전극을 포함하는 포토다이오드;
    게이트, 게이트 절연층, 반도체층, 절연막, 및 백 게이트를 포함하는 제 1 트랜지스터; 및
    게이트, 제 1 단자, 및 제 2 단자를 포함하는 제 2 트랜지스터를 포함하고,
    상기 포토다이오드의 상기 제 1 전극은 상기 제 2 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 2 단자는 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 상기 포토센서의 판독 동작 동안 상기 백 게이트의 전위가 변화하도록 구성되고,
    상기 제 1 트랜지스터는 실리콘을 포함하는 채널 형성 영역을 포함하고,
    상기 제 2 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하는, 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 복수의 화소들을 포함하는 화소 회로를 포함하는 반도체 장치에 있어서:
    상기 복수의 화소들은 각각,
    표시 소자; 및
    포토센서를 포함하고,
    상기 포토센서는,
    제 1 전극 및 제 2 전극을 포함하는 포토다이오드;
    게이트, 게이트 절연층, 반도체층, 절연막, 및 백 게이트를 포함하는 제 1 트랜지스터로서, 상기 게이트 절연층 및 상기 반도체층은 상기 게이트와 상기 백 게이트 사이에 개재되는, 상기 제 1 트랜지스터; 및
    제 2 트랜지스터로서,
    게이트,
    상기 게이트 위의 게이트 절연층,
    상기 게이트 절연층 위의 반도체층,
    상기 반도체층 위의 제 1 단자 및 제 2 단자, 및
    상기 제 1 단자, 상기 제 2 단자, 및 상기 반도체층 위에서 그들과 접하는 산화물 절연층을 포함하는, 상기 제 2 트랜지스터를 포함하고,
    상기 포토다이오드의 상기 제 1 전극은 상기 제 2 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 2 단자는 상기 제 1 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 상기 포토센서의 판독 동작 동안 상기 백 게이트의 전위가 변화하도록 구성되고,
    상기 제 1 트랜지스터는 실리콘을 포함하는 채널 형성 영역을 포함하고,
    상기 제 2 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하는, 반도체 장치.
  6. 삭제
  7. 삭제
  8. 제 1 항 또는 제 5 항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  9. 제 1 항 또는 제 5 항에 있어서,
    상기 표시 소자는 액정 소자를 포함하는, 반도체 장치.
  10. 제 1 항 또는 제 5 항에 있어서,
    상기 표시 소자는 발광 소자를 포함하는, 반도체 장치.
  11. 삭제
  12. 각각이 표시 소자 및 포토센서를 포함하는 복수의 화소들을 포함하는 반도체 장치의 구동 방법에 있어서:
    제 1 트랜지스터의 백 게이트를 제 1 전위로 유지하면서, 포토다이오드에 의해 발생된 전기 신호를 도통 상태에 있는 제 2 트랜지스터를 통해 상기 제 1 트랜지스터의 게이트에 전달하는 단계로서, 상기 포토다이오드, 상기 제 1 트랜지스터, 및 상기 제 2 트랜지스터는 상기 포토센서에 포함되는, 상기 전달 단계;
    상기 제 2 트랜지스터를 비도통 상태로 전환하여 상기 제 1 트랜지스터의 상기 게이트에 축적된 전하를 보유하는 단계;
    상기 제 1 트랜지스터의 상기 게이트에 축적된 상기 전하를 제 1 출력 신호로 변환하는 단계;
    상기 제 1 트랜지스터의 상기 백 게이트에 제 2 전위를 제공하는 단계로서, 상기 제 2 전위는 상기 제 1 전위와는 다른, 상기 제 2 전위를 제공하는 단계; 및
    상기 제 1 트랜지스터의 상기 백 게이트의 전위를 상기 제 2 전위로 유지하면서, 상기 제 1 트랜지스터의 상기 게이트에 축적된 상기 전하를 제 2 출력 신호로 변환하는 단계를 포함하고,
    상기 제 1 트랜지스터의 상기 백 게이트는 반도체층을 개재하여 상기 제 1 트랜지스터의 상기 게이트 위에 제공되는, 반도체 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 제 1 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하는, 반도체 장치의 구동 방법.
  14. 제 12 항에 있어서,
    상기 제 2 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하는, 반도체 장치의 구동 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치의 구동 방법.
  16. 제 12 항에 있어서,
    상기 표시 소자는 액정 소자를 포함하는, 반도체 장치의 구동 방법.
  17. 제 12 항에 있어서,
    상기 표시 소자는 발광 소자를 포함하는, 반도체 장치의 구동 방법.
  18. 복수의 포토센서들을 포함하는 반도체 장치에 있어서,
    상기 복수의 포토센서들 중 적어도 하나는:
    제 1 전극 및 제 2 전극을 포함하는 포토다이오드; 및
    게이트, 제 1 단자, 및 제 2 단자를 각각 포함하는 제 1 및 제 2 트랜지스터들을 포함하고,
    상기 제 2 트랜지스터의 상기 제 1 단자는 상기 포토다이오드에 직접 접속되고,
    상기 제 2 트랜지스터의 상기 제 2 단자는 상기 제 1 트랜지스터의 상기 게이트에 직접 접속되고,
    상기 제 1 트랜지스터는 실리콘을 포함하는 채널 형성 영역을 포함하고,
    상기 제 2 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하는, 반도체 장치.
  19. 복수의 포토센서들을 포함하는 반도체 장치에 있어서,
    상기 복수의 포토센서들 중 적어도 하나는:
    제 1 내지 제 3 신호선들;
    제 1 전극 및 제 2 전극을 포함하는 포토다이오드; 및
    게이트, 제 1 단자, 및 제 2 단자를 각각 포함하는 제 1 및 제 2 트랜지스터들을 포함하고,
    상기 제 2 트랜지스터의 상기 제 1 단자는 상기 포토다이오드의 상기 제 1 전극에 직접 접속되고,
    상기 제 2 트랜지스터의 상기 제 2 단자는 상기 제 1 트랜지스터의 상기 게이트에 직접 접속되고,
    상기 제 1 트랜지스터는 실리콘을 포함하는 채널 형성 영역을 포함하고,
    상기 제 2 트랜지스터는 산화물 반도체를 포함하는 채널 형성 영역을 포함하고,
    상기 제 1 신호선은 상기 포토다이오드의 상기 제 2 전극에 전기적으로 접속되고,
    상기 제 2 신호선은 상기 제 2 트랜지스터의 상기 게이트에 전기적으로 접속되고,
    상기 제 3 신호선은 상기 제 1 트랜지스터의 상기 제 2 단자에 전기적으로 접속되는, 반도체 장치.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 제 1 트랜지스터는 백 게이트를 추가로 포함하고,
    상기 제 1 트랜지스터는 상기 복수의 포토센서의 판독 동작 동안 상기 백 게이트의 전위가 변화하도록 구성되는, 반도체 장치.
  21. 제 18 항 또는 제 19 항에 있어서,
    제 3 트랜지스터를 추가로 포함하고,
    상기 제 3 트랜지스터의 제 1 단자는 상기 제 1 트랜지스터의 상기 제 1 단자에 전기적으로 접속되고,
    상기 제 3 트랜지스터는 실리콘을 포함하는 채널 형성 영역을 포함하는, 반도체 장치.
  22. 제 1 항, 제 5 항, 제 18 항, 및 제 19 항 중 어느 한 항에 따른 반도체 장치를 포함하는 전자기기.
  23. 제 18 항 또는 제 19 항에 있어서,
    상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  24. 제 1 항, 제 5 항, 제 18 항, 및 제 19 항 중 어느 한 항에 있어서,
    상기 포토다이오드의 상기 제 2 전극의 전위는 변화하는, 반도체 장치.
KR1020127023605A 2010-02-12 2011-01-12 반도체 장치 및 그 구동 방법 KR101924318B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010028762 2010-02-12
JPJP-P-2010-028762 2010-02-12
PCT/JP2011/050793 WO2011099336A1 (en) 2010-02-12 2011-01-12 Semiconductor device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20130025367A KR20130025367A (ko) 2013-03-11
KR101924318B1 true KR101924318B1 (ko) 2018-12-03

Family

ID=44367622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127023605A KR101924318B1 (ko) 2010-02-12 2011-01-12 반도체 장치 및 그 구동 방법

Country Status (6)

Country Link
US (4) US8586905B2 (ko)
JP (4) JP5667464B2 (ko)
KR (1) KR101924318B1 (ko)
CN (2) CN102754209B (ko)
TW (2) TWI556416B (ko)
WO (1) WO2011099336A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830196B1 (ko) 2010-02-12 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
WO2013099537A1 (en) * 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
WO2013133143A1 (en) * 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
DE102013110695A1 (de) 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
US20140263952A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High performance digital imaging system
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JPWO2015025499A1 (ja) 2013-08-19 2017-03-02 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TW202243228A (zh) * 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP2016029795A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
US9761730B2 (en) 2014-10-29 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10306168B2 (en) 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
US10014325B2 (en) * 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10242617B2 (en) * 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
US10403204B2 (en) * 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107687893B (zh) * 2017-09-25 2020-11-06 南京科兴新材料科技有限公司 一种阵列传感器
WO2020241165A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
CN110926508B (zh) * 2019-11-28 2021-11-19 北京大学深圳研究生院 一种主动驱动式光电传感器、前端电路及驱动方法
CN114868383A (zh) 2019-12-24 2022-08-05 株式会社半导体能源研究所 显示装置
WO2023054230A1 (ja) * 2021-09-29 2023-04-06 株式会社 Rosnes 撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2004165911A (ja) * 2002-11-12 2004-06-10 Canon Inc トランジスタの駆動方法
JP2008181108A (ja) 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP4302346B2 (ja) * 2000-12-14 2009-07-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5780858A (en) 1994-02-11 1998-07-14 Litton Systems Canada Limited Electromagnetic radiation imaging device using dual gate thin film transistors
JP3525500B2 (ja) * 1994-07-26 2004-05-10 ミノルタ株式会社 固体撮像装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2935492B2 (ja) * 1997-10-30 1999-08-16 イノビジョン株式会社 固体撮像素子及び固体撮像素子による光信号検出方法
US6051857A (en) 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP2001326343A (ja) 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6724012B2 (en) 2000-12-14 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Display matrix with pixels having sensor and light emitting portions
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
JP4266656B2 (ja) 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
CN1678037A (zh) * 2004-04-02 2005-10-05 安捷伦科技有限公司 有源像素传感器电路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4581792B2 (ja) 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2399989C2 (ru) 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US20070152133A1 (en) * 2005-12-30 2007-07-05 Motorola, Inc. Image sensor array with ferroelectric elements and method therefor
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5012188B2 (ja) * 2007-05-14 2012-08-29 コニカミノルタホールディングス株式会社 固体撮像装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI341406B (en) * 2007-07-23 2011-05-01 Au Optronics Corp Diaply panel and its application
US20100027355A1 (en) 2007-07-31 2010-02-04 Dao Thuy B Planar double gate transistor storage cell
JP2009055190A (ja) * 2007-08-24 2009-03-12 Nec Electronics Corp 可変利得回路
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
EP2071441A1 (en) 2007-12-03 2009-06-17 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009169400A (ja) * 2007-12-18 2009-07-30 Sony Corp 表示装置および電子機器
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4743269B2 (ja) 2008-04-23 2011-08-10 エプソンイメージングデバイス株式会社 固体撮像装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101488927B1 (ko) 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105070749B (zh) * 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
US8624875B2 (en) 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102114011B1 (ko) 2010-01-15 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US8471310B2 (en) * 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4302346B2 (ja) * 2000-12-14 2009-07-22 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2004165911A (ja) * 2002-11-12 2004-06-10 Canon Inc トランジスタの駆動方法
JP2008181108A (ja) 2006-12-28 2008-08-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2016015520A (ja) 2016-01-28
US8586905B2 (en) 2013-11-19
JP5667464B2 (ja) 2015-02-12
KR20130025367A (ko) 2013-03-11
US20140027768A1 (en) 2014-01-30
CN102754209B (zh) 2015-11-25
JP2011187944A (ja) 2011-09-22
TW201227935A (en) 2012-07-01
US10916573B2 (en) 2021-02-09
CN105336744A (zh) 2016-02-17
CN105336744B (zh) 2018-12-21
WO2011099336A1 (en) 2011-08-18
US20110198483A1 (en) 2011-08-18
JP2017028297A (ja) 2017-02-02
JP6215420B2 (ja) 2017-10-18
JP2015092596A (ja) 2015-05-14
US20200152680A1 (en) 2020-05-14
JP6002828B2 (ja) 2016-10-05
US10535689B2 (en) 2020-01-14
CN102754209A (zh) 2012-10-24
TW201640659A (zh) 2016-11-16
TWI556416B (zh) 2016-11-01
TWI621251B (zh) 2018-04-11
US20150236061A1 (en) 2015-08-20
JP5825748B2 (ja) 2015-12-02
US9024248B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
KR101924318B1 (ko) 반도체 장치 및 그 구동 방법
US10095076B2 (en) Semiconductor device having a backlight and light-receiving element
US8716712B2 (en) Semiconductor device
KR101898297B1 (ko) 반도체 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant