JP5825748B2 - 半導体装置 - Google Patents

Description

フォトセンサを有する半導体装置およびその駆動方法に関する。また、フォトセンサがマ
トリックス状に配置された半導体装置およびその駆動方法に関する。また、フォトセンサ
を有する表示装置およびその駆動方法に関する。また、フォトセンサを有する画素がマト
リックス状に配置された表示装置およびその駆動方法に関する。また、該表示装置または
該半導体装置を有する電子機器に関する。

近年、光を検出するセンサ（「フォトセンサ」ともいう）を搭載した表示装置が注目され
ている。フォトセンサを表示装置に設けることにより、表示画面上で情報入力を行うこと
が可能となる。一例として、画像取り込み機能を備えた表示装置が挙げられる（例えば、
特許文献１参照）。

また、上記表示装置の他に、フォトセンサを有する半導体装置として、スキャナ、或いは
デジタルスチルカメラなどの電子機器に用いられる撮像装置が挙げられる。

上記表示装置或いは撮像装置等のフォトセンサを有する半導体装置は、被検出物で反射さ
れる光または被検出物から発せられる光をフォトセンサで検出することで、当該フォトセ
ンサが設けられた領域の周辺に被検出物が存在することを認識することができる。

特開２００１−２９２２７６号公報

被検出物を撮像し画像を取得するためには、フォトセンサにおいて、光を電気信号に変換
する必要がある。また、電気信号は一般にアナログ信号であるため、Ａ／Ｄ変換回路によ
ってデジタル信号に変換する必要がある。また、光の強度に応じたＡ／Ｄ変換を行う必要
がある。

そこで、フォトセンサにおいて光を正確に電気信号に変換することを本発明の一態様の課
題の一とする。また、それを実現するための新規な回路構成を有するフォトセンサを提供
することを他の課題の一とする。また、当該フォトセンサを有する半導体装置を提供する
ことを他の課題の一とする。

また、高分解能で撮像が行えるフォトセンサを提供することを他の課題の一とする。また
、当該フォトセンサを有する半導体装置を提供することを他の課題の一とする。

また、画像にブレや歪みが生じることなく、高速で移動する被検出物を撮像することがで
きるフォトセンサを有する半導体装置を提供することを他の課題の一とする。

また、低消費電力で高解像度の撮像を実現することができるフォトセンサを有する半導体
装置を提供することを他の課題の一とする。

本発明の一態様は、フォトダイオード、第１のトランジスタ、および第２のトランジスタ
を有するフォトセンサを有する半導体装置に係るものである。フォトダイオードは光の強
度に応じて電気信号を生成する機能を有する。第１のトランジスタはゲートに電荷を蓄積
する機能を有する。第２のトランジスタはフォトダイオードから生成された電気信号を第
１のトランジスタのゲートに転送する機能を有する。第２のトランジスタは第１のトラン
ジスタのゲートに蓄積された電荷を保持する機能を有する。

上記において、第１のトランジスタはバックゲートを有する。第１のトランジスタはバッ
クゲートの電位を変更することでしきい値電圧を変更することができる。

上記において、第１のトランジスタはゲートに蓄積された電荷を出力信号に変換する機能
を有する。第１のトランジスタのゲートに蓄積された電荷を出力信号に変換し読み出すこ
とにより、光の強度に応じた電気信号を出力することができる。第１のトランジスタのゲ
ートに蓄積された電荷の読み出しは、当該ゲートに蓄積された電荷を保持した状態で、第
１のトランジスタのバックゲートの電位を変更しながら複数回行われる。具体的には、第
１のトランジスタのバックゲートの電位を第１の電位に設定し、第１のトランジスタのゲ
ートに蓄積された電荷を第１の出力信号に変換し読み出す。次に、第１のトランジスタの
バックゲートの電位を第２の電位に設定し、第１のトランジスタのゲートに蓄積された電
荷を第２の出力信号に変換し読み出す。読み出しを３回以上行う場合は、上記動作を繰り
返し行えばよい。このようにして、第１のトランジスタのバックゲートの電位を変更しな
がら、第１のトランジスタのゲートに蓄積された電荷の読み出しを複数回行うことができ
る。

これにより、光の強度が高い場合でも、光の強度に応じた電気信号を出力することが可能
となる。また、光の強度が低い場合でも、光の強度に応じた電気信号を出力することが可
能となる。

上記において、少なくとも第２のトランジスタは、チャネル形成領域が酸化物半導体層に
より形成された構成とすることができる。酸化物半導体を用いたトランジスタは、シリコ
ン等を用いたトランジスタと比べてオフ電流が非常に小さいという電気的特性を有する。

したがって、第２のトランジスタのチャネル形成領域に酸化物半導体層を用いることによ
り、第１のトランジスタのゲートに蓄積された電荷を長時間保持することが可能となる。
これにより、第１のトランジスタのゲートに蓄積された電荷の読み出しを複数回行う間に
おいて、第１のトランジスタのゲートに蓄積された電荷をほぼ一定に保持することが可能
となる。

上記において、半導体装置は第３のトランジスタを有する。第３のトランジスタは出力信
号の読み出しを制御する機能を有する。

上記において、半導体装置は第４のトランジスタを有する。第４のトランジスタは出力信
号の読み出しに用いられる信号線の電位を制御する機能を有する。具体的には、信号線の
電位を基準電位に設定する機能を有する。

本発明の一態様によれば、広範囲の光強度に応じた電気信号を出力することができるフォ
トセンサを有する半導体装置を提供することができる。すなわち、強い光や弱い光に対し
ても光を正確に電気信号に変換することが可能となる。これにより、広範囲の光強度に対
して高分解能での撮像機能を安価に実現することができるフォトセンサを有する半導体装
置を提供することができる。

半導体装置の構成の一例を示す図。 表示装置の構成の一例を示す図。 表示装置が有する画素の回路構成の一例を示す図。 フォトセンサのタイミングチャートの一例。 フォトセンサのタイミングチャートの一例。 フォトセンサのタイミングチャートの一例。 フォトセンサの回路構成の例を示す図。 半導体装置が有するトランジスタの作製工程の一例を示す図。 半導体装置が有するトランジスタの構成の一例を示す図。 トランジスタのＶｇ−Ｉｄ特性の一例を示す図。

以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は
多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することな
くその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。従
って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施
の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の
符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、開示する発明の一態様である半導体装置の一例について、図１を参照
して説明する。

図１は、半導体装置が有するフォトセンサ１０６の回路構成の一例である。また、フォト
センサ１０６に電気的に接続しているプリチャージ回路２００の構成の一例を示す。

フォトセンサ１０６は、フォトダイオード２０４、トランジスタ２０５、トランジスタ２
０６、トランジスタ２０７を有する。

フォトセンサ１０６において、フォトダイオード２０４は、一方の電極がフォトダイオー
ドリセット信号線２１０に、他方の電極がトランジスタ２０７のソース又はドレインの一
方に電気的に接続されている。トランジスタ２０５は、ソース又はドレインの一方がフォ
トセンサ基準信号線２１３に、ソース又はドレインの他方がトランジスタ２０６のソース
又はドレインの一方に電気的に接続されている。トランジスタ２０６は、ゲートがゲート
信号線２１１に、ソース又はドレインの他方がフォトセンサ出力信号線２１４に電気的に
接続されている。トランジスタ２０７は、ゲートがゲート信号線２０９に電気的に接続さ
れている。またトランジスタ２０７は、ソース又はドレインの他方がゲート信号線２１５
を介してトランジスタ２０５のゲートに電気的に接続されている。

トランジスタ２０５は、バックゲートを有している。バックゲートはバックゲート信号線
２１８に電気的に接続されている。バックゲート信号線２１８に与える電位を変更するこ
とで、トランジスタ２０５が有するバックゲートの電位を変更することができる。バック
ゲートの電位を変更することで、トランジスタ２０５のしきい値電圧を変更することが可
能である。トランジスタ２０５は、ゲートと、ゲート絶縁層と、チャネル形成領域を含む
半導体層と、絶縁膜と、バックゲートとが積層された構造を有する。絶縁膜は、バックゲ
ート側のゲート絶縁層としての機能を有する。ゲートとバックゲートとは、チャネル形成
領域を挟むように配置されている。バックゲートは、ゲートと同じように導電膜を用いて
形成することができる。

ゲート信号線２０９、フォトダイオードリセット信号線２１０、ゲート信号線２１１は、
フォトセンサ駆動回路に電気的に接続される。フォトセンサ駆動回路は、特定の行に配置
されたフォトセンサ１０６に対して、後述するリセット動作と累積動作と読み出し動作と
を行う機能を有する。

フォトセンサ出力信号線２１４、フォトセンサ基準信号線２１３、バックゲート信号線２
１８は、フォトセンサ読み出し回路に電気的に接続される。フォトセンサ読み出し回路は
、選択された行のフォトセンサ１０６の出力信号を読み出す機能を有する。

なお、フォトセンサ読み出し回路は、アナログ信号であるフォトセンサの出力を、ＯＰア
ンプを用いてアナログ信号のまま外部に取り出す構成や、Ａ／Ｄ変換回路を用いてデジタ
ル信号に変換してから外部に取り出す構成を有することができる。

フォトダイオード２０４には、ＰＮ型、ＰＩＮ型、ショットキー型、またはアバランシェ
型のダイオードを用いることができる。ＰＮ型またはＰＩＮ型のダイオードを用いる場合
は、それぞれの導電型（Ｐ型とＮ型またはＰ型とＩ型とＮ型）を有する半導体を積層した
構造を用いることができる。またはそれぞれの導電型を有する半導体を同一平面内に配置
した構造を用いることができる。フォトダイオード２０４を構成する半導体には、非晶質
半導体、微結晶半導体、多結晶半導体、又は単結晶半導体などを用いることができる。フ
ォトダイオードは光の強度に応じて電気信号を生成する機能を有する。フォトダイオード
に照射される光は被検出物で反射される光または被検出物から発せられる光である。被検
出物で反射される光の光源として、半導体装置が有する照明装置または外光を用いること
ができる。

トランジスタ２０７は、フォトセンサの累積動作を制御する機能を有する。すなわち、ト
ランジスタ２０７は、導通状態において、フォトダイオード２０４で生成された電気信号
をトランジスタ２０５のゲートに転送する機能を有する。そのため、トランジスタ２０７
は、移動度の高いトランジスタを用いることが望ましい。また、トランジスタ２０７は、
非導通状態において、トランジスタ２０５のゲートに蓄積（累積）された電荷を保持する
機能を有する。そのため、オフ電流が極めて小さいトランジスタを用いることが望ましい
。

したがって、トランジスタ２０７のチャネル形成領域を構成する半導体には、オフ電流が
非常に小さくかつ比較的移動度が高い、酸化物半導体を用いることが望ましい。酸化物半
導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常
に小さいという電気的特性を有する。また、酸化物半導体を用いたトランジスタは、非晶
質シリコンを用いたトランジスタに比べて移動度が高いという電気的特性を有する。

トランジスタ２０５は、ゲートに電荷を蓄積（累積）する機能を有する。このゲートに蓄
積された電荷を出力信号に変換し、フォトセンサ出力信号線２１４から読み出すことによ
り、フォトダイオード２０４が生成する電気信号を出力信号として読み出すことができる
。トランジスタ２０５のゲートに蓄積された電荷の読み出しは、トランジスタ２０５のゲ
ートに蓄積された電荷を保持した状態で、トランジスタ２０５のバックゲートの電位を変
更しながら複数回行われる。

これにより、広範囲の光強度に応じた電気信号を出力することができるフォトセンサ１０
６を提供することができる。すなわち、強い光や弱い光に対しても光を正確に電気信号に
変換することが可能となる。

上記読み出しを高速で行うため、トランジスタ２０５は移動度の高いトランジスタを用い
ることが望ましい。

トランジスタ２０６は、フォトセンサ１０６の出力信号の読み出しを制御する機能を有す
る。具体的には、フォトセンサ出力信号線２１４にフォトセンサ１０６の出力信号を転送
する機能を有する。出力信号の転送を高速で行う、すなわちフォトセンサ１０６の読み出
しを高速で行うため、トランジスタ２０６は移動度の高いトランジスタを用いることが望
ましい。

一方で、他の画素の読み出し期間中は、フォトセンサ出力信号線２１４に不必要な電位を
出力することを防ぐ必要がある。そのため、トランジスタ２０５およびトランジスタ２０
６のいずれか一方または両方はオフ電流が小さいトランジスタを用いることが望ましい。

したがって、読み出しを高速で行うことが優先される場合においては、トランジスタ２０
５およびトランジスタ２０６のチャネル形成領域を構成する半導体には、単結晶半導体又
は多結晶半導体などを用いることが望ましい。また、結晶性を向上させることが容易であ
る材料（例えば、シリコン）を用いることが望ましい。

また、不必要な電位の出力を抑えることが優先される場合においては、トランジスタ２０
５およびトランジスタ２０６のいずれか一方または両方のチャネル形成領域を構成する半
導体には、オフ電流が非常に小さくかつ比較的移動度が高い、酸化物半導体を用いること
が望ましい。

このように、フォトセンサ１０６に必要とされる特性に応じてトランジスタ２０５および
トランジスタ２０６に用いる半導体材料を選択することができる。

次に、プリチャージ回路２００について説明する。図１に示すプリチャージ回路２００は
、画素１列分の回路である。画素１列分のプリチャージ回路２００は、トランジスタ２１
６、プリチャージ信号線２１７を有する。トランジスタ２１６は、ゲートがプリチャージ
信号線２１７に、ソース又はドレインの一方が所定の電位が供給される信号線に、ソース
又はドレインの他方がフォトセンサ出力信号線２１４に電気的に接続されている。なお、
プリチャージ回路２００の後段に、ＯＰアンプやＡ／Ｄ変換回路を接続することができる
。

プリチャージ回路２００では、画素内におけるフォトセンサの動作に先立ち、フォトセン
サ出力信号線２１４の電位を基準電位に設定する。例えば、プリチャージ信号線２１７に
高電位が与えられるとトランジスタ２１６が導通状態となり、フォトセンサ出力信号線２
１４を基準電位（ここでは高電位とする）に設定することができる。なお、フォトセンサ
出力信号線２１４の電位を安定させるために、フォトセンサ出力信号線２１４に保持容量
を設けることも有効である。なお、基準電位は、低電位とする構成も可能である。

本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価
な半導体装置を提供することができる。

このようなフォトセンサを有する半導体装置は、例えば、スキャナ、或いはデジタルスチ
ルカメラなどの電子機器に用いることができる。また、タッチパネル機能を備えた表示装
置に用いることができる。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である
。

（実施の形態２）
本実施の形態では、開示する発明の一態様である半導体装置の一例について、図２〜図３
を参照して説明する。本実施の形態では、半導体装置が表示装置である例を示す。

図２は、表示装置の構成の一例である。表示装置１００は、画素回路１０１、表示素子制
御回路１０２およびフォトセンサ制御回路１０３を有する。画素回路１０１は、行列方向
にマトリクス状に配置された複数の画素１０４を有する。各々の画素１０４は、表示素子
１０５とフォトセンサ１０６を有する。全ての画素１０４にフォトセンサ１０６を設けず
、複数の画素ごとに設けてもよい。例えば、２画素に１つのフォトセンサを設ける構成と
してもよい。また、画素１０４の外にフォトセンサを設けてもよい。

表示素子制御回路１０２は、表示素子１０５を制御する回路であり、信号線（「ビデオデ
ータ信号線」、「ソース信号線」ともいう）を介して表示素子１０５にビデオデータなど
の信号を入力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう）を介
して表示素子１０５に信号を入力する表示素子駆動回路１０８を有する。

フォトセンサ制御回路１０３は、フォトセンサ１０６を制御する回路であり、信号線側の
フォトセンサ読み出し回路１０９と、走査線側のフォトセンサ駆動回路１１０を有する。

図３に、画素１０４の回路構成の一例を示す。また、画素１０４に電気的に接続している
プリチャージ回路２００の構成の一例を示す。プリチャージ回路２００は、図２に示すフ
ォトセンサ読み出し回路１０９の一部を構成するものである。

画素１０４は、表示素子１０５と、フォトセンサ１０６とを有する。表示素子１０５は、
トランジスタ２０１、保持容量２０２および液晶素子２０３を有する。

表示素子１０５において、トランジスタ２０１は、ゲートがゲート信号線２０８に、ソー
ス又はドレインの一方がビデオデータ信号線２１２に、ソース又はドレインの他方が保持
容量２０２の一方の電極と液晶素子２０３の一方の電極に電気的に接続されている。保持
容量２０２の他方の電極と液晶素子２０３の他方の電極は所定の電位が供給される共通の
配線に電気的に接続されている。液晶素子２０３は、一対の電極と、該一対の電極の間に
液晶層を含む素子である。

トランジスタ２０１は、液晶素子２０３と保持容量２０２への電荷の注入または排出を制
御する機能を有する。例えば、ゲート信号線２０８に高電位が与えられるとトランジスタ
２０１が導通状態となり、ビデオデータ信号線２１２の電位が液晶素子２０３と保持容量
２０２に与えられる。液晶素子２０３に電圧を印加して液晶素子２０３を透過する光の明
暗（階調）を作ることで、画像表示が実現される。保持容量２０２は、液晶素子２０３に
印加される電圧を保持する機能を有する。また、液晶素子２０３を有する表示装置１００
は、透過型、反射型または半透過型の構造とすることができる。

ビデオデータ信号線２１２は、図２に示す表示素子駆動回路１０７に電気的に接続される
。表示素子駆動回路１０７はビデオデータ信号線２１２を介して表示素子１０５に信号を
供給する回路である。ゲート信号線２０８は、図２に示す表示素子駆動回路１０８に電気
的に接続される。表示素子駆動回路１０８はゲート信号線２０８を介して表示素子１０５
に信号を供給する回路である。例えば、表示素子駆動回路１０８は、特定の行に配置され
た画素が有する表示素子を選択する信号を供給する機能を有する。また、表示素子駆動回
路１０７は、選択された行の画素が有する表示素子に任意の電位を与える信号を供給する
機能を有する。

トランジスタ２０１のチャネル形成領域を構成する半導体には、非晶質半導体、微結晶半
導体、多結晶半導体、酸化物半導体、又は単結晶半導体などを用いることが可能である。
特に、酸化物半導体を用い、オフ電流が極めて小さいトランジスタとすることで、表示品
質を高めることができる。

なお、ここでは、表示素子１０５が液晶素子を有する場合について説明したが、発光素子
などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御さ
れる素子であり、具体的には発光ダイオード、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ
Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等が挙げられる。

フォトセンサ１０６は、フォトダイオード２０４、トランジスタ２０５、トランジスタ２
０６、トランジスタ２０７を有する。

フォトセンサ１０６において、フォトダイオード２０４は、一方の電極がフォトダイオー
ドリセット信号線２１０に、他方の電極がトランジスタ２０７のソース又はドレインの一
方に電気的に接続されている。トランジスタ２０５は、ソース又はドレインの一方がフォ
トセンサ基準信号線２１３に、ソース又はドレインの他方がトランジスタ２０６のソース
又はドレインの一方に電気的に接続されている。トランジスタ２０６は、ゲートがゲート
信号線２１１に、ソース又はドレインの他方がフォトセンサ出力信号線２１４に電気的に
接続されている。トランジスタ２０７は、ゲートがゲート信号線２０９に電気的に接続さ
れている。またトランジスタ２０７は、ソース又はドレインの他方がゲート信号線２１５
を介してトランジスタ２０５のゲートに電気的に接続されている。

トランジスタ２０５は、バックゲートを有している。バックゲートはバックゲート信号線
２１８に電気的に接続されている。バックゲート信号線２１８に与える電位を変更するこ
とで、トランジスタ２０５が有するバックゲートの電位を変更することができる。バック
ゲートの電位を変更することで、トランジスタ２０５のしきい値電圧を変更することが可
能である。トランジスタ２０５は、ゲートと、ゲート絶縁層と、チャネル形成領域を含む
半導体層と、絶縁膜と、バックゲートとが積層された構造を有する。絶縁膜は、バックゲ
ート側のゲート絶縁層としての機能を有する。ゲートとバックゲートとは、チャネル形成
領域を挟むように配置されている。バックゲートは、ゲートと同じように導電膜を用いて
形成することができる。

ゲート信号線２０９、フォトダイオードリセット信号線２１０、ゲート信号線２１１は、
図２に示すフォトセンサ駆動回路１１０に電気的に接続される。フォトセンサ駆動回路１
１０は、特定の行に配置された画素が有するフォトセンサ１０６に対して、後述するリセ
ット動作と累積動作と読み出し動作とを行う機能を有する。

フォトセンサ出力信号線２１４、フォトセンサ基準信号線２１３、バックゲート信号線２
１８は、図２に示すフォトセンサ読み出し回路１０９に電気的に接続される。フォトセン
サ読み出し回路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を
読み出す機能を有する。

なお、フォトセンサ読み出し回路１０９は、アナログ信号であるフォトセンサの出力を、
ＯＰアンプを用いてアナログ信号のまま外部に取り出す構成や、Ａ／Ｄ変換回路を用いて
デジタル信号に変換してから外部に取り出す構成を有することができる。

フォトダイオード２０４には、ＰＮ型、ＰＩＮ型、ショットキー型、またはアバランシェ
型のダイオードを用いることができる。ＰＮ型またはＰＩＮ型のダイオードを用いる場合
は、それぞれの導電型（Ｐ型とＮ型またはＰ型とＩ型とＮ型）を有する半導体を積層した
構造を用いることができる。またはそれぞれの導電型を有する半導体を同一平面内に配置
した構造を用いることができる。フォトダイオード２０４を構成する半導体には、非晶質
半導体、微結晶半導体、多結晶半導体、又は単結晶半導体などを用いることができる。フ
ォトダイオードは光の強度に応じて電気信号を生成する機能を有する。表示装置１００に
おいて、フォトダイオードに照射される光は被検出物で反射される光または被検出物から
発せられる光である。被検出物で反射される光の光源として、表示装置が有する照明装置
または外光を用いることができる。また、表示装置が有する表示素子１０５として発光素
子を用いる場合は、被検出物で反射される光の光源として発光素子から発せられる光を利
用することも可能である。

トランジスタ２０７は、フォトセンサの累積動作を制御する機能を有する。すなわち、ト
ランジスタ２０７は、導通状態において、フォトダイオード２０４で生成された電気信号
をトランジスタ２０５のゲートに転送する機能を有する。そのため、トランジスタ２０７
は、移動度の高いトランジスタを用いることが望ましい。また、トランジスタ２０７は、
非導通状態において、トランジスタ２０５のゲートに蓄積（累積）された電荷を保持する
機能を有する。そのため、オフ電流が極めて小さいトランジスタを用いることが望ましい
。

したがって、トランジスタ２０７のチャネル形成領域を構成する半導体には、オフ電流が
非常に小さくかつ比較的移動度が高い、酸化物半導体を用いることが望ましい。酸化物半
導体を用いたトランジスタは、シリコン等を用いたトランジスタと比べてオフ電流が非常
に小さいという電気的特性を有する。また、酸化物半導体を用いたトランジスタは、非晶
質シリコンを用いたトランジスタに比べて移動度が高いという電気的特性を有する。

また、実施の形態１で説明したとおり、トランジスタ２０５およびトランジスタ２０６に
用いる半導体材料は、フォトセンサ１０６に必要とされる特性に応じて選択することがで
きる。

次に、プリチャージ回路２００について説明する。図３に示すプリチャージ回路２００は
、画素１列分の回路である。画素１列分のプリチャージ回路２００は、トランジスタ２１
６、プリチャージ信号線２１７を有する。トランジスタ２１６は、ゲートがプリチャージ
信号線２１７に、ソース又はドレインの一方が所定の電位が供給される信号線に、ソース
又はドレインの他方がフォトセンサ出力信号線２１４に電気的に接続されている。なお、
プリチャージ回路２００の後段に、ＯＰアンプやＡ／Ｄ変換回路を接続することができる
。

プリチャージ回路２００では、画素内におけるフォトセンサの動作に先立ち、フォトセン
サ出力信号線２１４の電位を基準電位に設定する。例えば、プリチャージ信号線２１７に
高電位が与えられるとトランジスタ２１６が導通状態となり、フォトセンサ出力信号線２
１４を基準電位（ここでは高電位とする）に設定することができる。なお、フォトセンサ
出力信号線２１４の電位を安定させるために、フォトセンサ出力信号線２１４に保持容量
を設けることも有効である。なお、基準電位は、低電位とする構成も可能である。

なお、本実施の形態では、フォトセンサを有する表示装置について説明したが、表示機能
を有さないフォトセンサを有する半導体装置にも容易に応用できる。すなわち、本実施の
形態における表示装置１００から、表示に要する回路、具体的には、表示素子制御回路１
０２、表示素子１０５を取り除いたものを用いて、半導体装置を構成することができる。
フォトセンサを有する半導体装置としては、例えば、スキャナ、或いはデジタルスチルカ
メラなどの電子機器に用いられる撮像装置が挙げられる。

本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価
な表示装置もしくは半導体装置を提供することができる。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である
。

（実施の形態３）
本実施の形態は、図１に示した半導体装置の動作の一例、または図２、図３に示した表示
装置の動作の一例について、図４を参照して説明する。図４は、図１、または図２、図３
に示すフォトセンサ１０６の読み出し動作に関するタイミングチャートの一例である。

図４において、信号３０１〜信号３０７は、図１または図３におけるフォトダイオードリ
セット信号線２１０、ゲート信号線２０９、ゲート信号線２１１、ゲート信号線２１５、
フォトセンサ出力信号線２１４、プリチャージ信号線２１７、バックゲート信号線２１８
の電位に相当する。なお、フォトセンサ基準信号線２１３は低電位に設定されているもの
とする。

また、図４に示すタイミングチャートは、リセット動作を行うリセット期間、電荷の累積
動作を行う累積期間、読み出し動作を行う読み出し期間を有する。時刻Ａから時刻Ｂまで
の期間がリセット期間に相当する。時刻Ｂから時刻Ｃまでの期間が累積期間に相当する。
時刻Ｄから時刻Ｅまでの期間が第１の読み出し期間、時刻Ｇから時刻Ｈまでの期間が第２
の読み出し期間に相当する。

以下では、高電位を”Ｈ”、低電位を”Ｌ”と表す。また以下では、トランジスタのゲー
トに高電位（”Ｈ”）の信号が供給された場合にトランジスタが導通状態となる例を示す
。また以下では、トランジスタ２０５は、バックゲートの電位を高（低）くすることで、
しきい値電圧が低（高）くなるトランジスタとして説明する。

時刻Ａにおいて、フォトダイオードリセット信号線２１０の電位（信号３０１）を”Ｈ”
、ゲート信号線２０９の電位（信号３０２）を”Ｈ”とする（リセット動作開始）と、フ
ォトダイオード２０４、トランジスタ２０７が導通状態となり、ゲート信号線２１５の電
位（信号３０４）が”Ｈ”となる。すなわちゲート信号線２１５には高電位（”Ｈ”）に
対応する電荷が蓄積される。

また、プリチャージ信号線２１７の電位（信号３０６）を”Ｈ”とすると、フォトセンサ
出力信号線２１４の電位（信号３０５）は”Ｈ”にプリチャージされる。バックゲート信
号線２１８の電位（信号３０７）は０Ｖとし、この時、トランジスタ２０５のしきい値電
圧が０Ｖ付近であるとする。

時刻Ｂにおいて、フォトダイオードリセット信号線２１０の電位（信号３０１）を”Ｌ”
とし、ゲート信号線２０９の電位（信号３０２）を”Ｈ”のままとする（リセット動作終
了、累積動作開始）と、フォトダイオード２０４のリーク電流により、ゲート信号線２１
５の電位（信号３０４）が低下し始める。フォトダイオード２０４は、光が照射されると
リーク電流（光電流ともいう）が増大するので、照射される光（具体的には被検出物で反
射された光）の強度に応じてゲート信号線２１５の電位（信号３０４）は変化する。すな
わち、フォトダイオード２０４で生成された光電流により、ゲート信号線２１５の電荷量
が変化する。これにより、トランジスタ２０５のゲートに蓄積された電荷量が変化し、ト
ランジスタ２０５のソースとドレイン間のチャネル抵抗が変化する。このフォトダイオー
ド２０４で生成された光電流を電気信号とみると、フォトダイオード２０４で生成された
電気信号により、ゲート信号線２１５の電荷量が変化することになる。

時刻Ｃにおいて、ゲート信号線２０９の電位（信号３０２）を”Ｌ”とする（累積動作終
了）と、トランジスタ２０７は非導通状態となり、ゲート信号線２１５の電位（信号３０
４）は一定となる。すなわち、ゲート信号線２１５に蓄積（累積）された電荷量が一定と
なり、トランジスタ２０５のゲートに蓄積（累積）された電荷量が一定となる。当該ゲー
ト信号線２１５の電位（電荷量）は、累積動作中にフォトダイオードから生成された光電
流の大きさにより決まる。すなわち、当該ゲート信号線２１５の電位（電荷量）は、フォ
トダイオードに照射されていた光の強度に応じて変化する。

トランジスタ２０７は、チャネル形成領域に酸化膜半導体層を用いたオフ電流が極めて低
いトランジスタで構成する。そのため、後の読み出し動作を行うまで、上記電荷量を一定
に保つことが可能である。このようにトランジスタ２０７は、トランジスタ２０５のゲー
トに電荷を蓄積（累積）する累積動作を制御する機能を有する。

なお、ゲート信号線２０９の電位（信号３０２）を”Ｌ”とする際に、ゲート信号線２０
９とゲート信号線２１５との間における寄生容量により、ゲート信号線２１５の電位（電
荷量）が変化する。上記寄生容量による電位（電荷量）の変化量が大きい場合は、読み出
しが正確に行えないことになる。上記寄生容量による電位（電荷量）の変化量を低減する
には、トランジスタ２０７のゲート−ソース（もしくはゲート−ドレイン）間容量を低減
する、トランジスタ２０５のゲート容量を増大する、ゲート信号線２１５に保持容量を設
ける、などの対策が有効である。なお、図４では、これらの対策を施し、上記寄生容量に
よる電位（電荷量）の変化を無視できるとしている。

トランジスタ２０５は、ゲート信号線２１５の電位（信号３０４）に応じて導通状態また
は非導通状態となる。フォトダイオード２０４に照射されていた光の強度が低い場合は、
ゲート信号線２１５の電位（信号３０４）が”Ｈ”から低下する割合が小さくなる。した
がって、トランジスタ２０５は導通状態となり、ソースとドレイン間のチャネル抵抗も小
さくなる。逆に、フォトダイオード２０４に照射されていた光の強度が高い場合は、ゲー
ト信号線２１５の電位（信号３０４）が”Ｈ”から低下する割合が大きくなる。したがっ
て、トランジスタ２０５は非導通状態となるか、或いは導通状態であってもソースとドレ
イン間のチャネル抵抗が大きくなる。ここでは累積動作後（時刻Ｃ）おけるゲート信号線
２１５の電位（信号３０４）はトランジスタ２０５が導通状態となる値であると仮定する
。

時刻Ｄに、ゲート信号線２１１の電位（信号３０３）を”Ｈ”にする（第１の読み出し動
作開始）と、トランジスタ２０６が導通状態となり、フォトセンサ基準信号線２１３とフ
ォトセンサ出力信号線２１４とが、トランジスタ２０５とトランジスタ２０６とを介して
導通する。フォトセンサ基準信号線２１３は低電位であるため、フォトセンサ出力信号線
２１４の電位（信号３０５）は、低下していく。なお、時刻Ｄ以前に、プリチャージ信号
線２１７の電位（信号３０６）は”Ｌ”とし、フォトセンサ出力信号線２１４のプリチャ
ージを終了しておく。ここで、フォトセンサ出力信号線２１４の電位（信号３０５）が低
下する速さは、トランジスタ２０５のソースとドレイン間のチャネル抵抗に依存する。す
なわち、累積動作中にフォトダイオード２０４に照射されている光の強度に応じて変化す
る。

時刻Ｅにおいて、ゲート信号線２１１の電位（信号３０３）を”Ｌ”にする（第１の読み
出し動作終了）と、トランジスタ２０６が非導通状態となり、フォトセンサ出力信号線２
１４の電位（信号３０５）は、一定値となる。ここで、フォトセンサ出力信号線２１４の
電位は、フォトダイオード２０４に照射されている光の強度によって決まる。したがって
、フォトセンサ出力信号線２１４の電位を取得することで、累積動作中にフォトダイオー
ド２０４に照射されていた光の強度を知ることができる。

さて、フォトダイオード２０４に照射されていた光の強度が低い場合、トランジスタ２０
５は導通状態となりソースとドレイン間のチャネル抵抗が小さくなる。そのため、フォト
センサ出力信号線２１４の電位（信号３０５）は”Ｈ”から低下する割合が大きく、フォ
トセンサ基準信号線２１３の電位とほとんど変わらない値になる。この場合、これ以下の
弱い光と識別できないことになる。したがって、これより弱い光を識別するためには、フ
ォトセンサ基準信号線２１３の電位とプリチャージ時のフォトセンサ出力信号線２１４の
基準電位との電圧範囲を拡大することでも可能であるが、広電圧範囲に対応したＡ／Ｄ変
換回路が必要になり、半導体装置または表示装置の製造コストが増大する。そこで、以下
のような駆動方法を用いる。

時刻Ｆ以前にバックゲート信号線２１８の電位（信号３０７）を負電位とする。この時、
トランジスタ２０５のしきい値電圧は、０Ｖより高くなる。時刻Ｆにおいて、プリチャー
ジ信号線２１７の電位（信号３０６）を”Ｈ”とし、フォトセンサ出力信号線２１４の電
位（信号３０５）を”Ｈ”にプリチャージする。

時刻Ｇにおいて、ゲート信号線２１１の電位（信号３０３）を”Ｈ”にする（第２の読み
出し動作開始）と、トランジスタ２０６が導通状態となり、フォトセンサ基準信号線２１
３とフォトセンサ出力信号線２１４とが、トランジスタ２０５とトランジスタ２０６とを
介して導通する。すると、フォトセンサ出力信号線２１４の電位（信号３０５）は、低下
していく。なお、時刻Ｇ以前に、プリチャージ信号線２１７の電位（信号３０６）は”Ｌ
”とし、フォトセンサ出力信号線２１４のプリチャージを終了しておく。ここで、フォト
センサ出力信号線２１４の電位（信号３０５）が低下する速さは、トランジスタ２０５の
ソースとドレイン間のチャネル抵抗に依存する。すなわち、累積動作中にフォトダイオー
ド２０４に照射されている光の強度に応じて変化する。しかし、第１の読み出し動作の際
と比べ、トランジスタ２０５のしきい値電圧が高いため、フォトセンサ出力信号線２１４
の電位（信号３０５）が低下する速さは緩やかになる。

時刻Ｈにおいて、ゲート信号線２１１の電位（信号３０３）を”Ｌ”にする（第２の読み
出し動作終了）と、トランジスタ２０６が非導通状態となり、フォトセンサ出力信号線２
１４の電位（信号３０５）は、一定値となる。ここで、フォトセンサ出力信号線２１４の
電位は、フォトダイオード２０４に照射されている光の強度によって決まる。したがって
、フォトセンサ出力信号線２１４の電位を取得することで、累積動作中にフォトダイオー
ド２０４に照射されていた光の強度を知ることができる。このようにして、光の強度が低
い場合でも、より安価なＡ／Ｄ変換回路を用いて、フォトダイオード２０４に照射されて
いた光の強度を識別することが可能となる。

上記は、フォトダイオードに照射する光の強度が低い（すなわち光が弱い）場合について
説明したが、同様に、フォトダイオードに照射する光の強度が高い（すなわち光が強い）
場合についても応用することができる。光が強い場合には、フォトセンサ出力信号線２１
４の電位は、プリチャージ時の基準電位と概ね同一になり、識別が困難になる。そこで、
第３の読み出し動作として、バックゲート信号線２１８の電位を正電位とし、トランジス
タ２０５のしきい値電圧を０Ｖより低くしておく。これにより、フォトセンサ出力信号線
２１４の電位（信号３０５）が低下する速さは向上し、フォトセンサ出力信号線２１４の
電位の検出が容易になる。

また、フォトダイオードに照射する光が強い場合と、弱い場合と、の両方に対応するため
、上記第１の読み出し動作〜第３の読み出し動作を繰り返して行うことが有効である。す
なわち、第１のトランジスタのバックゲートの電位を第１の電位（ここでは０Ｖ）に設定
し、第１のトランジスタのゲートに蓄積された電荷を第１の出力信号に変換し読み出す。
次に、第１のトランジスタのバックゲートの電位を第２の電位（ここでは負電位）に設定
し、第１のトランジスタのゲートに蓄積された電荷を第２の出力信号に変換し読み出す。
次に、第１のトランジスタのバックゲートの電位を第３の電位（ここでは正電位）に設定
し、第１のトランジスタのゲートに蓄積された電荷を第３の出力信号に変換し読み出す。
また、第２の読み出し動作および第３の読み出し動作の際の、バックゲート信号線２１８
の電位を、より細かい電圧幅で変更し、順次読み出しを行うことで、より広い範囲の光強
度に対して、高い分解能で検出を行うことができる。すなわち、上記構成により、強い光
や弱い光に対しても光を正確に電気信号に変換することができ、広範囲の光強度に応じた
電気信号を出力することができるフォトセンサ１０６を提供することができる。

以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサに
おけるゲート信号線２１５の電位が一定値を保つ必要がある。したがって、図１または図
３で説明したように、トランジスタ２０７を、酸化物半導体層を用いて形成し、オフ電流
が極めて低いトランジスタとする構成が有効である。

上記のように、個々のフォトセンサの動作は、リセット動作、累積動作、読み出し動作を
繰り返すことで実現される。当該駆動方法を全画素について行うことで、撮像を行うこと
ができる。より具体的には、行ごとにリセット動作、累積動作、読み出し動作を繰り返す
ことで実現される。

本実施の形態によれば、広範囲の光強度に対して高分解能での撮像機能を実現できる安価
な半導体装置または表示装置を提供することができる。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である
。

（実施の形態４）
本実施の形態では、複数のフォトセンサを有する半導体装置の駆動方法の一例について説
明する。

まず、図５に示すタイミングチャートのような駆動方法を考える。図５において、信号８
０１、信号８０２、信号８０３は、各々第１行、第２行、第３行のフォトセンサにおける
フォトダイオードリセット信号線２１０に対応する。また、信号８０４、信号８０５、信
号８０６は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２０９に
対応する。また、信号８０７、信号８０８、信号８０９は、各々第１行、第２行、第３行
のフォトセンサにおけるゲート信号線２１１に対応する。期間８１０は、１回の撮像を行
う期間である。また、期間８１１、期間８１２、期間８１３は、第２行のフォトセンサが
、各々リセット動作、累積動作、読み出し動作を行っている期間である。このように、異
なる行のフォトセンサを順に駆動していくことで、撮像が可能になる。

ここで、累積動作は、行が異なると時間的にズレることがわかる。すなわち、全ての行の
フォトセンサの撮像の同時性が損なわれる。そのため、撮像画像にブレが生じることにな
る。特に、第１行から第３行の方向に高速に移動する被検出物に対しては、尾を引くよう
に、拡大されたような形状の撮像画像になり、逆方向に移動する被検出物に対しては、縮
小されたような形状の撮像画像になるなど、形状が歪みやすい。

異なる行のフォトセンサ間で累積動作に時間的なズレを生じさせないためには、異なる行
のフォトセンサを駆動する間隔を短くすることが有効である。しかしながら、この場合、
フォトセンサの出力信号をＯＰアンプもしくはＡ／Ｄ変換回路で非常に高速度で取得する
必要がある。したがって、消費電力の増大を招く。特に、高解像度の画像を取得する場合
には、非常に困難となる。

そこで、図６に示すタイミングチャートのような駆動方法を提案する。図６において、信
号５０１、信号５０２、信号５０３は、各々第１行、第２行、第３行のフォトセンサにお
けるフォトダイオードリセット信号線２１０に対応する。また、信号５０４、信号５０５
、信号５０６は、各々第１行、第２行、第３行のフォトセンサにおけるゲート信号線２０
９に対応する。また、信号５０７、信号５０８、信号５０９は、各々第１行、第２行、第
３行のフォトセンサにおけるゲート信号線２１１に対応する。期間５１０は、１回の撮像
を行う期間である。また、期間５１１、期間５１２、期間５１３は、第２行のフォトセン
サが、各々リセット動作（他の行でも共通）、累積動作（他の行でも共通）、読み出し動
作を行っている期間である。

図６において、図５と異なるのは、全行のフォトセンサについて、リセット動作と累積動
作とが同時に行われ、累積動作終了後に累積動作とは非同期に、行ごとに順に読み出し動
作を行う点である。累積動作を同時に行うことで、全ての行のフォトセンサにおける撮像
の同時性が確保され、高速に移動する被検出物に対しても、ブレが少ない画像を容易に得
ることができる。累積動作を同時に行うことで、複数のフォトセンサのフォトダイオード
リセット信号線２１０の駆動回路を共通にすることができる。また、複数のフォトセンサ
のゲート信号線２０９の駆動回路も共通にすることができる。このように駆動回路を共通
にすることは、周辺回路の削減や低消費電力化に有効である。さらに、読み出し動作を行
ごとに順次行うことで、フォトセンサの出力信号を取得する際に、ＯＰアンプもしくはＡ
／Ｄ変換回路の動作速度を遅くすることが可能である。読み出し動作に要する合計の時間
を、累積動作に要する時間より長くすることが好ましい。特に、高解像度の画像を取得す
る場合には、非常に有効である。

上記図５、図６に示すタイミングチャートでは、１回の撮像を行う期間８１０および５１
０において、読み出し動作を行う期間８１３および５１３を複数回有している。図５、図
６では期間８１３および５１３を２回有しているが、光が強い場合と弱い場合との両方に
対応するため、期間８１０および５１０において、読み出し動作を行う期間８１３および
５１３を３回またはそれ以上有することが有効である。複数回の読み出し動作は、図５、
図６に示すタイミングチャートのように、まず全ての行において第１の読み出し動作を行
ごとに行い、その後、全ての行において第２の読み出し動作を行ごとに行い、この動作を
繰り返して第ｎの読み出し動作（ｎは３以上の整数）まで行う。または、まず第１行にお
いて第１の読み出し動作〜第ｎの読み出し動作を行い、その後、第２行において第１の読
み出し動作〜第ｎの読み出し動作を行い、この動作を繰り返して第ｍ行（ｍは３以上の整
数）まで行う。

なお、図５、図６では、フォトセンサを行ごとに順次駆動する駆動方法のタイミングチャ
ートを示したが、特定の領域における画像を取得するために、特定の行におけるフォトセ
ンサのみを順次駆動する駆動方法も有効である。これにより、ＯＰアンプもしくはＡ／Ｄ
変換回路の動作を軽減し、消費電力を低減しながら、必要な画像を取得することができる
。

以上のような駆動方法を実現するためには、累積動作が終了した後も、各フォトセンサに
おけるゲート信号線２１５の電位を一定に保つ必要がある。したがって、図１または図３
で説明したように、トランジスタ２０７は、酸化物半導体を用いて形成され、オフ電流が
極めて小さいことが好ましい。

以上のような形態とすることで、高速で移動する被検出物に対してもブレが少なく、高解
像度の撮像が実現でき、且つ低消費電力の表示装置又は半導体装置を提供することができ
る。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することができる。

（実施の形態５）
本実施の形態では、図１または図３におけるフォトセンサ１０６の回路構成の変形例につ
いて説明する。

図７（Ａ）は、図１または図３においてトランジスタ２０５のゲートに、フォトセンサの
リセット動作を制御するためのトランジスタ６０１を接続した構成を示している。具体的
には、トランジスタ６０１のソース又はドレインの一方がフォトセンサ基準信号線２１３
に電気的に接続され、他方がトランジスタ２０５のゲートに電気的に接続されている。ま
た、フォトダイオード２０４の一方の電極は所定の電位（例えばグランド電位）を供給す
る配線に電気的に接続されている。

トランジスタ６０１は、非晶質半導体、微結晶半導体、多結晶半導体、酸化物半導体、又
は単結晶半導体などを用いることが可能である。特に、リセット動作終了後にトランジス
タ２０５のゲートの電荷がトランジスタ６０１から放出することを防止するため、酸化物
半導体を用い、オフ電流の小さいトランジスタとすることが望ましい。

図７（Ｂ）は、図７（Ａ）においてトランジスタ２０５とトランジスタ２０６との接続関
係を逆にした構成を示している。具体的には、トランジスタ２０５のソース又はドレイン
の一方がフォトセンサ出力信号線２１４に電気的に接続され、トランジスタ２０６のソー
ス又はドレインの一方が、フォトセンサ基準信号線２１３に電気的に接続されている。

図７（Ｃ）は、図７（Ａ）においてトランジスタ２０６を省略した構成を示す。具体的に
は、トランジスタ２０５のソース又はドレインの一方がフォトセンサ基準信号線２１３に
電気的に接続され、他方がフォトセンサ出力信号線２１４に電気的に接続されている。

なお、図７（Ａ）〜（Ｃ）において、トランジスタ６０１のソース又はドレインの一方は
、フォトセンサ基準信号線２１３とは異なる配線に電気的に接続されていてもよい。

図７（Ｄ）は、図７（Ｃ）においてトランジスタ６０１のソース又はドレインの一方がフ
ォトセンサ出力信号線２１４に電気的に接続され、他方がトランジスタ２０５のゲートに
電気的に接続されている。

図７（Ａ）〜（Ｄ）において、トランジスタ２０７に酸化物半導体を用いることで、オフ
電流が低減できるため、トランジスタ２０５のゲートに蓄積した電荷を一定に保つことが
可能となる。

図７（Ａ）〜（Ｄ）において、トランジスタ２０５にバックゲートを設けることで、広範
囲の光強度に対して高分解能での撮像機能を実現できる半導体装置を提供することができ
る。

図７において、フォトセンサの回路構成に応じて、フォトダイオード２０４の二つの電極
の接続先を逆にしてもよい。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することができる。

（実施の形態６）
本実施の形態では、開示する発明の一態様である半導体装置が有するトランジスタの一例
について説明する。具体的には、図１または図３に示したトランジスタ２０７、図３に示
したトランジスタ２０１のようにチャネル形成領域が酸化物半導体層により形成されたト
ランジスタの一例について説明する。

＜トランジスタ＞
トランジスタ（例えば図１または図３に示すトランジスタ２０７）は、チャネル形成領域
が酸化物半導体層によって構成されるトランジスタである。該酸化物半導体層は、トラン
ジスタの電気的特性の変動要因となる水素、水分、水酸基又は水素化物などのドナーとな
りうる不純物が徹底的に取り除かれ、可能な限り含まれる不純物の濃度が小さくされ、か
つ不純物を排除するステップによって同時に減少してしまう酸化物半導体の主成分材料で
ある酸素が供給されることによって、高純度化され、電気的にＩ型（真性）或いは実質的
にＩ型（真性）化された酸化物半導体層である。なお、当該酸化物半導体層を構成する酸
化物半導体は３．０ｅＶ以上のバンドギャップを有する。

また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア密度は非常に小さい値（例えば、１×１０^１２／ｃｍ^３未満、望ましくは、１×１０
^１１／ｃｍ^３未満）をとる。そして、これにより、トランジスタのオフ電流が非常に小さ
くなる。従って、上記したトランジスタにおいて、チャネル幅（ｗ）が１μｍあたりの室
温におけるオフ電流値を１ａＡ／μｍ（１×１０^−１８Ａ／μｍ）以下、さらには１００
ｚＡ／μｍ（１×１０^−１９Ａ／μｍ）未満にすることが可能である。なお、一般に、ア
モルファスシリコンを用いたトランジスタでは、室温におけるオフ電流値は１×１０^−１
３Ａ／μｍ以上となる。さらに、上記したような、高純度化された酸化物半導体層を用い
たトランジスタはホットキャリア劣化もないと考えられる。そのため、トランジスタの電
気的特性はホットキャリア劣化の影響を受けない。

このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された
酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、オフ電流値
を極めて低くすることができる。つまり、トランジスタがオフ状態（非導通状態ともいう
）において、酸化物半導体層を絶縁体とみなして回路設計を行うことができる。一方で、
酸化物半導体をトランジスタのチャネル形成領域に用いたトランジスタは、オン状態（導
通状態ともいう）においては、アモルファスシリコンを用いたトランジスタよりも高い電
流供給能力が見込まれている。

また、低温ポリシリコンを用いたトランジスタでは、酸化物半導体を用いたトランジスタ
と比べて、室温におけるオフ電流値が１００００倍程度大きい値であると見積もられてい
る。そのため、酸化物半導体を用いたトランジスタでは、低温ポリシリコンを用いたトラ
ンジスタに比べて電荷の保持期間を１００００倍程度に引き延ばすことができる。

上記のとおり、高純度化された酸化物半導体層をトランジスタのチャネル形成領域に用い
たトランジスタは、トランジスタのソース又はドレインのいずれかに蓄積された電荷を長
期間保持することが可能となる。

したがって、図１または図３に示すトランジスタ２０７のチャネル形成領域に酸化物半導
体層を用いることにより、図１または図３に示すトランジスタ２０５のゲートに蓄積され
た電荷を長期間保持することが可能となる。これにより、トランジスタ２０５のゲートに
蓄積された電荷の読み出しを複数回行う間において、トランジスタ２０５のゲートに蓄積
された電荷をほぼ一定に保持することが可能となる。すなわち、トランジスタ２０７のチ
ャネル形成領域に酸化物半導体層を用いることにより、新規な回路構成を有するフォトセ
ンサを有する半導体装置を提供することができる。

また、図３に示すトランジスタ２０１のチャネル形成領域に酸化物半導体層を用いること
により、画素の画像信号の保持期間を長くすることができる。そのため、画素に設けられ
る容量素子のサイズを縮小することが可能になる。これにより、当該画素の開口率を向上
させることおよび当該画素への画像信号の入力を高速に行うことなどが可能になる。また
、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば、
画像信号の書き込みの間隔を１０秒以上、３０秒以上、あるいは１分以上とすることがで
きる。書き込みの間隔を長くすることにより、それだけ消費電力を抑えることができる。

なお、本明細書では、キャリア濃度が１×１０^１１／ｃｍ^３未満の半導体を「真性」ある
いは「Ｉ型」、キャリア濃度がそれ以上であるが、１×１０^１２／ｃｍ^３未満のものを、
「実質的に真性」あるいは「実質的にＩ型」という。

＜トランジスタの作製方法＞
チャネル形成領域が酸化物半導体層により形成されたトランジスタの作製方法の一例につ
いて、図８を参照して説明する。

図８（Ａ）〜（Ｄ）は、チャネル形成領域が酸化物半導体層により形成されたトランジス
タの構成および作製工程の一例を示す断面図である。図８（Ｄ）に示すトランジスタ４１
０は、ボトムゲート型の一つである逆スタガ型構造を有している。また、チャネルエッチ
型構造を有している。また、シングルゲート構造を有している。

しかし、トランジスタの構造はこれに限定されずトップゲート型構造を有していてもよい
。また、チャネルストップ型構造を有していてもよい。また、マルチゲート構造を有して
いてもよい。

以下、図８（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する工
程について説明する。

まず、絶縁表面を有する基板４００上にゲート電極層４１１を形成する（図８（Ａ）参照
）。

絶縁表面を有する基板４００として使用することができる基板に大きな制限はないが、少
なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば
、絶縁表面を有する基板４００としてガラス基板を用いることができる。また、絶縁表面
を有する基板４００としてガラス基板又は単結晶基板上に素子が形成された素子基板を用
いることができる。素子基板を用いる場合は、その表面に絶縁層を有する構成とすること
ができる。

基板４００とゲート電極層４１１との間には、下地膜となる絶縁膜を設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化
シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜
による積層構造により形成することができる。ここでは、プラズマＣＶＤ法を用いて窒化
シリコン膜を１００ｎｍの厚さとなるように形成し、窒化シリコン膜上にプラズマＣＶＤ
法を用いて酸化窒化シリコン膜（ＳｉＯＮ膜）を１５０ｎｍの厚さとなるように形成した
。

なお、下地膜は、できるだけ、水素や水などの不純物を含まないように形成することが好
ましい。

ゲート電極層４１１は、基板４００上に導電層を形成し、第１のフォトリソグラフィ工程
により該導電層を選択的にエッチングすることで形成することができる。

ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属又はこれらを主成分とする合金又は
これらの金属元素を主成分とする窒化物材料を用いて、単層で又は積層して形成すること
ができる。ここでは、スパッタ法を用いてタングステン膜を１００ｎｍの厚さとなるよう
に形成し、タングステン膜をエッチングしてゲート電極層４１１とした。

次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する（図８（Ａ）参照）。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化シリコン層、
窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム
層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（Ｓｉ
Ｈ_４）、酸素および窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すれ
ばよい。また、ゲート絶縁層として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯ
ｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の厚さは、例えば
、１０ｎｍ以上５００ｎｍ以下とすることができる。

ここでは、ゲート電極層４１１上にマイクロ波（例えば、周波数２．４５ＧＨｚ）を用い
た高密度プラズマＣＶＤ法を用いて、酸化窒化シリコン膜を１００ｎｍの厚さとなるよう
に形成してゲート絶縁層とした。マイクロ波を用いた高密度プラズマＣＶＤ法は、緻密で
絶縁耐圧の高い高品質なゲート絶縁層４０２を形成できる点で好適である。また、酸化物
半導体層と高品質なゲート絶縁層４０２とが密接することにより、界面準位を低減して界
面特性を良好なものとすることができる。

なお、ゲート絶縁層４０２は、可能な限り、水素や水などの不純物が含まれないように形
成することが好ましい。すなわち、ゲート絶縁層４０２は、含まれる水素や水などの不純
物の濃度が可能な限り小さくなるように形成することが好ましい。

次に、ゲート絶縁層４０２上に酸化物半導体膜４３０を形成する（図８（Ａ）参照）。酸
化物半導体膜４３０は、スパッタ法を用いて形成することができる。酸化物半導体膜４３
０の厚さは、２ｎｍ以上２００ｎｍ以下とすることができる。

なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行うことが好ましい。逆スパッタを行うことにより、
ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除
去することができる。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にＲＦ
電源を用いて電圧を印加してプラズマを形成し、基板表面を改質する方法である。なお、
アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系
、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の材料を用いることができる。また、上記材料にＳ
ｉＯ_２を含ませても良い。

酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は
希ガス（代表的にはアルゴン）および酸素の混合雰囲気下においてスパッタ法により形成
することができる。

ここでは、Ｉｎ、ＧａおよびＺｎを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲット
を用いて、スパッタ法により酸化物半導体層を３０ｎｍの厚さとなるように形成した。な
お、スパッタガスはＡｒ／Ｏ_２とし、基板温度は２００℃とした。

なお、酸化物半導体膜４３０は、可能な限り、水素や水などの不純物が含まれないように
形成することが好ましい。すなわち、酸化物半導体膜４３０は、含まれる水素や水などの
不純物の濃度が可能な限り小さくなるように形成することが好ましい。

次に、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により選択的にエッチング
して島状の酸化物半導体層４３１を形成する（図８（Ｂ）参照）。酸化物半導体膜４３０
のエッチングは、ウェットエッチングを用いて行うことができる。しかしこれに限定され
ずドライエッチングを用いてもよい。

次いで、酸化物半導体層４３１に対して第１の熱処理を行う。この第１の熱処理によって
酸化物半導体層４３１中の過剰な水や水素などを除去することができる。第１の熱処理の
温度は、３５０℃以上基板の歪み点未満、好ましくは４００℃以上基板の歪み点未満とす
ることができる。

第１の熱処理の温度を３５０℃以上とすることにより酸化物半導体層の脱水化または脱水
素化が行え、膜中の水素濃度を低減することができる。また第１の熱処理の温度を４５０
℃以上とすることにより、膜中の水素濃度をさらに低減することができる。また第１の熱
処理の温度を５５０℃以上とすることにより、膜中の水素濃度をさらに低減することがで
きる。

第１の熱処理を行う雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン
等）を主成分とする不活性気体であって、水、水素などが含まれない気体を用いるのが望
ましい。例えば、熱処理装置に導入する気体の純度を６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上とすることができる。これにより、第１の熱処
理の間、酸化物半導体層４３１は、大気に触れることなく、水や水素の再混入が行われな
いようにすることができる。

なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。気体には、アルゴ
ンなどの希ガスまたは窒素のような、加熱処理によって被処理物と反応しない不活性気体
が用いられる。

本実施の形態では、第１の熱処理として、ＧＲＴＡ装置を用い、窒素雰囲気で６５０℃、
６分の熱処理を行った。

また、酸化物半導体層の第１の熱処理は、島状の酸化物半導体層に加工する前の酸化物半
導体膜４３０に対して行うこともできる。その場合には、第１の熱処理後に第２のフォト
リソグラフィ工程を行う。

その後、ゲート絶縁層４０２および酸化物半導体層４３１を覆うように導電層を形成し、
第３のフォトリソグラフィ工程により該導電層をエッチングすることで、ソース電極層お
よびドレイン電極層４１５ａ、４１５ｂを形成する（図８（Ｃ）参照）。

導電層の材料は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングス
テンから選ばれた金属や、上記金属元素を成分とする窒化物や、上記金属を成分とする合
金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、イッ
トリウムから選ばれた材料を用いてもよい。また、アルミニウムに、チタン、タンタル、
タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた金属を単数ま
たは複数種類含有させた材料を用いてもよい。

また、導電層は、酸化物導電膜を用いて形成してもよい。酸化物導電膜としては、酸化イ
ンジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム
と酸化スズ混合酸化物（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する場合がある）、酸化イ
ンジウム酸化亜鉛の混合酸化物（Ｉｎ_２Ｏ_３―ＺｎＯ）、または、これらの酸化物導電材
料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。

この場合には、酸化物導電膜の材料は、酸化物半導体層４３１に用いる材料と比較して、
導電率が高いまたは抵抗率が低い材料を用いることが好ましい。酸化物導電膜の導電率は
、キャリア濃度を増やすことで高くすることができる。酸化物導電膜のキャリア濃度は、
水素濃度を増やすことや、酸素欠損を増やすことにより増やすことができる。

ソース電極層およびドレイン電極層４１５ａ、４１５ｂは、単層構造としてもよいし、２
層以上の積層構造としてもよい。

本実施の形態では、酸化物半導体層４３１上に第１のチタン層を１００ｎｍ、アルミニウ
ム層を４００ｎｍ、第２のチタン層を１００ｎｍの厚さとなるようにこの順で形成した。
そして、第１のチタン層、アルミニウム層および第２のチタン層からなる積層膜をエッチ
ングして、ソース電極層およびドレイン電極層４１５ａ、４１５ｂを形成した（図８（Ｃ
）参照）。

上記酸化物半導体層の第１の熱処理は、ソース電極層およびドレイン電極層を形成した後
に行っても良い。ソース電極層およびドレイン電極層形成後に第１の熱処理を行う場合は
、この熱処理に耐える耐熱性を有する導電層を選択する。

なお、導電層のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞれ
の材料およびエッチング条件を適宜調節する。

なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部がエッチングさ
れ、溝部（凹部）を有する酸化物半導体層となることもある。

次に、亜酸化窒素（Ｎ_２Ｏ）、窒素（Ｎ_２）、またはアルゴン（Ａｒ）などのガスを用い
たプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に
付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理
を行ってもよい。

プラズマ処理を行った後、酸化物半導体層を大気に触れさせることなく、酸化物半導体層
の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する（図８（Ｄ）参照）。

酸化物絶縁層４１６は、スパッタ法など水素や水などの不純物が含まれない方法により形
成することができる。酸化物絶縁層４１６の厚さは、少なくとも１ｎｍ以上とすることが
できる。酸化物絶縁層４１６に水素が含まれると、水素の酸化物半導体層４３１への侵入
が生じ、酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生
チャネルが形成されるおそれがある。よって、酸化物絶縁層４１６はできるだけ水素を含
まない膜になるように、成膜方法に水素を用いないことが重要である。

酸化物絶縁層４１６の成膜時の基板温度は、室温以上３００℃以下とすればよい。また、
成膜雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または希ガス（代表
的にはアルゴン）および酸素雰囲気とすることができる。

本実施の形態では、酸化物絶縁層４１６の形成前に２００℃の温度で基板を加熱し、ソー
ス電極層およびドレイン電極層４１５ａ、４１５ｂを覆うように、酸化物絶縁層４１６と
して酸化シリコン膜を３００ｎｍの厚さとなるように形成した。酸化シリコン膜は、シリ
コンターゲットを用い、酸素をスパッタガスとして用いたスパッタ法により形成した。

次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２００
℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下
で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、酸化物半導体層の一
部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。第２の熱処理
により、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。これにより、
ゲート電極層４１１と重なるチャネル形成領域４１３をＩ型に近づけることができる。以
上の工程でトランジスタ４１０が形成される。

酸化物絶縁層４１６上にさらに保護絶縁層４０３を形成してもよい（図８（Ｄ）参照）。
例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成することができる。ＲＦスパッタ
法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や
、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入することをブロッ
クする無機絶縁膜を用いることが好ましい。

さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での熱処理を行って
もよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００
℃以上２００℃以下の所定の温度への昇温と、所定の温度から室温までの降温を複数回く
りかえして行ってもよい。また、この熱処理を、酸化物絶縁膜の形成前に、減圧下で行っ
てもよい。減圧下で熱処理を行うことにより加熱時間を短縮することができる。この熱処
理によって、酸化物半導体層４３１から酸化物絶縁層４１６中に水素をとりこむことがで
きる。すなわち、さらに酸化物半導体層から水素を除去することができる。

このようにして得られるトランジスタ４１０に対し、例えば８５℃、２×１０^６Ｖ／ｃｍ
、１２時間という条件のゲートバイアス・熱ストレス試験（ＢＴ試験）を行ってもトラン
ジスタの電気的特性にほとんど変化はみられず、安定な電気的特性が得ることができる。

本実施の形態に示す酸化物半導体を用いたトランジスタは、シリコン等を用いたトランジ
スタと比べてオフ電流が非常に小さいという電気的特性を有する。

したがって、図１または図３に示すトランジスタ２０７として本実施の形態に示すトラン
ジスタを用いることにより、図１または図３に示すトランジスタ２０５のゲートに蓄積さ
れた電荷を長期間保持することが可能となる。これにより、トランジスタ２０５のゲート
に蓄積された電荷の読み出しを複数回行う間において、トランジスタ２０５のゲートに蓄
積された電荷をほぼ一定に保持することが可能となる。すなわち、トランジスタ２０７の
チャネル形成領域に酸化物半導体層を用いることにより、新規な回路構成を有するフォト
センサを有する半導体装置を提供することができる。

また、図３に示すトランジスタ２０１として本実施の形態に示すトランジスタを用いるこ
とにより、画素の画像信号の保持期間を長くすることができる。そのため、画素に設けら
れる容量素子のサイズを縮小することが可能になる。これにより、当該画素の開口率を向
上させることおよび当該画素への画像信号の入力を高速に行うことなどが可能になる。ま
た、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例えば
、画像信号の書き込みの間隔を１０秒以上、３０秒以上、あるいは１分以上１０分未満と
することができる。書き込みの間隔を長くすることにより、それだけ消費電力を抑えるこ
とができる。

また、図１または図３に示すトランジスタ２０６として本実施の形態に示すトランジスタ
を用いることにより、他の画素の読み出し期間中に図３に示すフォトセンサ出力信号線２
１４に不必要な電位が出力されることを防ぐことができる。

また、図１または図３に示すトランジスタ２０５として本実施の形態に示すトランジスタ
にバックゲートを追加した構造を有するトランジスタを用いることができる。これにより
、他の画素の読み出し期間中にフォトセンサ出力信号線２１４に不必要な電位が出力され
ることを防ぐことができる。

バックゲートを設けたトランジスタの断面図の一例を図９に示す。図９に示すトランジス
タ４２０は、図８（Ｄ）に示すトランジスタ４１０にバックゲート４４１を追加した構造
を有する。すなわち、図９に示すトランジスタ４２０は、絶縁表面を有する基板４００上
にゲート電極層４１１、ゲート絶縁層４０２、チャネル形成領域４１３を有する酸化物半
導体層４３１、ソース電極層およびドレイン電極層４１５ａ、４１５ｂ、酸化物絶縁層４
１６、バックゲート４４１、保護絶縁層４０３を有する。

バックゲート４４１は、ゲート電極層４１１に用いることができる材料と同様の材料を用
いて形成することができる。バックゲート４４１とチャネル形成領域の間に設けられてい
る酸化物絶縁層４１６は、バックゲート４４１側のゲート絶縁層として機能する。よって
、酸化物絶縁層４１６の厚さは、ゲート絶縁層と同程度とすることができる。その他の構
成は、図８（Ｄ）に示すトランジスタ４１０と同様とすることができる。

本実施の形態は、他の実施の形態、実施例と適宜組み合わせて実施することが可能である
。

本実施例では、開示する発明の一態様である半導体装置が有する酸化物半導体を用いたト
ランジスタの評価について、図１０を参照して説明する。本実施例では、評価用素子（Ｔ
ＥＧともいう）を用いたオフ電流の測定値について以下に説明する。

評価用素子は、チャネル形成領域の長さと幅の関係がＬ／Ｗ＝３μｍ／５０μｍのトラン
ジスタを２００個並列に接続することで作製した。この評価用素子は、Ｌ／Ｗ＝３μｍ／
１００００μｍのトランジスタに相当する。図１０に評価用素子として作製されたトラン
ジスタの初期特性を示す。トランジスタは高純度化された酸化物半導体層をチャネル形成
領域に用いたものである。なお、ソース電極層又はドレイン電極層と酸化物半導体層とが
重畳する領域のチャネル長方向における長さ（Ｌｏｖ）は１．５μｍとした。

トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧
（以下、ドレイン電圧またはＶｄという）を１Ｖまたは１０Ｖとし、ソース−ゲート間電
圧（以下、ゲート電圧またはＶｇという）を−２０Ｖ〜＋２０Ｖまで変化させたときのソ
ース−ドレイン電流（以下、ドレイン電流またはＩｄという）を測定し、Ｖｇ−Ｉｄ特性
を評価した。なお図１０では、Ｖｇが−２０Ｖ〜＋５Ｖまでの範囲でＶｇ−Ｉｄ特性を示
している。

図１０に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖおよび
１０Ｖにおいてオフ電流は１×１０^−１３［Ａ］以下となっており、測定機（半導体パラ
メータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の検出限界以
下となっている。すなわち、当該トランジスタのチャネル幅１μｍあたりのオフ電流値は
、１０ａＡ／μｍ以下であることがわかる。なお、チャネル長が３μｍ以上であれば、当
該トランジスタのオフ電流値は１０ａＡ／μｍ以下であると見積もられることも付記する
。

また、チャネル幅Ｗが１００００００μｍ（１ｍ）のトランジスタについても同様に作製
し測定した。その結果、オフ電流値は測定機の検出限界近傍である１×１０^−１２［Ａ］
以下となることが確認された。すなわち、当該トランジスタのチャネル幅１μｍあたりの
オフ電流値は、１ａＡ／μｍ以下であることがわかる。

図１０に示すようにトランジスタのオフ電流が１×１０^−１３［Ａ］程度であるのは、上
記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。

また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、１×１０^１２／ｃ
ｍ^３未満、あるいは１×１０^１１／ｃｍ^３未満である。即ち、酸化物半導体層のキャリア
密度は、限りなくゼロに近くすることができる。

また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能で
ある。これにより、回路の動作速度を高速化できる。また、オフ電流値が極めて小さいた
め、低消費電力化も図ることができる。

また、トランジスタのオフ状態において、酸化物半導体層を絶縁体とみなして回路設計を
行うことができる。

上記のように高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いたトランジ
スタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化さ
れることによって、導電型が限りなく真性に近づき、フェルミ準位が禁制帯の中央に位置
するため、温度依存性を示さなくなると考えられる。また、これは、酸化物半導体のバン
ドギャップが大きく、熱励起キャリアが極めて少ないことにも起因する。

以上の結果は、キャリア密度を１×１０^１２／ｃｍ^３未満あるいは１×１０^１１／ｃｍ^３
未満としたトランジスタが、室温におけるオフ電流値が１ａＡ／μｍ以下であることを示
すものである。また、当該トランジスタを半導体装置が有するトランジスタとして適用す
ることで、新規な回路構成を有するフォトセンサを有する半導体装置を提供することがで
きる。また、当該半導体装置の消費電力を低減することおよび表示の劣化（表示品質の低
下）を抑制することが可能である。さらには、温度などの外部因子に起因する表示の劣化
（変化）が低減された半導体装置を提供することが可能である。

１００ 表示装置
１０１ 画素回路
１０２ 表示素子制御回路
１０３ フォトセンサ制御回路
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ フォトセンサ読み出し回路
１１０ フォトセンサ駆動回路
２００ プリチャージ回路
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ ゲート信号線
２０９ ゲート信号線
２１０ フォトダイオードリセット信号線
２１１ ゲート信号線
２１２ ビデオデータ信号線
２１３ フォトセンサ基準信号線
２１４ フォトセンサ出力信号線
２１５ ゲート信号線
２１６ トランジスタ
２１７ プリチャージ信号線
２１８ バックゲート信号線
３０１ 信号
３０２ 信号
３０３ 信号
３０４ 信号
３０５ 信号
３０６ 信号
３０７ 信号
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１３ チャネル形成領域
４１６ 酸化物絶縁層
４２０ トランジスタ
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
４４１ バックゲート
４１５ａ ソース電極層又はドレイン電極層
４１５ｂ ソース電極層又はドレイン電極層
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５１２ 期間
５１３ 期間
６０１ トランジスタ
８０１ 信号
８０２ 信号
８０３ 信号
８０４ 信号
８０５ 信号
８０６ 信号
８０７ 信号
８０８ 信号
８０９ 信号
８１０ 期間
８１１ 期間
８１２ 期間
８１３ 期間

Claims (3)

1. フォトダイオードと、
   第１のトランジスタと、
   第２のトランジスタと、
   を有し、
   前記第１のトランジスタは、ゲートと、第１の絶縁膜と、チャネル形成領域を含む半導体層と、第２の絶縁膜と、バックゲートと、が積層された構造を有し、
   前記フォトダイオードは、第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタの半導体層は、酸化物半導体を有し、
   前記第２のトランジスタの半導体層は、酸化物半導体を有することを特徴とする半導体装置。
2. 複数の画素を有し、
   前記複数の画素のそれぞれは、
   フォトダイオードと、
   第１のトランジスタと、
   第２のトランジスタと、
   を有し、
   前記第１のトランジスタは、ゲートと、第１の絶縁膜と、チャネル形成領域を含む半導体層と、第２の絶縁膜と、バックゲートと、が積層された構造を有し、
   前記フォトダイオードは、第２のトランジスタのソース又はドレインの一方と電気的に接続され、
   前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
   前記第１のトランジスタの半導体層は、酸化物半導体を有し、
   前記第２のトランジスタの半導体層は、酸化物半導体を有することを特徴とする半導体装置。
3. 請求項１又は２において、
   前記第２のトランジスタは、前記フォトダイオードから生成された電気信号を前記第１のトランジスタのゲートに転送する機能と、前記第１のトランジスタのゲートの電位を保持する機能と、を有し
   前記第１のトランジスタは、前記第１のトランジスタのゲートに保持された電位に応じた電位を出力する機能を有することを特徴とする半導体装置。

Images