JP2004165911A - トランジスタの駆動方法 - Google Patents
トランジスタの駆動方法 Download PDFInfo
- Publication number
- JP2004165911A JP2004165911A JP2002328365A JP2002328365A JP2004165911A JP 2004165911 A JP2004165911 A JP 2004165911A JP 2002328365 A JP2002328365 A JP 2002328365A JP 2002328365 A JP2002328365 A JP 2002328365A JP 2004165911 A JP2004165911 A JP 2004165911A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- junction
- mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】ＭＯＳＦＥＴで発生する１／ｆノイズを低減するために、そのバックゲートにある電圧を与え、該ＭＯＳＦＥＴのＢｏｄｙーｓｏｕｒｃｅのＰＮ接合を浅い順バイアスにする際、ＭＯＳＦＥＴの製造プロセスにおけるバラツキやＰＮ接合温度の変動に影響されず、容易にバイアス設定を行うため。
【解決手段】１／Ｆノイズを低減させようとしているＭＯＳＦＥＴに隣接して、そのバックゲートにバイアス電圧を与えるためのダイオードを配置する。そのダイオードは該ＭＯＳＦＥＴのソースーバルク間のＰＮ接合と同等の接合を用い、配置したダイオードをある電流値で定電流駆動し、該ダイオードのアノードーカソード間に発生する電圧で該ＭＯＳＦＥＴのバックゲートにバイアスを与える。
【選択図】 図１
【解決手段】１／Ｆノイズを低減させようとしているＭＯＳＦＥＴに隣接して、そのバックゲートにバイアス電圧を与えるためのダイオードを配置する。そのダイオードは該ＭＯＳＦＥＴのソースーバルク間のＰＮ接合と同等の接合を用い、配置したダイオードをある電流値で定電流駆動し、該ダイオードのアノードーカソード間に発生する電圧で該ＭＯＳＦＥＴのバックゲートにバイアスを与える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＭＯＳＦＥＴを用いた増幅などの信号処理を行う回路において、そのＭＯＳＦＥＴの発する１／Ｆノイズと呼ばれる低周波ノイズを効果的に低減するＭＯＳＦＥＴ駆動方法に関するものである。
【０００２】
【従来の技術】
図５は従来のＭＯＳＦＥＴを用いた、インピーダンス変換を主な目的にしたソースフォロワーと呼ばれる回路である。このソースフォロワーの出力端子（Ｖｏｕｔ）には入力トランジスタＭ１のゲート部分で発生する１／Ｆノイズが増幅されて現れる。
【０００３】
この１／Ｆノイズは本回路の信号処理帯域が低周波に偏っている場合、大きなノイズ源となり、Ｓ／Ｎが低下して問題となることが多い。
【０００４】
図６は、その入力トランジスタにＭＯＳＦＥＴを用いた差動増幅器の従来例として、示したもので、本増幅器の出力端子に現れるノイズの大半は入力トランジスタであるＭ１，Ｍ２によって決定される。したがって、この出力端子に現れる信号のＳ／Ｎ比を向上させるにはＭ１，Ｍ２のノイズを低減することが非常に重要であり、その低周波成分は図５と同様にＭ１，Ｍ２で発生する１／Ｆノイズが決定する。
【０００５】
【発明が解決しようとする課題】
このＭＯＳＦＥＴの１／Ｆノイズを低減する方法として、“Ｂｏｄｙ ｂｉａｓ Ｄｅｐｅｎｄｅｎｃｅ ｏｆ １／ｆ Ｎｏｉｓｅ ｉｎ ＮＭＯＳ Ｔｒａｎｓｉｓｔｏｒｓ ｆｒｏｍ Ｄｅｅｐ−Ｓｕｂｔｈｒｅｓｈｏｌｄ ｔｏ Ｓｔｒｏｎｇ Ｉｎｖｅｒｓｉｏｎ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ．４８ ＮＯ．５ ＭＡＹ ２００１）に紹介されている。この文献ではＭＯＳＦＥＴのｂｏｄｙ−ｓｏｕｒｃｅ接合電圧（Ｖｂｓ）を０．５Ｖに順バイアスにした場合、Ｖｂｓが０Ｖの場合に比較して、１／Ｆノイズが約１桁低下したと報告されている。
【０００６】
この効果を通常の信号処理回路に応用した場合、Ｖｂｓが０．５Ｖほども順バイアスしてしまうと、Ｂｏｄｙ−ｓｏｕｒｃｅ接合のリーク電流が無視できなくなる場合があるため、Ｖｂｓの設定にはかなり精度が必要になるという問題があった。また、ＭＯＳＦＥＴを作製する半導体プロセスの製造バラツキやＢｏｄｙ−ｓｏｕｒｃｅ接合の温度によって、同じＶｂｓを与えても該リーク電流は大きく変動してしまう問題もあった。
【０００７】
【課題を解決するための手段】
１／Ｆノイズを低減させようとしているＭＯＳＦＥＴに隣接して、そのバックゲートにバイアス電圧を与えるためのダイオードを配置して、その配置したダイオードをある電流値で定電流駆動する。該ダイオードのアノードーカソード間に発生する電圧で該バックゲートバイアスを与えることで、該１／ｆノイズを低減させるＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合のバイアス電圧を該ダイオードの接合面積と、該ダイオードを駆動する定電流値で制御する。配置したダイオードと該ＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合のダイオードは並列に接続されることになり、その接合面積比をＫｄとすると、該定電流駆動する電流値をＩ１とした時、該ＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合ダイオードに流れる電流ＩｄはＩｄ＝Ｉ１＊１／（１＋Ｋｄ）と表され、接合面積比Ｋｄと、電流Ｉ１で制御できることが判る。配置するダイオードを形成する接合を、該１／ｆノイズを低減するＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ間の接合と半導体製造プロセス的に等しくし、かつ隣接して配置することで半導体製造バラツキや接合温度変化に追従して該リーク電流Ｉｄを制御することが可能であり、またダイオードの電流に対するアノードーカソード間電圧（Ｖｄ）のコンダクタンス（ｇｍ）が小さいため、該Ｖｂｓの設定を直接電圧で設定する場合より容易になる。
【０００８】
【発明の実施の形態】
（実施例１）
図１は本発明にかかる第一の実施例で、ソースフォロワーである。
【０００９】
図で、Ｍ１は入力トランジスタ、Ｉ１はＭ１をバイアスする定電流源、Ｄ１はＭ１のバックゲートのバイアス電圧を設定するためのダイオード、Ｉ２はＤ１のバイアス電流を設定する電流源、Ｄ２はＭ１のＢｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合によるダイオード、１は電源、２は入力端子、３は出力端子である。
【００１０】
ダイオードＤ２の電流Ｉｄ２はＭ１のＢｏｄｙ−ｓｏｕｒｃｅ間電圧Ｖｂｓ，Ｄ２の接合面積Ａｓ２を用いて
Ｉｄ２＝Ａｓ２＊Ｉｓ＊｛ｅｘｐ（Ｖｂｓ／ｖｔ）−１｝
ｖｔ＝ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度，ｑは電子電荷）
Ｉｓは逆方向飽和電流密度と表される。
【００１１】
またＤ１のアノードーカソード間電圧（Ｖｄ１）は
Ｖｄ１＝ｖｔ＊ｌｎ［Ｉ２／（Ａｓ１＊Ｉｓ）］
Ｄ１，Ｄ２は隣接しているのでＩｓや接合温度はほぼ等しいと考えられ、ＶｂｓはＶｄ１に等しいので結局Ｉｄ２は
Ｉｄ２＝（Ａｓ２／Ａｓ１）＊Ｉ２
したがってＭ１のＶｇｓは電流Ｉ２と、Ｄ１、Ｄ２の接合面積比Ａｓ２／Ａｓ１で制御できることが判る。ダイオードＤ１の面積Ａｓ１をＤ２の面積Ａｓ２より充分大きくすることで入力ＭＯＳＦＥＴ Ｍ１の寄生ダイオードのリーク電流を無視できるレベルにまで小さくすることは容易である。
【００１２】
（実施例２）
図２は本発明に係る第２の実施例であり、差動増幅器の入力段を示したものである。図２において、Ｍ１，Ｍ２は入力ＮＭＯＳＦＥＴ，Ｍ３，Ｍ４は能動負荷となるＰＭＯＳＦＥＴ，Ｄ１，Ｄ２はそれぞれＭ１，Ｍ２のＢｏｄｙ−ｓｏｕｒｃｅ間の寄生ダイオード、Ｄ３はＭ１，Ｍ２のバックゲートにバイアスを与えるためのダイオード、Ｉ１はバイアス電流源、Ｉ２はＤ３のバイアス電流源、１は差動入力端子、２は出力端子、３は電源である。
【００１３】
実施例１と同様に、電流源Ｉ２の電流値とＤ１，Ｄ２とＤ３の接合面積比によってＭ１，Ｍ２の寄生ダイオードＤ１，Ｄ２のリーク電流を、動作上問題ないレベルまで設定することは容易に可能であり、またＤ１，Ｄ２を浅い順バイアスにすることでＭ１，Ｍ２の１／Ｆノイズを低減することができる。
【００１４】
（実施例３）
図３は図１，２で示した実施例を、ＭＯＳ型光電変換装置に応用したもので、１はフォトダイオード、２は増幅ＭＯＳトランジスタ、３は選択トランジスタ、４がリセットトランジスタ、５は２の増幅トランジスタにバイアス電流を供給する定電流源、６は１のフォトダイオードの電荷を２の増幅トランジスタの入力に転送する転送スイッチである。７は、２の増幅ＭＯＳトランジスタのバックゲートバイアス設定用のダイオード、８はダイオード７のバイアス電流源である。フォトダイオードで、入射光に応じて発生した信号電荷は２の増幅ＭＯＳトランジスタのゲート端子に附随する寄生容量によって電圧に変換され、３の選択トランジスタのゲート端子にＨＩレベルの信号が与えられると、その選択トランジスタはＯＮし、増幅トランジスタ２のゲートの信号電圧はソースフォロワーの回路構成となっている増幅トランジスタ２のソース端子から出力される。
【００１５】
この光電変換セルが複数、２次元に配置された場合の光電変換装置の１例を図４に示す。１００は光電変換セル、１０１はセンサーセルの選択信号線、１６は水平転送スイッチ、１４は水平転送用シフトレジスタであり、水平転送スイッチ１６を順次ＯＮさせる。１５は垂直シフトレジスタで、光電変換セルを選択し活性化させる前記１０１の信号線を駆動する。１７は出力アンプ、１８は出力端子、１０はノイズ除去回路である。
【００１６】
光電変換セル１００の構成は図３と同様で、各列の光電変換セル出力は垂直信号線８に接続され、垂直信号線にはさらに、光電変換セルで発生する、製造バラツキによる雑音を除去するための雑音除去回路１０が通常接続される。
【００１７】
１０のノイズ除去回路は、前記センサーがリセット状態の時の出力と、光入力に応じた信号の出力とを用いて、何らかの差分出力を得るものであることをここでは仮定する。
【００１８】
信号線１０１−１に印加されるパルスによって第一行のセンサーセルが選択され、センサーに入力された光信号に応じた信号（Ｖｓｉｇ）が前記垂直信号線８に出力される。出力された信号は水平転送スイッチ１６を駆動するパルスによって順次ＯＮすることで、水平信号線１９を介して、第一行目のセンサー出力信号は出力アンプ１７によって順次得られる。
【００１９】
出力アンプ１７の入力差動段では、図２の、第２の実施例のように、入力トランジスタのバックゲートがダイオードとバイアス電流源でバイアスされている。
【００２０】
以上のような構成とすることで、従来の光電変換装置において問題となっていた１／Ｆノイズの、主な発生源となるトランジスタを低ノイズ化することが可能になる。
【００２１】
【発明の効果】
以上示したように、ＭＯＳＦＥＴの１／Ｆノイズを低減するため、そのｂｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合を順バイアスにする際、問題となった半導体製造プロセスのバラツキ、接合温度の変化による、該ＭＯＳＦＥＴの該ＰＮ接合のリーク電流の制御性の悪化、該バイアス電圧設定の困難さが、本発明の駆動方法を取ることにより解決される。
【図面の簡単な説明】
【図１】本発明にかかる第一の実施例で、ソースフォロワーである。
【図２】本発明に係る第２の実施例であり、差動増幅器の入力段を示したものである。
【図３】図１，２で示した実施例を、ＭＯＳ型光電変換装置に応用したものである。
【図４】光電変換セルが複数、２次元に配置された場合の光電変換装置の１例を示す図である。
【図５】従来のＭＯＳＦＥＴを用いた、インピーダンス変換を主な目的にしたソースフォロワーと呼ばれる回路である。
【図６】入力トランジスタにＭＯＳＦＥＴを用いた差動増幅器の従来例として、示したものである。
【発明の属する技術分野】
本発明はＭＯＳＦＥＴを用いた増幅などの信号処理を行う回路において、そのＭＯＳＦＥＴの発する１／Ｆノイズと呼ばれる低周波ノイズを効果的に低減するＭＯＳＦＥＴ駆動方法に関するものである。
【０００２】
【従来の技術】
図５は従来のＭＯＳＦＥＴを用いた、インピーダンス変換を主な目的にしたソースフォロワーと呼ばれる回路である。このソースフォロワーの出力端子（Ｖｏｕｔ）には入力トランジスタＭ１のゲート部分で発生する１／Ｆノイズが増幅されて現れる。
【０００３】
この１／Ｆノイズは本回路の信号処理帯域が低周波に偏っている場合、大きなノイズ源となり、Ｓ／Ｎが低下して問題となることが多い。
【０００４】
図６は、その入力トランジスタにＭＯＳＦＥＴを用いた差動増幅器の従来例として、示したもので、本増幅器の出力端子に現れるノイズの大半は入力トランジスタであるＭ１，Ｍ２によって決定される。したがって、この出力端子に現れる信号のＳ／Ｎ比を向上させるにはＭ１，Ｍ２のノイズを低減することが非常に重要であり、その低周波成分は図５と同様にＭ１，Ｍ２で発生する１／Ｆノイズが決定する。
【０００５】
【発明が解決しようとする課題】
このＭＯＳＦＥＴの１／Ｆノイズを低減する方法として、“Ｂｏｄｙ ｂｉａｓ Ｄｅｐｅｎｄｅｎｃｅ ｏｆ １／ｆ Ｎｏｉｓｅ ｉｎ ＮＭＯＳ Ｔｒａｎｓｉｓｔｏｒｓ ｆｒｏｍ Ｄｅｅｐ−Ｓｕｂｔｈｒｅｓｈｏｌｄ ｔｏ Ｓｔｒｏｎｇ Ｉｎｖｅｒｓｉｏｎ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＶＯＬ．４８ ＮＯ．５ ＭＡＹ ２００１）に紹介されている。この文献ではＭＯＳＦＥＴのｂｏｄｙ−ｓｏｕｒｃｅ接合電圧（Ｖｂｓ）を０．５Ｖに順バイアスにした場合、Ｖｂｓが０Ｖの場合に比較して、１／Ｆノイズが約１桁低下したと報告されている。
【０００６】
この効果を通常の信号処理回路に応用した場合、Ｖｂｓが０．５Ｖほども順バイアスしてしまうと、Ｂｏｄｙ−ｓｏｕｒｃｅ接合のリーク電流が無視できなくなる場合があるため、Ｖｂｓの設定にはかなり精度が必要になるという問題があった。また、ＭＯＳＦＥＴを作製する半導体プロセスの製造バラツキやＢｏｄｙ−ｓｏｕｒｃｅ接合の温度によって、同じＶｂｓを与えても該リーク電流は大きく変動してしまう問題もあった。
【０００７】
【課題を解決するための手段】
１／Ｆノイズを低減させようとしているＭＯＳＦＥＴに隣接して、そのバックゲートにバイアス電圧を与えるためのダイオードを配置して、その配置したダイオードをある電流値で定電流駆動する。該ダイオードのアノードーカソード間に発生する電圧で該バックゲートバイアスを与えることで、該１／ｆノイズを低減させるＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合のバイアス電圧を該ダイオードの接合面積と、該ダイオードを駆動する定電流値で制御する。配置したダイオードと該ＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合のダイオードは並列に接続されることになり、その接合面積比をＫｄとすると、該定電流駆動する電流値をＩ１とした時、該ＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ接合ダイオードに流れる電流ＩｄはＩｄ＝Ｉ１＊１／（１＋Ｋｄ）と表され、接合面積比Ｋｄと、電流Ｉ１で制御できることが判る。配置するダイオードを形成する接合を、該１／ｆノイズを低減するＭＯＳＦＥＴのＢｏｄｙ−ｓｏｕｒｃｅ間の接合と半導体製造プロセス的に等しくし、かつ隣接して配置することで半導体製造バラツキや接合温度変化に追従して該リーク電流Ｉｄを制御することが可能であり、またダイオードの電流に対するアノードーカソード間電圧（Ｖｄ）のコンダクタンス（ｇｍ）が小さいため、該Ｖｂｓの設定を直接電圧で設定する場合より容易になる。
【０００８】
【発明の実施の形態】
（実施例１）
図１は本発明にかかる第一の実施例で、ソースフォロワーである。
【０００９】
図で、Ｍ１は入力トランジスタ、Ｉ１はＭ１をバイアスする定電流源、Ｄ１はＭ１のバックゲートのバイアス電圧を設定するためのダイオード、Ｉ２はＤ１のバイアス電流を設定する電流源、Ｄ２はＭ１のＢｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合によるダイオード、１は電源、２は入力端子、３は出力端子である。
【００１０】
ダイオードＤ２の電流Ｉｄ２はＭ１のＢｏｄｙ−ｓｏｕｒｃｅ間電圧Ｖｂｓ，Ｄ２の接合面積Ａｓ２を用いて
Ｉｄ２＝Ａｓ２＊Ｉｓ＊｛ｅｘｐ（Ｖｂｓ／ｖｔ）−１｝
ｖｔ＝ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度，ｑは電子電荷）
Ｉｓは逆方向飽和電流密度と表される。
【００１１】
またＤ１のアノードーカソード間電圧（Ｖｄ１）は
Ｖｄ１＝ｖｔ＊ｌｎ［Ｉ２／（Ａｓ１＊Ｉｓ）］
Ｄ１，Ｄ２は隣接しているのでＩｓや接合温度はほぼ等しいと考えられ、ＶｂｓはＶｄ１に等しいので結局Ｉｄ２は
Ｉｄ２＝（Ａｓ２／Ａｓ１）＊Ｉ２
したがってＭ１のＶｇｓは電流Ｉ２と、Ｄ１、Ｄ２の接合面積比Ａｓ２／Ａｓ１で制御できることが判る。ダイオードＤ１の面積Ａｓ１をＤ２の面積Ａｓ２より充分大きくすることで入力ＭＯＳＦＥＴ Ｍ１の寄生ダイオードのリーク電流を無視できるレベルにまで小さくすることは容易である。
【００１２】
（実施例２）
図２は本発明に係る第２の実施例であり、差動増幅器の入力段を示したものである。図２において、Ｍ１，Ｍ２は入力ＮＭＯＳＦＥＴ，Ｍ３，Ｍ４は能動負荷となるＰＭＯＳＦＥＴ，Ｄ１，Ｄ２はそれぞれＭ１，Ｍ２のＢｏｄｙ−ｓｏｕｒｃｅ間の寄生ダイオード、Ｄ３はＭ１，Ｍ２のバックゲートにバイアスを与えるためのダイオード、Ｉ１はバイアス電流源、Ｉ２はＤ３のバイアス電流源、１は差動入力端子、２は出力端子、３は電源である。
【００１３】
実施例１と同様に、電流源Ｉ２の電流値とＤ１，Ｄ２とＤ３の接合面積比によってＭ１，Ｍ２の寄生ダイオードＤ１，Ｄ２のリーク電流を、動作上問題ないレベルまで設定することは容易に可能であり、またＤ１，Ｄ２を浅い順バイアスにすることでＭ１，Ｍ２の１／Ｆノイズを低減することができる。
【００１４】
（実施例３）
図３は図１，２で示した実施例を、ＭＯＳ型光電変換装置に応用したもので、１はフォトダイオード、２は増幅ＭＯＳトランジスタ、３は選択トランジスタ、４がリセットトランジスタ、５は２の増幅トランジスタにバイアス電流を供給する定電流源、６は１のフォトダイオードの電荷を２の増幅トランジスタの入力に転送する転送スイッチである。７は、２の増幅ＭＯＳトランジスタのバックゲートバイアス設定用のダイオード、８はダイオード７のバイアス電流源である。フォトダイオードで、入射光に応じて発生した信号電荷は２の増幅ＭＯＳトランジスタのゲート端子に附随する寄生容量によって電圧に変換され、３の選択トランジスタのゲート端子にＨＩレベルの信号が与えられると、その選択トランジスタはＯＮし、増幅トランジスタ２のゲートの信号電圧はソースフォロワーの回路構成となっている増幅トランジスタ２のソース端子から出力される。
【００１５】
この光電変換セルが複数、２次元に配置された場合の光電変換装置の１例を図４に示す。１００は光電変換セル、１０１はセンサーセルの選択信号線、１６は水平転送スイッチ、１４は水平転送用シフトレジスタであり、水平転送スイッチ１６を順次ＯＮさせる。１５は垂直シフトレジスタで、光電変換セルを選択し活性化させる前記１０１の信号線を駆動する。１７は出力アンプ、１８は出力端子、１０はノイズ除去回路である。
【００１６】
光電変換セル１００の構成は図３と同様で、各列の光電変換セル出力は垂直信号線８に接続され、垂直信号線にはさらに、光電変換セルで発生する、製造バラツキによる雑音を除去するための雑音除去回路１０が通常接続される。
【００１７】
１０のノイズ除去回路は、前記センサーがリセット状態の時の出力と、光入力に応じた信号の出力とを用いて、何らかの差分出力を得るものであることをここでは仮定する。
【００１８】
信号線１０１−１に印加されるパルスによって第一行のセンサーセルが選択され、センサーに入力された光信号に応じた信号（Ｖｓｉｇ）が前記垂直信号線８に出力される。出力された信号は水平転送スイッチ１６を駆動するパルスによって順次ＯＮすることで、水平信号線１９を介して、第一行目のセンサー出力信号は出力アンプ１７によって順次得られる。
【００１９】
出力アンプ１７の入力差動段では、図２の、第２の実施例のように、入力トランジスタのバックゲートがダイオードとバイアス電流源でバイアスされている。
【００２０】
以上のような構成とすることで、従来の光電変換装置において問題となっていた１／Ｆノイズの、主な発生源となるトランジスタを低ノイズ化することが可能になる。
【００２１】
【発明の効果】
以上示したように、ＭＯＳＦＥＴの１／Ｆノイズを低減するため、そのｂｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合を順バイアスにする際、問題となった半導体製造プロセスのバラツキ、接合温度の変化による、該ＭＯＳＦＥＴの該ＰＮ接合のリーク電流の制御性の悪化、該バイアス電圧設定の困難さが、本発明の駆動方法を取ることにより解決される。
【図面の簡単な説明】
【図１】本発明にかかる第一の実施例で、ソースフォロワーである。
【図２】本発明に係る第２の実施例であり、差動増幅器の入力段を示したものである。
【図３】図１，２で示した実施例を、ＭＯＳ型光電変換装置に応用したものである。
【図４】光電変換セルが複数、２次元に配置された場合の光電変換装置の１例を示す図である。
【図５】従来のＭＯＳＦＥＴを用いた、インピーダンス変換を主な目的にしたソースフォロワーと呼ばれる回路である。
【図６】入力トランジスタにＭＯＳＦＥＴを用いた差動増幅器の従来例として、示したものである。
Claims (6)
- 電界効果型トランジスタから生じる１／Ｆノイズを低減するため、
該トランジスタのＢｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合と同等の接合を持つダイオードと、該ダイオードにバイアス電流を与える電流源によって、該電界効果型トランジスタのバックゲートにバイアス電圧を印加することを特徴とするトランジスタ駆動方法。 - 請求項１において、該ダイオードと該電界効果型トランジスタを近接して配置することを特徴とするトランジスタ駆動方法。
- 請求項１における電流源を抵抗で置き換え、該トランジスタのバックゲートを駆動することを特徴とする。
- ペアとなる電界効果型トランジスタを入力トランジスタとして用いた差動増幅器において、該電界効果型トランジスタから生じる１／Ｆノイズを低減するため、
該トランジスタのＢｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合と同等の接合を持つダイオードと、該ダイオードにバイアス電流を与える電流源によって、該電界効果型トランジスタのバックゲートにバイアス電圧を印加することを特徴とするトランジスタ駆動方法。 - 請求項１、４において、該ダイオードのアノードを該トランジスタのバックゲートに、またカソードをソース端子に接続することを特徴とするトランジスタ駆動方法。
- 光信号を信号電荷に変換する光電変換素子と、該信号電荷を受け、信号電圧として増幅、出力するＭＯＳ型増幅トランジスタを用いた光電変換素子において、該増幅トランジスタの１／Ｆノイズを低減するため、該増幅トランジスタのＢｏｄｙ−ｓｏｕｒｃｅ間のＰＮ接合と同等の接合を持つダイオードと、該ダイオードにバイアス電流を与える電流源によって、該増幅トランジスタのバックゲートにバイアス電圧を印加することを特徴とするトランジスタ駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328365A JP2004165911A (ja) | 2002-11-12 | 2002-11-12 | トランジスタの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328365A JP2004165911A (ja) | 2002-11-12 | 2002-11-12 | トランジスタの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165911A true JP2004165911A (ja) | 2004-06-10 |
Family
ID=32806690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002328365A Withdrawn JP2004165911A (ja) | 2002-11-12 | 2002-11-12 | トランジスタの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165911A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006013299A (ja) * | 2004-06-29 | 2006-01-12 | Seiko Instruments Inc | Ｃｍｏｓイメージセンサ |
| US7847616B2 (en) | 2007-03-19 | 2010-12-07 | Fujitsu Limited | Inverter circuit and balanced input inverter circuit |
| WO2011115109A1 (ja) * | 2010-03-15 | 2011-09-22 | 独立行政法人産業技術総合研究所 | ソースフォロア増幅器 |
| JP2011217365A (ja) * | 2010-03-15 | 2011-10-27 | National Institute Of Advanced Industrial Science & Technology | ソースフォロア増幅器 |
| JP2011217364A (ja) * | 2010-03-15 | 2011-10-27 | National Institute Of Advanced Industrial Science & Technology | ソースフォロア増幅器 |
| US8729926B2 (en) | 2011-09-14 | 2014-05-20 | Kabushiki Kaisha Toshiba | Output signal circuit for use in a receiver |
| JP2016015520A (ja) * | 2010-02-12 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN110134978A (zh) * | 2018-02-02 | 2019-08-16 | 格芯公司 | 背栅调谐电路 |
-
2002
- 2002-11-12 JP JP2002328365A patent/JP2004165911A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555620B2 (ja) * | 2004-06-29 | 2010-10-06 | セイコーインスツル株式会社 | Ｃｍｏｓイメージセンサ |
| JP2006013299A (ja) * | 2004-06-29 | 2006-01-12 | Seiko Instruments Inc | Ｃｍｏｓイメージセンサ |
| US7847616B2 (en) | 2007-03-19 | 2010-12-07 | Fujitsu Limited | Inverter circuit and balanced input inverter circuit |
| US10535689B2 (en) | 2010-02-12 | 2020-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2016015520A (ja) * | 2010-02-12 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101924318B1 (ko) * | 2010-02-12 | 2018-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
| US10916573B2 (en) | 2010-02-12 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| WO2011115109A1 (ja) * | 2010-03-15 | 2011-09-22 | 独立行政法人産業技術総合研究所 | ソースフォロア増幅器 |
| JP2011217365A (ja) * | 2010-03-15 | 2011-10-27 | National Institute Of Advanced Industrial Science & Technology | ソースフォロア増幅器 |
| JP2011217364A (ja) * | 2010-03-15 | 2011-10-27 | National Institute Of Advanced Industrial Science & Technology | ソースフォロア増幅器 |
| US8729926B2 (en) | 2011-09-14 | 2014-05-20 | Kabushiki Kaisha Toshiba | Output signal circuit for use in a receiver |
| US10386406B1 (en) * | 2018-02-02 | 2019-08-20 | Globalfoundries Inc. | Back gate tuning circuits |
| CN110134978A (zh) * | 2018-02-02 | 2019-08-16 | 格芯公司 | 背栅调谐电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5834412B2 (ja) | 赤外線センサー及び赤外線アレイセンサー | |
| US8552357B2 (en) | Photoelectric conversion apparatus | |
| US20100164594A1 (en) | System and Method for Charge Integration | |
| US20090244341A1 (en) | Active pixel sensor (aps) readout structure with amplification | |
| JP5335318B2 (ja) | 光センサ、測定装置及びカメラシステム | |
| JP2004165911A (ja) | トランジスタの駆動方法 | |
| US7005626B2 (en) | Ultra low voltage CMOS image sensor architecture | |
| KR102093343B1 (ko) | 이미지 센서 및 이미지 센서를 구동하는 방법 | |
| US20130119240A1 (en) | Photoelectric conversion cell and array, reading method therefor, and circuit thereof | |
| US7969493B2 (en) | Matching free dynamic digital pixel sensor | |
| TWI381632B (zh) | 光感應器電路 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JPH01289381A (ja) | 増幅型固体撮像装置 | |
| JP3601053B2 (ja) | 固体撮像装置 | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| JP2000134505A (ja) | 固体撮像装置 | |
| US7858912B2 (en) | Ultra low voltage CMOS image sensor architecture | |
| TW200826508A (en) | Track and hold circuit | |
| JP3293699B2 (ja) | 増幅装置 | |
| US10574923B2 (en) | Image capturing device and driving method thereof | |
| US7190205B2 (en) | Variable resistance circuit | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP3558516B2 (ja) | アナログ信号増幅器およびそれを含んでなる固体撮像素子 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| KR100694463B1 (ko) | 보정회로 및 이를 구비한 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |