WO2011115109A1 - ソースフォロア増幅器 - Google Patents
ソースフォロア増幅器 Download PDFInfo
- Publication number
- WO2011115109A1 WO2011115109A1 PCT/JP2011/056048 JP2011056048W WO2011115109A1 WO 2011115109 A1 WO2011115109 A1 WO 2011115109A1 JP 2011056048 W JP2011056048 W JP 2011056048W WO 2011115109 A1 WO2011115109 A1 WO 2011115109A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- source
- input
- follower amplifier
- source follower
- node
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Definitions
- the present invention relates to a source follower amplifier.
- the source follower amplifier is basically composed of a transistor MN1 with a current source 101 as shown in FIG. 11, and is often used as a buffer amplifier for analog signals (see, for example, Non-Patent Document 1).
- the threshold voltage is designed to be high in order to prevent leakage current in the digital circuit section.
- the input voltage range of operating reliably The width is not less than (V t, MN1 + V DS, MN2 ) and not more than V DD .
- One solution is to use a transistor with a high withstand voltage, which is prepared for an input / output circuit, separately from the main body of the digital circuit, so that the V DD is increased.
- the high breakdown voltage transistor has a thick gate oxide film and the gate length cannot be shortened, the cutoff frequency is lowered.
- a method using a substrate bias in a bulk planar MOSFET can be considered. That is, as shown in FIG. 13, the threshold voltage is reduced by the substrate bias effect by the constant voltage source V ref5 . That is, as shown in FIG. 13, the substrate bias V B is input to the substrate node of MN1, the threshold voltage of MN1 is reduced, the lowest operable voltage (V th, MN1 + V DS, MN2 ) is lowered, and the input voltage range Is a way to enlarge.
- a source follower amplifier having a function of optimizing a threshold voltage of a source follower transistor by a substrate bias, and having means for keeping the threshold voltage constant regardless of an input potential.
- a source follower amplifier having means for maintaining a non-zero constant voltage between the substrate node and the output node of the input MOSFET regardless of the input potential.
- the above means includes a first switch element provided between the output node of the input MOSFET and the first reference voltage source, and a substrate node of the input MOSFET and the second reference voltage source.
- the threshold voltage of the source follower transistor can be kept constant regardless of the input voltage level, and an ideal source follower operation can be performed. Furthermore, by making MN1 a FinFET with two gates separated, it is possible to eliminate the current leaking from the source-side PN junction that is forward-biased, and it is possible to lengthen the usage time with respect to the circuit calibration time. . This is effective when an analog circuit and a digital circuit are formed on the same chip when the miniaturization of an element advances and a Fin-type FET is used.
- SW1, SW2 denotes a switch element, respectively
- C 1 represents the capacitance element.
- the first and second reference voltage sources V ref1 and V ref2 have a relationship of V ref1 ⁇ V ref2 .
- FIG. 2 shows a method of realizing SW1 and SW2 with N-channel MOSFETs MN3 and MN4. CLK goes high during calibration time and goes low during use time.
- C 1 is charged in the same manner as in the first embodiment, and during the usage time when CLK is at a low level, the charging voltage of C 1 is maintained.
- the charging voltage decreases by the threshold voltage V th, MN3 of MN3 and becomes (V ref1 ⁇ V ref2 ⁇ V th, MN3 ), which is different from the case of FIG. 1 using the ideal switch.
- the usage time is limited by the leakage current flowing through MN3 and MN4 in addition to the source PN junction of MN1.
- FIG. 3 An independent double gate Fin-type FET 708 in which two gates 703 and 704 are insulated from each other as shown in FIG. 10 is applied to MN1 of FIGS. 1 and 2 as MN1 ′. Then, it becomes possible to prevent the leakage current flowing from the substrate node of MN1 to the source side PN junction of MN1, greatly increasing the use time, lowering the frequency of CLK, and increasing the low power consumption. Further, by using MN3 as an independent double gate FinFET MN3 ′, leakage current from the substrate node of MN3 can be prevented. Although conceivable method of preventing discharge of C 1 by connecting to ground potential the substrate node of MN3, this method increases the limit on the charge voltage of C 1. According to the third embodiment, there is no such limitation.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことができるソースフォロア増幅器を提供すること。 入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器において、上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とするソースフォロア増幅器。
Description
本発明は、ソースフォロア増幅器に関するものである。
ソースフォロア増幅器は、図１１のような電流源１０１を伴うトランジスタＭＮ１で構成されるものを基本とするものであり、アナログ信号のバッファ増幅器として多用されている（例えば非特許文献１参照）。
アナログ回路をディジタル回路と同一のチップ上に作成することは、システムのコストを低減する利点がある。
しかしながら、同一集積回路チップ上にディジタル・アナログ両回路を集積する場合、アナログ回路設計に課せられる制約が多くなる。その一つが、電源電圧のスケーリングによって生ずる動作レンジの減少である。すなわち、ディジタル部分で素子寸法を縮小するのに伴い、電源電圧も低下させる必要が出てくるが、これを行うとき、閾値電圧の低減を行わなければ、アナログ回路の入力レンジが著しく制限される。
しかしながら、同一集積回路チップ上にディジタル・アナログ両回路を集積する場合、アナログ回路設計に課せられる制約が多くなる。その一つが、電源電圧のスケーリングによって生ずる動作レンジの減少である。すなわち、ディジタル部分で素子寸法を縮小するのに伴い、電源電圧も低下させる必要が出てくるが、これを行うとき、閾値電圧の低減を行わなければ、アナログ回路の入力レンジが著しく制限される。
この設計条件における矛盾は、特に、低消費電力型のシステムで顕著に現れる。
すなわち、低消費電力を指向する集積回路においては、ディジタル回路部での漏れ電流を防ぐために、閾値電圧を高く保つ設計がなされる。この時、図１１のソースフォロアを図１２のように全てＭＯＳＦＥＴで構成すると、ＭＮ１の閾値Ｖｔ，ＭＮ１とＭＮ２のソース・ドレイン電圧ＶＤＳ,ＭＮ２とおくとき、確実に動作する入力電圧レンジの幅は、(Vt,MN1+VDS,MN2)以上VDD以下となる。低消費電力ディジタル回路用の仕様を仮定して、ＶＤＤ＝１Ｖ, Ｖｔ,ＭＮ１＝０．４Ｖ, ＶＤＳ,ＭＮ２＝０．１５Ｖとおくと、この入力電圧レンジはわずか０．４５Ｖ（０．５５＜Ｖｉｎ＜１．０Ｖ）の範囲になってしまう。
すなわち、低消費電力を指向する集積回路においては、ディジタル回路部での漏れ電流を防ぐために、閾値電圧を高く保つ設計がなされる。この時、図１１のソースフォロアを図１２のように全てＭＯＳＦＥＴで構成すると、ＭＮ１の閾値Ｖｔ，ＭＮ１とＭＮ２のソース・ドレイン電圧ＶＤＳ,ＭＮ２とおくとき、確実に動作する入力電圧レンジの幅は、(Vt,MN1+VDS,MN2)以上VDD以下となる。低消費電力ディジタル回路用の仕様を仮定して、ＶＤＤ＝１Ｖ, Ｖｔ,ＭＮ１＝０．４Ｖ, ＶＤＳ,ＭＮ２＝０．１５Ｖとおくと、この入力電圧レンジはわずか０．４５Ｖ（０．５５＜Ｖｉｎ＜１．０Ｖ）の範囲になってしまう。
一つの解決方法としては、ディジタル回路本体とは別に、入出力回路用として準備された、耐圧の高いトランジスタを用いて、ＶＤＤを高くして動作させることである。しかし、高耐圧のトランジスタはゲート酸化膜が厚く、ゲート長を短くできないため、遮断周波数が下がってしまう。
また、アナログ部のみ閾値電圧を低くする方法も考えられるが、プロセスステップが増加する。この問題は、バルクプレーナＭＯＳＦＥＴが素子微細化に対応できなくなった場合に有効性が期待されるフィン型ＦＥＴにおいては、特に問題となる。すなわち、フィン型ＦＥＴにおいては、閾値電圧を変えるためにはゲート仕事関数を変える必要があり、これを同一基板上で行うには相当のプロセスコスト増大が見込まれるからである。
加えて、仮に閾値電圧の問題を解決しても、出力における信号振幅減少の問題は解決できない。この問題の解決のためには、回路構成にも工夫を凝らす必要がある。
この問題を解決する方法として、バルクプレーナＭＯＳＦＥＴにおいて、基板バイアスを利用する方法が考えられる。すなわち、図１３のように、定電圧源Ｖｒｅｆ５による基板バイアス効果により閾値電圧を低減する方法である。すなわち、図１３のように、ＭＮ１の基板ノードに基板バイアスＶＢを入力し、ＭＮ１の閾値電圧を低減し、動作可能な最低電圧（Ｖｔｈ,ＭＮ１＋ＶＤＳ,ＭＮ２）を下げ、入力電圧レンジを拡大する方法である。
しかし、図１３の回路構成では、入力電圧Ｖｉが高くなるに従い、出力電圧Ｖｏが高くなる。すると、ＶＢＳ＝ＶＢ－ＶＯが小さくなり、結局Ｖｉが増加するに従って実効的なＶｔｈは高くなり、ソースフォロア全体の入出力伝達関数の傾きは低下する。
すなわち、図１４に破線で示すような理想的な入出力とはならず、実線で示すような伝達関数となる。これは、ソースフォロアとしての機能を著しく低下させるものであり、バルクＭＯＳＦＥＴでもＦｉｎ型ＦＥＴでも同様に生ずる問題である。
またソースフォロアの特性改善を、浮遊電池をつかって行うものも提案されている（特許文献１参照）が、入出力特性の直線性を改善するものであって、しきい値電圧を調整するものではない。
すなわち、図１４に破線で示すような理想的な入出力とはならず、実線で示すような伝達関数となる。これは、ソースフォロアとしての機能を著しく低下させるものであり、バルクＭＯＳＦＥＴでもＦｉｎ型ＦＥＴでも同様に生ずる問題である。
またソースフォロアの特性改善を、浮遊電池をつかって行うものも提案されている（特許文献１参照）が、入出力特性の直線性を改善するものであって、しきい値電圧を調整するものではない。
P.E. Allen, D.R. Holberg 「CMOS Analog Circuit Design」Oxford University Press(1987),P. 302
したがって、本発明が解決しようとする課題は、入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことができるソースフォロア増幅器を提供することである。
上記課題は次のような手段により解決される。
（１）ソースフォロアトランジスタの閾値電圧が基板バイアスによって最適化される機能を有するソースフォロア増幅器であって、入力電位に関わらず、閾値電圧を一定に保つ手段を有するソースフォロア増幅器。
（２）入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
（３）上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする（２）に記載のソースフォロア増幅器。
（４）上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする（３）に記載のソースフォロア増幅器。
（５）上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする（３）又は（４）に記載のソースフォロア増幅器。
（６）上記手段は、入力ＭＯＳＦＥＴの出力ノードと基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ＭＯＳＦＥＴの出力ノードに接続され第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする（２）に記載のソースフォロア増幅器。
（７）上記第２の電流源が担う機能は、第２の電流源を実装せずに、ソースフォロア入力ＭＯＳＦＥＴを駆動するための電流と上記第１の電流源を流れる電流の合計値を持つ、第３の電流源によって実現される（６）に記載のソースフォロア増幅器。
（８）上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする（２）ないし（７）のいずれかに記載のソースフォロア増幅器。
（９）入力ＭＯＳＦＥＴの基板ノードと入力との間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
（１０）上記手段は、入力ＭＯＳＦＥＴの基板ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの入力と第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと入力との間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする（９）に記載のソースフォロア増幅器。
（１１）上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする（１０）に記載のソースフォロア増幅器。
（１２）上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする（１０）又は（１１）に記載のソースフォロア増幅器。
（１３）上記の手段は、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ノードに接続された第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする（９）に記載のソースフォロア増幅器。
（１４）上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする（９）ないし（１３）のいずれかに記載のソースフォロア増幅器。
（１）ソースフォロアトランジスタの閾値電圧が基板バイアスによって最適化される機能を有するソースフォロア増幅器であって、入力電位に関わらず、閾値電圧を一定に保つ手段を有するソースフォロア増幅器。
（２）入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
（３）上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする（２）に記載のソースフォロア増幅器。
（４）上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする（３）に記載のソースフォロア増幅器。
（５）上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする（３）又は（４）に記載のソースフォロア増幅器。
（６）上記手段は、入力ＭＯＳＦＥＴの出力ノードと基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ＭＯＳＦＥＴの出力ノードに接続され第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする（２）に記載のソースフォロア増幅器。
（７）上記第２の電流源が担う機能は、第２の電流源を実装せずに、ソースフォロア入力ＭＯＳＦＥＴを駆動するための電流と上記第１の電流源を流れる電流の合計値を持つ、第３の電流源によって実現される（６）に記載のソースフォロア増幅器。
（８）上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする（２）ないし（７）のいずれかに記載のソースフォロア増幅器。
（９）入力ＭＯＳＦＥＴの基板ノードと入力との間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
（１０）上記手段は、入力ＭＯＳＦＥＴの基板ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの入力と第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと入力との間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする（９）に記載のソースフォロア増幅器。
（１１）上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする（１０）に記載のソースフォロア増幅器。
（１２）上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする（１０）又は（１１）に記載のソースフォロア増幅器。
（１３）上記の手段は、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ノードに接続された第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする（９）に記載のソースフォロア増幅器。
（１４）上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする（９）ないし（１３）のいずれかに記載のソースフォロア増幅器。
本発明によれば、入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことが可能となり、理想的なソースフォロア動作を行うことが可能となる。
さらに、ＭＮ１を２つのゲートが切り離されたＦｉｎＦＥＴとすることにより、順バイアスとなるソース側のＰＮ接合から漏れる電流をなくすことができ、回路の校正時間に対する使用時間を長くすることが可能となる。これは、素子の微細化が進みＦｉｎ型ＦＥＴが使用される場合に、アナログ回路とディジタル回路を同一チップ上に形成する際に有効性を発揮する。
さらに、ＭＮ１を２つのゲートが切り離されたＦｉｎＦＥＴとすることにより、順バイアスとなるソース側のＰＮ接合から漏れる電流をなくすことができ、回路の校正時間に対する使用時間を長くすることが可能となる。これは、素子の微細化が進みＦｉｎ型ＦＥＴが使用される場合に、アナログ回路とディジタル回路を同一チップ上に形成する際に有効性を発揮する。
以下第１ないし第４の実施形態を引用して本発明に係る、入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器を詳細に説明する。
（第１の実施形態）
上記手段に関し、最も基本的な回路構成を図１に示す。
ここで、ＳＷ１、ＳＷ２はそれぞれスイッチ素子であり、Ｃ１は容量素子を示す。第１、２の参照電圧源Ｖｒｅｆ１、Ｖｒｅｆ２は、Ｖｒｅｆ１＜Ｖｒｅｆ２の関係にある。
上記手段に関し、最も基本的な回路構成を図１に示す。
ここで、ＳＷ１、ＳＷ２はそれぞれスイッチ素子であり、Ｃ１は容量素子を示す。第１、２の参照電圧源Ｖｒｅｆ１、Ｖｒｅｆ２は、Ｖｒｅｆ１＜Ｖｒｅｆ２の関係にある。
図１の回路を動作させる場合は、まず、校正時間にＳＷ１、ＳＷ２を短絡し、Ｃ１を電圧（Ｖｒｅｆ１－Ｖｒｅｆ２）に充電する。
充電終了後、ＳＷ１、ＳＷ２を開放すると、この充電電圧が保持されたまま、ソースフォロア動作が可能となり、図１４の理想特性を実現する。
ただし、使用時間は、電圧（Ｖｒｅｆ１－Ｖｒｅｆ２）がソース側のＰＮ接合を流れる漏れ電流によってＣ１を放電する時定数によって決定するため、適当な周期で校正を繰り返す必要がある。
充電終了後、ＳＷ１、ＳＷ２を開放すると、この充電電圧が保持されたまま、ソースフォロア動作が可能となり、図１４の理想特性を実現する。
ただし、使用時間は、電圧（Ｖｒｅｆ１－Ｖｒｅｆ２）がソース側のＰＮ接合を流れる漏れ電流によってＣ１を放電する時定数によって決定するため、適当な周期で校正を繰り返す必要がある。
（第２の実施形態）
第１の実施形態を、さらに実際的な集積回路で実現する方法を第２の実施形態に示す。
図２にＳＷ１、ＳＷ２をＮチャンネルＭＯＳＦＥＴ ＭＮ３、ＭＮ４で実現する方法を示す。ＣＬＫは、校正時間中にハイレベルとなり、使用時間中にローレベルとなる。
第１の実施形態を、さらに実際的な集積回路で実現する方法を第２の実施形態に示す。
図２にＳＷ１、ＳＷ２をＮチャンネルＭＯＳＦＥＴ ＭＮ３、ＭＮ４で実現する方法を示す。ＣＬＫは、校正時間中にハイレベルとなり、使用時間中にローレベルとなる。
校正時間中は、Ｃ１は第１の実施形態と同様に充電がなされ、ＣＬＫがローレベルとなる使用時間中は、Ｃ１の充電電圧は保持される。ここで、充電電圧は、ＭＮ３の閾値電圧Ｖｔｈ，ＭＮ３だけ低下し、（Ｖｒｅｆ１－Ｖｒｅｆ２－Ｖｔｈ，ＭＮ３）となることが、理想スイッチを用いた図１の場合と異なる。
また、使用時間は、ＭＮ１のソースＰＮ接合のほかに、ＭＮ３及びＭＮ４を流れる漏れ電流によって制限を受ける。
また、使用時間は、ＭＮ１のソースＰＮ接合のほかに、ＭＮ３及びＭＮ４を流れる漏れ電流によって制限を受ける。
（第３の実施形態）
これら漏れ電流による使用時間の制限を緩和する方法を第３の実施形態に示す。
図３に示すように、図１、図２のＭＮ１に、図１０に示すような、２つのゲート７０３、７０４が互いに絶縁された独立ダブルゲートＦｉｎ型ＦＥＴ７０８をＭＮ１’として適用する。そうすると、ＭＮ１の基板ノードから同ＭＮ１のソース側ＰＮ接合を流れていた漏れ電流を防ぐことが可能となり、使用時間を大幅に増やし、ＣＬＫの周波数を下げ、より低消費電力性が増大する。さらに、ＭＮ３も同様に独立ダブルゲートＦｉｎＦＥＴ ＭＮ３’とすることにより、ＭＮ３の基板ノードからの漏れ電流を防ぐことができる。なお、ＭＮ３の基板ノードを接地電位に接続することによりＣ１の放電を防ぐ方法も考えられるが、この方法は、Ｃ１の充電電圧に制限を大きくする。第３の実施形態によれば、このような制限は受けない。
これら漏れ電流による使用時間の制限を緩和する方法を第３の実施形態に示す。
図３に示すように、図１、図２のＭＮ１に、図１０に示すような、２つのゲート７０３、７０４が互いに絶縁された独立ダブルゲートＦｉｎ型ＦＥＴ７０８をＭＮ１’として適用する。そうすると、ＭＮ１の基板ノードから同ＭＮ１のソース側ＰＮ接合を流れていた漏れ電流を防ぐことが可能となり、使用時間を大幅に増やし、ＣＬＫの周波数を下げ、より低消費電力性が増大する。さらに、ＭＮ３も同様に独立ダブルゲートＦｉｎＦＥＴ ＭＮ３’とすることにより、ＭＮ３の基板ノードからの漏れ電流を防ぐことができる。なお、ＭＮ３の基板ノードを接地電位に接続することによりＣ１の放電を防ぐ方法も考えられるが、この方法は、Ｃ１の充電電圧に制限を大きくする。第３の実施形態によれば、このような制限は受けない。
（第４の実施形態）
本実施形態では、入力トランジスタの基板ノードと出力ノードの間の電圧を一定に保つための別法が開示される。
図４は、入力トランジスタの基板ノードと出力ノードの間に抵抗９０１、ないし抵抗として動作するトランジスタなどを設け、両ノード間の電圧を一定に保つ回路構成である。基板ノードには、第１の電流源９０２を接続して電流を供給し、低ノードには、電流源９０２と同一の大きさで極性の異なる第２の電流源９０３を接続して、供給された電流を回収する。このような回路網を設けることによって、他の部位に影響を与えることなく、基板ノードと出力ノードの間の電圧を一定に保つことが可能となる。
本実施形態では、入力トランジスタの基板ノードと出力ノードの間の電圧を一定に保つための別法が開示される。
図４は、入力トランジスタの基板ノードと出力ノードの間に抵抗９０１、ないし抵抗として動作するトランジスタなどを設け、両ノード間の電圧を一定に保つ回路構成である。基板ノードには、第１の電流源９０２を接続して電流を供給し、低ノードには、電流源９０２と同一の大きさで極性の異なる第２の電流源９０３を接続して、供給された電流を回収する。このような回路網を設けることによって、他の部位に影響を与えることなく、基板ノードと出力ノードの間の電圧を一定に保つことが可能となる。
（第５の実施形態）
本実施形態では、第４の実施形態で３つ必要であった電流源１０１、９０２、９０３を２つで実現する方法が開示される。
図５では、図４の電流源１０１と９０３が第３の電流源１００１にまとめられている。ここで、１００１は、電流源１０１と９０２を流れる電流の合計値を流すように設計される。このような回路網を設けることによって、電流源２つによって、他の部位に影響を与えることなく、基板ノードと出力ノードの間の電位を一定に保つことが可能となる。
なお、電流源９０２、９０３、１００１は、最も簡単には、一定電圧でゲートバイアスされたトランジスタによって実現可能である。
本実施形態では、第４の実施形態で３つ必要であった電流源１０１、９０２、９０３を２つで実現する方法が開示される。
図５では、図４の電流源１０１と９０３が第３の電流源１００１にまとめられている。ここで、１００１は、電流源１０１と９０２を流れる電流の合計値を流すように設計される。このような回路網を設けることによって、電流源２つによって、他の部位に影響を与えることなく、基板ノードと出力ノードの間の電位を一定に保つことが可能となる。
なお、電流源９０２、９０３、１００１は、最も簡単には、一定電圧でゲートバイアスされたトランジスタによって実現可能である。
次に第６ないし第９の実施形態を引用して本発明に係る、入力ＭＯＳＦＥＴの基板ノードと入力との間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器を詳細に説明する。
（第６の実施形態）
上記手段に関し、最も基本的な回路構成を図６に示す。
ここで、ＳＷ３、ＳＷ４はそれぞれスイッチ素子であり、Ｃ２は容量素子を示す。第３、４の参照電圧源Ｖｒｅｆ３、Ｖｒｅｆ４は、Ｖｒｅｆ３＜Ｖｒｅｆ４の関係にある。
上記手段に関し、最も基本的な回路構成を図６に示す。
ここで、ＳＷ３、ＳＷ４はそれぞれスイッチ素子であり、Ｃ２は容量素子を示す。第３、４の参照電圧源Ｖｒｅｆ３、Ｖｒｅｆ４は、Ｖｒｅｆ３＜Ｖｒｅｆ４の関係にある。
図６の回路を動作させる場合は、まず、校正時間にＳＷ３、ＳＷ４を短絡し、Ｃ２を電圧（Ｖｒｅｆ３－Ｖｒｅｆ４）に充電する。
充電終了後、ＳＷ３、ＳＷ４を開放すると、この充電電圧が保持されたまま、ソースフォロア動作が可能となる。ここで、理想的なソースフォロアでは、ＶＯはＶｉに比例するため、図６の回路構成のように、ＭＮ１の基板ノード電圧ＶＢをＶｉ＋（Ｖｒｅｆ３－Ｖｒｅｆ４）に常に保つことによっても、図１４に示す理想的な特性を実現可能となる。
充電終了後、ＳＷ３、ＳＷ４を開放すると、この充電電圧が保持されたまま、ソースフォロア動作が可能となる。ここで、理想的なソースフォロアでは、ＶＯはＶｉに比例するため、図６の回路構成のように、ＭＮ１の基板ノード電圧ＶＢをＶｉ＋（Ｖｒｅｆ３－Ｖｒｅｆ４）に常に保つことによっても、図１４に示す理想的な特性を実現可能となる。
ただし、使用時間は、電圧（Ｖｒｅｆ３－Ｖｒｅｆ４）がＭＮ１のソース側のＰＮ接合を流れる漏れ電流によってＣ２を放電する時定数によって決定するため、適当な周期で校正を繰り返す必要がある。
（第７の実施形態）
第６の実施形態を、さらに実際的な集積回路で実現する方法を第７の実施形態に示す。
図７に、ＳＷ３、ＳＷ４をＮチャンネルＭＯＳＦＥＴ ＭＮ５、ＭＮ６で実現する方法を示す。ＣＬＫは、校正時間中にハイレベルとなり、使用時間中にローレベルとなる。
第６の実施形態を、さらに実際的な集積回路で実現する方法を第７の実施形態に示す。
図７に、ＳＷ３、ＳＷ４をＮチャンネルＭＯＳＦＥＴ ＭＮ５、ＭＮ６で実現する方法を示す。ＣＬＫは、校正時間中にハイレベルとなり、使用時間中にローレベルとなる。
校正時間中は、Ｃ２は第６の実施形態と同様に充電がなされ、ＣＬＫがローレベルとなる使用時間中は、Ｃ２の充電電圧は保持される。ここで、充電電圧は、ＭＮ５の閾値電圧Ｖｔｈ，ＭＮ５だけ低下し、（Ｖｒｅｆ３－Ｖｒｅｆ４－Ｖｔｈ，ＭＮ５）となることが、理想スイッチを用いた図６の場合と異なる。
また、使用時間は、ＭＮ１のソースＰＮ接合のほかに、ＭＮ５及びＭＮ６を流れる漏れ電流によって制限を受ける。
また、使用時間は、ＭＮ１のソースＰＮ接合のほかに、ＭＮ５及びＭＮ６を流れる漏れ電流によって制限を受ける。
（第８の実施形態）
これら漏れ電流による使用時間の制限を緩和する方法を第８の実施形態に示す。
図８に示すように、図６、図７のＭＮ１に、図１０に示すような、２つのゲート７０３、７０４が互いに絶縁された独立ダブルゲートＦｉｎ型ＦＥＴ７０８をＭＮ１’として適用する。そうすると、ＭＮ１の基板ノードから同ＭＮ１のソース側ＰＮ接合を流れていた漏れ電流を防ぐことが可能となり、使用時間を大幅に増やし、ＣＬＫの周波数を下げ、より低消費電力性が増大する。さらに、ＭＮ５も同様に独立ダブルゲートＦｉｎＦＥＴ ＭＮ５’とすることにより、ＭＮ５の基板ノードからの漏れ電流を防ぐことができる。
なお、ＭＮ５の基板ノードを接地電位に接続することによりＣ２の放電を防ぐ方法も考えられるが、この方法は、Ｃ２の充電電圧に対する制限を大きくする。第３の実施形態によれば、このような制限は受けない。
これら漏れ電流による使用時間の制限を緩和する方法を第８の実施形態に示す。
図８に示すように、図６、図７のＭＮ１に、図１０に示すような、２つのゲート７０３、７０４が互いに絶縁された独立ダブルゲートＦｉｎ型ＦＥＴ７０８をＭＮ１’として適用する。そうすると、ＭＮ１の基板ノードから同ＭＮ１のソース側ＰＮ接合を流れていた漏れ電流を防ぐことが可能となり、使用時間を大幅に増やし、ＣＬＫの周波数を下げ、より低消費電力性が増大する。さらに、ＭＮ５も同様に独立ダブルゲートＦｉｎＦＥＴ ＭＮ５’とすることにより、ＭＮ５の基板ノードからの漏れ電流を防ぐことができる。
なお、ＭＮ５の基板ノードを接地電位に接続することによりＣ２の放電を防ぐ方法も考えられるが、この方法は、Ｃ２の充電電圧に対する制限を大きくする。第３の実施形態によれば、このような制限は受けない。
（第９の実施形態）
本実施形態では、入力トランジスタの基板ノードと入力ノードの間の電圧を一定に保つための別法が開示される。
図９は、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間に接続された抵抗として動作する素子９０１と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源９０２、並びに入力ノードに接続された第１の電流源とは同一の強さで極性の異なる第２の電流源９０３によって、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間を一定電圧に保つ回路構成である。このような回路網を設けることによって、他の部位に影響を与えることなく、基板ノードと入力ノードの間の電圧を一定に保つことが可能となる。
本実施形態では、入力トランジスタの基板ノードと入力ノードの間の電圧を一定に保つための別法が開示される。
図９は、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間に接続された抵抗として動作する素子９０１と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源９０２、並びに入力ノードに接続された第１の電流源とは同一の強さで極性の異なる第２の電流源９０３によって、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間を一定電圧に保つ回路構成である。このような回路網を設けることによって、他の部位に影響を与えることなく、基板ノードと入力ノードの間の電圧を一定に保つことが可能となる。
（その他の実施形態）
なお、図１０に示す独立ダブルゲートＦｉｎ型ＦＥＴは、ＳＯＩ基板を用いて作製することを仮定しているが、バルク基板を用いても作製可能であることは、当業者には理解される。
また、図１ないし図９の回路構成は、ＰチャンネルＦＥＴを用いて電圧の極性を反転することによって同様に実現可能であることは、当業者にとって自明である。
なお、図１０に示す独立ダブルゲートＦｉｎ型ＦＥＴは、ＳＯＩ基板を用いて作製することを仮定しているが、バルク基板を用いても作製可能であることは、当業者には理解される。
また、図１ないし図９の回路構成は、ＰチャンネルＦＥＴを用いて電圧の極性を反転することによって同様に実現可能であることは、当業者にとって自明である。
Ｖｒｅｆ１とＶｒｅｆ２の組み合わせは、ＭＮ１、ＭＮ１’の閾値電圧をどれだけ下げるかによって決定されるが、Ｖｒｅｆ１をＶＤＤ、Ｖｒｅｆ２をＶＳＳと一致させることによって、回路構成上最も簡単に実現が可能となる。
（容量素子の実現方法と特性）
容量素子の大きさについては、クロックＣＬＫ１周期中に可能な使用時間と、様々な漏れ電流の大きさによって決定することは前述のとおりであるが、ＭＮ１すなわちバルクＭＯＳＦＥＴではなく、ＭＮ１’すなわち独立ダブルゲートＦｉｎ型ＦＥＴを用いることによって、Ｃ１をある程度大きく作っても過渡応答性を高めることができる。すなわち、動作時にＶＯから見える容量値は、ＭＮ１’の第２ゲートが決定しており、これは、バルクＭＯＳＦＥＴの基板ノードに寄生する容量よりも大幅に低減されるからである。
容量素子の大きさについては、クロックＣＬＫ１周期中に可能な使用時間と、様々な漏れ電流の大きさによって決定することは前述のとおりであるが、ＭＮ１すなわちバルクＭＯＳＦＥＴではなく、ＭＮ１’すなわち独立ダブルゲートＦｉｎ型ＦＥＴを用いることによって、Ｃ１をある程度大きく作っても過渡応答性を高めることができる。すなわち、動作時にＶＯから見える容量値は、ＭＮ１’の第２ゲートが決定しており、これは、バルクＭＯＳＦＥＴの基板ノードに寄生する容量よりも大幅に低減されるからである。
１０１ ソースフォロア増幅器を構成する電流源
７０１ 独立ダブルゲートＦｉｎ型ＦＥＴ
７０２ Ｎチャンネル独立ダブルゲートＦｉｎ型ＦＥＴの回路記号
７０３ 第１のゲート電極
７０４ 第２のゲート電極
７０５ 第１のゲートを構成する絶縁膜
７０６ 第２のゲートを構成する絶縁膜
７０７ チャンネルを構成する半導体薄板
７０８ ソース・ドレイン電極
７０９ 埋め込み酸化膜
７１０ シリコン基板
７１１ Ｐチャンネル独立ダブルゲートＦｉｎ型ＦＥＴ
９０１ 抵抗素子
９０２ 第１の電流源
９０３ 第１の電流源と同じ強さを持つ第２の電流源
１００１ 電流源１０１と９０２の合計値を持つ第３の電流源
Ｖｉ 入力電圧
ＶＯ 出力電圧
Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ５ 一定の参照電圧源
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４ ＮチャンネルＭＯＳＦＥＴ
ＭＮ１’、ＭＮ２’、ＭＮ３’、ＭＮ４’ ＮチャンネルＦｉｎ型ＦＥＴ
ＳＷ１、ＳＷ２ スイッチ素子
Ｃ１ 容量素子
ＣＬＫ クロック信号
ＶＤＤ、ＶＳＳ 高電圧源、低電圧源
７０１ 独立ダブルゲートＦｉｎ型ＦＥＴ
７０２ Ｎチャンネル独立ダブルゲートＦｉｎ型ＦＥＴの回路記号
７０３ 第１のゲート電極
７０４ 第２のゲート電極
７０５ 第１のゲートを構成する絶縁膜
７０６ 第２のゲートを構成する絶縁膜
７０７ チャンネルを構成する半導体薄板
７０８ ソース・ドレイン電極
７０９ 埋め込み酸化膜
７１０ シリコン基板
７１１ Ｐチャンネル独立ダブルゲートＦｉｎ型ＦＥＴ
９０１ 抵抗素子
９０２ 第１の電流源
９０３ 第１の電流源と同じ強さを持つ第２の電流源
１００１ 電流源１０１と９０２の合計値を持つ第３の電流源
Ｖｉ 入力電圧
ＶＯ 出力電圧
Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ５ 一定の参照電圧源
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４ ＮチャンネルＭＯＳＦＥＴ
ＭＮ１’、ＭＮ２’、ＭＮ３’、ＭＮ４’ ＮチャンネルＦｉｎ型ＦＥＴ
ＳＷ１、ＳＷ２ スイッチ素子
Ｃ１ 容量素子
ＣＬＫ クロック信号
ＶＤＤ、ＶＳＳ 高電圧源、低電圧源
Claims (14)
- ソースフォロアトランジスタの閾値電圧が基板バイアスによって最適化される機能を有するソースフォロア増幅器であって、入力電位に関わらず、閾値電圧を一定に保つ手段を有するソースフォロア増幅器。
- 入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
- 上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする請求項２に記載のソースフォロア増幅器。
- 上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする請求項３に記載のソースフォロア増幅器。
- 上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする請求項３又は４に記載のソースフォロア増幅器。
- 上記手段は、入力ＭＯＳＦＥＴの出力ノードと基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ＭＯＳＦＥＴの出力ノードに接続され第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする請求項２に記載のソースフォロア増幅器。
- 上記第２の電流源が担う機能は、第２の電流源を実装せずに、ソースフォロア入力ＭＯＳＦＥＴを駆動するための電流と上記第１の電流源を流れる電流の合計値を持つ、第３の電流源によって実現される請求項６に記載のソースフォロア増幅器。
- 上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする請求項２ないし請求項７のいずれか１項に記載のソースフォロア増幅器。
- 入力ＭＯＳＦＥＴの基板ノードと入力との間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器。
- 上記手段は、入力ＭＯＳＦＥＴの基板ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの入力と第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと入力との間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とする請求項９に記載のソースフォロア増幅器。
- 上記第１及び第２のスイッチ素子を短絡する校正時間と、上記第１及び第２のスイッチ素子を開放する使用時間を交互に周期的に動作させることを特徴とする請求項１０に記載のソースフォロア増幅器。
- 上記第１の参照電圧源を低電圧源、上記第２の参照電圧源を高電圧源としたことを特徴とする請求項１０又は１１に記載のソースフォロア増幅器。
- 上記の手段は、入力ノードと入力ＭＯＳＦＥＴの基板ノードの間に接続された抵抗として動作する素子と、入力ＭＯＳＦＥＴの基板ノードに接続された第１の電流源、並びに入力ノードに接続された第１の電流源とは同一の強さで極性の異なる第２の電流源によって構成される回路であることを特徴とする請求項９に記載のソースフォロア増幅器。
- 上記入力ＭＯＳＦＥＴは、２つのゲートが互いに絶縁されたＦｉｎ型ＦＥＴで構成したことを特徴とする請求項９ないし請求項１３のいずれか１項に記載のソースフォロア増幅器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010056866 | 2010-03-15 | ||
| JP2010-056867 | 2010-03-15 | ||
| JP2010-056866 | 2010-03-15 | ||
| JP2010056867 | 2010-03-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2011115109A1 true WO2011115109A1 (ja) | 2011-09-22 |
Family
ID=44649193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2011/056048 WO2011115109A1 (ja) | 2010-03-15 | 2011-03-15 | ソースフォロア増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2011115109A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191170A (ja) * | 1992-01-13 | 1993-07-30 | Nippon Telegr & Teleph Corp <Ntt> | ソースフォロワ回路 |
| JP2002057537A (ja) * | 2000-07-17 | 2002-02-22 | Ind Technol Res Inst | 補償Ｖｇｓを具えたソースフォロワ |
| JP2004165911A (ja) * | 2002-11-12 | 2004-06-10 | Canon Inc | トランジスタの駆動方法 |
| JP2009005187A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | トランジスタスイッチ回路、サンプルホールド回路 |
-
2011
- 2011-03-15 WO PCT/JP2011/056048 patent/WO2011115109A1/ja active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191170A (ja) * | 1992-01-13 | 1993-07-30 | Nippon Telegr & Teleph Corp <Ntt> | ソースフォロワ回路 |
| JP2002057537A (ja) * | 2000-07-17 | 2002-02-22 | Ind Technol Res Inst | 補償Ｖｇｓを具えたソースフォロワ |
| JP2004165911A (ja) * | 2002-11-12 | 2004-06-10 | Canon Inc | トランジスタの駆動方法 |
| JP2009005187A (ja) * | 2007-06-22 | 2009-01-08 | Toshiba Corp | トランジスタスイッチ回路、サンプルホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10897246B2 (en) | Radio frequency switching circuitry with reduced switching time | |
| US7292172B2 (en) | Current driven D/A converter and its bias circuit | |
| US20080315246A1 (en) | Transistor switch circuit and sample-and-hold circuit | |
| JP2005006072A (ja) | 高周波スイッチ装置および半導体装置 | |
| CN108989951B (zh) | 用于扬声器电流感测的地开关 | |
| US8823425B2 (en) | Output driving circuit and transistor output circuit | |
| JP2002524957A (ja) | 定ゲートドライブｍｏｓアナログスイッチ | |
| US8228111B2 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
| US20180328966A1 (en) | Voltage monitor | |
| US8076966B2 (en) | Analog switch circuit for wide frequency band | |
| JP2012004627A (ja) | カレントミラー回路 | |
| JP5582474B2 (ja) | ソースフォロア増幅器 | |
| JP5582475B2 (ja) | ソースフォロア増幅器 | |
| WO2011115109A1 (ja) | ソースフォロア増幅器 | |
| CN108270444B (zh) | 采样网络电路及采样芯片 | |
| US20110303988A1 (en) | Semiconductor device and level shift circuit using the same | |
| US8836027B2 (en) | Switch circuit using LDMOS element | |
| US9166047B2 (en) | Switch circuit using LDMOS device | |
| JP4538016B2 (ja) | 高周波スイッチ装置および半導体装置 | |
| JP5671916B2 (ja) | シフトレジスタ | |
| CN116339430B (zh) | 一种可耐极低负压的浮动衬底电压电路 | |
| US11689200B2 (en) | Sampling switch circuits | |
| JP2012074995A (ja) | スイッチ回路 | |
| US7545297B2 (en) | Digital-to-analog converter using dual-gate transistors | |
| JP2007288554A (ja) | スイッチトキャパシタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11756294 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11756294 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |