JP5335318B2 - 光センサ、測定装置及びカメラシステム - Google Patents

Description

本発明は、光信号を電気信号に変換してフォトトランジスタで増幅する光センサ及びそれを用いた測定装置及びカメラシステムに関するものである。

デジタル一眼レフカメラ等に用いられる測光用の光センサ（以下ＡＥセンサ）は、低輝度から高輝度まで対応する広いダイナミックレンジ性能と、入射光の変化に追従する応答性を有する必要がある。ダイナミックレンジについては、発生する信号が小さい低輝度時において測光精度を高めるために光電流をフォトトランジスタで増幅する光センサが用いられている。

こうした光センサでは、高輝度時において消費電流の増加が問題となる。そこで、光センサの消費電流を一定に制限する方法が用いられている（以下、電流リミット）。例えば、特許文献１に記載の光電変換装置では、光電変換要素から出力された信号量に基づいて過剰電荷掃出部を制御する方式が用いられている。

一方、入射光に対する応答性については、例えば、特許文献２に記載されているようにフォトトランジスタのベース電位を変動させずに、エミッタ電位のみを変動させる方式が用いられている。さらに特許文献２の図５には、電流リミットを行う回路構成が開示されている。
特開２０００−２４４００４号公報 特開２０００−７７６４４号公報

特許文献１の図１の光電変換装置では、フォトトランジスタで増幅した電流がリミット電流を超えると、電流検出用ＭＯＳＦＥＴによって電荷排出用ＭＯＳＦＥＴのゲート電位が急上昇する。そして、電荷排出用ＭＯＳＦＥＴがオンすることで、フォトトランジスタのベースから過剰な光電流を排出する。

つまり、フォトトランジスタのベース電流が変化すると、電流検出用ＭＯＳＦＥＴのドレイン電圧が変化し、電荷排出用ＭＯＳＦＥＴのドレイン電流が変化する。そして、フォトトランジスタのベース電流が変化して、フォトトランジスタのベース電位が変化するというフィードバックが形成されている。

この構成において、電荷排出用ＭＯＳＦＥＴはソース接地構成でフォトトランジスタのベースを制御するため、一度オンするとフィードバックでゲート電位が変化するまで過剰に光電流を排出し続ける。電荷排出用ＭＯＳＦＥＴがオフする場合も同様である。このフィードバックの位相遅延による安定性の低下は、電荷排出用ＭＯＳＦＥＴがオンとオフを繰り返す発振状態を引き起こす可能性がある。

また、後述する画素リセット動作のためのリセットスイッチＭＯＳＦＥＴに電荷排出用ＭＯＳＦＥＴを兼用する場合には、ＭＯＳＦＥＴのゲート電位を直接制御できないので、複雑な制御が必要になる。更に、動作条件によっては画素リセットが行えないという課題があった。

特許文献２の図５に示される回路においても、フォトトランジスタのベース電流が変化すると、電流検出用ＭＯＳＦＥＴのドレイン電圧が変化し、電荷排出用ＭＯＳＦＥＴのドレイン電流が変化する。そして、フォトトランジスタのベース電流が変化して、フォトトランジスタのベース電位が変化するというフィードバックが形成されている。このため、特許文献１の図１に示される回路と同様の問題があった。

本発明の目的は、光信号をフォトトランジスタで増幅して出力する光センサにおいて安定した電流リミット機能と画素リセット機能を実現することが可能な光センサ、測定装置及びカメラシステムを提供することにある。

本発明は、光を受光して光電流を増幅した電流を出力するフォトトランジスタと、前記フォトトランジスタからの電流を検出するための第一のＭＯＳＦＥＴと、前記フォトトランジスタのベースに一方の非制御端子が接続され、前記フォトトランジスタの過剰な光電流を排出するための第二のＭＯＳＦＥＴと、を有する光センサにおいて、前記フォトトランジスタの入射光量が所定量以下で前記フォトトランジスタのベース電位が第一の電位にある時は前記第二のＭＯＳＦＥＴがオフし、前記フォトトランジスタの入射光量が所定量以上で前記第一のＭＯＳＦＥＴが飽和領域で動作するように制御され、前記フォトトランジスタが光電流を出力するセンサ動作期間において、前記フォトトランジスタのベース電位が前記第一の電位から第二の電位に変化した時に前記第二のＭＯＳＦＥＴがオンするように前記第二のＭＯＳＦＥＴのゲート電位が固定されることを特徴とする。

本発明によれば、フォトトランジスタのベース電位が定常状態の動作点からある電圧だけ変動した時に電荷排出用ＭＯＳＦＥＴがオンするように電荷排出用ＭＯＳＦＥＴのゲート電位を制御する。そのため、電流リミット動作時のフィードバック位相遅れを無くすことができ、電流リミット動作時の安定性を向上できる。

更に、電流検出用ＭＯＳＦＥＴのドレイン電位を画素リセット動作に適切な電位に設定することにより、特許文献２等のベース電位を変化させない回路において安定した画素リセット動作を行うことができる。この結果、コストを上昇させずに安定した電流リミット機能と、画素リセット機能を備えたＡＥセンサを搭載するカメラシステムを実現することが可能となる。

次に、発明を実施するための最良の形態について図面を用いて詳細に説明する。

（実施形態１）
図１と図２と図３は本発明の実施形態１に係る光センサを示す回路図である。図１は本発明の特徴を最もよく表す回路図である。図２は図１の電荷排出用ＭＯＳＦＥＴの極性を変えたものである。図３は図１の光センサの回路にフォトトランジスタのベース電位を変化させない回路を追加して、ＡＥセンサ（カメラ等に用いられる測光装置）として応用する場合に好適な一実施形態を示す回路図である。

図中１０１はバイポーラ型のフォトトランジスタである。フォトトランジスタ１０１はベース部にて光を受光し、エミッタより光電流を増幅した電流を出力する。１０２はフォトトランジスタ１０１の過剰な光電流を排出するための電荷排出用ＭＯＳＦＥＴ、１０６はフォトトランジスタ１０１のエミッタ電流を検出するための電流検出用ＭＯＳＦＥＴである。電流検出用ＭＯＳＦＥＴ１０６は第一のＭＯＳＦＥＴ、電荷排出用ＭＯＳＦＥＴ１０２は第二のＭＯＳＦＥＴという。

また、１０３はフォトトランジスタ１０１のベース端子、１０４は電荷排出用ＭＯＳＦＥＴ１０２のゲート端子、１０５は電荷排出用ＭＯＳＦＥＴ１０２のドレイン端子、１０７は電流検出用ＭＯＳＦＥＴ１０６のゲート端子を示す。なお、フォトトランジスタ１０１にはＮＰＮ型を用いているが、ＰＮＰ型でも良い。

以下、フォトトランジスタ１０１のベース端子１０３のベース電位をVbase、電荷排出用ＭＯＳＦＥＴ１０２のゲート端子１０４のゲート電位をVgateという。電荷排出用ＭＯＳＦＥＴ１０２のドレイン端子１０５のドレイン電位をVdrainという。

図１において、第一のＭＯＳＦＥＴの電流検出用ＭＯＳＦＥＴ１０６の一方の非制御端子であるドレイン端子はフォトトランジスタ１０１の出力端子のエミッタに接続され、所定の電流値以上になった時に飽和領域で動作する。第二のＭＯＳＦＥＴの電荷排出用ＭＯＳＦＥＴ１０２の一方の非制御端子であるソース端子はフォトトランジスタ１０１のベース端子１０３に接続されている。第二のＭＯＳＦＥＴ１０２のもう一方の非制御端子であるドレイン端子１０５には後述するように所定電位が印加される。

図２において、第二のＭＯＳＦＥＴの電荷排出用ＭＯＳＦＥＴ１０２の一方の非制御端子であるソース端子とゲート端子はフォトトランジスタ１０１のベース端子１０３に接続されている。第二のＭＯＳＦＥＴ１０２のもう一方の非制御端子であるドレイン端子１０５には後述するように所定電位が印加される。図２は図１に比べて、電流検出用ＭＯＳＦＥＴ１０６と電荷排出用ＭＯＳＦＥＴ１０２の極性を同じにすることができる。その結果、拡散ウェルによる素子分離が不要になるので、レイアウト面積を小さくできる。

更に、図３において２０１はフォトトランジスタ１０１のベース電位を変化させないためのフィードバック回路を駆動する電流源である。２０２はフォトトランジスタ１０１のベース電位の変動を検出するＭＯＳＦＥＴ、２０３はフォトトランジスタ１０１のエミッタ電位を制御するＭＯＳＦＥＴである。

次に動作を説明する。光センサに光が入射すると、光電変換によって光強度に応じた光電流が発生する。発生した光電流はフォトトランジスタ１０１のベース端子１０３に流れ込み、エミッタ電流として電流増幅される。光強度が急に変化した時の応答特性を向上させるため、図３に示すようにフォトトランジスタ１０１にフィードバック回路を備えている。即ち、フォトトランジスタ１０１のベース電位Vbaseが所定の動作点（以下Vb電位）から変化しないようにしている。図３の動作において特許文献２に記載の内容と重複する箇所は説明を省略する。

具体的には、フォトトランジスタ１０１のベース電位Vbaseが、所定の動作点電位Vbと電源電圧Ｖとの間の電位（以下Vlimit電位）まで上昇した時に電荷排出用ＭＯＳＦＥＴ１０２がオンするようにゲート電位Vgateが制御されている。第一のＭＯＳＦＥＴである電流検出用ＭＯＳＦＥＴ１０６はソース端子の電位が固定されており、通常時は線形領域で動作するが、リミット電流値以上のドレイン電流が流れると飽和領域で動作するようにゲート端子１０７にゲート電位が与えられている。

具体的な数値例を以下に示す。例えば、電源電圧Ｖは５．０Ｖ、Vb電位は３．５Ｖ、Vlimit電位は４．５Ｖ、Vgate電位は３．３Ｖ、Vdrain電位は３．６Ｖ、ＰＭＯＳの閾値電圧は１．２Ｖ（基板バイアス効果を考慮）である。また、電流検出用ＭＯＳＦＥＴ１０６が飽和領域で動作するドレイン電流は２００μＡ、フォトトランジスタ１０１のＨＦＥ（電流増幅率）は１００である。

次に、第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２が必要な理由を以下に説明する。まず、光センサに強い光が入射して、フォトトランジスタ１０１のエミッタ電流がリミット電流値以上に増加すると、第一のＭＯＳＦＥＴである電流検出用ＭＯＳＦＥＴ１０６が線形領域から飽和領域に移行する。そして、フォトトランジスタ１０１のエミッタ電位が電源電圧付近まで上昇する。

その際、電荷排出用ＭＯＳＦＥＴ１０２がない場合には、フォトトランジスタ１０１がリミット電流値以上のエミッタ電流を流そうとするので、ベース端子１０３のVbase電位が電源電圧を超えて上昇する。Vbase電位が電源電圧を超えると、本来逆バイアスで使用されるフォトトランジスタ１０１のコレクタ・ベース間が順バイアスされるので、ベースからコレクタへ光電流が流れる。

通常、フォトトランジスタ１０１はコレクタ・ベース間で受光する。隣接するフォトトランジスタ同士でコレクタを共通化する場合を考えると、隣接するフォトトランジスタのベースで寄生のバイポーラトランジスタが形成される。前述したようにコレクタ・ベース間が順バイアスされ、ベースからコレクタへ電流が流れると、寄生のバイポーラトランジスタが動作して、隣接フォトトランジスタのベースへ電流が流れる。その結果、隣接画素へ光信号がクロストークするという懸念がある。

そこで、第二のＭＯＳＦＥＴの電荷排出用ＭＯＳＦＥＴ１０２の働きによりフォトトランジスタ１０１のVbase電位は電源電圧より低いVlimit電位にクリップされ、過剰な光電流を電荷排出用ＭＯＳＦＥＴ１０２のドレイン電流として排出する。その結果、フォトトランジスタ１０１のエミッタ電流の上昇はリミット電流値で飽和するので、電流リミット機能を実現することが可能となる。

特許文献１の図１との違いは、光電流が増加してから電荷排出用ＭＯＳＦＥＴ１０２がオンして過剰キャリアが排出され始めた後、電流リミット動作中の定常状態に落ち着くまでの安定性が向上する点である。本実施形態では特許文献１の図１の回路で電荷排出用として使用されているソース接地ＭＯＳトランジスタ７の代わりにフォトトランジスタ１０１のベース電位をクリップするＭＯＳＦＥＴ１０２を配置している。

特許文献１の図１の回路では、前述したようにフィードバック遅延によって電荷排出用ＭＯＳＦＥＴがオンとオフを繰り返す発振状態を引き起こす可能性がある。本実施形態では、特許文献１の図１の回路のようなフィードバックが形成されないため、Vbase電位が変化してから電荷排出用ＭＯＳＦＥＴ１０２のドレイン電流が変化するまでの間にフィードバック遅延が生じない。その結果、発振状態を引き起こす懸念が無くなるので電流リミット動作の安定性が向上する。

また、本発明の光センサをＡＥセンサとして使用する場合、フォトトランジスタ１０１のVbase電位を素早く定常状態に落ち着かせるため、動作前にベース電位Vbaseを所定の電圧にリセット（画素リセット動作）する必要がある。画素リセット動作を行うためには、ＭＯＳＦＥＴ等のスイッチ素子を設ける必要がある。画素リセット用のスイッチＭＯＳＦＥＴを別途設けると、ＡＥセンサの開口率が低下する問題があるので、電荷排出用ＭＯＳＦＥＴ１０２と兼用することが望ましい。

特許文献１の図１の回路では、過剰電荷掃出用ＭＯＳＦＥＴのゲート電位Vgateを直接制御できないため、電荷排出用ＭＯＳＦＥＴ１０２をリセット用ＭＯＳＦＥＴと兼用すると複雑な制御が必要になる。その場合、例えば、電荷排出用ＭＯＳＦＥＴ１０２のゲート電位VgateをＨｉｇｈにするために電流検出用ＭＯＳＦＥＴ１０６をオフする制御が考えられる。

更に、特許文献１の図１の回路構成では動作範囲の問題がある。図３に示す光センサの回路では、フォトトランジスタ１０１のベース電位Vbaseは電源電圧からＰＭＯＳの閾値電圧分とオーバードライブ電圧分低下した電位なので、比較的電源電圧に近く高い電位に設定される。特許文献１の図１の回路では、電荷排出用ＭＯＳＦＥＴにＮＭＯＳを用いているため、ベース電位Vbaseを高い電圧に設定することが困難である。更に、高温状態ではＭＯＳＦＥＴの閾値が上昇するのでベース電位Vbaseに電荷を注入できる電圧範囲が更に狭くなる。

本実施形態では、第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２のゲート端子１０４のゲート電位Vgateを直接制御することで、容易に電荷排出用ＭＯＳＦＥＴ１０２をリセット用ＭＯＳＦＥＴと兼用することができる。また、電荷排出用ＭＯＳＦＥＴ１０２にＰＭＯＳを使用できるので、ＭＯＳＦＥＴの閾値に関係なくベース電位Vbaseを高い電位に設定することが可能である。

図４は図３の光センサの動作タイミングを示す図である。図４は上述のような画素リセット動作を有する場合の動作タイミングを示す。図４（Ａ）は画素リセット期間を含めて低輝度な場合（入射光量が所定量以下）の動作タイミングを示す。図４（Ｂ）は画素リセット期間を含めて高輝度（入射光量が所定量以上）で電流リミット動作をする場合の動作タイミングを示す。

図４（Ｃ）は画素リセット動作後、定常状態に落ち着いてから入射光量が低輝度、入射光量が高輝度、入射光量が再度低輝度と変化した場合の動作タイミングを示す。図４（Ｄ）は電荷排出用ＭＯＳＦＥＴ１０２のゲート端子１０４のゲート電位Vgateの変化を示す。

図４（Ａ）〜図４（Ｄ）の横軸は経過時間ｔである。図４（Ａ）〜図４（Ｃ）の縦軸はフォトトランジスタ１０１のVbase電位を示す。図４（Ｄ）の縦軸は電荷排出用ＭＯＳＦＥＴ１０２のゲート電位Vgateを示す。また、図４のＴ１は画素リセット期間、Ｔ２は低輝度状態におけるセンサ動作期間、Ｔ３は電流リミット状態におけるセンサ動作期間を示すものである。

図４（Ａ）〜図４（Ｃ）の３０７は電荷排出用ＭＯＳＦＥＴ１０２がオンする時のフォトトランジスタ１０１のVbase電位、即ち、Vlimit電位である（第二の電位）。３０８は電荷排出用ＭＯＳＦＥＴ１０２のVdrain電位である。３０９は電荷排出用ＭＯＳＦＥＴ１０２がオンしない動作時におけるフォトトランジスタ１０１のVbase電位の動作点（以下Vb電位）である（第一の電位）。図４（Ｄ）の３１０はセンサ動作期間中の電荷排出用ＭＯＳＦＥＴ１０２のVgate電位の設定電位を示す。

図４を用いて画素リセット動作を説明する。電源投入後、フォトトランジスタ１０１のベース電位Vbaseが、所定の動作点電位Vb電位３０９より低い電位にある場合には、微小な光電流でベース電位をVb電位３０９に上昇させなくてはいけないので立ち上がりが非常に遅くなる。そこで、フォトトランジスタ１０１のベース端子１０３に電荷を注入し、フォトトランジスタ１０１のVbase電位を強制的にVb電位３０９より高い電位に上昇させてから注入を停止する。

そうすることで、フォトトランジスタ１０１のベースから電荷が速やかに排出され、フォトトランジスタ１０１のベース電位Vbaseが低下する。微小な光電流でフォトトランジスタ１０１のベースに電荷を注入するよりベース電流で電荷を排出する方が遥かに速い。従って、図４に示すように画素リセット期間Ｔ１を設けることにより図３の回路を素早く定常状態に落ち着かせることができる。

本実施形態では、上述のように第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２を画素リセット用ＭＯＳＦＥＴと兼用している。画素リセット期間Ｔ１では、図４に示すように第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２をオンさせて、フォトトランジスタ１０１のVbase電位を電荷排出用ＭＯＳＦＥＴ１０２のVdrain電位３０８に設定する。

センサ動作期間では、電荷排出用ＭＯＳＦＥＴ１０２のVgate電位を図４（Ｄ）に示す３１０に設定してからフォトトランジスタ１０１のベース電位VbaseをVb電位３０９に落ち着かせる（図４（Ａ））。図４（Ｄ）に示す３１０の電位は上述のようにVgate電位がVb電位と電源電圧の間の電位（Vlimit電位）まで上昇した時に電荷排出用ＭＯＳＦＥＴ１０２がオンする電位である。

光センサの入射光量が所定量以上で入射光量が強くなる期間Ｔ３では、フォトトランジスタ１０１のベース電位VbaseがVlimit電位３０７（第二の電位）まで上昇すると電荷排出用ＭＯＳＦＥＴ１０２がオンする。そのため、過剰な電荷が電荷排出用ＭＯＳＦＥＴ１０２のドレインへ排出される（図４（Ｂ）、図４（Ｃ）参照）。

電流リミット後、入射光量が所定量以下の低輝度になればフォトトランジスタ１０１のVbase電位はVb電位３０９に再び落ち着く（図４（Ｃ））。ここで、図４に示すように電荷排出用ＭＯＳＦＥＴ１０２のVdrain電位３０８をVb電位３０９（第一の電位）とVlimit電位３０７（第二の電位）の中間に設定する。そうすることによって、第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２を画素リセットＭＯＳＦＥＴとしても動作させることができる。

一般的に、フォトダイオードの寄生容量に光電流を蓄積する光センサでは、ラテラルオーバーフロードレイン（以下ＬＯＤ）が用いられる。こうした光センサにおいてＬＯＤを用いて画素リセットを行う場合には、ＬＯＤのドレイン電位は蓄積電位の初期値に設定される。

本実施形態では、上述のように電荷排出用ＭＯＳＦＥＴ１０２のドレイン電位Vdrain３０８をVb電位３０９（第一の電位）とVlimit電位３０７（第二の電位）の中間に設定する。この結果、図３の回路のようなフォトトランジスタのベース電位を変化させない光センサに適用した時に安定した画素リセット動作を実現できる。

以上のようにフォトトランジスタ１０１の入射光量が所定量以下でフォトトランジスタ１０１のベース電位がVb電位３０９（第一の電位）にある時は第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２はオフする。また、フォトトランジスタ１０１の入射光量が所定量以上で第一のＭＯＳＦＥＴである電流検出用ＭＯＳＦＥＴ１０６は飽和領域で動作する（図４（Ｃ））。

そして、フォトトランジスタ１０１のベース電位がVb電位３０９（第一の電位）からVlimit電位３０７（第二の電位）に変化した時に第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２がオンする（図４（Ｃ））。第二のＭＯＳＦＥＴがオンすることによって過剰な光信号が排出される。

図５は図３の光センサの電荷排出用ＭＯＳＦＥＴ１０２のゲート電位、ドレイン電位、電流電２０１の電流等を生成する回路の一例を示す。図５には図３の光センサの回路を併せて示す。図中４０１は画素リセット期間Ｔ１において電荷排出用ＭＯＳＦＥＴ１０２のゲート電位VgateをＧＮＤ電位にするためのスイッチ（SW_RESET）である。図５中の端子１０４、１０５は電荷排出用ＭＯＳＦＥＴ１０２のゲート端子１０４とドレイン端子１０５にそれぞれ接続される。

スイッチ４０１を制御することによって画素リセット期間Ｔ１には電荷排出用ＭＯＳＦＥＴ１０２のゲート１０４がＧＮＤ電位に制御され、センサ動作期間には図４（Ｄ）に示す３１０の電位に制御される。

４０２は図３に示す電流源２０１の電流値を制御する端子（VCTRL）である。図５に示すように電流源２０１は、例えば、ＭＯＳＦＥＴを含み、そのゲート端子に端子４０２からの信号を受ける。これにより、ＭＯＳＦＥＴのゲート−ソース間電圧が定められ、電流源２０１の電流量が決定する。

このように第二のＭＯＳＦＥＴである電荷排出用ＭＯＳＦＥＴ１０２のゲート電圧と、ドレイン電圧を生成する参照電流は、フォトトランジスタ１０１のベース電位を制御する電圧を生成する参照電流と同一の回路で生成する。

これまで述べてきたVb電位３０９、Vgate電位３１０、Vdrain電位３０８はプロセス変動等の影響で変動する。これらのパラメーターが変動すると、回路動作が正しく行えない可能性がある。例えば、Vb電位３０９が上昇すると電荷排出用ＭＯＳＦＥＴ１０２がオンし易くなるので、低輝度時に光電流がリークする。

また、Vb電位３０９がVdrain電位３０８より高くなると、図４に示す画素リセット期間Ｔ１においてフォトトランジスタ１０１のベース端子１０３に電荷注入が正しく行えない。すると、微小な光電流で電荷注入を行わなければいけないので、図３の回路が定常状態に落ち着くまでの時間が長くなる。

本実施形態では、図５に示すようにVb電位３０９を決定する電流源２０１を制御するための端子（VCTRL）４０２から２つの参照電流を生成する。それらの参照電流をダイオード接続したＭＯＳＦＥＴのドレイン電流に用いて、Vgate電位３１０及びVdrain電位３０８を生成する。

例えば、プロセス変動でＰＭＯＳの閾値が大きくなった場合、電流源２０１の電流が変化しなければVb電位３０９は低下する。一方で、Vgate電位３１０とVdrain電位３０８も同様に低下するため、Vgate電位３１０とVdrain電位３０８をVb電位３１０の変動に連動させることができる。ＰＭＯＳの閾値が小さくなった場合も同様である。

この結果、Vgate、Vdrainのプロセス変動をVbのプロセス変動と連動させることができるので、プロセス変動に対して安定した電流リミット機能を実現できる。なお、図１、図２、図３、図５等の回路においてはフォトトランジスタやＭＯＳＦＥＴの各素子の極性を逆極性に置き換えても良い。即ち、フォトトランジスタはＮＰＮ型をＰＮＰ型に置き換えても良いし、ＭＯＳＦＥＴはＮＭＯＳをＰＭＯＳに置き換えても良い。或いは、ＰＭＯＳをＮＭＯＳに置き換えても良い。

（実施形態２）
図６は本発明に係る光センサをＡＥセンサに使用した場合の一実施形態を示すブロック図である。図中５０１はＡＥ画素、５０２は対数圧縮積分回路、５０３はシフトレジスタ、５０４はＨＦＥ補償回路である。また、５０５はゲイン回路、５０６は各ブロックに供給する中間電位を生成する回路、５０７はバンドギャップ回路である。

更に、５０８は外部との通信で各ブロックのタイミングを生成するＴＧ回路、５０９はＡＥ信号出力端子、５１０はバンドギャップ電圧出力端子、５１１はロジックＩＯ端子である。

上述のような本発明に係る光センサはＡＥ画素５０１に含まれる。但し、電流検出用ＭＯＳＦＥＴ１０６はＡＥ画素５０１または対数圧縮積分回路５０２に配置される。図５に示す回路は５０６の回路に配置される。

シフトレジスタ５０３から出力された対数圧縮積分信号は、ＨＦＥ補償回路５０４でフォトトランジスタのＨＦＥがキャンセルされ、ゲイン回路５０５で適切なゲインを印加されてＡＥ信号出力端子５０９より出力される。

（実施形態３）
図７は本発明のＡＥセンサを用いたカメラシステムの一実施形態を示すブロック図である。図中６０１は後述するレンズのプロテクトとメインスイッチとを兼ねるバリア、６０２は被写体の光学像を固体撮像素子に結像するレンズ、６０３はレンズ６０２を通過した光量を調整するための絞りである。また、６０４はレンズ６０２で結像された被写体を画像信号として取り込む固体撮像装置、６０５は図６で説明した本発明の光センサを用いたＡＥセンサ（測光装置）である。

６０６は固体撮像素子や焦点検出装置から出力される信号を信号処理する撮像信号処理装置、６０７は撮像信号処理回路から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。６０８はＡ／Ｄ変換器６０７より出力された画像データに対して各種の補正あるいはデータの圧縮を行う信号処理部である。

６０９は画像データを一時記憶するためのメモリ部、６１０は外部コンピュータ等と通信するための外部Ｉ／Ｆ回路、６１１は信号処理部６０８等に各種タイミング信号を出力するタイミング発生部である。６１２は各種演算とカメラ全体を制御する全体制御・演算部、６１３は記録媒体制御Ｉ／Ｆ部、６１４は記録媒体に記録し又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、６１５は外部コンピュータである。

次に、本実施形態のカメラシステムの撮影時の動作について説明する。まず、バリア６０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンされ、更にＡ／Ｄ変換器６０７等の撮像系回路の電源がオンされる。次いで、測光装置６０５から出力された信号をもとに全体制御・演算部６１２は被写体の輝度を演算する。

被写体の輝度を測定した後に本露光が始まる。露光が終了すると、固体撮像装置６０４から出力された画像信号はＡ／Ｄ変換器６０７でアナログデジタル変換され、信号処理部６０８を通り全体制御・演算部６１２によりメモリ部６０９に書き込まれる。その後、メモリ部６０９に蓄積されたデータは全体制御・演算部６１２の制御により記録媒体制御Ｉ／Ｆ部６１３を通り着脱可能な記録媒体６１４に記録される。また、外部Ｉ／Ｆ部６１０を通り直接外部コンピュータ６１５等に入力してもよい。

本発明の実施形態１に係る光センサを示す回路図である。 本発明の実施形態１に係る光センサを示す回路図である。 本発明の光センサをＡＥセンサとして使用する場合の回路図である。 本発明の実施形態１の動作タイミングを示す図である。 図３の光センサの中間電位を生成する回路の一例を示す回路図である。 本発明の光センサを用いた測光装置の一実施形態を示すブロック図である。 本発明の測光装置を用いたカメラシステムの一実施形態を示す構成図である。

符号の説明

１０１ フォトトランジスタ
１０２ 電荷排出用ＭＯＳＦＥＴ
１０３ フォトトランジスタのベース端子
１０４ 電荷排出用ＭＯＳＦＥＴのゲート端子
１０５ 電荷排出用ＭＯＳＦＥＴのドレイン端子
１０６ 電流検出用ＭＯＳＦＥＴ
１０７ 電流検出用ＭＯＳＦＥＴのゲート端子
２０１ 電流源
２０２ ベース電位検出用ＭＯＳＦＥＴ
２０３ エミッタ電位制御用ＭＯＳＦＥＴ
４０１ 画素リセットスイッチ（SW_RESET）
４０２ 電流源制御端子（VCTRL）
５０１ ＡＥ画素
５０２ 対数圧縮積分回路
５０３ シフトレジスタ
５０４ ＨＦＥ補償回路
５０５ ゲイン回路
５０６ 中間電位生成回路
５０７ バンドギャップ回路
５０８ ＴＧ回路
６０１ バリア
６０２ レンズ
６０３ 絞り
６０４ 固体撮像装置
６０５ 測光装置
６０６ 撮像信号処理装置
６０７ Ａ／Ｄ変換器
６０８ 信号処理部
６０９ メモリ部
６１０ 外部Ｉ／Ｆ回路
６１１ タイミング発生部
６１２ 全体制御・演算部
６１３ 記録媒体制御Ｉ／Ｆ部
６１４ 記録媒体
６１５ コンピュータ

Claims (8)

1. 光を受光して光電流を増幅した電流を出力するフォトトランジスタと、
   前記フォトトランジスタからの電流を検出するための第一のＭＯＳＦＥＴと、
   前記フォトトランジスタのベースに一方の非制御端子が接続され、前記フォトトランジスタの過剰な光電流を排出するための第二のＭＯＳＦＥＴと、
   を有する光センサにおいて、
   前記フォトトランジスタの入射光量が所定量以下で前記フォトトランジスタのベース電位が第一の電位にある時は前記第二のＭＯＳＦＥＴがオフし、
   前記フォトトランジスタの入射光量が所定量以上で前記第一のＭＯＳＦＥＴが飽和領域で動作するように制御され、
   前記フォトトランジスタが光電流を出力するセンサ動作期間において、前記フォトトランジスタのベース電位が前記第一の電位から第二の電位に変化した時に前記第二のＭＯＳＦＥＴがオンするように前記第二のＭＯＳＦＥＴのゲート電位が固定されることを特徴とする光センサ。
2. 前記第二のＭＯＳＦＥＴのもう一方の非制御端子は、前記第一の電位と前記第二の電位との中間の電位に制御されることを特徴とする請求項１に記載の光センサ。
3. 前記第二のＭＯＳＦＥＴは、センサ動作期間の前の画素リセット期間にオンすることを特徴とする請求項１又は２に記載の光センサ。
4. 前記第二のＭＯＳＦＥＴのゲート電位及び前記第一の電位と前記第二の電位との中間の電位を生成するための参照電流は、前記電流源の電流を制御する電圧を生成するための参照電流と同一の回路で生成されることを特徴とする請求項１に記載の光センサ。
5. 前記フォトトランジスタはＮＰＮ型のバイポーラトランジスタであり、前記第一のＭＯＳＦＥＴはＮＭＯＳであり、前記第二のＭＯＳＦＥＴはＰＭＯＳであることを特徴とする請求項１乃至４のいずれかに記載の光センサ。
6. 前記フォトトランジスタはＰＮＰ型のバイポーラトランジスタであり、前記第一のＭＯＳＦＥＴはＰＭＯＳであり、前記第二のＭＯＳＦＥＴはＮＭＯＳであることを特徴とする請求項１乃至４のいずれかに記載の光センサ。
7. 請求項１乃至６のいずれか１項に記載の光センサを有することを特徴とする測光装置。
8. 請求項７に記載の測光装置と、レンズで結像された被写体を画像信号として取り込む固体撮像装置と、前記測光装置及び前記固体撮像装置からの信号を処理する信号処理回路とを備えたことを特徴とするカメラシステム。