JP4288227B2

JP4288227B2 - 固体撮像モジュール

Info

Publication number: JP4288227B2
Application number: JP2004346628A
Authority: JP
Inventors: 潤長谷川
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2009-07-01
Anticipated expiration: 2024-11-30
Also published as: JP2006157625A

Description

本発明は、固体撮像モジュールに関し、特にデジタルスチルカメラ及び携帯電話用ＣＣＤエリアセンサに関する。

従来、デジタルスチルカメラ及び携帯電話等で用いられるＣＣＤエリアセンサでは、露光時間を設定する方法として、電荷の基板抜き電子シャッタが一般的に用いられている。

このようなＣＣＤエリアセンサでは、ｎ型の基板上に形成されたｐウェル中にフォトダイオード（光電変換素子）と転送路等が形成されるが、フォトダイオードに蓄積される電荷量は、ＮＳＵＢ（ｎ型基板）電位によって決まる。すなわち、ＮＤＵＢ電位が低いほど蓄積電荷容量が多く、ＮＳＢＵ電位が高くなると電荷量が減り、極端にＮＳＵＢ電位を高くするとフォトダイオードの電荷は全て基板に排出される。

以上の特性を利用して、露光の初期状態でＮＳＵＢに高い電圧を印加して、それまでフォトダイオードに蓄積されていた電荷を排出し、その後ＮＳＵＢ電位を所定の電圧に戻すことで、フォトダイオードでの電荷蓄積を開始する電子シャッタ動作が行われている。

露光中のＮＳＵＢ電位は、フォトダイオードに蓄積する電荷量に応じて決定されるが、概ね１０Ｖ程度の値になるように設計されている。また、余分な電荷を基板に排出する際に印加される電圧は、前記動作時の電圧に対して２０Ｖ程度の振幅パルスを重畳することで生成される。

図７は、従来例によるＮＳＵＢ電圧を供給するための回路を表す。図に示すように、ＤＣバイアス発生の抵抗ブリーダとダイオードとＡＣ結合用のコンデンサ及びクロックドライバ回路を含んで構成される。

露光中は抵抗Ｒ１及びＲ２で決まるＤＣ電圧（１０Ｖ程度）がＮＳＵＢに印加される。この時、クロックドライバ１０の出力はローレベルとなっている。フォトダイオードに蓄積された電荷の読み出しが行われ、次の露光が開始される直前になるとクロックドライバ１０の出力はハイレベルとなり、Ｃ−ｃｏｕｐｌｉｎｇでクロックドライバ１０の振幅分（例えば、２２．５Ｖ）だけ高くなって、ＮＳＵＢ電位は例えば、３２．５Ｖとなり、直前まで蓄積されていた不要な電荷はＮＳＵＢに排出される。この時、ダイオードＤ１がオフするために抵抗ブリーダとＮＳＵＢは切り離される仕組みとなっている。

このＤＣ電圧レベルは、フォトダイオードの飽和出力電荷量を決定するが、それらの関係は製造工程におけるバラツキによって変化するため、昨今のＣＣＤエリアセンサでは抵抗ブリーダとヒューズを素子に内蔵し、出荷検査時に調整することにより固有のＤＣ電圧を出力するように設定されることが行われている。

これまでのＣＣＤエリアセンサでは、静止画及び動画のいずれにおいても全画素読み出しを前提としていたため、フォトダイオードの飽和レベルはモードによって変わることなく一定で構わなかったが、画素数の増大に伴い動画で全画素を読み出すことが困難となり、動画時にはフォトダイオードからの電荷を転送路に読み出さずに画素の数を間引く、或いは、画素出力を転送路内で混合することが行われている。

ここで画素出力電荷を転送路において混合する場合、２つのフォトダイオードの電荷を扱うことになるため、飽和出力のレベルが高いと転送路で電荷が溢れてしまうことになる。このため、画素出力電荷を転送路において混合する場合にはフォトダイオードの飽和レベルを低くする必要がある。

したがって、画素出力電荷を転送路において混合する場合には、ＮＳＵＢ電位を上げることでフォトダイオードの飽和出力レベルを下げ、画素出力電荷を転送路において混合しない（全画素モードの）場合には、ＮＳＵ電位を下げることでフォトダイオードの飽和出力レベルを上げるようにするなど、ＮＳＵＢ電圧レベルをモードにより切り替えることが提案されている（例えば、特許文献１参照）。

図８は、従来例によるＮＳＵＢ電圧レベルの切り替えを行うための回路を表す。図に示す回路では、「Ｍｏｄ」によってＤＣ電圧レベルを２段階に切り替える。

抵抗Ｒ１と抵抗Ｒ２の単純な抵抗ブリーダであれば各抵抗の抵抗値の絶対値には依存せずに抵抗比のみでＤＣバイアスが決定されるが、上述のＮＳＵＢ電圧レベルの切り替えを行うための回路のように抵抗Ｒ３が加わると２つの電圧レベルを一意に決めるためには各抵抗の絶対値の精度が要求され、歩留まりが低下することが考えられる。

また、抵抗Ｒ１、Ｒ２、Ｒ３の全てが同一の素材でできていない場合には、抵抗の温度係数の違いなどにより、ＤＣバイアスが変化してしまう恐れがあり、これを防ぐためには抵抗Ｒ１、Ｒ２、Ｒ３の全てをＣＣＤ素子中に組み込む必要がある。この時にも、外部に出力するための端子数を増やす必要が生じる。さらに、ＤＣバイアスレベルを細かく設定する必要が生じた場合には、その分だけさらに端子数を増やす必要があり、組み立て歩留まりの低下やコストアップを招く要因となる。

なお、バイアス電圧を発生させる回路自体をＣＣＤエリアセンサから外し、周辺回路に持たせることも可能であるが、この場合には、ＣＣＤの個体差を吸収させる調整を撮像装置として組み上げた後に行う必要があり、製造コストが増大する。

特開２００２−２６２１８６号公報

本発明の目的は、歩留まりを下げず、且つ端子数の増大を招くことなくＣＣＤの駆動モードの多様化に対応する固体撮像モジュールを提供することである。

本発明の一観点によれば、ＣＣＤ固体撮像モジュールは、ＣＣＤエリアセンサ上に設けられる基板バイアス電圧設定手段と、前記基板バイアス電圧設定手段の出力電圧に所定の変調電圧を加算して出力する電圧変調手段と、前記ＣＣＤエリアセンサ以外のチップに構成され、前記基板バイアス電圧設定手段の出力電圧及び前記電圧変調手段の出力電圧の中からひとつの電圧レベルを選択して、前記ＣＣＤエリアセンサの基板バイアス電圧として出力する基板バイアス電圧出力手段とを有する。

本発明によれば、歩留まりを下げず、且つ端子数の増大を招くことなくＣＣＤの駆動モードの多様化に対応する固体撮像モジュールを提供することができる。

図１は、本発明の実施例による固体撮像モジュール１のブロック図である。固体撮像モジュール１は、少なくともＣＣＤエリアセンサ２及び周辺（アナログ信号処理）ＩＣ３を含んで構成される。

図２は、本発明の実施例によるＣＣＤエリアセンサ２の構造を示す概略断面図である。ＣＣＤエリアセンサ２は、例えばｎ⁻型シリコン基板（ＮＳＵＢ）１１ａと、その一表面に形成されたｐ⁻型不純物添加領域（ＰＷＬ）１１ｂを有する。このｐ⁻ 型不純物添加領域１１ｂの所定箇所には、イオン注入によりｎ型不純物添加領域１２ａが形成され、電荷蓄積領域として機能する。ｎ型不純物添加領域１２ａの表層部はイオン注入によりｐ^＋型不純物添加領域１２ｂに転換され、埋込み型のフォトダイオード２０が形成される。また、ｐ⁻ 型不純物添加領域１１ｂにはｎ型不純物添加領域（転送路）２２が読出しゲート用チャネル領域１１ｃを介してフォトダイオード２０の列に沿って形成される。転送路２２上方には、例えば、多層ポリシリコン電極（転送電極）２３が形成される。

ＣＣＤエリアセンサ２内部に形成された抵抗ブリーダ２１では、フォトダイオード２０の飽和出力を所定のレベルに合わせこむためにポリシリコンヒューズなどによって抵抗Ｒ１とＲ２の調整がなされる。この抵抗ブリーダ２１の出力電圧はＣＯＦＤとして周辺ＩＣ３にも出力される。

周辺ＩＣ３に入力されたＣＯＦＤ電圧（ＶＯＦＤＩ）はバイアス変調回路３１内のアナログ加算器３２の一方の入力端子に接続される。アナログ加算器３２のもう一方の入力端子には、Ｄ／Ａコンバータ３３の出力がアナログスイッチＳＷ３を介して接続される。

アナログスイッチＳＷ３は制御信号Ｍｏｄによって制御され、Ｍｏｄ信号がローレベルの時にオフとなりＤ／Ａコンバータ３３の出力電圧は遮断されてオペアンプ３４には入力されず、周辺ＩＣ３に入力されたＣＯＦＤ電圧（ＶＯＦＤＩ）がオペアンプ３４の入力端子にそのまま印加される。Ｍｏｄ信号がハイレベルの時には、Ｄ／Ａコンバータ３３の出力電圧と周辺ＩＣ３に入力されたＣＯＦＤ電圧がアナログ加算器３２で加算され、オペアンプ３４の入力端子に印加される。

オペアンプ３４に入力された電圧は、インピーダンス変換されてアナログスイッチＳＷ１に接続される。アナログスイッチＳＷ１は、Ｓｈｕｔ信号によって制御され、Ｓｈｕｔ信号がローレベルの時、すなわち、露光期間中はオンとなり、オペアンプ３４から出力されるＤＣ電圧（ＶＯＦＤＯ）がＮＳＵＢ端子を介してＣＣＤエリアセンサ２のＮＳＵＢ（ｎ型基板）に印加される。

以上の構成により、ＤＣバイアスは、ＣＣＤエリアセンサ２内の抵抗ブリーダ２１で調整される基準の電圧レベル（第１の電圧レベル）と、Ｄ／Ａコンバータ３３に予め書き込まれた変調電圧が基準電圧に加えられた電圧レベル（第２の電圧レベル）との２つの電圧を選択して出力することが可能となる。

また、Ｓｈｕｔ信号がハイレベルである場合は、アナログスイッチＳＷ１がオフして、ＤＣバイアス電圧のＮＳＵＢ端子への印加を止め、同時にクロックドライバ３５の出力（ＳＵＢＯ）がＶＬからＶＨになることで、Ｃ−ＣｏｕｐｌｅでＶＨ−ＶＬの電圧（例えば、１５Ｖ−（−７．５Ｖ）＝２２．５Ｖ）が、もとのＤＣバイアス電圧に重畳され、ＮＳＵＢ端子に印加される。これにより、フォトダイオード内の不要な電荷がＮＳＵＢに排出する。

その後、Ｓｈｕｔ信号がローレベルに戻ると、ＮＳＵＢ端子には元のＤＣ電圧（オペアンプ３４からの出力電圧ＶＯＦＤＯ）が印加される事になり、それ以降にフォトダイオードで発生した電荷の蓄積が始まり、ＮＳＵＢのバイアス電圧に応じて決定される飽和レベルまでの電荷蓄積が行われる。

アナログスイッチＳＷ２は、ｐｒｏｔｅｃｔ信号によって制御されるアナログスイッチであり、ｐｒｏｔｅｃｔ信号がハイレベルのときにオンして、ＮＳＵＢ電位をＧＮＤレベルにクリップすることができる。

ＣＣＤエリアセンサ２では、図２に示すように、ＮＳＵＢは、ＧＮＤとの間に寄生ダイオードを形成しており、起動の過程でＮＳＵＢ電位＜ＰＷＬ電位＝ＧＮＤとなると接合が順バイアスされ過電流によるＣＣＤエリアセンサの破壊を招く恐れがある。

例えば、図３（Ａ）に示すように、Ｓｈｕｔ信号がハイレベルである時、すなわち、クロックドライバの出力（ＳＵＢＯ）がＶＨとなる状態で電源が立ち上がり、その後、Ｓｈｕｔ信号がローレベルになるシーケンスで起動した場合は、クロックドライバの出力（ＳＵＢＯ）がＶＨからＶＬになった瞬間にＣ−Ｃｏｕｐｌｉｎｇによって１０Ｖ程度だったＶＯＦＤＯ出力が、電圧振幅分、すなわち２２．５Ｖだけ下に下がろうとするため、ＮＳＵＢ（ＯＦＤ）が負電圧になって接合が順バイアスされる場合がある。この時、図中丸で囲んだ部分で過電流が流れる。

このため、図３（Ｂ）に示すように、クロックドライバの出力がＶＬとなる状態で起動する必要がある。しかし、この場合にも、ＶＬ電圧自体を起動する時に、Ｃ−ＣｏｕｐｌｉｎｇによってＮＳＵＢ電位（ＯＦＤ）が負の方向に引っ張られて接合が順バイアスになる可能性がある。この時、図中丸で囲んだ部分で過電流が流れる。

本実施例では、起動時にｐｒｏｔｅｃｔ信号によってアナログスイッチＳＷ２をオンすることにより、図３（Ｃ）に示すようにＶＯＦＤＯ電圧（ＯＦＤ）をＧＮＤレベルにクリップし、ＣＣＤエリアセンサ２のＮＳＵＢに負電圧が印加されることを防止することができる。

また、遮断時にもｐｒｏｔｅｃｔ信号によってアナログスイッチＳＷ２をオンすることにより、ＶＯＦＤＯ電圧（ＯＦＤ）をＧＮＤレベルにクリップするように制御すれば、起動時と同様に、ＮＳＵＢとＰＷＬで構成される接合が順バイアスされることを防ぎ、ＣＣＤエリアセンサ２のＮＳＵＢに負電圧が印加されることを防止することができる。

図４は、本実施例によるバイアス変調回路３１の構成を表す回路図である。オペアンプ４１の非反転入力端子（＋）には、入力電圧ＶＯＦＤＩが接続され、反転入力端子（−）と出力端子（ＯＵＴ）との間にはフィードバック抵抗４２が配置される。反転入力端子（−）には、Ｍｏｄ信号で制御されるスイッチ４３の一端が接続され、他端には、可変電流源４４が接続される。

図５（Ａ）は、本実施例による可変電流源４４の構成の一例を表す回路図である。

可変電流源４４は、バイナリ（Ｍ＝１、２、４、８、１６、３２）で重み付けされた複数の電流源４５とビット設定する為のスイッチ４６及びＭｏｄ信号で制御される電流の印加を決定するためのスイッチ４７で構成される。ビットデータで、流す電流を決定した上で、Ｍｏｄ信号によりその信号を流すか否かを切り替えている。なお、可変電流源４４は、図５（Ｂ）に示すような構成をとることもできる。

このような構成をとることにより、バイナリーデータ（ｂ０〜ｂ５）の設定を変えることで、電流を可変制御することが可能となる。これはＣＣＤの品種によって変調電圧が異なることに対応して、個別に周辺ＩＣ３を用意しなくともすむようにするためと、フィードバック抵抗の製造ばらつきなどによって変化する変調電圧を調整し、変調電圧精度を高くするためである。なお、設定ビットは、ヒューズなどのＰＲＯＭで周辺ＩＣ３の出荷時に所定の電圧に設定される。

図６は、本実施例によるクロックドライバ３５の構成を表す回路図である。クロックドライバ３５はＣＭＯＳで構成され、ＶＨを出力する場合は、ｐ−ｃｈＭＯＳトランジスタ５１が、ＶＬを出力する場合は、ｎ−ｃｈＭＯＳトランジスタ５２がそれぞれオンするように構成される。

以上、本発明の実施例によれば、ＮＳＵＢ電圧の設定手段をＣＣＤエリアセンサではなくＣＣＤを駆動する周辺のアナログ信号処理ＩＣに持たせることで、ＣＣＤエリアセンサの端子数を抑えつつ精度の高い制御が可能となる。

また、ＣＣＤエリアセンサの個体差を吸収するための電圧調整機構はＣＣＤエリアセンサ側に残すことで、ＣＣＤエリアセンサ出荷時に最適化調整がなされるため、ＣＣＤエリアセンサと周辺ＩＣとを組み上げた固体撮像モジュールとしての調整は不要となり、全体としてのコスト低減が可能となる。

さらに、本発明の実施例によれば、ｐｒｏｔｅｃｔ信号によりＮＳＵＢ電位をＧＮＤレベルにクリップすることができるため、電源の起動・遮断という過渡状態のときにも過電流などの問題をなくすことができる。

なお、実施例では、ＣＣＤエリアセンサのＮＳＵＢバイアスレベルを２段階に切り替える方式の固体撮像モジュールについて説明したが、可変電流源のビット設定データを複数用意してそれらのデータの中から一つを選択する構成にすることにより、２段階に限らず多段階の設定が可能となる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

本発明の実施例による固体撮像モジュール１のブロック図である。本発明の実施例によるＣＣＤエリアセンサ２の構造を示す概略断面図である。起動時の電圧印加のタイミングを表すグラフである。本実施例によるバイアス変調回路３１の構成を表す回路図である。本実施例による可変電流源４４の構成の一例を表す回路図である。本実施例によるクロックドライバ３５の構成を表す回路図である。従来例によるＮＳＵＢ電圧を供給するための回路を表す。従来例によるＮＳＵＢ電圧レベルの切り替えを行うための回路を表す。

符号の説明

１…固体撮像モジュール、２…ＣＣＤエリアセンサ、３…周辺ＩＣ、１１ａ…ｎ⁻型シリコン基板（ＮＳＵＢ）、１１ｂ…ｐ⁻型不純物添加領域（ＰＷＬ）、１１ｃ…ゲート用チャネル領域１１ｃ、１２ａ…ｎ型不純物添加領域、１２ｂ…ｐ^＋型不純物添加領域１２ｂ、２０…フォトダイオード、２１…抵抗ブリーダ、２２…ｎ型不純物添加領域（転送路）、２３…多層ポリシリコン電極（転送電極）、３１…バイアス変調回路、３２…アナログ加算器、３３…Ｄ／Ａコンバータ、３４…オペアンプ、３５…クロックドライバ、４１…オペアンプ、４２…フィードバック抵抗、４３…スイッチ、４４…可変電流源、４５…電流源、４６、４７…スイッチ、５１…ｐ−ｃｈＭＯＳトランジスタ、５２…ｎ−ｃｈＭＯＳトランジスタ

Claims

ＣＣＤエリアセンサ上に設けられる基板バイアス電圧設定手段と、
前記基板バイアス電圧設定手段の出力電圧に所定の変調電圧を加算して出力する電圧変調手段と、
前記ＣＣＤエリアセンサ以外のチップに構成され、前記基板バイアス電圧設定手段の出力電圧及び前記電圧変調手段の出力電圧の中からひとつの電圧レベルを選択して、前記ＣＣＤエリアセンサの基板バイアス電圧として出力する基板バイアス電圧出力手段と
を有するＣＣＤ固体撮像モジュール。
前記変調電圧はデジタルデータとして設定可能である請求項２記載のＣＣＤ固体撮像モジュール。