JP4659876B2 - 固体撮像装置及びカメラシステム - Google Patents

Description

本発明は、固体撮像装置及びカメラシステムに関するものである。

オートフォーカス（以下、ＡＦという）用の焦点検出装置として、２組の光電変換素子列における輝度信号の横ズレを検出する位相差検出方式がある。焦点検出の合焦精度と合焦速度を向上させるために、光電変換素子列の各光電変換素子の出力信号から、最大値と最小値を演算して蓄積制御を行う方法が用いられている（以下、Peak Bottom:ＰＢ方式という）。特許文献１に記載されている撮像装置のように、ＰＢ方式では最大値演算回路（以下、ピークアンプという）と最小値演算回路（以下、ボトムアンプという）が必要になる。特許文献１に記載されている通り、ピークアンプ及びボトムアンプは、差動入力段とソースフォロワ出力部を含んで構成されている。また、各ピークアンプ及びボトムアンプはそれぞれ一つのクランプ容量を備え、各クランプ容量を用いて各アンプのオフセット除去を行っている。

この撮像装置の動作としては、オフセットを除去するオフセット除去期間において上述のアンプ等のオフセット除去を行い、続けて蓄積期間において光電変換素子への蓄積を行うと共に複数の光電変換素子のうち、最大値と最小値を出力する制御を行う。蓄積が終了した後に、各光電変換素子で蓄積された電荷に基づく光信号を順次出力する。

特開２０００−１８０７０６号公報

近年、合焦精度の更なる高精度化への要求を満たすため、オートフォーカスセンサ（以下、ＡＦセンサという）に搭載される光電変換素子の数は、増える傾向にある。しかしながら、クランプ容量を備えたピークアンプとボトムアンプは、ＡＦセンサのチップ面積と消費電流の大部分を占めており、チップ面積と消費電力の増大が更なる高精度化への妨げとなっている。

本発明の目的は、レイアウト面積と消費電流の削減を実現することができる固体撮像装置及びカメラシステムを提供することである。

本発明の固体撮像装置は、複数の光電変換部と、前記複数の光電変換部の各々に対応して設けられた読み出し回路と、複数の前記読み出し回路の出力が共通に接続された信号出力線と、を有し、前記読み出し回路の各々は、対応する前記光電変換部から前記読み出し回路に入力される複数の画素信号のうちの最大値を出力する最大値出力手段と、対応する前記光電変換部から前記読み出し回路に入力される複数の画素信号のうちの最小値を出力する最小値出力手段と、を有し、画素信号蓄積期間中に、前記最大値出力手段の出力と前記最小値出力手段の出力とを切り替える切り替え手段を有することを特徴とする。

また、本発明のカメラシステムは、上記の固体撮像装置と、前記固体撮像装置に入射光を集光するレンズと、前記固体撮像装置に駆動信号を与える駆動信号発生回路とを有することを特徴とする。

画素信号蓄積期間中に、最大値出力手段の出力と最小値出力手段の出力とを切り替えることにより、レイアウト面積と消費電流の削減が可能になる。その結果、小型で低消費電力の固体撮像装置を提供することができる。

（第１の実施形態）
図１は、本発明の第１の実施形態による信号処理装置が搭載された固体撮像装置（ＡＦセンサ）の構成例を示すブロック図である。図１において、１０１は信号処理装置である。１０２は光電変換素子（光電変換手段）を有する複数の画素（光電変換部）から構成された画素領域である。１０３は第１の信号保持部である。２０１はＡＧＣコンパレータ信号である。７０１はロジックブロックである。７１６は参照電圧電流発生回路である。９０１は第２の信号保持部である。９０２はＰＢ演算部である。９０３はコンパレータである。９０４はシフトレジスタである。

ここで図示していないが、各光電変換素子の出力は、第１の信号保持部１０３を介して信号処理装置１０１のそれぞれ異なる入力端子に接続されている。また光電変換部１０２及び第１の信号保持部１０３は一次元配置されており、リニアセンサを形成している。第２の信号保持装置９０１とＰＢ演算部９０２、及びコンパレータ９０３はリニアセンサの蓄積制御を行う自動ゲイン調整回路（Auto Gain Control:ＡＧＣ）である。

図１を用いて、固体撮像装置（ＡＦセンサ）の動作を説明する。最初に、各ブロックは初期化された後、光電変換部１０２は、光電変換を行い、電荷の蓄積動作を開始する。光電変換部１０２にて得られた各光電変換素子からの電気信号は第１の信号保持部１０３に保持される。同時に各光電変換素子からの電気信号は信号処理装置１０１の各入力端子に入力される。電荷を蓄積している期間、信号処理装置１０１は入力された各光電変換素子からの信号のうち、最大値と最小値をそれぞれ交互に出力し続ける。信号処理装置１０１から出力された最大値と最小値は、第２の信号保持部９０１に両方又はいずれか一つが保持される。ＰＢ演算部９０２は第２の信号保持部９０１に保持された最大値と最小値から、最大値と最小値の差分を求めて、コンパレータ９０３に出力する。コンパレータ９０３は参照電圧電流発生回路７１６で生成する蓄積打ち切りレベルとＰＢ演算部９０２の出力を比較する。最大値と最小値の差分が蓄積打ち切りレベルに達したときに、コンパレータ９０３は反転して、ＡＧＣコンパレータ信号２０１がロジックブロック７０１に伝えられる。ロジックブロック７０１はＡＧＣコンパレータ信号２０１を受けて蓄積打ち切りレベルを上げて蓄積を継続するか又は蓄積を終了するかを判断する。この判断は、外部通信によって選択することが可能である。蓄積を終了すると判断した場合、ロジックブロック７０１は第１の信号保持部１０３に対して信号をホールドさせる制御を行う。

蓄積終了後、シフトレジスタ９０４は、信号処理装置１０１に読み出しパルス信号を伝える。信号処理装置１０１は読み出しパルスに応じて、第１の信号保持部１０３に保持されている信号値を順次出力する。順次出力された信号は適切なゲインを印加されてセンサ外部に出力される。

図２は、図１の固体撮像装置をより具体的に示す回路図である。図２において、１０１は信号処理装置である。１０２は光電変換部である。１０３は第１の信号保持部である。１０４はリセット電圧である。１０５はフォトダイオード（光電変換素子）１０６をリセットするリセットスイッチ（ＳＷ＿ＲＳＴ）である。１０６はフォトダイオード（光電変換素子）である。１０７は差動アンプである。１０８は信号保持スイッチ（ＳＷ＿ＨＯＬＤ）である。１０９は信号保持容量である。１１０はバッファアンプである。１１１は第１のノイズクランプスイッチ（ＳＷ＿Ｎ１）である。１１２は第１の信号出力スイッチ（ＳＷ＿Ｓ１）である。１１３は第２の信号出力スイッチ（ＳＷ＿Ｓ２）である。１１４は第２のノイズクランプスイッチ（ＳＷ＿Ｎ２）である。１１５はクランプ容量である。１１６はクランプスイッチ（ＳＷ＿ＣＬＡＭＰ）である。１１７はクランプ電圧である。１１８は差動段電流源である。１１９は第１のソースフォロワ出力スイッチ（ＳＷ＿ＳＦ１）である。１２０は第２のソースフォロワ出力スイッチ（ＳＷ＿ＳＦ２）である。１２１はクランプ電流源である。１２２はシフトレジスタ９０４によって駆動されるスイッチ（ＳＷ＿ＳＲ）である。１２３は信号処理装置１０１の出力線である。１２４は第１の電流負荷回路である。１２５は第２の電流負荷回路である。１２６は最大値出力ＮＭＯＳトランジスタである。１２７は最小値出力ＰＭＯＳトランジスタである。１２８は増幅回路である。１２９は入力端子である。１３０は出力端子である。

図２は、２個の光電変換部１０２と２個の第１の信号保持部１０３を有し、各第１の信号保持部１０３が信号処理装置１０１の各入力端子１２９に接続された構成であるが、光電変換部１０２の数に応じて入力端子が３つ以上にした構成も可能である。また増幅回路１２８は各入力端子１２９に一つずつ接続されており、図２の構成において信号処理装置１０１は２つの増幅回路１２８を有する。

次に、信号処理装置１０１の入力信号の最大値と最小値がどのように演算されるかについて説明する。信号処理装置１０１が最大値を出力する場合、全ての第１のソースフォロワ出力スイッチ１１９、全てのスイッチ１２２、及び、第２の電流負荷回路１２５に含まれる電流源と出力線１２３とを接続するスイッチがオンされる。そして、全ての第２のソースフォロワ出力スイッチ１２０、全てのクランプ電流源１２１、及び、第１の電流負荷回路１２４に含まれる電流源と出力線１２３とを接続するスイッチがオフされる。こうすることで、全ての入力端子のうち最も電圧が高い入力の最大値出力ＮＭＯＳトランジスタ１２６のみオンして、その他の最大値出力ＮＭＯＳトランジスタ１２６はカットオフする。よって、出力線１２３から入力信号の最大値が出力される。

信号処理装置１０１が最小値を出力する場合、全ての第２のソースフォロワ出力スイッチ１２０、全てのスイッチ１２２、第１の電流負荷回路１２４に含まれる電流源と出力線１２３とを接続するスイッチがオンされる。そして、全ての第１のソースフォロワ出力スイッチ１１９、全てのクランプ電流源１２１、及び、第２の電流負荷回路１２５に含まれる電流源と出力線１２３とを接続するスイッチがオフされる。すなわち、上述した最大値を出力する場合と極性が逆になり、全ての入力端子のうち、最も電圧が低い入力の最小値出力ＰＭＯＳトランジスタ１２７のみオンして、その他の最小値出力ＰＭＯＳトランジスタ１２７はカットオフする。よって、出力線１２３から入力信号の最小値が出力される。ここで最小値出力ＰＭＯＳトランジスタ１２７はＰＮＰトランジスタ、最大値出力ＮＭＯＳトランジスタ１２６はＮＰＮトランジスタでそれぞれ置き換えることが可能である。

図３は、図２の回路の駆動タイミングを示す図である。図２と同一符号の信号は、図２の回路の各構成要素を制御する信号を示している。２０１はＡＧＣコンパレータ信号、２０２はリセット期間、２０３はオフセットキャンセル期間、２０４は蓄積期間、２０５は読み出し期間である。

以下、図２と図３を用いて、本実施形態にかかる信号処理装置の動作を説明する。以降では、各信号がハイレベルのときに導通（オン）、ローレベルのときに非導通（オフ）になることとする。

リセット期間２０２において、リセットスイッチ１０５がオンされ、フォトダイオード１０６がリセット電圧１０４にリセットされる。次に、オフセットキャンセル期間２０３において、リセットスイッチ１０５がオフされる。そして、第１のノイズクランプスイッチ１１１、第１の信号出力スイッチ１１２、第２の信号出力スイッチ１１３、第２のノイズクランプスイッチ１１４、クランプスイッチ１１６が、図３のようにオンオフ動作する。これにより、差動アンプ１０７とバッファアンプ１１０と増幅回路１２８のオフセットがクランプ容量１１５に保持される。

オフセットキャンセル期間２０３では、第１のソースフォロワ出力スイッチ１１９又は第２のソースフォロワ出力スイッチ１２０のどちらかがオンされている。ＡＦの精度を向上させるためには、各光電変換素子１０６からの電荷（以下、各入力信号という）を個別に読み出す場合の増幅回路１２８のオフセットを低減させることが望ましい。したがって、第１のソースフォロワ出力スイッチ１１９と第２のソースフォロワ出力スイッチ１２０のうち、各入力信号を順次読み出す時と同じスイッチをオンすることでオフセットキャンセルする方が望ましい。本実施形態では、最小値出力ＰＭＯＳトランジスタ１２７を使って、各入力信号を順次読み出す場合について説明した。最大値出力ＮＭＯＳトランジスタ１２６を使って、各入力信号を順次読み出す場合には、クランプ電流源１２１の極性は本実施形態と逆になる。

蓄積期間２０４において、第１のソースフォロワ出力スイッチ１１９と第２の電流負荷回路１２５の組み合わせ、又は、第２のソースフォロワ出力スイッチ１２０と第１の電流負荷回路１２４の組み合わせが、それぞれ別の期間にオンされる。図２において最大値と最小値を出力する方法については前述したが、このような駆動方法を行うことで、信号処理装置１０１の出力端子から入力信号の最大値と最小値を異なる期間に交互に出力することができる。図３においては最大値と最小値は３回ずつ出力されているが、前述の蓄積制御動作において蓄積時間が長くなれば、より多い回数の出力がなされるし、逆に短くなれば、より少ない回数の出力がなされることとなる。

ここで、蓄積期間２０４において、最大値と最小値を交互に出力するのと並行して、電荷の蓄積は進行しているため、最大値を出力している時点の蓄積信号と、最小値を出力しているときの蓄積信号が異なるという問題がある。そこで、最大値と最小値を出力していない期間に、図３にあるように、信号保持スイッチ１０８をオンして蓄積信号をサンプリングし、最大値と最小値を出力する期間は信号保持スイッチ１０８をオフして蓄積信号を信号保持容量１０９に保持する。こうすることで、保持しておいた同じ蓄積信号の最大値と最小値を出力することができる。

また、最大値と最小値を出力していない期間に差動段電流源１１８をオフすることで、消費電流を削減することができる。蓄積期間２０４における蓄積制御動作に関しては、前述したので省略する。

次に、読み出し期間２０５の動作を説明する。前述したように、オフセットキャンセル期間２０３にオンした第２のソースフォロワ出力スイッチ１２０と、クランプ電流源１２１がオンされる。スイッチ１２２はシフトレジスタ９０４により順次オンされ、各入力信号が順次信号処理装置１０１の出力端子１３０から出力される。

以上説明したように、信号処理装置１０１のピークアンプ及びボトムアンプの差動段とクランプ容量１１５を共有化し、かつ蓄積期間中の異なる期間に交互に最大値と最小値を出力することで、レイアウト面積の低減と消費電流の削減が可能となる。また、最大値と最小値を出力していない期間に差動段電流源１１８をオフすることで、さらに消費電流を削減することが可能となる。

（第２の実施形態）
図４は、本発明の第２の実施形態による増幅回路１２８内の最大値、最小値検出回路を示す回路図である。図４は、増幅回路１２８の差動段とソースフォロワ出力段、及び出力線のみ記述している。図４に記述されていない個所は図２と同じである。３０１は第３のソースフォロワ入力スイッチ（ＳＷ＿ＳＦ３）、３０２は第４のソースフォロワ入力スイッチ（ＳＷ＿ＳＦ４）、３０３は第５のソースフォロワ入力スイッチ（ＳＷ＿ＳＦ５）、３０４は第６のソースフォロワ入力スイッチ（ＳＷ＿ＳＦ６）である。

図５は、図４の回路の駆動タイミングを示す図である。第１の実施形態と同様に、リセット期間２０２とオフセットキャンセル期間２０３では、読み出し期間に使用するソースフォロワＭＯＳトランジスタをオンする。本実施形態では、第４のソースフォロワ入力スイッチ３０２と第６のソースフォロワ入力スイッチ３０４をオンしている。蓄積期間２０４では、第１の実施形態と同様に、信号処理装置１０１の入力信号の最大値と最小値を異なる期間に出力して、蓄積制御を行っている。

本実施形態では、増幅部のソースフォロワのＰＭＯＳトランジスタとＮＭＯＳトランジスタを切り替える際に、ＭＯＳトランジスタのゲート電圧を切り替えている。本構成とすることでソースフォロワのソース端子と出力線の間のスイッチを削除することができるので、スイッチのオン抵抗と配線の寄生容量で発生するＲＣ時定数遅れを低減できる。その結果、最大値及び最小値の出力を高速化することが可能となる。

以上説明したように、信号処理装置１０１のピークアンプ及びボトムアンプの差動段とクランプ容量１１５を共有化し、かつ蓄積期間２０４中の異なる期間に交互に最大値と最小値を出力することで、レイアウト面積の低減と消費電流の削減が可能になる。また本構成とすることで、スイッチのオン抵抗と配線の寄生容量で発生するＲＣ時定数遅れを低減でき、最大値及び最小値の出力を高速化することが可能となる。

（第３の実施形態）
図６は、本発明の第３の実施形態による固体撮像装置を示す回路図である。図６は増幅回路１２８の差動段とソースフォロワ出力段、及び出力線のみ記述している。図６に記述されていない個所は図２と同じである。５０１は第１の差動段フィードバックスイッチ（ＳＷ＿ＦＢ１）である。５０２は第２の差動段フィードバックスイッチ（ＳＷ＿ＦＢ２）である。５０３は第７のソースフォロワ出力スイッチ（ＳＷ＿ＳＦ７）である。５０４は第８のソースフォロワ出力スイッチ（ＳＷ＿ＳＦ８）である。５０５は最大値出力線である。５０６は最小値出力線である。最大値出力線５０５と最小値出力線５０６は異なる出力端子に接続され、本構成における信号処理装置１０１の出力端子は２つとなる。

最大値出力線５０５は、第７のソースフォロワ出力スイッチ５０３を介して、最大値出力ＮＭＯＳトランジスタ１２６のソースに接続される。最小値出力線５０６は、第８のソースフォロワ出力スイッチ５０４を介して、最小値出力ＰＭＯＳトランジスタ１２７のソースに接続される。

図７は、図６の回路の駆動タイミングを示す図である。第１の実施形態と同様に、リセット期間２０２とオフセットキャンセル期間２０３では、読み出し期間に使用するソースフォロワＭＯＳトランジスタをオンする。本実施形態では、第２の差動段フィードバックスイッチ５０２と第８のソースフォロワ出力スイッチ５０４をオンしている。蓄積期間２０４では、最大値を出力する期間では、第１の差動段フィードバックスイッチ５０１と第７のソースフォロワ出力スイッチ５０３と第２の負荷電流回路１２５がオンされて、最大値出力線５０５から最大値が出力される。同様に、最小値を出力する期間では、第２の差動段フィードバックスイッチ５０２と第８のソースフォロワ出力スイッチ５０４と第１の負荷電流回路１２４がオンされて、最小値出力線５０６から最小値が出力される。

ここで、第１の実施形態及び第２の実施形態の構成においては、同一の出力線において、交互に最大値と最小値が出力される。しかし本実施形態では、最大値と最小値が異なる出力線５０５及び５０６から出力される。従って、例えば最大値出力線５０５では常に最大値のみが出力されるため、最大値出力線５０５の電圧変動を第１の実施形態と比較して抑制する事ができる。最小値出力線５０６においても同様である。その結果、出力線の寄生容量に対して充放電する電荷量を低減できるので、高速動作時においても消費電流を抑えることが可能となる。

以上説明したように、信号処理装置１０１のピークアンプ及びボトムアンプの差動段とクランプ容量１１５を共有化し、かつ蓄積期間２０４中の異なる期間に交互に最大値と最小値を出力することで、レイアウト面積の低減と消費電流の削減が可能になる。また本構成とすることで、高速動作時においても消費電流を抑えることが可能となる。

（第４の実施形態）
図８は、第１〜第３の実施形態の固体撮像装置（ＡＦセンサ）を、位相差検出方式による焦点検出に用いる集積回路に適用した本発明の第４の実施形態の構成例を示したブロック図である。図８において、７０１は外部インターフェースとセンサ全体のタイミング信号を生成するロジックブロックである。７０２は複数の光電変換素子から構成された光電変換部からなる固体撮像装置（ＡＦセンサ（Ｌ１Ａ））である。７０３は固体撮像装置（ＡＦセンサ（Ｌ１Ｂ））であり、固体撮像装置７０２と共に1つの測距点に対応している。７０４は固体撮像装置（ＡＦセンサ（Ｌ２３Ａ））である。７０５は固体撮像装置（ＡＦセンサ（Ｌ２４Ｂ））である。７０６は固体撮像装置（ＡＦセンサ）ブロックである。本実施形態では、例えば固体撮像装置（ＡＦセンサ）を計２３対有している。

７１２は第１のＡＧＣ回路、７１３は第２のＡＧＣ回路、７１４は第３のＡＧＣ回路、７１５は第４のＡＧＣ回路であり、２３対の固体撮像装置（ＡＦセンサ）の最大値及び最小値を第１のＡＧＣ回路７１２〜第４のＡＧＣ回路７１５に時分割で送信する。各ＡＧＣ回路が順次蓄積制御することでＡＧＣ回路の数を削減している。７１６は参照電圧電流生成回路、７１７は温度計回路、７１８はＡＦゲイン回路、７１９は出力マルチプレクサ、７２０はアナログ回路ブロックである。

７２１は焦点検出装置に用いる集積回路、７２２はシリアル通信端子、７２３は基準電圧出力端子、７２４は外部温度計用ダイオード接続端子、７２５はアナログ信号出力端子である。

図８では、結線情報を示していないが、ロジックブロック７０１は外部シリアル通信によって７０６の回路の駆動タイミングを制御する。ＡＦセンサブロック７０６の信号は第１のＡＧＣ回路７１２〜第４のＡＧＣ回路７１５で蓄積制御され、蓄積完了信号がロジックブロック７０１に伝達される。また、ＡＦセンサブロック７０６の信号はＡＦゲイン回路７１８でゲイン印加され、出力マルチプレクサ７１９を通してアナログ信号出力端子７２５から取り出される。参照電圧電流生成回路７１６で生成される参照電圧と参照電流は、ロジックブロック７０１及びＡＦセンサブロック７０６に供給される。一部の信号はシリアル通信端子７２２あるいは出力マルチプレクサ７１９を通してアナログ信号出力端子７２５から取り出すことができる。

（第５の実施形態）
図９は、本発明の第５の実施形態によるカメラシステムの構成例であり、例えば第４の実施形態で説明した集積回路をデジタルカメラに組み込んだシステムである。８０１は後述するレンズのプロテクトとメインスイッチとを兼ねるバリア、８０２は被写体の光学像を固体撮像装置８０４に結像するレンズ、８０３はレンズを通過した光量を調整するための絞りである。８０４はレンズで結像された被写体を画像信号として取り込む第１の固体撮像装置である。８０５は第１〜第３の実施形態に記載の第２の固体撮像装置（ＡＦセンサ）と色温度センサ又は第３の実施形態の集積回路を搭載した焦点検出装置である。

８０６は固体撮像装置８０４や焦点検出装置８０５から出力される信号を信号処理する撮像信号処理装置、８０７は撮像信号処理装置８０６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。８０８はＡ／Ｄ変換器８０７より出力された画像データに対して各種の補正を行ったり、データを圧縮する信号処理部である。

８０９は画像データを一時記憶するためのメモリ部、８１０は外部コンピュータ等と通信するための外部Ｉ／Ｆ回路、８１１は信号処理部８０８等に各種タイミング信号を出力するタイミング発生部である。８１２は各種演算とカメラ全体を制御する全体制御・演算部、８１３は記録媒体制御Ｉ／Ｆ部、８１４は記録媒体に記録、又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、８１５は外部コンピュータである。

次に、上記のデジタルカメラの撮影時の動作について説明する。バリア８０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンされ、さらにＡ／Ｄ変換器８０７等の撮像系回路の電源がオンされる。次いで、焦点検出装置８０５から出力された信号を基に、全体制御・演算部８１２は前記したような位相差検出により被写体までの距離を演算する。その後、レンズ８０２を駆動して合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ８０２を駆動してオートフォーカス制御を行う。次いで、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置８０４から出力された画像信号はＡ／Ｄ変換器８０７でアナログデジタル変換され、信号処理部８０８を通り全体制御・演算部８１２によりメモリ部８０９に書き込まれる。その後、メモリ部８０９に蓄積されたデータは全体制御・演算部８１２の制御により記録媒体制御Ｉ／Ｆ部８１０を通り着脱可能な記録媒体８１４に記録される。また、外部Ｉ／Ｆ部８１０を通り直接コンピュータ等に入力してもよい。

第１〜第５の実施形態によれば、信号処理装置１０１のピークアンプとボトムアンプの差動段とクランプ容量１１５を共通化し、かつ蓄積期間２０４中の異なる期間に交互に最大値と最小値を出力することで、レイアウト面積と消費電流の削減が可能になる。その結果、小型で低消費電力のオートフォーカスセンサを提供することができる。

第１〜第４の実施形態の固体撮像装置は、光電変換手段（フォトダイオード）１０６を有する複数の画素が１次元状又は２次元状に配置された画素領域１０２を有する。複数の読み出し回路は、それぞれ、第１の信号保持部１０３及び増幅回路１２８を有し、画素領域１０２内の画素から画素出力信号を読み出す。信号出力線１２３は、複数の読み出し回路にスイッチ手段１２２，５０３，５０４を介して接続された共通の信号出力線である。第１の負荷手段１２４は、信号出力線１２３及び正電源間に接続される。第２の負荷手段１２５は、信号出力線１２３及び接地電源間に接続される。最大値出力手段（検出回路）は、複数の読み出し回路の各々の一部をなし、読み出し回路に入力される複数の画素信号のうちの最大値を出力する。最小値出力手段（検出回路）は、複数の読み出し回路の各々の一部をなし、読み出し回路に入力される複数の画素信号のうちの最小値を出力する。最大値出力手段と最小値出力手段の出力信号は、共通又は別々の信号出力線に出力される。図２では共通の信号出力線１２３であり、図６では別々の信号出力線５０５，５０６である。図３、図５、図７の画素信号蓄積期間２０４中に、切り替え手段１１９，１２０，１２４，１２５等は、最大値出力手段の出力と最小値出力手段の出力とを切り替える。

最大値出力手段は、正電源と信号出力線１２３の間に直列に接続されたＮＭＯＳトランジスタ１２６又はＮＰＮトランジスタ、及び第１の切り替えスイッチ１１９を有する。最小値出力手段は、接地電源と信号出力線１２３の間に直列に接続されたＰＭＯＳトランジスタ１２７又はＰＮＰトランジスタ、及び第２の切り替えスイッチ１２０を有する。

最大値出力手段は、第１の負荷手段１２４とともにソースフォロワ回路又はエミッタフォロワ回路を構成する。最小値出力手段は、第２の負荷手段１２５とともにソースフォロワ回路又はエミッタフォロワ回路を構成する。

図３、図５、図７に示すように、信号出力線１２３より最大値出力手段の出力信号及び最小値出力手段の出力信号のいずれも出力しない期間において、読み出し回路内の増幅回路の駆動電流源１１８をオフする。

読み出し回路は、複数の画素の出力信号を保持する複数の第１の信号保持部１０３を有する。第２の信号保持部９０１は、信号出力線１２３に１つ以上接続される。制御手段は、ＰＢ演算部９０２、コンパレータ９０３、ロジックブロック７０１及び参照電圧電流生成回路７１６を有する。この制御手段は、信号出力線１２３から異なる期間に出力された最大値出力手段の出力信号と最小値出力手段の出力信号との差分を用いて第１の信号保持部１０３の保持をスイッチ１０８により制御する。

第１の信号保持部１０３は、最大値出力手段の出力信号を信号出力線１２３に出力する時及び最小値出力手段の出力信号を信号出力線１２３に出力する時に、スイッチ１０８をオフにして画素の出力信号を保持する。

第５の実施形態（図９）のカメラシステムは、第１〜第４の実施形態のいずれかの固体撮像装置８０５と、固体撮像装置８０５に入射光を集光するレンズ８０２と、固体撮像装置８０５に駆動信号を与える駆動信号発生回路（タイミング発生部）８１１とを有する。

第１〜第５の実施形態によれば、画素信号蓄積期間２０４中に、最大値出力手段の出力と最小値出力手段の出力とを切り替えることにより、レイアウト面積と消費電流の削減が可能になる。その結果、小型で低消費電力の固体撮像装置を提供することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の第１の実施形態による信号処理装置が搭載された固体撮像装置（ＡＦセンサ）の構成例を示すブロック図である。 本発明の第１の実施形態による固体撮像装置を示す回路図である。 本発明の第１の実施形態の固体撮像装置を示すタイミング図である。 本発明の第２の実施形態による最大値、最小値検出回路を示す回路図である。 本発明の第２の実施形態による最大値、最小値検出回路を示すタイミング図である。 本発明の第３の実施形態による固体撮像装置を示す回路図である。 本発明の第３の実施形態による固体撮像装置を示すタイミング図である。 本発明の第４の実施形態による集積回路のブロック図である。 本発明の第５の実施形態によるカメラシステムのブロック図である。

符号の説明

１０１ 信号処理装置
１０２ 光電変換部
１０３ 第１の信号保持部
１０４ リセット電圧
１０５ リセットスイッチ
１０６ フォトダイオード
１０７ 差動アンプ
１０８ 信号保持スイッチ
１０９ 信号保持容量
１１０ バッファアンプ
１１１ 第１のノイズクランプスイッチ
１１２ 第１の信号出力スイッチ
１１３ 第２の信号出力スイッチ
１１４ 第２のノイズクランプスイッチ
１１５ クランプ容量
１１６ クランプスイッチ
１１７ クランプ電圧
１１８ 差動段電流源
１１９ 第１のソースフォロワ出力スイッチ
１２０ 第２のソースフォロワ出力スイッチ
１２１ クランプ電流源
１２２ スイッチ
１２３ 信号保持部の出力線
１２４ 第１の電流負荷回路
１２５ 第２の電流負荷回路
１２６ 最大値出力ＮＭＯＳトランジスタ
１２７ 最小値出力ＰＭＯＳトランジスタ
１２８ 増幅回路
１２９ 入力端子
１３０ 出力端子
２０１ ＡＧＣコンパレータ信号
２０２ リセット期間
２０３ オフセットキャンセル期間
２０４ 蓄積期間
２０５ 読み出し期間

Claims (8)

1. 複数の光電変換部と、
   前記複数の光電変換部の各々に対応して設けられた読み出し回路と、
   複数の前記読み出し回路の出力が共通に接続された信号出力線と、を有し、
   前記読み出し回路の各々は、
   対応する前記光電変換部から前記読み出し回路に入力される複数の画素信号のうちの最大値を出力する最大値出力手段と、
   対応する前記光電変換部から前記読み出し回路に入力される複数の画素信号のうちの最小値を出力する最小値出力手段と、を有し、
   画素信号蓄積期間中に、前記最大値出力手段の出力と前記最小値出力手段の出力とを切り替える切り替え手段を有することを特徴とする固体撮像装置。
2. 前記最大値出力手段は、正電源と前記信号出力線の間に直列に接続されたＮＭＯＳトランジスタ又はＮＰＮトランジスタ、及び第１の切り替えスイッチを有し、
   前記最小値出力手段は、接地電源と前記信号出力線の間に直列に接続されたＰＭＯＳトランジスタ又はＰＮＰトランジスタ、及び第２の切り替えスイッチを有することを特徴とする請求項１記載の固体撮像装置。
3. 前記読み出し回路の各々は、
   前記信号出力線及び正電源に接続された第１の負荷手段と、
   前記信号出力線及び接地電源に接続された第２の負荷手段と、を有し、
   前記最大値出力手段は、前記第２の負荷手段とともにソースフォロワ回路又はエミッタフォロワ回路を構成し、
   前記最小値出力手段は、前記第１の負荷手段とともにソースフォロワ回路又はエミッタフォロワ回路を構成することを特徴とする請求項１記載の固体撮像装置。
4. 前記信号出力線より前記最大値出力手段の出力信号及び前記最小値出力手段の出力信号のいずれも出力しない期間において、前記読み出し回路内の増幅回路の駆動電流源をオフすることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
5. 前記読み出し回路は、前記複数の画素の出力信号を保持する複数の第１の信号保持部を有することを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
6. 前記信号出力線に接続される１つ以上の第２の信号保持部と、
   前記信号出力線から異なる期間に出力された前記最大値出力手段の出力信号と前記最小値出力手段の出力信号との差分を用いて前記第１の信号保持部の保持を制御する制御手段とを更に有することを特徴とする請求項５記載の固体撮像装置。
7. 前記第１の信号保持部は、前記最大値出力手段の出力信号を前記信号出力線に出力する時及び前記最小値出力手段の出力信号を前記信号出力線に出力する時に、前記画素の出力信号を保持することを特徴とする請求項５又は６記載の固体撮像装置。
8. 請求項１〜７のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置に入射光を集光するレンズと、
   前記固体撮像装置に駆動信号を与える駆動信号発生回路と
   を有することを特徴とするカメラシステム。

Images