JP2010147834A - 固体撮像素子、撮像装置及び固体撮像素子の制御方法 - Google Patents

Abstract

【課題】精度の高い差分電圧を得ることで、精度の高い動き検出を可能とする固体撮像素子を提供する。
【解決手段】本発明の固体撮像素子Ａは、入射した光を光電変換するフォトダイオード１１と、前記フォトダイオード１１で生成された電荷を電圧に変換する増幅トランジスタ１７とを含む行列状に配置された複数の画素１と、前記複数の画素１の列ごとに設けられた垂直信号線３とを備える固体撮像素子Ａであって、前記複数の画素１のそれぞれは、第１のフレーム期間に前記増幅トランジスタ１７により変換された第１の電圧を保持する第１記憶部Ｓ１を備え、前記固体撮像素子Ａは、前記垂直信号線３ごとに設けられた差分回路であって、前記第１記憶部Ｓ１に保持された前記第１の電圧と、前記第１のフレーム期間とは異なる第２のフレーム期間に前記増幅トランジスタ１７により変換された第２の電圧との差分を求める差分回路４を備える。
【選択図】図２

Description

本発明は、入射した光を光電変換するフォトダイオードと、前記フォトダイオードで生成された電荷を電圧に変換する増幅トランジスタとを含む行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられた列信号線とを備える固体撮像素子、撮像装置及び固体撮像素子の制御方法に関する。

撮影された被写体に動きがあるか否かを検出する固体撮像素子としては、同一画素で異なるフレーム期間にフォトダイオードで光電変換により生成された電荷の差分を検出することで被写体の動きを検出する固体撮像素子が提案されている（例えば、特許文献１）。

ここで、特許文献１に記載の従来の動き検出固体撮像素子について説明する。

図１３は、従来の動き検出固体撮像素子の画素及び周辺回路の一部を示す回路図である。同図においては、単位画素が１つと、その単位画素に対応するＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）部及びアナログ差分信号処理部とが示されている。この単位画素は、画素部及びメモリ部を含む。

まず、（画素部＋メモリ部）３ｃ’について説明する。画素部は、フォトダイオードＰＤ１と、リセットトランジスタＴｒ１と、トランスファーゲートＴｒ２及びＴｒ３とから構成され、メモリ部は、浮遊容量Ｃ１’及びＣ２’と、浮遊容量Ｃ１’及びＣ２’に蓄積された電荷をリセットするトランジスタＴｒ８及びＴｒ９と、浮遊容量Ｃ１’及びＣ２’に蓄積された電荷をソースフォロアで読み出すトランジスタＴｒ４及びＴｒ５と、ラインを選択するトランジスタＴｒ６及びＴｒ７とから構成される。

最初に、（画素部＋メモリ部）３ｃ’は、リセットトランジスタＴｒ１をパルスＰＤＲＳＴ１によりＯＮにして、フォトダイオードＰＤ１に蓄積された電荷をリセットする。同時に、メモリ部は、トランジスタＴｒ８及びＴｒ９を、パルスｏｒｓｔ及びパルスｅｒｓｔによりＯＮにすることにより浮遊容量Ｃ１’及びＣ２’をリセットする。

次に、（画素部＋メモリ部）３ｃ’は、ＯＮにしたトランジスタを全てＯＦＦにして、フォトダイオードＰＤ１に被写体光学像を結像し、被写体光学像による光を電荷として蓄積させる。そして、フォトダイオードＰＤ１が１フレーム分被写体光学像の光による電荷を蓄積した後、（画素部＋メモリ部）３ｃ’は、トランスファーゲートＴｒ２をパルスｇｘｌｏによりＯＮにして、フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ１’に転送する。

転送後、（画素部＋メモリ部）３ｃ’は、パルスｇｘｌｏによりトランスファーゲートＴｒ２をＯＦＦにし、次にリセットトランジスタＴｒ１をパルスＰＤＲＳＴ１によりＯＮにしてフォトダイオードＰＤ１をリセットした後、リセットトランジスタＴｒ１をパルスＰＤＲＳＴ１によりＯＦＦにして、次の１フレーム期間フォトダイオードＰＤ１に次の１フレーム分被写体光学像の光による電荷を蓄積させる。そして、１フレーム分被写体光学像の光による電荷を蓄積させた後、トランスファーゲートＴｒ３をパルスｇｘｌｅによりＯＮにして、フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ２’に転送する。（画素部＋メモリ部）３ｃ’は、１フレーム分フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ２’に転送後、パルスｇｘｌｅによりトランスファーゲートＴｒ３をＯＦＦにする。

更に、（画素部＋メモリ部）３ｃ’は、リセットトランジスタＴｒ１をパルスＰＤＲＳＴ１によりＯＮにしてフォトダイオードＰＤ１をリセットした後、リセットトランジスタＴｒ１をパルスＰＤＲＳＴ１によりＯＦＦにして、２回目の次の１フレーム期間フォトダイオードＰＤ１に次の１フレーム分被写体光学像の光による電荷を蓄積させる。

このようにして、浮遊容量Ｃ１’に最初のフレームの電荷が、浮遊容量Ｃ２’に次のフレームの電荷が、蓄積されると、パルスｒｏｗによりトランジスタＴｒ６及びＴｒ７を同時にＯＮにする。これにより、浮遊容量Ｃ１’に蓄積された最初のフレームの電荷によるアナログ信号ＳｏｕｔａがトランジスタＴｒ４経由でトランジスタＴｒ６より出力され、浮遊容量Ｃ２’に蓄積された次のフレームの電荷によるアナログ信号ＳｏｕｔｂがトランジスタＴｒ５経由でトランジスタＴｒ７より同じタイミングで出力される。

次に、（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’について説明する。この（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’は、電流源Ｉ１及びＩ２と、スイッチＳ１’、Ｓ２’、Ｓ３’及びＳ４’と、容量Ｃ３’及びＣ４’と、増幅器Ａ１とから構成される。この回路の動作を説明すると、まず、スイッチＳ１’及びＳ２’をＯＦＦに、スイッチＳ３’及びＳ４’をＯＮにすると容量Ｃ４’のＥ点の電圧がＶｒｅｆ１となる。このとき、容量Ｃ４’に蓄積される電荷Ｑｒｅｆは次の式で表せる。

Ｑｒｅｆ＝Ｃ４’×Ｖｒｅｆ１

次にスイッチＳ２’及びＳ３’をＯＮにし、スイッチＳ１’及びＳ４’をＯＦＦとすると、容量Ｃ３’に蓄積される電荷Ｑｂは、
Ｑｂ＝Ｃ３’×（Ｖｒｅｆ１−Ｖｓｂ）
となる。 （Ｖｓｂ：信号Ｓｏｕｔｂが電流源Ｉ２に流れて生じた電圧）

そして、スイッチＳ１’をＯＮにし、スイッチＳ２’、Ｓ３’及びＳ４’をＯＦＦにすると、Ｄ点の電圧Ｖｄは、
Ｖｄ＝Ｖｓａ＋（Ｖｒｅｆ１−Ｖｓｂ）
＝（Ｖｓａ−Ｖｓｂ）＋Ｖｒｅｆ１
となる。 （Ｖｓａ：信号Ｓｏｕｔｂが電流源Ｉ１に流れて生じた電圧）

次に、スイッチＳ１’及びＳ４’をＯＮにし、スイッチＳ２’及びＳ３’をＯＦＦにすると、Ｅ点の電圧Ｖｅは、
Ｖｅ＝Ｃ４’／（Ｃ４’＋Ｃ３’）ｘ（Ｖｓａ−Ｖｓｂ）＋Ｖｒｅｆ１
となる。

増幅器Ａ１の増幅率Ｋを（Ｃ４’＋Ｃ３’）／Ｃ４’としオフセット電圧を−Ｖｒｅｆ１とすれば、増幅器Ａ１から出力される差分後の信号電圧Ｓｄは、
Ｓｄ＝Ｖｓａ−Ｖｓｂ
となり、最初のフレームの電荷によるアナログ信号Ｓｏｕｔａと次のフレームの電荷によるアナログ信号Ｓｏｕｔｂとの差分後の信号電圧Ｓｄが出力される。例えば、被写体が静止している場合、ＶｓａとＶｓｂとは等しくなるため、差分後の信号電圧Ｓｄは実質０になり、一方被写体が動いている場合は、差分信号Ｓｄが大きくなる。

以上のように、特許文献１に記載の動き検出固体撮像素子は被写体の動きを検出する。
特開２００５−２１７４７１号公報

しかしながら、特許文献１に記載の動き検出固体撮像素子は、最初のフレーム期間においてフォトダイオードで光電変換により生成された電荷を読み出すソースフォロア回路と、次のフレーム期間において生成された電荷を読み出すソースフォロア回路とが異なっているので、以下の問題がある。

例えば、トランジスタＴｒ４とトランジスタＴｒ５との閾値電圧Ｖｔにばらつきがあれば、浮遊容量Ｃ１’及びＣ２’に保持されている電圧が同じであっても、最初のフレーム期間の電荷によるアナログ信号Ｓｏｕｔａと次のフレームの電荷によるアナログ信号Ｓｏｕｔｂとは異なる電圧値で出力されるので、差分後の信号電圧Ｓｄは実質０にはならない。一方、浮遊容量Ｃ１’及びＣ２’に保持されている電圧が異なっていても、差分後の信号電圧Ｓｄが実質０になる場合もある。

同様にトランジスタＴｒ６及びＴｒ７と、電流源Ｉ１及びＩ２を構成するトランジスタとのばらつきによっても、差分後の信号電圧Ｓｄは影響される。

したがって、（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’での差分後の信号電圧Ｓｄは精度の高い差分電圧にはならない。つまり、異なるフレームの電荷を互いに異なるトランジスタを介して読み出す従来技術では、精度の高い差分電圧が得られないので、精度の高い動き検出ができないという課題がある。

本発明は、上述の問題に鑑みてなされたものであって、精度の高い差分電圧を得ることで、精度の高い動き検出を可能とする固体撮像素子を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像素子は、入射した光を光電変換するフォトダイオードと、前記フォトダイオードで生成された電荷を電圧に変換する増幅トランジスタとを含む行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられた列信号線とを備える固体撮像素子であって、前記複数の画素のそれぞれは、第１のフレーム期間に前記増幅トランジスタにより変換された第１の電圧を保持する第１の記憶部を備え、前記固体撮像素子は、前記列信号線ごとに設けられた差分回路であって、前記第１の記憶部に保持された前記第１の電圧と、前記第１のフレーム期間とは異なる第２のフレーム期間に前記増幅トランジスタにより変換された第２の電圧との差分を求める差分回路を備える。

本発明の固体撮像素子によれば、第１の電圧も第２の電圧も同じ増幅トランジスタから出力されるので、従来のように第１の電圧と第２の電圧とが別々のトランジスタから出力される場合と比べてトランジスタのばらつきの影響を受けなく、精度の高い差分電圧が得られる。したがって、精度の高い動き検出が可能となる。

また、前記第１の記憶部は、一端が接地されたキャパシタと、前記キャパシタの他端と前記増幅トランジスタの出力線との間に挿入された制御トランジスタとを含んでもよい。

本発明の固体撮像素子によれば、第１の記憶部の構成をキャパシタと制御トランジスタという簡単な構成で実現することができる。具体的には、第１記憶部は、第１のフレーム期間において、制御トランジスタがオンからオフとなることで、増幅トランジスタにより変換された第１の電圧をキャパシタに保持する。次に、第２のフレーム期間において、制御トランジスタがオフからオンとなることで、キャパシタに保持された第１の電圧を差分回路に出力する。

また、前記固体撮像素子はさらに、前記複数の画素ごとに設けられた行選択トランジスタを備え、前記複数の画素のそれぞれは、前記行選択トランジスタがオンの期間中に、前記第１の電圧及び前記第２の電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に異なるタイミングで出力してもよい。

本発明の固体撮像素子によれば、行選択トランジスタがオンとなるたびに、差分回路において差分を求められる。これにより、１行の走査期間（１水平走査期間）ごとに１行分の画素の差分信号を得るので、差分信号の検出を精度良く、高速化できる。

また、前記複数の画素のそれぞれは、さらに、前記増幅トランジスタの出力線に挿入されたスイッチトランジスタを備え、前記第１の記憶部は、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、前記複数の画素のそれぞれは、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオフの期間中に、前記第１の記憶部に保持された電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に出力し、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオンの期間中に、前記第２の電圧を、前記スイッチトランジスタ、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に出力してもよい。

本発明の固体撮像素子によれば、第２のフレーム期間内において、スイッチトランジスタのオン及びオフにより、記憶部に保持された第１の電圧を差分回路へ出力する、又は増幅トランジスタで変換された第２の電圧を出力することを切り替えられる。その結果、フレームごとに高速に差分信号を精度良く検出できる。

また、さらに、同一行の画素に対応する前記スイッチトランジスタをオン及びオフする制御を行ごとに順次行うことにより、前記第１の記憶部に前記第１の電圧を保持させる制御回路を備えてもよい。

本発明の固体撮像素子によれば、ローリングシャッタ動作で連続したフレーム間で正確に差分を検出できる。その結果、行ごとに露光期間のタイミングが異なるローリングシャッタ動作において、精度良く差分信号を検出できる。

また、前記複数の画素のそれぞれは、さらに、前記増幅トランジスタの出力線に挿入されたスイッチトランジスタと、前記第２の電圧を保持する第２の記憶部とを備え、前記第１の記憶部及び前記第２の記憶部はそれぞれ、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、前記複数の画素のそれぞれは、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオフの期間中に、前記第１の電圧及び前記第２の電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に異なるタイミングで出力してもよい。

本発明の固体撮像素子によれば、各画素に記憶部を２個設けることで、全行の露光期間のタイミングが同一であるグローバルシャッタ動作において、２フレームごとに２フレーム間で精度良く差分信号を検出できる。

また、前記複数の画素のそれぞれは、さらに、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、前記第２の電圧を保持する第３の記憶部を備え、前記固体撮像素子は、フレーム期間毎に、前記第１〜第３の記憶部のうち２つの記憶部を第１ペアとして選択する第１選択部と、フレーム期間毎に、前記第１〜第３の記憶部のうち前記第１ペアに含まれる１つの記憶部と前記第１ペアに含まれない１つの記憶部とを第２ペアとして選択する第２選択部と、フレーム期間毎に、前記第１ペアに属する２つの記憶部に前記増幅トランジスタにより変換された電圧を保持させる保持制御部と、フレーム期間毎に、前記保持制御部により前記増幅トランジスタにより変換された電圧が保持された後、前記第１ペアに属する２つの記憶部から異なるタイミングでそれぞれの電圧を、前記行選択トランジスタを介して前記列信号線に出力させる出力制御部とを備え、前記第１選択部は、前記第１〜第３の記憶部から、巡回的に前記第１ペアを選択するように前記第１ペアの選択を更新し、前記第２選択部は、前記第１〜第３の記憶部から、巡回的に前記第２ペアを選択するように前記第２ペアの選択を更新してもよい。

本発明の固体撮像素子によれば、各画素に記憶部を３個設けることで、グローバルシャッタ動作において、フレームごとに、連続したフレーム間で精度の良い差分信号を検出できる。つまり、全てのフレームにおいて、直前のフレームとの差分を精度良く検出できる。

また、さらに、前記複数の画素全てに含まれる前記スイッチトランジスタを同時にオン及びオフすることにより前記第１の記憶部に前記第１の電圧を保持させ、前記第２の記憶部に前記第２の電圧を保持させる制御回路を備えてもよい。

本発明の固体撮像素子によれば、全行の露光期間のタイミングが同一であるグローバルシャッタ動作において、精度良く差分信号を検出できる。

また、請求項１記載の固体撮像素子を備える撮像装置であって、前記差分回路により求められた差分に基づき、前記固体撮像素子を被写体の動きを検出する検出モードから被写体を撮像する撮像モードに切り替える切替部を備え、前記差分回路は、前記撮像モードにおいて、前記増幅トランジスタにより変換されたリセット電圧と前記増幅トランジスタにより変換された電圧との差分を出力してもよい。

本発明の撮像装置によれば、１つの固体撮像素子で被写体の動きの検出と撮像とが実現できる。

また、撮像装置は、前記検出モードにおいて、前記複数の画素の行方向及び列方向の少なくとも一方を間引いて前記列信号線へ出力してもよい。

本発明の撮像装置によれば、検出モードにおいてフレームレートを高くすることができ、被写体の動きを高感度に検出できる。

また、前記撮像装置はさらに、入射した光を前記固体撮像素子上に結像させる光学系と、前記差分回路により求められた差分から前記被写体の動き範囲を検出する検出部と、撮像モードへの切り替え時に、前記動き範囲の中心が前記複数の画素部の中心となるように少なくとも前記光学系を移動させる移動部とを備えてもよい。

本発明の撮像装置によれば、検出モードにおいて動きを検出した物体像を、撮像モードでは撮像素子の中央でとらえることができるので、動きを検出した物体像をより広範囲に撮像できる。

なお、本発明は、以上のような固体撮像素子及び撮像装置として実現することができるだけでなく、それらを制御する制御方法としても実現できる。

本発明によれば、精度の高い動き検出を行う固体撮像素子、撮像装置及び固体撮像素子の制御方法を提供できる。

以下、本発明の実施の形態について図面を参照しながら説明する。

（実施の形態１）
図１は、本実施の形態の固体撮像素子の構成を示すブロック図である。同図の固体撮像素子Ａは、複数の画素１と、行選択トランジスタ２と、垂直信号線３と、差分回路４と、列選択トランジスタ５と、垂直走査回路６と、水平走査回路７と、列選択信号線８と、共通信号線９と、差分制御部１０とを備える。なお、垂直信号線３は列信号線、垂直走査回路６は行走査回路、水平走査回路７は列走査回路とも言う。

各画素１は、マトリクス状に配置され、行ごとに、入射した光に応じた電圧である画素信号を行選択トランジスタ２に出力する。具体的には、画素１は、垂直走査回路６から出力される信号に従って制御され、画素信号として、第１のフレーム期間に入射した光に応じた第１の電圧と、第２のフレーム期間に入射した光に応じた第２の電圧とを行選択トランジスタ２に異なるタイミングで出力する。なお、本実施の形態においては、第１のフレーム期間は直前のフレーム期間であり、第２のフレーム期間は現在のフレーム期間とする。

行選択トランジスタ２は、垂直走査回路６から出力される信号に従って導通又は非導通となり、導通している期間に、画素１から出力された画素信号を垂直信号線３へ出力する。

垂直信号線３は、同じ列の画素１に接続され、行選択トランジスタ２から出力される電圧を差分回路４に出力する。

差分回路４は、垂直信号線３と、差分制御部１０とに接続され、差分制御部１０から出力される信号に従って、行選択トランジスタ２から垂直信号線３を介して出力される画素信号の差分電圧を求める。具体的には、差分回路４は、行選択トランジスタ２から垂直信号線３を介して出力された第１の電圧と第２の電圧との差分に対応する電圧を保持する。

列選択トランジスタ５は、列選択信号線８を介して水平走査回路７から出力される信号に従って導通又は非導通となり、導通している期間に、差分回路４に保持された差分電圧を共通信号線９へ出力する。

垂直走査回路６は、各画素１と、行選択トランジスタ２と、差分制御部１０とに接続され、各画素１に対して第１の電圧を保持及び出力するタイミングと、第２の電圧を出力するタイミングとを制御する信号を出力する。また、垂直走査回路６は、各画素１の画素信号を行単位で垂直信号線３へ読み出すための信号を、行ごとに各行選択トランジスタ２へ出力する。また、垂直走査回路６は、差分制御部１０へ同期用の信号を出力する。具体的には、垂直走査回路６は、行選択部６１と、保持制御部６２と、出力制御部６３とを備える。行選択部６１は、各画素１の画素信号の垂直信号線３への読み出しタイミング及び各画素１の露光期間の制御を行ごと順次行う。例えば、行選択部６１は、行ごとの行選択信号および露光期間を決定するスイッチ信号を順次出力するシフトレジスタである。保持制御部６２は、直前のフレーム期間に画素１において光電変換により生成された電荷に対応する電圧を画素１に保持させる。出力制御部６３は、前記保持制御部６２により画素１に保持された第１の電圧と、現在フレーム期間に画素１において生成された電荷に対応する第２の電圧とを、現在のフレーム期間の間に行選択トランジスタ２へ出力させる。保持制御部６２及び出力制御部６３は、行選択部６１と同期して動作する。

水平走査回路７は、列選択信号線８を介して各列選択トランジスタ５を順番にオンすることで、全ての差分回路４に保持された差分電圧を順次共通信号線９へ出力させる。例えば、水平走査回路７は、シフトレジスタである。

列選択信号線８は、列選択トランジスタ５ごとに設けられ、水平走査回路７及び各列選択トランジスタ５のゲートに接続され、水平走査回路７から出力される信号を列選択トランジスタ５のゲートに印加する。

差分制御部１０は、各差分回路４に接続され、垂直走査回路６から出力される同期用の信号に従って、全ての差分回路４を同時に制御する。具体的には、差分制御部１０は、差分回路４が垂直信号線３を介して出力される画素信号を保持するタイミングを制御することで、差分回路４に第１の電圧と第２の電圧との差分を保持させる。

図２は、単位画素１とその周辺回路との詳細な構成を示す回路図である。同図においては、１つの画素１と、その画素１に対応する垂直信号線３と、差分回路４とが図示されている。

画素１は、入射した光を光電変換するフォトダイオード１１と、ゲートに印加される転送信号ＴＲＡＮに応じてフォトダイオード１１で生成された電荷を転送する転送トランジスタ１２と、転送された電荷を蓄積する浮遊拡散容量１６と、ゲートに印加されるリセット信号ＲＳＴに応じて浮遊拡散容量１６の電圧レベルをリセットするリセットトランジスタ１４と、浮遊拡散容量１６に蓄積された電荷を電圧に変換する増幅トランジスタ１７と、増幅トランジスタ１７の負荷となる負荷トランジスタ１８と、ゲートに印加されるスイッチ信号ＳＷに応じて増幅トランジスタ１７で変換された電圧を出力するスイッチトランジスタ２０と、スイッチトランジスタ２０から出力された電圧を保持する第１記憶部Ｓ１と、スイッチトランジスタ２０から出力された電圧または第１記憶部Ｓ１から出力された電圧を増幅して行選択トランジスタ２へ出力する増幅トランジスタ２２と、増幅トランジスタ２２の負荷となる負荷トランジスタ２３とを備える。

なお、リセットトランジスタ１４のドレインは所望の電圧ＶＲに設定されている。また、増幅トランジスタ１７と、負荷トランジスタ１８とでソースフォロアを形成しており、増幅トランジスタ１７のドレインは電源電圧ＶＤＤに接続され、ソースは負荷トランジスタ１８のドレインに接続される。負荷トランジスタ１８のゲート配線１９にはバイアス電圧が供給され、ソースは接地されている。また、増幅トランジスタ２２と、負荷トランジスタ２３とでソースフォロアを形成し、増幅トランジスタ２２のドレインは電源ＶＤＤに接続され、ソースは負荷トランジスタ２３のドレインに接続される。負荷トランジスタ２３のゲート配線２４にはバイアス電圧が供給され、ソースは接地されている。

第１記憶部Ｓ１は、第１制御トランジスタ２７と容量２９とを含む。第１制御トランジスタ２７は、スイッチトランジスタ２０の出力端子と増幅トランジスタ２２のゲート端子との間に接続され、第１制御トランジスタ２７のゲート配線２８に印加される第１制御信号ＣＯＮ１に応じて導通又は非導通となることで、電圧を保持する。具体的には、第１制御トランジスタ２７は、スイッチトランジスタ２０が導通の場合、導通から非導通となることで、増幅トランジスタ１７からスイッチトランジスタ２０を介して出力された電圧を容量２９に保持させる。また、第１制御トランジスタ２７は、スイッチトランジスタ２０が非導通の場合、非導通から導通となることで、容量２９に保持された電圧を増幅トランジスタ２２へ出力する。

このように構成された第１記憶部Ｓ１は、直前のフレーム期間の電圧を保持し、現在のフレーム期間において、容量２９に保持された直前のフレーム期間の電圧を増幅トランジスタ２２、行選択トランジスタ２及び垂直信号線３を介して、差分回路４に出力できる。よって、画素１は、現在のフレーム期間において、直前のフレーム期間の電圧と、現在のフレーム期間の電圧とを差分回路４に出力できる。

なお、転送信号ＴＲＡＮと、リセット信号ＲＳＴと、スイッチ信号ＳＷと、行選択信号ＳＥＬＥＣＴとは、行選択部６１で生成され、第１制御信号ＣＯＮ１は、保持制御部６２の制御を基に、出力制御部６３で生成される。

図３は、差分回路４の詳細な構成を示す回路図である。

差分回路４は、クランプ容量Ｃ１と、サンプルホールド容量Ｃ２と、ゲートに印加されるサンプルホールド信号ＳＨに応じて画素１から出力された画素信号をクランプ容量Ｃ１及びサンプルホールド容量Ｃ２に保持させるサンプルホールドトランジスタ４１と、ゲートに印加されるクランプ信号ＣＬに応じてクランプ容量Ｃ１とサンプルホールド容量Ｃ２との接続点の電圧を参照電圧Ｖｒｅｆにするクランプトランジスタ４３とを備える。

この差分回路４は、クランプ容量Ｃ１とサンプルホールド容量Ｃ２との接続点の電圧を、差分出力信号線４５を介して列選択トランジスタ５へ出力する。

なお、サンプルホールド信号ＳＨは、差分制御部１０で生成され、サンプルホールドトランジスタ４１のゲート配線４２を介してサンプルホールドトランジスタ４１のゲートに印加される。また、クランプ信号ＣＬも同様に、差分制御部１０で生成され、クランプトランジスタ４３のゲート配線４４を介してクランプトランジスタ４３のゲートに印加される。

次に、本実施の形態の固体撮像素子Ａの動作について説明する。

図４は、本実施の形態の固体撮像素子Ａの動作を示すタイミング図である。同図においては、転送トランジスタ１２のゲート配線１３に印加される転送信号ＴＲＡＮ、リセットトランジスタ１４のゲート配線１５に印加されるリセット信号ＲＳＴ、スイッチトランジスタ２０のゲート配線２１に印加されるスイッチ信号ＳＷ、行選択トランジスタ２のゲート配線２６に印加される行選択信号ＳＥＬＥＣＴ、第１制御トランジスタ２７のゲート配線２８に印加される第１制御信号ＣＯＮ１、サンプルホールドトランジスタ４１のゲート配線４２に印加されるサンプルホールド信号ＳＨ及びクランプトランジスタ４３のゲート配線４４に印加されるクランプ信号ＣＬのタイミングが示されている。

最初に、時刻ｔ１において行選択信号ＳＥＬＥＣＴ及び第１制御信号ＣＯＮ１がＨＩＧＨレベルとなり行選択トランジスタ２及び第１制御トランジスタ２７が導通する。これにより、第１記憶部Ｓ１の容量２９に蓄積されていた電荷に相当する電圧、すなわち容量２９に保持されていた電圧（この電圧をＶｎとする）が増幅トランジスタ２２のゲートに伝わり行選択トランジスタ２を介して垂直信号線３及び差分回路４へ出力される。ここで、容量２９に保持されていた電圧Ｖｎは、直前のフレーム期間においてフォトダイオード１１で光電変換により生成された電荷に対応する電圧である。

また、時刻ｔ１において、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＨＩＧＨレベルとなり、差分回路４のサンプルホールドトランジスタ４１及びクランプトランジスタ４３が導通する。これにより、クランプ容量Ｃ１の図中右端子の電圧はＶｒｅｆに、図中左端子の電圧はＶｎになる。この後、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＬＯＷレベルとなることで、クランプ容量Ｃ１にはＶｒｅｆ−Ｖｎの電圧が保持される。

次に、時刻ｔ２において、スイッチ信号ＳＷがＨＩＧＨレベルとなりスイッチトランジスタ２０が導通する。

時刻ｔ３において、リセット信号ＲＳＴがＨＩＧＨレベルとなり、リセットトランジスタ１４が導通する。これにより、浮遊拡散容量１６の電圧はＶＲに初期化される。この後、時刻ｔ４までにリセット信号ＲＳＴはＬＯＷレベルとなる。

時刻ｔ４において、転送信号ＴＲＡＮ及び第１制御信号ＣＯＮ１がＨＩＧＨレベルとなり、転送トランジスタ１２及び第１制御トランジスタ２７が導通する。これにより、入射光に応じてフォトダイオード１１で発生した電荷が転送トランジスタ１２を介して浮遊拡散容量１６に転送される。その転送された電荷と浮遊拡散容量１６の容量値とで電圧が発生し（この電圧をＶｎ＋１とする）、その電圧がソースフォロア（増幅トランジスタ１７及び負荷トランジスタ１８）、スイッチトランジスタ２０、ソースフォロア（増幅トランジスタ２２及び負荷トランジスタ２３）、行選択トランジスタ２及び垂直信号線３を介して差分回路４に出力される。また、第１記憶部Ｓ１の容量２９の電圧もＶｎ＋１となる。この後、第１制御信号ＣＯＮ１がＬＯＷレベルとなり、第１制御トランジスタ２７が非導通となることで、容量２９にはＶｎ＋１が保持される。

また、時刻ｔ４において、サンプルホールド信号ＳＨがＨＩＧＨレベルとなり、サンプルホールドトランジスタ４１は導通する。これにより、クランプ容量Ｃ１の図中左端子の電圧はＶｎからＶｎ＋１に変化する。この時刻ｔ４において、クランプトランジスタ４３は非導通であるので、クランプ容量Ｃ１の図中右端子は、Ｖｒｅｆを基準に、クランプ容量Ｃ１の左端子の電圧変化のクランプ容量Ｃ１とサンプルホールド容量Ｃ２との容量分割比分だけ変化した値になる。したがって、クランプ容量Ｃ１の右端子に接続された差分出力信号線４５の電圧は、（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となる（クランプ容量Ｃ１の容量値をＣＣ１、サンプルホールド容量Ｃ２の容量値をＣＣ２とする。）。

その後、サンプルホールド信号ＳＨがＬＯＷレベルとなり、クランプ容量Ｃ１及びサンプルホールド容量Ｃ２の電圧は保持される。

最後に、時刻ｔ５において、スイッチ信号ＳＨ及び行選択信号ＳＥＬＥＣＴがＬＯＷレベルとなり、スイッチトランジスタ２０及び行選択トランジスタ２が非導通となる。

このように、差分回路４は、時刻ｔ１において画素１から差分回路４へ出力された電圧Ｖｎ、すなわち直前のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧と、時刻ｔ４において画素１から差分回路４へ出力された電圧Ｖｎ＋１、すなわち現在のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧との差分を示す電圧を、列選択トランジスタ５を介して共通信号線９から映像信号として出力する。

直前のフレーム期間と現在のフレーム期間との間で、被写体に動きの変化がないならばＶｎとＶｎ＋１は同値となり、映像信号は（Ｖｒｅｆ）／（ＣＣ１／（ＣＣ１＋ＣＣ２））となりＶｒｅｆの分圧値（この電圧を基準値とする）となる。一方、被写体に動きの変化があるならば、映像信号は（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となり、基準値と異なる値となる。映像信号が基準値と異なる値を出力することで被写体の動きを検出することができる。

以上のように、画素１は、直前のフレーム期間にフォトダイオード１１で生成した電荷を増幅トランジスタ１７で電圧に変換して、第１記憶部Ｓ１に保持させる。そして、現在のフレーム期間において、フォトダイオード１１で生成した電荷を増幅トランジスタ１７で電圧に変換して、第１記憶部Ｓ１に保持された直前のフレーム期間の電圧と、現在のフレーム期間に変換された電圧とを差分回路４に出力する。つまり、本実施の形態の固体撮像素子Ａは、直前のフレーム期間に生成した電荷と、現在のフレーム期間に生成した電荷とを、同一のトランジスタを介して差分回路に読み出すことにより、トランジスタのばらつきの影響を抑制し、精度良く差分信号を得ることができる。その結果、精度の高い動き検出が可能となる。

また、容量２９に保持されている電圧であるＶｎ＋１は、次のフレーム期間において、図４のｔ１に対応するタイミングで、第１制御信号ＣＯＮ１がＨＩＧＨレベルとなり第１制御トランジスタ２７が導通することにより、差分回路４へ出力される。その後、次のフレーム期間において、図４のｔ４に対応するタイミングで、次のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧を保持する。つまり、第１記憶部Ｓ１は、あるフレーム期間において、直前のフレーム期間の電圧を保持しており、直前のフレーム期間の電圧を出力した後で現在のフレーム期間の電圧を保持する。この動作を繰り返すことで、第１記憶部Ｓ１には直後のフレーム期間の電圧との差分をとるための基準となる電圧が、フレーム期間ごとに保持される。

従って、行ごとに露光期間のタイミングが異なるローリングシャッタ動作において、フレームごとに連続したフレーム間で精度良く差分信号を得ることができる。

（実施の形態２）
次に、本発明の実施の形態２について述べる。

本実施の形態の固体撮像素子は、実施の形態１と比較して、画素がさらにもう１つ記憶部を備え、第１のフレーム期間に応じた第１の電圧と、第２のフレーム期間に応じた第２の電圧とをそれぞれ記憶部に保持し、第２のフレーム期間に各記憶部から異なるタイミングで差分回路に出力する。これにより、グローバルシャッタ動作において、２つのフレーム間で精度良く差分を検出できる。

図５は、本実施の形態の固体撮像素子が備える画素１とその周辺回路との詳細な構成を示す回路図である。本実施の形態の画素１は、実施の形態１の画素１と比較して、さらに、第２記憶部Ｓ２と基準トランジスタ５４とを備える。以下、実施の形態１の画素１と比較して異なる点を中心に説明する。

第２記憶部Ｓ２は、第２のフレーム期間にフォトダイオード１１で生成された電荷に対応する電圧を保持する回路であり、第２制御トランジスタ５１と容量５３とを含む。具体的には、第２制御トランジスタ５１は、スイッチトランジスタ２０の出力端子と増幅トランジスタ２２のゲート端子との間に接続され、垂直走査回路６から第２制御トランジスタ５１のゲート配線５２に印加される第２制御信号ＣＯＮ２に応じて導通又は非導通となることで、第２の電圧を容量５３に保持させる。第２制御トランジスタ５１は、具体的には、スイッチトランジスタ２０が導通の場合、導通から非導通となることで、増幅トランジスタ１７からスイッチトランジスタ２０を介して出力された電圧を容量５３に保持させる。

また、第２制御トランジスタ５１は、スイッチトランジスタ２０が非導通の場合に、非導通から導通となることで、容量５３に保持された第２電圧を増幅トランジスタ２２に出力する。

基準トランジスタ５４は、導通することで、スイッチトランジスタ２０の出力端子と増幅トランジスタ２２のゲート端子とを接続する信号線Ｍの電圧をバイアス電圧とする。具体的には、基準トランジスタ５４のドレインはバイアス電圧ＶＢに接続されている。

以下、本実施の形態の固体撮像素子の動作について説明する。

図６は、本実施の形態の固体撮像素子の動作を示すタイミング図である。同図は、図４に示した実施の形態１のタイミング図と比較して、さらに、第２制御トランジスタ５１のゲート配線５２に印加される第２制御信号ＣＯＮ２と、基準トランジスタ５４のゲート配線５５に印加される基準信号Ｍ−ＲＳＴのタイミングとが示されている。

最初に、時刻ｔ１において、リセット信号ＲＳＴがＨＩＧＨレベルとなりリセットトランジスタ１４が導通する。これにより、浮遊拡散容量１６の電圧はＶＲレベルに初期化される。なお、本実施の形態において、行選択部６１で生成される信号のうち行選択信号ＳＥＬＥＣＴ以外の信号は、全行の画素に対し、同じタイミングで出力される。

次に、時刻ｔ２において、転送信号ＴＲＡＮ、スイッチ信号ＳＷ及び第１制御信号ＣＯＮ１がＨＩＧＨレベルとなり、転送トランジスタ１２、スイッチトランジスタ２０及び第１制御トランジスタ２７が導通する。これにより、入射光に応じてフォトダイオード１１で発生した電荷が、転送トランジスタ１２を介して浮遊拡散容量１６に転送される。その転送された電荷と浮遊拡散容量１６の容量値とで電圧が発生し（この電圧をＶｎとする）、その電圧がソースフォロア（増幅トランジスタ１７及び負荷トランジスタ１８）、スイッチトランジスタ２０、第１制御トランジスタ２７を通じて容量２９に保持される。

この時刻ｔ１及びｔ２は、第１のフレーム期間に含まれる。つまり、第１記憶部Ｓ１の容量２９に保持されている電圧は、第１電圧である。

次に、所定の時間経過後の第２のフレーム期間に含まれる時刻ｔ３において、リセット信号ＲＳＴがＨＩＧＨレベルとなりリセットトランジスタ１４が導通する。これにより、浮遊拡散容量１６の電圧は再度、ＶＲレベルに初期化される。

時刻ｔ４において、転送信号ＴＲＡＮ、スイッチ信号ＳＷ及び第２制御信号ＣＯＮ２がＨＩＧＨレベルとなり、転送トランジスタ１２、スイッチトランジスタ２０及び第２制御トランジスタ５１が導通する。これにより、入射光に応じてフォトダイオード１１で発生した電荷が、転送トランジスタ１２を介して浮遊拡散容量１６に転送される。その転送された電荷と浮遊拡散容量１６の容量値とで電圧が発生し（この電圧をＶｎ＋１とする）、その電圧がソースフォロア（増幅トランジスタ１７及び負荷トランジスタ１８）、スイッチトランジスタ２０、第２制御トランジスタ５１を通じて容量５３に与えられる。この後、第２制御信号ＣＯＮ２がＬＯＷレベルとなり、第２制御トランジスタ５１が非導通となることで、容量５３に保持される。したがってこの時点では、第１記憶部Ｓ１の容量２９に第１の電圧であるＶｎが保持され、第２記憶部Ｓ２の容量５３に第２の電圧であるＶｎ＋１が保持されている。

次に、時刻ｔ５において、基準信号Ｍ−ＲＳＴがＨＩＧＨレベルとなり、基準トランジスタ５４が導通して図中Ｍ部の電圧はＶＢに初期化される。

期間ｔ６において、第１制御信号ト２８ＣＯＮ１及び行選択信号ＳＥＬＥＣＴがＨＩＧＨレベルとなり、第１制御トランジスタ２７及び行選択トランジスタ２が導通して容量２９で保持されている電圧Ｖｎを差分回路４に伝える。

また、時刻ｔ６において、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＨＩＧＨレベルとなり、差分回路４のサンプルホールドトランジスタ４１及びクランプトランジスタ４３が導通する。これにより、クランプ容量Ｃ１の図中右端子の電圧はＶｒｅｆに、図中左端子の電圧はＶｎになる。この後、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＬＯＷレベルとなることで、クランプ容量Ｃ１にはＶｒｅｆ−Ｖｎの電圧が保持される。

期間ｔ７においては、期間ｔ５同様、基準信号Ｍ−ＲＳＴがＨＩＧＨレベルとなり基準トランジスタ５４が導通するので、図中Ｍ部の電圧はＶＢに初期化される。

期間ｔ８において、第２制御信号ＣＯＮ２及びサンプルホールド信号ＳＨがＨＩＧＨレベルとなり第２制御トランジスタ５１及ぶサンプルホールドトランジスタ４１が導通して容量５３で保持されている電圧Ｖｎ＋１を差分回路４に伝える。これにより、クランプ容量Ｃ１の左端子の電圧はＶｎからＶｎ＋１に変化する。その結果、実施の形態１と同様に、差分出力信号線４５の電圧は、（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となる。その後、サンプルホールド信号ＳＨがＬＯＷレベルとなり、クランプ容量Ｃ１及びサンプルホールド容量Ｃ２の電圧は保持される。

最後に、時刻ｔ９において、行選択信号ＳＥＬＥＣＴがＬＯＷレベルとなり、行選択トランジスタ２が非導通となる。

このように、差分回路４は、時刻ｔ６において画素１から差分回路４へ出力された電圧Ｖｎ、すなわち現在のフレーム期間より前のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧と、時刻ｔ８において画素１から差分回路４へ出力された電圧Ｖｎ＋１、すなわち現在のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧との差分を示す電圧を、列選択トランジスタ５を介して共通信号線９から映像信号として出力する。

Ｖｎ値とＶｎ＋１値を取得したタイミングの被写体に動きの変化がないならばＶｎ値とＶｎ＋１値は同値となり、映像信号は（Ｖｒｅｆ）／（ＣＣ１／（ＣＣ１＋ＣＣ２））となりＶｒｅｆ値の分圧値（この電圧を基準値とする）となる。一方、被写体に動きの変化があるならば映像信号は（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となり、基準値と異なる値となる。映像信号が基準値と異なる値を出力することで被写体の動きを検出することができる。

以上のように、本実施の形態の固体撮像素子は、第（２ｎ−１）番目のフレーム期間に生成した電荷と、第２ｎ番目のフレーム期間に生成した電荷とを、同一のトランジスタを介して差分回路に読み出すことにより、トランジスタのばらつきの影響を抑制し、２フレームごとに精度良く差分信号を得ることができる。

従って、全行の露光期間が同一であるグローバルシャッタ動作において、２フレームごとに２フレーム間で精度良く差分信号を得ることができる。その結果、正確に動きを検出する固体撮像素子の実現が可能となる。

（実施の形態３）
次に、本発明の実施の形態３について述べる。

本実施の形態の固体撮像素子は、実施の形態２と比較して、画素がさらにもう１つの記憶部を備え、フレーム期間ごとに、記憶部のうち２つの記憶部を第１ペアとして選択し、記憶部のうち第１ペアに含まれる１つの記憶部と第１ペアに含まれない１つの記憶部とを第２ペアとして選択し、第１ペアに属する２つの記憶部に増幅トランジスタにより変換された電圧を保持させ、増幅トランジスタにより変換された電圧が保持された後、第１ペアに属する２つの記憶部から異なるタイミングでそれぞれの電圧を差分回路に出力し、フレーム期間ごとに第１ペア及び第２ペアを選択する。

これにより、本実施の固体撮像素子は、グローバルシャッタ動作において、フレームごとに、連続したフレーム間で精度の良い差分信号を検出できる。つまり、全てのフレームにおいて、直前のフレームとの差分を精度良く検出できる。

図７は、本実施の形態の固体撮像素子Ｂの構成を示すブロック図である。同図の固体撮像素子は、実施の形態１の固体撮像素子Ａと比較して、垂直走査回路６が、さらに、第１選択部６４と、第２選択部６５とを備える点が異なる。第１選択部６４及び第２選択部６５の詳細については後述する。

図８は、本実施の形態の固体撮像素子Ｂが備える画素１とその周辺回路との詳細な構成を示す回路図である。本実施の形態の画素は、実施の形態２の画素１と比較して、さらに、第３記憶部Ｓ３を備える。以下、実施の形態２と異なる点を中心に説明する。

第３記憶部Ｓ３は、第２のフレーム期間にフォトダイオード１１で生成された電荷に対応する電圧を保持する回路であり、第３制御トランジスタ７１と容量７３とを含む。具体的には、第３制御トランジスタ７１は、スイッチトランジスタ２０の出力端子と増幅トランジスタ２２のゲート端子との間に接続され、垂直走査回路６から第３制御トランジスタ７１のゲート配線７２に印加される第３制御信号ＣＯＮ３に応じて導通又は非導通となることで、第２の電圧を容量７３に保持させる。第３制御トランジスタ７１は、具体的には、スイッチトランジスタ２０が導通の場合、導通から非導通となることで、増幅トランジスタ１７からスイッチトランジスタ２０を介して出力された電圧を容量７３に保持させる。

また、第３制御トランジスタ７１は、スイッチトランジスタ２０が非導通の場合に、非導通から導通となることで、容量７３に保持された第２電圧を増幅トランジスタ２２に出力する。

第１選択部６４は、フレーム期間毎に、第１記憶部Ｓ１、第２記憶部Ｓ２及び第３記憶部Ｓ３のうち２つの記憶部を第１ペアとして選択する。

第２選択部６５は、フレーム期間毎に、第１記憶部Ｓ１、第２記憶部Ｓ２及び第３記憶部Ｓ３のうち第１ペアに含まれる１つの記憶部と第１ペアに含まれない１つの記憶部とを第２ペアとして選択する。

保持制御部６２は、フレーム期間毎に、第１ペアに属する２つの記憶部に増幅トランジスタ１７により変換された電圧を保持させ、出力制御部６３は、フレーム期間毎に、保持制御部により増幅トランジスタ１７により変換された電圧が保持された後、第１ペアに属する２つの記憶部から異なるタイミングでそれぞれの電圧を、行選択トランジスタ２を介して差分回路４に出力させる。

以下、本実施形態の固体撮像素子Ｂの動作について説明する。

図９は、本実施の形態の固体撮像素子Ｂの動作を示すタイミング図である。同図は、図６に示した実施の形態２のタイミング図と比較して、さらに、第３制御トランジスタ７１のゲート配線７２に印加される第３制御信号ＣＯＮ３のタイミングが示されている。

最初に、時刻ｔ１において、基準信号Ｍ−ＲＳＴがＨＩＧＨレベルとなり基準トランジスタ５４が導通して図中Ｍ部の電圧はＶＢに初期化される。

時刻ｔ２において、第１制御信号ＣＯＮ１及び行選択信号ＳＥＬＥＣＴがＨＩＧＨレベルとなり第１制御トランジスタ２７及び行選択トランジスタ２が導通する。これにより、第１記憶部Ｓ１の容量２９に保持されていた電圧（この電圧をＶｎとする）が垂直信号線３を通して差分回路４に伝わる。

また、時刻ｔ２において、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＨＩＧＨレベルとなり、差分回路４のサンプルホールドトランジスタ４１及びクランプトランジスタ４３が導通する。これにより、クランプ容量Ｃ１の図中右端子の電圧はＶｒｅｆに、図中左端子の電圧はＶｎになる。この後、サンプルホールド信号ＳＨ及びクランプ信号ＣＬがＬＯＷレベルとなることで、クランプ容量Ｃ１にはＶｒｅｆ−Ｖｎの電圧が保持される。

次に、時刻ｔ３において、行選択信号ＳＥＬＥＣＴがＬＯＷレベルとなり行選択トランジスタ２は非導通となる。

時刻ｔ４において、リセット信号ＲＳＴがＨＩＧＨレベルとなり、リセットトランジスタ１４が導通するので、浮遊拡散容量１６の電圧はＶＲに初期化される。

時刻ｔ５において、転送信号ＴＲＡＮ、スイッチ信号ＳＷ、第２制御信号ＣＯＮ２及び第３制御信号ＣＯＮ３がＨＩＧＨレベルとなり、転送トランジスタ１２、スイッチトランジスタ２０、第２制御トランジスタ５１及び第３制御トランジスタ７１が導通する。これにより、入射光に応じてフォトダイオード１１で発生した電荷が、転送トランジスタ１２を介して浮遊拡散容量１６に転送される。その転送された電荷と浮遊拡散容量１６の容量値とで電圧が発生し（この電圧をＶｎ＋１とする）、その電圧がソースフォロア（増幅トランジスタ１７及び負荷トランジスタ１８）、スイッチトランジスタ２０、第２制御トランジスタ５１及び第３制御トランジスタ７１を通じて容量５３及び容量７３に与えられる。その後、第２制御信号ＣＯＮ２及び第３制御信号ＣＯＮ３がＬＯＷレベルとなり、第２制御トランジスタ５１及び第３制御トランジスタ７１が非導通となることで、容量５３及び容量７３にはＶｎ＋１が保持される。

時刻ｔ６において、再び基準信号Ｍ−ＲＳＴがＨＩＧＨレベルとなり、基準トランジスタ５４が導通するので、図中Ｍ部の電圧はＶＢに初期化される。

時刻ｔ７において、第２制御信号ＣＯＮ２、行選択信号ＳＥＬＥＣＴ及びサンプルホールド信号ＳＨがＨＩＧＨレベルとなり第２制御トランジスタ５１、行選択トランジスタ２及びサンプルホールドトランジスタ４１が導通する。これにより、第２記憶部Ｓ２の容量５３に保持されている電圧Ｖｎ＋１が垂直信号線３を通して差分回路４に伝わる。これにより、クランプ容量Ｃ１の左端子の電圧はＶｎからＶｎ＋１に変化する。その結果、実施の形態１及び２と同様に、差分出力信号線４５の電圧は、（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となる。その後、サンプルホールド信号ＳＨがＬＯＷレベルとなり、クランプ容量Ｃ１及びサンプルホールド容量Ｃ２の電圧は保持される。

最後に、時刻ｔ８において、行選択信号ＳＥＬＥＣＴがＬＯＷレベルとなり、行選択トランジスタ２が非導通となる。

このように、差分回路４は、時刻ｔ２において画素１から差分回路４へ出力された電圧Ｖｎ、すなわち現在のフレーム期間より前のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧と、時刻ｔ７において画素１から差分回路４へ出力された電圧Ｖｎ＋１、すなわち現在のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧との差分を示す電圧を、列選択トランジスタ５を介して共通信号線９から映像信号として出力する。

Ｖｎ値とＶｎ＋１値を取得したタイミングの被写体に動きの変化がないならばＶｎ値とＶｎ＋１値は同値となり、映像信号は（Ｖｒｅｆ）／（ＣＣ１／（ＣＣ１＋ＣＣ２））となりＶｒｅｆ値の分圧値（この電圧を基準値とする）となる。一方、被写体に動きの変化があるならば映像信号は（Ｖｒｅｆ−（Ｖｎ−Ｖｎ＋１））／（ＣＣ１／（ＣＣ１＋ＣＣ２））となり、基準値と異なる値となる。映像信号が基準値と異なる値を出力することで被写体の動きを検出することができる。

また、第３記憶部Ｓ３の容量７３にはＶｎ＋１が保持されたままである。この保持されている電圧は、次のフレーム期間において、図９の時刻ｔ２に対応するタイミングで、第３制御信号ＣＯＮ３がＨＩＧＨレベルとなり第３制御トランジスタが導通することにより、差分回路４へ出力される。その後、固体撮像素子Ｂは、次のフレーム期間において、図９の時刻ｔ５に対応するタイミングで、次のフレーム期間にフォトダイオード１１で生成された電荷に応じた電圧を第１記憶部Ｓ１の容量２９及び第２記憶部Ｓ２の容量５３に保持する。つまり、固体撮像素子Ｂは、３つの記憶部のうち直前の電圧を保持する１つの記憶部と、現在の電圧を保持する２つの記憶部とが巡回的に選択される。

以上のように、本実施の形態の固体撮像素子Ｂは、３つの記憶部のうち直前の電圧を保持する１つの記憶部と、現在の電圧を保持する２つの記憶部とが巡回的に選択されることで、直前のフレーム期間に生成した電荷と、現在のフレーム期間に生成した電荷とを、同一のトランジスタを介して差分回路に読み出すことにより、トランジスタのばらつきの影響を抑制し、精度良く差分信号を得ることができる。その結果、精度の高い動き検出が可能となる。

つまり、本実施の形態においては、グローバルシャッタ動作において、フレームごとに連続したフレーム間で精度良く差分信号を得ることができる。その結果、正確に動きを検出する固体撮像素子の実現が可能となる。

（実施の形態４）
次に、本発明の実施の形態４について説明する。

実施の形態４の撮像装置は、本発明の固体撮像素子を備える撮像装置であって、差分回路により求められた差分に基づき、固体撮像素子を被写体の動きを検出する検出モードから被写体を撮像する撮像モードに切り替える切替部を備え、差分回路は、撮像モードにおいて、増幅トランジスタにより変換されたリセット電圧と前記増幅トランジスタにより変換された電圧との差分を出力する。これにより、本実施の形態の撮像装置は、１つの固体撮像素子で被写体の動きの検出と撮像とが実現できる。以下、本実施の形態の撮像装置について図面を参照しながら説明する。

図１０は、本実施の形態の撮像装置の構成を示すブロック図である。

本実施の形態の撮像装置は、検出モードと撮像モードを有する固体撮像素子Ａと、制御部８１と、画像記憶部８２とを備える。

制御部８１は、固体撮像素子Ａの制御と、固体撮像素子Ａから出力された画像信号を画像記憶部８２に出力する。また、制御部８１は、固体撮像素子Ａの検出モードと撮像モードとの切り替えを行う切替部９１を備える。

通常、切替部９１は、固体撮像素子Ａを検出モードで駆動し、制御部８１が固体撮像素子Ａからの差分信号に変化を検出した場合、固体撮像素子Ａを検出モードから撮像モードに切り替えて駆動する。制御部８１は、固体撮像素子Ａが撮像モードで駆動されている間、固体撮像素子Ａからの映像信号を画像記憶部８２に記憶させる。すなわち、制御部８１は、固体撮像素子Ａを動き検出と撮像の二つの動作で駆動することで動き検出と撮像とを一つの固体撮像素子で実現する。

（実施の形態５）
次に、本発明の実施の形態５について説明する。

実施の形態５の撮像装置は、ほぼ実施の形態４の撮像装置と同じであるが、検出モードにおいて、複数の画素の行方向及び列方向の少なくとも一方を間引いて列信号線へ出力する点が異なる。これにより、本実施の形態の固体撮像装置は、検出モードにおいてフレームレートを高くすることができ、被写体の動きを高感度に検出できる。

本実施の形態の撮像装置の構成は、図１０に示した実施の形態４の撮像装置と同様である。以下、実施の形態４の撮像装置と異なる点を中心に述べる。

本実施の形態において、制御部８１は、検出モードで固体撮像素子Ａを駆動している場合、固体撮像素子Ａの２行×２列の４画素のうち、１画素のみを駆動して動きを検出する。すなわち、行方向、列方向に２つに１つの間引きを行って駆動することで速度、つまりフレームレートは４倍、解像度は１／４の高速低解像度で動き検出を行う。この検出モードにおいて、固体撮像素子Ａからの差分信号に変化を検出すると、制御部８１は固体撮像素子Ａの行方向、列方向の間引きをやめ、通常解像度の撮像モードに固体撮像素子Ａを切り替える信号を固体撮像素子Ａに印加する。

このように、制御部８１は、固体撮像素子Ａを高速低解像度の検出モードと通常解像度の撮像モードとを切り替える。これにより、本実施の形態の撮像装置は、検出モードにおいてフレームレートを高くすることができ、被写体の動きを高感度に検出できる。なお、高速低解像度の検出モードでの間引きを行方向及び列方向の間引きとしたが、これに限ることはない。

（実施の形態６）
次に、本発明の実施の形態６について説明する。

実施の形態６の撮像装置は、入射した光を固体撮像素子上に結像させる光学系と、差分回路により求められた差分から被写体の動き範囲を検出する検出部と、撮像モードへの切り替え時に、動き範囲の中心が複数の画素部の中心となるように少なくとも光学系を移動させる移動部とを備える。以下、本実施の形態について、図面を参照しながら説明する。

図１１は、本実施の形態の撮像装置の構成を示すブロック図である。本実施の形態の撮像装置は、実施の形態４及び５の撮像装置と比較して、さらに光学系８３を備える点と、制御部８１がさらに検出部９２と移動部９３とを備える点が異なる。

光学系８３は、光学処理を行い被写体の光学像を固体撮像素子Ａ上に結像させる、例えば、レンズである。

検出部９２は、固体撮像素子Ａが検出モードの場合、差分回路４から出力された映像信号から被写体の動きを検出した画素（動き範囲）を検出する。

移動部９３は、検出部９２で検出された動き範囲と複数の画素１の中心との差分をもとめ、動き範囲が複数の画素１で構成される撮像部の中心となるように光学系８３を移動させる。

図１２は、動き範囲の一例を示す図である。

図１２（Ａ）の動き検出領域８４は、検出モードにおいて検出部９２が動きを検出した位置である。移動部９３は、この動き検出領域８４の位置を求め、動き検出領域８４が固体撮像素子Ａの中心となるように光学系８３に信号を送る。それにより、光学系８３は、動き検出領域８４が固体撮像素子Ａの中心に来るように移動する。その結果、図１２の（Ｂ）のように動き検出領域８５は、固体撮像素子Ａの中心となる。

その後、制御部８１は、固体撮像素子Ａを撮像モードで駆動し、固体撮像素子Ａからの映像信号を画像記憶部８２に記憶させる。

このように、本実施の形態の撮像装置は、動きを検出した位置が固体撮像素子Ａの中心に来るように光学系８３を移動させて、動き対象物をより鮮明に撮像する。これにより、動きを検出した物体像をより広範囲に撮像できる。

以上、本発明の実施の形態に基づいて説明したが、本発明は、この実施の形態及び変形例に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

例えば、実施の形態１において、第１記憶部Ｓ１は直前のフレーム期間の電圧を保持する、としたが、現在のフレーム期間より前のいずれのフレーム期間の電圧を保持してもよい。これにより、固体撮像素子Ａは、ローリングシャッタ動作において、所定のフレーム期間ごとに、差分を検出できる。

また、本実施の形態４〜６において、撮像装置は、固体撮像素子Ａを備えているが、実施の形態１〜３のいずれの固体撮像素子を備えてもよい。

本発明は、ビデオカメラ、デジタルカメラ及びカメラ付き携帯電話等を代表とする画像入力装置などに用いられる固体撮像装置として利用することができる。

実施の形態１の固体撮像素子の構成を示すブロック図である。 単位画素とその周辺回路との詳細な構成を示す回路図である。 差分回路４の詳細な構成を示す回路図である。 実施の形態１の固体撮像素子の動作を示すタイミング図である。 実施の形態２の固体撮像素子が備える画素１とその周辺回路との詳細な構成を示す回路図である。 実施の形態２の固体撮像素子の動作を示すタイミング図である。 実施の形態３の固体撮像素子の構成を示すブロック図である。 実施の形態３の固体撮像素子が備える画素とその周辺回路との詳細な構成を示す回路図である。 実施の形態３の固体撮像素子の動作を示すタイミング図である。 実施の形態４の撮像装置の構成を示すブロック図である。 実施の形態６の撮像装置の構成を示すブロック図である。 動き範囲の一例を示す図である。 従来の動き検出固体撮像素子の画素及び周辺回路の一部を示す回路図である。

符号の説明

１ 画素
２ 行選択トランジスタ
３ 垂直信号線
４ 差分回路
５ 列選択トランジスタ
６ 垂直走査回路
７ 水平走査回路
８ 列選択信号線
９ 共通信号線
１０ 差分制御部
１１、ＰＤ１ フォトダイオード
１２ 転送トランジスタ
１３ 転送トランジスタのゲート配線
１４、Ｔｒ１ リセットトランジスタ
１５ リセットトランジスタのゲート配線
１６ 浮遊拡散容量
１７、２２ 増幅トランジスタ
１８、２３ 負荷トランジスタ
１９、２４ 負荷トランジスタのゲート配線
２０ スイッチトランジスタ
２１ スイッチトランジスタのゲート配線
２６ 行選択トランジスタのゲート配線
２７ 第１制御トランジスタ
２８ 第１制御トランジスタのゲート配線
２９、５３、７３、Ｃ３’、Ｃ４’ 容量
５１ 第２制御トランジスタ
５２ 第２制御トランジスタのゲート配線
５４ 基準トランジスタ
５５ 基準トランジスタのゲート配線
６１ 行選択部
６２ 保持制御部
６３ 出力制御部
６４ 第１選択部
６５ 第２選択部
７１ 第３制御トランジスタ
７２ 第３制御トランジスタのゲート配線
８１ 制御部
８２ 画像記憶部
８３ 光学系
８４、８５ 動き検出領域
９１ 切替部
９２ 検出部
９３ 移動部
Ａ、Ｂ 固体撮像素子
Ｓ１ 第１記憶部
Ｓ２ 第２記憶部
Ｓ３ 第３記憶部
Ｃ１ クランプ容量
Ｃ２ サンプルホールド容量
Ｃ１’、Ｃ２’ 浮遊容量
Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’ スイッチ

Claims (12)

1. 入射した光を光電変換するフォトダイオードと、前記フォトダイオードで生成された電荷を電圧に変換する増幅トランジスタとを含む行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられた列信号線とを備える固体撮像素子であって、
   前記複数の画素のそれぞれは、第１のフレーム期間に前記増幅トランジスタにより変換された第１の電圧を保持する第１の記憶部を備え、
   前記固体撮像素子は、前記列信号線ごとに設けられた差分回路であって、前記第１の記憶部に保持された前記第１の電圧と、前記第１のフレーム期間とは異なる第２のフレーム期間に前記増幅トランジスタにより変換された第２の電圧との差分を求める差分回路を備える
   固体撮像素子。
2. 前記第１の記憶部は、
   一端が接地されたキャパシタと、
   前記キャパシタの他端と前記増幅トランジスタの出力線との間に挿入された制御トランジスタとを含む
   請求項１記載の固体撮像素子。
3. 前記固体撮像素子はさらに、前記複数の画素ごとに設けられた行選択トランジスタを備え、
   前記複数の画素のそれぞれは、前記行選択トランジスタがオンの期間中に、前記第１の電圧及び前記第２の電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に異なるタイミングで出力する
   請求項１記載の固体撮像素子。
4. 前記複数の画素のそれぞれは、さらに、前記増幅トランジスタの出力線に挿入されたスイッチトランジスタを備え、
   前記第１の記憶部は、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、
   前記複数の画素のそれぞれは、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオフの期間中に、前記第１の記憶部に保持された電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に出力し、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオンの期間中に、前記第２の電圧を、前記スイッチトランジスタ、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に出力する
   請求項３記載の固体撮像素子。
5. さらに、同一行の画素に対応する前記スイッチトランジスタをオン及びオフする制御を行ごとに順次行うことにより、前記第１の記憶部に前記第１の電圧を保持させる制御回路を備える
   請求項４記載の固体撮像素子。
6. 前記複数の画素のそれぞれは、さらに、前記増幅トランジスタの出力線に挿入されたスイッチトランジスタと、前記第２の電圧を保持する第２の記憶部とを備え、
   前記第１の記憶部及び前記第２の記憶部はそれぞれ、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、
   前記複数の画素のそれぞれは、前記行選択トランジスタがオンかつ前記スイッチトランジスタがオフの期間中に、前記第１の電圧及び前記第２の電圧を、前記行選択トランジスタ及び前記列信号線を介して前記差分回路に異なるタイミングで出力する
   請求項３記載の固体撮像素子。
7. 前記複数の画素のそれぞれは、さらに、前記スイッチトランジスタと前記行選択トランジスタとを接続する配線に接続され、前記第２の電圧を保持する第３の記憶部を備え、
   前記固体撮像素子は、
   フレーム期間毎に、前記第１〜第３の記憶部のうち２つの記憶部を第１ペアとして選択する第１選択部と、
   フレーム期間毎に、前記第１〜第３の記憶部のうち前記第１ペアに含まれる１つの記憶部と前記第１ペアに含まれない１つの記憶部とを第２ペアとして選択する第２選択部と、
   フレーム期間毎に、前記第１ペアに属する２つの記憶部に前記増幅トランジスタにより変換された電圧を保持させる保持制御部と、
   フレーム期間毎に、前記保持制御部により前記増幅トランジスタにより変換された電圧が保持された後、前記第１ペアに属する２つの記憶部から異なるタイミングでそれぞれの電圧を、前記行選択トランジスタを介して前記列信号線に出力させる出力制御部とを備え、
   前記第１選択部は、前記第１〜第３の記憶部から、巡回的に前記第１ペアを選択するように前記第１ペアの選択を更新し、
   前記第２選択部は、前記第１〜第３の記憶部から、巡回的に前記第２ペアを選択するように前記第２ペアの選択を更新する
   請求項６記載の固体撮像素子。
8. さらに、前記複数の画素全てに含まれる前記スイッチトランジスタを同時にオン及びオフすることにより前記第１の記憶部に前記第１の電圧を保持させ、前記第２の記憶部に前記第２の電圧を保持させる制御回路を備える
   請求項６または７記載の固体撮像素子。
9. 請求項１記載の固体撮像素子を備える撮像装置であって、
   前記差分回路により求められた差分に基づき、前記固体撮像素子を被写体の動きを検出する検出モードから被写体を撮像する撮像モードに切り替える切替部を備え、
   前記差分回路は、前記撮像モードにおいて、前記増幅トランジスタにより変換されたリセット電圧と前記増幅トランジスタにより変換された電圧との差分を出力する
   撮像装置。
10. 前記撮像装置は、前記検出モードにおいて、
    前記複数の画素の行方向及び列方向の少なくとも一方を間引いて前記列信号線へ出力する
    請求項９記載の撮像装置。
11. 前記撮像装置はさらに、
    入射した光を前記固体撮像素子上に結像させる光学系と、
    前記差分回路により求められた差分から前記被写体の動き範囲を検出する検出部と、
    撮像モードへの切り替え時に、前記動き範囲の中心が前記複数の画素部の中心となるように少なくとも前記光学系を移動させる移動部と
    を備える請求項９記載の撮像装置。
12. 入射した光を光電変換するフォトダイオードと、前記フォトダイオードで生成された電荷を電圧に変換する増幅トランジスタと、第１のフレーム期間に前記増幅トランジスタにより変換された第１の電圧を保持する第１の記憶部とを含む行列状に配置された複数の画素と、前記複数の画素の列ごとに設けられた列信号線と、前記列信号線ごとに設けられ、前記第１の記憶部に保持された前記第１の電圧と、前記第１のフレーム期間とは異なる第２のフレーム期間に前記増幅トランジスタにより変換された第２の電圧との差分を求める差分回路とを備える固体撮像素子を制御する制御方法であって、
    前記第１のフレーム期間に前記第１の記憶部へ前記第１の電圧を保持させる保持ステップと、
    前記第２のフレーム期間に、前記第１の記憶部に保持された前記第１の電圧と、前記第２の電圧とを、前記列信号線に異なるタイミングで出力させる出力ステップと、
    前記列信号線に出力された前記第１の電圧と前記第２の電圧との差分を求める差分ステップと
    を含む制御方法。

Images