CN111149352B - 摄像设备及其控制方法 - Google Patents

摄像设备及其控制方法 Download PDF

Info

Publication number
CN111149352B
CN111149352B CN201880062551.7A CN201880062551A CN111149352B CN 111149352 B CN111149352 B CN 111149352B CN 201880062551 A CN201880062551 A CN 201880062551A CN 111149352 B CN111149352 B CN 111149352B
Authority
CN
China
Prior art keywords
signal
circuit
pixel
image
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880062551.7A
Other languages
English (en)
Other versions
CN111149352A (zh
Inventor
三本杉英昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN111149352A publication Critical patent/CN111149352A/zh
Application granted granted Critical
Publication of CN111149352B publication Critical patent/CN111149352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/65—Control of camera operation in relation to power supply
    • H04N23/651—Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/673—Focus control based on electronic image sensor signals based on contrast or high frequency components of image signals, e.g. hill climbing method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Abstract

根据本发明的摄像设备的特征在于包括：图像传感器，其包括彼此堆叠的第一基板和第二基板，第一基板具有各自包括用于进行光电转换的多个像素的像素块以矩阵形式配置的像素阵列，第二基板具有用于处理基于光电转换的信号的多个信号处理单元以矩阵形式配置的电路阵列；获得部件，用于从图像传感器获得图像信号；以及驱动控制部件，用于控制用于从图像传感器获得图像信号的驱动。各信号处理单元包括转换电路，转换电路用于对在同一时间段期间经由多个信号线从像素块中的相应像素块输入的信号进行模数转换。驱动控制部件在信号处理单元中不进行模数转换的时间段期间，控制信号处理单元中的至少一个信号处理单元或一部分信号处理单元的省电操作。

Description

摄像设备及其控制方法
技术领域
本发明涉及摄像设备及其控制方法。
背景技术
近年来，包括诸如CMOS传感器等的图像传感器的摄像设备变得更加多功能。例如，专利文献1公开了如下的摄像设备，该摄像设备被配置为除了能够生成诸如静止图像或运动图像等的拍摄图像之外，还能够通过使用从图像传感器获得的信号来进行光瞳分割焦点检测。在专利文献1所述的结构中，数据量的增加导致读出时间变长，这导致帧频降低和电力消耗增加。专利文献2公开了用于根据针对各像素块的计算单元的计算结果来在操作状态和待机状态之间切换、以节省图像传感器中的模数转换电路(以下称为ADC电路)的电力的控制。
现有技术文献
专利文献
专利文献1：日本特开2001-124984
专利文献2：日本特开2016-184843
发明内容
发明要解决的问题
然而，专利文献2中的各个像素基于具有获得拍摄图像的传统结构这一假定，并且如何配置像素块尚不清楚。此外，在如专利文献1那样除了能够生成拍摄图像之外还能够进行焦点检测的像素结构的情况下，如何配置和控制像素块尚不清楚，并且存在电力消耗可能增加的可能性。
本发明的目的是提供能够在抑制由数据量的增加引起的帧频下降的同时、实现图像传感器的省电化的摄像设备。
用于解决问题的方案
根据本发明的一种摄像设备，包括：图像传感器，其包括彼此堆叠的第一基板和第二基板，所述第一基板具有像素阵列，在所述像素阵列中以矩阵形式布置了各自包括用于进行光电转换的多个像素的像素块，所述第二基板具有电路阵列，在所述电路阵列中以矩阵形式布置了用于处理基于所述光电转换的信号的多个信号处理单元；获得部件，用于从所述图像传感器获得图像信号；以及驱动控制部件，用于控制用于从所述图像传感器获得所述图像信号的驱动，其中，各个所述信号处理单元包括转换电路，所述转换电路用于对在同一时间段期间经由多个信号线从所述像素块中的相应像素块输入的信号进行模数转换，以及所述驱动控制部件在所述信号处理单元中不进行模数转换的时间段期间，控制所述信号处理单元中的至少一个信号处理单元或一部分信号处理单元的省电操作。
发明的效果
根据本发明，可以提供能够在抑制由数据量的增加引起的帧频下降的同时、实现图像传感器的省电化的摄像设备。
附图说明
图1是示出根据本发明第一实施例的摄像设备的示意结构的框图。
图2是示出根据本发明第一实施例的图像传感器的示意结构的框图。
图3是示出根据本发明第一实施例的摄像设备中的图像传感器的像素排列的示例的平面图。
图4是示出来自摄像光学系统的出射光瞳的光束与单位像素之间的关系的示意图。
图5A是示出从图像传感器的两个子像素获得的图像信号波形的示例的图。
图5B是示出从图像传感器的两个子像素获得的图像信号波形的示例的图。
图6是示出根据本发明第一实施例的摄像设备中的图像传感器的结构的示例的示意图。
图7是示出根据本发明第一实施例的摄像设备中的图像传感器的单位像素的电路结构的示例的图。
图8是示出根据本发明第一实施例的摄像设备中的图像传感器的列共同读出电路的结构的示例的图。
图9是示出根据本发明第一实施例的摄像设备中的图像传感器的读出操作的时序图。
图10是示出根据本发明第一实施例的摄像设备中的图像传感器的读出操作的时序图。
图11是示出根据本发明第二实施例的摄像设备中的图像传感器的列共同读出电路的结构的示例的图。
图12是示出根据本发明第二实施例的摄像设备中的图像传感器的读出操作的时序图。
图13示出根据本发明第二实施例的像素块的示例。
图14是示出根据本发明第三实施例的摄像设备中的图像传感器的列共同读出电路的结构的示例的图。
图15是示出根据本发明第三实施例的摄像设备中的图像传感器的读出操作的时序图。
图16是示出根据本发明第四实施例的摄像设备中的图像传感器的读出操作的时序图。
图17是示出根据本发明第四实施例的摄像设备中的图像传感器的读出操作的时序图。
图18A是示出根据本发明第四实施例的摄像设备中的图像传感器的读出操作的时序图。
图18B是示出根据本发明第四实施例的摄像设备中的图像传感器的读出操作的时序图。
图19A是示出根据本发明第五实施例的摄像设备中的图像传感器的结构的示例的示意图。
图19B是示出根据本发明第五实施例的摄像设备中的图像传感器的结构的示例的示意图。
图20是示出根据本发明第五实施例的摄像设备中的图像传感器的配线的示例的示意图。
图21是示出根据本发明第五实施例的摄像设备中的图像传感器的列共同读出电路的结构的示例的图。
图22是示出根据本发明第六实施例的摄像设备中的图像传感器的读出操作的时序图。
图23示出根据本发明第七实施例的像素块的示例。
图24A是示出根据本发明第七实施例的摄像设备中的图像传感器的结构的示例的示意图。
图24B是示出根据本发明第七实施例的摄像设备中的图像传感器的结构的示例的示意图。
图25是根据本发明第七实施例的校正参数的结构图。
图26是根据本发明第八实施例的ADC电路的内部结构图。
图27是示出根据本发明第八实施例的ADC电路的操作的时序图。
具体实施方式
(第一实施例)
将参考各个图来说明根据本发明第一实施例的图像传感器和摄像设备。此时，在所有图中具有相同功能的部分将由相同的附图标记表示，并且将省略对这些部分的重复说明。
首先，将参考图1来说明根据本实施例的摄像设备100的示意结构。
如图1所示，根据本实施例的摄像设备100包括第一透镜组101、光圈102、第二透镜组103、第三透镜组104、光学低通滤波器105和图像传感器106。摄像设备100还包括光圈致动器117、调焦致动器118、光圈驱动电路115和调焦驱动电路116。图像传感器106包括信号处理单元107。摄像设备100还包括数字前端(DFE)108和数字信号处理器(DSP)109。摄像设备100还包括显示单元111、RAM 112、时序发生电路(TG)113、CPU 114、ROM 119和记录介质110。
第一透镜组101、光圈102、第二透镜组103、第三透镜组104和光学低通滤波器105沿着光轴从被摄体侧起顺次布置，并且这些组件构成摄像光学系统。摄像光学系统对应于用于形成被摄体的光学图像的光学系统。第一透镜组101是布置在摄像光学系统的最前部(被摄体侧)的透镜组，并且被保持成沿光轴方向可前后移动。光圈102具有在调整其开口直径时、调整摄像期间的光量的功能。第二透镜组103与光圈102连动地在光轴方向上前后移动，并且与第一透镜组101的前后移动连动地进行变倍操作(变焦功能)。第三透镜组104具有通过沿光轴方向前后移动来调整焦点的功能。光学低通滤波器105是用于减轻拍摄图像的色噪声或摩尔纹的光学元件。
在本实施例中，给出包括摄像光学系统的镜头设备与摄像设备100的主体一体化的示例，但本发明的实施例不限于此。本发明还可应用于由摄像设备的主体和可移除地附接至摄像设备的主体的镜头设备(摄像光学系统)构成的摄像系统。
光圈致动器117包括用于改变光圈102的开口直径的机构。光圈驱动电路115是用于通过使用光圈致动器117来控制光圈102的开口直径以调整摄像所用的光量、并且控制静止图像拍摄期间的曝光时间的驱动电路。调焦致动器118包括用于沿光轴方向前后驱动第三透镜组104的机构。调焦驱动电路116是用于驱动调焦致动器118以调整焦点位置的驱动电路。
图像传感器106是布置在摄像光学系统的成像面上的二维CMOS图像传感器。不同于普通的图像传感器，根据本实施例的图像传感器106是如图2所示具有多层结构的多层图像传感器。更具体地，图像传感器106具有第一基板10和第二基板20彼此堆叠的多层结构。第一基板10包括对入射光进行光电转换的像素部11。第二基板20包括处理来自像素部11的信号的信号处理单元21以及周边电路等。像素部11和信号处理单元21在各个基板内沿行方向和列方向周期性地排列。尽管在本实施例中两个基板堆叠，但可以堆叠更多的基板。例如，包括诸如DRAM等的存储器的基板或包括不同的信号处理电路的基板的堆叠使得图像传感器106能够具有新的功能。本实施例中的第二基板20所包括的周边电路包括电源电路、时序发生电路、寄存器和输出放大器等。
图像传感器106将由摄像光学系统形成的被摄体图像(光学图像)通过光电转换转换成电气信号。在本说明书中，图像传感器106可被称为摄像单元。TG 113将用于按预定定时驱动图像传感器106等的驱动信号供给至图像传感器106等。驱动信号包括用于使图像传感器106工作的时钟信号和同步信号，并且还包括用于改变用以选择图像传感器106的驱动的模式的各种设置参数等。TG 113可被设置为图像传感器106的内部的内部TG，并且可被配置为基于从外部供给的同步信号来生成驱动信号。用以选择图像传感器106的驱动的模式至少包括静止图像模式、运动图像模式和实时取景模式。
信号处理单元107设置在图像传感器106中，并且至少包括用于将从像素部输出的模拟图像信号转换成数字图像信号的ADC电路。
DFE 108具有对从图像传感器106输出的数字图像信号进行预定计算处理的功能。DSP 109具有对从DFE 108输出的数字图像信号进行校正处理和显像处理等的功能。DSP109还具有进行用于通过使用图像信号(数字图像信号)来计算相对于焦点的偏离量的自动调焦(AF)计算的功能。DFE 108和DSP 109包括诸如FPGA电路等的可重构电路。通过根据外部设置形成各种电路结构，可以通过使用少的电路资源进行复杂的校正操作等。
显示单元111具有显示拍摄图像和各种菜单画面等的功能。液晶显示器(LCD)或有机EL显示器(OELD)等用作显示单元111。RAM 112是用于临时存储拍摄图像的数据等的随机存取存储器。ROM 119是用于存储各种校正数据和用于执行预定处理的程序等的只读存储器。记录介质110用于记录拍摄图像的数据。记录介质110可以是可移除介质，例如，诸如SD存储卡等的使用非易失性半导体存储器的存储卡。RAM 112、ROM 119和记录介质110连接至DSP 109。
CPU 114是用于控制整个摄像设备100的控制装置，并且总地控制各个组件。另外，CPU 114对各个组件设置各种设置参数等。CPU 114包括可以进行数据的电气写入和擦除的高速缓冲存储器等，并且执行所记录的程序。存储器用作用于存储CPU所执行的程序的区域、正执行程序时的工作区域、或用于存储数据的区域等。另外，CPU 114分析从图像传感器106输出的信号并进行图像处理。将分析结果作为图像信息输出。图像信息是图像分析结果，并且不仅包括被摄体的亮度和颜色，而且还包括物体(包括人体)的有无及其特征、物体的位置/速度/加速度、以及特定被摄体的检测结果等。另外，CPU114基于从DSP 109输出的AF计算结果来控制调焦驱动电路116，并且通过使用调焦致动器118来调整摄像光学系统的焦点位置。
接着，将参考图3来说明根据本实施例的摄像设备100中的图像传感器106的像素排列的示例。图3所示的像素排列对应于第一基板10中所包括的像素部11的排列。
例如，如图3所示，图像传感器106具有多个像素部11(单位像素)沿行方向和列方向以阵列形式二维排列的像素区域PA(像素阵列)。例如，尽管没有特别限制，但像素区域PA可以包括4000行×8000列的像素部11的像素阵列。图3示出其中的6行×8列的像素阵列。
各像素部11包括两个光电二极管(以下称为“PD”)401a和401b、一个微透镜(未示出)和滤色器(未示出)。PD 401a和PD 401b分别是像素部11中所形成的两个子像素a和b的光电转换单元。各像素部11设置有一个微透镜，该微透镜将入射光集中到像素部11的两个光电转换单元上。
图3的各像素部11中的附图标记a和b表示作为光瞳分割的结果得到的左右的子像素a和b。从子像素a输出的输出信号a(A信号)和从子像素b输出的输出信号b(B信号)是用于焦点检测的焦点检测信号。使用通过将A信号和B信号相加所获得的信号(A+B信号)来生成图像(生成拍摄图像)。附图标记R、G和B表示滤色器的颜色(光谱特性)。R表示红色滤波器，G表示绿色滤波器，并且B表示蓝色滤波器。构成一个像素部11的两个PD 401a和401b被分配了相同颜色的滤色器。图3示出滤色器以所谓的拜尔阵列布置的示例，但滤色器的布置不限于此。另外，光瞳分割方向不限于将像素分割成左部分和右部分的方向，并且可以是用于将像素分割成上部分和下两部分的方向、或者用于将像素分割成三个或更多个部分的方向。
接着，将参考图4来说明来自摄像光学系统(摄像镜头)的出射光瞳的光束与图像传感器106的像素部11之间的关系。像素部11包括PD 401a和401b以及布置在PD 401a和401b的上方的滤色器201和微透镜202。假定穿过摄像光学系统(摄像镜头)的出射光瞳203的光束以摄像光学系统的光轴204为中心入射到像素部11的情况。关于穿过摄像光学系统(摄像镜头)的出射光瞳203中的彼此不同的光瞳区域(部分区域)205和206的光束，穿过光瞳区域205的光束经由微透镜202被子像素a的PD 401a接收。另一方面，穿过光瞳区域206的光束经由微透镜202被子像素b的PD 401b接收。
这样，子像素a和b接收穿过摄像镜头的出射光瞳203的单独区域(彼此不同的区域)的光线。因而，作为将作为子像素a的输出信号的A信号和作为子像素b的输出信号的B信号进行比较的结果，可以进行使用相位差的焦点检测。
接着，将参考图5A和5B来说明从图像传感器106的子像素a和b获得的图像信号波形。图5A是示出在失焦状态(散焦状态)下从子像素a和b获得的图像信号波形的示例的图。图5B是示出在聚焦状态(大致聚焦状态)下从子像素a和b获得的图像信号波形的示例的图。在图5A和图5B中，纵轴表示信号输出，并且横轴表示位置(像素水平位置)。
在失焦状态下(在散焦状态下)，如图5A所示，从子像素a和b获得的图像信号波形(A信号和B信号)彼此不一致，并且彼此大幅偏离。在状态从失焦状态改变为更接近聚焦状态的情况下，如图5B所示，子像素a和b的图像信号波形之间的偏离变得更小。在聚焦状态下，这些图像信号波形彼此重叠。这样，作为检测从子像素a和b获得的图像信号波形之间的偏离(偏离量)的结果，可以检测到失焦量(散焦量)，并且可以通过使用与该检测有关的信息来进行摄像光学系统的焦点调整。
接着，将详细说明根据本实施例的摄像设备100中的图像传感器106的示例结构。
如图2所示，图像传感器106具有包括像素部11的第一基板10和包括信号处理单元21的第二基板20彼此堆叠的多层结构。图6是示出像素部11的布置与信号处理单元21之间的平面上的位置关系的图。各白色正方形表示第一基板10中所设置的一个像素部11，并且添附至各白色正方形的字符表示设置到像素部11的滤色器的颜色。像素部11的背面所布置的各灰色矩形表示第二基板20中所设置的一个信号处理单元21。
如图6所示，多个像素部11和多个信号处理单元21在各个基板内沿行方向和列方向周期性地布置，以形成像素阵列和电路阵列。第一基板10中的像素部11的面积小于第二基板20中的信号处理单元21的面积。因而，由虚线包围的预定数量的像素部11被视为像素块12，并且信号处理单元21是以一对一的方式与像素块12相对应地布置的。在本实施例中，4行×12列的像素部11被视为一个像素块12。这是一个示例，并且不同数量的像素或不同的阵列可被视为一个像素块12。另外，与各像素块12相对应的信号处理单元21不必在位置上对应于像素块12(例如，不必需位于像素部11的正下方)。像素部11和信号处理单元21可以彼此分开。
如图7所示，各像素部11包括PD 401a和401b、传送晶体管402a和402b、复位晶体管405、放大晶体管404、以及选择晶体管406。PD 401a的阳极连接至地电压线，并且PD 401a的阴极连接至传送晶体管402a的源极。PD 401b的阳极连接至地电压线，并且PD 401b的阴极连接至传送晶体管402b的源极。传送晶体管402a的漏极和传送晶体管402b的漏极连接至复位晶体管405的源极和放大晶体管404的栅极。传送晶体管402a和402b的漏极的连接节点、复位晶体管405的源极、以及放大晶体管404的栅极用作浮动扩散部(以下称为“FD部”)403。复位晶体管405的漏极和放大晶体管404的漏极连接至电源电压线(电压Vdd)。放大晶体管404的源极连接至选择晶体管406的漏极。
子像素a的PD 401a和子像素b的PD 401b各自对所输入的光学信号(光学图像)进行光电转换并储存与曝光量相对应的电荷。传送晶体管402a和402b分别根据处于高电平的信号PTXA和PTXB来将PD 401a和401b中所储存的电荷传送至FD部403。FD部403通过其寄生电容将从PD 401a和401b传送来的电荷转换成与电荷量相对应的电压，并将该电压施加到放大晶体管404的栅极。复位晶体管405是用于复位FD部403的开关电路，并且根据处于高电平的信号PRES来复位FD部403。在复位PD 401a和401b的电荷的情况下，信号PRES以及信号PTXA和PTXB同时被设置为高电平以接通传送晶体管402a和402b以及复位晶体管405。随后，经由FD部403复位PD 401a和401b。选择晶体管406根据处于高电平的信号PSEL来将被放大晶体管404转换成电压的像素信号输出至像素部11(像素)的输出节点vout。
在第一基板10的像素阵列的各行的延伸处，在行方向上布置有未示出的驱动信号线。驱动信号线连接至第一基板10或第二基板20中所设置的垂直扫描电路。按预定定时从垂直扫描电路向驱动信号线输出用于驱动像素部11的像素读出电路的预定驱动信号。具体地，各驱动信号线包括用于将上述的信号PTXA、信号PTXB、信号PRES和信号PSEL供给至沿行方向排列的多个像素部11的多个(例如，四个)信号线。这些信号线形成属于同一行的多个像素部11共同的信号线。
将参考图8来说明用于从图像传感器106中的各像素部11读出信号的读出电路。图8示出与图像传感器106的读出电路有关的等效电路。图8仅示出图6所示的像素部中的奇数列中布置的像素部11。第一基板10中的像素部11的各列具有四个信号线803a。信号线803a经由连接部801连接至第二基板20中的具有电流源802的信号线803b。经由信号线803a和信号线803b将从各个像素部11输出的信号从第一基板10读出到第二基板20。在下文，信号线803a和信号线803b在不彼此区分的情况下，将被简称为信号线803。像素部11的各列具有四个信号线803，并且各信号线由col_xN(x：像素部11的列编号，N：A、B、C或D)表示。具体地，第一行的像素部11连接至col_xA。同样，第二行～第四行的像素部11分别连接至信号线col_xB～col_xD。信号线803还以与针对第一列的像素部11相同的方式配置在其它列中。尽管在本实施例中像素部11的各列具有四个信号线803，但结构不限于此。为了以更高的速度进行读出，优选提供更多的信号线803。注意，信号线的数量优选是2或4的倍数。尽管图8仅示出一个像素块12，但在像素阵列中多个像素块以矩阵形式布置。也就是说，信号线803是与其它像素块的像素部11共用的。
各个信号线803连接至第二基板20中所设置的信号处理单元21。在根据本实施例的图像传感器106中，如图6所示，针对各自包括多个像素部11的像素块12，以一对一的方式设置信号处理单元21。因而，多个信号线803连接至各信号处理单元21。信号处理单元21包括多路复用器电路804(以下称为MPX电路)，并且多个信号线803连接至MPX电路804的输入。此外，信号处理单元21包括ADC电路805，并且ADC电路805连接至MPX电路804的输出。通过将MPX电路804设置在多个信号线803与ADC电路805之间，信号处理单元21能够通过使用单个ADC电路805来以时分方式高速处理多个信号。尽管将在以下所述的其它实施例中说明详情，但在本实施例中，ADC电路805采用逐次逼近型AD转换方法。使用该方法使得能够实现ADC电路805的更高速操作和更低电力消耗。在本实施例中，MPX电路804对应于用于从多个信号线803中选择要连接至ADC电路805的信号线的选择单元。
在本实施例中，信号处理单元21包括两个MPX电路804a和804b，并且ADC电路805a和805b分别对应于这两个MPX电路804a和804b。MPX电路804a被配置为能够接收来自连接至具有R滤色器的像素的col_xA和col_xC的信号。MPX电路804b被配置为能够接收来自连接至具有G滤色器的像素的col_xB和col_xD的信号。MPX电路804a的输出连接至ADC电路805a，并且MPX电路804b的输出连接至ADC电路805b。各ADC电路805能够独立地操作ADC功能。尽管根据本实施例的信号处理单元21具有包括两个MPX电路和两个ADC电路的结构，但结构不限于此。信号处理单元21可以包括仅一个MPX电路和仅一个ADC电路，或者可以包括三个或更多个MPX电路以及三个或更多个ADC电路。
另外，尽管信号线803和MPX电路804彼此直接连接，但可以在这两者之间设置未示出的采样保持电路，并且可以将从像素部11读出的信号临时保存在该采样保持电路中。
另外，根据本实施例的ADC电路805能够整体地或单独地进行省电操作(待机操作)。为了控制省电操作，在第二基板20上设置有PSAVE控制单元806。根据来自PSAVE控制单元806的控制信号，各ADC电路805开始或结束省电操作。省电操作的示例是停止向ADC电路805的电源或时钟的供给的操作。PSAVE控制单元806可以设置在信号处理单元21中，或者可以是以区域为单位(例如，以行为单位或以列为单位)设置的。
尽管图8仅示出奇数列中所设置的像素部11，但偶数列中所布置的像素部11也具有同样的电路结构。
图9是示出图像传感器106的正常读出操作的图。在图9的操作中，从像素部11顺次读出信号，而不对这些信号进行相加。该正常读操作主要用在获得高清晰度的静止图像的情况中。参考图9，将说明在不输出焦点检测所用的信号的情况下仅输出摄像所用的信号的情况。也就是说，各像素部11不输出基于多个PD中的仅一个PD的信号的第一信号，而仅输出基于多个PD的信号的第二信号。
图9的信号PRES是从垂直扫描电路经由未示出的控制线供给至复位晶体管405的栅极的信号。同样，信号PSEL是从垂直扫描电路经由控制线供给至第N行的像素部11的选择晶体管406的栅极的信号。信号PSEL是连同在末尾示出该信号被输出至的像素部11的行位置一起示出的。也就是说，信号PSEL(1)是输出至第一行的像素部11的信号PSEL。信号PTXA是从垂直扫描电路经由控制线供给至传送晶体管402a的栅极的信号。信号PTXB是从垂直扫描电路经由控制线供给至传送晶体管402b的栅极的信号。信号PSEL已被描述为与各行相对应的信号。可选地，可以向各行供给多个信号PSEL。利用该结构，还可以在列方向上周期性地选择要输出的信号所来自的像素。
图9的信号PSAVE是从PSAVE控制单元806供给至各ADC电路805的信号。响应于将处于高电平的信号输入至ADC电路805，ADC电路805开始省电操作。响应于将处于低电平的信号输入至ADC电路805，ADC电路805进行正常操作。尽管在本实施例中为了简化说明而将信号PSAVE描述为单个信号，但信号PSAVE不限于此。例如，在以像素阵列中的区域为单位或以ADC电路805为单位单独供给信号PSAVE的结构中，可以以区域为单位控制省电操作。
图9示出与MPX电路804a和ADC电路805a有关的操作。如图8所示，MPX电路804a和ADC电路805a接收位于像素块12的排列中设置有R滤色器的第一行和第三行中并且第一列至第十二列中的奇数列中的像素部11的信号。因而，图9示出与位于第一行和第三行中并且第一列至第十二列中的奇数列中的像素部11的操作有关的操作。
另外，图9示出信号线的名称Col_xN，其表示被MPX电路804a作为向ADC电路805a输出信号的列而选择的列。xN的含义如下。“x”表示像素部11的列编号。“N”表示与一列的像素部11相对应地配置的四个信号线803中的任一信号线。
在时刻t1，垂直扫描电路使得要输出至第一行和第三行的像素部11的信号PRES保持在高电平。因此，第一行的像素部11的复位晶体管405处于接通(ON)状态。因而，FD部403被复位到与电源电压Vdd相对应的电位。另外，在时刻t1，垂直扫描电路使得信号PSEL(1)处于高电平。因此，第一行的像素部11的选择晶体管406接通。因而，从图8所示的电流源802供给的电流经由选择晶体管406被供给至第一行的像素部11的放大晶体管404。因此，形成由电源电压Vdd、放大晶体管404和电流源802构成的源极跟随器电路。也就是说，放大晶体管404进行将与FD部403的电位相对应的信号经由选择晶体管406输出至信号线803的源极跟随器操作。在本实施例中，从时刻t1起的时间段对应于N信号用读出时间段。
在时刻t2，垂直扫描电路使得要输出至第一行的像素部11的信号PRES处于低电平。因此，第一行的像素部11的复位晶体管405断开。因而，FD部403的复位被取消。各放大晶体管404将基于复位已被取消的FD部403的电位的信号输出至图8所示的相应信号线803。该信号被称为N信号(噪声信号)。因此，N信号从像素部11被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的N信号在同一时间段期间被输入至MPX电路804a。
在时刻t2及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第一行的像素部11相对应的第一列的信号线803的N信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的第一行的像素部11相对应的信号线803a的N信号顺次AD转换成数字信号。由于各N信号已被输入至MPX电路804a，因此可以仅通过切换MPX电路804a的输出来进行高速AD转换。在本实施例中，从时刻t2起的时间段对应于N信号用AD转换时间段。
在时刻t3，垂直扫描电路使得要输入至第三行的像素部11的信号PRES处于低电平。因此，第三行的像素部11的复位晶体管405断开。因而，FD部403的复位被取消。各放大晶体管404将基于复位已被取消的FD部403的电位的N信号输出至图8所示的信号线803。因此，N信号从第三行的像素部11被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的N信号在同一时间段期间被输入至MPX电路804a。
在时刻t3及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第三行的像素部11相对应的第一列的信号线803的N信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的N信号顺次AD转换成数字信号。由于各N信号已被输入至MPX电路804a，因此可以仅通过切换MPX电路804a的输出来进行高速AD转换。在本实施例中，从时刻t3起的时间段对应于N信号用AD转换时间段。
另外，在时刻t3，垂直扫描电路使得要输出至第一行的像素部11的信号PTXA和PTXB处于高电平。因此，PD 401a和401b中所储存的电荷(在本实施例中为电子)经由传送晶体管402a和402b被传送至FD部403。在FD部403中，将PD 401a和401b的电荷相加。因此，FD部403的电位变为与通过将PD 401a和401b的电荷相加所获得的电荷相对应的电位。假定基于由仅PD 401a的电荷确定的FD部403的电位而从放大晶体管404输出的信号被定义为A信号。还假定基于由仅PD 401b的电荷确定的FD部403的电位而从放大晶体管404输出的信号被定义为B信号。根据这些假定，基于与通过将PD 401a和401b的电荷相加所获得的电荷相对应的FD部403的电位而从放大晶体管404输出的信号可被定义为A+B信号，即A信号和B信号的总和。第一行的像素部11的A+B信号被输出至各列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A+B信号在同一时间段期间被输入至MPX电路804a。A+B信号是基于多个PD所生成的信号的第二信号。第二信号可被用作摄像所用的信号。在本实施例中，从时刻t3起的时间段对应于A+B信号用读出时间段。
在时刻t4及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第一行的像素部11相对应的第一列的信号线803的A+B信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A+B信号顺次AD转换成数字信号。由于各A+B信号已被输入至MPX电路804a，因此可以仅通过切换MPX电路804a的输出来进行高速AD转换。在本实施例中，从时刻t4起的时间段对应于A+B信号用AD转换时间段。
在时刻t4，垂直扫描电路使得要输出至第三行的像素部11的信号PTXA和PTXB处于高电平。因此，第三行的像素部11的A+B信号被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A+B信号在同一时间段期间被输入至MPX电路804a。在本实施例中，从时刻t4起的时间段对应于A+B信号用读出时间段。
在时刻t5及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第三行的像素部11相对应的第一列的信号线803的A+B信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A+B信号顺次AD转换成数字信号。由于各A+B信号已被输入至MPX电路804a，因此可以仅通过切换MPX电路804a的输出来进行高速AD转换。在本实施例中，从时刻t5起的时间段对应于A+B信号用AD转换时间段。
对设置有G滤色器的第二行和第四行并行地进行这些操作。此外，还对位于偶数列的像素部11进行这些操作。作为并行地或顺次地对各个像素块12进行操作的结果，可以获得一个画面的图像信号。在获得A信号或B信号的情况下，在读出A+B信号的定时不对信号PTXA或信号PTXB进行控制。尽管将在其它实施例中说明详情，但优选在读出N信号之后且在读出A+B信号之前读出该信号。
现在，将说明本实施例的一个特征效果。
在图9所示的操作中，如下并行地进行多个操作。
(1)对与第一行的像素部11相对应的N信号进行的AD转换和对与第三行的像素部11相对应的N信号进行的读出的并行操作
(2)对与第三行的像素部11相对应的N信号进行的AD转换和对与第一行的像素部11相对应的A+B信号进行的读出的并行操作
(3)对与第一行的像素部11相对应的A+B信号进行的AD转换和对与第三行的像素部11相对应的A+B信号进行的读出的并行操作
这些并行操作可以缩短从ADC电路805a结束AD转换起直到ADC电路805a进行下一AD转换为止的等待时间。因此，可以缩短从所有的像素部11输出的信号的AD转换所需的时间段。因而，可以提高整个摄像设备100的帧频。
在图9的示例中，在连接至同一MPX电路804的信号线803中在同一时间段期间控制各N信号用读出时间段和各A+B信号用读出时间段，但操作不限于此。重要特征是，在ADC电路805对各信号进行AD转换的时间段相同的时间段期间，开始针对可连接至ADC电路805的其它信号线803的读出操作。也就是说，优选根据摄像条件(ISO速度和帧频)或图像传感器106的特性来适当地改变针对各信号线803的读出定时或者读出和AD转换定时。例如，在从时刻t2和时刻t4起的各AD转换时间段期间顺次对信号进行AD转换，但AD转换定时在第一列和其它列之间变化。读出时间段无需同时结束，并且仅需在AD转换定时或在该定时之前结束。因而，尽管在图9中各个列的读出时间段在时刻t2和时刻t4同时结束，但各个列的读出时间段可以根据AD转换定时而延迟。更具体地，第三列的读出时间段的结束定时被设置为紧挨在第一列的AD转换的结束之前。此外，其它列的读出时间段的结束定时可被设置为紧挨在AD转换的结束之前。通过按这样的定时的该操作，可以在信号的读出之后立即进行AD转换，并且可以缩短直到AD转换开始为止的浪费时间。
以上说明了读出时间段的结束，并且这同样适用于开始。特别地，在读出时间段的结束定时改变的情况下，优选改变读出时间段的开始定时，使得各个列的读出时间段的长度基本上相等。此外，尽管在图9中读出时间段例如在时刻t1和时刻t3同时开始，但可以使读出时间段的开始提前到与各个列中的AD转换时间段相对应的信号MPX(Col_xN)已下降的时间点。也就是说，无需等待所有列中的AD转换结束，并且可以在针对各列的AD转换时间段结束的定时开始读出下一信号。因此，可以进一步提高帧频。在针对多个信号线803的读出时间段不是相同而是不同的情况下，可以减少电流源802的负载。也就是说，为了在不同的定时对相应的像素部11单独进行读出操作，信号PRES以及信号PTXA和PTXB针对各行需要多个配线。这使控制复杂化，但可以获得减少供给至图像传感器106的峰消耗电流的效果，并且可以整体降低电力消耗。优选针对各个信号线803适当地改变定时，但定时可以以预定数量的信号线803为单位改变，以避免电路的过度复杂性。
接着，将参考图10来说明根据本实施例的摄像设备100中的图像传感器106的特征性读出操作。图10是示出图像传感器106的相加和读出操作的图。在图10的操作中，从像素部11顺次读出信号，并且在AD转换之前对这些信号进行相加。该相加和读出操作主要用在获得运动图像的情况中。在图10中，将说明不输出焦点检测所用的信号而是仅输出摄像所用的信号的情况。图10所示的信号线与图9所示的信号线相同。此外，将省略对与正常读出操作共同的操作的说明。
在时刻t2，垂直扫描电路使得要输出至第一行的像素部11的信号PRES处于低电平。因此，N信号从像素部11被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的N信号在同一时间段期间被输入至MPX电路804a。
在时刻t2及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。在相加和读出操作中，不同于正常读出操作，多个信号线803同时连接至ADC电路805a。通过该操作，MPX电路804a的输出变得基本上等同于通过对输出至同时连接的信号线803的信号进行相加和求平均所获得的信号。因此，可以在信号线803之间对信号进行相加。在本实施例中，为了将诸如第一列和第三列等的相同颜色的相邻两列相加，相应的信号线803同时连接至ADC电路805a。因此，所需的AD转换的次数变为正常读出操作中的AD转换的次数一半。总体上，可以在正常读出操作中的AD转换的一半时间内完成AD转换。在本实施例中，信号线803和MPX电路804对应于用于将来自像素部11的信号相加的加法器电路。
此外，在时刻t2或时刻t2之后AD转换结束的定时，要输出至各ADC电路805的信号PSAVE被设置为高电平。因此，ADC电路805切换到省电操作。在时刻t3，信号PSAVE被设置为低电平，并且省电操作结束。因此，可以对下一信号进行AD转换。
在图10中，在各行或各像素块的AD转换结束时且与水平消隐时间段相对应的定时，信号PSAVE被设置为高电平。这使得能够实现进一步的省电。由于各ADC电路805独立地工作，因此并不始终需要在整个图像传感器106中进行省电操作。优选根据各ADC电路805的操作来适当地进行省电操作。
作为通过使用ADC电路805的前级所设置的MPX电路804来对信号进行相加的结果，可以缩短AD转换所需的时间。另外，作为使得ADC电路805在缩短的时间内进行省电操作结果，可以在维持帧频的同时实现整个图像传感器106的省电。尽管在本实施例中将两列的信号进行相加，但可以将三个或更多个列的信号进行相加。通过增加进行信号相加所针对的列的数量，可以进一步缩短AD转换时间并且可以进一步节省电力。此外，可以提高帧频。
在信号线803和MPX电路804之间设置采样保持电路的情况下，无需在对信号进行相加时将多个信号线803同时连接至MPX电路804。例如，可以通过在采样保持电路中进一步设置用于连接保持信号的电容(电容器等)的开关电路等来进行信号的相加。另外，可以通过将连接电容的信号相加方法和将多个信号线803同时连接至MPX电路804的相加方法组合来进行相加和读出操作。
尽管在本实施例中已经说明了将相同颜色的信号进行相加的操作，但可以将不同颜色的信号进行相加。不同颜色的信号可被用作除图像信号的生成以外的AF或曝光计算所用的信号。
尽管各时序图仅例示读出定时，但在读出定时之前复位各像素部11中的各PD401。为了在整个画面中使储存时间段统一，根据本实施例所述的读出定时来进行复位操作中的针对各像素部11的扫描。
(第二实施例)
在第一实施例中，给出了通过将与MPX电路804连接的多个信号线803同时连接至ADC电路805来进行列方向上的信号的相加的示例。在本实施例中，将给出不同于第一实施例的、信号线803和MPX电路804之间的连接的示例，并且将说明还在行方向上对信号进行相加的操作。
将参考图11来说明根据本实施例的用于从图像传感器106中的各个像素部11读出信号的读出电路。图11对应于第一实施例中的图8，并且示出与图像传感器106的读出电路有关的等效电路。与图8中的组件相同的组件由相同的附图标记表示，并且将省略对这些组件的说明。
在图11中，经由信号线803读出从各个像素部11输出的信号。像素部11的各列具有四个信号线803。各个信号线由col_xN(x：像素部11的列编号，N：A、B、C或D)表示。信号线803还以与针对第一列的像素部11相同的方式配置在其它列中。图11的电路与根据第一实施例的电路的不同之处在于信号线803和MPX电路804之间的连接方式。具体地，尽管在本实施例中像素部11的各列具有四个信号线803，但结构不限于此。为了实现更高速度的读出，优选设置更多的信号线803。注意，信号线的数量优选是2或4的倍数、或者要相加的信号的数量的倍数。
在图11中，具有R滤色器并且位于第一行和第三行中且第一列至第十二列中的奇数列中的像素部11的信号被输入至MPX电路804和ADC电路805。此外，具有G滤色器并且位于第二行和第四行中且第一列至第十二列中的奇数列中的像素部11的信号被输入至MPX电路804和ADC电路805。在图11中，仅示出说明所需的奇数列，并且为了简单，省略了其它的奇数列和偶数列的例示。
图12是示出第二实施例中的图像传感器106的相加和读出操作的图。在图12的操作中，从像素部11顺次读出信号，并且在AD转换之前对这些信号进行相加。该相加和读出操作主要用在获得运动图像的情况中。在图12中，将说明不输出焦点检测所用的信号而是仅输出摄像所用的信号的情况。在图12中，信号线与图10中的信号线相同，并且仅输入至MPX电路804的信号有所不同。此外，将省略对与第一实施例所示的操作共同的操作的说明。
在时刻t2，垂直扫描电路使得要输出至第一行的像素部11的信号PRES和要输出至第三行的像素部11的信号PRES处于低电平。因此，N信号从像素部11被输出至各个列的信号线803。因此，与第一行和第三行中并且第一列至第十二列中的奇数列中的像素部11相对应的N信号被输入至MPX电路804。
在时刻t2及其之后，MPX电路804根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805。在本实施例的相加和读出操作中，多个信号线803同时连接至ADC电路805。具体地，与第一行的像素部11相对应的Col_xA和与第三行的像素部11相对应的Col_xC是同时连接的。通过该操作，MPX电路804的输出是通过对输出至同时连接的信号线803的信号进行相加和求平均所获得的信号，并且可以进行行方向上的信号的相加。在本实施例中，为了将诸如第一行和第三行等的相同颜色的相邻两行相加，相应的信号线803需要同时连接至ADC电路805。因此，可以通过进行一次AD转换来获得与两行的AD转换相对应的信号，并且可以在正常读出操作中的AD转换的一半时间内完成AD转换。
此外，在时刻t2或时刻t2之后AD转换结束的定时，要输出至各ADC电路805的信号PSAVE被设置为高电平。因此，ADC电路805切换到省电操作。紧挨在时刻t3之前，信号PSAVE被设置为低电平并且省电操作结束。因此，可以对下一信号进行AD转换。
在本实施例中，例示了仅进行行方向上的相加的操作。通过如第一实施例所示组合列方向上的相加和读出操作，可以同时在行方向和列方向这两者上进行相加。
作为使得能够从与作为相加对象的列或行相对应的像素部11连接至在ADC电路之前设置的MPX电路804的结果，可以进行正常读出操作以及相加和读出操作这两者。此外，作为使得ADC电路805在AD转换时间缩短的时间内进行省电操作的结果，可以在维持帧频的同时实现整个图像传感器106的省电。尽管在本实施例中将两行的信号相加，但可以将三个或更多的行的信号相加。可选地，也可以组合列方向上的相加。在这种情况下，作为相加对象的列的数量不一定与作为相加对象的行的数量相同。
图6示出针对包括预定数量的像素部11的一个像素块12布置一个信号处理单元21的示例。像素块12中所包括的像素部11不一定彼此相邻。例如，考虑到在将相同颜色的像素相加之后的颜色重心(采样周期)，图13中由实线表示的像素部11形成的块可被视为像素块12，并且来自各个像素部11的信号线803可以连接至一个MPX电路804。作为采用图13所示的像素块的结果，在列方向上对三个像素的信号进行相加的情况下，可以使相加之后的颜色重心在列方向上一致。此外，通过垂直方向上的类似布置，可以在垂直方向上实现颜色重心的一致。
(第三实施例)
在第一实施例和第二实施例中，说明了在MPX电路804中对信号进行相加以缩短AD转换时间、并且在该时间期间使得ADC电路805进行省电操作的控制。在本实施例中，将说明针对在相加和读出操作期间不使用的ADC电路805的省电操作的控制。在本实施例中，MPX电路804也进行信号的相加。
将参考图14来说明根据本实施例的用于从图像传感器106中的各个像素部11读出信号的读出电路。图14对应于第一实施例中的图8，并且示出与图像传感器106的读出电路有关的等效电路。与图8中的组件相同的组件由相同的附图标记表示。
在图14中，经由信号线803读出从各个像素部11输出的信号。像素部11的各列具有四个信号线803。各个信号线由col_xN(x：像素部11的列编号，N：A、B、C或D)表示。信号线803还以与针对第一列中的像素部11相同的方式配置在其它列中。图14中的电路与根据第一实施例和第二实施例的电路不同之处在于添加到信号处理单元21的结构的MPX电路1404和PSAVE控制单元1406。
在图14中，具有R滤色器并且位于第一行和第三行中且第一列至第十二列中的奇数列中的像素部11的信号被输入至MPX电路804a。此外，具有G滤色器并且位于第二行和第四行中且第一列至第十二列中的奇数列中的像素部11的信号被输入至MPX电路804b。MPX电路804a的输出和MPX电路804b的输出被输入至MPX电路1404。基于作为控制信号的信号MPX2来控制MPX电路1404的输出，并且进行用以将MPX电路804a的输出或MPX电路804b的输出输出至ADC电路805a的切换操作。具体地，在信号MPX2处于低电平的情况下输出MPX电路804a的输出，并且在信号MPX2处于高电平的情况下输出MPX电路804b的输出。通过该操作，可以通过单个ADC电路805a对MPX电路804a的输出和MPX电路804b的输出进行AD转换。
另外，MPX电路804b的输出被输入至ADC电路805b，该ADC电路805b对MPX电路804b的输出进行AD转换。然而，在以上述方式通过使用单个ADC电路805a对MPX电路804a的输出和MPX电路804b的输出进行AD转换的情况下，无需使得ADC电路805b工作。
另外，根据本实施例的ADC电路805各自能够单独进行省电操作。为了控制省电操作，第二基板20设置有PSAVE控制单元1406。根据来自PSAVE控制单元1406的各个控制信号(PSAVE1和PSAVE2)，ADC电路805a和ADC电路805b开始或停止省电操作。因而，在仅ADC电路805a进行AD转换操作的情况下，可以仅使得ADC电路805b通过使用信号PSAVE2来进行省电操作。
图15是示出第三实施例中的图像传感器106的相加和读出操作的图。在图15的操作中，从像素部11顺次读出信号，并且在AD转换之前对这些信号进行相加。该相加和读出操作主要用在获得运动图像的情况中。在图15中，将说明不输出焦点检测所用的信号而是仅输出摄像所用的信号的情况。图15所示的信号线除了包括图10等中的信号线之外，还包括用于控制MPX电路1404的信号MPX2、以及来自PSAVE控制单元1406的信号PSAVE1和PSAVE2所用的信号线。此外，将省略对与第一实施例和第二实施例所示的操作共同的操作的说明。
在时刻t2，垂直扫描电路使得要输出至第一行和第二行的像素部11的信号PRES处于低电平。因此，N信号从像素部11被输出至各个列的信号线803。因此，与在第一行和第二行中并且第一列至第十二列中的奇数列中的像素部11相对应的N信号输入至MPX电路804a和MPX电路804b。
在时刻t2及其之后，MPX电路804根据从TG 113供给的信号MPX和信号MPX2，来将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。在本实施例的相加和读出操作中，多个信号线803同时连接至ADC电路805a。具体地，与第一行和第一列的像素部11相对应的Col_1A和与第一行和第三列的像素部11相对应的Col_3A同时连接至MPX电路804a。通过该操作，MPX电路804a的输出是通过将输出至同时连接的信号线803的信号进行相加和求平均所获得的信号，并且可以进行列方向上的信号的相加。在同一定时，信号MPX2被控制为低电平，并且MPX电路804a的输出被作为MPX电路1404的输出而输入至ADC电路805a。
此外，在时刻t2或时刻t2之后针对第一列和第三列的AD转换结束的定时，与第二行和第一列的像素部11相对应的Col_1B和与第二行和第三列的像素部11相对应的Col_3B同时连接至MPX电路804b。通过该操作，MPX电路804b的输出是通过对输出至同时连接的信号线803的信号进行相加和求平均所获得的信号，并且可以进行列方向上的信号的相加。在同一定时，信号MPX2被控制为高电平，并且MPX电路804b的输出被作为MPX电路1404的输出而输入至ADC电路805b。
作为通过重复上述操作来进行相加和读出操作的结果，可以在正常读出操作中的针对一行的时间内完成针对两行的AD转换操作。也就是说，在正常读出操作中需要两个ADC电路805，而一个ADC电路805就足以从整个像素块12读出信号。因而，已变得不需要的ADC电路805b可以根据被控制为高电平的信号PSAVE2来在相加和读出操作期间始终进行省电操作，并且可以大大减少电力消耗。
此外在本实施例中，与第二实施例相同，通过在ADC电路805a中的AD转换操作结束时的时间点将信号PSAVE控制为高电平，可以进一步节省电力。
作为在信号处理单元21中设置多个MPX电路的结果，可以设置在相加和读出操作期间不需要工作的ADC电路。另外，作为使得ADC电路进行省电操作的结果，可以在维持帧频的同时实现整个图像传感器106的省电。尽管在本实施例中将两列的信号进行相加，但可以将三个或更多个列的信号进行相加。可选地，可以组合行方向上的相加。在这种情况下，作为相加对象的列的数量不一定与作为相加对象的行的数量相同。
在本实施例中，通过将多个信号线803的信号相加来缩短AD转换时间。还可以通过组合间隔剔除操作来缩短AD转换时间。例如，在本实施例中，在不连接第三列、第七列和第十一列的信号线803的情况下，可以按图15所示的预定定时仅读出第一列、第五列和第九列的信号线803的信号。
此外，在进行间隔剔除读取的情况下，可以通过设计信号线803和MPX电路804之间的连接来省略MPX电路1404。作为示例，将来自作为间隔剔除对象的像素部11(例如，第三列、第七列和第十一列的像素部11)的信号线803连接至MPX电路804b。来自作为读出对象的像素部11(例如，第一列、第五列和第九列的像素部11)的信号线803连接至MPX电路804a。通过这样的连接，在间隔剔除读取期间MPX电路804b和ADC电路805b节省了电力，因而可以获得与第三实施例的效果相同的效果。
在第一实施例至第三实施例中，首先从位于像素块12的端部的像素部11(例如，第一列)读出信号，但信号读出顺序不限于此。例如，可以按相反顺序读出信号，或者可以从每隔一个的像素部读出信号。
(第四实施例)
在第一实施例至第三实施例中，给出了在MPX电路804正进行信号相加等的同时在读出时间段期间不进行AD转换操作的情况下、控制ADC电路805的省电操作的示例。然而，在使用图像传感器106的摄像设备100的操作中，可以在其它定时对ADC电路805设置省电操作。
图16示出在利用摄像设备100拍摄一个图像的情况下的定时。信号VD是垂直同步信号，并且从TG 113被供给至图像传感器106。信号VD还被供给至诸如DFE 108和DSP 109等的其它组件，并且使整个摄像设备100的操作定时同步。信号VD的周期对应于用于获得运动图像的帧频，并且在本实施例中为1/120秒。内部HD是水平同步信号，其是由图像传感器106中的电路与从TG 113供给的信号VD同步地生成的内部信号。图像传感器106的操作定时由内部HD指定，例如控制针对像素部11的复位操作和读出操作。图像传感器106在一个HD时间段期间输出来自与预定行数相对应的像素部11的信号。在本实施例中，图像传感器106输出一帧的图像信号所需的时间(读出时间段)为1/180秒。
如图16所示，在获得一个图像所需的读出时间段为1/180秒的情况下，读出速度相对于帧频足够高，因而剩余时间是消隐时间段。在消隐时间段期间不进行信号读出和AD转换。因而，在该时间段期间可以进行省电操作。如图16所示，在消隐时间段期间信号PSAVE被设置为高电平，因此可以实现省电操作。
为了获得平滑的运动图像，需要恒定的帧频。在帧频不是可变而是恒定的情况下，消隐时间段取决于从图像传感器106读出的信号量。例如，如图17所示，假定在拍摄具有预定帧频(例如，60fps)的运动图像时获得静止图像的情况。假定在对于运动图像需要800万个像素的情况下，对于静止图像使用四倍的像素即3200万个像素。在这种情况下，与在运动图像拍摄期间相比，在静止图像拍摄期间，消隐时间段不可避免地变短。在这种情况下，如图17所示，优选仅在运动图像拍摄的消隐时间段期间进行省电操作，而在静止图像拍摄期间不进行省电操作。连续拍摄运动图像，而瞬时拍摄静止图像。因而，即使在静止图像拍摄期间不进行省电操作，也可以在整个图像传感器106中实现省电。
在储存时间段内，与消隐时间段相同，不进行信号读出和AD转换。如图18A所示，图像传感器106复位像素部11，然后在预定储存时间段期间被曝光。之后，在读出时间段期间读出信号。储存时间段是由用户确定的或者基于被摄体的亮度自动确定的，并且该时间段由信号VD或内部HD指定。根据本实施例的图像传感器106也能够在储存时间段内设置省电操作。
在如图18B所示储存时间段短(例如，约1/1000秒)的情况下，可以设置省电操作的时间段短，因而考虑到从省电操作的恢复的影响而进行不设置省电操作的控制。作为示例，优选在储存时间段为1/8秒～1秒或以上的情况下、在该储存时间段期间设置省电操作。
(第五实施例)
在第四实施例中，说明了在包括图像传感器106的摄像设备100中的摄像操作中进行ADC电路805的省电操作的定时。在本实施例中，将详细说明通过在图像传感器106的电路阵列中对区域进行划分来进行省电操作的操作。
图19A和19B示出图像传感器106的第二基板20中所形成的电路阵列。该电路阵列的各元件对应于信号处理单元21，并且在水平方向和垂直方向上布置有n×m个信号处理单元21。图19A示出正常摄像状态，其中通过使用整个电路阵列来读出信号以通过使用整个画面来获得图像。因而，所有的信号处理单元21都被设置为进行正常操作。另一方面，图19B示出裁剪摄像状态(仅使用水平i～k列和垂直h～j行的摄像)，其中通过仅使用画面的中央部而不使用电路阵列的周边部来获得图像。因而，周边部的信号处理单元21被设置为在裁剪摄像状态下进行省电操作。
将参考图20和图21来说明本实施例中的用于以区域为单位进行省电操作的电路结构。图20是示出针对信号PSAVE的供给线的配线布局的图。在本实施例中，将信号PSAVE经由水平控制所用的PSAVE_H(n)(n：列编号)和垂直控制所用的PSAVE_V(m)(m：行编号)供给至各个信号处理单元21。PSAVE_H(n)和PSAVE_V(m)通过未示出的驱动器电路连接，并且由来自TG113的定时信号等控制。
将参考图21来说明用于从图像传感器106中的各个像素部11读出信号的读出电路。图21示出与根据第五实施例的图像传感器106的读出电路有关的等效电路。图21对应于第一实施例的图8。与图8中的组件相同的组件由相同的附图标记表示。
在图21中，经由信号线803读出从各个像素部11输出的信号。像素部11的各列具有四个信号线803。图21中的电路与根据第一实施例的电路的不同之处是PSAVE控制单元2106。将使用图20所述的PSAVE_H(n)和PSAVE_V(m)输入至PSAVE控制单元2106。PSAVE控制单元2106包括AND(与)电路，并且在被供给来自PSAVE_H(n)或PSAVE_V(m)的高电平信号时，控制ADC电路805以进行省电操作。通过以这种方式使用PSAVE_H(n)和PSAVE_V(m)，可以控制电路阵列中的任何信号处理单元21进行省电操作。为了使得能够在电路阵列内的区域中进行省电操作的控制更容易，优选向信号处理单元21设置未示出的锁存电路。这使得可以以锁存状态存储从PSAVE_H(n)和PSAVE_V(m)这两者供给了高电平信号并且进行了省电操作的控制这一事实，并且维持该状态直到锁存被复位为止。因此，无需不断地向与要控制的信号处理单元21相对应的PSAVE_H(n)和PSAVE_V(m)供给高电平信号以进行省电操作，并且可以以更高的自由度选择区域。作为示例，可以在像素阵列中的多个区域中控制省电操作。可以增加PSAVE_H(n)或PSAVE_V(m)的配线数量，来以更高的自由度控制电操作。
(第六实施例)
图22是示出除了示出图像传感器106的正常读出操作之外还示出焦点检测所用的信号读出操作的图。在图22的操作中，从像素部11顺次地读出信号，而不对这些信号进行相加。在图22中，将说明输出焦点检测所用的信号和摄像所用的信号的情况。也就是说，各像素部11基于多个PD其中之一的信号来输出第一信号，并且还基于多个PD的信号来输出第二信号。图22所示的信号线与图9中的信号线相同。此外，将省略对与根据第一实施例的操作共同的操作的说明。
在时刻t3，垂直扫描电路仅使得要输出至第一行的像素部11的信号PTXA处于高电平。因此，PD 401a中所储存的电荷经由传送晶体管402a被传送至FD部403。因此，FD部403的电位变为与PD 401a相对应的电位。随后，放大晶体管404基于仅由PD 401a的电荷确定的FD部403的电位来输出A信号。第一行的像素部11的A信号被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A信号在同一时间段期间被输入至MPX电路804a。在本实施例中，从时刻t3起的时间段对应于A信号用读出时间段。
在时刻t4及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第一行的像素部11相对应的第一列的信号线803的A信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A信号顺次AD转换成数字信号。由于各A信号已被输入至MPX电路804a，因此可以仅通过切换MPX电路804a的输出来进行高速AD转换。在本实施例中，从时刻t4起的时间段对应于A信号用AD转换时间段。
在时刻t4，垂直扫描电路仅使得要输出至第三行的像素部11的信号PTXA处于高电平。因此，PD 401a中所存储的电荷经由传送晶体管402a被传送至FD部403。因此，FD部403的电位变为与PD 401a相对应的电位。随后，放大晶体管404基于仅由PD 401a的电荷确定的FD部403的电位来输出A信号。第三行的像素部11的A信号被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A信号在同一时间段期间被输入至MPX电路804a。在本实施例中，从时刻t4起的时间段对应于A信号用读出时间段。
在时刻t5及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第三行的像素部11相对应的第一列的信号线803的A信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A信号顺次AD转换成数字信号。在本实施例中，从时刻t5起的时间段对应于A信号用AD转换时间段。
在时刻t5，垂直扫描电路使得要输出至第一行的像素部11的信号PTXA和PTXB处于高电平。因此，PD 401a和401b中所储存的电荷(在本实施例中为电子)经由传送晶体管402a和402b被传送至FD部403。FD部403将PD 401a和401b的电荷相加。因此，FD部403的电位变为与通过除了在时刻t3传送的PD 401a的电荷以外、还对时刻t5的PD 401a和401b的电荷进行相加而获得的电荷相对应的电位。第一行的像素部11的A+B信号已被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A+B信号在同一时间段期间被输入至MPX电路804a。在本实施例中，从时刻t5起的时间段对应于A+B信号用读出时间段。
在时刻t6及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第一行的像素部11相对应的第一列的信号线803的A+B信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A+B信号顺次AD转换成数字信号。在本实施例中，从时刻t6起的时间段对应于A+B信号用AD转换周期。
在时刻t6，垂直扫描电路使得要输出至第三行的像素部11的信号PTXA和PTXB处于高电平。因此，PD 401a和401b中所储存的电荷(在本实施例中为电子)经由传送晶体管402a和402b被传送至FD部403。FD部403对PD 401a和401b的电荷进行相加。因此，FD部403的电位变为与通过除了在时刻t4传送的PD 401a的电荷以外、还对时刻t6的PD 401a和401b的电荷进行相加而获得的电荷相对应的电位。第三行的像素部11的A+B信号已被输出至各个列的信号线803。因此，与第一列至第十二列中的奇数列的像素部11相对应的A+B信号在同一时间段期间被输入至MPX电路804a。在本实施例中，从时刻t6起的时间段对应于A+B信号用读出时间段。
在时刻t7及其之后，MPX电路804a根据从TG 113供给的信号MPX，将与第一列至第十二列中的奇数列的像素部11相对应的信号线803顺次连接至ADC电路805a。
ADC电路805a将从MPX电路804a输出的、与第三行的像素部11相对应的第一列的信号线803的A+B信号AD转换成数字信号。之后，ADC电路805a将输出至与第一列至第十二列中的奇数列的像素部11相对应的信号线803的A+B信号顺次AD转换成数字信号。在本实施例中，从时刻t7起的时间段对应于A+B信号用AD转换时间段。
作为在读出A+B信号之前读出A信号的结果，可以读出焦点检测所用的信号和图像所用的信号这两者。通过读出A信号和A+B信号并对这两个信号进行相减来计算焦点检测所使用的B信号。
(第七实施例)
在第一实施例至第三实施例中，说明了图像传感器106的内部结构的示例。为了高速从像素部11读出信号，并联地配置多个电路，并且各个电路同时进行读出操作。另一方面，以单镜头反光照相机为代表的摄像设备中所使用的图像传感器的对角长度为数厘米。因而，无法忽略图像传感器内部的基准电压电平等的面内偏差。此外，由于电路的制造时的偏差或其配线长度的不对称性，在并联配置的电路之间可能发生输出的偏差。在本实施例中，将说明用于校正该偏差的方法。假定图8所示的根据第一实施例的读出电路用作图像传感器106中的读出电路。校正的示例包括偏离校正和增益校正。作为校正参数，可以使用预先存储在ROM 119等中的值，或者可以使用紧挨在读出信号之前或紧接在读出信号之后实时地生成的值。
图23示出一个信号处理单元21和与该信号处理单元21相对应的像素块12。在像素块12中，如图8所示，经由不同的MPX电路804和不同的ADC电路805来进行布置有具有R滤色器的像素部11的第一行和第三行中的读出、以及布置有具有G滤色器的像素部11的第二行和第四行中的读出。因而，希望通过使用针对图23中由“P”表示的第一行和第三行的校正值以及针对图23中由“Q”表示的第二行和第四行的另一校正值来进行校正。这是因为在周期性电路中可能发生共同的电路偏差。通过周期性地使用同一校正值，可以减少要用于校正的参数的数量，并由此可以减少处理负荷和电力消耗。
图24A和24B示出第一基板10中的像素阵列和与该像素阵列相对应的校正参数。如图24A所示，像素阵列包括水平方向和垂直方向上的n×m个像素块12。根据本实施例的图像传感器106具有如下的结构：在垂直方向上彼此相邻的像素块12具有共同的MPX电路和共同的ADC电路。在该结构中，优选将相应的校正参数分配至由具有共同电路的两个像素块12形成的各单位。图24B示出与各个单位相对应的校正参数。一个矩形表示一个校正参数。如图23所述，各校正参数针对各行包括由P和Q表示的校正参数。
尽管图23示出以行为单位提供不同的校正参数的示例，但校正参数不限于此。如图8所示，各列设置有多个(在图8中为四个)信号线803。因而，提供与各个信号线803相对应的校正参数是有效的。图25示出与四个信号线A～D相对应的校正参数。如通过使用图24A和24B所示，具有共同的ADC电路的各单位具有校正参数，并且如图25所示提供在垂直方向上不同的参数。
说明了根据构成图像传感器106的电路的周期来提供校正参数的示例。代替针对各像素块存储校正参数，可以将校正参数以函数形式存储。在电路的周期通过相加和读出操作等而被改变的情况下，优选根据操作模式来切换校正参数。可选地，可以根据诸如ISO速度和曝光时间等的摄像条件来改变校正参数。尽管在本实施例中说明了根据电路周期来提供校正参数并进行校正的示例，但在各电路周期中可以单独进行多个校正操作。
(第八实施例)
图26是图像传感器106的ADC电路805的等效电路图。ADC电路805包括输入端子IN和输出端子OUT，将从输入端子IN输入的模拟信号Sin(MPX电路804的输出)转换成数字信号Sout，并将该数字信号Sout从输出端子OUT输出。模拟信号Sin可以是第一实施例所述的N信号和A+B信号(S信号)中的一个或这两者。ADC电路805将MPX电路804的输出按5位的分辨率转换成数字信号Sout。
ADC电路805还包括生成电路810，该生成电路810生成供与模拟信号Sin的比较所使用的比较信号。生成电路810包括各自具有二进制权(binary weight)的电容值的多个电容元件cp0～cp4、以及连接至这些电容元件cp0～cp4的多个开关sw0～sw4。多个开关sw0～sw4构成用于选择电容元件cp0～cp4中的一个或多个的开关电路。二进制权是形成公比(common ratio)为2的等比数列的权重(电容值)的集合。在图26的示例中，电容元件cp0～cp4分别具有电容值1C、2C、4C、8C和16C。电容元件cp0～cp4的一个电极连接至生成电路810的供给端子SPL，并且电容元件cp0～cp4的另一电极分别连接至开关sw0～sw4。开关sw0～sw4的一端分别连接至电容元件cp0～cp4，并且开关sw0～sw4的另一端在端子A和端子B之间拨动。端子A被供给地电位GND，并且端子B被供给基准电压VRF。基准电压VRF是从ADC电路805的外部供给的恒定电压，并且其值大于地电位GND。在开关sw0拨动到端子A的情况下，将地电位GND供给至电容元件cp0。在开关sw0拨动到端子B的情况下，将基准电压VRF供给至电容元件cp0。这同样适用于其它开关sw1～sw4。开关sw0～sw4的切换改变了连接在供给端子SPL和基准电压VRF之间的电容元件的合成电容值，并且作为结果，从供给端子SPL输出的比较信号Vcmp的值改变。
此外，生成电路810的供给端子SPL经由电容元件cp5而被供给来自ADC电路805的外部的斜坡信号Vrmp。电容元件cp5是用于调整斜坡信号Vrmp的大小的电容元件，并且其电容值为1C。也就是说，电容元件cp5的电容值等于各自具有二进制权的电容器的电容元件cp0～cp4的电容值中的最小电容值。斜坡信号Vrmp的值的变化引起从供给端子SPL输出的比较信号Vcmp的值的变化。
通过将连接在供给端子SPL和基准电压VRF之间的电容元件的集合与斜坡信号Vrmp的值组合，比较信号Vcmp可以具有大于或等于地电位GND且小于或等于基准电压VRF的特定值。
ADC电路805还包括比较器815。比较器815将模拟信号Sin的值与比较信号Vcmp的值进行比较，并且输出与比较结果相对应的信号。比较器815的非反相端子经由电容元件cp6被供给模拟信号Sin，并且其反相端子从生成电路810的供给端子SPL被供给比较信号Vcmp。因此，在模拟信号Sin的值大于或等于比较信号Vcmp的值的情况下输出高电平，并且在模拟信号Sin的值小于比较信号Vcmp的情况下输出低电平。在该示例中，在模拟信号Sin的值等于比较信号Vcmp的值的情况下输出高电平。可选地，在这种情况下可以输出低电平。电容元件cp6将模拟信号Sin的值调整到可以与比较信号Vcmp进行比较的范围。在本实施例中，为了简化说明，假定模拟信号Sin的值大于或等于地电位GND且小于或等于基准电压VRF，并且将具有与模拟信号Sin相同的大小的信号供给至比较器815的非反相端子。
在图26的示例中，将模拟信号Sin供给至比较器815的非反相端子，并且将比较信号Vcmp供给至比较器815的反相端子。只要可以判断模拟信号Sin的值和比较信号Vcmp的值中的哪个更大，就可以采用其它结构。例如，可以将模拟信号Sin和比较信号Vcmp之间的差供给至比较器815的非反相端子，并且可以将地电位GND供给至比较器815的反相端子。
ADC电路805还包括开关sw5和sw6。在这些开关sw5和sw6接通的情况下，地电位GND被供给至比较器815的非反相端子和反相端子，并且比较器815被复位。
ADC电路805还包括控制电路820。控制电路820被供给来自比较器815的比较结果，基于该比较结果来生成数字信号Sout，并且将该数字信号Sout从输出端OUT输出。另外，控制电路820将控制信号发送至各个开关sw0～sw6以改变这些开关的状态。
在图27中，sw0～sw6表示从控制电路820供给至开关sw0～sw6的控制信号的值。开关sw0～sw4各自在被供给的控制信号处于高电平的情况下拨动到端子B，并且在该控制信号处于低电平的情况下拨动到端子A。开关sw5和sw6在被供给的控制信号处于高电平的情况下接通，并且在该控制信号处于低电平的情况下断开。在图27的下侧，示出模拟信号Sin和比较信号Vcmp。在图27中，例如，假定模拟信号Sin的值对应于采用二进制数形式的00110。
接着，将以时序方式说明ADC电路805的AD转换操作。在准备时间段中，控制电路820使得要供给至开关sw0～sw4的控制信号处于低电平，并且使得要供给至开关sw5和sw6的控制信号处于高电平。因此，比较器815的非反相端子和反相端子被复位到地电位GND，并且比较信号Vcmp的值变得等于地电位GND。之后，控制电路820使得要供给至开关sw5和sw6的控制信号处于低电平。在之后进行的操作中，比较器815的非反相端子被连续地供给模拟信号Sin。
随后，在逐次逼近时间段开始时，控制电路820将要供给至开关sw4的控制信号改变为高电平。因此，开关sw4拨动到端子B，并且将基准电压VRF经由在二进制权方面具有最大电容值的电容器cp4施加到生成电路810的供给端子SPL。结果，比较信号Vcmp增加了VRF/2，并且比较信号Vcmp的值变得等于VRF/2。控制电路820基于来自比较器815的比较结果而判断为模拟信号Sin的值小于比较信号Vcmp的值(VRF/2)，并且将要供给至开关sw4的控制信号改变为低电平。因此，比较信号Vcmp的值改变为地电位GND。该比较结果表明数字信号Sout的值的MSB(在LSB为第一位的情况下为第五位)为0。
接着，控制电路820将要供给至开关sw3的控制信号改变为高电平。因此，将基准电压VRF经由在二进制权方面具有第二大电容值的电容器cp3施加到生成电路810的供给端子SPL。结果，比较信号Vcmp增加了VRF/4，并且比较信号Vcmp的值变得等于VRF/4。控制电路820基于来自比较器815的比较结果而判断为模拟信号Sin的值小于比较信号Vcmp的值(VRF/4)，并且将要供给至开关sw3的控制信号改变为低电平。因此，比较信号Vcmp的值改变为地电位GND。该比较结果表明数字信号Sout的值的第四位为0。
接着，控制电路820将要供给至开关sw2的控制信号改变为高电平。因此，将基准电压VRF经由在二进制权方面具有第三大电容值的电容器cp2施加至生成电路810的供给端子SPL。结果，比较信号Vcmp增加了VRF/8，并且比较信号Vcmp的值变得等于VRF/8。控制电路820基于来自比较器815的比较结果而判断为模拟信号Sin的值大于比较信号Vcmp的值(VRF/8)，并且将要供给至开关sw2的控制信号保持在高电平。因此，比较信号Vcmp的值被保持在VRF/8。该比较结果表明数字信号Sout的第三位是1。
接着，控制电路820将要供给至开关sw1的控制信号改变为高电平。因此，将基准电压VRF经由在二进制权方面具有第四大电容值的电容器cp1、以及电容器cp2而施加到生成电路810的供给端子SPL。结果，比较信号Vcmp增加了VRF/16，并且比较信号Vcmp的值变得等于VRF*3/16。在本说明书中，“*”表示相乘。控制电路820基于来自比较器815的比较结果而判断为模拟信号Sin的值大于比较信号Vcmp的值(VRF*3/16)，并且将要供给至开关sw1的控制信号保持在高电平。因此，比较信号Vcmp的值被保持在VRF*3/16。该比较结果表明数字信号Sout的值的第二位为1。
最后，控制电路820将要供给至开关sw0的控制信号改变为高电平。因此，将基准电压VRF经由在二进制权方面具有第五大电容值的电容器cp0、以及电容器cp1和cp2而施加到生成电路810的供给端子SPL。结果，比较信号Vcmp增加了VRF/32，并且比较信号Vcmp的值变得等于VRF*7/32。控制电路820基于来自比较器815的比较结果而判断为模拟信号Sin的值小于比较信号Vcmp的值(VRF*7/32)，并且将要供给至开关sw0的控制信号改变为低电平。因此，比较信号Vcmp的值改变为VRF*3/16。该比较结果表明数字信号Sout的值的第一位为0。
作为上述的逐次逼近的结果，控制电路820确定与模拟信号相对应的数字信号Sout为00110。
这样，ADC电路805能够进行用于生成与所输入的模拟信号相对应的数字信号的AD转换。
已经说明了使用逐次逼近型ADC电路作为另一AD转换方法的示例。ADC电路805不限于该逐次逼近型ADC电路。例如，可以使用包括斜坡信号比较(ramp signal comparison)型、三角积分(delta-sigma)型、管道(pipeline)型和闪烁(flash)型等的其它类型的ADC电路。
(第九实施例)
各实施例中所述的图像传感器106和摄像设备100可应用于各种应用。例如，图像传感器106可用于感测除可见光以外的光，诸如红外光、紫外光或X射线等。摄像设备100以数字照相机为代表，并且还可应用于诸如智能电话等的配备有照相机的移动电话、监视照相机或游戏机等。此外，摄像设备100可应用于用于拍摄血管的图像的内窥镜或医疗设备、用于观察皮肤或头皮的美容设备、或者用于拍摄运动或动作的运动图像的摄像机。此外，摄像设备100可用于诸如用于监视交通或船舶的照相机或者行车记录仪等的交通目的照相机、用于观察天体或标本的学术目的照相机、配备有照相机的家用电器、或者机器视觉系统等。特别地，向机器视觉系统的应用不限于工厂等中的机器人，并且向农业或渔业的应用也是可以的。
根据上述实施例的摄像设备的结构仅仅是示例，并且本发明可应用于的摄像设备的结构不限于图1所示的结构。另外，摄像设备的各个单元的电路结构不限于图中所示的电路结构。
本发明可以通过以下来实现：将用于执行上述实施例的一个或多个功能的程序经由网络或存储介质供给至系统或设备，并且利用该系统或设备的计算机中的一个或多个处理器来执行该程序。可选地，本发明可以通过执行一个或多个功能的电路(例如，ASIC)来实现。
上述实施例仅仅是用于执行本发明的具体示例，并且本发明的技术范围不应受这些实施例限制。也就是说，在没有偏离本发明的技术范围或主要特征的情况下，本发明可以以各种形式执行。
本发明不限于上述实施例，并且可以在没有偏离本发明的精神和范围的情况下进行各种改变或修改。因而，添加了所附的权利要求书以公开本发明的范围。
本申请要求基于2017年9月29日提交的日本专利申请2017-191757的优先权，在此通过引用包含其全部内容。

Claims (10)

1.一种摄像设备，包括：
图像传感器，其包括彼此堆叠的第一基板和第二基板，所述第一基板具有像素阵列，在所述像素阵列中以矩阵形式布置了各自包括用于进行光电转换的多个像素的多个像素块，所述第二基板具有电路阵列，在所述电路阵列中以矩阵形式并且以与所述多个像素块分别一对一的关系布置了多个信号处理单元，以及所述多个信号处理单元各自包括用于对从所述多个像素块中的相应像素块输出的信号进行模数转换的转换电路；以及
驱动控制部件，用于在所述多个信号处理单元中不进行所述模数转换的时间段期间，控制所述多个信号处理单元中的至少一个信号处理单元或一部分信号处理单元的省电操作，
其中，所述多个信号处理单元各自经由并行设置的至少四个或更多个信号线连接至所述多个像素块中的相应像素块，以及
其中，所述多个信号处理单元各自包括选择单元，所述选择单元用于从所述至少四个或更多个信号线中选择要连接至所述转换电路的信号线。
2.根据权利要求1所述的摄像设备，其中，所述驱动控制部件控制所述信号处理单元中的用于模数转换的所述转换电路的省电操作。
3.根据权利要求1或2所述的摄像设备，其中，所述图像传感器还包括控制单元，所述控制单元用于基于所述驱动控制部件的控制，来控制所述信号处理单元中的至少一个信号处理单元或一部分信号处理单元的省电操作。
4.根据权利要求1或2所述的摄像设备，其中，
各个所述像素包括用于生成视差图像的多个光电转换单元，以及
所述摄像设备还包括焦点检测部件，所述焦点检测部件用于基于所述视差图像来进行焦点检测。
5.根据权利要求1或2所述的摄像设备，其中，不进行模数转换的时间段包括消隐时间段。
6.根据权利要求5所述的摄像设备，其中，所述驱动控制部件基于所述消隐时间段的长度来控制所述省电操作。
7.根据权利要求1或2所述的摄像设备，其中，不进行模数转换的时间段包括储存时间段。
8.根据权利要求7所述的摄像设备，其中，所述驱动控制部件基于所述储存时间段的长度来控制所述省电操作。
9.根据权利要求8所述的摄像设备，其中，所述驱动控制部件在所述储存时间段为1/8秒或更长的情况下控制所述省电操作。
10.根据权利要求1或2所述的摄像设备，其中，所述驱动控制部件具有沿水平方向和垂直方向布置的多个配线，并且通过使用所述多个配线来控制所述信号处理单元中的、所述图像传感器的预定部分区域中所包括的一个或更多个信号处理单元的省电操作。
CN201880062551.7A 2017-09-29 2018-09-18 摄像设备及其控制方法 Active CN111149352B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-191757 2017-09-29
JP2017191757A JP7076972B2 (ja) 2017-09-29 2017-09-29 撮像素子及び撮像装置
PCT/JP2018/034444 WO2019065361A1 (ja) 2017-09-29 2018-09-18 撮像素子及び撮像装置

Publications (2)

Publication Number Publication Date
CN111149352A CN111149352A (zh) 2020-05-12
CN111149352B true CN111149352B (zh) 2022-05-27

Family

ID=65901828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880062551.7A Active CN111149352B (zh) 2017-09-29 2018-09-18 摄像设备及其控制方法

Country Status (7)

Country Link
US (1) US11272130B2 (zh)
JP (1) JP7076972B2 (zh)
KR (2) KR102344590B1 (zh)
CN (1) CN111149352B (zh)
DE (1) DE112018004305T5 (zh)
GB (1) GB2581068B (zh)
WO (1) WO2019065361A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427264A (zh) * 2017-08-30 2019-03-05 深圳市奥拓电子股份有限公司 一种光控板及led显示屏
JP7455588B2 (ja) 2020-01-17 2024-03-26 キヤノン株式会社 撮像装置
WO2022054310A1 (ja) * 2020-09-09 2022-03-17 富士フイルム株式会社 撮像装置、電力制御方法、及び電力制御プログラム
JP2022106458A (ja) * 2021-01-07 2022-07-20 株式会社ジャパンディスプレイ 生体認証装置
US11683609B2 (en) 2021-07-22 2023-06-20 Samsung Electronics Co., Ltd. Amplifier circuit for enabling power efficient and faster pixel settling in image sensors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228631A (zh) * 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
CN101455070A (zh) * 2006-05-22 2009-06-10 汤姆森特许公司 图像传感器和用于读出图像传感器的像素的方法
CN101753865A (zh) * 2008-12-16 2010-06-23 松下电器产业株式会社 固体摄像装置以及固体摄像装置的驱动方法、摄像装置
CN102447846A (zh) * 2010-08-27 2012-05-09 佳能株式会社 光电转换设备和图像拾取系统
JP2014138364A (ja) * 2013-01-18 2014-07-28 Canon Inc 撮像素子及び撮像装置
CN104429057A (zh) * 2012-07-06 2015-03-18 索尼公司 固态成像设备、固态成像设备的驱动方法以及电子装置
CN104869290A (zh) * 2014-02-20 2015-08-26 奥林巴斯株式会社 摄像元件、摄像装置
CN105376476A (zh) * 2014-08-11 2016-03-02 佳能株式会社 摄像装置及其控制方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002086B2 (ja) 1999-10-28 2012-08-15 キヤノン株式会社 焦点検出装置と撮像装置
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
KR100913797B1 (ko) * 2008-01-30 2009-08-26 (주) 픽셀플러스 Ｃｍｏｓ 이미지 센서
JP4500862B2 (ja) * 2008-04-11 2010-07-14 キヤノン株式会社 固体撮像装置の駆動方法
JP5521721B2 (ja) * 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
US8970750B2 (en) 2010-11-12 2015-03-03 Sony Corporation Image outputting apparatus, image outputting method, image processing apparatus, image processing method, program, data structure and imaging apparatus
JP6053398B2 (ja) * 2012-09-03 2016-12-27 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システム
US10070088B2 (en) 2015-01-05 2018-09-04 Canon Kabushiki Kaisha Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation
JP6218799B2 (ja) * 2015-01-05 2017-10-25 キヤノン株式会社 撮像素子及び撮像装置
JP2016184843A (ja) 2015-03-26 2016-10-20 ソニー株式会社 イメージセンサ、処理方法、及び、電子機器
KR102382835B1 (ko) * 2015-12-03 2022-04-06 삼성전자주식회사 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법
KR20170089535A (ko) * 2016-01-27 2017-08-04 주식회사 동부하이텍 이미지 센서
JP6719260B2 (ja) 2016-04-15 2020-07-08 タカラベルモント株式会社 フットコントローラ
EP4007268A1 (en) * 2017-02-16 2022-06-01 Sony Semiconductor Solutions Corporation Imaging system and imaging device
GB2606047B (en) * 2017-09-29 2023-02-15 Canon Kk Image sensor and image capturing apparatus
JP6398021B1 (ja) * 2018-01-09 2018-09-26 株式会社フローディア 固体撮像装置及びカメラシステム
WO2019150522A1 (ja) * 2018-02-01 2019-08-08 オリンパス株式会社 Ａｄ変換回路、撮像装置、および内視鏡システム
WO2019167551A1 (ja) * 2018-02-28 2019-09-06 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019216356A (ja) * 2018-06-13 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置
JP6638851B1 (ja) * 2018-08-31 2020-01-29 ソニー株式会社 撮像装置、撮像システム、撮像方法および撮像プログラム
JP2021166345A (ja) * 2020-04-07 2021-10-14 キヤノン株式会社 撮像素子およびその制御方法、撮像装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228631A (zh) * 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
CN101455070A (zh) * 2006-05-22 2009-06-10 汤姆森特许公司 图像传感器和用于读出图像传感器的像素的方法
CN101753865A (zh) * 2008-12-16 2010-06-23 松下电器产业株式会社 固体摄像装置以及固体摄像装置的驱动方法、摄像装置
CN102447846A (zh) * 2010-08-27 2012-05-09 佳能株式会社 光电转换设备和图像拾取系统
CN104429057A (zh) * 2012-07-06 2015-03-18 索尼公司 固态成像设备、固态成像设备的驱动方法以及电子装置
JP2014138364A (ja) * 2013-01-18 2014-07-28 Canon Inc 撮像素子及び撮像装置
CN104869290A (zh) * 2014-02-20 2015-08-26 奥林巴斯株式会社 摄像元件、摄像装置
CN105376476A (zh) * 2014-08-11 2016-03-02 佳能株式会社 摄像装置及其控制方法

Also Published As

Publication number Publication date
KR20200051800A (ko) 2020-05-13
JP7076972B2 (ja) 2022-05-30
DE112018004305T5 (de) 2020-05-28
WO2019065361A1 (ja) 2019-04-04
KR20210158881A (ko) 2021-12-31
US11272130B2 (en) 2022-03-08
GB2581068B (en) 2023-05-31
GB2581068A (en) 2020-08-05
CN111149352A (zh) 2020-05-12
US20200260041A1 (en) 2020-08-13
KR102344590B1 (ko) 2021-12-29
GB202005479D0 (en) 2020-05-27
JP2019068247A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
CN111149352B (zh) 摄像设备及其控制方法
CN111133750B (zh) 图像传感器和摄像设备
JP5718069B2 (ja) 固体撮像装置および撮像装置
KR101934696B1 (ko) 촬상소자
JP2018191041A (ja) 光電変換装置及びその駆動方法
JP2013183380A (ja) 撮像素子、撮像素子の駆動方法及び撮像システム
JP7091052B2 (ja) 撮像素子及び撮像装置
JP2018110353A (ja) 撮像素子及び撮像装置
JP2016058877A (ja) 撮像装置及びその制御方法
JP2020114020A (ja) 撮像素子および撮像装置
JP7091044B2 (ja) 撮像素子及び撮像装置
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP6393087B2 (ja) 撮像素子及び撮像装置
US10880477B2 (en) Image capturing apparatus and multi-readout mode control method for carrying out a live view display
JP6798532B2 (ja) 撮像素子及び撮像装置
JP7336320B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2017195584A (ja) 撮像装置
JP6375614B2 (ja) 固体撮像素子及び撮像装置
JP2023156437A (ja) 撮像素子
JP2021016201A (ja) 固体撮像素子及び撮像装置
JP2016039406A (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant