JP2013183380A - 撮像素子、撮像素子の駆動方法及び撮像システム - Google Patents

Abstract

【課題】被写体を適正な露出で撮影するための減光機能を有する撮像素子及び撮像素子の駆動方法を提供する。
【解決手段】光電変換素子が発生した電荷を電荷蓄積部に転送する期間中にオーバーフロードレイン領域に印加する電圧によってオーバーフロードレイン領域に電荷を排出する割合を制御可能とし、撮像素子に減光機能を持たせる。
【選択図】図５

Description

本発明は、撮像素子、撮像素子の駆動方法及び撮像システムに関する。

従来、ＣＭＯＳイメージセンサを撮像素子として使用し、撮影した画像を記録するデジタルカメラやデジタルビデオカメラなどの撮像装置が知られている。撮像素子を用いた撮像装置では、メカニカルシャッターによる露光時間の調節だけでなく、撮像素子の蓄積時間の調整により露光時間を調節することが可能な、電子シャッターと呼ばれるものが使われる。ＣＭＯＳイメージセンサにおける電子シャッターの一方式として、ローリング電子シャッターが知られている。

ローリング電子シャッターは行単位に順次蓄積動作を実行するため、行毎に蓄積タイミングが異なり、被写体の動きが蓄積時間（電子シャッター速度）に対して早い場合や、手ぶれをしたときに画面の上下で画像がゆがむという問題があった。

特許文献１では、蓄積動作のタイミングを全画素で同一にした全画素同時電子シャッター動作を実現することで、この問題の解決を図っている。具体的には、電荷蓄積部であるフローティングディフュージョンとフォトダイオードの間にメモリ部を導入することにより、全画素同時電子シャッター動作を実現している。

ところで、被写体を適正な露出で撮影するために使用できる撮像感度と露光量の組み合わせは被写体輝度に依存するため、希望する撮影条件（例えばシャッター速度）を使用するために入射光量の調節が必要となる場合がある。例えば、写真スタジオなどライティングを多用する撮影環境では、被写体輝度が高いため遅いシャッター速度を使用することができない。このような場合、減光フィルター（ＮＤ(Neutral Density)フィルター）を用いて撮像素子への入射光量を低減するのが一般的である。ＮＤフィルターは、一般的なカメラ用光学フィルターと同様にレンズの先端に取り付けるものもあれば、特許文献２に示されるような、撮像装置に内蔵されたものもある。

特開２００２−３６８２０１号公報 特開２００２−３５０９６４号公報

所望の入射光量を実現するために、複数のＮＤフィルターを重ねて用いたり、濃度（減光量）の異なるＮＤフィルターに交換したりする場合もある。しかし、撮影者自身が複数枚のＮＤフィルターを撮影環境（および使用したい撮影条件）に応じて着脱したり交換したりするのは煩雑である。また、ＮＤフィルターが撮像装置に内蔵されている場合は、ＮＤフィルターを撮影環境に応じて交換・変更するための機構が撮像装置に必要となる。

従来、撮像素子の出力を増幅する増幅器のゲインを減少させて撮像感度を低減させることは知られているが、入射光量が多い場合には撮像素子の出力が飽和してしまうため、ゲインの調整では対応できない。

本発明はこのような従来技術の課題に鑑みてなされたもので、減光機能を有する撮像素子を提供することを目的とする。

本発明の撮像素子は、光電変換素子と、前記光電変換素子が発生した電荷を排出するためのオーバーフロードレイン領域と、前記光電変換素子が発生した電荷を第１電荷蓄積部に転送して蓄積する第１転送部と、前記第１電荷蓄積部に蓄積された電荷を第２電荷蓄積部に転送する第２転送部と、を含む画素が配置された画素部と、前記光電変換素子が発生した電荷を前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中、前記オーバーフロードレイン領域に印加する電圧を制御して、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域と前記第１電荷蓄積部に配分する割合を制御する制御手段とを備え、 前記制御手段は、撮像素子の動作モードが低感度モードの場合には、前記動作モードが前記低感度モードでない場合よりも、前記光電変換素子が発生した電荷が前記オーバーフロードレイン領域に多く配分されるように前記電圧を制御することを特徴とする。

このような構成により、本発明によれば、減光機能を有する撮像素子を実現できる。

本発明の実施形態の撮像素子の全体構成を概略的に示す図 本発明の実施形態を示す撮像素子の画素部の等価回路図 本発明の第１の実施形態を示す撮像素子の画素部の構成を表す図 本発明の第１の実施形態を示す撮像素子の画素部のポテンシャル図 本発明の第１の実施形態を示す撮像素子の画素部のポテンシャル図 本発明の第１の実施形態の撮像素子の駆動方法を概略的に示す図 オーバーフロードレイン電圧と排出される電荷量の割合を模式的に示す図 本発明の第２の実施形態の撮像素子の駆動方法を概略的に示す図 蓄積期間中のオーバーフロードレイン電圧の遷移を示す図 本発明の第３の実施形態を示す撮像素子の画素部の構成を表す図 本発明を適用した撮像システムの構成図

（第１の実施形態）
以下、本発明の例示的な実施形態について図面を用いて説明する。図１は本発明の第１の実施形態に係る撮像素子の概略を示す図である。図１において撮像素子１００は、複数の画素が行方向及び列方向に配列された画素部１０１と、画素部１０１の行を選択する垂直選択回路１０２、画素部１０１の列を選択する水平選択回路１０４が配置される。

また、撮像素子１００は、画素部１０１中の画素のうち垂直選択回路１０２及び水平選択回路１０４によって選択される画素の信号を読み出す読み出し回路１０３も含んでよい。なお、撮像素子１００は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０４、信号読み出し回路１０３等にタイミングを提供するタイミングジェネレータあるいは制御回路等を備える。

画素部１０１は、２次元の画像を提供するために、複数の画素を２次元アレイ状に配列して構成される。典型的には、垂直選択回路１０２は、画素部１０１の複数の行を順に選択し、水平選択回路１０４は、垂直選択回路１０２で選択されている行を構成する複数の画素を順に選択するように画素部１０１の複数の列を順に選択する。

画素部１０１の各画素の構成について図２により説明する。画素２０１は、光電変換素子として機能するフォトダイオード(以下、ＰＤとも記す)２０２を有する。さらに画素２０１は、ＰＤ２０２からの信号電荷を蓄積する第１電荷蓄積部として機能する画素メモリ２０４、第２電荷蓄積部として機能するフローティングディフュージョン部（以下、ＦＤとも記す）２０６を有する。画素２０１には、信号電荷を転送する第１転送部として動作する第１転送トランジスタ２０３及び第２転送部として動作する第２転送トランジスタ２０５が備えられている。また、画素２０１には、リセットスイッチ２０７、増幅トランジスタ２０８、及び、選択スイッチ２０９も含まれる。

ＰＤ２０２は、光学系を通して入射する光を光電変換して電荷を発生する。第１転送トランジスタ２０３は、ゲート端子に入力されるパルスφＭＥＭによって駆動され、ＰＤ２０２で発生した電荷を画素メモリ２０４に転送する。第２転送トランジスタ２０５は、ゲート端子に入力される転送パルスφＴＸによって駆動され、画素メモリ２０４に蓄積された電荷をＦＤ２０６に転送する。ＦＤ２０６は、転送された電荷を一時的に蓄積するとともに、蓄積した電荷を電圧信号に変換する電荷電圧変換部として機能する。

増幅トランジスタ２０８は、ソースフォロアとして機能し、そのゲート端子にはＦＤ２０６で電荷電圧変換された信号が入力される。選択スイッチ２０９は、ゲート端子に入力される垂直選択パルスφＳＥＬによって駆動される。垂直選択パルスφＳＥＬがアクティブレベル（ハイレベル）になると、画素部１０１の該当する行に属する画素の選択スイッチ２０９が導通状態になり、増幅トランジスタ２０８のソースが垂直信号線２１０に接続される。リセットスイッチ２０７は、ゲート端子に入力されるパルスφＲＥＳによって駆動され、ＦＤ２０６に蓄積されている電荷を除去する。

ＦＤ２０６及び増幅トランジスタ２０８他、垂直信号線２１０に定電流を供給する定電流源によってフローティングディフュージョンアンプが構成される。選択スイッチ２０９で選択された行を構成する各画素において、ＦＤ２０６に転送された電荷は、ＦＤ２０６で電圧信号に変換される。その後、増幅トランジスタ２０８を通じて対応する信号読み出し回路１０３に出力される。

画素の断面構成例を図３に示す。２０２から２０６はそれぞれ図２の同じ参照数字の構成要素と対応している。ここでは、半導体基板３０１は、ｎ型であるものとして説明をするが、ｐ型であってもよい。半導体基板３０１上には、接地されたｐ型領域３０２が形成されている。ＰＤ２０２は、ｎ型半導体で形成され、表面には暗電流を抑えるためのｐ型領域３０３が設けられている。画素メモリ２０４とＦＤ２０６は、ｎ型半導体で形成される。第１転送トランジスタ２０３と第２転送トランジスタ２０５のゲート電極は、ポリシリコンなどで形成される。

ここでｎ型の半導体基板３０１の電位を変動させることで、オーバーフロードレイン動作を行うことが可能である。オーバーフロードレイン動作は、オーバーフロードレイン電圧（ＶＯＦＤ）が高いときには、ＰＤ２０２の電荷をオーバーフロードレイン領域となる半導体基板３０１に排出し、ＶＯＦＤが低いときには排出しない動作である。ＶＯＦＤは図示しない電源から供給される。

図３に点線で示した経路中の個所ＡからＥまでのポテンシャル状態の例を図４に示す。ＰＤ２０２（Ｃ）で発生した電荷は、ＰＤ２０２（Ｃ）に蓄積される。点線はＶＯＦＤが高電圧の第１電圧であり、φＭＥＭ、ΦＴＸがオフ状態のポテンシャル状態を示す。また、実線はＶＯＦＤが低電圧の第２電圧であり、φＭＥＭ、ΦＴＸがオン状態のときのポテンシャル状態を示す。電荷はポテンシャルの低い状態から高い状態にむかって移動するので、ドレイン電圧ＶＯＦＤ、ΦＭＥＭ、ΦＴＸの状態によって、電荷の移動方向を制御できる。

例えば、ＶＯＦＤが高い第１電圧であれば、ＰＤ２０２（Ｃ）で発生した電荷は、半導体基板３０１の方向（Ｂ，Ａ）に流れる。逆に、ＶＯＦＤが低い第２電圧であり、かつφＭＥＭがオン状態であれば、ＰＤ２０２（Ｃ）で発生した電荷は画素メモリ２０４（Ｄ）方向に流れる。次に、画素メモリ２０４（Ｄ）に電荷が溜まった状態でφＴＸをオンすると、転送動作がなされ、画素メモリ２０４の電荷はＦＤ２０６（Ｅ）に転送される。

第１の実施形態の画素部のポテンシャル状態を図５に示す。また、第１の実施形態の駆動パターンを図６に示す。以下、図５と図６を用いて、第１の実施形態の駆動方法について説明する。

図６における、ｎ、ｎ＋１、ｎ＋２は、それぞれ画素部１０１におけるｎ行目、ｎ＋１行目、ｎ＋２行目を表す。ここでは、ｎからｎ＋２までの３行分の画素部を例に画素からの信号の読み出しを説明する。期間ｔ６０１に、ｎ〜ｎ＋２の全行分のφＴＸとφＲＥＳをオン状態にする。また、期間ｔ６０２に、ｎ〜ｎ＋２の全行分のφＭＥＭをオン状態にする。それによって期間ｔ６０１でリセットスイッチ２０７、第１転送トランジスタ２０３、及び第２転送トランジスタ２０５がオンし、ＰＤ２０２と画素メモリ２０４とＦＤ２０６の電位が初期電位にリセットされ、露光が開始する。

期間ｔ６０１にリセット動作が行われ、ドレイン電圧ＶＯＦＤが低電圧であれば、図５（ａ）の実線のようなポテンシャル状態になり、ＰＤ２０２（Ｃ）に溜まった電荷および画素メモリ２０４（Ｄ）に溜まった電荷は、ＦＤ２０６（Ｅ）に転送され、排出される。リセット動作を行う別の駆動方法として、期間ｔ６０１において、ＶＯＦＤを高電圧にし、ｎ〜ｎ＋２の全行分のφＴＸをオン状態にする。次に、画素メモリ２０４に溜まった電荷をＦＤ２０６側に、ＰＤ２０２に溜まった電荷は半導体基板３０１（Ｂ，Ａ）側に排出してもよい。この場合は、図５（ａ）の点線のようなポテンシャル状態になる。その際には、ΦＭＥＭはオン状態でもオフ状態でもよい。

期間ｔ６０１が終わってφＴＸがオフ状態になった時点からＰＤ２０２は蓄積状態となり、入射光量に応じた電荷を発生する。すなわち、期間ｔ６０３は蓄積時間に相当する。期間ｔ６０３ではｎ〜ｎ＋２の全行分のφＭＥＭがオン状態になっているため、ＰＤ２０２で発生した電荷は、画素メモリ２０４に移動する。ここで、制御手段によりＶＯＦＤを、ＰＤ２０２の電荷を全て排出可能な第１電圧からＰＤ２０２の電荷を排出しない第２電圧の間の第３電圧に設定する。この場合、図５（ｂ）の実線で示すように、ＰＤ２０２で発生した電荷のうちの、いくらかの電荷は半導体基板３０１側に移動する。ＶＯＦＤの制御は撮像システムの制御部からの制御信号により制御してもよい。半導体基板３０１側に排出される電荷と、画素メモリ２０４に溜まる電荷とを配分する割合はＶＯＦＤに依存する。

電荷が半導体基板３０１側に移動する割合がＶＯＦＤに依存する関係を図７に模式的に示す。図７のＶＯＦＤが最も低いＡ領域にあるときは、半導体基板３０１側に電荷は排出されず、ＰＤ２０２で発生した電荷はすべて画素メモリ２０４側に移動する。ＶＯＦＤが最も高いＢ領域にある場合、ＰＤ２０２で発生した電荷は全て半導体基板３０１側に排出され、画素メモリ２０４には移動しない。そして、ＶＯＦＤをＣ点やＤ点のような、Ａ領域とＢ領域の間の電圧に設定した場合は、ＰＤ２０２で発生した電荷の一部が半導体基板３０１側に排出され、一部が画素メモリ２０４に移動する。図５（ｂ）の点線は、ＰＤ２０２の電荷が排出されないように、ＶＯＦＤを第２電圧（図７のＡの領域の電圧）に設定したときのポテンシャル状態を表す。この場合、ＰＤ２０２で発生した電荷は半導体基板３０１側に排出されず、点線矢印で示すように画素メモリ２０４（Ｄの領域）に移動する。このように、図５（ｂ）の矢印５０１で示す領域の電荷について、画素メモリ２０４側に移動するか、オーバーフロードレイン領域である半導体基板３０１側に排出するか配分を、ＶＯＦＤによって制御できる。

すなわち、ＰＤ２０２で発生した電荷が画素メモリ２０４に移動するようにΦＭＥＭをオン状態にしておくことで、ＰＤ２０２で発生した電荷の利用効率をＶＯＦＤで変えることができる。撮像素子１００の動作モードを感度に応じて例えば高感度モード、通常モード、低感度モードとすると、通常モードおよび高感度モードのときには、蓄積時間中のドレイン電圧ＶＯＦＤを第２電圧にする。これにより、ＰＤ２０２で発生した電荷は半導体基板３０１側に排出されず、画素メモリ２０４に移動する。一方、低感度モードのときには、ドレイン電圧ＶＯＦＤを第１電圧と第２電圧の中間の第３電圧であって、所望の減光量（蓄積電荷をオーバーフロードレインに排出する割合）に応じた電圧に変更する。

例えば、ドレイン電圧ＶＯＦＤをＣ点（図７）の電圧に設定すると、ドレイン電圧ＶＯＦＤがＢ領域にあるときに対し、ＰＤ２０２で発生した電荷の１／２が半導体基板３０１側に排出される。これは、撮像素子１００の感度を１／２に落とした（減光）したことと同等である。同様に、ドレイン電圧ＶＯＦＤをＤ点の電圧に設定すると、撮像素子１００の感度を１／４に落とすことができる。以上のようにオーバーフロードレインへ排出される電荷量と画素メモリへ移動する電荷量を制御することにより感度を設定することができる。

図６に戻り、期間ｔ６０２の終わりに、ｎ〜ｎ＋２の全行分のφＭＥＭをオフ状態にし、ドレイン電圧ＶＯＦＤを第１電圧にして、電荷の蓄積を終了する。これにより、ポテンシャルは図５（ｃ）の状態になり、蓄積が終了してからＰＤ２０２で発生した電荷は全て半導体基板３０１側に排出される。

その後、期間ｔ６０４にｎ行目のパルスφＳＥＬｎを印加し、選択スイッチ２０９をオンすることで読み出し行を選択する。読み出し行選択にともなって、φＲＥＳｎをオフにすることで、ＦＤ２０６のリセットを終了する。ｎ行目の選択により期間ｔ６０５にＦＤ２０６のリセット電位を信号読み出し回路１０３に読みだす。その後、期間ｔ６０６にパルスΦＴＸｎをオンする。それにより、第２転送トランジスタ２０５がオンし、画素メモリ２０４に蓄積された電荷がＦＤ２０６に読み出される。期間ｔ６０７にＦＤ２０６の電位を信号読み出し回路１０３に読みだす。このときのポテンシャル状態を図５（ｄ）に示す。図５（ｃ）の状態で画素メモリ２０４（Ｄ）に貯められた電荷が、選択行のみＦＤ２０６（Ｅ）に転送される。信号読み出し回路１０３では、期間ｔ６０５にサンプリングしたＦＤ２０６のリセット電位と期間ｔ６０７にサンプリングしたＦＤ２０６の信号電位の差分を出力する。それによって回路の固定パターンノイズを低減し、また画素のリセットスイッチ２０７のばらつきによるノイズを低減する。期間ｔ６０８において、水平選択回路１０４を駆動することによって、読み出し回路１０３に保存されたｎ行目の信号を列毎に読み出す。

期間ｔ６０８が終わると、次にｎ＋１行目の信号を読みだす。以下、すべての行に対して、同様に駆動を行うことで、１画面分の信号を読み出す。

なお、ＶＯＦＤを低下させて蓄積電荷の一部を排出し、撮像素子１００の感度を低下させた場合には、撮像素子１００の分光感度が電荷を排出しない場合から変化する。これは、ＰＤ２０２で発生する電荷は半導体基板表面からの距離に応じて波長域が変わるからである。つまり、低感度モードでは、ＰＤ２０２の深部で発生した電荷を半導体基板３０１側に排出するので、長波長側の感度の低下が低波長側の感度の低下より大きくなる。そこで本実施形態では、低感度モードの場合、撮像素子１００の出力信号に対して色補正処理を行う。

具体的には、後述する撮像システム内の撮像信号処理回路で、低感度モードのときは、色マトリックス演算の内容を、長波長側の感度低下による色のバランス変化を行うように通常モードでの演算内容と異ならせる。これにより、最終的な画像が低感度モードでも通常モードでも同様の色として出力されるようにすることが可能である。

このように、本実施形態によれば、撮像素子の駆動方法を変更することによって撮像素子の感度を低減することが可能である。そのため、ＮＤフィルターのような減光機構を用いる必要が無く、ユーザの使い勝手を大幅に向上させることが可能である。
（第２の実施形態）
次に、本発明の第２の実施形態について図８を用いて説明する。第１の実施形態と同じ箇所について詳細は省略する。第２実施形態が第１の実施形態と異なる部分は期間ｔ６０３における、感度調整のためのＶＯＦＤの駆動方法である。

期間ｔ６０１が終わってφＴＸがオフ状態になった時点からＰＤ２０２は蓄積状態となり、入射光量に応じた電荷を発生するところは第１実施形態と同じである。そして、期間ｔ６０３が蓄積時間となる。期間ｔ６０３の間にはφＭＥＭｎ〜φｎ＋２の全行分のφＭＥＭがオン状態になっているため、ＰＤ２０２で発生した電荷は画素メモリ２０４に移動する。ここで、ＶＯＦＤを、ＰＤ２０２の電荷を排出しない低電圧の第２電圧にすることで、図５（ｂ）の点線矢印で示すように、ＰＤ２０２で発生した電荷は画素メモリ２０４に移動する。また、ＶＯＦＤを、ＰＤ２０２の電荷を排出する高電圧の第１電圧にすることで、図５（ｃ）の実線で示すように、ＰＤ２０２で発生した電荷はオーバーフロードレインである半導体基板３０１に移動する。そこでこの実施形態では期間ｔ６０３の間に制御手段によりＶＯＦＤを第１電圧から第２電圧の間で周期的に繰り返し遷移させる。期間ｔ６０３での遷移による第１電圧期間と第２電圧期間の比率を決めておき、ＰＤ２０２で発生した電荷が画素メモリ２０４に移動するようにΦＭＥＭをオン状態にしておく。これにより、ＰＤ２０２で発生した電荷のうち画素メモリ２０４へ転送する電荷の割合をＶＯＦＤの第１電圧と第２電圧の時間の比率で変えることが可能となる。

従って、通常モードおよび高感度モードのときには、蓄積時間中のＶＯＦＤを常に低電圧にする。低感度モードにするときには、ドレイン電圧ＶＯＦＤを高電圧と低電圧の間で遷移を繰り返すことにより減光を行う。このとき、第１電圧期間と第２電圧期間の比率を変更すれば、減光したい量を変更することが可能である。図９は、ＶＯＦＤの蓄積期間中のタイミングチャートである。例えば、図９（ａ）のように、第１電圧期間ｔ７０１と第２電圧期間ｔ７０２の比率を１：１にすると、１／２の減光になる。同様に図９（ｂ）のように、第１電圧期間ｔ７０１と第２電圧期間ｔ７０２の比率を３：１にすると、１／４に減光できる。

次に、期間ｔ６０２の終わりに、ｎ〜ｎ＋２の全行分のφＭＥＭをオフ状態にし、ＶＯＦＤを第１電圧にすることで、蓄積が終了する。蓄積が終了してから、ＰＤ２０２で発生した電荷は全て半導体基板３０１側に排出される。図５（ｄ）がその状態を示すポテンシャル図である。その後、期間ｔ６０４以降の電荷の読み出しは実施形態１と同様な方法をとればよい。
（第３の実施形態）
以下、本発明の第３の実施形態について図面を用いて説明する。図１０は、本発明の第３の実施形態の撮像素子の概略を示す図である。

第３の実施形態では、半導体基板３０１方向に電荷を排出する縦型のオーバーフロードレイン構造ではなく、ＰＤ２０２から横方向に排出するタイプの横型オーバーフロードレイン構造を有する。オーバーフロードレイン領域８０１は、この例ではｎ型領域で構成される。ここでｎ型半導体のオーバーフロードレイン領域８０１の電位を変動させることでオーバーフロードレイン動作を行うことが可能である。

また、半導体基板３０１は、縦型オーバーフロードレインとは異なり、常に電荷を排出しない電圧を印加する。ポテンシャル構造やオーバーフロードレインへ領域８０１への第３電圧又は駆動パルスを与えるタイミングは、前述の第１又は第２の実施形態と同様である。横型のオーバーフロードレインについて、ここではｎ型領域のオーバーフロードレイン領域の電圧を変更する形態について示した。

他の横型のオーバーフロードレインによる実現形態として、オーバーフロードレイン領域８０１に固定電圧に与え、オーバーフロードレイン領域８０１とＰＤ２０２の間にポテンシャル状態を変更するための、ＭＯＳスイッチを追加する。そして、ＭＯＳスイッチのゲートに印加する電圧を制御することによって、オーバーフロードレイン領域８０１に排出する電荷の割合を制御する方法でもよい。
（撮像システムの構成及び動作）
第１〜第３の実施形態に係る撮像素子を適用した撮像システムの一実施形態について図１１により詳述する。

図１１において、レンズ部９０１は、被写体の光学像を撮像素子９０５に結像させる。レンズ部９０１では、レンズ駆動装置９０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。メカニカルシャッター９０３は、シャッター制御手段９０４によって制御される。撮像素子９０５は、レンズ部９０１で結像された被写体を画像信号に変換する。撮像信号処理回路９０６は、撮像素子９０５より出力される画像信号に各種の補正を行ったり、データを圧縮したりする。タイミング発生回路９０７は、撮像素子９０５、撮像信号処理回路９０６に、各種タイミング信号を出力する。

制御部９０９は、各種演算と撮像システム９００全体の制御を行う。メモリ９０８は、画像データを一時的に記憶することができる。記録媒体制御Ｉ／Ｆ部９１０は、記録媒体に画像データや撮影時のデータの記録または読み出しを行う。記録媒体９１１は、半導体メモリ等から構成されており、撮像システム９００に対して着脱可能にされている。表示部９１２は、各種情報や撮影画像を表示する。

次に、前述の構成における撮影時の撮像システムの動作について説明する。メイン電源がオンされると、次にコントロール系の電源がオンし、更に撮像信号処理回路９０６などの撮像系回路の電源がオンされる。それから、図示しないレリーズボタンが押されると、測距装置９１４から出力された信号をもとに、公知の方法で被写体までの距離の演算を制御部９０９で行う。その後、レンズ駆動装置９０２によりレンズ部９０１を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部９０１を駆動し測距を行う。

そして、合焦が確認された後に撮影動作が開始する。低感度モードでは、制御部９０９が撮像素子のＶＯＦＤを制御する制御信号を発生する。撮影動作が終了すると、撮像素子９０５から出力された画像信号は撮像信号処理回路９０６で画像処理をされ、制御部９０９によりメモリに書き込まれる。撮像信号処理回路９０６では、設定された感度モードに応じて、色マトリックス演算式を変更する。具体的には、オーバーフロードレインの電圧を制御する低感度モードのときには、感度の落ちた長波長側を補うように、演算式を変更する。撮像信号処理回路９０６の出力信号はメモリ９０８に蓄積され、制御部９０９の制御により、記録媒体制御Ｉ／Ｆ部９１０を介して着脱可能な記録媒体９１１に記録される。また、図示しない外部Ｉ／Ｆ部を介して直接外部のコンピュータ等に入力して画像の加工を行ってもよい。

Claims (8)

1. 光電変換素子と、前記光電変換素子が発生した電荷を排出するためのオーバーフロードレイン領域と、前記光電変換素子が発生した電荷を第１電荷蓄積部に転送して蓄積する第１転送部と、前記第１電荷蓄積部に蓄積された電荷を第２電荷蓄積部に転送する第２転送部と、を含む画素が配置された画素部と、
   前記光電変換素子が発生した電荷を前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中、前記オーバーフロードレイン領域に印加する電圧を制御して、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域と前記第１電荷蓄積部に配分する割合を制御する制御手段とを備え、
   前記制御手段は、撮像素子の動作モードが低感度モードの場合には、前記動作モードが前記低感度モードでない場合よりも、前記光電変換素子が発生した電荷が前記オーバーフロードレイン領域に多く配分されるように前記電圧を制御することを特徴とする撮像素子。
2. 前記制御手段は、前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中、
   前記動作モードが低感度モードの場合は、前記光電変換素子が発生した電荷を全て前記オーバーフロードレイン領域に排出させる第１電圧と、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域に排出させない第２電圧との間の第３電圧であって、減光量に応じた値を有する前記第３電圧を前記オーバーフロードレイン領域に印加し、
   前記動作モードが前記低感度モードでない場合は、前記第２電圧を前記オーバーフロードレイン領域に印加するように制御することを特徴とする請求項１の撮像素子。
3. 前記制御手段は、前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中、
   前記動作モードが低感度モードの場合は、前記オーバーフロードレイン領域に印加する電圧を、前記光電変換素子が発生した電荷を全て前記オーバーフロードレイン領域に排出する第１電圧と、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域に排出させない第２電圧との間で周期的に遷移させ、
   前記動作モードが低感度モードでない場合は、前記第２電圧を前記オーバーフロードレイン領域に印加するように制御することを特徴とする請求項１の撮像素子。
4. 請求項１乃至３のいずれか１項に記載された撮像素子と、前記撮像素子へ光を結像する光学系と、前記撮像素子からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
5. 前記信号処理回路は、前記オーバーフロードレイン領域に印加する電圧の値に応じた色補正処理をすることを特徴とする請求項４に記載の撮像システム。
6. 光電変換素子と、前記光電変換素子が発生した電荷を排出するためのオーバーフロードレイン領域と、前記光電変換素子が発生した電荷を第１電荷蓄積部に転送して蓄積する第１転送部と、前記第１電荷蓄積部に蓄積された電荷を第２電荷蓄積部に転送する第２転送部とを含む画素が配置された画素部と、前記オーバーフロードレイン領域に印加する電圧を制御して、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域と前記第１電荷蓄積部に配分する制御手段とを備えた撮像素子の駆動方法であって、
   前記光電変換素子が発生した電荷を前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中に、前記撮像素子の動作モードが低感度モードの場合には、前記動作モードが低感度モードでない場合よりも、前記光電変換素子が発生した電荷が前記オーバーフロードレイン領域に多く配分されるよう前記オーバーフロードレイン領域に印加する電圧を制御することを特徴とする撮像素子の駆動方法。
7. 前記制御手段は、前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中に、前記動作モードが低感度モードの場合は、前記光電変換素子が発生した電荷を全て前記オーバーフロードレイン領域に排出する第１電圧と、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域に排出させない第２電圧との間の第３電圧であって、減光量に応じた値を有する第３電圧を前記オーバーフロードレイン領域に印加し、
   前記動作モードが前記低感度モードでない場合は、前記第２電圧を前記オーバーフロードレイン領域に印加するように制御することを特徴とする請求項６の撮像素子の駆動方法。
8. 前記制御手段は、前記第１転送部が前記第１電荷蓄積部に転送して蓄積する期間中に、前記動作モードが低感度モードの場合は、前記オーバーフロードレイン領域に印加する電圧を、前記光電変換素子が発生した電荷を全て前記オーバーフロードレイン領域に排出する第１電圧と、前記光電変換素子が発生した電荷を前記オーバーフロードレイン領域に排出させない第２電圧との間で周期的に遷移させ、
   前記動作モードが低感度モードでない場合は、前記第２電圧を前記オーバーフロードレイン領域に印加することを特徴とする請求項６の撮像素子の駆動方法。

Images