JP6980859B2 - 撮像素子 - Google Patents

Description

本発明は撮像素子に関する。特に、撮像と共に距離計測を可能とする撮像素子に関する。

近年、光の強度分布のみならず、光の入射方向や距離情報をも取得可能な撮像装置が提案されている。例えば、特許文献１では、１つのマイクロレンズに対応する光電変換部（以下、ＰＤと称することが有る）を上下左右４つに分割して焦点検出に用いる撮像素子が開示されている。さらに、特許文献１ではフレームレートの低下を防ぐために第１方向及び第２方向の分割線に沿ってゲート電極を設け、隣り合うＰＤを連結または分離する制御を行うことにより、単位画素内で所望のＰＤの信号を混合して読み出す方法も開示されている。

特開２００７−３２５１３９号

しかしながら、特許文献１に記載の構成の場合、単位画素の中央部に電極が配置されることにより、単位画素における感度の不均一性が生じるため、光学特性に影響がある。特に、単位画素内の全ＰＤの信号を混合して生成される撮像画像の特性が悪化するという課題がある。

本発明は上記問題点を鑑みてなされたものであり、光学特性の悪化を抑制し、かつ高速に精度の良い焦点検出情報と撮像画像信号の取得が可能な撮像素子を提供することを目的とする。

上記目的を達成するために本発明に係る撮像素子は、４以上の光電変換部と、前記４以上の光電変換部における第一の方向に隣接する２つの光電変換部で共有され、前記２つの光電変換部において発生する電荷を各々が保存する２以上のフローティングディフュージョン部と、前記４以上の光電変換部において発生する電荷を前記２以上のフローティングディフュージョン部の各々に転送する転送手段と、前記２以上のフローティングディフュージョン部の各々に保存された電荷に基づく信号を出力線に出力するための出力手段とを各々が備えた複数の単位画素を有し、前記複数の単位画素の各々において、前記転送手段により前記単位画素における前記４以上の光電変換部のうちの前記第一の方向に隣接する２つの光電変換部の各々において発生する電荷を前記２つの光電変換部で共有される前記２以上のフローティングディフュージョン部の各々に同時に転送し、前記出力手段により前記２以上のフローティングディフュージョン部の各々に保存された電荷に基づく信号を同じ出力線に別々に出力して第一の撮像信号を取得する第一の制御モードと、前記複数の単位画素の各々において、前記転送手段により前記単位画素における前記４以上の光電変換部の各々において発生する電荷を前記２以上のフローティングディフュージョン部の各々に別々に転送し、前記出力手段により前記２以上のフローティングディフュージョン部における前記第一の方向とは異なる第二の方向に配置された２つのフローティングディフュージョン部の各々に保存された電荷に基づく信号を同じ出力線に同時に出力して第二の撮像信号を取得する第二の制御モードとのいずれかで動作することを特徴とする。

本発明の撮像素子によれば、光学特性の悪化を抑制し、かつ高速に精度の良い焦点検出情報と撮像画像信号の取得が可能な撮像装置を提供することが可能となる。

本発明の実施形態に係る撮像装置の全体ブロック図である。 本発明の実施形態に係る撮像素子の構成を説明する図である。 本発明の実施形態にかかる撮像素子が有する画素の構成例を示す図である。 本発明の実施形態に係る撮像素子の構成を示すブロック図である。 本発明の実施形態に係る撮像素子の画素回路を説明する図である。 本発明の実施形態に係る撮像素子の列回路を説明する図である。 本発明の実施形態に係る撮像素子の制御モードにおける信号読み出し動作例を示すタイミングチャートである。 本発明の実施形態に係る撮像素子の制御モードにおける信号読み出し動作例を示すタイミングチャートである。 本発明の実施形態に係る撮像素子の制御モードにおける信号読み出し動作例を示すタイミングチャートである。 本発明の実施形態に係る撮像素子の制御モードの読み出し例を示す図である。 本発明の実施形態の変形例に係る撮像素子の画素の構成を示す模式図である。 本発明の実施形態に係る撮像素子の画素回路を説明する図である。 本発明の実施形態に係る撮像素子の制御モードにおける信号読み出し動作例を示すタイミングチャートである。

以下に、本発明を実施するための最良の形態を、実施例により詳しく説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は、図示された構成に限定されるものではない。

［第１の実施形態］
図１は、本発明の代表的な実施形態を示す撮像装置１００のブロック図である。図１において、撮像装置１００の撮像光学系は、撮像レンズ１０１、レンズ絞り１０２を備える。ここで、撮像レンズ１０１は被写体からの光を集光するレンズ部に相当する。また、撮像レンズ１０１は複数の光学部材を含み、１以上の光学部材をアクチュエータ等を用いて光軸方向に進退させることによって、焦点調整を行う焦点調整部を備える。なお、本焦点調整部の制御は後述する信号処理回路１０４によって行われる。この撮像光学系で結像された被写体像は、マイクロレンズアレイ１１１を有する撮像素子１０３の各光電変換部で受光される。ここで、光電変換部はＰＤであって、受光する光量に基づいて電気信号を生成する。撮像レンズ１０１を通過した光は撮像レンズ１０１の焦点位置近傍に結像する。マイクロレンズアレイ１１１は複数のマイクロレンズ１１２から構成されており、撮像レンズ１０１の焦点位置近傍に配置されることで、撮像レンズ１０１の異なる瞳領域を通過した光を瞳領域ごとに分割して射出する機能を有する。なお、本実施形態においてマイクロレンズアレイ１１１は撮像素子１０３とは別の構成としたが、撮像素子１０３上に集積して一体化させてもよい。

撮像素子１０３は例えば、ＣＭＯＳ撮像素子や光電変換膜を光電変換部として備えたエリア型撮像素子である。また、光電変換部を裏面側に持つ裏面照射型の撮像素子でもよいし、複数の周辺回路を積層した積層型撮像素子でもよい。

そして、１つのマイクロレンズ１１２に対して複数の光電変換部が対応するように配置されることで、マイクロレンズ１１２で瞳領域ごとに分割して射出された光を、分割情報を保ったまま受光し、データ処理可能な画像信号に変換する機能を有する。また、本実施形態の撮像素子１０３はＡＤ変換回路を備えており、各画素で受光した光に対応するデジタル信号を出力可能である。

信号処理回路１０４は、撮像素子１０３から出力される画像信号に対して信号増幅、基準レベル調整、ノイズリダクション等の各種の補正や、データの並べ替えなどを行う。

タイミング発生回路１０５は撮像素子１０３や信号処理回路１０４に駆動タイミング信号を出力する。駆動タイミング信号には、電子シャッターを駆動させる信号、信号読み出し走査を駆動させる信号、その他各種パラメータの設定用の信号を含む。

全体制御・演算回路１０６は撮像素子１０３や信号処理回路１０４等、撮像装置１００全体の統括的な駆動、制御、及び各種パラメータ等の設定等を行う。また、信号処理回路１０４から出力された画像信号に対して、後述するＡ像、Ｂ像の相関演算や焦点検出、また所定の画像処理や欠陥補正等を施す。また、ＣＰＵや一次メモリ、ロジック回路、Ｉ／Ｏ，その他の周辺回路等を具備する。

メモリ回路１０７および記録回路１０８は、全体制御・演算回路１０６から出力された画像信号等を記録保持する不揮発性メモリあるいはメモリカード等の記録媒体である。全体制御・演算回路１０６はこれに記憶されたプログラムを実行する。なお、メモリ回路１０７は、全体制御・演算回路１０６が実行するプログラム格納領域、プログラム実行中のワーク領域、データの格納領域等として使用される。加えて、メモリ回路１０７は撮像装置１００が撮像する画像データや、メタデータ等を記憶する。

操作回路１０９は撮像装置１００に備え付けられたボタンやレバー等の操作部材からの信号を受け付け、全体制御・演算回路１０６に対してユーザーの命令を反映する。表示回路１１０は撮像後の画像やライブビュー画像、各種設定画面等を表示する。なお、表示回路１１０の表示画面上にタッチパネルを設けて、タッチ操作によってユーザーの命令を反映するようにしてもよい。また、操作部１０９及び表示回路１１０は、有線または無線通信等で撮像装置１００と接続されているスマートフォンやタブレット等の外部装置の操作部や表示回路を用いるようにしてもよい。

次に、本実施形態の撮像装置における撮像レンズ１０１、マイクロレンズアレイ１１１及び撮像素子１０３との関係と、画素の定義、及び瞳分割方式による焦点検出の原理について図２を用いて詳細に説明する。

図２は、撮像素子１０３及びマイクロレンズアレイ１１１を図１の光が入射するレンズ１０１からの方向（光軸Ｚ方向）から観察した図である。本実施形態では、マイクロレンズアレイ１１１を形成する個々のマイクロレンズ１１２に対応する構成を１つの画素と定義し、これを単位画素２００とする。より詳細には、単位画素２００には、横２個と縦２個の計４個の光電変換部が対応する構成として含まれる。

図２においては、単位画素が２次元的に横４画素と縦４画素配列された計１６単位画素を代表的に示している。図２の２ｘ２の単位画素２００は、撮像素子１０３に設けられた原色ベイヤー配列のカラーフィルタの繰り返し単位に対応している。従って、Ｒ（赤）の分光感度を有する画素２００Ｒが左上に、Ｇ（緑）の分光感度を有する画素２００Ｇが右上と左下に、Ｂ（青）の分光感度を有する画素２００Ｂが右下に配置されている。本パターンは撮像素子１０３の全体に対して繰り返されている。単位画素２００の光電変換領域がＸＹ方向にそれぞれ２分割されており、各光電変換領域を分割画素とも称する。図２においては、単位画素２００は横２画素×縦２画素の計４つの分割画素から構成される。ここでは、図に示したように単位画素２００の左上を分割画素Ａ、右上を分割画素Ｂ、左下を分割画素Ｃ、右下を分割画素Ｄと呼ぶ。単位画素においては、光電変換領域の他にもフローティングディフュージョン部（以下、ＦＤと称する）、各所スイッチ（トランジスタ）等の周辺回路部を含む。

図３は、撮像素子１０３に含まれる一つの単位画素２００が有する画素の構成例である。単位画素２００を構成する４つの分割画素はそれぞれ光電変換部２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄを有する。１つのマイクロレンズ１１２の下にある光電変換部を４つに分割したことによって、各ＰＤ２０１Ａ、２０１Ｂ、２０１Ｃ、２０１Ｄは４つに分割された射出瞳領域の光を各々受光可能となる。そして、異なる射出瞳領域の光を受光した４つのＰＤからの信号を用いることで、撮像レンズ１０１の焦点調整を行うことができる。

ここで、撮像レンズ１０１からの光を瞳分割する分割画素のＰＤ２０１Ａから取得した信号を基に生成される被写体像をＡ像とする。同様に瞳分割されたＰＤ２０１Ｂから取得した信号を基に生成される被写体像をＢ像とする。以下、Ｃ像、Ｄ像もＰＤ２０１Ｃ及びＰＤ２０１Ｄの信号から同様に生成される。

また、単位画素毎にＰＤ２０１Ａの信号とＰＤ２０１Ｃの信号を加算した信号に基づいて生成した被写体像をＡ＋Ｃ像とする。同様に、単位画素毎にＰＤ２０１Ｂの信号とＰＤ２０１Ｄの信号を加算した信号に基づいて生成した被写体像をＢ＋Ｄ像とする。

各像信号を取得する場合において、各像を生成した後に演算によって再度生成することも可能である。具体的には、Ａ＋Ｂ像の信号からＡ像の信号を減算することによって、Ｂ像を生成することが可能である。

次に、生成したＡ＋Ｃ像とＢ＋Ｄ像を用いて焦点検出を行う。動作に関して説明する。焦点検出時には、Ａ＋Ｃ像およびＢ＋Ｄ像の各信号を、各々列方向（もしくは行方向）に組み合わせ、同色単位画素群の出力として、Ａ＋Ｃ像及びＢ＋Ｄ像を生成・データ化し、各々の対応点のずれを相関演算によって求める。相関演算の結果は下記式によって求められる。
［式１］
Ｃ＝Σ｜ＹＡｎ−ＹＢｎ｜

ここで、ｎは水平のマイクロレンズ１１２の数である。また、ＹＢｎに対して対応画素をずらした際の値をプロットし、最も値の小さいずれ量が合焦位置である。つまり、合焦のときには、Ａ＋Ｃ像とＢ＋Ｄ像はほぼ一致する。この時、相関演算で求められるＡ＋Ｃ像用画素群とＢ＋Ｄ像用画素群の像ずれ量（瞳分割位相差）は０に近似することを表している。

実際の合焦動作時には、像ずれ量と基線長から周知の技術によって求められるデフォーカス量に基づいて、レンズ１０１を移動させることで被写体への合焦動作を行う。

ここで、Ａ＋Ｃ像とＢ＋Ｄ像を用いることで水平方向の相関演算を実施し、水平方向の像のずれ量を検出する。Ａ＋Ｃ像とＢ＋Ｄ像の比較の場合、左右方向の像のずれ量を精度良く検出することができる。また、Ａ＋Ｂ像とＣ＋Ｄ像に対して相関演算を実施することで、上下方向の像のずれ量を精度良く検出することができる。例えば、横縞状のパターンの多い被写体の場合、左右方向の位相差検出のみではうまく焦点検出できないが、上下方向の位相差検出も行うことで、焦点検出できるようになる。つまり、異なる２方向に分割された位相差信号を併用することで精度の良い焦点検出をすることができる。

また、ＰＤ２０１Ａ、ＰＤ２０１Ｂ、ＰＤ２０１Ｃ、ＰＤ２０１Ｄそれぞれの信号を足し合わせたＡ＋Ｂ＋Ｃ＋Ｄ像信号は通常の撮像画像に用いることができる。このように水平方向及び水平方向と直交する垂直方向に分割された画素を有することで、左右方向及び上下方向で位相差検出が可能となる。

次に、撮像素子１０３の回路構成を図４から図６を用いて説明する。

図４は、第１の実施形態における撮像素子１０３の構成例を示すブロック図である。撮像素子１０３には、複数の単位画素２００が行列状に配置されている。図４においては単位画素２００を４行４列の計１６個として図示するが、実際は数百万、数千万の単位画素２００で構成される。各単位画素２００にはＲ（赤）、Ｇ（緑）、Ｂ（青）のベイヤ―配列のカラーフィルタの何れかが設けられる。なお、図２において単位画素２００それぞれに記載されている文字及び数字は画素の色とアドレスを示している。例えばＧ０１は、０行１列目のＧ（緑）画素を示す。各単位画素２００は、垂直出力線４０１に画素信号を出力し、各垂直出力線４０１には定電流源４０２が接続されている。

列回路４０３には、垂直信号線上の画素信号が入力され、アナログデジタル変換（ＡＤ変換）を行う。スロープ電圧発生回路４０４は、列回路４０３で行うＡＤ変換に使用するスロープ電圧を生成する。列回路４０３でＡＤ変換された信号は水平走査回路４０５の駆動により、水平出力線４０６及び４０７、デジタル出力処理回路４１０を介して撮像素子の外部に順次出力される。垂直走査回路４０８は、行毎に接続される信号線４０９を介して行を選択・駆動する。なお、図４において、信号線４０９は単位画素行毎に１本のみ記載しているが、実際には複数本配線されている。詳細は図５を用いて後述する。

図５は、第１の実施形態における撮像素子１０３の単位画素２００の周辺回路の一例を示す図である。

単位画素２００において、ＰＤ２０１Ａには転送スイッチ５０２Ａが、ＰＤ２０１Ｂには転送スイッチ５０２Ｂが発生した電荷を転送可能に接続される。ＰＤ２０１Ａ、２０１Ｂで発生した電荷は、それぞれ転送スイッチ５０２Ａ、５０２Ｂを介して共通のＦＤ５０４−１に転送され、一時的に保存される。ＦＤ５０４−１に転送された電荷は、選択スイッチ５０６−１がオンされると、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ（ＳＦ）５０５−１を介して電荷に対応した電圧信号として垂直出力線４０１に出力される。リセットスイッチ５０３−１は、ＦＤ５０４−１の電位、及び転送スイッチ５０２Ａ、及び５０２Ｂを介してＰＤ２０１Ａ、２０１Ｂの電位をＶＤＤにリセットする。転送スイッチ５０２Ａ、５０２Ｂ、リセットスイッチ５０３−１、選択スイッチ５０６−１は、それぞれ垂直走査回路４０８に接続されている信号線を介して制御信号ＰＴＸＡ、ＰＴＸＢ、ＰＲＥＳ１、ＰＳＥＬ１により制御される。

一方、ＰＤ２０１Ｃには転送スイッチ５０２Ｃが、ＰＤ２０１Ｄには転送スイッチ５０２Ｄが発生した電荷を転送可能に接続される。ＰＤ２０１Ｃ、２０１Ｄで発生した電荷は、それぞれ転送スイッチ５０２Ｃ、５０２Ｄを介して共通のＦＤ５０４−２に転送され、一時的に保存される。ＦＤ５０４−２に転送された電荷は、選択スイッチ５０６−２がオンされると、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ（ＳＦ）５０５−２を介して電荷に対応した電圧信号として垂直出力線４０１に出力される。リセットスイッチ５０３−２は、ＦＤ５０４−２の電位、及び転送スイッチ５０２Ｃ、及び５０２Ｄを介してＰＤ２０１Ｃ、２０１Ｄの電位をＶＤＤにリセットする。転送スイッチ５０２Ｃ、５０２Ｄ、リセットスイッチ５０３−２、選択スイッチ５０６−２は、それぞれ垂直走査回路４０８に接続されている信号線を介して制御信号ＰＴＸＣ、ＰＴＸＤ、ＰＲＥＳ２、ＰＳＥＬ２により制御される。

このように、実施形態１における撮像素子１０３の単位画素２００は、４つのＰＤを有し、上側ＰＤ２つと下側のＰＤ２つがそれぞれＦＤを共有する構成となっている。

なお、画素を制御する制御信号は分割画素における行毎に制御され、例えば選択スイッチ５０６−１により選択された行の画素信号が一括して垂直出力線４０１に出力される。

次に、列回路４０３の回路構成について説明する。図６は第１の実施形態における撮像素子１０３の列回路の一例を示す図である。アンプ６０１は、垂直出力線４０１に現れた信号を増幅し、容量６０３は信号電圧を保持するために用いられる。なお、不図示の参照電圧との差分を増幅する負帰還構成は公知のため省略する。この帰還容量の選択制御で増幅率も可変となる。容量６０３への書き込みは、制御信号ＰＳＨによりオン、オフされるスイッチ６０２により制御される。比較器６０４の一方の入力には、図４のスロープ電圧発生回路４０４から供給された参照電圧であるＶｓｌｏｐｅが入力され、他方の入力には、容量６０３に書き込まれたアンプ６０１の出力が入力される。比較器６０４はアンプ６０１の出力と参照電圧Ｖｓｌｏｐｅを比較し、その大小関係によってローレベル、ハイレベルの２値のいずれかを出力する。具体的には、Ｖｓｌｏｐｅがアンプ６０１の出力に対して小さい時にはローレベル、大きい時にはハイレベルを出力する。参照電圧Ｖｓｌｏｐｅの遷移開始と同時にＣＬＫが動き出し、カウンタ６０５は比較器６０４の出力がハイレベルの時にＣＬＫに対応してカウントアップし、比較器６０４の出力がローレベルに反転すると同時にカウントの信号を停止する。

メモリ６０６には、例えばＦＤ５０４−１のリセットレベルの信号（以下、「Ｎ信号」）をＡＤ変換したデジタル信号が、保持される。そして、メモリ６０７には、ＰＤ２０１Ａ及びＰＤ２０１Ｂの信号をＦＤ５０４−１のＮ信号に重畳した信号（以下「Ｓ信号」）をＡＤ変換したデジタル信号が、保持される。メモリ６０６、６０７に保持されるＳ信号に関する詳細は後述する。メモリ６０６、６０７に保持された信号は水平走査回路４０５からの制御信号によって、水平出力線４０６、４０７を介してデジタル出力処理回路４１０へ出力される。そして、デジタル出力処理回路４１０にてＳ信号からＮ信号の差分が算出されて、ノイズの要因となるＦＤ５０４−１のリセットノイズ成分が除去された信号が出力される。

続いて、図５に示す回路構成を有する撮像素子１０３の１行分の単位画素２００からの電荷読み出し動作について説明する。本発明における撮像素子１０３は、左右方向の撮像面位相差ＡＦモード（第１の制御モード）と上下方向の撮像面位相差ＡＦモード（第２の制御モード）の２モードを有する。そして、静止画や動画等を生成するための撮像信号を取得する、通常撮像モード（第３の制御モード）を有する。図７から図９は、各モードにおける一水平期間における電荷読み出しの一例を示すタイミングチャートである。各駆動パルスのタイミング、参照電圧Ｖｓｌｏｐｅ、ＣＬＫ、水平走査信号を模式的に示している。また、各タイミングにおける、垂直出力線の電位Ｖｌもあわせて示している。

図７は、左右方向の撮像面位相差ＡＦモードにおける電荷読み出しの一例を示すタイミングチャートである。本モードでは、単位画素２００が有する４つのＰＤの信号のうちＰＤ２０１ＡとＰＤ２０１Ｃの信号を混合して読み出し、続いてＰＤ２０１ＢとＰＤ２０１Ｄの信号を混合して読み出す駆動を行う。

ＰＤ２０１からの信号の読み出しに先立って、リセットスイッチ５０３−１、５０３−２の信号線ＰＲＥＳ１、ＰＲＥＳ２がＨｉとなる（ｔ７００）。これによって、ＳＦ５０５−１、５０５−２のゲートがリセット電源電圧にリセットされる。時刻ｔ７０１で制御信号ＰＳＥＬ１及びＰＳＥＬ２をＨｉとし、ＳＦ５０５−１、５０５−２が動作状態となる。そして、時刻ｔ７０２で制御信号ＰＲＥＳ１、ＰＲＥＳ２がＬｏとなることでＦＤ５０４−１、５０４−２のリセットが解除される。このときのＦＤの電位は垂直出力線４０１にリセット信号レベル（Ｎ信号）として読み出され、列回路４０３に入力される。左右方向の撮像面位相差ＡＦモードにおいては、ＰＳＥＬ１及びＰＳＥＬ２が同時にオンする。このことにより、選択スイッチ５０６−１と５０６−２が同時に選択され、ＦＤ５０４−１とＦＤ５０４−２の電位に応じた信号が垂直出力線４０１に出力され、その結果としてそれぞれの信号の平均化された信号が列回路４０３に出力される。時刻ｔ７０３、ｔ７０４で制御信号ＰＳＨをＨｉ、Ｌｏとしてスイッチ６０２をオン、オフする。このことで、垂直出力線４０１に読み出されたＮ信号はアンプ６０１で所望のゲインで増幅されたのち容量６０３に保持される。容量６０３に保持されたＮ信号の電位は比較器６０４の一方に入力される。時刻ｔ７０４でスイッチ６０２がオフされた後、時刻ｔ７０５からｔ７０７まで、スロープ電圧発生回路４０４により、参照電圧Ｖｓｌｏｐｅを時刻と共に初期値から減少させていく。参照電圧Ｖｓｌｏｐｅの遷移開始と共に、ＣＬＫをカウンタ６０５に供給する。ＣＬＫの数に応じてカウンタ６０５の値は増加していく。そして、比較器６０４に入力した参照電圧ＶｓｌｏｐｅがＮ信号と同じレベルになると、比較器６０４の出力ＣＯＭＰはローレベルとなり、同時にカウンタ６０５の動作も停止する（時刻ｔ７０６）。この、カウンタ６０５の動作が停止した時の値が、Ｎ信号がＡＤ変換された値となり、Ｎ信号用メモリ６０６に保持される。

次に、デジタル化されたＮ信号をＮ信号メモリ６０６に保持した後の時刻ｔ７０７、ｔ７０８で制御信号ＰＴＸＡ、及びＰＴＸＣが順次Ｈｉ、Ｌｏとなる。そしてＰＤ２０１Ａに蓄積された光電荷はＦＤ５０４−１、ＰＤ２０１Ｃに蓄積された光電荷はＦＤ５０４−２にそれぞれ転送される。すると、電荷量に応じたＦＤ５０４−１、ＦＤ５０４−２の電位変動が垂直出力線４０１に伝達される。垂直出力線４０１上でＦＤ５０４−１とＦＤ５０４−２の電位に応じた信号が垂直出力線４０１に出力され、その結果としてそれぞれの信号の平均化された信号が、Ｓ信号レベル（光成分＋リセットノイズ成分（Ｎ信号））として列回路４０３に出力される。そして、Ｓ信号はアンプ６０１で所望のゲインで増幅されたのち、時刻ｔ７０９、ｔ７１０で制御信号ＰＳＨを順次Ｈｉ、Ｌｏとしてスイッチ６０２をオン、オフされるタイミングで容量６０３に保持される。容量６０３に保持された電位は比較器６０４の一方に入力される。時刻ｔ７１０でスイッチ６０２がオフされた後、時刻ｔ７１１からｔ７１３まで、スロープ電圧発生回路４０４により、参照電圧Ｖｓｌｏｐｅを時刻と共に初期値から減少させていく。参照電圧Ｖｓｌｏｐｅの遷移開始と共に、ＣＬＫをカウンタ６０５に供給する。ＣＬＫの数に応じてカウンタ６０５の値は増加していく。そして、比較器６０４に入力した参照電圧ＶｓｌｏｐｅがＳ信号と同じレベルになると、比較器６０４の出力ＣＯＭＰはローレベルとなり、同時にカウンタ６０５の動作も停止する（時刻ｔ７１２）。この、カウンタ６０５の動作が停止した時の値が、Ｓ信号がＡＤ変換された値となり、Ｓ信号用のメモリであるメモリ６０７に保持される。なお、ここでのＳ信号はＰＤ２０１ＡとＰＤ２０１Ｃに蓄積された光電荷が垂直出力線４０１上で混合（加算平均）されて読み出されたものであり、以下、Ｓ（Ａ＋Ｃ）信号と表す。

続いて、メモリ６０６、６０７に保持された信号を水平走査回路４０５により読み出す。時刻ｔ７１３より、列回路４０３ごとに順次動作させることでメモリ６０６、６０７に保持された信号は水平出力線４０６、４０７を通り、デジタル出力処理回路４１０に送られ、そこで差動信号レベル（光成分）が算出される。なお、時刻ｔ７１３でリセットスイッチ５０３−１、５０３−２の信号線ＰＲＥＳ１、ＰＲＥＳ２はＨｉとなる。

このように、制御信号ＰＴＸＡとＰＴＸＣを同時にオンすることにより、ＰＤ２０１Ａ、ＰＤ２０１Ｃに蓄積された電荷を同時にＦＤ５０４−１、ＦＤ５０４−２を介して垂直出力線４０１に転送して信号を読み出すことができる。

続いて、単位画素２００のＰＤ２０１ＢとＰＤ２０１Ｄに蓄積された電荷の読み出しを行う。時刻ｔ７１４で制御信号ＰＲＥＳ１、ＰＲＥＳ２をＬｏとなることでＦＤ５０４−１、５０４−２のリセットが解除される。このときのＦＤの電位は垂直出力線４０１にリセット信号レベル（Ｎ信号）として読み出され、列回路４０３に入力される。時刻ｔ７１５からｔ７１９のＮ信号がメモリ６０６に保持されるまでの駆動は、前述の時刻ｔ７０３からｔ７０７までの駆動と同様であるため省略する。

次に、時刻ｔ７１９、ｔ７２０で制御信号ＰＴＸＢ、及びＰＴＸＤを順次Ｈｉ、ＬｏとしてＰＤ２０１Ｂに蓄積された光電荷はＦＤ５０４−１、ＰＤ２０１Ｄに蓄積された光電荷はＦＤ５０４−２にそれぞれ転送される。すると、電荷量に応じたＦＤ５０４−１、ＦＤ５０４−２の電位変動が垂直出力線４０１に伝達される。垂直出力線４０１上でＦＤ５０４−１とＦＤ５０４−２の電位に応じた信号垂直出力線４０１に出力され、その結果としてそれぞれの信号の平均された信号が、Ｓ信号レベル（光成分＋リセットノイズ成分（Ｎ信号））として列回路４０３に入力される。そして、列回路４０３に入力されたＳ信号は、時刻ｔ７２１からｔ７２５までの駆動でデジタル信号に変換されてメモリ６０７に保持される。時刻ｔ７２１からｔ７２５までの駆動は前述の時刻ｔ７０９からｔ７１３までの駆動と同様となる。ここでのＳ信号はＰＤ２０１ＢとＰＤ２０１Ｄに蓄積された光電荷が垂直出力線４０１上で混合（加算平均）されて読み出されたものであり、以下、Ｓ（Ｂ＋Ｄ）信号と表す。

そして、メモリ６０６、６０７に保持された信号を水平走査回路４０５により読み出す。時刻ｔ７２５より、列回路４０３ごとに順次動作させることでメモリ６０６、６０７に保持された信号は水平出力線４０６、４０７を通り、デジタル出力処理回路４１０に送られ、そこで差動信号レベル（光成分）が算出される。

このように、制御信号ＰＴＸＢとＰＴＸＤを同時にオンすることにより、ＰＤ２０１Ｂ、ＰＤ２０１Ｄに蓄積された電荷を同時にＦＤ５０４−１、ＦＤ５０４−２を介して垂直出力線４０１に転送して信号を読み出すことができる。

以上が、左右方向の撮像面位相差ＡＦモードにおける電荷読み出し動作の一例であり、左右方向の位相差検出に必要なＳ（Ａ＋Ｃ）信号とＳ（Ｂ＋Ｄ）信号を得ることができる。このように、信号読み出しの際に垂直出力線上で信号を混合して読み出すことで各ＰＤの信号を別々に読み出すよりも読み出し時間が短縮でき、高速に撮像素子１０３からの信号を得ることができる。更に、本モードで得られたＳ（Ａ＋Ｃ）信号とＳ（Ｂ＋Ｄ）信号は、信号処理回路１０４や全体制御・演算回路１０６などで加算されたＳ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号を取得して撮像画像用の信号として使用することができる。ただし、Ｓ（Ａ＋Ｃ）信号、及びＳ（Ｂ＋Ｄ）信号は垂直出力線上で加算平均処理されているため、撮像画像信号として用いる際には、２倍のゲインをかけるといったゲイン補正をすることが望ましい。

図８は、上下方向の撮像面位相差ＡＦモードにおける電荷読み出しの一例を示すタイミングチャートである。本モードでは、単位画素２００が有する４つのＰＤの信号のうちＰＤ２０１ＡとＰＤ２０１Ｂの信号を混合して読み出し、続いてＰＤ２０１ＣとＰＤ２０１Ｄの信号を混合して読み出す駆動を行う。

ＰＤ２０１からの信号の読み出しに先立って、リセットスイッチ５０３−１、５０３−２の信号線ＰＲＥＳ１、ＰＲＥＳ２がＨｉとなる（ｔ８００）。これによって、ＳＦ５０５−１、５０５−２のゲートがリセット電源電圧にリセットされる。時刻ｔ８０１で制御信号ＰＳＥＬ１をＨｉとし、ＳＦ５０５−１が動作状態となる。そして、時刻ｔ８０２で制御信号ＰＲＥＳ１がＬｏとなることでＦＤ５０４−１のリセットが解除される。このときのＦＤの電位は垂直出力線４０１にリセット信号レベル（Ｎ信号）として読み出され、列回路４０３に入力される。上下方向の撮像面位相差ＡＦモードにおいては、ＰＳＥＬ１のみオンしていることにより、選択スイッチ５０６−１が選択され、ＦＤ５０４−１の電位に応じた信号が垂直出力線４０１に伝達される。このときのＦＤの電位は垂直出力線４０１にリセット信号レベル（Ｎ信号）として読み出され、列回路４０３に出力される。時刻ｔ８０２からｔ８０７のＮ信号がメモリ６０６に保持されるまでの駆動は、前述の上下方向の撮像面位相差ＡＦモードにおける電荷読み出し例で説明した時刻ｔ７０３からｔ７０７までの駆動と同様であるため省略する。

次に、デジタル化されたＮ信号をＮ信号メモリ６０６に保持した後の時刻ｔ８０７、ｔ８０８で制御信号ＰＴＸＡ、及びＰＴＸＢを順次Ｈｉ、ＬｏとしてＰＤ２０１Ａ、ＰＤ２０１Ｂに蓄積された光電荷は共有されているＦＤ５０４−１転送される。すると、両ＰＤ２０１の電荷量に応じたＦＤ５０４−１の電位変動が垂直出力線４０１に伝達され、Ｓ信号レベル（光成分＋リセットノイズ成分（Ｎ信号））として読み出されて列回路４０３に入力される。そして、列回路４０３に入力されたＳ信号は、時刻ｔ８０９からｔ８１３までの駆動でデジタル信号に変換されてメモリ６０７に保持される。時刻ｔ８０９からｔ８１３までの駆動は前述の時刻ｔ７０９からｔ７１３までの駆動と同様となる。ここでのＳ信号はＰＤ２０１ＡとＰＤ２０１Ｂに蓄積された光電荷が共有のＦＤ５０４−１上で混合（加算）されて読み出されたものであり、以下、Ｓ（Ａ＋Ｂ）信号と表す。

続いて、メモリ６０６、６０７に保持された信号は水平走査回路４０５により読み出される。時刻ｔ８１３より、列回路４０３ごとに順次動作させることでメモリ６０６、６０７に保持された信号は水平出力線４０６、４０７を通り、デジタル出力処理回路４１０に送られ、そこで差動信号レベル（光成分）が算出される。なお、時刻ｔ８１３でリセットスイッチ５０３−１の信号線ＰＲＥＳ１はＨｉとなる。また、同時にＰＳＥＬ１はＬｏ、ＰＳＥＬ２はＨｉになり、ＳＦ５０５−２は動作状態となる。

このように、制御信号ＰＴＸＡとＰＴＸＢを同時にオンすることにより、ＰＤ２０１Ａ、ＰＤ２０１Ｂに蓄積された電荷を同時にＦＤ５０４−１に転送して垂直出力線４０１より信号を読み出すことができる。

続いて、単位画素２００のＰＤ２０１ＣとＰＤ２０１Ｄに蓄積された電荷の読み出しを行う。時刻ｔ８１４で制御信号ＰＲＥＳ２をＬｏとなることでＦＤ５０４−２のリセットは解除される。このときのＦＤの電位は垂直出力線４０１にリセット信号レベル（Ｎ信号）として読み出され、列回路４０３に入力される。時刻ｔ８１５からｔ８１９のＮ信号がメモリ６０６に保持されるまでの駆動は、前述の時刻ｔ７０３からｔ７０７までの駆動と同様であるため省略する。

次に、時刻ｔ８１９、ｔ８２０で制御信号ＰＴＸＣ、及びＰＴＸＤを順次Ｈｉ、ＬｏとしてＰＤ２０１Ｃ、ＰＤ２０１Ｄに蓄積された光電荷はＦＤ５０４−２にそれぞれ転送される。すると、電荷量に応じたＦＤ５０４−２の電位変動が垂直出力線４０１に出力され、Ｓ信号レベル（光成分＋リセットノイズ成分（Ｎ信号））として読み出されて列回路４０３に入力される。そして、列回路４０３に入力されたＳ信号は、時刻ｔ８２１からｔ８２５までの駆動でデジタル信号に変換されてメモリ６０７に保持される。時刻ｔ８２１からｔ８２５までの駆動は前述の時刻ｔ７０９からｔ７１３までの駆動と同様となる。ここでのＳ信号はＰＤ２０１ＣとＰＤ２０１Ｄに蓄積された光電荷が共通ＦＤ５０４−２上で混合（加算）されて読み出されたものであり、以下、Ｓ（Ｃ＋Ｄ）信号と表す。

そして、メモリ６０６、６０７に保持された信号を水平走査回路４０５により読み出す。時刻ｔ８２５より、列回路４０３ごとに順次動作させることでメモリ６０６、６０７に保持された信号は水平出力線４０６、４０７を通り、デジタル出力処理回路４１０に送られ、そこで差動信号レベル（光成分）が算出される。なお、時刻ｔ８２５でリセットスイッチ５０３−２の信号線ＰＲＥＳ２はＨｉとなる。また、同時にＰＳＥＬ２はＬｏとなる。

このように、制御信号ＰＴＸＣとＰＴＸＤを同時にオンすることにより、ＰＤ２０１Ｃ、ＰＤ２０１Ｄに蓄積された電荷を同時にＦＤ５０４−２に転送して垂直出力線４０１より信号を読み出すことができる。

以上が、上下方向の撮像面位相差ＡＦモードにおける電荷読み出し動作の一例であり、上下方向の位相差検出に必要なＳ（Ａ＋Ｂ）信号とＳ（Ｃ＋Ｄ）信号を得ることができる。このように、信号読み出しの際にＦＤ上で信号を混合して読み出すことで各ＰＤの信号を別々に読み出すよりも読み出し時間が短縮でき、高速に撮像素子１０３からの信号を得ることができる。更に、本モードで得られたＳ（Ａ＋Ｂ）信号とＳ（Ｃ＋Ｄ）信号は、信号処理回路１０４や全体制御・演算回路１０６などで加算してＳ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号を取得して撮像画像用の信号として使用することができる。

図９は、通常撮像モードにおける電荷読み出しの一例を示すタイミングチャートである。本モードでは、単位画素２００が有する４つのＰＤの信号を混合して読み出す駆動を行う。

時刻ｔ９００から時刻ｔ９０６までのＮ信号がＮ信号メモリ６０６に保持されるまでの駆動は、図７の左右方向の撮像面位相差ＡＦモードにおけるｔ７００から時刻ｔ７０６までの駆動と同様であるため、省略する。

時刻ｔ９０７、ｔ９０８で制御信号ＰＴＸＡ、ＰＴＸＢ、ＰＴＸＣ及びＰＴＸＤが順次Ｈｉ、Ｌｏとなる。そして、ＰＤ２０１Ａ及びＰＤ２０１Ｂに蓄積された光電荷はＦＤ５０４−１に、ＰＤ２０１Ｃ及びＰＤ２０１Ｄに蓄積された光電荷はＦＤ５０４−２にそれぞれ転送される。すると、電荷量に応じたＦＤ５０４−１、ＦＤ５０４−２の電位変動が垂直出力線４０１に伝達される。垂直出力線４０１上でＦＤ５０４−１とＦＤ５０４−２の電位に応じた信号が出力信号線４０１に出力され、その結果としてそれぞれの信号の平均化された信号が、Ｓ信号レベル（光成分＋リセットノイズ成分（Ｎ信号））として読み出される。そして、列回路４０３に出力される。そして、列回路４０３に出力されたＳ信号は、時刻ｔ９０９からｔ９１３までの駆動でデジタル信号に変換されてメモリ６０７に保持される。時刻ｔ９０９からｔ９１３までの駆動は前述の時刻ｔ７０９からｔ７１３までの駆動と同様となる。ここでのＳ信号はＰＤ２０１Ａ、ＰＤ２０１Ｂ、ＰＤ２０１Ｃ及びＰＤ２０１Ｄに蓄積された光電荷がＦＤ５０４−１とＦＤ５０４−２で加算された後、垂直出力線４０１上で混合（加算平均）されて読み出されたものである。以下、本信号をＳ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号と表す。本モードで読み出されたＳ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号は撮像画像信号として用いることができる。しかし、垂直出力線上で加算平均処理がされているため、後段の信号処理回路１０４や全体制御・演算回路１０６で２倍のゲインをかけるといったゲイン補正をすることが望ましい。

以上のように、撮像面位相差ＡＦは行わず撮像画像のみ必要なモードの場合、本モードの駆動を行うことで高速に撮像信号を取得することができる。

以上、図７、図８、図９を用いて撮像素子１０３の駆動方法について３つのモードを説明した。左右方向の撮像面位相差ＡＦモードでは、ＦＤを共有するＰＤからの電荷を独立で読み出し、さらに２以上のＦＤの信号を同時に同一の垂直信号線に出力することで、垂直方向での信号の加算（平均）を実現した。一方で、上下方向の撮像面位相差ＡＦモードでは、ＦＤを共有するＰＤからの電荷を電荷状態で加算して読み出し、さらに２以上のＦＤの信号を独立して同一の垂直信号線に出力することで、水平方向での信号の加算を実現した。

撮像装置１００はシーンや用途に応じて２つの撮像面位相差ＡＦモードと通常撮像モードとを使い分けることができる。より精度の高い焦点検出を行うためには、左右方向及び上下方向の両方向の位相差情報を取得できることが望ましい。例えば、連続的に撮像し続ける動画駆動モードにおいて、フレーム毎に左右方向の撮像面位相差ＡＦモードと上下方向の撮像面位相差ＡＦモードを切り変えても良い。本実施形態の駆動は、図７、図８で説明した通り、立てるパルスが異なるだけで単位画素１行分の信号読み出し時間をそろえることができる。そのため、フレーム毎に駆動を切り替えてもフレームレートをそろえることができる。

なお、本実施形態において、左右方向の撮像面位相差ＡＦモードにおいて、Ｓ（Ａ＋Ｃ）信号を読み出した後に再度Ｎ信号を読み出してＳ（Ｂ＋Ｄ）信号の読み出しを行ったが、これに限られるものではない。例えば、Ｓ（Ａ＋Ｃ）信号を読み出した後に、ＦＤ５０４−１とＦＤ５０４−２をリセットせずにＳ（Ｂ＋Ｄ）を読み出すようにしても同様に本発明の効果を得ることができる。この場合、Ｓ（Ａ＋Ｃ）信号とＳ（Ａ＋Ｂ＋Ｃ＋Ｄ）信号が得られるために、Ｓ（Ｂ＋Ｄ）信号はこれらを減算することで得るようにする必要がある。この動作に関しては、上下方向の撮像面位相差ＡＦモードにおいても同様に適用可能である。

なお、本実形態においては、水平方向と垂直方向に２画素ずつ計４個のＰＤと２つのＦＤを備える例を示した。しかし、４以上のＰＤを持つ場合や２以上のＦＤを持つ場合においても同様の効果を得ることが可能となる。

［第２の実施形態］
これまでは、所定の行における複数のモードに関する動作に関して例示した。しかし、被写体は縦線や横線のみではなく、複数の線が存在するのが一般的である。本実施形態においては、１フレームの読み出しにおいて左右方向の撮像面位相差ＡＦモードで読み出す行と、上下方向の撮像面位相差ＡＦモードで読み出す行を混在させる動作に関して説明する。この動作によれば、１フレームで左右方向と上下方向の位相差情報を取得することができるため、より適切な焦点調節動作が可能となる。以下、このモードを行選択的撮像面位相差ＡＦモードと呼ぶ。

図１０は、撮像素子１０３の画素領域における、行選択的撮像面位相差ＡＦモードでの読み出し方の一例を示す図である。各行における読み出しモードを示しており、ここでは２行は第１の制御モード（左右方向の撮像面位相差ＡＦモード）で読み出し、続く２行は第２の制御モード（上下方向の撮像面位相差ＡＦモード）で読み出す駆動としている。このように、行単位で所定の割合で、通常撮像モードと撮像面位相差ＡＦモードとによる読み出しを交互に行う。第１の駆動モード、及び第２の駆動モードは、図７、図８のタイミングチャートに従うことで実施可能である。

また、更に通常撮像モードで駆動する行を混在させても良い。ここで、時刻ｔ７０１から時刻ｔ７１４までのＰＤから垂直出力線に信号が読み出された後、各列の信号がデジタル信号出力回路に転送される、１回の水平読み出しにかかる時間をＴとする。左右方向及び上下方向の撮像面位相差ＡＦモードは２×Ｔで単位画素の信号を読み出すことができ、通常撮像モードは１×Ｔで単位画素の信号を読み出すことができる。そのため、撮像面位相差ＡＦモードで単位画素１行分の信号を読み出す時間で２行分の信号を読み出すことができ、高速に１フレーム分の信号を読み出すことができる。

なお、本発明の構成の撮像素子は、単位画素が有する４つのＰＤの転送スイッチは単位画素の外側に配することで、単位画素のＰＤ間に電極を設けることなく、構成することが可能である。また、ＰＤ間に遮光膜を設けることなく構成することが可能である。そのため、単位画素における感度の不均一性が生じるといった、光学特性への悪化が抑制される。

なお、第１の制御モードと第２の制御モードを切換える動作に、通常撮像モード（第３の制御モードを含めて３つもモードを切換えるようにしてもよい。

以上のように、本発明の構成の撮像素子を備えた撮像装置によれば、高速に左右方向及び上下方向の焦点検出情報と撮像画像信号の取得が可能となる。また、単位画素の中央部に電極などを設けることなく実現可能であるため、光学特性を悪化させることもない。なお、本実施形態で説明した駆動は１例であり、これに限定するものではない。

［第３の実施形態］
本発明の第３の実施形態について説明する。本実施形態は撮像素子の画素の構成が特徴であり、撮像素子の効率的なレイアウトを提案する。

図１１は本発明の本実施形態に係る撮像素子の画素の構成を説明する模式図である。１つのＦＤに対し、複数の単位画素からの信号を転送できる構成となっており、隣接行の画素とＦＤを共有することが特徴である。隣り合った行でＦＤを共有することにより、１単位画素辺り２つのＦＤを備えることなく、左右及び上下方向の撮像面位相差ＡＦ用画像を取得する駆動を実現することが可能となる。

図１１の画素構成における、本発明の第１の駆動モード（左右方向の撮像面位相差ＡＦ用画像取得モード）の読み出し動作例について単位画素１１００−１を例に説明する。単位画素の分割ＰＤ＿Ａに蓄積された電荷は転送スイッチＴＸ＿ＡをオンすることによりＦＤ１１０４−１を介して垂直出力線４０１に出力される。同時に、分割ＰＤ＿Ｃに蓄積された電荷は転送スイッチＴＸ＿ＣをオンすることによりＦＤ１１０４−２を介して垂直出力線４０１に出力される。ＰＤ＿Ａ及びＰＤ＿Ｃより出力された信号は垂直出力線４０１上で混合（加算平均）されて不図示の列回路４０３よりを介して読み出される。

同様に、単位画素の分割ＰＤ＿Ｂに蓄積された電荷は転送スイッチＴＸ＿ＢをオンすることによりＦＤ１１０４−１を介して垂直出力線４０１に出力される。同時に、分割ＰＤ＿Ｄに蓄積された電荷は転送スイッチＴＸ＿ＤをオンすることによりＦＤ１１０４−２を介して垂直出力線４０１に出力される。ＰＤ＿Ｂ及びＰＤ＿Ｄより出力された信号は垂直出力線４０１上で混合（加算平均）されて不図示の列回路４０３よりを介して読み出される。なお、上記の駆動は、図７のタイミングチャートに従って駆動可能である。

そして、次の行（１１００−２）の読み出しにおいては、ＰＤ＿ＡやＰＤ＿ＢはＦＤ１１０４−２を介して垂直出力線４０１より出力される。

その他、第２の制御モード（上下方向の撮像面位相差ＡＦ用画像取得モード）や通常撮像モードにおける駆動も図８、図９のタイミングチャートに従って駆動することができる。

以上のように、本実施形態の撮像素子を備えた撮像装置においても、高速に左右方向及び上下方向の焦点検出情報と撮像画像信号の取得が可能となる。また、隣接行の画素とＦＤを共有することによって、効率的なレイアウトが実現できるため、例えばＰＤの面積を大きくすることも可能であり、より良好な光学特性を得ることができる。

［第４の実施形態］
図１２は、本発明の第４の実施形態における撮像素子１０３の単位画素２００の画素回路の一例を示す図である。本発明の第４の実施形態の撮像素子１０３は、単位画素辺り垂直出力線を平行に２本有し（１２０７−１、１２０７−２）、並列して信号を読み出すことでより高速な信号読出しができる構成となっている。

単位画素２００において、ＰＤ１２０１Ａには転送スイッチ１２０２Ａが接続され、ＰＤ１２０１Ｂには転送スイッチ１２０２Ｂが接続される。ＰＤ１２０１Ａ、１２０１Ｂで発生した電荷は、それぞれ転送スイッチ１２０２Ａ、１２０２Ｂを介して共通のＦＤ１２０４−１に転送され、一時的に保存される。ＦＤ１２０４−１に転送された電荷は、選択スイッチ１２０６−１１がオンされると、ＳＦ１２０５−１を介して電荷に対応した電圧として垂直出力線１２０７−１に出力される。一方、選択スイッチ１２０６−１２がオンされた時は、ＳＦ１２０５−１を介して垂直出力線１２０７−２に出力される。リセットスイッチ１２０３−１は、ＦＤ１２０４−１の電位、及び転送スイッチ１２０２Ａ、及び１２０２Ｂを介してＰＤ２０１Ａ、２０１Ｂの電位をＶＤＤにリセットする。転送スイッチ１２０２Ａ、１２０２Ｂ、リセットスイッチ１２０３−１、選択スイッチ１２０６−１１、１２０６−１２は、それぞれ垂直走査回路４０８に接続されている信号線を介して制御される。

一方、ＰＤ１２０１Ｃには転送スイッチ１２０２Ｃが接続され、ＰＤ１２０１Ｄには転送スイッチ１２０２Ｄが接続される。ＰＤ１２０１Ｃ、１２０１Ｄで発生した電荷は、それぞれ転送スイッチ１２０２Ｃ、１２０２Ｄを介して共通のＦＤ１２０４−２に転送され、一時的に保存される。ＦＤ１２０４−２に転送された電荷は、選択スイッチ１２０６−２１がオンされると、ＳＦ１２０５−２を介して垂直出力線１２０７−１に出力される。選択スイッチ１２０６−２２がオンされた場合は、ＳＦ１２０５−２を介して垂直出力線１２０７−２に出力される。リセットスイッチ１２０３−２は、ＦＤ１２０４−２の電位、及び転送スイッチ１２０２Ｃ、及び１２０２Ｄを介してＰＤ１２０１Ｃ、１２０１Ｄの電位をＶＤＤにリセットする。転送スイッチ１２０２Ｃ、１２０２Ｄ、リセットスイッチ１２０３−２、選択スイッチ１２０６−２１、１２０６−２２は、それぞれ第１の実施形態と同様に垂直走査回路４０８に接続されている信号線を介して制御信号により制御される。

次に、本実施形態の撮像素子１０３を用いた各モードの駆動例について説明する。まず、左右方向の撮像面位相差ＡＦモードの動作例について説明する。左右方向の撮像面位相差ＡＦモードの場合は、図７のタイミングチャートに従う。ただし、垂直出力線が２本あるので、同時に他の行の画素信号を読み出すことが可能である。どの行の信号をどちらの垂直出力線より読み出すかは、垂直走査回路４０８の制御により選択可能である。なお、第３の実施形態で説明したような隣接行とＦＤを共有する構成であっても、０行目と２行目の信号を同時に読み出した後、１行目と３行目の信号を読み出すといった駆動を行うことで２行同時読み出しが可能となる。

続いて、上下方向の撮像面位相差ＡＦモードの動作例について図１３のタイミングチャートを用いて説明する。なお、Ｎ信号の読み出し、Ｓ信号の読み出しの基本的な駆動は第１の実施形態で説明した駆動と同様なので、ここでは特徴的な箇所について説明する。

時刻ｔ１３０１において、選択スイッチ１２０６−１１、１２０６−２２のそれぞれに接続されているＰＳＥＬ１１とＰＳＥＬ２２がＨｉとなり各選択スイッチはオン状態となる。そして、時刻ｔ１３０７、ｔ１３０８において、ＰＴＸＡ、ＰＴＸＢ、ＰＴＸＣ、ＰＴＸＤが順次Ｈｉ、Ｌｏとなる。そして、ＰＤ２０１Ａ、ＰＤ２０１Ｂに蓄積された光電荷はＦＤ１２０４−１に、ＰＤ２０１Ｃ、ＰＤ２０１Ｄに蓄積された光電荷はＦＤ１２０４−２に転送される。そして、ＦＤ１２０４−１に転送された電荷はＰＳＥＬ１１の制御により垂直出力線１２０７−１より出力される。一方、ＦＤ１２０４−２に転送された電荷は、ＰＳＥＬ２２の制御により垂直出力線１２０７−２より出力される。このように２本の垂直出力線を有することにより、単位画素が有する２つのＦＤの信号をそれぞれ別の垂直出力線に振り分けることによって、高速に上下方向の撮像面位相差ＡＦ用の信号を読み出すことができる。

また、通常撮像モードにおいては、図９のタイミングチャートに従って読み出す。左右方向の撮像面位相差ＡＦモードと同様に、同時に他の行の画素信号を読み出すことで信号読み出しの高速化が可能となる。

以上のように、本実施形態の構成の撮像素子を備えた撮像装置によれば、単位画素辺り垂直出力線を２本備える構成により、より高速に左右方向及び上下方向の焦点検出情報と撮像画像信号の取得が可能となる。また、単位画素の中央部に電極などを設けることなく実現可能であるため、光学特性を悪化させることもない。そして、本実施形態においても信号読み出しの駆動タイミングをそろえることができる。そのため、フレーム内で左右方向の撮像面位相差ＡＦモードで読み出す行と上下方向の撮像面位相差ＡＦモードで読み出す行を混在させる行選択的撮像面位相差ＡＦモードで読み出すことも可能である。第１の実施形態で説明した、１回の水平読み出しにかかる時間をＴとすると、左右方向の撮像面位相差ＡＦモードの場合、２×Ｔで２行分の信号読み出しを行うことができる。一方、上下方向の撮像面位相差ＡＦモードの場合は１×Ｔで１行分の信号読み出しを行うことができる。そして、通常撮像モードは１×Ｔで２行分の信号読み出しを行うことができる。２つの撮像面位相差ＡＦモード及び、通常撮像モードを行単位で所定の割合で繰り返すことにより、高速に精度の高い焦点検出情報と撮像画像信号の取得が可能となる。

ここで、各選択スイッチ１２０６は垂直信号線に信号を出力するための出力スイッチに相当する。

１００ 固体撮像装置の全体ブロック図
１０１ 撮像レンズ
１０２ レンズ絞り
１０３ 撮像素子
１０４ 信号処理回路
１０５ タイミング発生回路
１０６ 全体制御・演算回路
１０７ メモリ回路
１０８ 記録回路
１０９ 操作回路
１１０ 表示回路
１１１ マイクロレンズ
１１２ マイクロレンズアレイ

Claims (8)

1. ４以上の光電変換部と、前記４以上の光電変換部における第一の方向に隣接する２つの光電変換部で共有され、前記２つの光電変換部において発生する電荷を各々が保存する２以上のフローティングディフュージョン部と、前記４以上の光電変換部において発生する電荷を前記２以上のフローティングディフュージョン部の各々に転送する転送手段と、前記２以上のフローティングディフュージョン部の各々に保存された電荷に基づく信号を出力線に出力するための出力手段とを各々が備えた複数の単位画素を有し、
   前記複数の単位画素の各々において、前記転送手段により前記単位画素における前記４以上の光電変換部のうちの前記第一の方向に隣接する２つの光電変換部の各々において発生する電荷を前記２つの光電変換部で共有される前記２以上のフローティングディフュージョン部の各々に同時に転送し、前記出力手段により前記２以上のフローティングディフュージョン部の各々に保存された電荷に基づく信号を同じ出力線に別々に出力して第一の撮像信号を取得する第一の制御モードと、前記複数の単位画素の各々において、前記転送手段により前記単位画素における前記４以上の光電変換部の各々において発生する電荷を前記２以上のフローティングディフュージョン部の各々に別々に転送し、前記出力手段により前記２以上のフローティングディフュージョン部における前記第一の方向とは異なる第二の方向に配置された２つのフローティングディフュージョン部の各々に保存された電荷に基づく信号を同じ出力線に同時に出力して第二の撮像信号を取得する第二の制御モードとのいずれかで動作することを特徴とする撮像素子。
2. 前記第一の方向は前記出力線と直交する行方向であり、前記第二の方向は前記第一の方向と直交する列方向であることを特徴とする請求項１に記載の撮像素子。
3. 前記行方向に配置された全ての前記単位画素は、同一の制御モードで動作することを特徴とする請求項２に記載の撮像素子。
4. 前記列方向に配置された前記単位画素は、異なる制御モードで動作することを特徴とする請求項２に記載の撮像素子。
5. 前記フローティングディフュージョン部は、前記第二の方向に隣接する単位画素に含まれる光電変換部で共有されることを特徴とする請求項１乃至４の何れか１項に記載の撮像素子。
6. 前記転送手段により前記単位画素に含まれる前記４以上の光電変換部のうちの２つの光電変換部の各々において発生する電荷を前記２以上のフローティングディフュージョン部の各々に同時に転送し、さらに前記出力手段により前記２以上のフローティングディフュージョン部の各々に保存された電荷に基づく信号を同じ出力線に同時に出力して第三の撮像信号を取得する第三の制御モードを更に含むことを特徴とする請求項１乃至５の何れか１項に記載の撮像素子。
7. 前記出力手段は、第一の出力線に信号を出力する第一の出力スイッチと第一の出力信号線と平行して配置される第二の出力線に信号を出力する第二の出力スイッチを含むことを特徴とする請求項１乃至６の何れか１項に記載の撮像素子。
8. 請求項１乃至７の何れか１項に記載の撮像素子と、
   前記撮像素子に被写体からの光を集光するレンズ部と、
   前記第一の撮像信号または前記第二の撮像信号から前記レンズ部の焦点調整を行う焦点調整部と、
   を備えることを特徴とする撮像装置。

Images