JP6595839B2 - 撮像素子およびその制御方法、ならびに撮像装置 - Google Patents

Description

本発明は撮像素子およびその制御方法、ならびに撮像装置に関し、特には位相差検出方式の焦点検出に用いる信号を取得可能な撮像素子とその駆動方法に関する。

特許文献１には、２次元配置された画素の各々にマイクロレンズが形成された撮像素子を用い、瞳分割方式の焦点検出を行う装置が開示されている。この装置では、各画素の光電変換手段が、撮影レンズの射出瞳の異なる領域を通過した光束をマイクロレンズを介して受光する、２つの領域に分割されている。複数の画素の第１の分割領域の出力からＡ像を、第２の分割領域の出力からＢ像を生成し、Ａ像とＢ像との位相差（ずれ量）に基づいて、デフォーカス量を検出することができる。また、画素ごとに第１の分割領域と第２の分割領域の出力を混合することで、通常の画像信号を得ることができる。

このような構成の撮像素子から信号を読み出す場合、分割領域ごとに読み出すと、画素当たり１つの信号を読み出す場合の倍の読み出し時間が必要となる。そのため、特許文献２には、リセット信号の読み出しを行った後、まず１つめの分割領域の信号を読み出し、次に１つめの分割領域の信号に２つめの分割領域の信号を混合して読み出す技術が提案されている。２つめの分割領域の信号を読み出す場合にはその前にリセット信号の読み出しが必要となるが、混合出力を読み出すことでリセット信号の読み出しを不要とし、読み出し時間を短縮することができる。２つめの分割領域の信号は、混合出力から１つめの分割領域の信号を減算することで得ることができる。

特開２００１−０８３４０７号公報 特開２０１３−１０６１９４号公報

特許文献２の方法により、リセット信号の読み出し回数を減らすことはできるが、１画素について２つの信号を読み出すため、画素当たり１つの信号を読み出す場合より依然として多くの時間を要しており、さらなる読み出し時間の短縮が望まれている。

本発明はこのような従来技術の課題に鑑みなされたものであり、焦点検出用の信号と、画像信号との読み出しを効率的に実施可能な撮像素子およびその駆動方法の提供を目的とする。

上述の目的は、位相差検出方式の焦点検出用信号と画像信号とを読み出す焦点検出用画素と、画像信号を読み出す撮像用画素とが第１のパターンで配列された第１の画素ラインと、第２のパターンで配列された第２の画素ラインとを複数有する画素アレイと、各画素の信号読み出しを制御する制御手段と、を有し、制御手段は、焦点検出用画素の信号読み出しに要する時間と、撮像用画素の信号読み出しに要する時間の差に起因して、第１の画素ラインと第２の画素ラインとの一方における信号読み出し動作が他方における信号読み出し動作を待機することなく行われるように、第１の画素ラインと、第２の画素ラインとで異なる読み出し制御を行う、ことを特徴とする撮像素子によって達成される。

本発明によれば、焦点検出用の信号と、画像信号との読み出しを効率的に実施可能な撮像素子およびその駆動方法の提供が可能となる。

実施形態に係る撮像素子および画素の構成例を模式的に示す図 第１の実施形態における画素アレイの一部の構成例を示す等価回路図 実施形態に係る読み出し回路の構成例を示す等価回路図 第１の実施形態における読み出し動作を実現するためのタイミングチャート 第１の実施形態の効果を説明するための図 第２の実施形態における画素アレイの一部の構成例を示す等価回路図 第２の実施形態における読み出し動作を実現するためのタイミングチャート 第２の実施形態における別の読み出し動作を実現するためのタイミングチャート 実施形態に係る撮像装置の機能構成例を示すブロック図

●（第１の実施形態）
以下、添付図面を参照して、本発明の例示的な実施形態について詳細に説明する。
●（撮像素子および画素の構成）
図１は本発明の実施形態に係る撮像素子の構成例を模式的に示す図である。図１（ａ）は回路配置を模式的に示しており、撮像素子１００は、画素アレイ１０１と、画素アレイ１０１内の画素行を選択する垂直選択回路１０２と、画素アレイ１０１内の画素列を選択する水平選択回路１０４を有している。撮像素子１００はさらに、垂直選択回路１０２によって選択された画素行の信号を読み出す読み出し回路１０３と、撮像素子１００内の回路の動作モードなどを外部から設定するためのシリアルインターフェイス（ＳＩ）１０５を有している。

また、読み出し回路１０３は、信号を蓄積するメモリ、ゲインアンプ、ＡＤ変換器などを、画素列ごとに有している。撮像素子１００はさらに、タイミングジェネレータ（ＴＧ）１０７や、ＴＧ１０７の動作をはじめとした撮像素子１００の動作を制御する制御回路（ＣＴＲＬ）１０６などを有する。ＴＧ１０７は、垂直選択回路１０２、水平選択回路１０４、読み出し回路１０３等に駆動パルスのようなタイミング信号を提供する。

垂直選択回路１０２は例えば、複数の画素行を順に選択し、読み出し回路１０３に信号を読み出す。そして、水平選択回路１０４は、読み出し回路１０３に読み出された複数の画素信号を列ごとに順次選択する。

図１（ｂ）および（ｃ）は画素アレイ１０１に配置される２種類の画素の構成を模式的に示す図である。図１（ｂ）は位相差検出方式の焦点検出に用いる信号（焦点検出用信号）と撮像画像を構成する信号（画像信号）とを読み出す画素（以下、便宜上、焦点検出用画素とよぶ）の構成例を示している。また、図１（ｃ）は、画像信号だけを読み出す画素（以下、便宜上、撮像用画素とよぶ）の構成例を示している。図１（ｂ），（ｃ）で同じ構成要素には同じ参照数字を付してある。

焦点検出用画素２０１は光電変換部または光電変換領域を複数有し、以下では、複数の光電変換部のそれぞれを１つのフォトダイオード（ＰＤ）として説明する。本実施形態では、焦点検出用画素２０１は２つのＰＤ２０３および２０４を有するものとするが、より多くのＰＤを有してもよい。ＰＤ２０３および２０４は、撮像光学系の射出瞳と共役関係にあるマイクロレンズ２０２を共有することで、瞳分割機能を実現する。そして、複数の焦点検出用画素２０１から、ＰＤ２０３の出力群に基づく像信号と、ＰＤ２０４の出力群に基づく像信号とを、位相差検出用の１対の像信号として生成することができる。

転送スイッチ２０５，２０６は、それぞれＰＤ２０３，２０４の信号を読み出すためのスイッチである。また、フローティングディフュージョン（以下ＦＤという）２０７は、転送スイッチ２０５，２０６を通じて読み出された信号を一時的に蓄積する。なお、焦点検出用画素２０１は、図示された構成要素以外にも複数の構成要素を備えるが、詳細は後述する。

撮像用画素２０８は、光電変換領域が分割されていない。従って、１つのＰＤ２０９を有する。撮像用画素２０８のＰＤは１つであるため、転送スイッチ２１０も１つである。ＰＤ２０９の受光面の大きさは、焦点検出用画素２０１のＰＤ２０３，２０４の受光面を合計した大きさに相当する。つまり、焦点検出用画素２０１のＰＤ２０３、ＰＤ２０４の信号を混合することで、撮像用画素のＰＤ２０９と同様の信号を得ることができる。

このように、焦点検出用画素として読み出し可能な画素は撮像用画素として読み出し可能であるため、「焦点検出用画素」と「撮像用画素」という呼称は、用途の差異を示すに過ぎず、必ずしも構造の差異を意味するとは限らないことに留意されたい。例えば、全ての画素を図１（ｂ）に示した構成としてもよい。この場合、読み出し方法を異ならせることで、「焦点検出用画素」と「撮像用画素」のどちらとして用いることができる。

図１（ｄ）は画素アレイ１０１における画素配置の例を模式的に表す図である。図１（ｄ）では４行２列の８画素を示しているが、これは画素アレイ１０１に配置された多数の画素（例えば１０００万画素）のごく一部である。ここでは、画素が水平方向（行方向）と垂直方向（列方向）に格子状に配置されているものとする。

画素３０１はＨ列目Ｖ行目に配置された画素であり、画素３０２はＨ列目Ｖ＋１行目に配置された画素である。他の画素も同様に、列番号と行番号で位置を特定できる。画素３０１，３０３，３０６，３０８は焦点検出用画素であり、画素３０２，３０４，３０５，３０７は撮像用画素である。また、Ｒ（赤），Ｇ（緑），Ｂ（青）はそれぞれの画素に設けられたカラーフィルタの色を示しており、本実施形態では原色ベイヤーパターンと呼ばれる色配列で各画素にカラーフィルタが設けられている。したがって、ＲとＧが交互に配置される画素行と、ＧとＢが交互に配置される画素行とが、垂直方向に交互に存在する。

図１（ｄ）に示すように、本実施形態ではＧフィルタが設けられた画素（Ｇ画素）を焦点検出用画素としている。これは、Ｇフィルタを透過する信号のレベルが、Ｒフィルタ、Ｂフィルタを透過する信号のレベルより高いため、位相差検出精度において有利だからである。ただし、必ずしもＧ画素を焦点検出用画素としなくてもよい。この場合、Ｇ画素は全て撮像用画素として用いる。換言すれば、Ｇ画素は焦点検出用画素か撮像用画素の一方だけに用いるようにする。

従って、図１（ｄ）に示す例では、水平画素ラインにおける焦点検出用画素と撮像用画素の配列は、垂直方向（列方向）に１ライン周期で交互に入れ替わっている。本明細書において、画素ライン内における焦点検出用画素と撮像用画素の配列の規則を配列パターンと呼ぶ。本実施形態では、画素アレイ１０１には異なる配列パターンを有する画素ラインが例えば周期的に交互に配置される。図１（ｄ）では第１の配列パターンの画素ライン（第１の画素ライン）と第２の配列パターンの画素ライン（第２の画素ライン）とが１ライン周期で交互に配置されているが、これは一例である。例えば、第１の画素ラインと第２の画素ラインと２ラインずつ交互に配置されたり、第１の画素ラインと第２の画素ラインとの間に焦点検出用画素を有さない画素ラインが存在したりしてもよい。また、画素ライン内の焦点検出用画素と撮像用画素との配列パターンについても、焦点検出用画素と撮像用画素とが１画素周期で交互に配置されなくてもよい。

図２は、本実施形態における画素アレイ１０１において、焦点検出用画素２０１ａ，２０１ｄと撮像用画素２０８ｂ，２０８ｃが水平および垂直方向に交互に配置された２列２行分の等価回路図である。図２において、図１（ｂ）および（ｃ）と同じ構成要素には同じ参照数字を付し、画素位置に応じてａ〜ｄを付加している。

転送スイッチ２０５ａ，２０６ａ，２１０ｂ，２１０ｃ，２０５ｄ，２０６ｄはそれぞれ、各々のＰＤ２０３ａ，２０４ａ，２０９ｂ，２０９ｃ，２０３ｄ，２０４ｄで発生した光電荷をフローティングディフュージョン２０７に転送するスイッチである。転送スイッチ２０５ａ，２０６ａ，２１０ｂ，２１０ｃ，２０５ｄ，２０６ｄはそれぞれ、転送パルスφＴＸ１Ａｎ，φＴＸ１Ｂｎ，φＴＸ２ｎ，φＴＸ３ｎ＋１，φＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１によって駆動される。

ＦＤ２０７ａ〜２０７ｄは電荷を一時的に蓄積するバッファとして機能する。増幅ＭＯＳアンプ４０１ａ〜４０１ｄはソースフォロアとして機能する。選択スイッチ４０２ａ〜４０２ｄはそれぞれ垂直選択パルスφＳＥＬ１ｎ，φＳＥＬ２ｎ，φＳＥＬ１ｎ＋１，φＳＥＬ２ｎ＋１によって駆動される。

各画素において、ＦＤ２０７、増幅ＭＯＳアンプ４０１、及び図示しない定電流源からフローティングディフュージョンアンプが構成される。選択スイッチ４０２で選択された画素のＦＤ２０７に蓄積された電荷量に応じた電圧信号が列出力線４０３を通じて読み出し回路１０３の列回路１００１（後述）に読み出される。リセットスイッチ４０４ａ〜４０４ｄはそれぞれ、リセットパルスφＲＥＳ１ｎ，φＲＥＳ２ｎ，φＲＥＳ１ｎ＋１，φＲＥＳ２ｎ＋１によって駆動され、オンされると電源電圧ＶＤＤによりＦＤ２０７をリセットする。なお、各駆動パルスの参照記号の末尾の”ｎ”や”ｎ＋１”は行番号であり、１行目から数えてｎ番目（またはｎ＋１番目）に駆動されることを示す。

図３は読み出し回路１０３の構成例を示す等価回路図である。
読み出し回路１０３は例えば各列に配置されて列ごとに画素から読み出された信号が入力される列回路１００１を有する。ここで、列回路１００１ａは図２のＦＤ２０７ａ，２０７ｃが接続された列出力線４０３ａからの信号を処理し、列回路１００１ｂはＦＤ２０７ｂ，２０７ｄが接続された列出力線４０３ｂからの信号を処理する。

スイッチ１００２ａ，１００２ｂはＦＤ２０７のリセット信号を読み出すために用いられる。スイッチ１００２ａ，１００２ｂはそれぞれ制御パルスφＴＮ１，φＴＮ２で駆動され、列出力線４０３に出力されたリセット時のＦＤ２０７の電位であるリセット信号をコンデンサ１００３ａ，１００３ｂに記憶する。
スイッチ１００４ａ，１００４ｂはＰＤ２０３の信号とノイズ信号の混合信号である第１ＰＤ信号を読み出すために用いられる。スイッチ１００４ａ，１００４ｂはそれぞれ制御パルスφＳａ１，φＳａ２で駆動され、列出力線４０３に出力された第１ＰＤ信号をコンデンサ１００５ａ，１００５ｂに記憶する。

スイッチ１００６ａ，１００６ｂはＰＤ２０３およびＰＤ２０４の信号とノイズ信号との混合信号、あるいはＰＤ２０９の信号とノイズ信号との混合信号である、第２ＰＤ信号を読み出すために用いられる。スイッチ１００６ａ，１００６ｂはそれぞれ制御パルスφＳａｂ１，φＳａｂ２で駆動され、列出力線４０３に出力された第２ＰＤ信号をコンデンサ１００７ａ，１００７ｂに記憶する。

コンデンサ１００３ａ，１００５ａ，１００７ａに記憶された電位（信号）は、水平選択回路１０４からの駆動パルスφＨＮ１，φＨａ１，φＨａｂ１によって制御されるスイッチ１００８ａ，１００９ａ，１０１０ａを介して読み出される。そして、スイッチ１００８ａに一方の入力を、スイッチ１００９ａおよび１０１０ａに他方の入力を接続された読み出しアンプ１０１１ａは、入力信号の差分を外部出力信号線１０１２ａに出力する。
同様に、コンデンサ１００３ｂ，１００５ｂ，１００７ｂに記憶された信号は、水平選択回路１０４からの駆動パルスφＨＮ２，φＨａ２，φＨａｂ２によって制御されるスイッチ１００８ｂ，１００９ｂ，１０１０ｂを介して読み出される。そして、スイッチ１００８ｂに一方の入力を、スイッチ１００９ｂおよび１０１０ｂに他方の入力を接続された読み出しアンプ１０１１ｂは、入力信号の差分を外部出力信号線１０１２ｂに出力する。

具体的には、スイッチ１００８と１００９とをオンした場合、コンデンサ１００５に記憶された信号とコンデンサ１００３に記憶された信号との差分、すなわちＰＤ２０３の信号が出力される。また、スイッチ１００８と１０１０とをオンした場合、コンデンサ１００７に記憶された信号とコンデンサ１００３に記憶された信号との差分、すなわちＰＤ２０３の信号とＰＤ２０４の信号との混合信号、もしくは、ＰＤ２０９の信号が出力される。なお、列回路１００１は、ゲインアンプやＡＤ変換器等を有してもよい。また、読み出しアンプ１０１１は列ごとに設けなくてもよく、複数列で共有してもよい。

●（駆動方法）
次に、本実施形態における撮像素子の駆動（読み出し）方法について説明する。
図４は本実施形態における駆動パルスのタイミングチャートの一例である。ここでは、図２に示した２行２列の画素から信号を読み出すものとし、駆動パルスの名称も図２に合わせている。図示する各種の駆動パルスは、制御回路１０６がタイミングジェネレータ１０７を制御して生成するが、以下の説明では、制御回路１０６が駆動パルスを生成するものとして説明する。

まず、図２の左の１列２行（画素２０１ａおよび２０８ｃ）から信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ５０１に、制御回路１０６は、駆動パルスφＲＥＳ１ｎ，φＴＸ１Ａｎ，およびφＴＸ１Ｂｎを同時に高電位（以下「Ｈｉｇｈ」）にする。これにより、リセットスイッチ４０４ａと転送スイッチ２０５ａ，２０６ａがオンとなり、ＰＤ２０３ａ、ＰＤ２０４ａ、ＦＤ２０７ａの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ１ＡｎとφＴＸ１Ｂｎを低電位（以下「Ｌｏｗ」）にして、ＰＤ２０３ａ，２０４ａでの電荷蓄積を開始させる。同様に、制御回路１０６は、期間ｔ５０２に駆動パルスφＲＥＳ１ｎとφＴＸ３ｎ＋１を同時にＨｉｇｈにして、リセットスイッチ４０４ｃと転送スイッチ２１０ｃとをオンする。これにより、ＰＤ２０９ｃ、ＦＤ２０７ｃの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ３ｎ＋１をＬｏｗにし、ＰＤ２０９ｃでの電荷蓄積を開始させる。

別の画素行に存在し、読み出しタイミングの異なるＰＤ２０３ａ，２０４ａとＰＤ２０９ｃとの電荷蓄積時間を等しくするため、リセットのタイミングを異ならせている。

電荷蓄積時間に基づく所定時間経過後、制御回路１０６は期間ｔ５０３に駆動パルスφＳＥＬ１ｎをＨｉｇｈにし、画素２０１ａの選択スイッチ４０２ａをオンする。これにより、列出力線４０３ａを通じてＦＤ２０７ａから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ５０３に駆動パルスφＲＥＳ１ｎをＬｏｗにして、ＦＤ２０７ａのリセットを解除する。期間ｔ５０３に信号を読み出すのは焦点検出用画素である。

期間ｔ５０３の開始から遅れて、期間ｔ５０４に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ１をＨｉｇｈにして、スイッチ１００２ａをオンにする。これにより、コンデンサ１００３ａにＦＤ２０７ａのリセット時の信号（ノイズ信号）が記憶される。読み出し回路１０３では、駆動パルスφＴＮ１，φＳａ１，φＳａｂ１の制御に基づいて、ＦＤ２０７ａの電位を列出力線４０３ａを通じて読み出し、それぞれ異なるコンデンサに記憶する。

次に、期間ｔ５０５に制御回路１０６は、駆動パルスφＴＸ１ＡｎとφＳａ１を同時にＨｉｇｈにし、転送スイッチ２０５ａとスイッチ１００４ａをオンする。これにより、ＰＤ２０３ａの信号とノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ａに記憶される。

期間ｔ５０５の経過後、かつ期間ｔ５０６の開始前に制御回路１０６は、駆動パルスφＨＮ１及びφＨａ１をＨｉｇｈにし、読み出しアンプ１０１１ａからＰＤ２０３の信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。上述の通り、読み出し回路１０３は、駆動パルスφＨＮ１，φＨａ１，φＨａｂ１の制御に基づいて、ノイズ信号、第１ＰＤ信号、第２ＰＤ信号を順次出力する。

次に、リセットスイッチ４０４ａをオンしない（φＲＥＳ１ｎがＬｏｗの）状態で制御回路１０６は、期間ｔ５０６に駆動パルスφＴＸ１Ａｎ，φＴＸ１ＢｎとφＳａｂ１を同時にＨｉｇｈにし、転送スイッチ２０５ａ，２０６ａと、スイッチ１００６ａとをオンする。これにより、ＰＤ２０３ａの信号、ＰＤ２０４ａの信号、そしてノイズ信号の混合信号である第２ＰＤ信号がコンデンサ１００７ａに記憶される。制御回路１０６は期間ｔ５０５に駆動パルスφＴＸ１ＡｎをＨｉｇｈにしてＰＤ２０３ａの信号をＦＤ２０７ａに読み出しているので、期間ｔ５０６では駆動パルスφＴＸ１ＡｎはＬｏｗのままでもよい。厳密には、期間ｔ５０１の終了から期間ｔ５０６の終了までが蓄積時間となる。
期間ｔ５０６の経過後に制御回路１０６は駆動パルスφＨＮ１，φＨａｂ１をＨｉｇｈにして、読み出し回路１０３からノイズ信号と第２ＰＤ信号との差分出力を開始する。

このように、読み出し回路１０３に読み出されたノイズ信号、第１ＰＤ信号、第２ＰＤ信号は、別個のコンデンサ（記憶部）１００３ａ，１００５ａ，１００７ａに記憶される。そして、第１ＰＤ信号からノイズ信号を減じた信号（Ａ像信号と呼ぶ）と、第２ＰＤ信号からノイズ信号を減じた信号（撮像信号と呼ぶ）が、読み出しアンプ１０１１ａを介して出力される。第１ＰＤ信号はＰＤ２０３ａの信号であり、撮像信号はＰＤ２０３ａとＰＤ２０４ａの信号の混合信号であるため、撮像信号からＡ像信号を減算すればＰＤ２０４ａの信号（Ｂ像信号と呼ぶ）を得ることができる。Ａ像信号およびＢ像信号は、位相差検出方式の焦点検出に用いる信号である。

次に、期間ｔ５０７において制御回路１０６は、制御パルスφＲＥＳ１ｎをＨｉｇｈにしてリセットスイッチ４０４ａをオンする。これにより、ＦＤ２０７ａがリセットされる。
その後、期間ｔ５０８の開始時に制御回路１０６は制御パルスφＳＥＬ１ｎ＋１をＨｉｇｈにして選択スイッチ４０２ｃをオンしてｎ＋１行目を選択し、次の行の信号の読み出し動作を開始する。また同時に制御回路１０６は駆動パルスφＲＥＳ１ｎ＋１をＬｏｗにして、ＦＤ２０７ｃのリセットを解除する。期間ｔ５０８では、撮像用画素の信号を読み出す。

期間ｔ５０８開始後の期間ｔ５０９に制御回路１０６は制御パルスφＴＮ１をＨｉｇｈにし、コンデンサ１００３ａに、ＦＤ２０７ｃのリセット時の信号（ノイズ信号）を読み出して記憶する。
その後、期間ｔ５１０に制御回路１０６は駆動パルスφＴＸ３ｎ＋１とφＳａｂ１を同時にＨｉｇｈにして転送スイッチ２１０ｃとスイッチ１００６ａをオンする。これにより、ＰＤ２０９ｃの信号とノイズ信号との混合信号がコンデンサ１００７ａに記憶される。この混合信号は、焦点検出用画素から読み出す第２ＰＤ信号と同様の信号であるため、便宜上、第２ＰＤ信号と呼ぶ。

期間ｔ５１０の経過後、制御回路１０６は制御パルスφＨＮ１，φＨａｂ１をＨｉｇｈにする。これにより、第２ＰＤ信号からノイズ信号を減算したＰＤ２０９ｃの信号が、読み出しアンプ１０１１ａから出力される。

次に、図２の画素２０８ｂと２０１ｄから信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ５０１に、制御回路１０６は、駆動パルスφＲＥＳ２ｎとφＴＸ２ｎを同時にＨｉｇｈにする。これにより、リセットスイッチ４０４ｂと転送スイッチ２１０ｂがオンとなり、ＰＤ２０９ｂ、ＦＤ２０７ｂの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は駆動パルスφＴＸ２ｎをＬｏｗにして、ＰＤ２０９ｂでの電荷蓄積を開始させる。同様に、制御回路１０６は、期間ｔ５０２に駆動パルスφＲＥＳ２ｎ＋１とφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１を同時にＨｉｇｈにして、リセットスイッチ４０４ｄと転送スイッチ２０５ｄ，２０６ｄとをオンにする。これにより、ＰＤ２０３ｄ、ＰＤ２０４ｄ、ＦＤ２０７ｄの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１をＬｏｗし、ＰＤ２０３ｄ、ＰＤ２０４ｄでの電荷蓄積を開始させる。

別の画素行に存在し、読み出しタイミングの異なるＰＤ２０９ｂとＰＤ２０３ｄ，２０４ｄとの電荷蓄積時間を等しくするため、リセットのタイミングを異ならせている。

電荷蓄積時間に基づく所定時間経過後、制御回路１０６は期間ｔ５１１に駆動パルスφＳＥＬ２ｎをＨｉｇｈにし、撮像用画素２０８ｂの選択スイッチ４０２ｂをオンする。これにより、列出力線４０３ｂを通じてＦＤ２０７ｂから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ５１１に駆動パルスφＲＥＳ２ｎをＬｏｗにして、ＦＤ２０７ｂのリセットを解除する。期間ｔ５１１に信号を読み出すのは撮像用画素である。

期間ｔ５１１の開始から遅れて、期間ｔ５１２に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにする。これにより、コンデンサ１００３ｂにＦＤ２０７ｂのリセット時の信号（ノイズ信号）が記憶される。期間ｔ５１３に制御回路１０６は、駆動パルスφＴｘ２ｎとφＳａｂ２とをＨｉｇｈにし、転送スイッチ２１０ｂとスイッチ１００４ｂをオンすることで、ＰＤ２０９ｂの信号とノイズ信号の混合信号である第２ＰＤ信号をコンデンサ１００５ｂに記憶する。

期間ｔ５１３の経過後、制御回路１０６は制御パルスφＨＮ２，φＨａｂ２をＨｉｇｈにする。これにより、第２ＰＤ信号からノイズ信号を減算したＰＤ２０９ｂの信号が、読み出しアンプ１０１１ａから出力される。なお、図２の左側の列の画素２０１ａ，２０８ｃと右側の列の画素２０８ｂ，２０１ｄとでは信号が読み出し回路１０３内のコンデンサに記憶されるタイミングが異なる。そのため、読み出し回路１０３の出力タイミングを制御する制御パルスφＨＮ１，φＨａ１，φＨａｂ１とφＨＮ２，φＨａ２，φＨａｂ２のタイミングも制御も異なっている。

次に、制御回路１０６は、期間ｔ５１４の開始時に駆動パルスφＲＥＳ２ｎをＨｉｇｈにしてリセットスイッチ４０４ｂをオンする。これにより、ＦＤ２０７ｂの電位が電源電圧ＶＤＤにより初期電位にリセットされる。
次に、期間ｔ５１５の開始時に制御回路１０６は、駆動パルスφＳＥＬ２ｎ＋１をＨｉｇｈにし、画素２０１ｄの選択スイッチ４０２ｄをオンする。これにより、列出力線４０３ｂを通じてＦＤ２０７ｄから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ５１５の開始時に駆動パルスφＲＥＳ２ｎ＋１をＬｏｗにして、ＦＤ２０７ｄのリセットを解除する。期間ｔ５１５に信号を読み出すのは焦点検出用画素である。

期間ｔ５１５の開始から遅れて、期間ｔ５１６に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにする。これにより、コンデンサ１００３ｂにＦＤ２０７ｄのリセット時の信号（ノイズ信号）が記憶される。

次に、期間ｔ５１７に制御回路１０６は、駆動パルスφＴＸ４Ａｎ＋１とφＳａ２を同時にＨｉｇｈにし、転送スイッチ２０５ｄとスイッチ１００４ｂをオンする。これにより、ＰＤ２０３ｄの信号とノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ｂに記憶される。

期間ｔ５１７の経過後、かつ期間ｔ５１８の開始前に制御回路１０６は、駆動パルスφＨＮ２及びφＨａ２をＨｉｇｈにし、読み出しアンプ１０１１ｂからＰＤ２０３ｄの信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。

次に、リセットスイッチ４０４ｄをオンしない（φＲＥＳ２ｎ＋１がＬｏｗの）状態で制御回路１０６は、期間ｔ５１８に駆動パルスφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１とφＳａｂ２を同時にＨｉｇｈにする。これにより、転送スイッチ２０５ｄ，２０６ｄと、スイッチ１００６ｂがオンし、ＰＤ２０３ｄの信号、ＰＤ２０４ｄの信号、そしてノイズ信号の混合信号である第２ＰＤ信号がコンデンサ１００７ｂに記憶される。制御回路１０６は期間ｔ５１７に駆動パルスφＴＸ４Ａｎ＋１をＨｉｇｈにしてＰＤ２０３ｄの信号をＦＤ２０７ｄに読み出しているので、期間ｔ５１８では駆動パルスφＴＸ４Ａｎ＋１はＬｏｗのままでもよい。
期間ｔ５１８の経過後に制御回路１０６は駆動パルスφＨＮ２，φＨａｂ２をＨｉｇｈにして、読み出し回路１０３からノイズ信号と第２ＰＤ信号との差分出力を開始する。

このように、読み出し回路１０３に読み出されたノイズ信号、第１ＰＤ信号、第２ＰＤ信号は、別個のコンデンサ（記憶部）１００３ｂ，１００５ｂ，１００７ｂに記憶される。そして、第１ＰＤ信号からノイズ信号を減じた信号（Ａ像信号と呼ぶ）と、第２ＰＤ信号からノイズ信号を減じた信号（撮像信号と呼ぶ）が、読み出しアンプ１０１１ｂを介して出力される。第１ＰＤ信号はＰＤ２０３ｄの信号であり、撮像信号はＰＤ２０３ｄとＰＤ２０４ｄの信号の混合信号であるため、撮像信号からＡ像信号を減算すればＰＤ２０４ｄの信号（Ｂ像信号と呼ぶ）を得ることができる。

撮像用画素に関しては第１ＰＤ信号を読み出す必要がない。そのため、焦点検出用画素と撮像用画素との駆動制御を異ならせることで、撮像用画素の読み出し時間を短縮することが可能となり、ひいては全体の読み出し時間の短縮が可能となる。

本実施形態の効果について、図５を用いて説明する。図５（ａ）は、図２に示した焦点検出用画素と撮像用画素との配列の画素行について、同じタイミング制御（同じ駆動信号群）によって信号を読み出す場合の時間経過と読み出し動作の関係を模式的に示している。図５において三角のマークはリセットのタイミングを示している。また、Ｎはノイズ信号の読み出し、Ｓ（Ａ）はＰＤ２０３の信号読み出し、Ｓ（Ａ＋Ｂ）は撮像信号（ＰＤ２０３、２０４の混合信号またはＰＤ２０９の信号）の読み出しをそれぞれ示している。この場合、一方の配列パターンにおける焦点検出用画素の信号読み出し開始が、他方の配列パターンにおける焦点検出用画素の信号読み出し終了を待機することになり、撮像用画素の信号読み出し完了から焦点検出用画素の信号読み出し開始までの待機時間が無駄になる。

図５（ａ）の場合、必要な読み出し時間は、読み出し方向において異なる位置に存在する焦点検出用画素の数によって決定される。つまり、図５（ａ）に示すように、焦点検出用画素２０１ａと２０１ｄの信号読み出しに必要な時間の合計となる。従って、焦点検出用画素と撮像用画素とが信号読み出し方向に交互に配列され、かつその配列順序が互いに逆の行が存在する場合、焦点検出用画素だけで構成される行（図５（ｃ）上段）と同等の信号読み出し時間が必要になる。

一方、本実施形態によれば、信号読み出し方向における焦点検出用画素と撮像用画素の配列パターンが複数存在する場合、配列パターンに応じてタイミング制御を異ならせている。そのため、図５（ｂ）に示すように、一方の配列パターンの信号読み出しが、他方の配列パターンの信号読み出しに影響を受けない。従って、一方の配列パターンにおける焦点検出用画素の信号読み出し開始が、他方の配列パターンにおける焦点検出用画素の信号御読み出し終了を待機することがない。図２の例では、第ｎ行については焦点検出用画素−撮像用画素の配列パターン、第ｎ＋１行については撮像用画素−焦点検出用画素の配列パターンである。そして、それぞれのパターンで独立した駆動タイミングで信号読み出しを行うため、別の配列パターンの画素行の信号読み出しタイミングの影響を受けない。従って、個々の配列パターンに適したタイミングで信号読み出しが行え、無駄な時間を省いた効率的な信号読み出しが可能となる。

また、本実施形態は、画質の点においても有利である。たとえば、図５（ｃ）に示すような、焦点検出用画素だけで構成される行（ＡＦ行）と、撮像用画素だけで構成される行（非ＡＦ行）で撮像素子の画素アレイ１０１を構成した場合を考える。この場合、ＡＦ行と非ＡＦ行とで、リセット信号の読み出しタイミング（Ｎ）は一緒でも、リセット信号が読み出されてから撮像信号（Ｓ（Ａ＋Ｂ））が読み出されるまでの時間が異なる（ＡＦ行の方が遅くなる）。一方で、リセット信号の読み出しから撮像信号の読み出しまでの時間が長くなるほど、撮像信号におけるノイズが増えるという特性がある。これは、リセット信号の読み出しから撮像信号の読み出しまでの時間が長くなるほど信号の相関関係が低下し、撮像信号から減算するリセット信号の信頼度が低下するからである。その結果、ＡＦ行から読み出した撮像信号のノイズが非ＡＦ行から読み出した撮像信号のノイズに対して相対的に増加し、ＡＦ行のノイズが目立ってしまうという問題が生じる。例えば、焦点検出領域に対応させてＡＦ行を複数連続して設けた場合、ＡＦ行部分に縞状のノイズが生じた画像となってしまう。

しかしながら、本実施形態では、同一行内に焦点検出用画素と撮像用画素とを混在させ、ＡＦ行と非ＡＦ行という区分はしていない。そのため、焦点検出用画素と撮像用画素とでリセット信号の読み出しから撮像信号の読み出しまでの時間が異なることに起因する焦点検出用画素のノイズが分散し、目立ちにくくなる。特に焦点検出用画素と撮像用画素の配列パターンが複数存在する本実施形態では、ノイズが一層分散される。この効果は、配列パターン間で焦点検出用画素の位置が重複しない場合や、同じ配列パターンが隣接しないように配置される場合により高くなる。

●（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図６は、図２と同様の等価回路図であり、図２と同じ構成要素については同じ参照符号を付してある。本実施形態では、隣接する上下２画素で光電変換手段（ＰＤ）と電荷転送用のスイッチを除く、リセット、蓄積ならびに読み出しに係る回路を共用する構成を特徴とする。

図６において、画素２０１ａおよび２０１ｄは焦点検出用画素であり、画素２０８ｂおよび２０８ｃは撮像用画素である。垂直方向（列方向）に隣接する焦点検出用画素２０１と撮像用画素２０８とで回路６０１を共用することで、画素内の回路数を減らし、開口率の向上およびＰＤ２０３、ＰＤ２０４、ＰＤ２０９の面積拡大を実現できる。

なお、図６において、共用される部分を含め、等価回路の構成要素は図２と同様であるため、説明は割愛する。本実施形態と第１の実施形態とは、以下の点で回路構成が異なる。本実施形態では、転送スイッチ２０５ａ，２０６ａ，２１０ｃによってＰＤ２０３ａ，２０４ａ，２０９ｃから電荷がＦＤ２０７ａに転送されること。また、転送スイッチ２１０ｂ，２０５ｄ，２０６ｄによってＰＤ２０９ｂ，２０３ｄ，２０４ｄから電荷がＦＤ２０７ｂに転送されること。リセットパルスφＲＥＳおよび選択パルスφＳＥＬの数（信号および配線）が１つであること。

なお、本実施形態における読み出し回路１０３の回路構成は、第１の実施形態（図３）と同一である。

●（駆動方法）
次に、本実施形態における撮像素子の駆動（読み出し）方法について説明する。
図７は本実施形態における駆動パルスのタイミングチャートの一例である。ここでは、図６に示した２行２列の画素から信号を読み出すものとし、駆動パルスの符号も図６に合わせている。図示する各種の駆動パルスは、制御回路１０６がタイミングジェネレータ１０７を制御して生成するが、以下の説明では、制御回路１０６が駆動パルスを生成するものとして説明する。

まず、図６の左の１列２行（画素２０１ａおよび２０８ｃ）から信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ７０１に、制御回路１０６は、駆動パルスφＲＥＳ１ｍ，φＴＸ１Ａｎ、およびφＴＸ１Ｂｎを同時にＨｉｇｈにする。これにより、リセットスイッチ４０４ａと転送スイッチ２０５ａ，２０６ａがオンとなり、ＰＤ２０３ａ、ＰＤ２０４ａ、ＦＤ２０７ａの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ１ＡｎとφＴＸ１ＢｎをＬｏｗにして、ＰＤ２０３ａ，２０４ａでの電荷蓄積を開始させる。

同様に、制御回路１０６は、期間ｔ７０２に駆動パルスφＲＥＳ１ｍとφＴＸ３ｎ＋１を同時にＨｉｇｈにして、リセットスイッチ４０４ａと転送スイッチ２１０ｃとをオンする。これにより、ＰＤ２０９ｃ、ＦＤ２０７ｃの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ３ｎ＋１をＬｏｗにし、ＰＤ２０９ｃでの電荷蓄積を開始させる。

別の画素行に存在し、読み出しタイミングの異なるＰＤ２０３ａ，２０４ａとＰＤ２０９ｃとの電荷蓄積時間を等しくするため、リセットのタイミングを異ならせている。

電荷蓄積時間に基づく所定時間経過後、制御回路１０６は期間ｔ７０３に駆動パルスφＳＥＬ１ｍをＨｉｇｈにし、選択スイッチ４０２ａをオンする。これにより、列出力線４０３ａを通じてＦＤ２０７ａから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ７０３に駆動パルスφＲＥＳ１ｍをＬｏｗにして、ＦＤ２０７ａのリセットを解除する。期間ｔ７０３に信号を読み出すのは焦点検出用画素である。

期間ｔ７０３の開始から遅れて、期間ｔ７０４に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ１をＨｉｇｈにして、スイッチ１００２ａをオンにする。これにより、コンデンサ１００３ａにＦＤ２０７ａのリセット時の信号（ノイズ信号）が記憶される。読み出し回路１０３では、駆動パルスφＴＮ１，φＳａ１，φＳａｂ１の制御に基づいて、ＦＤ２０７ａの電位を列出力線４０３ａを通じて読み出し、それぞれ異なるコンデンサに記憶する。

次に、期間ｔ７０５に制御回路１０６は、駆動パルスφＴＸ１ＡｎとφＳａ１を同時にＨｉｇｈにし、転送スイッチ２０５ａとスイッチ１００４ａをオンする。これにより、ＰＤ２０３ａの信号とノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ａに記憶される。

期間ｔ７０５の経過後、かつ期間ｔ７０６の開始前に制御回路１０６は、駆動パルスφＨＮ１及びφＨａ１をＨｉｇｈにし、読み出しアンプ１０１１ａからＰＤ２０３の信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。上述の通り、読み出し回路１０３は、駆動パルスφＨＮ１，φＨａ１，φＨａｂ１の制御に基づいて、ノイズ信号、第１ＰＤ信号、第２ＰＤ信号を順次出力する。

次に、リセットスイッチ４０４ａをオンしない（φＲＥＳ１ｍがＬｏｗの）状態で制御回路１０６は、期間ｔ７０６に駆動パルスφＴＸ１Ａｎ，φＴＸ１ＢｎとφＳａｂ１を同時にＨｉｇｈにし、転送スイッチ２０５ａ、２０６ａと、スイッチ１００６ａとをオンする。これにより、ＰＤ２０３ａの信号、ＰＤ２０４ａの信号、そしてノイズ信号の混合信号である第２ＰＤ信号がコンデンサ１００７ａに記憶される。制御回路１０６は期間ｔ７０５に駆動パルスφＴＸ１ＡｎをＨｉｇｈにしてＰＤ２０３ａの信号をＦＤ２０７ａに読み出しているので、期間ｔ７０６では駆動パルスφＴＸ１ＡｎはＬｏｗのままでもよい。厳密には、期間ｔ７０１の終了から期間ｔ７０６の終了までが蓄積時間となる。

期間ｔ７０６の経過後に制御回路１０６は駆動パルスφＨＮ１，φＨａｂ１をＨｉｇｈにして、読み出し回路１０３からノイズ信号と第２ＰＤ信号との差分出力を開始する。

このように、読み出し回路１０３に読み出されたノイズ信号、第１ＰＤ信号、第２ＰＤ信号は、別個のコンデンサ（記憶部）１００３ａ，１００５ａ，１００７ａに記憶される。そして、第１ＰＤ信号からノイズ信号を減じた信号（Ａ像信号と呼ぶ）と、第２ＰＤ信号からノイズ信号を減じた信号（撮像信号と呼ぶ）が、読み出しアンプ１０１１ａを介して出力される。第１ＰＤ信号はＰＤ２０３ａの信号であり、撮像信号はＰＤ２０３ａとＰＤ２０４ａの信号の混合信号であるため、撮像信号からＡ像信号を減算すればＰＤ２０４ａの信号（Ｂ像信号と呼ぶ）を得ることができる。

次に、期間ｔ７０７において制御回路１０６は、制御パルスφＲＥＳ１ｍをＨｉｇｈにしてリセットスイッチ４０４ａをオンする。これにより、ＦＤ２０７ａがリセットされる。
その後、期間ｔ７０８の開始時に制御回路１０６は制御パルスφＳＥＬ１ｍはＨｉｇｈのまま選択スイッチ４０２ａのオン状態（ｎ＋１行目の選択状態）を維持し、次の行（ｎ行目）の信号の読み出し動作を開始する。また同時に制御回路１０６は駆動パルスφＲＥＳ１ｍをＬｏｗにして、ＦＤ２０７ｃのリセットを解除する。期間ｔ７０８では、撮像用画素の信号を読み出す。

期間ｔ７０８開始後の期間ｔ７０９に制御回路１０６は制御パルスφＴＮ１をＨｉｇｈにし、コンデンサ１００３ａに、ＦＤ２０７ａのリセット時の信号（ノイズ信号）を読み出して記憶する。
その後、期間ｔ７１０に制御回路１０６は駆動パルスφＴＸ３ｎ＋１とφＳａｂ１を同時にＨｉｇｈにして転送スイッチ２１０ｃとスイッチ１００６ａをオンする。これにより、ＰＤ２０９ｃの信号とノイズ信号との混合信号がコンデンサ１００７ａに記憶される。この混合信号は、焦点検出用画素から読み出す第２ＰＤ信号と同様の信号であるため、便宜上、第２ＰＤ信号と呼ぶ。

期間ｔ７１０の経過後、制御回路１０６は制御パルスφＨＮ１，φＨａｂ１をＨｉｇｈにする。これにより、第２ＰＤ信号からノイズ信号を減算したＰＤ２０９ｃの信号が、読み出しアンプ１０１１ａから出力される。

次に、図６の右側の１列２行（画素２０８ｂと２０１ｄ）から信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ７０１に、制御回路１０６は、駆動パルスφＲＥＳ２ｍとφＴＸ２ｎを同時にＨｉｇｈにする。これにより、リセットスイッチ４０４ｂと転送スイッチ２１０ｂがオンとなり、ＰＤ２０９ｂ、ＦＤ２０７ｂの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は駆動パルスφＴＸ２ｎをＬｏｗにして、ＰＤ２０９ｂでの電荷蓄積を開始させる。

同様に、制御回路１０６は、期間ｔ７０２に駆動パルスφＲＥＳ２ｍとφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１を同時にＨｉｇｈにして、リセットスイッチ４０４ｂと転送スイッチ２０５ｄ，２０６ｄとをオンにする。これにより、ＰＤ２０３ｄ、ＰＤ２０４ｄ、ＦＤ２０７ｂの電位が電源電圧ＶＤＤにより初期電位にリセットされる。その後、制御回路１０６は、駆動パルスφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１をＬｏｗし、ＰＤ２０３ｄ、ＰＤ２０４ｄでの電荷蓄積を開始させる。

別の画素行に存在し、読み出しタイミングの異なるＰＤ２０９ｂとＰＤ２０３ｄ、２０４ｄとの電荷蓄積時間を等しくするため、リセットのタイミングを異ならせている。

電荷蓄積時間に基づく所定時間経過後、制御回路１０６は期間ｔ７１１に駆動パルスφＳＥＬ２ｍをＨｉｇｈにし、撮像用画素２０８ｂの選択スイッチ４０２ｂをオンする。これにより、列出力線４０３ｂを通じてＦＤ２０７ｂから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ７１１に駆動パルスφＲＥＳ２ｍをＬｏｗにして、ＦＤ２０７ｂのリセットを解除する。期間ｔ７１１に信号を読み出すのは撮像用画素である。

期間ｔ７１１の開始から遅れて、期間ｔ７１２に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにする。これにより、コンデンサ１００３ｂにＦＤ２０７ｂのリセット時の信号（ノイズ信号）が記憶される。期間ｔ７１３に制御回路１０６は、駆動パルスφＴｘ２ｎとφＳａｂ２とをＨｉｇｈにし、転送スイッチ２１０ｂとスイッチ１００４ｂをオンすることで、ＰＤ２０９ｂの信号とノイズ信号の混合信号である第２ＰＤ信号をコンデンサ１００５ｂに記憶する。

期間ｔ７１３の経過後、制御回路１０６は制御パルスφＨＮ２，φＨａｂ２をＨｉｇｈにする。これにより、第２ＰＤ信号からノイズ信号を減算したＰＤ２０９ｂの信号が、読み出しアンプ１０１１ａから出力される。なお、図６の左側の列の画素２０１ａ，２０８ｃと右側の列の画素２０８ｂ，２０１ｄとでは信号が読み出し回路１０３内のコンデンサに記憶されるタイミングが異なる。そのため、読み出し回路１０３の出力タイミングを制御する制御パルスφＨＮ１，φＨａ１，φＨａｂ１とφＨＮ２，φＨａ２，φＨａｂ２のタイミングも制御も異なっている。

次に、制御回路１０６は、期間ｔ７１４の開始時に駆動パルスφＲＥＳ２ｍをＨｉｇｈにしてリセットスイッチ４０４ｂをオンする。これにより、ＦＤ２０７ｂの電位が電源電圧ＶＤＤにより初期電位にリセットされる。

次に、期間ｔ７１５の開始時に制御回路１０６は、駆動パルスφＳＥＬ２ｍはＨｉｇｈのまま画素２０１ｄの選択スイッチ４０２ｂのオン状態（ｎ行目の選択状態）を維持し、次の行（ｎ＋１行目）の信号の読み出し動作を開始する。なお、制御回路１０６は、期間ｔ７１５の開始時に駆動パルスφＲＥＳ２ｍをＬｏｗにして、ＦＤ２０７ｂのリセットを解除する。期間ｔ７１５に信号を読み出すのは焦点検出用画素である。

期間ｔ７１５の開始から遅れて、期間ｔ７１６に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにする。これにより、コンデンサ１００３ｂにＦＤ２０７ｂのリセット時の信号（ノイズ信号）が記憶される。

次に、期間ｔ７１７に制御回路１０６は、駆動パルスφＴＸ４Ａｎ＋１とφＳａ２を同時にＨｉｇｈにし、転送スイッチ２０５ｄとスイッチ１００４ｂをオンする。これにより、ＰＤ２０３ｄの信号とノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ｂに記憶される。

期間ｔ７１７の経過後、かつ期間ｔ７１８の開始前に制御回路１０６は、駆動パルスφＨＮ２及びφＨａ２をＨｉｇｈにし、読み出しアンプ１０１１ｂからＰＤ２０３ｄの信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。

次に、リセットスイッチ４０４ｂをオンしない（φＲＥＳ２ｍがＬｏｗの）状態で制御回路１０６は、期間ｔ７１８に駆動パルスφＴＸ４Ａｎ＋１，φＴＸ４Ｂｎ＋１とφＳａｂ２を同時にＨｉｇｈにする。これにより、転送スイッチ２０５ｄ，２０６ｄと、スイッチ１００６ｂがオンし、ＰＤ２０３ｄの信号、ＰＤ２０４ｄの信号、そしてノイズ信号の混合信号である第２ＰＤ信号がコンデンサ１００７ｂに記憶される。制御回路１０６は期間ｔ７１７に駆動パルスφＴＸ４Ａｎ＋１をＨｉｇｈにしてＰＤ２０３ｄの信号をＦＤ２０７ｂに読み出しているので、期間ｔ７１８では駆動パルスφＴＸ４Ａｎ＋１はＬｏｗのままでもよい。
期間ｔ７１８の経過後に制御回路１０６は駆動パルスφＨＮ２，φＨａｂ２をＨｉｇｈにして、読み出し回路１０３からノイズ信号と第２ＰＤ信号との差分出力を開始する。

このように、読み出し回路１０３に読み出されたノイズ信号、第１ＰＤ信号、第２ＰＤ信号は、別個のコンデンサ（記憶部）１００３ａ，１００５ａ，１００７ａに記憶される。そして、第１ＰＤ信号からノイズ信号を減じた信号（Ａ像信号と呼ぶ）と、第２ＰＤ信号からノイズ信号を減じた信号（撮像信号と呼ぶ）が、読み出しアンプ１０１１ａを介して出力される。第１ＰＤ信号はＰＤ２０３ａの信号であり、撮像信号はＰＤ２０３ａとＰＤ２０４ａの信号の混合信号であるため、撮像信号からＡ像信号を減算すればＰＤ２０４ａの信号（Ｂ像信号と呼ぶ）を得ることができる。

本実施形態によれば、第１の実施形態に係る画素アレイの回路構成において、リセット、電荷蓄積、ならびに読み出しに係る回路を隣接する２画素で共有するようにした。そのため、第１の実施形態による効果に加え、回路素子の数を減らすことによる効果、例えば光電変換手段の面積を大きくすることが可能になるといった効果が実現できる。

●（変形例）
図６の回路構成を有する画素アレイに対する別の駆動方法について説明する。
図８は第２の実施形態の駆動方法の変形例を示すタイミングチャートである。なお、図７を用いて説明した駆動動作と同じ部分については、図７と同じ参照符号を付して説明を省略する。図示する各種の駆動パルスは、制御回路１０６がタイミングジェネレータ１０７を制御して生成するが、以下の説明では、制御回路１０６が駆動パルスを生成するものとして説明する。

初めに、図６の左側の１列２行（画素２０１ａと２０８ｃ）から信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ７０１，ｔ７０２において、ＰＤ２０３ａ，２０４ａ，２０９ｃおよびＦＤ２０７ａは初期電位にリセットされる。

電荷蓄積時間に基づく所定時間経過後、制御回路１０６は期間ｔ８０１に駆動パルスφＳＥＬ１ｍをＨｉｇｈにし、選択スイッチ４０２ａをオンする。これにより、列出力線４０３ａを通じてＦＤ２０７ａから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ８０１の開始時に駆動パルスφＲＥＳ１ｍをＬｏｗにして、ＦＤ２０７ａのリセットを解除する。期間ｔ８０１に信号を読み出すのは焦点検出用画素である。

期間ｔ８０１の開始から遅れて、期間ｔ８０２に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ１をＨｉｇｈにして、スイッチ１００２ａをオンにする。これにより、コンデンサ１００３ａにＦＤ２０７ａのリセット時の信号（第１ノイズ信号）が記憶される。

次に、期間ｔ８０３に制御回路１０６は、駆動パルスφＴＸ１ＡｎとφＳａ１を同時にＨｉｇｈにし、転送スイッチ２０５ａとスイッチ１００４ａをオンする。これにより、ＰＤ２０３ａの信号と第１ノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ａに記憶される。

期間ｔ８０３の経過後、かつ期間ｔ８０４の開始前に制御回路１０６は、駆動パルスφＨＮ１及びφＨａ１をＨｉｇｈにし、読み出しアンプ１０１１ａからＰＤ２０３ａの信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。上述の通り、読み出し回路１０３は、駆動パルスφＨＮ１，φＨａ１，φＨａｂ１の制御に基づいて、第１ノイズ信号、第２ノイズ信号、第１〜第３ＰＤ信号を順次出力する。

次に、期間ｔ８０４で制御回路１０６は、次の信号を出力するための準備として、駆動パルスφＲＥＳ１ｍをＨｉｇｈにしてリセットスイッチ４０４ａをオンし、ＦＤ２０７ａをリセットする。期間ｔ８０４経過後、制御回路１０６はφＲＥＳ１ｍをＬｏｗにしてＦＤ２０７ａのリセットを解除する。

期間ｔ８０５に制御回路１０６は駆動パルスφＴＮ１をＨｉｇｈにして、スイッチ１００２ａをオンにし、コンデンサ１００３ａに、ＦＤ２０７ａのリセット時の信号（第２ノイズ信号）を読み出して記憶する。期間ｔ８０２と期間ｔ８０５とでＦＤ２０７ａの状態は異なるため、第１ノイズ信号と第２ノイズ信号とは異なる値を有する。

次に期間ｔ８０６に制御回路１０６は制御パルスφＴＸ１ＢｎとφＳａ１を同時にＨｉｇｈにして転送スイッチ２０６ａとスイッチ１００４ａをオンする。これにより、ＰＤ２０４ａの信号と第２ノイズ信号の混合信号である第３ＰＤ信号をコンデンサ１００５ａに記憶する。
期間ｔ８０６の経過後、かつ期間ｔ７０７の開始前に制御回路１０６は、駆動パルスφＨＮ１及びφＨａ１をＨｉｇｈにし、読み出しアンプ１０１１ａからＰＤ２０４ａの信号（第３ＰＤ信号から第２ノイズ信号を減算した信号）を出力する。

このように、読み出し回路１０３に読み出された第１ノイズ信号、第２ノイズ信号はコンデンサ１００３ａに、第１および第３ＰＤ信号はコンデンサ１００５ａに、第２ＰＤ信号はコンデンサ１００７ａに記憶される。そして、第１ＰＤ信号から第１ノイズ信号を減じた信号（Ａ像信号）と、第３ＰＤ信号から第２ノイズ信号を減じた信号（Ｂ像信号）が、読み出しアンプ１０１１ａを介して出力される。撮像信号はＰＤ２０３ａとＰＤ２０４ａの信号の混合信号であるため、Ａ像信号とＢ像信号とを混合すれば撮像信号を得ることができる。

期間ｔ７０７以降の撮像用画素２０８ｃの読み出し制御は図７と同様であるため、説明を省略する。

次に、図６の右側の１列２行（画素２０８ｂと２０１ｄ）から信号を読み出す際の駆動パルスのタイミング制御について説明する。期間ｔ７０１，ｔ７０２において、ＰＤ２０９ｂ，２０３ｄ，２０４ｄ及びＦＤ２０７ｂは初期電位にリセットされる。

次に、電荷蓄積時間に基づく所定時間経過後、期間ｔ７１１およびｔ７１４で実施される撮像用画素２０８ｂの読み出しおよびＦＤ２０７ｂのリセットに係る動作は図７と同様であるため、説明を省略する。

制御回路１０６は期間ｔ８０７に駆動パルスφＳＥＬ２ｍをＨｉｇｈにし、選択スイッチ４０２ｂをオンする。これにより、列出力線４０３ｂを通じてＦＤ２０７ｂから信号が読み出し可能になる。なお、制御回路１０６は、期間ｔ８０７の開始時に駆動パルスφＲＥＳ２ｍをＬｏｗにして、ＦＤ２０７ａのリセットを解除する。期間ｔ８０７に信号を読み出すのは焦点検出用画素である。

期間ｔ８０７の開始から遅れて、期間ｔ８０８に制御回路１０６は読み出し回路１０３の駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにする。これにより、コンデンサ１００３ａにＦＤ２０７ｂのリセット時の信号（第１ノイズ信号）が記憶される。

次に、期間ｔ８０９に制御回路１０６は、駆動パルスφＴＸ４Ａｎ＋１とφＳａ２を同時にＨｉｇｈにし、転送スイッチ２０５ｄとスイッチ１００４ｂをオンする。これにより、ＰＤ２０３ｄの信号と第１ノイズ信号との混合信号である第１ＰＤ信号がコンデンサ１００５ａに記憶される。

期間ｔ８０９の経過後、かつ期間ｔ８１０の開始前に制御回路１０６は、駆動パルスφＨＮ２及びφＨａ２をＨｉｇｈにし、読み出しアンプ１０１１ｂからＰＤ２０３ｄの信号（第１ＰＤ信号からノイズ信号を減算した信号）を出力する。

次に、期間ｔ８１０で制御回路１０６は、次の信号を出力するための準備として、駆動パルスφＲＥＳ２ｍをＨｉｇｈにしてリセットスイッチ４０４ｂをオンし、ＦＤ２０７ｂをリセットする。期間ｔ８１０経過後、制御回路１０６はφＲＥＳ２ｍをＬｏｗにしてＦＤ２０７ｂのリセットを解除する。

期間ｔ８１１に制御回路１０６は駆動パルスφＴＮ２をＨｉｇｈにして、スイッチ１００２ｂをオンにし、コンデンサ１００３ａに、ＦＤ２０７ｂのリセット時の信号（第２ノイズ信号）を読み出して記憶する。期間ｔ８０８と期間ｔ８１１とでＦＤ２０７ｂの状態は異なるため、第１ノイズ信号と第２ノイズ信号とは異なる値を有する。

次に期間ｔ８１２に制御回路１０６は制御パルスφＴＸ４ＢｎとφＳａ２を同時にＨｉｇｈにして転送スイッチ２０６ｄとスイッチ１００４ｂをオンする。これにより、ＰＤ２０４ｄの信号と第２ノイズ信号の混合信号である第３ＰＤ信号をコンデンサ１００５ｂに記憶する。
期間ｔ８１２の経過後、制御回路１０６は、駆動パルスφＨＮ２およびφＨａ２をＨｉｇｈにし、読み出しアンプ１０１１ｂからＰＤ２０４ｄの信号（第３ＰＤ信号から第２ノイズ信号を減算した信号）を出力する。

このように、読み出し回路１０３に読み出された第１ノイズ信号、第２ノイズ信号はコンデンサ１００３ｂに、第１および第３ＰＤ信号はコンデンサ１００５ｂに、第２ＰＤ信号はコンデンサ１００７ｂに記憶される。そして、第１ＰＤ信号から第１ノイズ信号を減じた信号（Ａ像信号）と、第３ＰＤ信号から第２ノイズ信号を減じた信号（Ｂ像信号）が、読み出しアンプ１０１１ｂを介して出力される。撮像信号はＰＤ２０３ｂとＰＤ２０４ｂの信号の混合信号であるため、Ａ像信号とＢ像信号とを混合すれば撮像信号を得ることができる。

変形例に係る駆動制御は、焦点検出用画素の信号読出の際に、１画素内の２つのＰＤの信号を順次読み出す。そのため、図７を用いて説明したような、１つのＰＤの信号を読み出し、その後、１つめのＰＤの信号に２つ目のＰＤの信号を混合して読み出す駆動制御よりもリセット信号の読み出し回数が増え、読出し時間は長くなる。

しかし、変形例においても、模式的な信号読み出し動作のシーケンスは図５（ｂ）のようになるため、従前の駆動制御（図５（ａ））と比較すれば全体的な信号読み出し時間の短縮は実現できる。この短縮は撮像用画素の信号読み出し時間の短縮によるものである。

第１及び第２の実施形態のように、焦点検出用画素と撮像用画素との配列が異なる複数の配列パターンを用いるとともに、配列パターンに応じた駆動制御を行うことで、信号読み出しの高速化を実現できる。また、同じ色のカラーフィルタが設けられた画素については、リセット時の信号の読み出しから撮像信号の読み出しまでの時間差が同じであるため、ノイズレベルのばらつきが目立ちにくく、画質の点においても有利である。

このように、本発明によれば、撮像信号に縞状のノイズを増やすことなく、焦点検出用画素と撮像用画素の読み出しの高速化を可能としている。

また、第１および第２の実施形態においては、撮像素子１００から出力される画素データの出力順序は画素の並び順に等しいため、画像信号として使用する際にも、撮像素子１００の内部もしくは、外部で画素データの並べ替えをする必要がない。

●（デジタルカメラへの適用）
上述した撮像素子をデジタルカメラに適用した実施形態について図９を用いて説明する。レンズ部９０１は被写体の光学像を撮像素子９０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部９０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置９０２を通じて制御部９０９によって制御される。

メカニカルシャッタ９０３はレンズ部９０１と撮像素子９０５の間に配置され、駆動はシャッタ駆動装置９０４を通じて制御部９０９によって制御される。撮像素子９０５は複数の画素によってレンズ部９０１で結像された光学像を画像信号に変換する。信号処理部９０６は撮像素子９０５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。信号処理部９０６はまた、撮像素子９０５の出力する画像信号から得られるＡ像信号およびＢ像信号に基づいて位相差検出方式でデフォーカス量および方向を検出する焦点検出処理も実施する。

タイミング発生部９０７は撮像素子９０５および信号処理部９０６に、各種タイミング信号を出力する。制御部９０９は、例えばメモリ（ＲＯＭ，ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することにより、デジタルカメラの各種機能を実現する。制御部９０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。

メモリ部９０８は制御部９０９や信号処理部９０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部９１０は例えば着脱可能なメモリカードである記録媒体９１１を読み書きするためのインターフェースである。表示部９１２は典型的にはＬＣＤであり、撮影した画像やデジタルカメラの各種情報を表示するために用いられる。操作部９１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。

撮影時のデジタルカメラの動作について説明する。
電源がオンされると、撮影スタンバイ状態となる。制御部９０９は、表示部９１２を電子ビューファインダーとして動作させるための動画撮影処理および表示処理を開始する。撮影スタンバイ状態において撮影準備指示（例えば操作部９１３のレリーズボタンの半押し）が入力されると、制御部９０９は焦点検出処理を開始する。具体的には、制御部９０９は、焦点検出領域に含まれる画素ラインについて、例えば第１または第２の実施形態において説明したような駆動制御を行う。そして、制御部９０９は、複数の画素から得られるＡ像信号とＢ像信号の同種の信号をつなぎ合わせた信号波形の位相差に基づいて像ずれ量を求め、デフォーカス量と方向を得る。

そして、制御部９０９は得られたデフォーカス量と方向とから、レンズ部９０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置９０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整しても良い。

その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部９０９は記録用の撮影動作を実行し、得られた画像データを信号処理部９０６で処理し、メモリ部９０８に記憶する。そして、制御部９０９はメモリ部９０８に記憶した画像データを、媒体制御Ｉ／Ｆ部９１０を通じて記録媒体９１１に記録する。なお、図示しない外部Ｉ／Ｆ部から画像データをコンピュータ等の外部装置に出力してもよい。

（他の実施形態）
上述の実施形態では焦点検出用画素として読み出す画素と、撮像用画素として読み出す画素の配列が異なる画素ラインが交互に隣接配置される構成を例示した。この構成は、ノイズ信号の読みだしから撮像信号の読み出しまでの時間の差に起因するノイズの影響が最も目立たない構成である。しかし、所定の複数ライン単位で焦点検出用画素として読み出す画素と、撮像用画素として読み出す画素との配列が異なる画素ラインが交互に隣接配置される構成であってもよい。また、少なくとも焦点検出領域外の画素ラインについては撮像用画素のみからなる画素ラインがあってもよい。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００…撮像素子、１０１…画素アレイ、１０２…垂直選択回路、１０３…読み出し回路、１０４…水平選択回路、１０６…制御回路、１０７…タイミングジェネレータ

Claims (10)

1. 位相差検出方式の焦点検出用信号と画像信号とを読み出す焦点検出用画素と、画像信号を読み出す撮像用画素とが第１のパターンで配列された第１の画素ラインと、第２のパターンで配列された第２の画素ラインとを複数有する画素アレイと、
   各画素の信号読み出しを制御する制御手段と、を有し、
   前記制御手段は、前記焦点検出用画素の信号読み出しに要する時間と、前記撮像用画素の信号読み出しに要する時間の差に起因して、前記第１の画素ラインと前記第２の画素ラインとの一方における信号読み出し動作が他方における信号読み出し動作を待機することなく行われるように、前記第１の画素ラインと、前記第２の画素ラインとで異なる読み出し制御を行う、
   ことを特徴とする撮像素子。
2. 前記第１の画素ラインと、前記第２の画素ラインとが、予め定められた周期で交互に配列されることを特徴とする請求項１に記載の撮像素子。
3. 前記焦点検出用画素は光電変換手段を複数有し、前記撮像用画素は光電変換手段を１つ有することを特徴とする請求項１または請求項２に記載の撮像素子。
4. 前記焦点検出用画素および前記撮像用画素は複数の光電変換手段を有し、前記撮像用画素については、前記複数の光電変換手段の出力を混合した信号を前記画像信号として用いることを特徴とする請求項１または請求項２に記載の撮像素子。
5. 前記制御手段は、前記焦点検出用画素について、前記焦点検出用信号を１つ読み出した後に前記画像信号を読み出すように前記読み出し制御を行い、前記１つの焦点検出用信号の読み出しと前記画像信号の読み出しの間に前記焦点検出用画素の信号読み出しに用いる電荷蓄積手段のリセットを行わないことを特徴とする請求項４に記載の撮像素子。
6. 前記制御手段は、前記焦点検出用画素から複数の焦点検出用信号を読み出すように前記読み出し制御を行い、異なる焦点検出用信号の読み出しの間に、前記焦点検出用画素の信号読み出しに用いる電荷蓄積手段をリセットすることを特徴とする請求項４に記載の撮像素子。
7. 前記画素アレイが、画素で発生した電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段および画素の光電変換手段をリセットするリセット手段と、前記電荷蓄積手段と読み出し線とを接続するスイッチ手段とを、画素ごとに有することを特徴とする請求項１から請求項６のいずれか１項に記載の撮像素子。
8. 前記画素アレイが、画素で発生した電荷を蓄積する電荷蓄積手段と、前記電荷蓄積手段および画素の光電変換手段をリセットするリセット手段と、前記電荷蓄積手段と読み出し線とを接続するスイッチ手段とを、隣接する２画素ごとに有することを特徴とする請求項１から請求項６のいずれか１項に記載の撮像素子。
9. 請求項１から請求項８のいずれか１項に記載の撮像素子と、
   前記撮像素子の前記焦点検出用画素から読み出された前記焦点検出用信号を用いて位相差検出方式の焦点検出を行う焦点検出手段と、
   前記焦点検出の結果に基づいて撮像光学系の焦点を調節する調節手段と、
   を有することを特徴とする撮像装置。
10. 位相差検出方式の焦点検出用信号と画像信号とを読み出す焦点検出用画素と、画像信号を読み出す撮像用画素とが第１のパターンで配列された第１の画素ラインと、第２のパターンで配列された第２の画素ラインとを複数有する画素アレイを有する撮像素子の制御方法であって、
    制御手段が、前記焦点検出用画素の信号読み出しに要する時間と、前記撮像用画素の信号読み出しに要する時間の差に起因して、前記第１の画素ラインと前記第２の画素ラインとの一方における信号読み出し動作が他方における信号読み出し動作を待機することなく行われるように、前記第１の画素ラインと、前記第２の画素ラインとで異なる読み出し制御を行う制御工程を有することを特徴とする撮像素子の制御方法。

Images