JP4821921B2 - 固体撮像装置および電子機器 - Google Patents

Description

本発明は、物理情報取得方法および物理情報取得装置、並びに複数の単位構成要素が配列されてなる物理量分布検知の半導体装置、プログラム、および撮像モジュールに関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を電気信号として読出可能な、たとえば固体撮像装置などの、物理量分布検知の半導体装置を用いる場合に好適な、信号を読み出して所定目的用の情報を取得する技術に関する。特に、読出速度や解像度に関する。

たとえば光や放射線などの外部から入力される電磁波あるいは圧力（接触など）などの物理量変化に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。

一例として映像機器の分野では、物理量の一例である光（電磁波の一例）の変化を検知するＣＣＤ（Charge Coupled Device）型あるいはＭＯＳ（Metal Oxide Semiconductor；金属酸化膜半導体）やＣＭＯＳ（Complementary Metal-oxide Semiconductor；相補金属酸化膜半導体）型の撮像素子（撮像デバイス）を用いた固体撮像装置が使われている。

また、コンピュータ機器の分野では、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置などが使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。

また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。

このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を決められたアドレスの順または任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。

たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子やホール）を前記能動素子で増幅し、画像情報として読み出す。

米国特許 第６，４２３，９９４号公報 特開平１０−１３６３９１号公報 特開２００１−２８５７１７号公報

ここで、近年の固体撮像素子の傾向としては、画素の微細化と高速化が顕著である（たとえば特許文献１〜３を参照）。これらの共通の問題として感度が挙げられる。前者の微細化は受光部の縮小による画素あたり入射光量の減少に関係する。また、後者の高速化は露光時間の減少による入射光量の減少に関係する。

前者に対しては、たとえば特許文献１には、各画素セル内に保有していた回路の一部を複数の画素で共有することにより回路が占有する面積を低減し、光電変換部の面積を確保する仕組みが提案されている。

この特許文献１に記載の仕組みは、開口を広げることにより金属配線による光路の遮蔽を抑制する効果がある。しかしながら、現在の固体撮像素子には各画素に対してマイクロレンズが形成されるのが常であり、集光設計によって透過率の違いはあるものの、レンズの開口によってほぼ感度が決定される。したがって、光電変換部の面積は感度を決める絶対要因とはならない。

これに対して、特許文献２には、互いに隣接する受光素子の行同士において、一方の行の受光素子の配列が他方の行の受光素子の配列に対して配列間隔のほぼ１／２だけ相対的にずれて配置され、さらに行方向に隣接する受光素子間には２列分の列方向電荷転送装置が配置され、斜め方向に隣接する受光素子間には１列分の列方向電荷転送装置が配置されるように列方向電荷転送装置が受光素子間を蛇行するように半導体基板上に形成されている構成（以下、斜めに画素を配列する構成ともいう）を採用することで、解像度や感度を高める仕組みが提案されている。この構成は、垂直、水平方向の空間周波数を一定とした場合、画素数を半分にできることから、画素面積の拡大が可能であるとするものである。

しかしながら、特許文献２に記載の仕組みでは、総画素数は減少していることから分かるように、斜め方向の解像度は低下する。すなわち、純粋には、同じ解像度が得られている訳ではないということになる。また、斜めに画素が配列していながら、読出しは垂直、水平方向の駆動によって行なわれるため、設計が難しい。

他方、感度を高めるための別の手法としては、たとえば特許文献３には、電荷−電圧変換部を共有する構成の固体撮像素子において、複数の光電変換部から同時に信号電荷を読み出し加算することで、受光面積の拡大を実現する仕組みが提案されている。この方法は、読出し画素数が減少するために高速化にも適している。

しかしながら、この特許文献３に記載の仕組みでは、単純に信号電荷の加算を行なうために、出力画素数が減少して解像度が低下する。

本発明は、上記事情に鑑みてなされたものであり、高速読出し可能な技術を提案することを目的とする。また、解像度の低下を抑制する技術を提案することを目的とする。

本発明に係る物理情報取得方法は、物理量の変化を検知する複数の検知部と、これら複数の検知部に対して共有されるように設けられ、それぞれの検知部で検知した物理量の変化に基づいて単位信号を出力する単位信号生成部とを単位構成要素内に含み、単位構成要素が所定の順に配された物理量分布検知のための半導体装置を使用し、物理量についての所定の検知条件の元で取得された単位信号に基づいて所定目的用の物理情報を取得する物理情報取得方法であって、単位信号生成部に対して共有される複数の検知部について、一方の検知部で検知された物理量の変化に応じた単位信号を取得した後、他方の検知部で検知された物理量の変化に応じた単位信号を取得する際には、一方と他方の各検知部で検知された物理量の変化の合成成分に応じた単位信号を取得するように単位構成要素に対して駆動制御を行なうこととした。

要するに、画素共有の構造において、他方の単位信号の取得時には、つまり後から読み出す検知部に関しては、初めに読み出した一方の検知部の物理量の変化を反映した単位信号が失われないように非破壊読出しをすることで、合成された単位信号を取得するということである。後から読み出す検知部の単位信号に関しては、簡単な演算処理で求めることができる。

また本発明に係る物理情報取得装置は、上記本発明に係る物理情報取得方法を実施するのに好適な装置であって、単位信号生成部に対して共有される複数の検知部について、一方の検知部で検知された物理量の変化に応じた単位信号を取得した後、他方の検知部で検知された物理量の変化に応じた単位信号を取得する際には、一方と他方の各検知部で検知された物理量の変化の合成成分に応じた単位信号を取得するように単位構成要素に対して駆動制御を行なう駆動制御部を備えるものとした。

また本発明に係る半導体装置は、上記本発明に係る物理情報取得方法および装置を実施する際に用いられる半導体装置であって、単位信号生成部が所定の条件に合致する複数の検知部に対して共有されるように構成されており、この共有されている複数の検知部について、一方の検知部で検知された物理量の変化に応じた単位信号を取得した後、他方の検知部で検知された物理量の変化に応じた単位信号を取得する際には、一方と他方の各検知部で検知された物理量の変化の合成成分に応じた単位信号を取得するように単位構成要素に対して駆動制御を行なう駆動制御部を備えるものとした。

また本発明に係る撮像モジュールは、物理情報の一例である光を受光して画素信号を得る撮像モジュールであって、上記本発明に係る物理情報取得方法を実施するのに好適なように、被写体の光学像を取り込む撮像レンズと、撮像レンズにより取り込まれた被写体の光学像が結像される複数の検知部および検知部で検知した信号電荷に対応する画素信号を取得する画素信号生成部を単位構成要素内に含み、単位構成要素が所定の順に配された固体撮像素子と、単位信号生成部に対して共有される複数の検知部について、一方の検知部で検知された物理量の変化に応じた単位信号を取得した後、他方の検知部で検知された物理量の変化に応じた単位信号を取得する際には、一方と他方の各検知部で検知された物理量の変化の合成成分に応じた単位信号を取得するように単位構成要素に対して駆動制御を行なう駆動制御部とを備えるものとした。

また従属項に記載された発明は、本発明に係る物理情報取得方法および装置あるいは半導体装置や撮像モジュールのさらなる有利な具体例を規定する。さらに、本発明に係るプログラムは、本発明に係る物理情報取得装置を、電子計算機（コンピュータ）を用いてソフトウェアで実現するために好適なものである。なお、プログラムは、コンピュータ読取り可能な記憶媒体に格納されて提供されてもよいし、有線あるいは無線による通信手段を介した配信により提供されてもよい。

たとえば、合成成分に応じた単位信号と既に取得済みの一方についての単位信号との差分をとる演算処理を行なうことで、他方についての単位信号を取得するとよい。

あるいは、さらに、着目する検知部についての単位信号と、着目する検知部の周辺に配置されている検知部についての単位信号との間で平均化を行なうことで、ノイズ低減を図るとよい。ただし、単純平均化処理をするとコントラストの低下を招くので、着目する検知部についての単位信号に対する重付け比率が高くなるように平均化を行なうことで、コントラストの低下を抑制するとよい。

あるいは、合成成分に応じた単位信号、および一方と他方についての単位信号の差分に基づいて、一方および他方の少なくとも一方についての単位信号を調整することで、コントラストの低下を抑制するとよい。この場合、合成成分に応じた単位信号と一方および他方についての単位信号の差分との間で加減算処理を行なうこととし、この際には、差分が大きいほど差分に対する加減算の比率が高くなるように、信号変位量に応じて重付けの比重を変えることで単位信号を調整するのがよい。

あるいは、一方の検知部についての単位信号の取得と、合成成分に応じた単位信号の取得とを、それぞれ複数回行ない、それぞれ複数回取得された合成成分に応じた単位信号と一方についての単位信号とに基づいて、合成成分と一方についての単位信号との差分の平均値をとる処理を行なって他方についての単位信号を取得することで、ノイズ低減を図ってもよい。

本発明によれば、単位信号生成部に対して共有される複数の検知部についての各単位信号を取得するに際しては、一方の検知部で検知された物理量の変化に応じた単位信号を取得した後の他方の単位信号の取得時には、一方の単位信号が失われないように非破壊読出しをすることで合成成分を取得するようにした。

これにより、複数の検知部のそれぞれから独立して物理量の変化に応じた単位信号を取得する場合に比べて、単位構成要素に対する駆動パルスの印加回数を非破壊読出しをする分だけ低減でき、高速読出しが可能となり出力解像度を低減せずにフレームレートを高めることができる。

また、他方の単位信号の取得は、合成成分に応じた単位信号と一方についての単位信号との差分をとる演算処理を行なうことで可能であり、この演算処理は極めて簡単である。

本発明の一実施形態に係るＣＭＯＳ固体撮像装置の概略構成図である。 複数の画素の組合せでなる単位画素群の一構成例の回路図である。 第１実施形態の駆動・演算手法を説明するタイミングチャートである。 第１実施形態の駆動・演算手法における問題点を説明する図である。 第１実施形態の駆動・演算手法における問題点を解消する第２実施形態の駆動・演算手法を説明する図である。 第３実施形態の駆動・演算手法（３画素加算の一例）を説明する図である。 第３実施形態の駆動・演算手法（３画素加算の一例）における加算単位を説明する図である。 第４実施形態の駆動・演算手法（２倍重付け／３画素加算）を説明する図である。 第４実施形態の駆動・演算手法（２倍重付け／２画素加算）を説明する図である。 第４実施形態の駆動・演算手法（２倍重付け／２画素加算）における加算単位を説明する図である。 第５実施形態の駆動・演算手法を説明する図である。 第６実施形態の駆動・演算手法を説明する図である。 第６実施形態における図１２（Ａ）もしくは図１２（Ｂ）に示したカラーコーディングに対応した単位画素群の一構成例の回路図である。 演算処理を行なう機能ブロックの配置位置に着目したシステム構成例を説明する図である。 本発明に係る半導体装置の一実施形態を備えた電子機器の一実施形態であるカメラシステムを示す概略構成図である。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。また、ＣＭＯＳ撮像素子は、全ての画素がＮＭＯＳよりなるものであるとして説明する。

ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする検知部を有する単位構成要素をライン状やマトリクス状などに複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。

＜固体撮像装置の構成＞
図１は、本発明の一実施形態に係るＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、たとえばカラー画像を撮像し得る電子スチルカメラやＦＡ（Factory Automation）カメラとして適用されるようになっている。

固体撮像装置１は、入射光量に応じた信号を出力する受光素子を含む画素が行および列に配列された（すなわち２次元マトリクス状の）撮像部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling；相関２重サンプリング）処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。

すなわち、図１に示すように、固体撮像装置１は、複数の画素２が行および列に（２次元行列状に）多数配列された撮像部（画素部）１０と、撮像部１０の外側に設けられた駆動制御部７と、各垂直列に配されたカラム信号処理回路（図ではカラム回路と記す）２６ａを有するカラム処理部２６とを備えている。駆動制御部７としては、たとえば、水平走査回路１２と垂直走査回路１４を備える。

なお、カラム処理部２６と水平走査回路１２との間の信号経路上には、各垂直信号線１９に対してドレイン端子が接続された図示しない負荷ＭＯＳトランジスタを含む負荷トランジスタ部が配され、各負荷ＭＯＳトランジスタを駆動制御する負荷制御部（負荷ＭＯＳコントローラ）が設けられている。

図１では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部１０の各行や各列には、数十から数千の画素２が配置される。なお、図示を割愛するが、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。また図示を割愛するが、撮像部１０の各画素２は、典型的には、フォトダイオードなどの受光素子でなる電荷生成部と、増幅用の半導体素子（たとえばトランジスタ）を有する画素内アンプとから構成される（後述する図２を参照）。

画素内アンプとしては、たとえばフローティングディフュージョンアンプ（Floating Diffusion Amp）構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、ＣＭＯＳセンサとして汎用的な４つのトランジスタからなる構成のものを使用することができる。

あるいは、特許第２７０８４５５号公報に記載のように、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線（ＴＲＦ）を介して走査される読出選択用トランジスタ（転送ゲート部）を有する、３つのトランジスタからなる構成のものを使用することもできる。

固体撮像装置１はまた、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、あるいはカラム処理部２６などの固体撮像装置１の各機能部に所定タイミングの制御パルスを供給する通信・タイミング生成部（読出アドレス制御装置の一例）２０が設けられている。

これらの駆動制御部７の各要素は、撮像部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。

画素２は、垂直列選択のための垂直制御線１５を介して垂直走査回路１４と、垂直信号線１９を介してカラム処理部２６と、それぞれ接続されている。水平走査回路１２や垂直走査回路１４は、たとえばシフトレジスタを有して構成され、通信・タイミング生成部２０から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。垂直制御線１５には、画素２を駆動するための種々のパルス信号が含まれる。

水平走査回路１２は、水平方向の読出列（水平方向のアドレス）を規定する（カラム処理部２６内の個々のカラム信号処理回路２６ａを選択する）水平アドレス設定部１２ａと、水平アドレス設定部１２ａにて規定された読出アドレスに従って、カラム処理部２６の各信号を水平信号線１８に導く水平駆動回路１２ｂとを有する。水平アドレス設定部１２ａは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理回路２６ａからの画素情報を順に選択し、その選択した画素情報を水平信号線１８に出力する選択手段としての機能を持つ。

垂直走査回路１４は、垂直方向の読出行（垂直方向のアドレス）や水平方向の読出列（水平方向のアドレス）を規定する（撮像部１０の行を選択する）垂直アドレス設定部１４ａと、垂直アドレス設定部１４ａにて規定された読出アドレス上（水平行方向）の画素２に対する制御線にパルスを供給して駆動する垂直駆動回路１４ｂとを有する。

垂直アドレス設定部１４ａは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。

垂直シフトレジスタは、撮像部１０から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動回路１４ｂとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動回路１４ｂとともに電子シャッタ行選択手段を構成する。

通信・タイミング生成部２０は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータＴＧ（読出アドレス制御装置の一例）の機能ブロックと、端子１ａを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子１ｂを介して固体撮像装置１の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部１２ａへ、また垂直アドレス信号を垂直アドレス設定部１４ａへ出力し、各アドレス設定部１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。

なお、通信・タイミング生成部２０は、撮像部１０や水平走査回路１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部１０や水平走査回路１２などから成る撮像デバイスと通信・タイミング生成部２０とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

カラム処理部２６は、垂直列ごとにカラム信号処理回路２６ａを有して構成されており、１行分の画素の信号を受けて、その信号を処理する。たとえば、カラム処理部２６は、ＣＤＳ(Correlated Double Sampling；相関２重サンプリング）処理を利用したノイズ除去手段の機能を備えており、通信・タイミング生成部２０から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル（ノイズレベル；０レベル）と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise）やリセットノイズといわれるノイズ信号成分を取り除く。

なお、カラム処理部２６には、ＣＤＳ処理機能部の後段に、必要に応じて信号増幅機能を持つＡＧＣ(Auto Gain Control)回路やＡＤＣ(Analog Digital Converter)回路などを設けることも可能である。

カラム処理部２６により処理された画素情報を示す電圧信号は、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して所定のタイミングで読み出されて水平信号線１８に伝達されて、水平信号線１８の後端に接続された出力回路２９に入力される。

出力回路２９は、撮像部１０から水平信号線１８を通して出力される各画素の信号を適当なゲインで増幅した後、撮像信号Ｓ０として図示しない外部回路に端子１ｃを介して供給する。この出力回路２９は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、信号増幅、色関係処理などを行なうこともある。

つまり、本実施形態のカラム型の固体撮像装置１においては、画素２からの出力信号（電圧信号）が、垂直信号線１９→カラム処理部２６→水平信号線１８→出力回路２９の順で出力される。その駆動は、１行分の画素出力信号は垂直信号線１９を介してパラレルにカラム処理部２６に送り、ＣＤＳ処理後の信号は水平信号線１８を介してシリアルに出力するようにする。

なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を画素２に対して水平行方向および垂直列方向の何れに配するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。

外部回路は、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成してよく、各撮影モードや駆動モードに対応した回路構成が採られるようになっている。撮像部１０や駆動制御部７などからなる固体撮像素子（本発明に係る半導体装置や物理情報取得装置の一例）と外部回路とによって、固体撮像装置１が構成されている。

駆動制御部７を撮像部１０やカラム処理部２６と別体にして、撮像部１０やカラム処理部２６で固体撮像素子（本発明に係る半導体装置の一例）を構成し、この固体撮像素子（本発明に係る半導体装置の一例）と、別体の駆動制御部７とで、固体撮像装置（本発明に係る物理情報取得装置の一例）として構成するようにしてもよい。

たとえば、外部回路は、出力回路２９から出力されたアナログの撮像信号Ｓ０をデジタルの撮像データＤ０に変換するＡ／Ｄ（Analog to Digital）変換部と、Ａ／Ｄ変換部によりデジタル化された撮像データＤ０に基づいてデジタル信号処理を施すデジタル信号処理部（ＤＳＰ；Digital Signal Processor）とを備える。

デジタル信号処理部は、たとえば、Ａ／Ｄ変換部から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲ，Ｇ，Ｂを生成し、この画像データＲ，Ｇ，Ｂに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。

また外部回路は、デジタル信号処理部にてデジタル処理された画像データＤ２をアナログの画像信号Ｓ１に変換するＤ／Ａ（Digital to Analog）変換部を備える。Ｄ／Ａ変換部から出力された画像信号Ｓ１は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。

このような構成の固体撮像装置１において、水平走査回路１２や垂直走査回路１４およびそれらを制御する通信・タイミング生成部２０により、撮像部１０の各画素を水平行単位で順に選択し、その選択した１つの水平行分の画素の情報を同時に読み出すタイプのＣＭＯＳイメージセンサが構成される。

なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子（チップ）外で行なう例を示したが、外部回路の全てもしくは一部（たとえばＡ／Ｄ変換部やデジタルアンプ部など）の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置１と物理情報取得装置とが同一のものとして構成してもよい。

また、本発明に係る物理情報取得装置は、少なくとも駆動制御部７を備えていればよく、駆動制御部７が撮像部１０と同一の半導体領域に一体的に形成されたものであることは要件ではない。また、駆動制御部７と外部回路とを、撮像部１０とは異なる回路基板（別の半導体基板に限らず一般的な回路基板をも意味する）に形成してもよい。

＜単位画素群の回路構成例＞
図２は、複数の画素２の組合せでなる単位画素群３の一構成例の回路図である。単位画素群３は、寄生容量を持った拡散層であるフローティングディフュージョン（ＦＤ；Floating Diffusion）を電荷蓄積部として利用するＦＤＡ構成を採りつつ、４つのトランジスタ（TRansistor）を有する４トランジスタ型画素構成（以下４ＴＲ構成という）のものとなっている。

図示するように、単位画素群３は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えたフォトダイオード（ＰＤ；Photo Diode）などの電荷生成部３２と、電荷生成部３２に対して、電荷転送部（電荷読出部／転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ４２を有している。本例では、電荷生成部３２としては、２つの電荷生成部３２ａ，３２ｂを設けた例で示しているが、その数は２つに限らず、３以上であってもよい。

画素２を構成する増幅用トランジスタ４２は各垂直信号線５３（図１の垂直信号線１９に相当）に接続されており、また垂直信号線５３は垂直列ごとに定電流源Ｉｎをなす負荷ＭＯＳトランジスタ２７のドレインに接続され、また各負荷ＭＯＳトランジスタ２７のゲート端子には、図示しない負荷制御部からの負荷制御信号LOADが共通に入力されており、信号読出し時には、各増幅用トランジスタ４２に接続された負荷ＭＯＳトランジスタ２７によって、予め決められた定電流を流し続けるようになっている。つまり、負荷ＭＯＳトランジスタ２７は、選択行の増幅用トランジスタ４２とソースフォロアを組むことで、垂直信号線５３への信号出力をさせる。

横方向配線は同一行の画素について共通となっており、図示しない垂直走査回路１４の垂直駆動回路１４ｂによって駆動制御される。たとえば、垂直駆動回路１４ｂ内には、転送駆動バッファ１５０、リセット駆動バッファ１５２、および選択駆動バッファ１５４が収容されている。

読出選択用トランジスタ３４は、転送配線（読出選択線）５５を介して転送駆動バッファ１５０により駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２により駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択線５２を介して選択駆動バッファ１５４により駆動される。

また、画素２は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８からなるＦＤＡ構成の画素信号生成部５を有するものとなっている。フローティングディフュージョン３８は寄生容量を持った拡散層である。画素信号生成部５は、電荷生成部３２からフローティングディフュージョン３８に移送された電荷の量に応じた電位を発生して垂直信号線５３に伝達する手段として機能する。

画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスＲＳＴがリセット駆動バッファ１５２から入力される。

ここで、この画素２は、増幅用トランジスタ４２と直列に挿入された選択用トランジスタを含んで画素を選択する４ＴＲ構成の画素であるが、増幅用トランジスタ４２と垂直選択用トランジスタ４０のうち、垂直選択用トランジスタ４０の方が垂直信号線５３側にあるタイプである。

すなわち、増幅用トランジスタ４２は、ドレインが電源ＶＤＤ（たとえば２．５Ｖ）に、ソースが垂直選択用トランジスタ４０のドレインにそれぞれ接続され、ゲートがフローティングディフュージョン３８に接続されている。垂直選択用トランジスタ４０は、ゲート（特に垂直選択ゲートＳＥＬＶという）が垂直選択線５２に接続され、ソースは画素線５１を介して垂直信号線５３に接続されている。垂直選択線５２には、選択駆動バッファ１５４から垂直選択信号が印加される。

ここで、本実施形態の単位画素群３の構成では、前述のように、物理量の一例である光を変化を検知し、光量変化に応じた信号電荷を生成する電荷生成部３２としては、２つの電荷生成部３２ａ，３２ｂを設けており、この２つの電荷生成部３２ａ，３２ｂに対して、共通の画素信号生成部５が設けられた構成となっている。複数の電荷生成部３２ａ，３２ｂに対して画素信号生成部５が共有されるように設けられ、それぞれの電荷生成部３２ａ，３２ｂで検知した光量変化に基づいて単位信号の一例である画素信号を出力する単位信号生成部としての画素信号生成部５を含んで、単位構成要素である単位画素群３が構成されている。

このため、読出選択用トランジスタ３４が複数（本例では２つ）の電荷生成部３２に蓄積された信号電荷を共通の画素信号生成部５に移送する手段として機能するべく、読出選択用トランジスタ３４と転送駆動バッファ１５０も、独立して読出選択用トランジスタ３４ａ，３４ｂ、転送駆動バッファ１５０ａ，１５０ｂが設けられており、電荷生成部３２ａ，３２ｂから信号電荷を独立にフローティングディフュージョン３８に移送させる。

電荷生成部３２ａと読出選択用トランジスタ３４ａと画素信号生成部５とで一方の画素２ａが構成され、電荷生成部３２ｂと読出選択用トランジスタ３４ｂと画素信号生成部５とで他方の画素２ｂが構成されると見ることができる。つまり、このような構成では、全体としては、５つのトランジスタで単位画素群３が構成されているが、それぞれの電荷生成部３２ａ，３２ｂから見た場合には、４つのトランジスタで画素２が構成された４ＴＲ構成である。

このような４ＴＲ構成では、リセットトランジスタ３６は、フローティングディフュージョン３８をリセットする。具体的には、フローティングディフュージョンの信号電荷（ここでは電子）を電源配線（Ｖｄｄ）に掃き捨てることによって、フローティングディフュージョン３８をリセットする。

読出選択用トランジスタ（転送トランジスタ）３４は、電荷生成部３２にて生成された信号電荷を、電荷蓄積部の一例であるフローティングディフュージョン３８に転送する。

フローティングディフュージョン３８は単位信号生成部の一例である増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下ＦＤ電位ともいう）に対応した信号（この例では電圧信号）を、垂直選択用トランジスタ４０がオンしているときに、画素線５１を介して出力信号線の一例である垂直信号線５３に出力する。

すなわち、垂直信号線５３には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４０をオンする。すると選択画素のみが垂直信号線５３と接続され、垂直信号線５３には選択画素の信号が出力される。

なお、図示を割愛するが、増幅用トランジスタ４２と垂直選択用トランジスタ４０のうち、増幅用トランジスタ４２の方が垂直信号線５３側にあるタイプのものとすることもできる。

＜第１実施形態＞
図３は、図２に示した画素２を駆動して画素信号（単位画素群３から出力される単位信号）を取得する第１実施形態の駆動・演算手法を説明するタイミングチャートである。第１実施形態の駆動・演算手法は、一方の信号電荷を読み出し、それに対応した画素信号の取得後に行なわれる他方の信号電荷の取得時には、非破壊読出しをすることで、双方で検知された信号電荷を合成して読み出し、その後に、演算処理により他方の信号電荷に対応した画素信号を得る点に特徴を有する。

なお、撮像部１０には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成されているが、先ずは、基本的な動作を説明するべく、カラーコーディングについては考慮しない（モノクロセンサとして考える）ものとし、カラーコーディングを持つ場合については、後述する第６実施形態で説明する。

図２に示したように、単位画素群３は、２つの電荷生成部３２ａ，３２ｂを有し、フローティングディフュージョン３８や増幅用トランジスタ４２でなる１つの画素信号生成部５を共有する構成となっている。なお、共有対象の画素は、隣接しているものとし、隣接方向は、正方格子状に画素２が配列されている場合には、画面の垂直方向あるいは水平方向あるいはその両方（すなわち斜め）の何れであってもよい。あるいは、特許文献２（特開平１０−１３６３９１号公報）に記載のように、斜めに画素を配列する構成を採用する場合には、画面に対して斜め方向に隣接する画素を共有するようにする。

通信・タイミング生成部２０から、各画素２に与えるパルス信号のタイミングを変更することによって、通常撮像モードと高速駆動モードを切り替える。

先ず、通常撮像モードでは、図示を割愛するが、従来と同様な動作を行ない、各画素２中に設けた電荷生成部３２ａ、３２ｂそれぞれから個別に読出しを行なう（たとえば、特許文献３の図６および図７における高解像度モードを参照）。

一方、高速駆動モードでは、図３のタイミングチャートに示すように、２つの読出パルス（転送ゲートパルス）ＴＲＧ１，ＴＲＧ２がそれぞれ異なるタイミングでアクティブ（本例ではハイレベル）となり、読出選択用トランジスタ３４ａ，３４ｂを順番に駆動し、２つの電荷生成部３２ａ，３２ｂに入射した光が光電変換されて生成された信号電荷を、蓄積ノードとして機能するフローティングディフュージョン３８に移送して読み出すようになっている。

ここで、第１実施形態では、一方の電荷生成部３２ａで検知された信号電荷（物理量の一例である光の変化に応じた信号電荷）に応じた画素信号が垂直信号線１９に出力された後、他方の電荷生成部３２ｂで検知された信号電荷に応じた画素信号を垂直信号線１９を介して読み出す際には、２つの電荷生成部３２ａ，３２ｂで検知された信号電荷の合成成分に応じた画素信号を出力するように、通信・タイミング生成部２０は画素２に対して駆動制御を行なう。

つまり、他方の電荷生成部３２ｂで検知された信号電荷に応じた画素信号を読み出す際には、２つの電荷生成部３２ａ，３２ｂで検知された信号電荷を、蓄積ノードとして機能するフローティングディフュージョン３８で足し合わせて読み出すようにする。以下具体的に説明する。

電荷生成部３２ａ，３２ｂに入射した光が光電変換されて生成された信号電荷は、読出選択用トランジスタ３４ａがオンするまで電荷生成部３２ａ，３２ｂに蓄積される。水平走査線帰線期間にまず行なわれるのは、垂直選択パルスＳＥＬをアクティブ（本例ではハイレベル）にして垂直選択用トランジスタ４０をオンさせ（ｔ１０）、増幅用トランジスタ４２でフローティングディフュージョン３８の電荷を検出できるように、垂直信号線５３、電流源Ｉｎ（負荷ＭＯＳトランジスタ２７）、および増幅用トランジスタ４２でソースフォロワ回路を構成する。これにより、フローティングディフュージョン３８の電荷量に対応する、増幅用トランジスタ４２のゲート電位で決まる電位のみが垂直信号線５３に伝達される。

また、水平走査線帰線期間の開始とともにリセットゲートパルスＲＧをアクティブ（本例ではハイレベル）にして、リセットトランジスタ３６をオンさせることで、フローティングディフュージョン３８に蓄積された暗電流積分値を排出させる。これによって、フローティングディフュージョン３８は、電源電圧値（Ｖｄｄ）に設定される。

このとき、通信・タイミング生成部２０からサンプルパルスＳＨＰが出力されて、カラム処理部２６内のＣＤＳ機能部をなすシフトトランジスタのゲートに供給され、各シフトトランジスタがオンする。

次に、電荷生成部３２ａ，３２ｂに信号電荷ＱＡ，ＱＢが蓄積された状態で、最初に画素信号生成部５を基準電圧にリセットする。すなわち、通信・タイミング生成部２０からクランプパルスＳＨＤが供給され、カラム処理部２６内のＣＤＳ機能部をなすクランプトランジスタのゲートに供給されて、各クランプトランジスタがオンし、リセットレベルＳrstが検出される（ｔ１０）。

次に、一方の電荷生成部３２ａについての読出選択用トランジスタ３４ａを駆動して、一方の電荷生成部３２ａから信号電荷ＱＡに応じた画素信号Ｓａを読み出す。すなわち、一方の転送ゲートパルスＴＲＧａをハイレベルにして（ｔ１２）、一方の読出選択用トランジスタ３４ａをオンさせ、一方の電荷生成部３２ａに蓄積されていた信号電荷ＱＡをフローティングディフュージョン３８に移送する。このフローティングディフュージョン３８に移送された信号電荷ＱＡの電荷量は、増幅用トランジスタ４２によって検出され、その電荷量に応じた電位が発生されて垂直信号線５３に伝達される。

この後、通信・タイミング生成部２０からクランプパルスＳＨＤを供給して（ｔ１３）、クランプトランジスタをオンさせて、電荷生成部３２ａが検知した信号電荷ＱＡに応じた画素信号レベルＳＡを検出する。リセットレベルＳrstとの差分をとることで、オフセット成分が取り除かれ、真の信号成分Ｓａを検知できる。

次に、他方の電荷生成部３２ｂで検知された信号電荷ＱＢに応じた画素信号Ｓｂを読み出す際には、リセットをかけずに、他方の電荷生成部３２ｂについての読出選択用トランジスタ３４ｂを駆動して、他方の電荷生成部３２ｂから信号電荷ＱＢを読み出す。すなわち、転送ゲートパルスＴＲＧｂをハイレベルにして（ｔ１４）、読出選択用トランジスタ３４ｂをオンさせ、電荷生成部３２ｂに蓄積されていた信号電荷ＱＢをフローティングディフュージョン３８に移送して、既にフローティングディフュージョン３８に蓄積されている電荷生成部３２ａで検知された信号電荷ＱＡと足し合わせる。

よって、フローティングディフュージョン３８には、２つの電荷生成部３２ａ，３２ｂが検知した信号電荷ＱＡ，ＱＢの合成電荷ＱＡＢが蓄積された状態となる。つまり、画素信号生成部５では、一方の電荷生成部３２ａ（一般的な画素）における信号電荷ＱＡと他方の電荷生成部３２ｂ（一般的な画素）における信号電荷ＱＢがフローティングディフュージョン３８にて加算され、２画素分の信号電荷量が蓄積している状態となる。このフローティングディフュージョン３８に移送されて合成されたた合成電荷ＱＡＢの電荷量は、増幅用トランジスタ４２によって検出され、その電荷量に応じた電位が発生されて垂直信号線５３に伝達される。

この後、通信・タイミング生成部２０からクランプパルスＳＨＤを供給して（ｔ１５）、クランプトランジスタをオンさせて、電荷生成部３２ｂが検知した信号電荷ＱＢに応じた画素信号レベルＳＢを検出する。ただしこの際には、前述のように、フローティングディフュージョン３８には、２つの電荷生成部３２ａ，３２ｂが検知した信号電荷ＱＡ，ＱＢの合成電荷ＱＡＢが蓄積された状態となっているので、実際には、合成電荷ＱＡＢに応じた画素信号レベルＳＡＢを検出することとなる。リセットレベルＳrstとの差分をとることで、オフセット成分が取り除かれ、２つの電荷生成部３２ａ，３２ｂで検知された信号電荷ＱＡ，ＱＢの合成電荷ＱＡＢに応じた真の合成成分Ｓａｂを検知できる。

すなわち、第１実施形態では、高速駆動モードにおいて、各画素２内にある２つの電荷生成部３２ａ，３２ｂから信号電荷ＱＡ，ＱＢを読み出す際には、先ず一方の電荷生成部３２ａのみから信号電荷ＱＡを読み出した後に、フローティングディフュージョン３８をリセットせずに非破壊状態として他方の電荷生成部３２ｂから信号電荷ＱＢを読み出す。

リセット信号１回につき、信号電荷ＱＡと信号電荷ＱＢ２を連続して、共有するフローティングディフュージョン３８（つまり画素信号生成部５）に読み出すので、リセット信号の駆動回数が減ぜられるため、１フレームの読出し時間が、リセット動作１回分の動作時間低減になる。通常撮像モードに対して、動作時間比率で概ね３／４となり、高速読出可能となる。出力画素数を低減せずにフレームレートを高めたい場合に有効である。

駆動方式の切替えで、読出動作の高速化が可能であるので、駆動制御部７の制御により、場面に応じて通常駆動と第１実施形態の駆動方式の切替えが可能である。したがって、露光量が十分であるときには通常撮像モードを選択し、動画撮像など高感度が必要な場合に第１実施形態の駆動方式を適用した高速駆動モードにするといった、使用者の嗜好に応じた撮像が可能である。

なお、信号処理により他方の電荷生成部３２ｂにおける信号量を見積もることは容易である。すなわち、電荷生成部３２ｂが検知した信号電荷ＱＢに応じた画素信号Ｓｂは、式（１）で示すように、外部回路において、合成成分Ｓａｂと画素信号Ｓａの差分をとることで取得できる。

＜第２実施形態＞
図４および図５は、図２に示した画素２を駆動して画素信号を読み出す第２実施形態の駆動・演算手法を説明する図である。ここで、図４は、第１実施形態の駆動・演算手法における問題点を説明する図である。また、図５は、第１実施形態の駆動・演算手法における問題点を解消する第２実施形態の駆動・演算手法を説明する図である。第２実施形態の駆動・演算手法は、第１実施形態の駆動・演算手法を採用しつつ、同じ信号を複数回検出して平均化する点に特徴を有する。

第１実施形態の駆動・演算手法では、信号電圧振幅に関して各画素（電荷生成部３２ａ，３２ｂ）分を分離して考えると、フローティングディフュージョン３８の動作レンジを満足するために、各信号電荷量は通常の半分になり、それぞれに割り当てられる信号電圧振幅が半分になる。このため、ダイナミックレンジが減少し、ＳＮＲ（信号・雑音比；Ｓ／Ｎ比）が劣化する問題がある。また、画素信号Ｓａ（＝Ｑａ＋Ｎａ），Ｓｂ（＝Ｑｂ＋Ｎｂ）を単独で読み出した場合（画素信号ごとにリセット動作）と比較して、Ｓｂ＝Ｓａｂ−Ｓａとすることにより、雑音比率が増す。

これに対しては、低照度時、短露光時間時の使用に限定すれば問題ないが、信号振幅の減少によりＳ／Ｎ劣化が課題として残る。たとえば、図４に示すように、同じ光量で比較すると、画素信号Ｓａｂ（＝Ｑａｂ＋Ｎａｂ）とＳａ（＝Ｑａ＋Ｎａ）との差分計算により画素信号Ｓｂ（＝Ｑｂ＋Ｎｂ）を求めると、Ｑａｂ−Ｑａ＋Ｎａｂ−Ｎａ＝Ｑｂ＋Ｎａｂ−Ｎａとなる。よって、そのノイズ成分Ｎｂが√２倍となり、総合的なノイズ成分Ｎtotalが、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、√（３／２）倍に増大し、Ｓ／Ｎ比（ＳＮＲ）が√（２／３）倍に低下してしまう。つまり、第１実施形態の駆動・演算手法では、高速性が高まるものの、雑音特性が劣化する。

しかしながら、この問題に対しては、たとえば図５に示すように、リセットレベルＳrstや信号レベルＳＡ，ＳＡＢをそれぞれ複数回検出して平均化する、すなわち同じ信号を複数回検出して平均化する駆動・演算方法を採用することで、解像度をまったく落とさずに雑音特性（すなわちＳＮＲ）を改善することができる。複数回検出した場合、雑音成分が平均化されるので、各々に対してｎ回検出して平均した場合、平均化された雑音成分Ｎaveを雑音成分Ｎの１／√ｎ倍にすることができる。

なお、結果的に、それぞれ複数回取得された加算信号Ｓａｂと一方の画素信号Ｓａとに基づいて、加算信号Ｓａｂと画素信号Ｓａとの差分Ｓａｂ−Ｓａの平均値をとる処理を行なって他方の画素信号Ｓｂを求めるものであればよく、演算の手順は問わない。たとえば、図４に示すように、加算信号Ｓａｂと画素信号Ｓａのそれぞれについて先ず平均値Ｓａｂave，Ｓａaveを求め、その後に、それぞれの平均値Ｓａｂave，Ｓａaveの差分をとってもよい。あるいは、それぞれの回数ｉの差分Ｓｂｉ＝Ｓａｂｉ−Ｓａｉを先ず求め、その平均を求めてもよい。つまり、平均化処理と差分処理とは、どっちが先でもよい。

＜第３実施形態＞
図６および図７は、図２に示した画素２を駆動して画素信号を読み出す第３実施形態の駆動・演算手法を説明する図である。第３実施形態の駆動・演算手法は、第１実施形態の駆動・演算手法を採用しつつ、近傍画素との加算処理を行なう点に特徴を有する。

第２実施形態のように、同じ信号を複数回検出して平均化する駆動手法を採用することで、雑音成分は低減できる。しかしながら、この駆動手法では、検出回数と回路規模や電力は連動する傾向にあることから、電力や回路規模の増大を避けることができない。したがって、これらの問題が重視される場合、すなわち狭スペースに回路を配置する必要がある場合や省電力にする場合には、第２実施形態の駆動・演算手法の採用が困難になる。

一方、電力や回路規模の増大が問題視される場合に、雑音成分の低減を図るには、周辺画素（典型例は隣接画素）との加算平均化（ここでは重付けが均一な単純加算平均化を意味する）が有効である。この場合、第１実施形態の駆動・演算手法を採用しつつ、周辺画素との平均化を行なうことで、単独画素読出し（画素信号ごとにリセット動作）後の画素加算に比べて雑音比率の低減が可能である。

たとえば図６は、３画素加算の一例を示している。加算単位は、図７に示すように、注目画素と周辺画素を順次移動させていく。図６に示すように、単独画素読出し（画素信号ごとにリセット動作）後の３画素加算の場合、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和となり、加算画素の信号成分Ｓｃ’は、信号成分Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ），Ｓｄ（＝Ｑｄ＋Ｎｄ）の和となるので、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalが√３倍に増大するが、信号成分が３倍となるので、Ｓ／Ｎ比（ＳＮＲ）は√３（≒１．７３）倍になる。

一方、第３実施形態の駆動・演算手法を採用すれば、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和である点では同じであるが、ＳａとＳｂの和はＳａｂとして読み出すことができるから、Ｓａｂ（＝Ｑａｂ＋Ｎａｂ＝Ｑａ＋Ｑｂ＋Ｎａｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和で求めることができ、そのノイズ成分Ｎｂ’が√２倍となる。

また、加算画素の信号成分Ｓｃ’は、信号成分Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ），Ｓｄ（＝Ｑｄ＋Ｎｄ）の和である点では同じであるが、ＳｃとＳｄの和はＳｃｄとして読み出すことができるから、Ｓｂ（＝Ｓａｂ−Ｓａ＝Ｑｂ＋Ｎａｂ−Ｎａ），Ｓｃ
（＝Ｑｃ＋Ｎｃ）の和で求めることができ、そのノイズ成分Ｎｃ’が√３倍となる。

よって、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalは√（５／２）倍に増大するが、信号成分が３倍となるので、Ｓ／Ｎ比（ＳＮＲ）は３／√（５／２）（≒１．９）倍になる。

つまり、第３実施形態の駆動・演算手法を採用すれば、単独画素読出し後の３画素加算に比べて、雑音特性（すなわちＳＮＲ）を約１０％改善できる。これは、ＳａｂはＳａと比較して雑音比率１／２であるので、この信号を使用して加算平均することで、単独画素信号を加算平均する場合と比較して、雑音の加算数が減少するためである。つまり、加算平均する場合には、実施形態の駆動・演算手法で読出しをした方が、各面素を独立に読み出して加算平均する方法よりもＳＮＲがよくなる特徴がある。

＜第４実施形態＞
図８〜図１０は、図２に示した画素２を駆動して画素信号を読み出す第４実施形態の駆動・演算手法を説明する図である。第４実施形態の駆動・演算手法は、第３実施形態の駆動・演算手法を採用するに際して、着目画素についての画素信号に対する重付け（加重）比率が高くなるように重付け加算処理を行なう点に特徴を有する。

第３実施形態の駆動・演算手法は、加算信号に限ってはＳ／Ｎが倍であるため、この信号との加算平均により雑音比率が低下するものである。すなわち、単独画素信号を読み出すよりも、高速で、かつ低雑音にできる。ただし、この加算平均化処理ではコントラストが劣化する問題が発生する。しかしながら、雑音が問題となるのは、信号の変化が少ない場面であるため、エッジ強調処理により画質改善可能である。あるいは、第４実施形態の駆動・演算手法のように、重付け加算処理を採用することも有効である。

たとえば、図８は、周辺画素に対して注目画素に２倍の重付けを持たせた３画素加算の一例を示している。図示するように、単独画素読出し（画素信号ごとにリセット動作）後の重付け３画素加算の場合、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），２＊Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和となり、加算画素の信号成分Ｓｃ’は、信号成分Ｓｂ（＝Ｑｂ＋Ｎｂ），２＊Ｓｃ（＝Ｑｃ＋Ｎｃ），Ｓｄ（＝Ｑｄ＋Ｎｄ）の和となるので、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalが√６倍に増大するが、信号成分が４倍となるので、Ｓ／Ｎ比（ＳＮＲ）は４／√６（≒１．６３）倍になる。

一方、第４実施形態の駆動・演算手法を採用すれば、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），２＊Ｓｂ（＝Ｑｂ＋Ｎｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和である点では同じであるが、ＳａとＳｂの和はＳａｂとして読み出すことができるから、２＊Ｓａｂ（＝Ｑａｂ＋Ｎａｂ＝Ｑａ＋Ｑｂ＋Ｎａｂ），Ｓｃ（＝Ｑｃ＋Ｎｃ）の和からＳａを差し引くことで求めることができ、そのノイズ成分Ｎｂ’が√６倍となる。

また、加算画素の信号成分Ｓｃ’は、信号成分Ｓｂ（＝Ｑｂ＋Ｎｂ），２＊Ｓｃ（＝Ｑｃ＋Ｎｃ），Ｓｄ（＝Ｑｄ＋Ｎｄ）の和である点では同じであるが、ＳｃとＳｄの和はＳｃｄとして読み出すことができるから、Ｓｂ（＝Ｓａｂ−Ｓａ＝Ｑｂ＋Ｎａｂ−Ｎａ），Ｓｃ（＝Ｑｃ＋Ｎｃ），Ｓｃｄ（＝Ｑｃｄ＋Ｎｃｄ＝Ｑｃ＋Ｑｄ＋Ｎｃｄ）の和で求めることができ、そのノイズ成分Ｎｃ’が２倍となる。

よって、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalは√５倍に増大するが、信号成分が４倍となるので、Ｓ／Ｎ比（ＳＮＲ）は４／√５（≒１．７９）倍になる。単独画素読出し後の重付け３画素加算に比べて、雑音特性（すなわちＳＮＲ）を約１０％改善できる。

また、図９は、周辺画素に対して注目画素に２倍の重付けを持たせた２画素加算の一例を示している。この場合の加算単位は、図１０に示すように、非破壊読出しの単位である２画素ごととする。

図９に示すように、単独画素読出し（画素信号ごとにリセット動作）後の重付け２画素加算の場合、加算画素の信号成分Ｓａ’は、信号成分２＊Ｓａ（＝Ｑａ＋Ｎａ），Ｓｂ（＝Ｑｂ＋Ｎｂ）の和となり、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），２＊Ｓｂ（＝Ｑｂ＋Ｎｂ）の和となるので、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalが√５倍に増大するが、信号成分が３倍となるので、Ｓ／Ｎ比（ＳＮＲ）は３／√５（≒１．３４）倍になる。

一方、第４実施形態の駆動・演算手法を採用すれば、加算画素の信号成分Ｓａ’は、信号成分２＊Ｓａ（＝Ｑａ＋Ｎａ），Ｓｂ（＝Ｑｂ＋Ｎｂ）の和である点では同じであるが、ＳａとＳｂの和はＳａｂとして読み出すことができるから、Ｓａ（＝Ｑａ＋Ｎａ），Ｓａｂ（＝Ｑａｂ＋Ｎａｂ＝Ｑａ＋Ｑｂ＋Ｎａｂ）の和で求めることができ、そのノイズ成分Ｎａ’が√２倍となる。また、加算画素の信号成分Ｓｂ’は、信号成分Ｓａ（＝Ｑａ＋Ｎａ），２＊Ｓｂ（＝Ｑｂ＋Ｎｂ）の和である点では同じであるが、ＳａとＳｂの和はＳａｂとして読み出すことができ、２＊Ｓａｂ（Ｓａｂ−Ｓａ＝Ｑｂ＋Ｎａｂ−Ｎａ）からＳａ（＝Ｑａ＋Ｎａ）を差し引くことで求めることができ、そのノイズ成分Ｎｂ’が√５倍となる。

よって、各信号読出しごとにリセット信号を取得する単独画素読出しの場合に比べて、総合的なノイズ成分Ｎtotalは√（７／２）倍に増大するが、信号成分が３倍となるので、Ｓ／Ｎ比（ＳＮＲ）は３／√（７／２）（≒１．６）倍になる。単独画素読出し後の重付け２画素加算に比べて、雑音特性（すなわちＳＮＲ）を約２０％改善できる。

このように、第４実施形態の駆動・演算手法を採用すれば、単独画素読出し後の重付け加算に比べて、雑音特性（すなわちＳＮＲ）を改善できる。雑音特性（すなわちＳＮＲ）は、単純加算平均化を行なう第３実施形態の駆動・演算手法よりも若干劣化するものの、コントラストの劣化が抑制できる。第１実施形態と同様に、この第４実施形態の駆動・演算手法でも、単独で面素信号を読み出すよりも、高速で、かつ、低雑音にできる。

＜第５実施形態＞
図１１は、図２に示した画素２を駆動して画素信号を読み出す第５実施形態の駆動・演算手法を説明する図である。第５実施形態の駆動・演算手法は、第４実施形態の駆動・演算手法を採用するに際して、隣接画素間の信号変化量に応じて当該隣接画素の少なくとも一方の画素信号に対して調整を加える、すなわち隣接画素間の信号変化量に応じて重み付けの比重を変える平均化処理を行なう点に特徴を有する。

第３実施形態のように周辺画素信号との間で加算平均化処理を行なうと、雑音は目立たなくなるが、前述のようにコントラストが低下する。ここで、雑音が画素間の信号変化が小さい場合に目立ち、信号変化の大きなところでは目立たない特徴を考慮すると、信号変化量が小さい場合には出力値が小さく、信号変化量が大きい場合には出力値が大きくなるように、信号変化量に応じて重付けを調整することで、雑音が目立たず、かつ、コントラストのある画像が取得可能である。

たとえば、図１１は、隣接する２画素間での重付け加算平均化処理を行なうに際して、当該隣接する２画素の画素値を、当該２画素間の信号変化量に応じて重付けを調整して求める一例を示している。

加算信号Ｓａｂから画素信号Ｓａを差し引くと、Ｓｂ−Ｓａとなる。これより、加算信号Ｓａｂと、一方の画素信号Ｓａの２倍値２Ｓａおよび他方の画素信号Ｓｂの２倍値２Ｓｂとの関係は、図１１のようになる。図から分かるように、加算信号Ｓａｂと２倍値２Ｓａとの差は、画素信号Ｓｂと画素信号Ｓａとの差分（Ｓｂ−Ｓａ）となる。よって、２倍値２Ｓａは、加算信号Ｓａｂと差分（Ｓｂ−Ｓａ）との差分となる。

ここで、加算信号Ｓａｂに対する周辺画素ａ，ｂの２倍画素値２Ｓａ’，２Ｓｂ’を、信号変化量に応じて重付けを調整して求めるには、式（２）に示すように、信号変化量に応じて重付けが異なる関数ｆ（Ｓｂ−Ｓａ）を差分（Ｓｂ−Ｓａ）に対して掛けてから、加算信号Ｓａｂから差し引く、もしくは加算すればよい。

重付けの調整の仕方は、雑音の影響が大きく、信号変化の小さな点では平均化の度合いを強めることにより雑音を見え難くする。この際には解像度は１／２になる。それに対して、雑音の影響が小さい信号変化の大きな点では平均化の度合いを弱める。これにより、コントラストを維持するので解像度の低下がない。

ここで、図１１中の式の関数ｆ（Ｓｂ−Ｓａ）は、線形でも非線形、あるいは連続でも非連続でもよい。式（３）に示すように、２画素間の信号変化量｜Ｓｂ−Ｓａ｜が小さい場合に出力値が小さく、信号変化量｜Ｓｂ−Ｓａ｜値が大きい場合には出力値が大きくなる関数であればよい。

また、前述の例では、隣接する２画素の合成成分に応じた加算信号Ｓａｂと隣接する２画素の画素信号Ｓａ，Ｓｂの差分（Ｓｂ−Ｓａ）との間で加減算処理を行なうとともに、差分（Ｓｂ−Ｓａ）が大きいほど差分（Ｓｂ−Ｓａ）に対する加減算の比率が高くなるように２倍画素値２Ｓａ’，２Ｓｂ’の双方について信号変化量である差分（Ｓｂ−Ｓａ）に応じて重付けを調整して求めていたが、これに限らない。少なくとも一方についての処理であってもよく、この場合でも、信号変化量が小さい場合には出力値が小さく、信号変化量が大きい場合には出力値が大きくなるように、信号変化量に応じて重付けを調整することとなり、雑音が目立たず、かつ、コントラストのある画像が取得可能である。もちろん、双方について処理した方が好ましいのは言うまでもない。

また、前述の例では、隣接する２画素の合成成分に応じた加算信号Ｓａｂと隣接する２画素の画素信号Ｓａ，Ｓｂの差分（Ｓｂ−Ｓａ）との間で加減算処理における、差分（Ｓｂ−Ｓａ）に対する重付けを差分（Ｓｂ−Ｓａ）に応じて調整していたが、加算信号Ｓａｂと差分（Ｓｂ−Ｓａ）に基づき、信号変化量が小さい場合には出力値が小さく、信号変化量が大きい場合には出力値が大きくなるように、画素信号Ｓａ，Ｓｂの少なくとも一方について調整するものであればよく、その演算式は、加減算処理によるものに限定されず、Ｓａｂと差分（Ｓｂ−Ｓａ）とで与えられる関数である限り、種々の関数を利用することができる。

＜第６実施形態＞
図１２は、図２に示した画素２を駆動して画素信号を読み出す第６実施形態の駆動・演算手法を説明する図である。第６実施形態の駆動・演算手法は、カラーフィルタを有する単板イメージセンサにおいて、第１実施形態の駆動・演算手法を適用する点に特徴を有する。

撮像部１０は、たとえば、半導体基板上に、画素（ユニットセル）に対応して受光素子の一例であるフォトダイオードなどからなるセンサ部（感光部；フォトセル）が多数、水平（行）方向および垂直（列）方向において２次元マトリクス状に配列されている。これらセンサ部は、受光面から入射した入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。

撮像部１０は単板式のものであり、センサ部には、カラー画像撮像用途として、光が入射されるフォトダイオードなどの受光面に、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分離フィルタの何れかの色フィルタが設けられている。

たとえば、正方格子状に配されたセンサ部（画素）が赤（Ｒ），緑（Ｇ），青（Ｂ）の３色カラーフィルタ（原色フィルタ）に対応するように配される。あるいは、シアン（Ｃ），マゼンタ（Ｍ），イエロ（Ｙ），緑（Ｇ）の４色を組み合わせた補色フィルタ構成のものとしてもよい。さらには、赤（Ｒ），緑（Ｇ），青（Ｂ）に加えて第４色としてエメラルド（Ｅ）を配したフィルタ構成のものとしてもよい。

図１２に示した例は、いわゆるベイヤ（Ｂａｙｅｒ）配列の基本形のカラーフィルタを用いており、正方格子状に配されたフォトダイオード（ＰＤ）などの電荷生成部３２（いわゆる画素）が赤（Ｒ），緑（Ｇ），青（Ｂ）の３色カラーフィルタに対応するように、色分離フィルタの繰返単位が２画素×２画素で配されて撮像部１０を構成している。

たとえば、奇数行奇数列には第１のカラー（赤；Ｒ）を感知するための第１のカラー画素を配し、奇数行偶数列および偶数行奇数列には第２のカラー（緑；Ｇ）を感知するための第２のカラー画素を配し、偶数行偶数列には第３のカラー（青；Ｂ）を感知するための第３のカラー画素を配しており、行ごとに異なったＲ／Ｇ、またはＧ／Ｂの２色のカラー画素が市松模様状に配置されている。このようなベイヤ配列の基本形のカラーフィルタの色配列は、行方向および列方向の何れについても、Ｒ／ＧまたはＧ／Ｂの２色が２つごとに繰り返される。

奇数行偶数列に配した第２のカラー（緑；Ｇ）を感知するための第２のカラー画素に代えて、第４のカラー（エメラルド；Ｅ）を感知するための第４のカラー画素を配してもよい。この場合でも、行ごとに異なったＲ／Ｅ、またはＧ／Ｂの２色のカラー画素が市松模様状に配置される。このような色配列は、行方向および列方向の何れについても、Ｒ／ＥまたはＧ／Ｂの２色が２つごとに繰り返される点においては、ベイヤ配列の基本形と同じである。

このように、物理量の一例である電磁波（ここでは光）を所定の波長成分に分離する波長分離部として色フィルタが設けられている撮像部１０（いわゆる単板イメージセンサ）に第１実施形態の駆動・演算手法を適用する場合、同色の複数画素でフローティングディフュージョン３８や増幅用トランジスタ４２でなる画素信号生成部５を共有し、共有対象の複数の同色画素対で単位画素群３を構成した方が、共有画素間の信号変化率が低くなるため、コントラストの変化が小さくなる。このことから、高周波信号の劣化による画像信号の誤差を小さくすることができる。

たとえば、一般的に用いられるベイヤ配列のカラーフィルタを有する場合、図１２に示すような共有構成が挙げられる。図１２（Ａ）および図１２（Ｂ）は、画面に対して正方格子状に画素２が配列されている場合において、図１２（Ａ）は垂直方向、図１２（Ｂ）は水平方向で、それぞれフローティングディフュージョン３８や増幅用トランジスタ４２でなるＦＤＡ構成の電荷−電圧変換部（すなわち画素信号生成部５）を共有し、かつ垂直方向もしくは水平方向の２ブロックを配線で接続した場合である。図１２（Ａ）ではＲ／Ｇ列やＧ／Ｂ列、図１２（Ｂ）ではＲ／Ｇ行やＧ／Ｂ行の４画素で、１つの画素信号生成部５を共有するように配線を施している。

また、図１２（Ｃ）は、特許文献２（特開平１０−１３６３９１号公報）に記載のように、画面に対して斜めに画素２を配列した構成を採用する場合において、行方向および当該行方向に対して直交する列方向の双方にそれぞれ隣接する画素、すなわち斜め方向隣接画素でフローティングディフュージョン３８や増幅用トランジスタ４２でなるＦＤＡ構成の電荷−電圧変換部（すなわち画素信号生成部５）を共有し、かつ、垂直方向の２ブロックを配線で接続した場合である。４つのＧ画素で１つの信号生成部５を共有し、また２つのＲ画素と２つのＢ画素とで１つの信号生成部５を共有するように配線を施している。

何れも、共有対象の画素２としては、複数色が存在し得るが、一方の信号電荷を読み出し、それに対応した画素信号の取得後に行なわれる同色の他方の信号電荷の取得時には、同色間で非破壊読出しをすることで、同色の双方で検知された信号電荷を合成して読み出し、その後に、演算処理により他方の信号電荷に対応した画素信号を得るようにする。

加算平均化を行なうとコントラストの低下に繋がるため、異なる色間で処理を行なった場合に混色と同じ効果が発生する。しかしながら、第６実施形態のように、第１実施形態の駆動・演算手法を適用するに際して、同色の複数画素で検知された信号電荷を合成して読み出してから演算で他方の画素信号を取得するように処理すれば、前記の問題を解消できる。

＜単位画素群の回路構成例＞
図１３は、第６実施形態における図１２（Ａ）もしくは図１２（Ｂ）に示したカラーコーディングに対応した単位画素群３の一構成例の回路図である。単位画素群３は、寄生容量を持った拡散層であるフローティングディフュージョンを電荷蓄積部として利用するＦＤＡ構成を採る４ＴＲ構成のものとなっている。

図１２に示したカラーコーディングに対応した単位画素群３の構成は、４画素間でＦＤＡ構成の電荷−電圧変換部（具体的には画素信号生成部５）を共有するように、４つの画素２で１つ単位画素群３を構成している。すなわち、電荷生成部３２としては、４つの電荷生成部３２ａ，３２ｂ，３２ｃ，３２ｄを設けており、この４つの電荷生成部３２ａ，３２ｂ，３２ｃ，３２ｄに対して、共通の画素信号生成部５が設けられた構成となっている。

このため、読出選択用トランジスタ３４が複数（本例では４つ）の電荷生成部３２に蓄積された信号電荷を共通の画素信号生成部５に移送する手段として機能するべく、読出選択用トランジスタ３４および転送駆動バッファ１５０も、独立して読出選択用トランジスタ３４ａ，３４ｂ，３４ｃ，３４ｄ、転送駆動バッファ１５０ａ，１５０ｂ，１５０ｃ，１５０ｄが設けられており、電荷生成部３２ａ，３２ｂ，３４ｃ，３４ｄから信号電荷を独立にフローティングディフュージョン３８に移送させる。

Ｇ色用の電荷生成部３２ａと読出選択用トランジスタ３４ａと画素信号生成部５とで第１の画素２ａが構成され、Ｒ色用もしくはＢ色用の電荷生成部３２ｂと読出選択用トランジスタ３４ｂと画素信号生成部５とで第２の画素２ｂが構成され、Ｇ色用の電荷生成部３２ｃと読出選択用トランジスタ３４ｃと画素信号生成部５とで第３の画素２ｃが構成され、Ｒ色用もしくはＢ色用の電荷生成部３２ｄと読出選択用トランジスタ３４ｄと画素信号生成部５とで第４の画素２ｄが構成されると見ることができる。

つまり、このような構成では、全体としては、７つのトランジスタで単位画素群３が構成されているが、それぞれの電荷生成部３２ａ，３２ｂ，３４ｃ，３４ｄから見た場合には、４つのトランジスタで画素２が構成された４ＴＲ構成である。

図１２（Ｃ）に示したカラーコーディングに対応した単位画素群３とする場合、全ての電荷生成部３２ａ，３２ｂ，３２ｃ，３２ｄをＧ色用にし、あるいは２つの電荷生成部（たとえば３２ａ，３２ｃ）をＲ色用にするとともに２つの電荷生成部（たとえば３２ｂ，３２ｄ）をＢ色用にすればよい。

なお、図１２および図１３に示した構成においては、４つの画素２で１つ単位画素群３を構成したが、これに限らず、たとえば、８画素で１つ単位画素群３を構成してもよい。たとえば、図１２（Ａ）や図１２（Ｃ）に対しては垂直方向に、また図１２（Ｂ）に対しては水平方向に、それぞれ４ブロックを配線で接続するように変形すればよい。あるいは、図１２（Ａ）と図１２（Ｂ）とを組み合わせて、垂直方向の２列分もしくは水平方向の２行分についての２ブロック内の全ての画素（８画素）で、１つ単位画素群３を構成してもよい。

また、図１２および図１３に示した構成においては、同色画素だけに限らず、複数色でＦＤＡ構成の電荷−電圧変換部（画素信号生成部５）を共有するように構成していたが、同色画素だけでＦＤＡ構成の電荷−電圧変換部（画素信号生成部５）を共有するように構成してもよい。

たとえば、図１２（Ａ）や図１２（Ｂ）に対しては、垂直方向あるいは水平方向の２ブロック内で、Ｇ色のみの２画素およびＲ色のみの２画素、もしくはＧ色のみの２画素およびＢ色のみの２画素で、それぞれ１つの画素信号生成部５を共有するように接続配線を変形すればよい。また、図１２（Ｃ）に対しては、垂直方向の２ブロック内で、Ｇ色のみの４画素で１つの画素信号生成部５を共有し、かつＲ色のみの２画素およびＢ色のみの２画素で、それぞれ１つの画素信号生成部５を共有するように接続配線を変形すればよい。

＜第７実施形態＞
図１４は、上述した第１〜第６実施形態で説明した、合成成分Ｓａｂと画素信号Ｓａの差分をとる処理や加算平均化処理（単純加算および重付け加算の双方を含む）などの演算処理を行なう機能ブロックの配置位置に着目したシステム構成例を説明する図である。

これらの演算処理機能部は、撮像部１０の後段に設けられる外部回路に配置する。ここで、外部回路は、先にも述べたように、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に構成してもよいし、撮像部１０や駆動制御部７などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板（プリント基板もしくは半導体基板）上に構成してもよい。

たとえば、図１４（Ａ）に示すように、撮像部８１０を主要部とするイメージセンサチップ８０２上に、演算処理部８０４をも搭載する。この構成であれば、画像出力信号は従来のイメージセンサのものと同じにすることが可能である。ただし、この構成ではイメージセンサチップ８０２の設計コストや面積増大などの弊害もある。

これに対して、別の手法として、たとえば図１４（Ｂ）に示すように、イメージセンサチップ８０２とは別のＤＳＰ（Digital Signal Processor）チップ８０３に、演算処理部８０４を搭載する構成を採ることができる。撮像部８１０（イメージセンサ）の出力信号はカラー信号の画素補間を行なうため処理チップで処理することが一般的である。このため、このようなＤＳＰチップ８０３に、第１〜第６実施形態で説明した演算処理を行なう演算処理部８０４を組み込むのは格別困難なことではない。

また、パーソナルコンピュータなど汎用プロセッサ（汎用計算機）を搭載する機器に接続するような構成の場合は、ソフトウェアによる処理が可能である。つまり、ＣＰＵ（Central Processing Unit）やメモリを利用してソフトウェア的にシステムを構成する、すなわちパーソナルコンピュータなどのコンピュータ（電子計算機）の機能を利用してシステムをソフトウェア的に実現することができる。

上述の第１〜第６実施形態で説明した駆動手法を適用した本発明に係る物理情報取得方法および物理情報取得装置を、電子計算機（コンピュータ）を用いてソフトウェアで実現するために好適なプログラムあるいはこのプログラムを格納したコンピュータ読取可能な記憶媒体を発明として抽出することもできる。ソフトウェアにより処理を実行させる仕組みとすることで、ハードウェアの変更を伴うことなく、処理手順などを容易に変更できる利点を享受できるようになる。

たとえば、図１４（Ｃ）に示すように、コンピュータ（電子計算機）の機能を備えた汎用プロセッサ８２０は、ＣＰＵ８２２、読出専用の記憶部であるＲＯＭ（Read Only Memory）８２３、随時書込みおよび読出しが可能であるとともに揮発性の記憶部の一例であるＲＡＭ（Random Access Memory）８２５、および不揮発性の記憶部の一例であるＲＡＭ（ＮＶＲＡＭと記述する）８２６を有している。

上記において“揮発性の記憶部”とは、画像処理端末６の電源がオフされた場合には、記憶内容を消滅してしまう形態の記憶部を意味する。一方、“不揮発性の記憶部”とは、画像処理端末６のメイン電源がオフされた場合でも、記憶内容を保持し続ける形態の記憶部を意味する。記憶内容を保持し続けることができるものであればよく、半導体製のメモリ素子自体が不揮発性を有するものに限らず、バックアップ電源を備えることで、揮発性のメモリ素子を“不揮発性”を呈するように構成するものであってもよい。また、半導体製のメモリ素子により構成することに限らず、磁気ディスクや光ディスクなどの媒体を利用して構成してもよい。

また、汎用プロセッサ８２０は、図示しないが、ユーザインタフェースをなす機能部として、操作キーなどを有する指示入力部と、操作時のガイダンス画面や処理結果などの所定の情報をユーザに提示する表示出力部と、各機能部との間のインタフェース機能をなすインタフェース部なども有する。

このような構成において、ＣＰＵ８２２は、図示しないシステムバスを介してシステム全体の制御を行なう。ＲＯＭ８２３は、ＣＰＵ８２２の制御プログラムなどを格納する。ＲＡＭ８２５は、ＳＲＡＭ（Static Random Access Memory）などで構成され、プログラム制御変数や各種処理のためのデータなどを格納する。また、ＲＡＭ８２５は、所定のアプリケーションプログラムとの連動によって撮像部８１０で取得した撮像画像やその他のデータをなどを一時的に格納する領域を含んでいる。

電子計算機に第１〜第６実施形態で説明した一連の演算処理機能をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ（組込マイコンなど）、あるいは、ＣＰＵ８２２、論理回路、記憶装置などの機能を１つのチップ上に搭載して所望のシステムを実現するＳＯＣ（System On a Chip：システムオンチップ）、または、各種のプログラムをインストールすることで各種の機能を実行することが可能な汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。

記録媒体は、コンピュータのハードウェア資源に備えられている読取装置に対して、プログラムの記述内容に応じて、磁気、光、電気などのエネルギの変化状態を引き起こして、それに対応する信号の形式で、読取装置にプログラムの記述内容を伝達できるものである。

なお、ソフトウェアを構成するプログラムが、有線あるいは無線などの通信網を介して提供されてもよい。

近年の汎用プロセッサは非常に高速な処理が可能であり、かつ、第１〜第６実施形態で説明した演算処理は簡単な演算であるため、高解像度の画像を動画処理するのでなければソフトウェア処理で十分対応可能である。この構成であれば、カメラ部の構成要素を低減でき、コスト削減が可能である。

また、演算処理機能部分の全てをソフトウェアで行なうのではなく、これら機能部分の一部を専用のハードウェアにて行なう処理回路を設けてもよい。ソフトウェアで行なう仕組みは、並列処理や連続処理に柔軟に対処し得るものの、その処理が複雑になるに連れ、処理時間が長くなるため、処理速度の低下が問題となる。これに対して、ハードウェア処理回路で行なうことで、高速化を図ったアクセラレータシステムを構築することができるようになる。アクセラレータシステムは、処理が複雑であっても、処理速度の低下を防ぐことができ、高いスループットを得ることができる。

＜＜デジタルスチルカメラの全体構成＞＞
図１５は、本発明に係る半導体装置の一実施形態である固体撮像素子を備えた電子機器の一実施形態であるカメラシステムを示す概略構成図である。この図１５で示すカメラシステムは、半導体装置の一実施形態である固体撮像装置９０２を撮像手段として使用し、固体撮像素子（デバイス）９１０の後段に周辺回路を接続し、筐体に収容することで、カラー画像を撮像し得るデジタルスチルカメラ９０１として適用されるようになっている。なお、デジタルスチルカメラ９０１は、固体撮像装置９０２を撮像手段として利用した電子機器の一例である。

図示するように、デジタルスチルカメラ９０１は、ＣＭＯＳ型の撮像部を主要部とする固体撮像素子９１０、撮像レンズ９５０、および固体撮像素子９１０を駆動する駆動部９９６を有する撮像モジュール９０３と、撮像モジュール９０３により得られる撮像信号に基づいて映像信号を生成しモニタ出力したり所定の記憶メディアに画像を格納したりする本体ユニット９０４とを備えてなるデジタルスチルカメラ９０１として構成されている。

また、このデジタルスチルカメラ９０１の処理系統は、大別して、光学系９０５、信号処理系９０６、記録系９０７、表示系９０８、および制御系９０９から構成されている。なお、撮像モジュール９０３および本体ユニット９０４が、図示しない外装ケースに収容されて、実際の製品（完成品）が仕上がるのは言うまでもない。

撮像モジュール９０３内の駆動部９９６には、固体撮像素子９１０を駆動するための各種のパルス信号を生成するタイミング信号生成部９４０と、このタイミング信号生成部９４０からのパルス信号を受けて、固体撮像素子９１０を駆動するためのドライブパルスに変換する走査部９４２と、固体撮像素子９１０から出力信号を取り出すための制御信号を生成する制御信号生成部９４６とが設けられている。なお、タイミング信号生成部９４０と制御信号生成部９４６とを纏めてタイミング制御部ともいう。

光学系９０５は、シャッタ９５２、被写体の光画像を集光するレンズ９５４、および光画像の光量を調整する絞り９５６を有する撮像レンズ９５０と、集光された光画像を光電変換して電気信号に変換する固体撮像素子９１０とから構成されている。被写体Ｚからの光Ｌは、シャッタ９５２およびレンズ９５４を透過し、絞り９５６により調整されて、適度な明るさで固体撮像素子９１０に入射する。このとき、レンズ９５４は、被写体Ｚからの光Ｌからなる映像が、固体撮像素子９１０上で結像されるように焦点位置を調整する。

信号処理系９０６は、固体撮像素子９１０の撮像部からのアナログ撮像信号を増幅する増幅アンプや、増幅された撮像信号をサンプリングすることによってノイズを低減させるＣＤＳ機能などを有するプリアンプ部９６１（カラム処理部２６に相当）、プリアンプ部９６１が出力するアナログ信号をデジタル信号に変換するＡ／Ｄ（Analog/Digital）変換部９６４、Ａ／Ｄ変換部９６４から入力されるデジタル信号に所定の画像処理を施すＤＳＰ（Digital Signal Processor）で構成された画像処理部９６６から構成される。

記録系９０７は、画像信号を記憶するフラッシュメモリなどのメモリ（記録媒体）９７２と、画像処理部９６６が処理した画像信号を符号化してメモリ９７２に記録し、また、読み出して復号し画像処理部９６６に供給するＣＯＤＥＣ（Compression/Decompression）９７４とから構成されている。

表示系９０８は、画像処理部９６６が処理した画像信号をアナログ化するＤ／Ａ（Digital/Analog）変換回路９８２、入力されるビデオ信号に対応する画像を表示することによりファインダとして機能する液晶（ＬＣＤ；Liquid Crystal Display）などよりなるビデオモニタ９８４、およびアナログ化された画像信号を後段のビデオモニタ９８４に適合する形式のビデオ信号にエンコードするビデオエンコーダ９８６から構成されている。

制御系９０９は、先ず、図示しないドライブ（駆動装置）を制御して磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリに記憶されている制御用プログラムを読み出し、読み出した制御用プログラム、あるいはユーザからのコマンドなどに基づいてデジタルスチルカメラ９０１の全体を制御するＣＰＵ（Central Processing Unit）などよりなる中央部９９２を備える。

また制御系９０９は、画像処理部９６６に送られた画像の明るさが適度な明るさを保つようにシャッタ９５２や絞り９５６を制御する露出コントローラ９９４、固体撮像素子９１０から画像処理部９６６までの各機能部の動作タイミングを制御するタイミング信号生成部（タイミングジェネレータ；ＴＧ）９４０を具備した駆動部９９６、ユーザがシャッタタイミングやその他のコマンドを入力する操作部９９８を有する。中央部９９２は、デジタルスチルカメラ９０１のバス９９９に接続された画像処理部９６６、ＣＯＤＥＣ９７４、メモリ９７２、露出コントローラ９９４、およびタイミング信号生成部９４０を制御している。

このデジタルスチルカメラ９０１では、画像処理部９６６を中心として、フリッカ補正、γ補正、シェーディング補正、カラーバランスなどの処理をデジタル領域で行なう。また、デジタルスチルカメラ９０１は、図１４（Ｂ）に示したと同様に、イメージセンサチップである固体撮像素子９１０とは別のＤＳＰチップ（画像処理部９６６）に、上述の第１〜第６実施形態で説明した演算処理を行なう演算処理部を搭載する構成を採っている。

またデジタルスチルカメラ９０１では、オートフォーカス（ＡＦ）、オートホワイトバランス（ＡＷＢ）、自動露光（ＡＥ）などの自動制御装置を備えている。これらの制御は、固体撮像装置９０２から得られる出力信号を使用して処理する。たとえば、露出コントローラ９９４は、画像処理部９６６に送られた画像の明るさが適度な明るさを保つようにその制御値が中央部９９２により設定され、その制御値に従って絞り９５６を制御する。

タイミング信号生成部９４０は、中央部９９２により制御され、固体撮像素子９１０、プリアンプ部９６１、Ａ／Ｄ変換部９６４、および画像処理部９６６の動作に必要とされるタイミングパルスを発生し、各部に供給する。操作部９９８は、ユーザが、デジタルスチルカメラ９０１を動作させるとき操作される。

撮像モジュール９０３内の固体撮像素子９１０と、プリアンプ部９６１と、Ａ／Ｄ変換部９６４と、駆動部９９６とにより固体撮像装置９０２が構成される。固体撮像装置９０２は、固体撮像素子９１０、プリアンプ部９６１、Ａ／Ｄ変換部９６４、および駆動部９９６が、１枚の回路基板上に配されたもの、あるいは１つの半導体基板上に形成されたものとして提供されるものであるのがよい。

なお、ここで示した構成は一例であって、たとえば、固体撮像素子９１０を備える半導体チップ上に、上述の第１〜第６実施形態で説明した演算処理を行なう演算処理部を組み込んで撮像モジュール９０３を構成してもよいし、プリアンプ部９６１やＡ／Ｄ変換部９６４あるいは駆動部９９６（それぞれ全体でもよいし、その一部でもよい）を、固体撮像素子９１０を備える半導体チップとは別の回路基板（半導体チップを含む）にて構成するなど、様々な変形が可能である。

たとえば、図示した例は、信号処理系９０６のプリアンプ部９６１およびＡ／Ｄ変換部９６４を撮像モジュール９０３に内蔵しているが、このような構成に限らず、プリアンプ部９６１やＡ／Ｄ変換部９６４を本体ユニット９０４内に設ける構成を採ることもできる。またＤ／Ａ変換部を画像処理部９６６内に設ける構成を採ることもできる。

また、タイミング信号生成部９４０を撮像モジュール９０３に内蔵しているが、このような構成に限らず、タイミング信号生成部９４０を本体ユニット９０４内に設ける構成を採ることもできる。またタイミング信号生成部９４０と走査部９４２と制御信号生成部９４６とが別体のものとしているが、このような構成に限らず、これらを一体化させたものとしてもよい。こうすることで、よりコンパクトな（小型の）デジタルスチルカメラ９０１を構成できる。

また、タイミング信号生成部９４０や走査部９４２や制御信号生成部９４６は、それぞれ個別のディスクリート部材で回路構成されたものでもよいが、１つの半導体基板上に回路形成されたＩＣ（Integrated Circuit）として提供されるものであるのがよい。さらに好ましくは、固体撮像素子９１０とともに１つの半導体基板上に回路形成されたものとするのがよい。ＣＭＯＳ型の撮像素子の場合には、このような構成を採ることが非常に容易である。こうすることで、固体撮像装置９０２をコンパクトにできるだけなく、部材の取扱いが容易になるし、これらを低コストで実現できる。また、デジタルスチルカメラ９０１の製造が容易になる。

また、使用する固体撮像素子９１０との関わりの強い部分である、タイミング信号生成部９４０や走査部９４２や制御信号生成部９４６を固体撮像素子９１０と共通の基板に搭載することで一体化させる、あるいは撮像モジュール９０３内に搭載することで一体化させると、部材の取扱いや管理が簡易になる。また、これらがモジュールとして一体となっているので、デジタルスチルカメラ９０１（の完成品）の製造も容易になる。なお、撮像モジュール９０３は、駆動部９９６を含まずに、固体撮像素子９１０および光学系９０５から構成されていてもよい。

また、このような構成に限らず、タイミング信号生成部９４０を、固体撮像素子９１０とは別の装置として構成して、固体撮像素子９１０や走査部９４２などの周辺回路を含む撮像装置（いわゆる撮像デバイス）と、外部のタイミング信号生成部９４０や画像処理部９６６などとで、固体撮像装置９０２を構成するようにしてもよい。すなわち、固体撮像素子９１０や走査部９４２など、センサチップ側の他の機能要素とは独立して、タイミング信号生成部９４０や画像処理部９６６などで物理情報取得装置を構成し、この物理情報取得装置を、別の半導体集積回路として提供してもよい。この場合、固体撮像装置９０２は、撮像レンズ９５０や周辺の信号処理回路（画像処理部９６６など）や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。

以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

たとえば、上記各実施形態で説明した駆動手法と演算処理は、グローバルシャッタモードでの読出しにも適用できる。ＭＯＳイメージセンサでのフォーカルプレーン現象を抑制するためのメカシャッタを使用したグローバルシャッタモードにおいては読出時間を短くした分、露光時間が増加するために真の信号量が単独面素読出しよりも多くなる。高フレームレートであるほど読出時間の低減による真の信号増加は大きく、ＳＮＲが改善される。また、前述の加算平均化処理を適用すれば、さらに雑音比率が低減する。

１…固体撮像装置、２…画素、３…単位画素群、７…駆動制御部、５…画素信号生成部、１０，８１０…撮像部、１２…水平走査回路、１４…垂直走査回路、１５…垂直制御線、１８…水平信号線、１９…垂直信号線、２０…通信・タイミング生成部、２６…カラム処理部、２９…出力回路、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、８０２…イメージセンサチップ、８０４…演算処理部、８２０…汎用プロセッサ、９０３…撮像モジュール、９１０…固体想像素子、９５０…撮像レンズ、９６６…画像処理部（含；演算処理部）

Claims (8)

1. 第１および第２の電荷生成部を含む複数の電荷生成部、および、該複数の電荷生成部に対して共有される信号生成部を含む単位画素群が配列された撮像部と、
   前記撮像部の駆動制御を行う駆動制御部と、
   を有し、
   前記駆動制御部が、前記第１の電荷生成部で生成され前記信号生成部に蓄積された第１の電荷に対応する第１の信号電圧を前記単位画素から非破壊で読み出し、前記信号生成部に蓄積された前記第１の電荷に前記第２の電荷生成部で生成された電荷を加算して蓄積し、該加算後に前記信号生成部に蓄積された第２の電荷に対応する第２の信号電圧を読み出すように、前記単位画素群を制御する
   固体撮像装置。
2. 前記第１の信号電圧と前記第２の信号電圧の差分をとり、第３の信号電圧を取得する演算処理部を有する
   請求項１に記載の固体撮像装置。
3. 前記第１の信号電圧と前記第２の信号電圧をそれぞれ複数回取得し、取得した前記第１および第２の信号電圧をそれぞれ平均化して差分を取得し、あるいは、前記第１の信号電圧と前記第２の信号電圧との差分を複数回取得して平均化することにより、第３の信号電圧を取得する演算処理部を有する
   請求項１に記載の固体撮像装置。
4. 前記単位画素群が、１つの電荷生成部と１つの信号生成部とをそれぞれ含む複数の画素を有し、
   前記演算処理部は、前記単位画素群内の前記複数の画素に対して任意に設定される着目画素についての信号電圧と、前記着目画素の周辺に配置される周辺画素についての信号電圧を加算する
   請求項２または３に記載の固体撮像装置。
5. 前記演算処理部は、前記着目画素についての信号電圧と、前記周辺画素についての信号電圧を加算する際に、着目画素に対して重みづけを行う
   請求項４に記載の固体撮像装置。
6. 前記演算処理部は、前記着目画素についての信号電圧と前記周辺画素についての信号電圧を加算する際に、前記着目画素と前記周辺画素の差分に応じて重みづけを行う
   請求項５に記載の固体撮像装置。
7. 前記第１の電荷生成部と前記第２の電荷生成部が、同色の光を検知して信号を生成する
   請求項１に記載の固体撮像装置。
8. 固体撮像装置を備え、
   前記固体撮像装置は、
   第１および第２の電荷生成部を含む複数の電荷生成部、および、該複数の電荷生成部に対して共有される信号生成部を含む単位画素群が配列された撮像部と、
   前記撮像部の駆動制御を行う駆動制御部と、
   を有し、
   前記駆動制御部が、前記第１の電荷生成部で生成され前記信号生成部に蓄積された第１の電荷に対応する第１の信号電圧を前記単位画素から非破壊で読み出し、前記信号生成部に蓄積された前記第１の電荷に前記第２の電荷生成部で生成された電荷を加算して蓄積し、該加算後に前記信号生成部に蓄積された第２の電荷に対応する第２の信号電圧を読み出すように、前記単位画素群を制御する
   電子機器。

Images