JP6039165B2 - 撮像素子及び撮像装置 - Google Patents

Description

本発明は、撮像素子及び撮像装置に関する。

従来、撮像素子を構成する少なくとも一部の画素において、各画素のフォトダイオード（ＰＤ）を複数に分割し、各ＰＤからそれぞれ独立に信号を読み出せるものがある。このような画素を用いて、各画素に１つ構成されたマイクロレンズにより集光された光に応じた信号を複数のＰＤから独立に読み出し、読み出した信号を用いて位相差方式の焦点検出を行う技術がある。例えば、特許文献１においては、画素のＰＤを２つに分割することによって、各々のＰＤが、撮像レンズの異なる射出瞳領域を通過した光束を受光するように構成されている。そして、複数の画素それぞれの２つのＰＤから得られる信号を比較することで、撮像レンズの焦点検出を行っている。

また、特許文献２においては、複数の画素それぞれの２つのＰＤから得られる信号を比較することで焦点検出を行い、さらに、２つのＰＤの信号を画素毎に加算することによって、画像用の信号として取得する駆動方法が開示されている。つまり、分割されたＰＤの電荷蓄積と読み出しの１回の駆動が、焦点検出用の信号の取得と画像用の信号の取得の両方を兼ねている。従って、例えば、静止画の連写撮影、ライブビュー撮影、動画撮影などの、被写体の合焦状態を維持しながら高速に表示・記録することが求められる機能において、この駆動方法は効果的である。

特開２００８−１９３５２７号公報 特開２００１−２５０９３１号公報

ところが、画像用の信号を得るために複数のＰＤの信号を画素毎に加算する場合に、ＰＤの感度や入射光量に差があると、適切な画像が得られないことがある。このような場合について図１３、図１４を用いて説明する。

図１３（ａ）は、従来の撮像素子の画素の断面構造を示した図、図１３（ｂ）は、半導体層のポテンシャル（電位）を模式的に示した図である。図１３（ａ）において、１４０１はマイクロレンズ、１４０２はカラーフィルタ、１４０３は画素内のスイッチを駆動する配線や電源などの配線である。また、半導体基板１４０４上にｐ型半導体領域１４０５が形成され、その中にｎ型領域を形成する。この領域がＰＤを形成する。ここではＰＤ１４０６とＰＤ１４０７が形成されている。１４０８は隣接する画素との間を分離する分離領域、１４０９は同じ画素内に形成されたＰＤ間（ここではＰＤ１４０６とＰＤ１４０７との間）を分離する分離領域である。

上述した構造を有する撮像素子において、感度や入射光量の差により片側のＰＤが飽和した時、飽和したＰＤで発生した電荷は、ポテンシャル（Ｖw）の障壁を乗り越えて、同じ画素内の別のＰＤや、隣接する画素のＰＤに漏れてしまう。さらには、ＰＤとＰＤの電荷を読み出す領域との間に存在する、不図示の転送スイッチのゲート電極下のポテンシャル障壁を乗り越え、ＰＤの電荷を読み出す領域にも漏れることがある。従来は、この分離領域１４０８、１４０９のポテンシャルの大きさ（ポテンシャル障壁の高さ）について考慮されていないため、通常は、大部分が隣接する画素のＰＤやＰＤの電荷を読み出す領域に漏れることが想定される。このように、分離領域１４０９のポテンシャルが、飽和したＰＤで発生する電荷が同じ画素内の別のＰＤに漏れないようなポテンシャルの場合は、画像用の信号を得るために２つのＰＤの信号を加算すると、図１４で示すような出力となる。

図１４は、２つのＰＤ１４０６、１４０７各々の出力特性と、２つのＰＤ１４０６、１４０７の信号を加算した出力特性の一例を示す。ＰＤに光が当たると、光電変換によって、ある感度をもって電荷が発生し、蓄積される。図１４では説明のため、ＰＤ１４０６の方がＰＤ１４０７より感度が高い、及び／または、光が多く入射しているものとする。ＰＤ１４０６、１４０７への入射光の光量が範囲１５０１の間は、ＰＤ１４０６の方がＰＤ１４０７よりも出力が大きいが、ＰＤ１４０６は飽和していないため、ＰＤ１４０６とＰＤ１４０７の出力を加算しても適切な出力が得られている。ところが、ＰＤ１４０６が飽和し、ＰＤ１４０７が飽和していない場合、ＰＤ１４０６の出力は、飽和以上の出力が得られないのに対し、ＰＤ１４０７は、入射光の光量に応じた適正な出力が得られる。そのため、ＰＤ１４０６が飽和した時点からは、加算出力は、ＰＤ１４０７の出力に応じて変化するようになる。結果として、加算出力特性は、ＰＤ１４０６が飽和した点から折れ曲がるようなニー特性を持つことになる。この現象は、ＰＤ１４０６が飽和した後に発生した電荷が、ＰＤ１４０７以外に漏れ込む時に、顕著に表れる。

本発明は上記問題点を鑑みてなされたものであり、１画素内において、複数の光電変換部それぞれで発生する電荷の移動を制御できるように、光電変換部間を分離する分離領域のポテンシャル障壁の高さを変えられるようにすることを目的とする。

また、１画素内のいずれかの光電変換部が飽和した場合に、隣接する画素への電荷の漏れを抑制することを更なる目的とする。

また、複数の画素を有する本発明の撮像素子は、各画素が、前記撮像素子より被写体よりに配置された光学系の異なる射出瞳領域を通過した複数の光束をそれぞれ受光して電荷を蓄積する複数の光電変換部と、前記複数の光電変換部の間を分離する第１の分離領域と、前記各画素と、該画素に隣接する画素との間を分離する第２の分離領域とを有し、前記撮像素子が、前記第１の分離領域の電位を、複数の電位のいずれかに選択的に設定する設定手段とを有し、前記複数の電位は、前記第１の分離領域のポテンシャル障壁が無くなる第１の電位と、前記第２の分離領域の電位よりも高く、且つ、前記複数の光電変換部のリセット電位よりも低い第２の電位とを含み、
前記複数の光電変換部から、蓄積された電荷に応じた信号を独立に読み出し可能であることを特徴とする。
また、本発明の撮像装置は、上記構成を有する撮像素子と、前記複数の光電変換部から独立に読み出された電荷に基づく信号を用いて、位相差方式の焦点検出を行う焦点検出手段とを有し、前記焦点検出手段は、前記複数の光電変換部の少なくともいずれかが飽和している場合に、該光電変換部を含む画素の複数の光電変換部から読み出された信号を、前記焦点検出に用いないことを特徴とする。

本発明によれば、１画素内において、複数の光電変換部それぞれで発生する電荷の移動を制御できるように、光電変換部間を分離する分離領域のポテンシャル障壁の高さを変えることができる。

また、１画素内のいずれかの光電変換部が飽和した場合に、隣接する画素への電荷の漏れを抑制することができる。

本発明の実施の形態に係る撮像素子の概略構成を示す図。 実施の形態に係る画素の概略構成を示す図。 実施の形態に係る画素の断面構造とポテンシャルを模式的に示す図。 実施の形態に係る画素の断面構造とポテンシャルを模式的に示す図。 実施の形態に係る画素の断面構造とポテンシャルを模式的に示す図。 実施の形態に係る撮像素子における、１画素に含まれる複数のフォトダイオードの出力特性及び加算出力特性を模式的に示す図。 実施の形態に係る画素のポテンシャルと電荷が蓄積される様子を模式的に示す図。 実施の形態に係る画素の等価回路図。 実施の形態に係る撮像素子の駆動方法の一例を示すタイミングチャート。 実施の形態に係る撮像素子の別の駆動方法を示すタイミングチャート。 実施の形態に係る撮像装置の概略構成を示すブロック図。 実施の形態に係る撮像処理の流れを示すフローチャート。 従来の撮像素子の画素の断面構造とポテンシャルを模式的に示す図。 従来の撮像素子における、１画素に含まれる複数のフォトダイオードの出力特性及び加算出力特性を模式的に示す図。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。まず、本実施の形態における撮像素子の構成について、図１〜３を用いて説明する。

図１は、本実施の形態における撮像素子の概略構成を示す図である。図１において撮像素子１００は、複数の画素が行列状に配置されて成る画素部１０１と、画素部１０１における行を選択する垂直選択回路１０２、画素部１０１における列を選択する水平選択回路１０４を有する。更に、画素部１０１の画素のうち、垂直選択回路１０２によって選択される画素の信号を読み出す読み出し回路１０３を含み、また、各回路の動作モードなどを外部から決定するためのシリアルインターフェイス１０５を含んでいてもよい。読み出し回路１０３は、信号を蓄積するメモリ、ゲインアンプ、Ａ／Ｄ変換器などを列毎に有する。なお、撮像素子１００は、図示された構成要素以外にも、例えば、垂直選択回路１０２、水平選択回路１０４、読み出し回路１０３等にタイミングを提供するタイミングジェネレータ或いは制御回路等を備えてもよい。典型的には、垂直選択回路１０２は、画素部１０１の行を順に選択して読み出し回路１０３に読み出す。水平選択回路１０４は、読み出し回路１０３に読み出された複数の画素の信号を列毎に順に選択する。

図２は、撮像素子１００の画素部１０１を構成する画素の概略構成を示す図である。２０１は画素を表す。１つの画素は、１つのマイクロレンズ２０２と、光電変換部である２つのフォトダイオード（ＰＤ）２０３、２０４を有する。ＰＤ２０３、２０４は、不図示の撮像レンズの異なる射出瞳領域を通過した光束を受光し、その光に応じた電荷を発生させて、蓄積する機能を備えている。２０５、２０６はＰＤ２０３、２０４各々で発生し蓄積された電荷を、読み出し領域２０７に転送するための転送スイッチである。この構成により、ＰＤ２０３、２０４から独立に電荷を読み出すことができる。２０８は１つの画素２０１内におけるＰＤ２０３とＰＤ２０４とを分離するために形成される分離領域のポテンシャル（電位）を制御するポテンシャル制御スイッチである。なお、ポテンシャル制御スイッチ２０８によるポテンシャルの制御については、詳細に後述する。

なお、画素２０１は、図示された構成要素以外にも、例えば、読み出し領域２０７の信号を読み出し回路１０３に読み出すための増幅部、行を選択する選択スイッチ、読み出し領域２０７の信号をリセットするリセットスイッチなどを備える。図２では説明のため２つの画素を図示したが、このような画素２０１を行列状に配置することで画素部１０１を形成する。

また、図２においては、画素２０１が２つのＰＤ（ＰＤ２０３とＰＤ２０４）を有する例を示しているが、本発明において、ＰＤは２つ以上であればいくつでもよく、例えば、４つのＰＤ、９つのＰＤなどを有していてもよい。また、ＰＤは左右方向に２つ並べて配置されているが、並べる方法はこれに限らず、例えば、上下方向に並べて配置してもよい。また、画素部１０１において、ＰＤが異なる方法で並ぶ画素が混在していてもよく、例えば、上下方向に並ぶ画素と左右方向に並ぶ画素が、混在していてもよい。

図３〜図５は、図２に示す破線Ａ−Ｂ間の断面構造とポテンシャルを模式的に示す図である。図３（ａ）は、本発明の実施形態の画素の断面構造を示す図、図３（ｂ）は、図３（ａ）に示す断面のポテンシャルを示す図である。図３（ａ）において、３０１はカラーフィルター、３０２は画素内のスイッチを駆動する配線や電源などの配線である。半導体基板３０３上にｐ型領域３０４が形成され、その中にｎ型領域を形成する。この領域がＰＤ２０３、２０４を形成する。３０５は隣接する画素との間（画素間）を分離するための分離領域（第２の分離領域）、３０７は同じ画素内に形成されたＰＤ２０３とＰＤ２０４との間を分離する分離領域（第１の分離領域）である。３０６はポテンシャル制御スイッチ２０８のゲート電極である。

本発明では、ポテンシャル制御スイッチ２０８によって、１つの画素内に構成された複数のＰＤの間の分離領域のポテンシャルの高さを制御する。本実施の形態では、ポテンシャル制御スイッチ２０８のゲート電極３０６に印加する電圧を、３値（Ｌ、Ｍ、Ｈレベル）で駆動することにより、分離領域３０７のポテンシャルをＶl、Ｖm、Ｖhに選択的に設定することができる。

ここで、Ｌレベルは、分離領域３０７のポテンシャル障壁の高さを、分離領域３０５のポテンシャルＶwと等しいか、または、ポテンシャルＶwより高い状態（Ｖl）に制御する電圧であり、例えば、−１Ｖである。Ｈレベルは、分離領域３０７のポテンシャル障壁の高さをＰＤのポテンシャルに近づけ、ポテンシャル障壁が無くなる状態（Ｖh）に制御する電圧であり、例えば５Ｖである。Ｍレベルは、分離領域３０７のポテンシャルの高さを、ポテンシャルＶwより少し低く、且つ、ポテンシャルＶhより十分高い状態に制御する電圧であり、例えば１Ｖである。

ゲート電極３０６に印加する電圧とポテンシャルの関係を、図３〜図５を用いてさらに詳細に説明する。

図３は、ゲート電極３０６にＬレベルの電圧が印加されている時の様子を模式的に示している。図３（ｂ）に示すように、分離領域３０５のポテンシャルはＶw（基準電位）であり、分離領域３０７のポテンシャルはＶl（第２電位）である。ＰＤ２０３とＰＤ２０４の間は、ポテンシャルＶlの障壁によって分離された状態となる。

図４は、ゲート電極３０６にＨレベルの電圧が印加されている時の様子を模式的に示している。図４（ａ）の４０１は、ゲート電極３０６にＨレベルの電圧が印加されることにより、ゲート電極３０６下部の半導体層である分離領域３０７に形成されたチャネル領域である。図４（ｂ）に示すように、ゲート電極３０６にＨレベルの電圧が印加され、分離領域３０７のポテンシャルがＶh（第１電位）となってチャネル領域４０１が形成されたことにより、ポテンシャル障壁が無くなり、ＰＤ２０３とＰＤ２０４は結合した状態となる。

図５は、ゲート電極３０６にＭレベルの電圧が印加されている時の様子を模式的に示している。図５（ａ）に示すように、この時、ゲート電極３０６下部の半導体層である分離領域３０７には、Ｍレベルの電圧が印加されることによりチャネル領域５０１が形成されるが、チャネル領域５０１は、チャネル領域４０１よりも小さい。この場合、分離領域３０７のポテンシャルはＶm（第３電位）となり、ポテンシャルＶw（基準電位）より少し低く、ポテンシャルＶh（第１電位）より十分高い。

本実施の形態では、撮像素子の蓄積期間中に、ゲート電極３０６にＭレベルの電圧を印加して、分離領域３０７のポテンシャルＶmの高さを、ポテンシャルＶwより少し低く、ポテンシャルＶhより十分高い状態に制御する。

次に、分離領域３０７のポテンシャルをポテンシャルＶmに制御した場合に同じ画素の２つのＰＤ２０３、２０４から得られる出力及びこれらの加算出力の特性について、図６、図７を用いて説明する。

図６は、２つのＰＤ２０３、２０４各々の出力特性と、ＰＤ２０３、２０４の信号を加算した出力特性の一例を示す。また、図７は、図５（ｂ）のポテンシャル構造と発生した電荷の動きを模式的に示す図である。

ＰＤ２０３、２０４に光が当たると、光電変換によって、ある感度をもって電荷が発生し、蓄積される。図６では説明のため、ＰＤ２０３の方がＰＤ２０４より感度が高い、及び／または、光が多く入射しているものとする。ＰＤ２０３、２０４への入射光の光量が範囲６０１の間は、ＰＤ２０３の方がＰＤ２０４よりも出力が大きいが、ＰＤ２０３は飽和していないため、ＰＤ２０３とＰＤ２０４の出力を加算しても適切な出力が得られている。この様子を図７（ａ）に示している。範囲６０２は、ＰＤ２０３が飽和して、ＰＤ２０４が飽和しない入射光の光量の範囲を示している。この時、図７（ｂ）で示すように、ＰＤ２０３で発生した電荷はポテンシャルＶmの障壁を乗り越え、ＰＤ２０４に移動する。この場合、範囲６０２においては、ＰＤ２０４の出力は、ＰＤ２０４で発生した電荷と、飽和したＰＤ２０３で発生した電荷を加算した電荷量となる。

このように、ポテンシャルＶmをポテンシャルＶwより低く制御することで、飽和したＰＤ２０３で発生した電荷を、同一の画素のＰＤ２０４に漏れ込ませることができる。これにより、飽和したＰＤ２０３で発生した電荷が隣接する画素へ漏れることを防ぐことができるとともに、入射光が範囲６０２の間においても、ＰＤ２０３とＰＤ２０４の加算出力は、範囲６０１の間と同様に適切な出力となる。また、ＰＤ２０３、２０４各々で発生した電荷がポテンシャルＶm以下の場合には、ＰＤ２０３、２０４それぞれから得られる出力を位相差方式の焦点検出に用いることができる。

範囲６０３においては、ＰＤ２０３、２０４共に飽和しているので、加算出力も飽和する。なお、ＰＤ２０３、２０４はポテンシャルＶmで規定される電荷量で飽和するが、両方のＰＤが飽和すると、図７（ｃ）に示すように、ポテンシャルＶwまで電荷を蓄積できることとなる。従って、実際の加算出力の飽和は少し増えることとなる。

なお、ポテンシャルＶmをポテンシャルＶwより低くしておくことで、上述の範囲６０２では、飽和したＰＤ２０３で発生した電荷を、同じ画素内のＰＤ２０４に漏れこませることができると説明した。但し、そのためには、詳細には説明しないが、転送スイッチ２０５、２０６のゲート電極下のポテンシャルをポテンシャルＶmより高くしていることは自明である。

上述したように電荷蓄積時に分離領域３０７のポテンシャルを制御することによって、感度や入射光量の差により片側のＰＤが飽和した場合に、隣接する画素への電荷の漏れを抑制することができるとともに、より適切な画像信号を得ることができる。また、画素内のすべてのＰＤが飽和していない場合に、各ＰＤから読み出された信号を、位相差方式の焦点検出に用いることができる。

次に、本発明の撮像素子１００の駆動方法について、図８〜図１０を用いて詳細に説明する。

図８は、画素部１０１の１画素分の構成を示す等価回路図である。ここでは１つの画素２０１のみ示しているが、画素部１０１を構成する他の画素も同様の構成を有する。また、１列分の読み出し回路のみ示したが、読み出し回路は列毎に複数配置されて、読み出し回路１０３を構成する。

図８に示すように、画素２０１におけるＰＤ２０３、２０４は、ポテンシャル制御スイッチ２０８と接続している。ポテンシャル制御スイッチ２０８は、ポテンシャル制御信号φＰＤによって駆動され、前述したように、ＰＤ２０３とＰＤ２０４の間の分離領域３０７のポテンシャルの高さを制御することができる。

転送スイッチ２０５、２０６は、各々転送パルス信号φＴＸ１、φＴＸ２によって駆動され、ＰＤ２０３、２０４が生成した信号電荷を、読み出し領域２０７に転送する。リセットスイッチ８０１は、リセットパルス信号φＲＥＳによって駆動され、リセット電位ＶＤＤを読み出し領域２０７に供給可能な構成となっている。

読み出し領域２０７はＰＤ２０３、２０４から、転送された電荷を保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。増幅部８０２は、読み出し領域２０７に保持した電荷に基づく電圧信号を増幅し、画素信号として出力する。ここでは一例として、ＭＯＳトランジスタと定電流源８０４を用いたソースフォロワ回路を示している。選択スイッチ８０３は、垂直選択パルス信号φＳＥＬによって駆動され、増幅部８０２で増幅された信号が、垂直出力線８０５に出力される。垂直出力線８０５に出力された信号は、読み出し回路１０３で読み出されたのち、さらに後段の回路へ出力される。

図９は、本実施の形態における撮像素子１００の駆動方法の一例を示すタイミングチャートである。図９では、ローリングシャッタによる駆動方法を示している。なお、図９では、ある行（ｎ行目）とその次の行（ｎ＋１行目）のみの駆動信号を示しているが、このような駆動が、垂直選択回路１０２によって順次選択された行毎に行われて、画素部１０１から信号が読み出される。

図９において、期間Ｔ１は、ＰＤ２０３のリセット期間であり、転送パルス信号φＴＸ１、リセットパルス信号φＲＥＳが印加されて、ＰＤ２０３はリセット電位ＶＤＤにリセットされる。期間Ｔ２は、ＰＤ２０４のリセット期間であり、転送パルス信号φＴＸ２、リセットパルス信号φＲＥＳが印加されて、ＰＤ２０４はリセット電位ＶＤＤにリセットされる。なお、図９に示す例では、φＰＤには常にＭレベルの電圧が印加されている。

期間Ｔ３は、ｎ行目のＰＤ２０３の蓄積期間、期間Ｔ４は、ｎ行目のＰＤ２０４の蓄積期間である。蓄積期間Ｔ３、Ｔ４では、ＰＤ２０３、２０４に、各々入射した光に応じて光電変換された電荷が蓄積される。上述したように、ポテンシャル制御信号φＰＤにはＭレベルの電圧が印加されており、ＰＤ２０３とＰＤ２０４の間の分離領域３０７のポテンシャルの高さは、分離領域３０５のポテンシャルＶwより少し低い状態（Ｖm）となるように制御される。この制御によって、同じ画素の２つのＰＤ２０３、２０４から各々のＰＤの出力を取得した後、それらを加算して撮像信号を得る時、感度や入射光量の差により、片側のＰＤが飽和していても、適切な撮像信号を得ることができる。また、ＰＤ２０３、２０４が共に飽和していない場合には、それぞれから得られた信号を位相差方式の焦点検出用の信号として用いることができる。

期間Ｔ５は、ｎ行目の読み出し期間であり、垂直選択パルス信号φＳＥＬが印加され、選択された行毎に信号が読み出される。読み出し期間Ｔ５において、まず期間Ｔ６にリセットパルス信号φＲＥＳが印加され、読み出し領域２０７はリセット電位ＶＤＤにリセットされる。そして、読み出し領域２０７のリセット電位は、垂直出力線８０５を介して読み出し回路１０３に出力され保持される。次に、期間Ｔ７において、転送パルス信号φＴＸ１が印加されて、ＰＤ２０３に蓄積されていた電荷が読み出し領域２０７に転送される。そして、ＰＤ２０３の信号電位が、垂直出力線８０５を介して、読み出し回路１０３に出力され保持される。読み出し回路１０３では、リセット電位と信号電位の差分が、ＰＤ２０３の信号として出力される。

さらに、期間Ｔ６、Ｔ７と同様にして、期間Ｔ８において、読み出し領域２０７のリセット電位が読み出し回路１０３に出力され保持され、期間Ｔ９において、ＰＤ２０４の信号電位が、読み出し回路１０３に出力され保持される。読み出し回路１０３では、リセット電位と信号電位の差分が、ＰＤ２０４の信号として出力される。

期間Ｔ１０は、ｎ＋１行目の読み出し期間であり、読み出し期間Ｔ５と同様にして、ｎ＋１行目の各画素の各ＰＤの信号が出力される。

図１０は、本発明の撮像素子１００の別の駆動方法を示すタイミングチャートである。図１０では、メカニカルシャッタを用いた場合の駆動方法を示している。なお、図１０ではある行（ｎ行目）とその次の行（ｎ＋１行目）のみの駆動信号を示しているが、このような駆動が、垂直選択回路１０２によって順次選択された行毎に行われて、画素部１０１から信号が読み出される。

図１０において、期間Ｔ１１はリセット期間であり、転送パルス信号φＴＸ１、φＴＸ２、リセットパルス信号φＲＥＳ、ポテンシャル制御信号φＰＤが印加されて、ＰＤ２０３、２０４はリセット電位ＶＤＤにリセットされる。図１０では、期間Ｔ１１において、ポテンシャル制御信号φＰＤにはＨレベルの電圧が印加されるとしたが、この期間のポテンシャル制御信号φＰＤに印加される電圧はＭレベルでも、Ｌレベルでもよい。

期間Ｔ１２は蓄積期間であり、この期間に、メカニカルシャッタが開くことで撮像素子１００は露光状態となり、ＰＤ２０３、２０４では、入射した光に応じて光電変換された電荷が蓄積される。そして、メカニカルシャッタが閉じることで、蓄積期間が終了する。期間Ｔ１３では、ポテンシャル制御信号φＰＤにＭレベルの電圧が印加されて、ＰＤ２０３とＰＤ２０４の間の分離領域３０７のポテンシャルの高さは、分離領域３０５のポテンシャルＶwより少し低い状態（Ｖm）となるように制御される。この駆動によって、同じ画素の２つのＰＤ２０３、２０４から各々のＰＤの出力を取得した後、それらを加算して撮像信号を得る時、感度や入射光量の差により、片側のＰＤが飽和していても、適切な撮像信号を得ることができる。また、ＰＤ２０３、２０４が共に飽和していない場合には、それぞれから得られた信号を焦点検出用の信号として用いることができる。

期間Ｔ１３の後、行毎の読み出し走査が行われるが、この時ポテンシャル制御信号φＰＤにＬレベルの電圧を印加することで、暗電流として発生するノイズを抑制することが可能となる。

期間Ｔ１４は、ｎ行目の読み出し期間であり、垂直選択パルス信号φＳＥＬが印加され、選択された行毎に信号が読み出される。読み出し期間Ｔ１４において、まず期間Ｔ１５にリセットパルス信号φＲＥＳが印加され、読み出し領域２０７はリセット電位ＶＤＤにリセットされる。そして、読み出し領域２０７のリセット電位は、垂直出力線８０５を介して読み出し回路１０３に出力され保持される。次に、期間Ｔ１６において、転送パルス信号φＴＸ１が印加されて、ＰＤ２０３に蓄積されていた電荷が読み出し領域２０７に転送される。そして、ＰＤ２０３の信号電位が、垂直出力線８０５を介して、読み出し回路１０３に出力され保持される。読み出し回路１０３では、リセット電位と信号電位の差分が、ＰＤ２０３の信号として出力される。

さらに、期間Ｔ１５、Ｔ１６と同様にして、期間Ｔ１７において、読み出し領域２０７のリセット電位が読み出し回路１０３に出力され保持され、期間Ｔ１８において、ＰＤ２０４の信号電位が、読み出し回路１０３に出力され保持される。読み出し回路１０３では、リセット電位と信号電位の差分が、ＰＤ２０４の信号として出力される。

期間Ｔ１９は、ｎ＋１行目の読み出し期間であり、読み出し期間Ｔ１４と同様にして、ｎ＋１行目の各画素のＰＤの信号が出力される。

図１１は、上述した撮像素子を有する撮像装置の概略構成を示すブロック図である。図１１において、１１０１はフォーカスレンズを含み、更にはズームレンズ、絞りなどで構成される光学系、１１０２は、後述するＡＦ制御部１１０９から出力される光学系駆動情報に応じて光学系１１０１を制御信号により制御する光学系駆動部である。

１００は、図１〜図１０を参照して上述した撮像素子、１１０４は、撮像素子１００からＰＤ２０３、２０４それぞれから出力された信号に対し、画素毎に加算して画像信号を生成する処理を含む演算処理を施す信号演算部（生成手段）である。１１０８はカメラ信号処理部で、信号演算部１１０４から得られた画像信号に対し、色変換、ホワイトバランス補正、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等を行い、不図示の記録装置や表示装置に処理後の画像信号を出力する。

１１０５は位相差算出部（焦点検出手段）で、撮像素子１００から出力される瞳分割された画像信号から位相差方式の焦点調節を行うための位相差評価値を算出する。１１０９はＡＦ制御部で、位相差算出部１１０５で算出された位相差評価値を基に、光学系１１０１のフォーカスレンズ位置を制御するための光学系駆動情報を算出する。すなわち、位相差算出部１１０５及びＡＦ制御部１１０９により、公知の位相差方式の焦点調節制御が行われる。

次に、図１１に示す撮像装置の本実施の形態における撮影処理について、図１２のフローチャートを参照して説明する。

図１２（ａ）は、本実施の形態における焦点検出と画像取得の処理の流れを示すフローチャートである。Ｓ１０１では、不図示のレリーズボタン等の操作によりユーザーが撮影開始の操作を行う。Ｓ１０２では、光学系１１０１を駆動して、被写体にレンズの焦点を合わせる。但し、撮影開始直後、最初のＳ１０２では、焦点検出がまだ行われておらず、フォーカスレンズの駆動量を取得できないため、フォーカスレンズは駆動させなくてもよい。あるいは、不図示の別の焦点検出部から取得した信号によってフォーカスレンズを駆動させてもよい。

Ｓ１０３及びＳ１０４では、図９または図１０を参照して説明したようにして撮像素子１００を駆動し、電荷の蓄積及び読み出しを行う。より詳しくは、Ｓ１０３では、撮像素子１００が光学系１１０１によって結像された光を受光し、各画素のＰＤ２０３、２０４では、入射した光量に応じた電荷が蓄積される。この時、ポテンシャル制御スイッチ２０８のゲート電極３０６には、Ｍレベルの電圧を印加することで、画素のポテンシャルは図５（ｂ）に示す状態となる。Ｓ１０４では、各画素のＰＤ２０３、２０４に蓄積された電荷をそれぞれ読み出す。

次に、S１０５において、位相差算出部１１０５は、各画素のＰＤ２０３から出力された信号と、各画素のＰＤ２０４から出力された信号とを用いて、公知の位相差検出方式による焦点検出処理を行う。ここで、本実施の形態においては、電荷蓄積中はポテンシャル制御スイッチ２０８のゲート電極３０６に、Ｍレベルの電圧を印加しているため、画素によっては、一方のＰＤが飽和し、余剰電荷が他方のＰＤに漏れ込んでいる可能性がある。このように、片側のＰＤが飽和した状態、つまり図７（ｂ）で示す状態の時、飽和していない方のＰＤの信号には、飽和したＰＤで発生した電荷が混在することになる。従って、本実施の形態では、少なくとも１つのＰＤが飽和している画素から得られる信号は、焦点検出を行うためには信頼性が低いため、焦点検出処理には用いない。このように、Ｓ１０５では、少なくとも１つのＰＤが飽和している画素から得られる信号以外の信号を用いて焦点検出処理を行い、検出された位相差に従って、Ｓ１０２では、次のフレームを撮影するためにフォーカスレンズが駆動される。

一方、Ｓ１０６では、ＰＤ２０３、２０４から読み出された信号を画素毎に加算することで、画像信号を生成する。本実施の形態の撮像素子１００の駆動方法によれば、このＳ１０６で、同じ画素の２つのＰＤ２０３、２０４の出力を加算して撮像信号を得る時、感度や入射光量の差により片側のＰＤが飽和していても、適切な撮像信号を得ることができる。

そして、Ｓ１０７では、取得された画像信号を撮像装置の表示部に表示、及び記録媒体への記録処理を行い、処理を終了する。

このように、本実施の形態によれば、撮像素子１００から得られる焦点検出用の信号を、撮像用の信号としても用いることができる。つまり、Ｓ１０３、Ｓ１０４における信号電荷の蓄積と読み出しは、焦点検出用の信号取得と、撮像用の信号取得の両方を兼ねている。従って、特に、静止画の連写撮影、ライブビュー撮影、動画撮影など、被写体に合焦状態を維持しながら高速に表示・記録することが求められる機能に、効果的である。

これまで、撮像素子１００からの信号を用いて、焦点検出と画像取得の両方を可能にした駆動方法について説明した。ここで、撮像素子１００を用いた別の駆動方法として、別の焦点検出部から取得した信号によって撮像レンズを駆動させてもよい。あるいは、撮像レンズの焦点調節をユーザーが手動で行ってもよい。つまり、本発明の撮像素子を、撮影画像の取得に特化して駆動させることもできる。

図１２（ｂ）は、本発明の撮像素子を用いた撮像装置で、別の焦点検出部による焦点検出と、撮影画像取得の処理の流れを示すフローチャートの一例である。Ｓ２０１では、不図示のレリーズボタン等の操作によりユーザーが撮影開始の操作を行う。Ｓ２０２では、不図示の別の焦点検出部から取得した信号によってフォーカスレンズを駆動させる。あるいは、ユーザーによる手動の焦点調節を行う場合には、レンズを駆動させなくてもよい。

Ｓ２０３では、撮像素子１００が光学系１１０１によって結像された光を受光し、各画素のＰＤ２０３、２０４では、入射した光量に応じた電荷が蓄積される。この時、ポテンシャル制御スイッチ２０８のゲート電極３０６には、Ｈレベルの電圧を印加することで、画素のポテンシャルは図４（ｂ）に示す状態となる。図４（ｂ）に示すポテンシャルの状態では、ゲート電極３０６下部の半導体層である分離領域３０７にも電荷が蓄積されるため、１画素あたりの蓄積可能な電荷量は、図５（ｂ）に示すポテンシャル構造よりも多い。つまり、本発明の撮像素子１００を、撮影画像の取得に特化して使用する駆動方法においては、蓄積期間中のゲート電極３０６に、Ｈレベルの電圧を印加することで、図１２（ａ）に示す駆動方法に対して、より良好な撮影画像を取得することが可能となる。

Ｓ２０４では、ＰＤ２０３、２０４に蓄積された電荷を読み出す。ここで、ＰＤ２０３、２０４は画素毎に結合されているので、Ｓ２０４では、ＰＤからは、直接、画素毎の画像信号が読み出されることになるため、ＰＤ２０３、２０４の信号を画素毎に加算する必要が無い。そして、Ｓ２０５では、取得した画像信号を表示部に表示、及び記録媒体への記録処理を行う。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

例えば、前述の実施形態では、ゲート電極３０６が構成するポテンシャル制御スイッチ２０８は、ＭＯＳトランジスタであったが、接合型電界効果トランジスタとしてもよい。

Claims (7)

1. 複数の画素を有する撮像素子であって、各画素が、
   前記撮像素子より被写体よりに配置された光学系の異なる射出瞳領域を通過した複数の光束をそれぞれ受光して電荷を蓄積する複数の光電変換部と、
   前記複数の光電変換部の間を分離する第１の分離領域と、
   前記各画素と、該画素に隣接する画素との間を分離する第２の分離領域とを有し、
   前記撮像素子が、前記第１の分離領域の電位を、複数の電位のいずれかに選択的に設定する設定手段とを有し、
   前記複数の電位は、前記第１の分離領域のポテンシャル障壁が無くなる第１の電位と、前記第２の分離領域の電位よりも高く、且つ、前記複数の光電変換部のリセット電位よりも低い第２の電位とを含み、
   前記複数の光電変換部から、蓄積された電荷に応じた信号を独立に読み出し可能であることを特徴とする撮像素子。
2. 前記複数の電位は、更に、前記第２の分離領域の電位以下の第３の電位を含むことを特徴とする請求項１に記載の撮像素子。
3. 前記設定手段は、前記複数の光電変換部から信号を読み出す間は前記第３の電位に設定することを特徴とする請求項２に記載の撮像素子。
4. 前記設定手段は、前記複数の光電変換部をリセットする間は前記第１の電位に設定し、前記複数の光電変換部に電荷を蓄積中は前記第２の電位に設定することを特徴とする請求項１乃至３の何れか1項に記載の撮像素子。
5. 請求項１乃至４のいずれか１項に記載の撮像素子と、
   前記複数の光電変換部から独立に読み出された電荷に基づく信号を用いて、位相差方式の焦点検出を行う焦点検出手段とを有し、
   前記焦点検出手段は、前記複数の光電変換部の少なくともいずれかが飽和している場合に、該光電変換部を含む画素の複数の光電変換部から読み出された信号を、前記焦点検出に用いないことを特徴とする撮像装置。
6. 前記複数の光電変換部から読み出された信号を画素毎に加算して、画像信号を生成する生成手段を更に有することを特徴とする請求項５に記載の撮像装置。
7. 被写体よりに配置された光学系を通過した光束を光電変換した電荷を蓄積する複数の蓄積部と、前記複数の蓄積部の間を分離する第１の分離領域とを含む複数の画素と、前記複数の画素の夫々に隣接する画素との間を分離する第２の分離領域とを有する撮像素子の制御方法であって、
   前記複数の蓄積部をリセットするリセットステップと、
   前記リセットステップにてリセットした蓄積部にて光電変換した電荷を蓄積する蓄積ステップと、
   前記第１の分離領域の電位を、複数の電位のいずれかに選択的に設定する設定ステップとを有し、
   前記複数の電位は、前記第１の分離領域のポテンシャル障壁が無くなる第１の電位と、前記第２の分離領域の電位よりも高く、且つ、前記複数の蓄積部のリセット電位よりも低い第２の電位とを含むことを特徴とする撮像素子の制御方法。

Images