KR20170089535A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20170089535A
KR20170089535A KR1020160009874A KR20160009874A KR20170089535A KR 20170089535 A KR20170089535 A KR 20170089535A KR 1020160009874 A KR1020160009874 A KR 1020160009874A KR 20160009874 A KR20160009874 A KR 20160009874A KR 20170089535 A KR20170089535 A KR 20170089535A
Authority
KR
South Korea
Prior art keywords
analog
digital conversion
columns
unit
conversion units
Prior art date
Application number
KR1020160009874A
Other languages
English (en)
Inventor
심희성
이성민
황주호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020160009874A priority Critical patent/KR20170089535A/ko
Priority to US15/293,122 priority patent/US9961287B2/en
Priority to CN201621396997.8U priority patent/CN206422842U/zh
Publication of KR20170089535A publication Critical patent/KR20170089535A/ko

Links

Images

Classifications

    • H04N5/347—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/341—
    • H04N5/345—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

실시 예는 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들을 포함하고, 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부; 상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 및 상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하고, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부들은 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록을 포함하며, 상기 제1 아날로그 디지털 변환부들이 상기 비닝 선택 신호들을 아날로그 디지털 변환할 때, 상기 복수의 아날로그 디지털 변환부들 중 상기 제1 아날로그 디지털 변환부들을 제외한 나머지 제2 아날로그 디지털 변환부들은 턴 오프된다.

Description

이미지 센서{IMAGE SENSOR}
실시 예는 이미지 센서에 관한 것이다.
이미지 센서, 특히 CMOS(Complementary Metal-Oxide Semiconductor) 이미지센서는 하나의 프레임이 N×M개의 단위 픽셀들로 구성될 수 있다.
이미지 센서는 데이터 처리 속도를 높일 필요가 있을 경우(예컨대, 동영상 모드), 저해상도 모드를 사용할 수 있다. 저해상도 모드에서는 모든 단위 픽셀들의 출력을 내보내는 것이 아니라 일부 단위 픽셀들의 출력만 내보낼 수 있다. 여기서, 이미지 센서의 저해상도 모드는 서브-샘플링(subsampling) 모드, 및 비닝(binning) 모드를 사용함으로써 구현될 수 있다.
실시 예는 아날로그 디지털 변환 블록의 전력 소모를 줄일 수 있고, 프레임률을 높일 수 있는 이미지 센서를 제공한다.
실시 예에 따른 이미지 센서는 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들을 포함하고, 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부; 상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 및 상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하고, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부들은 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록을 포함하며, 상기 제1 아날로그 디지털 변환부들이 상기 비닝 선택 신호들을 아날로그 디지털 변환할 때, 상기 복수의 아날로그 디지털 변환부들 중 상기 제1 아날로그 디지털 변환부들을 제외한 나머지 제2 아날로그 디지털 변환부들은 턴 오프된다.
상기 복수의 그룹들 각각은 상기 열들 중에서 인접하는 2개 이상의 서로 다른 열들을 포함할 수 있다.
상기 복수의 그룹들은 제1 그룹들 및 제2 그룹들을 포함하고, 상기 제1 그룹들 각각은 홀수 열들 중에서 인접하는 2개 이상의 서로 다른 홀수 열들을 포함하고, 상기 제2 그룹들 각각은 짝수 열들 중에서 인접하는 2개 이상의 서로 다른 짝수 열들을 포함할 수 있다.
상기 화소 어레이부는 상기 비닝 선택부와 연결되는 센싱 라인들을 포함하며, 상기 센싱 라인들 각각은 상기 열들 중 대응하는 어느 하나에 포함되는 단위 화소들과 연결될 수 있다.
상기 비닝 선택부는 상기 복수의 그룹들 각각에 포함되는 열들에 대응하는 센싱 라인들 사이를 연결하는 제1 스위치들; 및 상기 센싱 라인들과 상기 아날로그 디지털 변환부들 사이에 연결되는 제2 스위치들을 포함할 수 있다.
상기 비닝 선택부는 상기 센싱 라인들과 상기 아날로그 디지털 변환부들의 접속 노드들 각각과 그라운드 사이에 연결되는 제3 스위치들을 더 포함할 수 있다.
상기 이미지 센서는 상기 제1 아날로그 디지털 변환부들은 턴 온시키고, 상기 제2 아날로그 디지털 변환부들은 턴 오프시키는 선택부를 더 포함할 수 있다.
상기 이미지 센서는 상기 아날로그 디지털 변환부들의 출력들을 저장하는 복수의 래치들을 포함하는 메모리부를 더 포함할 수 있다.
상기 이미지 센서는 상기 복수의 래치들 중에서 상기 제1 아날로그 디지털 변환부들에 대응하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 디지털 데이터를 리드(read)하는 칼럼 스캐너를 더 포함할 수 있다.
상기 복수의 아날로그 디지털 변환부들 각각은 상관된 더블 샘플링을 수행하는 상관 더블 샘플링부; 및 상기 상관 더블 샘플링부의 출력을 아날로그 디지털 변환하는 아날로그 디지털 변환기를 포함하며, 상기 제2 아날로그 디지털 변환부들 각각의 상기 상관 더블 샘플링부 및 상기 아날로그 디지털 변환기는 턴 오프될 수 있다.
다른 실시 예에 따른 이미지 센서는 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들을 포함하고, 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부; 상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하며, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부는 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록; 상기 복수의 아날로그 디지털 변환부들의 출력들을 저장하는 래치들(latches); 및 상기 래치들 중에서 상기 제1 아날로그 디지털 변환부들의 출력들을 저장하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 데이터를 리드(read)하는 칼럼 스캐너를 포함한다.
상기 복수의 그룹들 각각은 상기 열들 중에서 인접하는 2개 이상의 서로 다른 열들을 포함할 수 있다.
상기 복수의 그룹들은 제1 그룹들 및 제2 그룹들을 포함하고, 상기 제1 그룹들 각각은 홀수 열들 중에서 인접하는 2개 이상의 서로 다른 홀수 열들을 포함하고, 상기 제2 그룹들 각각은 짝수 열들 중에서 인접하는 2개 이상의 서로 다른 짝수 열들을 포함할 수 있다.
상기 칼럼 스캐너는 상기 제1 래치들을 선택하는 스캔 신호들을 생성하며, 상기 스캔 신호들에 응답하여 상기 제1 래치들에 저장된 데이터를 순차적으로 리드할 수 있다.
상기 단위 화소들 각각은 포토 다이오드, 플로팅 디퓨전 영역, 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터, 및 셀렉트 트랜지스터를 포함할 수 있다.
또 다른 실시 예에 따른 이미지 센서는 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들, 센싱 라인들, 및 상기 복수의 단위 화소들과 상기 센싱 라인들 사이에 연결되는 리드 아웃 회로들을 포함하고, 상기 복수의 단위 화소들은 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부; 상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 및 상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하고, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부들은 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록을 포함하며, 상기 단위 화소들 각각은 포토 다이오드, 플로팅 디퓨전 영역, 및 상기 포토 다이오드와 상기 플로팅 디퓨전 영역 사이에 연결되는 트랜스퍼 트랜지스터를 포함하고, 각 열에 포함되는 단위 화소들은 복수 개의 서브 그룹들로 그룹핑되며, 상기 복수 개의 서브 그룹들 각각에 포함되는 단위 화소들의 플로팅 디퓨전 영역들은 서로 연결되어 공유되고, 상기 리드 아웃 회로는 상기 서로 공유된 플로팅 디퓨전 영역들과 상기 센싱 라인들 중 대응하는 어느 하나를 연결한다.
상기 제1 아날로그 디지털 변환부들이 상기 비닝 선택 신호들을 아날로그 디지털 변환할 때, 상기 복수의 아날로그 디지털 변환부들 중 상기 제1 아날로그 디지털 변환부들을 제외한 나머지 제2 아날로그 디지털 변환부들은 턴 오프될 수 있다.
상기 이미지 센서는 상기 복수의 아날로그 디지털 변환부들의 출력들을 저장하는 래치들(latches); 및 상기 래치들 중에서 상기 제1 아날로그 디지털 변환부들의 출력들을 저장하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 데이터를 리드(read)하는 칼럼 스캐너를 더 포함할 수 있다.
상기 복수의 서브 그룹들 각각은 각 열에 포함되는 단위 화소들 중에서 인접하는 서로 다른 2개의 단위 화소들을 포함할 수 있다.
상기 복수의 서브 그룹들은 제1 서브 그룹들 및 제2 서브 그룹들을 포함하며, 상기 제1 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 홀수 행들의 단위 화소들을 포함하고, 상기 제2 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 짝수 행들의 단위 화소들을 포함할 수 있다.
실시 예는 아날로그 디지털 변환 블록의 전력 소모를 줄일 수 있고, 프레임률을 높일 수 있다.
도 1은 실시 예에 따른 이미지 센서의 구성도를 나타낸다.
도 2는 도 1에 도시된 화소 어레이부, 아날로그 디지털 변환 블록, 메모리부의 일 실시 예를 나타낸다.
도 3은 도 1에 도시된 이미지 센서의 일 실시 예에 따른 동작을 나타낸다.
도 4는 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 동작을 나타낸다.
도 5는 도 1에 도시된 이미지 센서의 또 다른 실시 예에 따른 동작을 나타낸다.
도 6은 도 1에 도시된 이미지 센서의 또 다른 실시 예에 따른 동작을 나타낸다.
도 7은 도 3에 도시된 칼럼 스캐너에 의하여 생성되는 스캔 신호들의 타이밍도를 나타낸다.
도 8은 도 4에 도시된 칼럼 스캐너에 의하여 생성되는 스캔 신호들의 타이밍도를 나타낸다.
도 9a는 도 3의 비닝 선택부의 제1 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태를 표시한다.
도 9b는 도 3의 비닝 선택부의 제2 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태를 표시한다.
도 10a는 도 4의 비닝 선택부의 제1 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태를 표시한다.
도 10b는 도 4의 비닝 선택부의 제2 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태를 표시한다.
도 11은 도 1에 도시된 화소 어레이부의 단위 화소의 일 실시 예를 나타낸다.
도 12는 도 1에 도시된 화소 어레이부의 다른 실시 예를 나타낸다.
도 13a는 도 12에 도시된 화소 어레이부를 제1 구동 모드로 동작시키는 타이밍도를 나타낸다.
도 13b는 도 12에 도시된 화소 어레이부를 제2 구동 모드로 동작시키는 타이밍도를 나타낸다.
도 14는 도 1에 도시된 화소 어레이부의 또 다른 실시 예를 나타낸다.
도 15a는 도 14에 도시된 화소 어레이부를 제1 구동 모드로 동작시키는 타이밍도를 나타낸다.
도 15b는 도 14에 도시된 화소 어레이부를 제2 구동 모드로 동작시키는 타이밍도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 이미지 센서(100)의 구성도를 나타내며, 도 2는 도 1에 도시된 화소 어레이부(120), 아날로그 디지털 변환 블록(140), 메모리부(160)의 일 실시 예를 나타낸다.
도 1 및 도 2를 참조하면, 이미지 센서(100)는 제어부(110), 화소 어레이부(pixel array unit, 120), 비닝 선택부(binning sampling unit, 130), 아날로그 디지털 변환 블록(Analog-Digital Converting Block, 140), 선택부(150), 메모리부(160), 및 칼럼 스캐너(column scanner, 170)를 포함한다. 또한 이미지 센서(100)는 디지털 신호 처리부(180)를 더 포함할 수 있다.
제어부(110)는 화소 어레이부(120)를 제어하기 위한 제1 제어 신호(예컨대, 리셋 신호(RX), 전송 신호(TX), 선택 신호(SX)), 비닝 선택부(130)를 제어하기 위한 제2 제어 신호(BS), 선택부(150)를 제어하기 위한 제3 제어 신호(SC), 칼럼 스캐너(170)를 제어하는 제4 제어 신호(CS)를 출력한다.
예컨대, 제어부(110)는 타이밍 신호 또는 제어 신호를 발생하는 타이밍 컨트롤러(timing controller), 및 타이밍 컨트롤러로부터 제공되는 타이밍 신호에 기초하여 복수의 단위 화소들을 구동하는 제1 제어 신호를 생성하는 로우 드라이버(row driver)를 포함할 수 있다.
화소 어레이부(120)는 복수의 단위 화소들(unit pixels, P11 내지 Pnm, n,m>1인 자연수)을 포함할 수 있으며, 복수의 단위 화소들(P11 내지 Pnm)은 행(row)과 열(column)로 이루어진 매트릭스(matrix) 형상을 갖도록 배열될 수 있다. 단위 화소들(P11 내지 Pnm) 각각은 빛을 감지하고, 감지한 결과를 전기적 신호로 변환하는 광전 변환 소자일 수 있다.
화소 어레이부(120)는 단위 화소들과 연결되는 센싱 라인들(L1 내지 Lm, m>1인 자연수)을 포함하며, 센싱 라인들(L1 내지 Lm)에 센싱 신호들(a1 내지 am, m>1인 자연수)을 출력할 수 있다. 예컨대, 센싱 라인들(L1 내지 Lm) 각각은 열들 중에서 대응하는 어느 하나에 연결되는 단위 화소들의 출력단들과 연결될 수 있다.
비닝 선택부(130)는 제2 제어 신호(BS)에 기초하여, 센싱 라인들(L1 내지 Lm)에 연결되는 화소 어레이부(120)의 단위 화소들(P11 내지 Pnm) 중에서 선택되는 2개 이상의 단위 화소들의 출력들을 수신하고, 비닝 선택 신호들(b1 내지 bk, 1<k≤m)을 출력한다. 이때 비닝 선택 신호들(b1 내지 bk, 1<k≤m)은 선택된 2개 이상의 단위 화소들의 출력들의 합 또는 평균일 수 있으나, 이에 한정되는 것은 아니다.
예컨대, 비닝 선택부(130)는 서로 다른 2개 이상의 열들에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 비닝 선택 신호들(b1 내지 bk, 1<k≤m)을 출력할 수 있다.
서로 다른 2개 이상의 열들에 속하는 단위 화소들은 노출 시간이 서로 동일할 수 있다. 여기서 노출 시간은 단위 화소의 포토 다이오드의 리셋이 종료된 시점부터 단위 화소의 포토 다이오드가 받은 빛에 의하여 생성되는 전하가 단위 화소의 플로팅 확산 영역으로 전송되는 시점까지의 기간일 수 있다.
예컨대, 비닝 선택부(130)는 센싱 라인들(L1 내지 Lm) 중에서 선택되는 2개 이상의 센싱 라인들의 출력들을 선택하고, 선택한 결과에 따른 비닝 선택 신호들(b1 내지 bk)을 출력할 수 있다.
단위 화소들은 복수 개의 그룹들로 구분될 수 있으며, 복수 개의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함할 수 있다. 각 그룹들에 포함되는 열들은 서로 중복되지 않을 수 있다.
예컨대, 복수 개의 그룹들 각각은 열들 중에서 인접하는 2개 이상의 서로 다른 열들을 포함하도록 그룹핑될 수 있다. 또는 예컨대, 복수 개의 그룹들 각각은 제1 그룹들 및 제2 그룹들을 포함할 수 있다.
제1 그룹들 각각은 홀수 열들 중에서 인접하는 2개 이상의 서로 다른 홀수 열들을 포함할 수 있고, 제2 그룹들 각각은 짝수 열들 중에서 인접하는 2개 이상의 서로 다른 짝수 열들을 포함할 수 있다.
아날로그 디지털 변환 블록(140)은 선택 신호(ST)에 기초하여, 비닝 선택부(130)로부터 출력되는 아날로그 신호인 비닝 선택 신호들(b1 내지 bk)을 아날로그 디지털 변환하고, 변환한 결과에 따른 디지털 신호(C1 내지 Ci, i>1인 자연수)를 출력한다.
아날로그 디지털 변환 블록(140)은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m)을 포함할 수 있다.
복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 각각은 화소 고유의 고정 패턴 노이즈를 제거하기 위하여 상관된 더블 샘플링을 수행하는 상관 더블 샘플링부(Correlated Double Sampling Unit, 210-1 내지 210-m), 및 상관 더블 샘플링부(210-1 내지 210-m)의 출력을 아날로그 디지털 변환하는 아날로그 디지털 변환기(220-1 내지 220-m)를 포함할 수 있다.
복수의 아날로그 디지털 변환부들(140-1 내지 140-m)은 센싱 라인들(L1 내지 Lm)에 대응할 수 있다. 예컨대, 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 각각은 센싱 라인들(L1 내지 Lm) 중 어느 하나에 대응할 수 있다.
비닝 선택 신호들(b1 내지 bk)은 m개의 아날로그 디지털 변환부들(140-1 내지 140-m) 중에서 선택되는 k(1<k≤m)개의 아날로그 디지털 변환부들에 선택적으로 제공될 수 있다.
선택부(150)는 제3 제어 신호(Sc)에 기초하여, 복수의 아날로그 디지털 변환부들(140-1 내지 140-m)을 제어하는 선택 신호들(ST11 내지 ST1m)을 출력할 수 있다.
복수의 아날로그 디지털 변환부들(140-1 내지 140-m)은 선택 신호들(ST11 내지 ST1m)에 응답하여, 선택적으로 동작될 수 있다. 예컨대, 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들은 턴 온될 수 있고, 제2 아날로그 디지털 변환부들은 턴 오프될 수 있다.
제1 아날로그 디지털 변환부들이 비닝 선택 신호들(b1 내지 bk)을 아날로그 디지털 변환할 때, 제2 아날로그 디지털 변환부들은 턴 오프될 수 있다.
예컨대, 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들에는 동작 전원이 제공되어 제1 아날로그 디지털 변환부들이 턴 온될 수 있고, 제2 아날로그 디지털 변환부들에는 동작 전원이 제공되아 제2 아날로그 디지털 변환부들은 턴 오프될 수 있다.
여기서 제1 아날로그 디지털 변환부들은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중에서 비닝 선택 신호들(b1 내지 bk)가 제공되는 아날로그 디지털 변환부이고, 제2 아날로그 디지털 변환부들은 비닝 선택 신호들(b1 내지 bk)가 제공되지 않는 아날로그 디지털 변환부이다.
따라서 제1 아날로그 디지털 변환부들은 비닝 선택 신호들이 아날로그 디지털 변환된 디지털 신호들(C1 내지 Ci)을 출력할 수 있다.
m개의 아날로그 디지털 변환부들(140-1 내지 140-m)이 모두 동작하는 것이 아니라, 비닝 선택 신호들(b1 내지 bk)가 제공되는 제1 아날로그 디지털 변환부들만 동작하기 때문에, 실시 예는 아날로그 디지털 변환 블록의 전력 소모를 줄일 수 있다.
메모리부(160)는 아날로그 디지털 변환부들(140-1 내지 140-m)의 출력들을 저장하고, 칼럼 스캐너(170)의 제어 신호들(CS1 내지 CSm)에 의하여 아날로그 디지털 변환부들(140-1 내지 140-m)의 출력들 중 디지털 신호들(C1 내지 Ci)만을 리드하여 디지털 신호 처리부(180)로 출력한다.
메모리부(160)는 복수의 래치들(Latches, 160-1 내지 160-m) 또는 복수의 커패시터들(capacitors)을 포함할 수 있다. 복수의 래치들(160-1 내지 160-m) 또는 복수의 커패시터들은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m)에 대응한다.
예컨대, 복수의 래치들(160-1 내지 160-m) 각각은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중 대응하는 어느 하나의 출력을 저장할 수 있다.
또한 예컨대, 복수의 래치들(160-1 내지 160-m) 중 제1 래치들은 제1 아날로그 디지털 변환부에 대응하고, 제2 래치들은 제2 아날로그 디지털 변환부에 대응할 수 있다.
칼럼 스캐너(170)는 제어부(110)로부터 제공되는 제4 제어 신호(Cs)에 기초하여, 메모리부(160)를 제어하는 제어 신호들(CS1 내지 CSm)을 출력할 수 있다.
칼럼 스캐너(170)는 디지털 신호들(C1 내지 Ci)이 저장된 제1 래치들만을 선택하여 리드하기 위한 제어 신호들(CS1 내지 CSm)을 생성할 수 있다.
제1 제어 신호들(CS1 내지 CSm)에 의하여 메모리 저장부(160)의 복수의 래치들(160-1 내지 160-m) 중에서 디지털 신호들(C1 내지 Ci)이 저장된 제1 래치들이 선택될 수 있고, 제어부(110)로부터 제공되는 클럭 신호(CLK, 도 7 참조)에 응답하여 제1 래치들에 저장된 데이터가 순차적으로 리드되어 디지털 신호 처리부(180)로 전송될 수 있다.
칼럼 스캐너(170)가 메모리 저장부(160)의 복수의 래치들(160-1 내지 160-m) 모두를 리드하는 것이 아니라, 제1 래치들에 저장된 디지털 신호들(C1 내지 Ci)만을 순차적으로 리드(read)하기 때문에, 실시 예는 메모리부(160)에 저장된 데이터의 리드 속도를 향상시킬 수 있으며, 이로 인하여 화소 어레이부(120)의 하나의 행(row)을 스캔(scan)하는데 걸리는 시간을 단축시킬 수 있다.
다만 후술하는 도 5에 도시된 동작에서 칼럼 스캐너(170)는 복수의 래치들(160-1 내지 160-m) 을 모두 선택하여 복수의 래치들(160-1 내지 160-m)에 저장된 데이터를 리드할 수도 있다.
디지털 신호 처리부(180)는 메모리 저장부(160)로부터 제공되는 디지털 신호들(C1 내지 Ci)에 대한 디지털 신호 처리를 수행한다.
도 3은 도 1에 도시된 이미지 센서의 일 실시 예에 따른 동작을 나타낸다.
도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
예컨대, 도 3의 실시 예는 흑백 이미지를 센싱하는 모노 크롬(Mono-Chrome) 타입의 이미지 센서일 수 있다.
도 3을 참조하면, 비닝 선택부(130a)는 제2 제어 신호(BS)에 기초하여, 인접하는 2개의 열들에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들(b1 내지 bk, 1<k≤m)을 출력할 수 있다.
예컨대, 비닝 선택부(130a)는 복수의 스위치들, 및 복수의 커패시터들을 포함하도록 구현될 수 있으며, 제2 제어 신호(BS)는 복수의 스위치들을 제어하는 신호일 수 있다. 또한 비닝 선택부(130a)는 적어도 하나의 저항을 더 포함할 수도 있다.
비닝 선택 신호들(b1 내지 bk, 1<k≤m)은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))에 제공된다. 예컨대, 제1 아날로그 디지털 변환부들은 센싱 라인들 중 홀수 번째 센싱 라인들에 대응하는 홀수 번째 아날로그 디지털 변환부들일 수 있으나, 이에 한정되는 것은 아니다.
선택부(150)로부터 제공되는 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))에는 전원이 제공되어 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))은 턴 온되지만, 제1 아날로그 변환부들(140-1 내지 140-(m-1))을 제외한 나머지 아날로그 디지털 변환부들(140-2 내지 140-m)에는 전원 제공이 차단되어 나머지 아날로그 디지털 변환부들(140-2 내지 140-m)은 턴 오프된다.
또는 선택부(150)로부터 제공되는 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))에는 바이어스 전류(Bias Current)가 제공되어 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))은 턴 온되지만, 제1 아날로그 변환부들(140-1 내지 140-(m-1))을 제외한 나머지 아날로그 디지털 변환부들(140-2 내지 140-m)에는 바이어스 전류(Bias Current) 제공이 차단되어 나머지 아날로그 디지털 변환부들(140-2 내지 140-m)은 턴 오프된다.
예컨대, 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))의 제1 상관 더블 샘플링부들(210-1 내지 210-(m-1)) 및 제1 아날로그 디지털 변환기들(220-1 내지 220-(m-1))은 모두 턴 온될 수 있고, 제2 아날로그 디지털 변환부들(140-2 내지 140-m)의 제2 상관 더블 샘플링부들(210-2 내지 210-m) 및 제2 아날로그 디지털 변환기들(220-2 내지 220-m)은 턴 오프될 수 있다. 이로 인하여 실시 예는 전력 소모를 줄일 수 있다.
제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))의 출력들은 메모리부(160)의 래치들(160-1 내지 160-m) 중에서 제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))에 대응하는 제1 래치들(160-1 내지 160-(m-1)에 저장될 수 있다.
칼럼 스캐너(170)는 제4 제어 신호(CS)에 기초하여, 메모리부(160)의 래치들(160-1 내지 160-m) 중에서 리드(read)하고자 하는 제1 래치들을 선택하기 위한 스캔 신호들(CS1 내지 CS-(m-1))을 생성할 수 있다.
스캔 신호들(CS1 내지 CS-(m-1))에 응답하여, 메모리부(160)의 래치들(160-1 내지 160-m) 중에서 제1 래치들(160-1 내지 160-(m-1))에 저장된 데이터가 순차적으로 리드될 수 있다.
도 7은 도 3에 도시된 칼럼 스캐너(170)에 의하여 생성되는 스캔 신호들(CS1 내지 CS-(m-1))의 타이밍도를 나타낸다.
도 7을 참조하면, 칼럼 스캐너(170)는 클럭 신호(CLK)에 응답하여 제1 래치들(160-1 내지 160-(m-1), 예컨대, 홀수 번째 래치들만을 리드하기 위한 스캔 신호들(CS1 내지 CSm-1)을 생성할 수 있다. 스캔 신호들(CS1 내지 CSm-1)에 응답하여 제1 래치들에 저장된 데이터(D1 내지 Dm-1)가 순차적으로 디지털 신호 처리부(180)로 전송되며, 이러한 데이터 전송이 완료될 때, 화소 어레이부(120)의 하나의 로우(row)에 대한 스캔이 완료될 수 있다.
화소 어레이부(120)의 하나의 로우(row)에 대응하는 메모리부(160)의 래치들 중 홀수 번째 래치들만을 리드하기 때문에, 하나의 로우(row)를 스캔하는데 필요한 시간을 2분의 1로 줄일 수 있으며, 이로 인하여 프레임률(Frame rate)를 높일 수 있다.
도 4는 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 동작을 나타낸다.
도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
예컨대, 도 4의 실시 예는 RGB 칼라 이미지를 센싱하는 베이어(Bayer) 타입의 이미지 센서일 수 있다.
도 4를 참조하면, 비닝 선택부(130b)는 제2 제어 신호(BS)에 기초하여, 화소 어레이부(120)의 홀수 열들 중에서 인접하는 2개의 홀수 열들에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 제1 비닝 선택 신호들(b11 내지 b1(k-1))을 출력하고, 짝수 열들 중에서 인접하는 2개의 짝수 열들에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 제2 비닝 선택 신호들(b12 내지 b1k, 1<k≤m)을 출력할 수 있다.
비닝 선택 신호들(b11 내지 b1k, 1<k≤m)은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중 제1 아날로그 디지털 변환부들(140-1,140-2,140-5, 140-6,…)에 제공될 수 있으나, 이에 한정되는 것은 아니다.
또한 선택부(150)로부터 제공되는 선택 신호들(ST11 내지 ST1m)에 기초하여, 제1 아날로그 디지털 변환부들((140-1,140-2,140-5, 140-6…)에는 전원이 제공되어 제1 아날로그 디지털 변환부들(140-1,140-2,140-5, 140-6…)은 턴 온되지만, 제1 아날로그 디지털 변환부들(140-1,140-2,140-5, 140-6…)을 제외한 나머지 아날로그 디지털 변환부들에는 전원 제공이 차단되어 나머지 아날로그 디지털 변환부들은 턴 오프될 수 있으며, 이로써 실시 예는 아날로그 디지털 변환 블록(140)에서의 전력 소모를 줄일 수 있다.
제1 아날로그 디지털 변환부들(140-1 내지 140-(m-1))의 출력들은 메모리부(160)의 래치들(160-1 내지 160-m) 중에서 제1 아날로그 디지털 변환부들(140-1,140-2,140-5,140-6,…)에 대응하는 제1 래치들(160-1,160-2,160-5,160-6, …)에 저장될 수 있다.
도 8은 도 4에 도시된 칼럼 스캐너(170)에 의하여 생성되는 스캔 신호들의 타이밍도를 나타낸다.
도 8을 참조하면, 칼럼 스캐너(170)는 클럭 신호(CLK)에 응답하여 제1 래치들(160-1,160-2,160-5,160-6,…)만을 리드하기 위한 스캔 신호들(CS1,CS2,CS5,CS6,…CSq)을 생성할 수 있다.
스캔 신호들(CS1,CS2,CS5,CS6,…CSq)에 응답하여 제1 래치들(160-1,160-2,160-5,160-6,…)에 저장된 데이터(D1,D2,D5,D6,…Dq)가 순차적으로 디지털 신호 처리부(180)로 전송되며, 이러한 데이터 전송이 완료될 때, 화소 어레이부(120)의 하나의 로우(row)에 대한 스캔이 완료될 수 있다.
화소 어레이부(120)의 하나의 로우(row)에 대응하는 메모리부(160)의 래치들 중 제1 래치들(160-1,160-2,160-5,160-6,…)만을 리드하기 때문에, 하나의 로우(row)를 스캔하는데 필요한 시간을 2분의 1로 줄일 수 있으며, 이로 인하여 프레임률(Frame rate)를 높일 수 있다.
도 2에 도시된 비닝 선택부(130)는 화소 어레이부(120)의 각 열에 속하는 단위 화소들의 출력들을 각 열에 대응하는 아날로그 디지털 변환부들로 출력할 수도 있다. 이 경우 비닝 선택부(130)에 의한 수평(Horizontal) 비닝 동작이 없는 노멀(Normal) 모드 동작이 수행될 수 있다.
도 5는 도 1에 도시된 이미지 센서의 다른 실시 예에 따른 동작을 나타낸다.
도 5를 참조하면, 비닝 선택부(130c)는 제2 제어 신호(BS)에 기초하여, 화소 어레이부(120)의 각 열에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 선택 신호들(SP1 내지 SPm)을 출력한다. 도 5는 비닝 동작이 수행되지 않는 노멀 동작을 나타낸다.
복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 각각은 선택 신호들(SP1 내지 SPm) 중 대응하는 어느 하나를 아날로그 디지털 변환하여 출력한다.
복수의 래치들(160)은 복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중 대응하는 어느 하나의 출력을 저장한다.
칼럼 스캐너(170)는 복수의 래치들(160)에 저장된 데이터를 리드하고, 리드한 데이터를 디지털 신호 처리부(180)로 전송한다.
도 6은 도 1에 도시된 이미지 센서의 또 다른 실시 예에 따른 동작을 나타낸다.
도 6을 참조하면, 비닝 선택부(130d)는 제2 제어 신호(BS)에 기초하여, 화소 어레이부(120)의 열들 중에서 홀수 열들 또는 짝수 열들에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 선택 신호들(SP1 내지 SPk)을 출력한다. 도 5는 스키핑(skipping) 동작을 나타낸다.
복수의 아날로그 디지털 변환부들(140-1 내지 140-m) 중 홀수 번째 또는 짝수 번째 아날로그 디지털 변환부들은 선택 신호들(SP1 내지 SPk) 중 대응하는 어느 하나를 아날로그 디지털 변환하여 출력한다.
복수의 래치들 중 홀수 번째 또는 짝수 번째 래치들은 홀수 번째 또는 짝수 번째 아날로그 디지털 변환부들의 출력들을 저장한다.
칼럼 스캐너(170)는 복수의 래치들(160) 중 홀수 번째 또는 짝수 번째 래치들에 저장된 데이터를 리드하고, 리드된 데이터를 디지털 신호 처리부(180)로 전송한다.
비닝 선택부(130)는 복수의 그룹들 각각에 포함되는 열들에 대응하는 센싱 라인들 사이를 연결하는 제1 스위치들 및 센싱 라인들과 아날로그 디지털 변환부들 사이에 연결되는 제2 스위치들을 포함할 수 있다.
또한 비닝 선택부(130)는 센싱 라인들과 아날로그 디지털 변환부들의 접속 노드들 각각과 그라운드 사이에 연결되는 제3 스위치들을 더 포함할 수도 있다.
도 9a는 도 3에 도시된 비닝 선택부(130a)의 일 실시 예를 나타낸다.
도 9a를 참조하면, 비닝 선택부(130a)는 인접하는 2개의 센싱 라인들(L1과 L2, L3와 L4, Lm-1과 Lm) 사이에 연결되는 제1 스위치들(131a-1 내지 131a-j, j>1인 자연수), 센싱 라인들(L1 내지 Lm)과 아날로그 디지털 변환부들(140-1 내지 140-m) 사이에 연결되는 제2 스위치들(132-1 내지 132-m), 센싱 라인들(L1 내지 Lm)과 아날로그 디지털 변환부들(140-1 내지 140-m)의 접속 노드들(N1 내지 Nm)과 그라운드(GND) 사이에 연결되는 제3 스위치들(134-1 내지 134-m), 및 센싱 라인들(L1 내지 Lm)과 그라운드(GND) 사이에 연결되는 정전류원(133)을 포함할 수 있다.
예컨대, 제1 스위치들(131a-1 내지 131a-j, j>1인 자연수) 각각은 센싱 라인들(L1 내지 Lm) 중 선택된 서로 다른 2개의 센싱 라인들(L1과 L2, L3와 L4, Lm-1과 Lm) 사이에 연결될 수 있다.
또한 예컨대, 제2 스위치들(132-1 내지 132-m) 각각은 센싱 라인들(L1 내지 Lm) 중 대응하는 어느 하나와 아날로그 디지털 변환부들(140-1 내지 140-m) 중 대응하는 어느 하나 사이에 연결될 수 있다.
또한 예컨대, 제3 스위치들(134-1 내지 134-m) 각각은 센싱 라인들(L1 내지 Lm)과 아날로그 디지털 변환부들(140-1 내지 140-m)의 접속 노드들(N1 내지 Nm) 중 어느 하나와 그라운드(GND) 사이에 연결될 수 있다.
또한 예컨대, 정전류원(133)은 센싱 라인들(L1 내지 Lm) 중 대응하는 어느 하나와 그라운드(GND) 사이에 연결될 수 있다.
도 9a는 도 3의 비닝 선택부(130a)의 제1 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들(140-1 내지 140-m)의 턴 온 또는 턴 오프 상태를 표시한다. 여기서 비닝 선택부(130a)의 제1 동작은 수평(Horizontal) 비닝 동작일 수 있다.
수평(Horizontal) 비닝 동작시, 턴 온되는 아날로그 디지털 변환부들(140-1 내지 140-m-1)에 접속되는 제3 스위치들(134-1 내지 134-m-1)을 턴 오프되지만, 턴 오프되는 아날로그 디지털 변환부들(140-2 내지 140-m)에 접속되는 제3 스위치들(134-2 내지 134-m)은 턴 온된다. 이는 누설 전류를 방지하기 위함이다.
도 9b는 도 3의 비닝 선택부(130a)의 제2 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들(140-1 내지 140-m)의 턴 온 또는 턴 오프 상태를 표시한다. 여기서 비닝 선택부(130a)의 제2 동작은 화소 어레이부(120)의 열들 중에서 홀수 열들 또는 짝수 열들만을 센싱하는 스키핑(skipping) 동작일 수 있다.
턴 오프되는 제2 스위치들(132-2 내지 132-m)에 연결되는 정전류원들을 턴 오프시킴으로써, 실시 예는 전력 소모를 줄일 수 있다.
반대로 홀수 열들만을 센싱하기 위해서는 도 9b에 도시된 제2 및 제3 스위치들, 정류원, 및 아날로그 디지털 변환부들 각각의 턴 온 또는 턴 오프 동작과 반대의 동작이 수행될 수 있다.
또한 제1 스위치들(131a-1 내지 131a-j)을 모두 턴 오프시키고, 제2 스위치들(132-1 내지 132-m)을 모두 턴 온시키고, 제3 스위치들(134-1 내지 134-m)을 모두 턴 오프시키고, 정전류원(133)을 턴 온시키고, 아날로그 디지털 변환부들을 모두 턴 온시킴으로써, 비닝 선택부(130a)는 노멀 동작을 수행할 수도 있다.
도 10a는 도 4의 비닝 선택부(130b)의 제1 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들(140-1 내지 140-m)의 턴 온 또는 턴 오프 상태를 표시한다. 도 9a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다. 비닝 선택부(130b)의 제1 동작은 수평(Horizontal) 비닝 동작일 수 있다.
비닝 선택부(130b)는 제1 스위치들(131b-1 내지 131b-j, j>1인 자연수), 제2 스위치들(132-1 내지 132-m), 정전류원(133), 및 제3 스위치들(134-1 내지 134-m)을 포함할 수 있다.
제1 스위치들(131b-1 내지 131b-j, j>1인 자연수) 각각은 센싱 라인들(L1 내지 Lm) 중 인접하는 서로 다른 2개의 홀수 번째 센싱 라인들 사이, 및 인접하는 서로 다른 2개의 짝수 번째 센싱 라인들 사이에 연결된다.
비닝 선택부(130b)의 제1 동작은 도 9a에서 설명한 제1 내지 제3 스위치들, 정전류원 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태에 대한 설명이 동일하게 적용될 수 있다.
도 10b는 도 4의 비닝 선택부(130b)의 제2 동작에 따른 제1 내지 제3 스위치들의 턴 온 또는 턴 오프 상태, 및 아날로그 디지털 변환부들(140-1 내지 140-m)의 턴 온 또는 턴 오프 상태를 표시한다. 비닝 선택부(130b)의 제2 동작은 스키핑(skipping) 동작일 수 있다.
비닝 선택부(130b)의 노멀 동작은 도 9b에서 설명한 제1 내지 제3 스위치들, 정전류원 및 아날로그 디지털 변환부들의 턴 온 또는 턴 오프 상태에 대한 설명이 동일하게 적용될 수 있다.
도 11은 도 1에 도시된 화소 어레이부(120)의 단위 화소의 일 실시 예를 나타낸다.
도 11을 참조하면, 화소 어레이부(120)의 단위 화소들(P11 내지 Pnm) 각각은 포토다이오드(410), 및 감지 노드(FD), 및 제1 내지 제4 트랜지스터들(420 내지 450)을 포함할 수 있다.
예컨대, 제1 트랜지스터(420)는 트랜스퍼 트랜지스터(transfer transistor)일 수 있고, 제2 트랜지스터(430)는 리셋 트랜지스터(reset transistor)일 수 있고, 제3 트랜지스터(440)는 드라이브 트랜지스터(drive transistor)일 수 있고, 제4 트랜지스터(450)는 샐렉트 트랜지스터(select transistor)일 수 있다. 단위 화소들(P11 내지 Pnm) 각각은 셀렉트 트랜지스터(450)와 제1 전원(GND) 사이에 연결되는 정전류원(460)을 더 포함할 수 있다.
포토다이오드(410)는 제1 전원(예컨대, 그라운드(GND))와 트랜스퍼 트랜지스터(420) 사이에 연결되고, 빛을 흡수하고, 흡수된 빛에 의하여 전하를 발생할 수 있다.
트랜스퍼 트랜지스터(420)는 감지 노드(FD)와 포토다이오드(410) 사이에 연결되고, 전송 신호(TX)에 응답하여 포토다이오드(410)에 의하여 발생된 전하를 감지 노드(FD)로 전송할 수 있다. 여기서 감지 노드(FD)는 플로팅 디퓨젼 영역(floating diffusion region)일 수 있다.
리셋 트랜지스터(430)는 제2 전원(PVDD)과 감지 노드(FD) 사이에 연결되고, 리셋 신호(RX)에 응답하여 단위 화소를 초기화(reset)할 수 있다.
드라이브 트랜지스터(440)는 제2 전원(PVDD)과 셀렉트 트랜지스터(450)의 일단(예컨대, 소스 또는 드레인) 사이에 연결되고, 게이트는 감지 노드(FD)에 연결될 수 있다. 드라이브 트랜지스터(440)는 감지 노드(FD)의 전압에 응답하여 제어되고, 정전류원(450)과 함께 소스 팔로워(source follower)를 구성할 수 있다.
셀렉트 트랜지스터(450)는 드라이브 트랜지스터(440)와 센싱 라인 사이에 연결되고, 선택 신호(SE)에 응답하여 감지 신호(Va)를 센싱 라인에 연결되는 출력 단자(Output)로 출력한다. 감지 신호(Va)는 포토다이오드(410)를 통하여 감지된 결과에 따라 출력 단자(Output)에서 출력되는 신호일 수 있다.
도 12는 도 1에 도시된 화소 어레이부(120)의 다른 실시 예(120a)를 나타낸다.
도 12를 참조하면, 화소 어레이부(120a)는 복수의 단위 화소들(예컨대, Pix11 내지 Pix44), 및 리드아웃 회로(readout circuit, 510)를 포함한다.
복수의 단위 화소들(예컨대, Pix11 내지 Pix44)은 행(row)과 열(column)로 이루어진 매트릭스(matrix) 형상을 갖도록 배치될 수 있다. 복수의 단위 화소들(예컨대, Pix11 내지 Pix44) 각각은 서로 동일한 구조를 가질 수 있다.
예컨대, 단위 화소(예컨대, Pix11)는 포토다이오드(PD11), 플로팅 디퓨전 영역(FD11), 및 포토다이오드와 플로팅 디퓨전 영역(FD11) 사이에 연결되어 포토다이오드(PD11)의 전하를 플로팅 디퓨전 영역(FD11)으로 전송하는 트랜스퍼 트랜지스터(501)를 포함할 수 있다.
화소 어레이(120a)의 각 열에 포함되는 단위 화소들 중에서 선택되는 서로 다른 2개 이상의 단위 화소들의 플로팅 디퓨전 영역들은 서로 연결된다. 이때 서로 연결되어 공유되는 플로팅 디퓨전 영역들을 “공유 감지 노드(shared sense node, SN1,SN2)”라 한다.
즉 각 열에 포함되는 단위 화소들은 복수 개의 서브 그룹들로 그룹핑될 수 있으며, 복수 개의 서브 그룹들 각각은 서로 다른 2개 이상의 단위 화소들을 포함할 수 있다. 복수 개의 서브 그룹들은 순차적으로 구동될 수 있다.
복수 개의 서브 그룹들에 포함되는 단위 화소들의 플로팅 디퓨전 영역들(FD11과 FD12, FD13와 FD14)은 서로 연결되어 공유된다.
예컨대, 서브 그룹들 각각은 화소 어레이(120a)의 각 열에 포함되는 단위 화소들 중 인접하는 서로 다른 2개의 단위 화소들을 포함할 수 있다.
리드 아웃 회로(510)는 공유된 플로팅 디퓨전 영역들과 센싱 라인들 중 대응하는 어느 하나를 연결한다.
리드 아웃 회로(510)는 리셋 트랜지스터(512), 드라이브 트랜지스터(514), 및 셀렉트 트랜지스터(516)를 포함할 수 있다.
리셋 트랜지스터(512)는 제2 전원(PVDD)과 공유 감지 노드 사이에 연결되고 리셋 신호(RX)에 응답하여 단위 화소를 초기화(reset)할 수 있다.
드라이브 트랜지스터(514)는 제2 전원(PVDD)과 셀렉트 트랜지스터(450)의 일단(예컨대, 소스 또는 드레인) 사이에 연결되고, 감지 노드(FD)에 연결되는 게이트를 가질 수 있다.
셀렉트 트랜지스터(516)는 드라이브 트랜지스터(514)와 센싱 라인 사이에 연결되고, 선택 신호(SE)에 응답하여 감지 신호를 센싱 라인으로 출력한다.
도 13a는 도 12에 도시된 화소 어레이부(120a)를 제1 구동 모드로 동작시키는 타이밍도를 나타낸다. 여기서 제1 구동 모드는 수직(Vertical) 비닝 모드일 수 있다.
도 13a를 참조하면, 점선 부분(11a, 11b)에 의하여 공유 감지 노드(예컨대, SN1, 또는 SN2)를 공유하는 단위 화소들(예컨대, Pix11와 Pix12, 또는 Pix13와 Pix14)을 동시에 리프레쉬(refresh)시킨다.
리프레쉬 완료 후 점선 부분(12a, 12b)에 의하여 공유 감지 노드(예컨대, SN1, 또는 SN2)를 공유하는 단위 화소들(예컨대, Pix11와 Pix12, 또는 Pix13와 Pix14)에 대한 CDS 샘플링 동작이 수행될 수 있다.
리셋 트랜지스터(512)를 리셋시킨 이후에 단위 화소들(예컨대, Pix11, Pix12)의 트랜스퍼 트랜지스터들(예컨대, 501,502)을 동시에 턴 온시킨다.
예컨대, 리셋 신호(RX[1])에 응답하여, 리드아웃 회로(readout circuit, 510)의 리셋 트랜지스터(512)를 턴 온시킨 후에 선택 신호(SX[1])에 응답하여, 선택 트랜지스터(516)를 턴 온시키고, 선택 트랜지스터(516)가 턴 온된 상태에서 제1 및 제2 전송 신호들(TX[1], TX[2])에 응답하여 제1 및 제2 트랜스퍼 트랜지스터들(501, 502)을 동시에 턴 온시킬 수 있다.
도 13a에서는 2개의 행에 대한 센싱이 동시에 수행되기 때문에, 실시 예는 리드 아웃 속도를 향상시킬 수 있고, 2개의 단위 화소들이 하나의 리드 아웃 회로를 공유하는 구조를 갖기 때문에, 화소 어레이부의 레이아웃 면적이 동일할 경우 도 11의 싱글 픽셀 구조 대비 화소 어레이부(120a)의 포토다이오드 면적을 증가시킬 수 있다.
다른 공유 감지 노드를 공유하는 단위 화소들의 리프레쉬 동작 및 CDS 샘플링 동작은 단위 화소들(Piz11, Piz12)에 대한 상술한 설명이 동일하게 적용될 수 있다.
도 13b는 도 12에 도시된 화소 어레이부(120a)를 제2 구동 모드로 동작시키는 타이밍도를 나타낸다. 여기서 제2 구동 모드는 수직 비닝 동작의 수행이 없는 노멀 모드일 수 있다.
도 13b를 참조하면, 플로팅 디퓨전 영역들(예컨대, FD11, FD12)이 서로 연결된 단위 화소들(Pix11, Pix12)의 트랜스퍼 트랜지스터들(501,502)은 제1 및 제2 전송 신호들(TX[1], TX[2])에 응답하여 순차적으로 턴 온될 수 있다.
도 14는 도 1에 도시된 화소 어레이부(120)의 또 다른 실시 예(120b)를 나타낸다. 도 12와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 14를 참조하면, 화소 어레이부(120b)는 복수의 단위 화소들(예컨대, Pix11 내지 Pix44), 및 리드아웃 회로(readout circuit, 510)를 포함한다. 복수의 단위 화소들의 구성은 도 12에서 설명한 바와 동일하다.
각 열에 포함되는 단위 화소들은 복수 개의 서브 그룹들로 그룹핑될 수 있으며, 복수 개의 서브 그룹들 각각은 서로 다른 2개 이상의 단위 화소들을 포함할 수 있다. 복수 개의 서브 그룹들은 순차적으로 구동될 수 있다. 복수 개의 서브 그룹들에 포함되는 단위 화소들의 플로팅 디퓨전 영역들(FD11과 FD13, FD12와 FD14)은 서로 연결되어 공유된다.
예컨대, 복수의 서브 그룹들은 제1 서브 그룹들 및 제2 서브 그룹들을 포함할 수 있다.
제1 서브 그룹들 각각은 각 열의 서로 다른 2개 이상의 홀수 행들의 단위 화소들을 포함할 수 있고, 제2 서브 그룹들 각각은 각 열의 서로 다른 2개의 이상의 짝수 행들의 단위 화소들을 포함할 수 있다.
예컨대, 제1 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 홀수 행들의 단위 화소들을 포함할 수 있고, 제2 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 짝수 행들의 단위 화소들을 포함할 수 있다.
제1 서브 그룹들 각각에 포함되는 단위 화소들의 플로팅 디퓨전 영역들은 서로 연결되어 공유될 수 있고, 제2 서브 그룹들 각각에 포함되는 단위 화소들의 플로팅 디퓨전 영역들은 서로 연결되어 공유될 수 있다. 이때 서로 연결되어 공유되는 플로팅 디퓨전 영역들을 “공유 감지 노드(SN1,SN2)”라 한다.
리드 아웃 회로(510)는 공유 감지 노드(예컨대, SN1, SN2)와 센싱 라인(예컨대, L1) 사이에 연결될 수 있다.
도 15a는 도 14에 도시된 화소 어레이부(120b)를 제1 구동 모드로 동작시키는 타이밍도를 나타내고, 도 15b는 도 14에 도시된 화소 어레이부(120b)를 제2 구동 모드로 동작시키는 타이밍도를 나타낸다. 제1 구동 모드는 수직(Vertical) 비닝 모드일 수 있고, 제2 구동 모드는 노멀 모드일 수 있다.
도 15a 및 도 15b를 참조하면, 점섬 부분(13a, 13b)에 의하여 공유 감지 노드(예컨대, SN1, 또는 SN2)를 공유하는 단위 화소들(예컨대, Pix11와 Pix13, 또는 Pix12와 Pix14)을 동시에 리프레쉬(refresh)시킨다.
리프레쉬 완료 후 점선 부분(14a, 14b)에 의하여 공유 감지 노드(예컨대, SN1, 또는 SN2)를 공유하는 단위 화소들(예컨대, Pix11와 Pix13, 또는 Pix12와 Pix14)에 대한 CDS 샘플링 동작이 수행될 수 있다.
제1 구동 모드에서는 전송 신호들(TX[1], TX[3])에 응답하여 홀수 행들의 단위 화소들(Pix11, Pix13)의 트랜스퍼 트랜지스터들(501,503)이 동시에 턴 온 되고, 전송 신호들(TX[2], TX[4])에 응답하여 짝수 행들의 단위 화소들(Pix12, Pix14)의 트랜스퍼 트랜지스터들(502,504)이 동시에 턴 온 된다.
상술한 바와 같이, 실시 예는 아날로그 디지털 변환 블록의 전력 소모를 줄일 수 있고, 프레임률을 높일 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 제어부 120: 화소 어레이부
130: 비닝 선택부 140: 아날로그 디지털 변환 블록
150: 선택부 160: 메모리부
170: 칼럼 스캐너 180: 디지털 신호 처리부.

Claims (20)

  1. 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들을 포함하고, 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부;
    상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택된 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 및
    상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하고, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부들은 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록을 포함하며,
    상기 제1 아날로그 디지털 변환부들이 상기 비닝 선택 신호들을 아날로그 디지털 변환할 때, 상기 복수의 아날로그 디지털 변환부들 중 상기 제1 아날로그 디지털 변환부들을 제외한 나머지 제2 아날로그 디지털 변환부들은 턴 오프되는 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 복수의 그룹들 각각은 상기 열들 중에서 인접하는 2개 이상의 서로 다른 열들을 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제1항에 있어서,
    상기 복수의 그룹들은 제1 그룹들 및 제2 그룹들을 포함하고,
    상기 제1 그룹들 각각은 홀수 열들 중에서 인접하는 2개 이상의 서로 다른 홀수 열들을 포함하고, 상기 제2 그룹들 각각은 짝수 열들 중에서 인접하는 2개 이상의 서로 다른 짝수 열들을 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 화소 어레이부는 상기 비닝 선택부와 연결되는 센싱 라인들을 포함하며, 상기 센싱 라인들 각각은 상기 열들 중 대응하는 어느 하나에 포함되는 단위 화소들과 연결되는 것을 특징으로 하는 이미지 센서.
  5. 제4항에 있어서, 상기 비닝 선택부는,
    상기 복수의 그룹들 각각에 포함되는 열들에 대응하는 센싱 라인들 사이를 연결하는 제1 스위치들; 및
    상기 센싱 라인들과 상기 아날로그 디지털 변환부들 사이에 연결되는 제2 스위치들을 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제5항에 있어서, 상기 비닝 선택부는,
    상기 센싱 라인들과 상기 아날로그 디지털 변환부들의 접속 노드들 각각과 그라운드 사이에 연결되는 제3 스위치들을 더 포함하는 이미지 센서.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 아날로그 디지털 변환부들은 턴 온시키고, 상기 제2 아날로그 디지털 변환부들은 턴 오프시키는 선택부를 더 포함하는 것을 특징으로 하는 이미지 센서.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 아날로그 디지털 변환부들의 출력들을 저장하는 복수의 래치들을 포함하는 메모리부를 더 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제8항에 있어서,
    상기 복수의 래치들 중에서 상기 제1 아날로그 디지털 변환부들에 대응하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 디지털 데이터를 리드(read)하는 칼럼 스캐너를 더 포함하는 것을 특징을 하는 이미지 센서.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 아날로그 디지털 변환부들 각각은,
    상관된 더블 샘플링을 수행하는 상관 더블 샘플링부; 및
    상기 상관 더블 샘플링부의 출력을 아날로그 디지털 변환하는 아날로그 디지털 변환기를 포함하며,
    상기 제2 아날로그 디지털 변환부들 각각의 상기 상관 더블 샘플링부 및 상기 아날로그 디지털 변환기는 턴 오프되는 것을 특징으로 하는 이미지 센서.
  11. 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들을 포함하고, 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부;
    상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부;
    상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하며, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부는 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록;
    상기 복수의 아날로그 디지털 변환부들의 출력들을 저장하는 래치들(latches); 및
    상기 래치들 중에서 상기 제1 아날로그 디지털 변환부들의 출력들을 저장하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 데이터를 리드(read)하는 칼럼 스캐너를 포함하는 것을 특징으로 하는 이미지 센서.
  12. 제11항에 있어서,
    상기 복수의 그룹들 각각은 상기 열들 중에서 인접하는 2개 이상의 서로 다른 열들을 포함하는 것을 특징으로 하는 이미지 센서.
  13. 제11항에 있어서,
    상기 복수의 그룹들은 제1 그룹들 및 제2 그룹들을 포함하고,
    상기 제1 그룹들 각각은 홀수 열들 중에서 인접하는 2개 이상의 서로 다른 홀수 열들을 포함하고, 상기 제2 그룹들 각각은 짝수 열들 중에서 인접하는 2개 이상의 서로 다른 짝수 열들을 포함하는 것을 특징으로 하는 이미지 센서.
  14. 제11항에 있어서,
    상기 칼럼 스캐너는 상기 제1 래치들을 선택하는 스캔 신호들을 생성하며, 상기 스캔 신호들에 응답하여 상기 제1 래치들에 저장된 데이터를 순차적으로 리드하는 것을 특징으로 하는 이미지 센서.
  15. 제1항 또는 제11항에 있어서, 상기 단위 화소들 각각은,
    포토 다이오드, 플로팅 디퓨전 영역, 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터, 및 셀렉트 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  16. 행들과 열들로 이루어진 매트릭스 형태로 배열되는 복수의 단위 화소들, 센싱 라인들, 및 상기 복수의 단위 화소들과 상기 센싱 라인들 사이에 연결되는 리드 아웃 회로들을 포함하고, 상기 복수의 단위 화소들은 복수의 그룹들로 구분되고, 상기 복수의 그룹들 각각은 2개 이상의 서로 다른 열들을 포함하는 화소 어레이부;
    상기 복수의 그룹들 각각에 속하는 단위 화소들의 출력들을 선택하고, 선택한 결과에 따른 비닝 선택 신호들을 출력하는 비닝 선택부; 및
    상기 열들에 대응하는 복수의 아날로그 디지털 변환부들을 포함하고, 상기 복수의 아날로그 디지털 변환부들 중 제1 아날로그 디지털 변환부들은 상기 비닝 선택 신호들을 아날로그 디지털 변환하는 아날로그 디지털 변환 블록을 포함하며,
    상기 단위 화소들 각각은 포토 다이오드, 플로팅 디퓨전 영역, 및 상기 포토 다이오드와 상기 플로팅 디퓨전 영역 사이에 연결되는 트랜스퍼 트랜지스터를 포함하고, 각 열에 포함되는 단위 화소들은 복수 개의 서브 그룹들로 그룹핑되며, 상기 복수 개의 서브 그룹들 각각에 포함되는 단위 화소들의 플로팅 디퓨전 영역들은 서로 연결되어 공유되고,
    상기 리드 아웃 회로는 상기 서로 공유된 플로팅 디퓨전 영역들과 상기 센싱 라인들 중 대응하는 어느 하나를 연결하는 것을 특징으로 하는 이미지 센서.
  17. 제16항에 있어서,
    상기 제1 아날로그 디지털 변환부들이 상기 비닝 선택 신호들을 아날로그 디지털 변환할 때, 상기 복수의 아날로그 디지털 변환부들 중 상기 제1 아날로그 디지털 변환부들을 제외한 나머지 제2 아날로그 디지털 변환부들은 턴 오프되는 것을 특징으로 하는 이미지 센서.
  18. 제16항에 있어서,
    상기 복수의 아날로그 디지털 변환부들의 출력들을 저장하는 래치들(latches); 및
    상기 래치들 중에서 상기 제1 아날로그 디지털 변환부들의 출력들을 저장하는 제1 래치들을 선택하고, 선택된 제1 래치들에 저장된 데이터를 리드(read)하는 칼럼 스캐너를 더 포함하는 것을 특징으로 하는 이미지 센서.
  19. 제16항에 있어서,
    상기 복수의 서브 그룹들 각각은 각 열에 포함되는 단위 화소들 중에서 인접하는 서로 다른 2개의 단위 화소들을 포함하는 것을 특징으로 하는 이미지 센서.
  20. 제16항에 있어서,
    상기 복수의 서브 그룹들은 제1 서브 그룹들 및 제2 서브 그룹들을 포함하며,
    상기 제1 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 홀수 행들의 단위 화소들을 포함하고,
    상기 제2 서브 그룹들 각각은 각 열의 인접하는 2개의 서로 다른 짝수 행들의 단위 화소들을 포함하는 것을 특징으로 하는 이미지 센서.
KR1020160009874A 2016-01-27 2016-01-27 이미지 센서 KR20170089535A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160009874A KR20170089535A (ko) 2016-01-27 2016-01-27 이미지 센서
US15/293,122 US9961287B2 (en) 2016-01-27 2016-10-13 Image sensor
CN201621396997.8U CN206422842U (zh) 2016-01-27 2016-12-19 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160009874A KR20170089535A (ko) 2016-01-27 2016-01-27 이미지 센서

Publications (1)

Publication Number Publication Date
KR20170089535A true KR20170089535A (ko) 2017-08-04

Family

ID=59359565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160009874A KR20170089535A (ko) 2016-01-27 2016-01-27 이미지 센서

Country Status (3)

Country Link
US (1) US9961287B2 (ko)
KR (1) KR20170089535A (ko)
CN (1) CN206422842U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051800A (ko) * 2017-09-29 2020-05-13 캐논 가부시끼가이샤 촬상 장치 및 그 제어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109155324B (zh) * 2016-03-15 2024-01-05 达特茅斯学院 具有集群并行读出的堆叠背照式量子图像传感器
KR102470223B1 (ko) * 2016-04-27 2022-11-23 주식회사 디비하이텍 이미지 센서 및 이미지 센서의 센싱 방법
US11039093B2 (en) * 2017-03-28 2021-06-15 Nikon Corporation Image sensor and electronic camera
JP7222736B2 (ja) * 2019-02-04 2023-02-15 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2940992A4 (en) * 2012-12-25 2016-06-08 Sony Corp SEMICONDUCTOR IMAGE DETECTION ELEMENT, ITS CONTROL METHOD AND ELECTRONIC DEVICE
KR101488074B1 (ko) * 2013-02-04 2015-01-29 주식회사 동부하이텍 이미지 센서와 이를 이용한 비닝 이미지 생성 방법
US10178329B2 (en) * 2014-05-27 2019-01-08 Rambus Inc. Oversampled high dynamic-range image sensor
KR102292137B1 (ko) * 2015-01-09 2021-08-20 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051800A (ko) * 2017-09-29 2020-05-13 캐논 가부시끼가이샤 촬상 장치 및 그 제어 방법
US11272130B2 (en) 2017-09-29 2022-03-08 Canon Kabushiki Kaisha Image capturing apparatus

Also Published As

Publication number Publication date
US20170214877A1 (en) 2017-07-27
US9961287B2 (en) 2018-05-01
CN206422842U (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
KR102470223B1 (ko) 이미지 센서 및 이미지 센서의 센싱 방법
JP5717561B2 (ja) イメージセンサのカラム回路およびピクセルビニング回路
KR100597651B1 (ko) 이미지 센서, 실제 이미지를 전기적 신호로 바꾸는 장치 및 그 방법
US7593047B2 (en) CMOS image sensor for suppressing degradation of spatial resolution and generating compressed image signals
US7456886B2 (en) Image pickup apparatus
JP4987301B2 (ja) 隣接画素のセンシングノードを共有するｃｍｏｓイメージセンサ
KR20180079519A (ko) 이미지 센서
KR101398767B1 (ko) 축소된 픽셀 영역 이미지 센서
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
KR20170089535A (ko) 이미지 센서
US20140263964A1 (en) CMOS Image Sensor with Column-wise Selective Charge-Domain Binning
JP4086798B2 (ja) 増幅型固体撮像装置
GB2490383A (en) Wide Dynamic Range CMOS Image Sensor
JP2007124217A (ja) 撮像装置
WO2013164961A1 (ja) イメージセンサ、及び、イメージセンサの制御方法
WO2019208412A1 (ja) 撮像装置及び撮像装置の駆動方法
US8035712B2 (en) Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus
US10225496B2 (en) Photoelectric conversion device having a holding circuit with a plurality of holding units provided for each of a plurality of columns of pixels and method of driving photoelectric conversion device
JP5058090B2 (ja) 固体撮像装置
JP2003110940A (ja) 固体撮像装置
JP2004007471A (ja) 固体撮像素子及びこれを用いた固体撮像装置
JP2009038724A (ja) 固体撮像装置
JP6257348B2 (ja) 固体撮像装置、撮像システム及び複写機
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
KR100779386B1 (ko) 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application