KR100779386B1 - 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서 - Google Patents

인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서 Download PDF

Info

Publication number
KR100779386B1
KR100779386B1 KR1020060132988A KR20060132988A KR100779386B1 KR 100779386 B1 KR100779386 B1 KR 100779386B1 KR 1020060132988 A KR1020060132988 A KR 1020060132988A KR 20060132988 A KR20060132988 A KR 20060132988A KR 100779386 B1 KR100779386 B1 KR 100779386B1
Authority
KR
South Korea
Prior art keywords
sensing node
pixel
side connected
image sensor
row
Prior art date
Application number
KR1020060132988A
Other languages
English (en)
Other versions
KR20070009954A (ko
Inventor
권오봉
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020060132988A priority Critical patent/KR100779386B1/ko
Publication of KR20070009954A publication Critical patent/KR20070009954A/ko
Application granted granted Critical
Publication of KR100779386B1 publication Critical patent/KR100779386B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 개선된 필-팩터에 의해 생성된 보다 많은 광전하를 센싱노드에서 받아들일 수 있도록 하기 위하여, 선택된 특정 화소가 동작할 때 비선택된 인접한 다른 화소의 센싱노드를 함께 공유하도록 하므로써 센싱노드의 저장용량을 증대시킨 씨모스 이미지 센서를 제공하고자 하는 것으로, 이를 위한 본 발명의 씨모스 이미지 센서는, 단위 화소 - 상기 단위 화소는 외부의 빛을 흡수하여 광전하를 생성하는 광전하생성수단과, 상기 광전하생성수단으로부터 광전하를 전달받는 센싱노드를 구비함- 가 로오 및 컬럼 방향으로 매트릭스 배열되어 화소어레이를 구성하고 있으며, 상기 화소어레이의 로오 또는 컬럼의 어느한 라인씩 순차적으로 스캔이 이루어지는 라인 스캔 방식으로 구동하고, 현재 스캔 중인 라인의 화소의 센싱노드는 최 이전에 스캔된 라인의 화소의 센싱노드와 함께 공유되어, 현재 스캔 중인 라인의 화소의 광전하생성수단으로부터 광전하를 전달받는 것을 특징으로 한다.
CMOS이미지센서, 화소, 센싱노드, 공유

Description

인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지 센서{CMOS IMAGE SENSOR WITH SHARED SENSING NODE}
도 1은 씨모스 이미지 센서에 대한 블록 구성도.
도 2는 종래기술에 따른 씨모스 이미지센서의 화소 어레이를 나타낸 구성도.
도 3은 도 2의 단위 화소에 대한 제어 타이밍도.
도 4는 본 발명의 일실시예에 따른 씨모스 이미지센서의 화소 어레이를 나타낸 구성도.
본 발명은 씨모스(Complementary Metal Oxide semiconductor, 이하 CMOS라 함) 이미지 센서에 관한 것으로, 특히 센싱노드의 저장용량을 증대시키기 위한 CMOS 이미지 센서의 화소 어레이(pixel array)에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분 부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
도 1은 통상적인 CMOS 이미지 센서에 대한 블록 구성도로서, CMOS 이미지 센서의 전체적인 동작을 제어하며, 외부 시스템(system)에 대한 인터페이스(interface) 역할을 담당하는 제어 및 외부 시스템 인터페이스 부(10), 빛에 반응하는 성질을 극대화 시키도록 만든 화소를 가로 N개, 세로 M개로 배치하여 외부에서 들어오는 이미지(image)에 대한 정보를 감지하는 화소 어레이부(20), 센서의 각 화소에서 감지한 아날로그 전압을 디지털 시스템에서 처리가 가능하도록 디지털 전압으로 바꿔주는 아날로그-디지털 변환기(Analog-digital converter, 30), 및 상기 아날로그-디지털 변환기(30)의 출력에 응답하여 디지털화된 화소의 이미지 신호값을 저장하는 버퍼(40)로 이루어진다. 그리고, 아날로그-디지털 변환기(30)는 각 화소에서 감지한 전압과 비교하는 데 사용되는, 클럭에 따라 선형적으로 감소하는 램프(ramp)형태의 비교 기준 전압(reference voltage)을 만들어내는 디지털-아날로그 변환기(Digital-Analog converter, 이하 DAC라 함, 31) 및 화소 어레이(20)로부터 출력되는 감지 전압(아날로그 전압)과 DAC(31)로부터 출력되는 비교 기준 전압을 비교하여, 비교 기준 전압이 화소 전압보다 큰 동안 제어 및 외부 시스템 인터페이스 부(10)로부터 출력되는 카운터 값을 버퍼(40)에 쓰여지도록 하는 쓰기 가능 신호를 출력하는 N개의 배열로 구성된 전압 비교기(32)로 이루어진다.
상기와 같은 구성의 CMOS 이미지 센서가 고화질의 이미지 생성을 위해 상호 연관된 이중 샘플링 방식(correlated double sampling method, 이하 CDS라 함)을 지원하는 경우, 도 2에 도시된 바와 같이 화소 어레이 중 단위 화소(100, 120) 각각은 1개의 포토 다이오드와 4개의 트랜지스터로 각각 구성된다. 4개의 트랜지스터는 포토 다이오드(101)에 생성된 광전하를 센싱 노드(A)로 운송하기 위한 트랜스퍼 트랜지스터(M21)와, 다음 신호 검출을 위해 상기 센싱 노드(A)에 저장되어 있는 전하를 배출하기 위한 리셋 트랜지스터(M11)와, 소스 폴로우(source follower) 역할을 수행하는 드라이브 트랜지스터(M31) 및 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트 트랜지스터(M41)이다.
여기서 CDS라 함은, 단위 화소를 구성하는 리셋 트랜지스터(M11)를 턴-온(turn-on), 트랜스퍼 트랜지스터(M21)를 턴-오프(turn-off) 시켜 리셋 레벨에 해당하는 전압을 얻고, 그 다음 리셋 트랜지스터(M11)를 턴-오프시킨 상태에서 트랜스퍼 트랜지스터(M21)를 턴-온 시켜 포토 다이오드(101)에서 생성된 전하를 읽어내어 데이터 전압을 얻은 후, 리셋 레벨의 전압과 데이터 레벨의 전압의 차이값을 순수한 이미지 데이터 값으로 얻는 방식을 의미한다.
도 3은 도 2의 단위 화소 구성에서 각 트랜지스터를 제어하는 신호에 대한 제어 타이밍도로서, 이를 참조하여 단위 화소(100) 동작을 구간별로 살펴보면 다음과 같다.
1) 도 3에서 "A"구간은 트랜스퍼 트랜지스터(M21) 및 리셋 트랜지스터(M11)가 턴-온(turn-on)되고, 셀렉트 트랜지스터(M41)가 턴-오프(turn-off)되어 포토 다이오드(101)를 완전히 공핍(fully depletion)시키는 구간이다.
2) "B"구간은 턴-온된 트랜스퍼 트랜지스터(M21)가 다시 턴-오프됨으로써 포토 다이오드(101)에서 빛을 흡수하여 광전하를 생성하고, 생성된 광전하를 집적(integration) 하는 구간이다.("B"구간은 리셋 트랜지스터(M11) 및 셀렉트 트랜지스터(M41)의 상태와 관계없이 트랜스퍼 트랜지스터(M21)가 다시 턴-온될 때까지 유지된다.)
3) "C"구간은 리셋 트랜지스터(M11)가 턴-온, 트랜스퍼 트랜지스터(M21)가 턴-오프 상태로 계속 유지되고, 셀렉트 트랜지스터(M41)가 턴-온됨으로써 센싱노드인 센싱노드(A)에 의해 구동되는 드라이브 트랜지스터(M31) 및 셀렉트 트랜지스터(M41)를 통해 리셋 전압 레벨을 전달하는 구간이다. (reset level transfer 구간)
4) "D"구간은 리셋 트랜지스터(M11)가 턴-오프됨으로써 "C"구간에서 발생한 리셋 전압 레벨을 안정시키는 구간이다.(reset level settling 구간)
5) "E"구간은 "D"구간으로부터의 리셋 전압 레벨을 샘플링하는 구간이다.(reset level sampling 구간)
6) "F"구간은 리셋 트랜지스터(M11) 및 셀렉트 트랜지스터(M41)가 각각 턴-오프, 턴-온 상태로 계속 유지되고, 트랜스퍼 트랜지스터(M21)가 턴-온됨으로써 B구간 동안 포토다이오드(101)에서 집적된 광전하에 의한 데이터 전압 레벨이 센싱 노드(A)에 전달되어 센싱 노드(A)에 의해 구동되는 드라이브 트랜지스터(M31) 및 셀렉트 트랜지스터(M41)에 의해 데이터 전압 레벨을 전달하는 구간이다.(data level transfer 구간)
7) "G"구간은 트랜스퍼 트랜지스터(M21)가 턴-오프됨으로써 "F"구간에서 발생한 데이터 전압 레벨을 안정시키는 구간이다.(data level settling 구간)
8) "H"구간은 "G"구간으로부터의 데이터 전압 레벨을 샘플링하는 구간이다.(data level sampling 구간)
"E"구간 및 "H"구간에서 각각 샘플링되는 리셋 레벨 및 데이터 레벨은 도 1의 아날로그-디지털 변환기(30)로 출력되어 디지털로 변환되어지고, 디지털로 변환된 두 값의 차가 포토 다이오드(101)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값이 된다.
상술한 바와 같은 종래의 단위 화소(100) 동작은 다른 모든 단위 화소에서도 동일하게 이루어지며, 이러한 단위 화소들이 어레이된 화소 어레이의 구동은 로오(row) 베이스 스캔 방식은 채택한 경우, 첫번째 로오에서부터 마직막 로오까지 순차적으로 스캔되게 된다.
따라서, 예컨대 n-1번째 로오의 화소로부터 데이터를 얻은 후 n번째 로오에서 데이터를 얻을 때 n-1번째를 포함한 그 이전의 로오(row)들에 해당하는 픽셀들은 크린-업(clean-up)된 후 다시 광 집적(integration)을 실시하고 있게 된다.
한편, 상술한 바와 같이 각 단위 화소를 구성하고 있는 포토다이오드는 광전하를 생성 및 집적하는 용량이 커야만 보다 좋은 이미지 화상을 얻을 수 있는 바, 이를 위해 포토다이오드의 면적을 증대시키는 등의 기술을 통해 필-팩터(fill-factor)를 개선하고 있다.
그러나, 고농도불순물확산영역으로 구현되는 센싱노드(센싱노드)는 필-팩터 의 개선에 의해 증대된 광전하를 충분히 받아들일 수 있는 용량이 되지 못하여, 원하는 광감도를 얻을 수 없는 문제가 발생된다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로써, 개선된 필-팩터에 의해 생성된 보다 많은 광전하를 센싱노드에서 받아들일 수 있도록 하기 위하여, 선택된 특정 화소가 동작할 때 비선택된 인접한 다른 화소의 센싱노드를 함께 공유하도록 하므로써 센싱노드의 저장용량을 증대시킨 씨모스 이미지 센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서는, 단위 화소 - 상기 단위 화소는 외부의 빛을 흡수하여 광전하를 생성하는 광전하생성수단과, 상기 광전하생성수단으로부터 광전하를 전달받는 센싱노드를 구비함- 가 로오 및 컬럼 방향으로 매트릭스 배열되어 화소어레이를 구성하고 있으며, 상기 화소어레이의 로오 또는 컬럼의 어느한 라인씩 순차적으로 스캔이 이루어지는 라인 스캔 방식으로 구동하고, 현재 스캔 중인 라인의 화소의 센싱노드는 최 이전에 스캔된 라인의 화소의 센싱노드와 함께 공유되어, 현재 스캔 중인 라인의 화소의 광전하생성수단으로부터 광전하를 전달받는 것을 특징으로 한다.
또한, 본 발명의 CMOS 이미지센서는 단위 화소가 로오 및 컬럼 방향으로 매 트릭스 배열되어 화소어레이를 구성하고,
상기 단위 화소는, 외부의 빛을 흡수하여 광전하를 생성하는 광전하생성수단; 상기 광전하생성수단으로부터 광전하를 전달받는 센싱노드; 상기 광전하생성수단으로부터의 광전하를 상기 센싱노드에 전달하는 전달수단; 상기 센싱노드를 리셋시키는 리셋수단; 상기 센싱노드에 대응되는 전기적 신호를 출력하기 위한 출력수단; 및 일측이 상기 출력 수단에 연결되며 선택신호에 응답하여 스위칭 역할로 어드레싱을 수행하는 어드레싱 수단을 포함하며,
선택된 화소에 대한 센싱노드의 저장용량을 증대시키기 위하여, 상기 선택신호에 응답하여 인접한 다른 화소의 센싱노드와 상기 선택된 화소의 센싱노드를 상호 접속하는 스위칭수단을 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명을 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 화소 어레이의 구성도로서, 로오 및 컬럼 방향으로 매트릭스 배열된 단위 화소들의 화소어레이중에서 동일 컬럼 상에 이웃하고 있는 3개의 단위화소를 나타낸 것이다.
본 발명에 따른 씨모스 이미지센서는 통상적인 구성과 같이, 단위 화소가 로오 및 컬럼 방향으로 매트릭스 배열되어 화소어레이를 구성하고 있으며, 화소어레이의 어느한 라인(로오 또는 컬럼)씩 순차적으로 스캔이 이루어지는 라인 스캔 방 식으로 구동한다. 종래기술과 다른 점은 현재 스캔 중인 라인(예컨대 도 4의 n로오)의 화소의 센싱노드(SN2)는 최 이전에 스캔된 라인의 화소의 센싱노드(SN1)와 함께 공유되어, 현재 스캔 중인 라인의 화소의 포토다이오드(PD2)로부터 광전하를 전달받는다.
도 4는 라인 스캔 방식이 로오 베이스 스캔 방식일 경우의 실시예이며, 센싱노드들 간의 공유는 동일 컬럼 상의 최 인접 화소들 간에 이루어진다. 만약, 라인 스캔 방식이 컬럼 베이스 스캔 방식이면, 센싱노드들 간의 공유는 동일 로오 상의 최 인접 화소들 간에 이루어지게 된다.
라인선택신호에 제어받아 이웃하는 화소들의 센싱노드들을 연결하는 스위칭소자에 의해 센싱노드의 공유가 구현되며, 이를 위하여 도 4의 실시예에서 스위칭소자는 선택된 화소의 센싱노드(SN2)와 인접한 다른 화소의 센싱노드(SN1) 사이에 소스-드레인 경로가 접속되고, 게이트로 현재 스캔중인 로오의 로오선택신호(Sx2)를 입력받는 NMOS트랜지스터(M400)로서 구현되어 있다.
도 4를 참조하여, 본 발명의 일실시예에 따른 CMOS 이미지센서를 보다 상세히 설명한다.
도 4를 참조하면, 로우 스캔 방식으로 구동하는 경우로서, n-1행, n행 및 n+1행의 3개의 로우(row)와 어느한 컬럼에 대응하는 3개의 단위화소만을 도시한 것이다.
n행의 단위화소에 대한 구성을 살피면, 외부의 빛을 흡수하여 광전하를 생성하는 광전하생서부(PD2)와, 광전하생성부(PD2)로부터 광전하를 전달받는 센싱노 드(SN2)와, 광전하생성부(PD2)로부터의 광전하를 센싱노드(SN2)에 전달하는 전달부(M421)와, 센싱노드(SN2)를 리셋시키는 리셋부(M422)와, 센싱노드(SN2)에 대응되는 전기적 신호를 출력하기 위한 출력부(M423), 및 일측이 출력부(M423)에 연결되며 로오선택신호(Sx2)에 응답하여 스위칭 역할로 어드레싱을 수행하는 어드레싱부(M424)를 포함한다. 광전하생성부는 포토다이오드로 구성되어 있으며, 어드레싱부는 일측이 출력부에 연결되고 타측이 출력단(output line)에 연결되는 NMOS트랜지스터로 구성되고 있고, 출력부는 일측이 제1전원단(Vcc)에 연결되고 타측이 어드레싱부의 일측에 연결되는 NMOS트랜지스터로 구성되어 있고, 리셋부는 일측이 제1 전원단에 연결되고 타측이 센싱노드에 연결되는 NMOS트랜지스터로 구성되어 있고, 전달부는 일측이 광전하생성부에 연결되고 타측이 센싱노드에 연결되는 NMOS트랜지스터로 구성되어 있다.
n-1행 및 n+1행의 단위화소도 실질적으로 동일한 구성을 갖는다.
아울러, 본 발명에 따른 CMOS 이미지센서는 선택된 화소에 대한 센싱노드의 저장용량을 증대시키기 위하여, 로오선택신호에 응답하여 최 이전에 스캔된 인접한 다른 화소의 센싱노드와 선택된 화소의 센싱노드를 상호 접속하는 스위칭소자(M400, M450))을 포함한다. 구체적으로, 스위칭소자는 선택된 화소의 센싱노드와 인접한 다른 화소의 센싱노드 사이에 소스-드레인 경로가 접속되고, 게이트로 상기 로오선택신호를 입력받는 NMOS트랜지스터로서 실시 구성되어 있다.
예컨대, n행의 화소가 선택되어 스캔되고 있다면, 최 이전에 스캔된 n-1행의 화소의 센싱노드(SN1)와 n행의 화소의 센싱노드(SN2)는 함께 공유되어, n행의 화소 의 포토다이오드(PD2)로부터 광전하를 전달받는다.
결국, 개선된 필-팩터에 의해 생성된 보다 많은 광전하를 센싱노드에서 충분히 받아들일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 CMOS 이미지센서는 선택된 라인의 특정 화소가 동작할 때 비선택된 라인의 인접한 다른 화소의 센싱노드를 함께 공유하도록 하므로써, 개선된 필-팩터에 의해 생성된 보다 많은 광전하를 센싱노드에서 받아들일 수 있도록 한다. 즉, 인접 화소간의 센싱노드 공유에 의해 센싱노드의 저장용량을 증대시켜 고품격 고화질의 CMOS 이미지센서 구현이 가능하다.

Claims (9)

  1. 단위 화소가 로오 및 컬럼 방향으로 매트릭스 배열되어 화소어레이를 구성하고,
    상기 단위 화소는,
    외부의 빛을 흡수하여 광전하를 생성하는 광전하생성수단;
    상기 광전하생성수단으로부터 광전하를 전달받는 센싱노드;
    상기 광전하생성수단으로부터의 광전하를 상기 센싱노드에 전달하는 전달수단;
    상기 센싱노드를 리셋시키는 리셋수단;
    상기 센싱노드에 대응되는 전기적 신호를 출력하기 위한 출력수단; 및
    일측이 상기 출력 수단에 연결되며 선택신호에 응답하여 스위칭 역할로 어드레싱을 수행하는 어드레싱 수단을 포함하며,
    선택된 화소에 대한 센싱노드의 저장용량을 증대시키기 위하여, 상기 선택신호에 응답하여 인접한 다른 화소의 센싱노드와 상기 선택된 화소의 센싱노드를 상호 접속하는 스위칭수단을 포함하는
    씨모스 이미지 센서.
  2. 제1항에 있어서,
    상기 화소어레이가 로오 베이스 스캔 방식으로 구동하며, 상기 인접한 다른 화소는 동일 컬럼상의 인접한 화소인 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제1항에 있어서,
    상기 화소어레이가 컬럼 베이스 스캔 방식으로 구동하며, 상기 인접한 다른 화소는 동일 로오상의 인접한 화소인 것을 특징으로 하는 씨모스 이미지 센서.
  4. 제1항에 있어서,
    상기 스위칭수단은 선택된 화소의 센싱노드와 인접한 다른 화소의 센싱노드 사이에 소스-드레인 경로가 접속되고, 게이트로 상기 선택신호를 입력받는 NMOS트랜지스터인 것을 특징으로 하는 씨모스 이미지 센서.
  5. 제1항에 있어서,
    상기 어드레싱 수단은
    일측이 상기 출력 수단에 연결되고, 타측이 출력단에 연결되는 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
  6. 제1항에 있어서,
    상기 출력 수단은
    일측이 제1 전원단에 연결되고, 타측이 상기 어드레싱 수단의 일측에 연결되는 엔모스트랜지스터로 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
  7. 제1항에 있어서,
    상기 리셋 수단은
    일측이 제1 전원단에 연결되고, 타측이 상기 센싱 노드에 연결되는 엔모스트랜지스터로 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
  8. 제1항에 있어서,
    상기 광전하 생성 수단은 포토 다이오드인 것을 특징으로 하는 씨모스 이미지 센서.
  9. 제1항에 있어서,
    상기 전달 수단은 일측이 상기 광전하생성수단에 연결되고, 타측이 상기 센 싱노드에 연결되는 엔모스트랜지스터로 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
KR1020060132988A 2006-12-22 2006-12-22 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서 KR100779386B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132988A KR100779386B1 (ko) 2006-12-22 2006-12-22 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132988A KR100779386B1 (ko) 2006-12-22 2006-12-22 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008654A Division KR100680469B1 (ko) 2005-01-31 2005-01-31 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서

Publications (2)

Publication Number Publication Date
KR20070009954A KR20070009954A (ko) 2007-01-19
KR100779386B1 true KR100779386B1 (ko) 2007-11-23

Family

ID=38011412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132988A KR100779386B1 (ko) 2006-12-22 2006-12-22 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서

Country Status (1)

Country Link
KR (1) KR100779386B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853195B1 (ko) * 2007-04-10 2008-08-21 삼성전자주식회사 이미지 센서
KR101139405B1 (ko) * 2011-01-25 2012-04-27 실리콘 디스플레이 (주) 프레임 메모리방식의 엑스선 이미지 센서 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016536A (ko) * 1996-08-28 1998-06-05 김광호 히스토그램 추출에 의한 실 색 보정(rcc) 테이블 변경장치
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
KR20000003346A (ko) * 1998-06-27 2000-01-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
KR20020014315A (ko) * 2000-08-17 2002-02-25 박종섭 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016536A (ko) * 1996-08-28 1998-06-05 김광호 히스토그램 추출에 의한 실 색 보정(rcc) 테이블 변경장치
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
KR20000003346A (ko) * 1998-06-27 2000-01-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
KR20020014315A (ko) * 2000-08-17 2002-02-25 박종섭 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법

Also Published As

Publication number Publication date
KR20070009954A (ko) 2007-01-19

Similar Documents

Publication Publication Date Title
JP4987301B2 (ja) 隣接画素のセンシングノードを共有するcmosイメージセンサ
US9490291B2 (en) Solid state imaging device and camera system
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
US7471230B2 (en) Analog-to-digital converter and semiconductor device
US8735796B2 (en) Solid-state imaging device comprising an analog to digital converter with column comparison circuits, column counter circuits, first and second inverters, and buffers
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
KR100284304B1 (ko) 씨모스 이미지 센서 및 그 구동 방법
US7339672B2 (en) Solid-state image pickup device and signal reading method therefor
US8054375B2 (en) Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus
JP2018011272A (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
KR101246141B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR100779386B1 (ko) 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
US7675560B2 (en) Solid-state image sensing device
US20240147063A1 (en) Image sensor supporting af function and method of operating the same
KR102519712B1 (ko) 이미지 센서
JP2006049692A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 12