以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による電子カメラ1を模式的に示す概略ブロック図である。
本実施の形態による電子カメラ1は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。
電子カメラ1には、撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部3によってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像素子4の撮像面が配置される。
固体撮像素子4は、撮像制御部5の指令によって駆動され、デジタルの画像信号を出力する。通常の本撮影時(静止画撮影時)などでは、撮像制御部5は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子4を制御する。また、電子ビューファインダーモード時や動画撮影時などでは、撮像制御部5は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子4を制御する。これらのとき、撮像制御部5は、後述するように、ISO感度の設定値に応じて、後述する各動作モードの読み出し動作を行うように、固体撮像素子4を制御する。デジタル信号処理部6は、固体撮像素子4から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部6による処理後の画像信号は、メモリ7に一旦蓄積される。メモリ7は、バス8に接続されている。バス8には、レンズ制御部3、撮像制御部5、CPU9、液晶表示パネル等の表示部10、記録部11、画像圧縮部12及び画像処理部13なども接続される。CPU9には、レリーズ釦などの操作部14が接続される。操作部14によって、ISO感度を設定することができるようになっている。記録部11には記録媒体11aが着脱自在に装着される。
電子カメラ1内のCPU9は、操作部14の操作により電子ビューファインダーモードや動画撮影や通常の本撮影(静止画撮影)などが指示されると、それに合わせて撮像制御部5を駆動する。このとき、レンズ制御部3によって、フォーカスや絞りが適宜調整される。固体撮像素子4は、撮像制御部5の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子4からのデジタルの画像信号は、デジタル信号処理部6で処理された後に、メモリ7に蓄積される。CPU9は、電子ビューファインダーモード時にはその画像信号を表示部10に画像表示させ、動画撮影時にはその画像信号を記録媒体11aに記録する。通常の本撮影時(静止画撮影時)などの場合は、CPU9は、固体撮像素子4からのデジタルの画像信号がデジタル信号処理部6で処理されてメモリ7に蓄積された後に、操作部14の指令に基づき、必要に応じて画像処理部13や画像圧縮部12にて所望の処理を行い、記録部11に処理後の信号を出力させ記録媒体11aに記録する。
図2は、図1中の固体撮像素子4の概略構成を示す回路図である。図3は、図2中の列方向に順次並んだ4つの画素ブロックBLの付近を拡大して示す回路図である。本実施の形態では、固体撮像素子4は、CMOS型の固体撮像素子として構成されているが、これに限らず、例えば、他のXYアドレス型固体撮像素子として構成してもよい。
固体撮像素子4は、図2及び図3に示すように、N行M列に2次元マトリクス状に配置されそれぞれ2つの画素PX(PXA,PXB)を有する画素ブロックBLと、後述する第1のノードPaとこれに対応する第2のノードPbとの間を電気的に接続及び切断する第1のスイッチ部としての第1のトランジスタSWAと、2つの第2のノードPb間を電気的に接続及び切断する第2のスイッチ部としての第2のトランジスタSWBと、垂直走査回路21と、画素ブロックBLの行毎に設けられた制御線22〜27と、画素PXの列毎に(画素ブロックBLの列毎に)設けられ対応する列の画素PX(画素ブロックBL)からの信号を受け取る複数の(M本の)垂直信号線28と、各垂直信号線28に設けられた定電流源29と、各垂直信号線28に対応して設けられたカラムアンプ30、CDS回路(相関2重サンプリング回路)31及びA/D変換器32と、水平読み出し回路33とを有している。
なお、カラムアンプ30として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよい。また、カラムアンプ30は、必ずしも設けなくてもよい。
図面表記の便宜上、図2ではM=2として示しているが、列数Mは実際にはより多くの任意の数にされる。また、行数Nも限定されない。画素ブロックBLを行毎に区別する場合、j行目の画素ブロックBLは符号BL(j)で示す。この点は、他の要素や後述する制御信号についても同様である。図2及び図3には、4行に渡るn−1行目乃至n+2行目の画素ブロックBL(n−1)〜BL(n+2)が示されている。
なお、図面では、画素ブロックBLのうち図2及び図3中下側の画素の符号をPXAとし、図2及び図3中上側の画素の符号をPXBとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号PXを付して説明する場合がある。また、図面では、画素PXAのフォトダイオードの符号をPDAとし、画素PXBのフォトダイオードの符号をPDBとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号PDを付して説明する場合がある。同様に、画素PXAの転送トランジスタの符号をTXAとし、画素PXBの転送トランジスタの符号をTXBとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号TXを付して説明する場合がある。なお、本実施の形態では、画素PXのフォトダイオードPDは、2N行M列に2次元マトリクス状に配置されている。
本実施の形態では、各画素PXは、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードPDと、フォトダイオードPDから第1のノードPaに電荷を転送する転送スイッチとしての転送トランジスタTXとを有している。
本実施の形態では、複数の画素PXは、フォトダイオードPDが列方向に順次並んだ2個の画素PX(PXA,PXB)毎に画素ブロックBLをなしている。図2及び図3に示すように、各画素ブロックBL毎に、当該画素ブロックBLに属する2個の画素PX(PXA,PXB)が、1組の第1のノードPa、増幅トランジスタAMP、リセットトランジスタRST及び選択トランジスタSELを共有している。第1のノードPaには基準電位との間に容量(電荷電圧変換容量)が形成され、その容量によって、第1のノードPaに転送されてきた電荷が電圧に変換される。増幅トランジスタAMPは、第1のノードPaの電位に応じた信号を出力する増幅部を構成している。リセットトランジスタRSTは、第1のノードPaの電位をリセットするリセットスイッチを構成している。選択トランジスタSELは、当該画素ブロックBLを選択するための選択部を構成している。フォトダイオードPD及び転送トランジスタTXは、2個の画素PX(PXA,PXB)で共有されることなく、画素PX毎に設けられている。図2及び図3では、nは画素ブロックBLの行を示している。例えば、1行目の画素PX(PXA)と2行目の画素PX(PXB)とにより1行目の画素ブロックBLが構成され、3行目の画素PX(PXA)と4行目の画素PX(PXB)とにより2行目の画素ブロックBLが構成されている。
例えば、画素ブロックBL(n)の転送トランジスタTXA(n)は、フォトダイオードPDA(n)から第1のノードPa(n)に電荷を転送し、転送トランジスタTXB(n)はフォトダイオードPDB(n)から第1のノードPa(n)に電荷を転送する。第1のノードPa(n)には基準電位との間に容量(電荷電圧変換容量)が形成され、その容量によって、第1のノードPa(n)に転送されてきた電荷が電圧に変換される。増幅トランジスタAMP(n)は、第1のノードPa(n)の電位に応じた信号を出力する。リセットトランジスタRST(n)は、第1のノードPa(n)の電位をリセットする。これらの点は、他の画素ブロックBLの行についても同様である。
なお、本発明では、例えば、フォトダイオードPDが列方向に順次並んだ3個以上の画素PX毎に画素ブロックBLを構成するようにしてもよい。
図面には示していないが、本実施の形態では、各々の画素PXのフォトダイオードPDの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、所定の色配列(例えば、ベイヤー配列)で配置されている。画素PXは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。
第1のトランジスタSWA(n)は、第1のノードPa(n)とこれに対応する第2のノードPb(n)との間を電気的に接続及び切断する第1のスイッチ部を構成している。このような第1のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第1のトランジスタSWA(n)で構成することが好ましい。これらの点は、他の第1のトランジスタSWAについても同様である。
各第2のトランジスタSWBは、各画素ブロックBLのうちの列方向に互いに隣り合う各2つの画素ブロックBLについて、一方の画素ブロックBLの第1のノードPaに対応する第2のノードPbと他方の画素ブロックBLの第1のノードPaに対応する第2のノードPbとの間を電気的に接続及び切断するように設けられた第2のスイッチ部を構成している。これによって、本実施の形態では、3つ以上の画素ブロックBLの第1のノードPaが、複数の前記第2のスイッチ部により数珠繋ぎ状に接続されている。前述したような第2のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第2のトランジスタSWBで構成することが好ましい。
例えば、第2のトランジスタSWB(n)は、n行目の画素ブロックBL(n)の第1のノードPa(n)に対応する第2のノードPb(n)とn−1行目の画素ブロックBL(n−1)の第1のノードPa(n−1)に対応する第2のノードPb(n−1)との間を電気的に接続及び切断するように、設けられている。この点は、他の第2のトランジスタSWBについても同様である。
画素ブロックBL(n)の増幅トランジスタAMP(n)のゲート電極、リセットトランジスタRST(n)のソース領域、転送トランジスタTXA(n),TXB(n)のドレイン拡散領域、及び、第1のトランジスタSWA(n)のソース拡散領域の間が、配線71(n)によって互いに電気的に接続されて導通している。第1のノードPa(n)は、配線71(n)及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の画素ブロックBLの行についても同様である。
第1のトランジスタSWA(n)のドレイン拡散領域、第2のトランジスタSWB(n)のドレイン拡散領域及び第2のトランジスタSWB(n+1)のソース拡散領域の間が、配線72(n)によって互いに電気的に接続されて導通している。第2のノードPb(n)は、配線72(n)及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の第1のトランジスタSWA及び他の第2のトランジスタSWBについても同様である。
図2及び図3において、VDDは電源電位である。なお、本実施の形態では、トランジスタTXA,TXB,AMP,RST,SEL,SWA,SWBは、全てnMOSトランジスタである。
転送トランジスタTXAのゲートは行毎に制御線26に共通に接続され、そこには、制御信号φTXAが垂直走査回路21から供給される。転送トランジスタTXBのゲートは行毎に制御線25に共通に接続され、そこには、制御信号φTXBが垂直走査回路21から供給される。リセットトランジスタRSTのゲートは行毎に制御線24に共通に接続され、そこには、制御信号φRSTが垂直走査回路21から供給される。選択トランジスタSELのゲートは行毎に制御線23に共通に接続され、そこには、制御信号φSELが垂直走査回路21から供給される。第1のトランジスタSWAのゲートは行毎に制御線22に共通に接続され、そこには、制御信号φSWAが垂直走査回路21から供給される。第2のトランジスタSWBのゲートは行毎に制御線27に共通に接続され、そこには、制御信号φSWBが垂直走査回路21から供給される。例えば、転送トランジスタTXA(n)のゲートには制御信号φTXA(n)が供給され、転送トランジスタTXB(n)のゲートには制御信号φTXB(n)が供給され、リセットトランジスタRST(n)のゲートには制御信号φRST(n)が供給され、選択トランジスタSEL(n)のゲートには制御信号φSEL(n)が供給され、第1のトランジスタSWA(n)のゲートには制御信号φSWA(n)が供給され、第2のトランジスタSWB(n)のゲートには制御信号φSWB(n)が供給される。
各トランジスタTXA,TXB,RST,SEL,SWA,SWBは、対応する制御信号φTXA,φTXB,φRST,φSEL,φSWA,φSWBがハイレベル(H)のときにオンし、ローレベル(L)のときにオフする。
垂直走査回路21は、図1中の撮像制御部5による制御下で、画素ブロックBLの行毎に、制御信号φTXA,φTXB,φRST,φSEL,φSWA,φSWBをそれぞれ出力し、画素ブロックBL、第1のトランジスタSWA、第2のトランジスタSWBを制御し、静止画読み出し動作や動画読み出し動作などを実現する。この制御において、例えばISO感度の設定値に応じて、後述する各動作モードの読み出し動作が行われる。この制御によって、各垂直信号線28には、それに対応する列の画素PXの信号(アナログ信号)が供給される。
本実施の形態では、垂直走査回路21は、後述する各動作モードを、図1中の撮像制御部5からの指令(制御信号)に応じて切り替えて行う制御部を構成している。
垂直信号線28に読み出された信号は、各列毎に、カラムアンプ30で増幅され更にCDS回路31にて光信号(画素PXで光電変換された光情報を含む信号)と暗信号(光信号から差し引くべきノイズ成分を含む差分用信号)との差分を得る処理が施された後に、A/D変換器32にてデジタル信号に変換され、そのデジタル信号はA/D変換器32に保持される。各A/D変換器32に保持されたデジタルの画像信号は、水平読み出し回路33によって水平走査され、必要に応じて所定の信号形式に変換されて、外部(図1中のデジタル信号処理部6)へ出力される。
なお、CDS回路31は、図1中の撮像制御部5による制御下でタイミング発生回路(図示せず)から暗信号サンプリング信号φDARKCを受け、φDARKCがハイレベル(H)の場合にカラムアンプ30の出力信号を暗信号としてサンプリングするとともに、図1中の撮像制御部5による制御下で前記タイミング発生回路から光信号サンプリング信号φSIGCを受け、φSIGCがHの場合にカラムアンプ30の出力信号を光信号としてサンプリングする。そして、CDS回路31は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなCDS回路31の構成としては、公知の構成を採用することができる。
図2及び図3おいて、CC(n)は、第1のトランジスタSWA(n)がオフしている場合の、第1のノードPa(n)と基準電位との間の容量である。容量CC(n)の容量値をCfd1とする。CD(n)は、第1のトランジスタSWA(n)及び第2のトランジスタSWB(n),SWB(n+1)がオフしている場合の、第2のノードPb(n)と基準電位との間の容量である。容量CD(n)の容量値をCfd2とする。これらの点は、他の第1のトランジスタSWA及び他の第2のトランジスタSWBについても同様である。
容量CD(n)は、配線72(n)の配線容量と、第1のトランジスタSWA(n)のドレイン拡散領域の容量と、第2のトランジスタSWB(n)のドレイン拡散領域の容量と、第2のトランジスタSWB(n+1)のソース拡散領域の容量とから構成される。トランジスタのソース拡散領域やドレイン拡散領域の容量は、加わる電圧が変化すると空乏層の寸法が変化するので、CD(n)に加わる電圧が変化するとCD(n)の容量値cfd2は変化する。しかし、第1のトランジスタSWA(n)のドレイン拡散領域の容量と、第2のトランジスタSWB(n)のドレイン拡散領域の容量と、第2のトランジスタSWB(n+1)のソース拡散領域の容量は、配線72(n)の配線容量に対して小さいので、CD(n)に加わる電圧が変化したときのCD(n)の容量値cfd2の変化量は無視可能である。したがって、CD(n)の容量値cfd2の電圧依存性は無視可能である。
容量CC(n)は、転送トランジスタTXA(n),TXB(n)のドレイン拡散領域の容量と、リセットトランジスタRST(n)のソース拡散領域の容量と、第1のトランジスタSWA(n)のソース拡散領域の容量と、増幅トランジスタAMP(n)のゲート電極の容量と、配線71(n)の配線容量とから構成され、それらの容量値の合計が容量CC(n)の容量値Cfd1となる。したがって、トランジスタのソース拡散領域の容量やゲート電極の容量は、加わる電圧が変化すると空乏層の寸法が変化することから、容量CC(n)の容量値Cfd1には電圧依存性がある。この点は、他の画素ブロックBLの行についても同様である。なお、第2のトランジスタSWB(n)のソース拡散領域の容量は容量CC(n)の構成要素とならないので、その分、容量CC(n)の容量値Cfd1は小さくなる。
ここで、第1のトランジスタSWAのオン時のチャネル容量の値及び第2のトランジスタSWBのオン時のチャネル容量の値を、両方ともCswとする。通常、容量値Cswは、容量値Cfd1,Cfd2に対して小さい値である。
今、画素ブロックBL(n)に着目して、第1のトランジスタSWA(n)がオフする(すなわち、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちのオン状態のトランジスタが第1のノードPa(n)に対して電気的に接続された状態とならない)と、第1のノードPa(n)と基準電位との間の容量(電荷電圧変換容量)は、容量CC(n)となる。よって、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1となる。この状態は、後述する第1の動作モードを示す図4中の期間T2の状態に相当している。
また、画素ブロックBL(n)に着目して、第1のトランジスタSWA(n)がオンすると、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち、第1のトランジスタSWA(n)以外のオン状態のトランジスタが第1のノードPa(n)に対して電気的に接続された状態とならなければ(ここでは、具体的には、第2のトランジスタSWB(n),SWB(n+1)がオフであれば)、第1のノードPa(n)と基準電位との間の容量(電荷電圧変換容量)は、容量CC(n)に対して、容量CD(n)及び第1のトランジスタSWA(n)のオン時のチャネル容量を付加したものとなる。よって、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+Cfd2+Csw≒Cfd1+Cfd2となる。この状態は、後述する第2の動作モードを示す図5中の期間T2の状態に相当している。
さらに、画素ブロックBL(n)に着目して、第1のトランジスタSWA(n)及び第2のトランジスタSWB(n+1)がオンすると、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち、トランジスタSWA(n),SWB(n+1)以外のオン状態のトランジスタが第1のノードPa(n)に対して電気的に接続された状態とならなければ(ここでは、具体的には、トランジスタSWB(n),SWA(n+1),SWB(n+2)がオフであれば)、第1のノードPa(n)の電荷電圧変換容量は、容量CC(n)に対して、容量CD(n)、容量CD(n+1)及びトランジスタSWA(n),SWB(n+1)のオン時のチャネル容量を付加したものとなる。よって、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+2×Cfd2+2×Csw≒Cfd1+2×Cfd2となる。この状態は、後述する第3の動作モードを示す図6中の期間T2の状態に相当している。
さらにまた、画素ブロックBL(n)に着目して、第1のトランジスタSWA(n),SWA(n+1)及び第2のトランジスタSWB(n+1)がオンすると、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち、トランジスタSWA(n),SWA(n+1),SWB(n+1)以外のオン状態のトランジスタが第1のノードPa(n)に対して電気的に接続された状態とならなければ(ここでは、具体的には、トランジスタSWB(n),SWB(n+2)がオフであれば)、第1のノードPa(n)の電荷電圧変換容量は、容量CC(n)に対して、容量CD(n)、容量CD(n+1)、容量CC(n+1)及びトランジスタSWA(n),SWA(n+1),SWB(n+1)のオン時のチャネル容量を付加したものとなる。よって、第1のノードPa(n)の電荷電圧変換容量の容量値は、2×Cfd1+2×Cfd2+3×Csw≒2×Cfd1+2×Cfd2となる。この状態は、後述する第4の動作モードを示す図7中の期間T2の状態に相当している。
また、画素ブロックBL(n)に着目して、第1のトランジスタSWA(n)及び第2のトランジスタSWB(n+1),SWB(n+2)がオンすると、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち、トランジスタSWA(n),SWB(n+1),SWB(n+2)以外のオン状態のトランジスタが第1のノードPa(n)に対して電気的に接続された状態とならなければ(ここでは、具体的には、トランジスタSWA(n+1),SWA(n+2),SWB(n),SWB(n+3)がオフであれば)、第1のノードPa(n)の電荷電圧変換容量は、容量CC(n)に対して、容量CD(n)、容量CD(n+1)、容量CD(n+2)及びトランジスタSWA(n),SWB(n+1),SWB(n+2)のオン時のチャネル容量を付加したものとなる。よって、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+3×Cfd2+3×Csw≒Cfd1+3×Cfd2となる。この状態は、後述する第5の動作モードを示す図8中の期間T2の状態に相当している。
このように、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち第1のノードPa(n)に対して電気的に接続されるオン状態のトランジスタがなければ、第1のノードPa(n)の電荷電圧変換容量の容量値が最小の容量値Cfd1となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のSN比での読出しが可能となる。
一方、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち第1のノードPa(n)に対して電気的に接続されるオン状態のトランジスタの数を1つ以上の所望の数に増やしていけば、第1のノードPa(n)の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。
以上、画素ブロックBL(n)の第1のノードPa(n)について説明したが、他の画素ブロックBLの第1のノードPaについても同様である。
図4は、図2に示す固体撮像素子4の第1の動作モードを示すタイミングチャートである。この第1の動作モードは、各画素ブロックBLを行毎に順次選択していき、各第1のトランジスタSWA及び各第2のトランジスタSWBのうち選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるオン状態のトランジスタがない状態(当該第1のノードPaの電荷電圧変換容量が最小である状態)で、選択された画素ブロックBLの転送トランジスタTXA,TXBを順次選択的にオンさせて、選択された画素ブロックBLの各フォトダイオードPDA,PDBの信号を行毎に順次読み出す動作の例である。図4に示す例では、全画素PXA,PXBの信号を読み出すが、これに限らず、例えば、画素行を間引いて読み出す間引き読み出し等を行ってもよい。この点は、後述する図5乃至図8にそれぞれ示す各例についても同様である。
図4は、期間T1においてn−1行目の画素ブロックBL(n−1)が選択され、期間T2においてn行目の画素ブロックBL(n)が選択され、期間T3においてn+1行目の画素ブロックBL(n+1)が選択されていく状況を示している。いずれの行の画素ブロックBLが選択された場合の動作も同様であるので、ここでは、n行目の画素ブロックBL(n)が選択された場合の動作についてのみ説明する。
期間T2の開始前に既に、所定の露光期間において、フォトダイオードPDA(n),PDB(n)の露光が終了している。この露光は、通常の本撮影時(静止画撮影時)などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ(図示せず)により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間T2の開始直前には、全てのトランジスタSEL,RST,TXA,TXB,SWA,SWBはオフしている。
期間T2において、n行目のφSEL(n)がHにされ、n行目の画素ブロックBL(n)の選択トランジスタSEL(n)がオンにされ、n行目の画素ブロックBL(n)が選択される。
また、期間T2において、φSWA(n)がLにされ、第1のトランジスタSWA(n)がオフにされる。これにより、期間T2において、各トランジスタSWA,SWBのうち選択された画素ブロックBL(n)の第1のノードPa(n)に対して電気的に接続されるオン状態のトランジスタがない状態となる。したがって、前述したように、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1となり、最小となる。
期間T2の開始直後から一定期間だけ、φRST(n)がHにされてn行目のリセットトランジスタRST(n)が一旦オンにされ、第1のノードPa(n)の電位が一旦電源電位VDDにリセットされる。
期間T2中のその後の時点t1から一定期間だけ、暗信号サンプリング信号φDARKCがHにされて、第1のノードPa(n)に現れる電位がn行目の増幅トランジスタAMP(n)で増幅された後に選択トランジスタSEL(n)及び垂直信号線28を経由し更にカラムアンプ30で増幅された信号が、暗信号として、CDS回路31によりサンプリングされる。
期間T2中のその後の時点t2から一定期間だけ、φTXA(n)がHにされてn行目の転送トランジスタTXA(n)がオンにされる。これにより、n行目の画素ブロックBL(n)のフォトダイオードPDA(n)に蓄積されていた信号電荷が、第1のノードPa(n)の電荷電圧変換容量に転送される。第1のノードPa(n)の電位は、ノイズ成分を除くと、この信号電荷の量と第1のノードPa(n)の電荷電圧変換容量の容量値の逆数とに比例した値となる。
期間T2中のその後の時点t3において、光信号サンプリング信号φSIGCがHにされて、第1のノードPa(n)に現れる電位がn行目の増幅トランジスタAMP(n)で増幅された後に選択トランジスタSEL(n)及び垂直信号線28を経由し更にカラムアンプ30で増幅された信号が、光信号として、CDS回路31によりサンプリングされる。
その後にφSIGCがLになった時点の後に、CDS回路31は、時点t1からの一定期間でサンプリングした暗信号と時点t3からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。A/D変換器32は、この差分に応じた信号をデジタル信号に変換して保持する。各A/D変換器32に保持されたデジタルの画像信号は、水平読み出し回路33によって水平走査され、デジタル信号画像信号として外部(図1中のデジタル信号処理部6)へ出力される。
そして、期間T2中の時点t4から一定期間だけ、φRST(n)がHにされてn行目のリセットトランジスタRST(n)が一旦オンにされ、第1のノードPa(n)の電位が一旦電源電位VDDにリセットされる。
期間T2中のその後の時点t5から一定期間だけ、暗信号サンプリング信号φDARKCがHにされて、第1のノードPa(n)に現れる電位がn行目の増幅トランジスタAMP(n)で増幅された後に選択トランジスタSEL(n)及び垂直信号線28を経由し更にカラムアンプ30で増幅された信号が、暗信号として、CDS回路31によりサンプリングされる。
期間T2中のその後の時点t6から一定期間だけ、φTXB(n)がHにされてn行目の転送トランジスタTXB(n)がオンにされる。これにより、n行目の画素ブロックBL(n)のフォトダイオードPDB(n)に蓄積されていた信号電荷が、第1のノードPa(n)の電荷電圧変換容量に転送される。第1のノードPa(n)の電位は、ノイズ成分を除くと、この信号電荷の量と第1のノードPa(n)の電荷電圧変換容量の容量値の逆数とに比例した値となる。
期間T2中のその後の時点t7において、光信号サンプリング信号φSIGCがHにされて、第1のノードPa(n)に現れる電位がn行目の増幅トランジスタAMP(n)で増幅された後に選択トランジスタSEL(n)及び垂直信号線28を経由し更にカラムアンプ30で増幅された信号が、光信号として、CDS回路31によりサンプリングされる。
その後にφSIGCがLになった時点の後に、CDS回路31は、時点t5からの一定期間でサンプリングした暗信号と時点t7からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。A/D変換器32は、この差分に応じた信号をデジタル信号に変換して保持する。各A/D変換器32に保持されたデジタルの画像信号は、水平読み出し回路33によって水平走査され、デジタル信号画像信号として外部(図1中のデジタル信号処理部6)へ出力される。
このように、前記第1の動作モードでは、各トランジスタSWA,SWBのうち選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるオン状態のトランジスタがないので、選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値が最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のSN比での読出しが可能となる。例えば、ISO感度の設定値が最も高い場合に、撮像制御部5によって、前記第1の動作モードを行うように指令される。
図5は、図2に示す固体撮像素子4の第2の動作モードを示すタイミングチャートである。この第2の動作モードは、各画素ブロックBLを行毎に順次選択していき、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちの1つのオン状態のトランジスタSWAが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続された状態で、選択された画素ブロックBLの転送トランジスタTXA,TXBを順次選択的にオンさせて、選択された画素ブロックBLの各フォトダイオードPDA,PDBの信号を行毎に順次読み出す動作の例である。
図5も、図4と同様に、期間T1においてn−1行目の画素ブロックBL(n−1)が選択され、期間T2においてn行目の画素ブロックBL(n)が選択され、期間T3においてn+1行目の画素ブロックBL(n+1)が選択されていく状況を示している。図5に示す第2の動作モードが図4に示す前記第1の動作モードと異なる所は、以下に説明する点である。
図5に示す第2の動作モードでは、n行目の画素ブロックBL(n)が選択される期間T2において、φSWA(n)がHにされるとともにφSWB(n),φSWB(n+1)がLにされ、第1のトランジスタSWA(n)がオンにされるとともに第2のトランジスタSWB(n),φSWB(n+1)がオフにされる。これにより、期間T2において、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSW(ここでは、第1のトランジスタSWA(n))が、選択された画素ブロックBL(n)の第1のノードPa(n)に対して電気的に接続された状態となる。したがって、前述したように、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+Cfd2+Csw≒Cfd1+Cfd2となり、図4に示す前記第1の動作モードに比べていわば1段階大きくなる。
ここでは、n行目の画素ブロックBL(n)が選択される期間T2について説明したが、他の画素ブロックBLが選択される期間についても同様である。
このように、前記第2の動作モードでは、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWAが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるので、選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値がいわば1段階大きくなり、第1のノードPaの電荷電圧変換容量での飽和電子数を1段階拡大することができる。これにより、ダイナミックレンジを1段階拡大することができる。例えば、ISO感度の設定値が最も高い値から1段階小さい値である場合に、撮像制御部5によって、前記第2の動作モードを行うように指令される。
図6は、図2に示す固体撮像素子4の第3の動作モードを示すタイミングチャートである。この第3の動作モードは、各画素ブロックBLを行毎に順次選択していき、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちの1つのオン状態の第1のトランジスタSWA及び1つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続された状態で、選択された画素ブロックBLの転送トランジスタTXA,TXBを順次選択的にオンさせて、選択された画素ブロックBLの各フォトダイオードPDA,PDBの信号を行毎に順次読み出す動作の例である。
図6も、図4と同様に、期間T1においてn−1行目の画素ブロックBL(n−1)が選択され、期間T2においてn行目の画素ブロックBL(n)が選択され、期間T3においてn+1行目の画素ブロックBL(n+1)が選択されていく状況を示している。図6に示す第3の動作モードが図4に示す前記第1の動作モードと異なる所は、以下に説明する点である。
図6に示す第3の動作モードでは、n行目の画素ブロックBL(n)が選択される期間T2において、φSWA(n)及びφSWB(n+1)がHにされるとともにφSWA(n+1),φSWB(n),φSWB(n+2)がLにされ、第1のトランジスタSWA(n)及び第2のトランジスタSWB(n+1)がオンにされるとともに第1のトランジスタSWA(n+1)及び第2のトランジスタSWB(n),SWB(n+2)がオフにされる。これにより、期間T2において、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWA(ここでは、第1のトランジスタSWA(n))及び1つのオン状態の第2のトランジスタSWB(ここでは、第2のトランジスタSWB(n+1))が、選択された画素ブロックBL(n)の第1のノードPa(n)に対して電気的に接続された状態となる。したがって、前述したように、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+2×Cfd2+Csw≒Cfd1+2×Cfd2となり、図4に示す前記第1の動作モードに比べていわば2段階大きくなる。
ここでは、n行目の画素ブロックBL(n)が選択される期間T2について説明したが、他の画素ブロックBLが選択される期間についても同様である。
このように、前記第3の動作モードでは、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWA及び1つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるので、選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値がいわば2段階大きくなり、第1のノードPaの電荷電圧変換容量での飽和電子数を2段階拡大することができる。これにより、ダイナミックレンジを2段階拡大することができる。例えば、ISO感度の設定値が最も高い値から2段階小さい値である場合に、撮像制御部5によって、前記第3の動作モードを行うように指令される。
図7は、図2に示す固体撮像素子4の第4の動作モードを示すタイミングチャートである。この第4の動作モードは、各画素ブロックBLを行毎に順次選択していき、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちの2つのオン状態の第1のトランジスタSWA及び1つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続された状態で、選択された画素ブロックBLの転送トランジスタTXA,TXBを順次選択的にオンさせて、選択された画素ブロックBLの各フォトダイオードPDA,PDBの信号を行毎に順次読み出す動作の例である。
図7も、図4と同様に、期間T1においてn−1行目の画素ブロックBL(n−1)が選択され、期間T2においてn行目の画素ブロックBL(n)が選択され、期間T3においてn+1行目の画素ブロックBL(n+1)が選択されていく状況を示している。図7に示す第4の動作モードが図4に示す前記第1の動作モードと異なる所は、以下に説明する点である。
図7に示す第4の動作モードでは、n行目の画素ブロックBL(n)が選択される期間T2において、φSWA(n),φSWA(n+1)及びφSWB(n+1)がHにされるとともにφSWB(n),φSWB(n+2)がLにされ、第1のトランジスタSWA(n),SWA(n+1)及び第2のトランジスタSWB(n+1)がオンにされるとともに第2のトランジスタSWB(n),SWB(n+2)がオフにされる。これにより、期間T2において、各トランジスタSWA,SWBのうちの2つのオン状態の第1のトランジスタSWA(ここでは、第1のトランジスタSWA(n),SWA(n+1))及び1つのオン状態の第2のトランジスタSWB(ここでは、第2のトランジスタSWB(n+1))が、選択された画素ブロックBL(n)の第1のノードPa(n)に対して電気的に接続された状態となる。したがって、前述したように、第1のノードPa(n)の電荷電圧変換容量の容量値は、2×Cfd1+2×Cfd2+3×Csw≒2×Cfd1+2×Cfd2となり、図4に示す前記第1の動作モードに比べていわば3段階大きくなる。
ここでは、n行目の画素ブロックBL(n)が選択される期間T2について説明したが、他の画素ブロックBLが選択される期間についても同様である。
このように、前記第4の動作モードでは、各トランジスタSWA,SWBのうちの2つのオン状態の第1のトランジスタSWA及び1つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるので、選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値がいわば3段階大きくなり、第1のノードPaの電荷電圧変換容量での飽和電子数を3段階拡大することができる。これにより、ダイナミックレンジを3段階拡大することができる。例えば、ISO感度の設定値が最も高い値から3段階小さい値である場合に、撮像制御部5によって、前記第4の動作モードを行うように指令される。
図8は、図2に示す固体撮像素子4の第5の動作モードを示すタイミングチャートである。この第5の動作モードは、各画素ブロックBLを行毎に順次選択していき、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちの1つのオン状態の第1のトランジスタSWA及び2つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続された状態で、選択された画素ブロックBLの転送トランジスタTXA,TXBを順次選択的にオンさせて、選択された画素ブロックBLの各フォトダイオードPDA,PDBの信号を行毎に順次読み出す動作の例である。
図8も、図4と同様に、期間T1においてn−1行目の画素ブロックBL(n−1)が選択され、期間T2においてn行目の画素ブロックBL(n)が選択され、期間T3においてn+1行目の画素ブロックBL(n+1)が選択されていく状況を示している。図8に示す第5の動作モードが図4に示す前記第1の動作モードと異なる所は、以下に説明する点である。
図8に示す第5の動作モードでは、n行目の画素ブロックBL(n)が選択される期間T2において、φSWA(n)及びφSWB(n+1),φSWB(n+2)がHにされるとともにφSWA(n+1),φSWA(n+2),φSWB(n),φSWB(n+3)がLにされ、第1のトランジスタSWA(n)及び第2のトランジスタSWB(n+1),SWB(n+2)がオンにされるとともに第1のトランジスタSWA(n+1),SWA(n+2)及び第2のトランジスタSWB(n),SWB(n+3)がオフにされる。これにより、期間T2において、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWA(ここでは、第1のトランジスタSWA(n))及び2つのオン状態の第2のトランジスタSWB(ここでは、第2のトランジスタSWB(n+1),SWB(n+2))が、選択された画素ブロックBL(n)の第1のノードPa(n)に対して電気的に接続された状態となる。したがって、前述したように、第1のノードPa(n)の電荷電圧変換容量の容量値は、Cfd1+3×Cfd2+3×Csw≒Cfd1+3×Cfd2となり、図4に示す前記第1の動作モードに比べていわば3段階大きくなる。
ここでは、n行目の画素ブロックBL(n)が選択される期間T2について説明したが、他の画素ブロックBLが選択される期間についても同様である。
このように、前記第5の動作モードでは、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWA及び2つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続されるので、選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値がいわば3段階大きくなり、第1のノードPaの電荷電圧変換容量での飽和電子数を3段階拡大することができる。これにより、ダイナミックレンジを3段階拡大することができる。例えば、ISO感度の設定値が最も高い値から3段階小さい値である場合に、撮像制御部5によって、前記第5の動作モードを行うように指令される。
ここで、図7に示す第4の動作モードと前記図8に示す第5の動作モードとを比較する。前述したように、前記第4の動作モードでは、各トランジスタSWA,SWBのうちの2つのオン状態の第1のトランジスタSWA及び1つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続され、その第1のノードPaの電荷電圧変換容量の容量値は、2×Cfd1+2×Cfd2+3×Csw≒2×Cfd1+2×Cfd2となる。一方、前記第5の動作モードでは、各トランジスタSWA,SWBのうちの1つのオン状態の第1のトランジスタSWA及び2つのオン状態の第2のトランジスタSWBが、選択された画素ブロックBLの第1のノードPaに対して電気的に接続され、その第1のノードPaの電荷電圧変換容量の容量値は、Cfd1+3×Cfd2+3×Csw≒Cfd1+3×Cfd2となる。
したがって、容量CCの容量値Cfd1と容量CDの容量値Cfd2とが同一であれば、前記第4の動作モード及び前記第5の動作モードのいずれにおいても、選択された画素ブロックBLの第1のノードPaの容量値は同一となり、ダイナミックレンジを同程度拡大することができる。
ところが、前述したように、容量値Cfd1には電圧依存性がある一方で、容量値Cfd2の電圧依存性は無視可能である。したがって、前記第5の動作モードにおいて選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値の電圧依存性は、1個の容量CCの容量値Cfd1の電圧依存性の分だけ、前記第4の動作モードにおいて選択された画素ブロックBLの第1のノードPaの電荷電圧変換容量の容量値の電圧依存性よりも小さくなる。
したがって、前記第5の動作モードによれば、前記第4の動作モードに比べて、ダイナミックレンジ拡大時の容量の電圧依存性の影響を低減することができ、ひいては、光電変換の線形性を高めることができる。
前記第5の動作モードは、各第1のトランジスタSWAのうちのp個(pは1以上の整数)のオン状態の第1のトランジスタSWA及び各第2のトランジスタSWBのうちのq個(qはpよりも大きい整数)のオン状態の第2のトランジスタSWBが、選択された1つの画素ブロックBLの第1のノードPaに対して電気的に接続された状態となるように、各第1のトランジスタSWA及び各第2のトランジスタSWBが制御される動作モードの一例であり、p=1かつq=2とした例である。先の説明から理解することができるように、この動作モードでは、p+qの値が3以上の任意の所定値であるとき、q≦pとした動作モード(その動作モードの一例としてp=2かつq=1としたものが前記第4の動作モードである。)に比べて、ダイナミックレンジ拡大時の容量の電圧依存性の影響を低減することができる。前記pは1以上の整数であればよいが、p+qの値が同一であれば、前記pが小さいほど容量の電圧依存性の影響を低減することができるので、好ましい。特に、p=1にすると、容量の電圧依存性の影響を最小限に抑えることができるので、最も好ましい。
本実施の形態では、列方向に順次隣り合う全ての2つの第2のノードPb間に第2のトランジスタSWBを設けているが、本発明では、必ずしもこれに限らない。例えば、列方向に並ぶr個(rは2以上の整数)置きの第2のノードPbと当該第2のノードPbに対し図中下側に隣り合う第2のノードPbとの間には、第2のトランジスタSWBを設けずにその間を常に開放しておいてもよい。この場合、rの数が小さいほど、ダイナミックレンジの拡大の度合いが低下するが、高感度読出し時のSN比を向上させることができる。また、例えば、列方向に並ぶs個(sは4以上の整数)置きの第2のノードPbと当該第2のノードPbに対し図中下側に隣り合う第2のノードPbとの間には、第2のトランジスタSWBを設けずにその間を電気的に短絡させておいてもよい。
なお、例えば配線72の幅等を調整することによって、容量CDの容量値を、容量CCの容量値に対して±20%の範囲内の値にしてもよいし、容量CCの容量値に対して±10%の範囲内の値にしてもよい。この点は、後述する第2の実施の形態についても同様である。
なお、図4乃至図8を参照して説明した各動作例は、各画素PXのフォトダイオードPDの信号電荷を、他の画素PXのフォトダイオードPDの信号電荷と混合することなく読み出す動作の例であった。しかし、本発明では、各画素PXのフォトダイオードPDの信号電荷を、同色の他の画素PXのフォトダイオードPDの信号電荷と混合して読み出してもよい。
例えば、第1のトランジスタSWA(n−1),SWA(n),SWA(n+1)及び第2のトランジスタSWB(n),SWB(n+1)をオンにして第1のノードPa(n−1),Pa(n),Pa(n+1)を互いに連結し、TXA(n−1),TXA(n),TXA(n+1)を同時にオンにすると、ベイヤー配列等を前提とした場合における同色の3つの画素PXA(n−1),PXA(n),PXA(n−1)のフォトダイオードPDA(n−1),PDA(n),PDA(n−1)の信号電荷が互いに連結された第1のノードPa(n−1),Pa(n),Pa(n+1)で平均化され、同色3画素混合読出しの機能を実現することができる。このとき、第2のトランジスタSWB(n−2),SWB(n+2)をオフにし、第1のノードPa(n−1),Pa(n),Pa(n+1)に対して電気的に接続されるオン状態の第1又は第2のトランジスタの数を最小限にすることによって、連結された第1のノードPa(n−1),Pa(n),Pa(n+1)における電荷電圧変換容量値が最小となり、最高のSN比で同色3画素混合読出しを行うことができる。一方、第1のトランジスタSWA(n−1),SWA(n),SWA(n+1)及び第2のトランジスタSWB(n),SWB(n+1)の他に、各第1のトランジスタSWA及び各第2のトランジスタSWBのうちの1個以上のオン状態のトランジスタが第1のノードPa(n−1),Pa(n),Pa(n+1)に対して電気的に接続されるようにすれば、その数に応じて、連結された第1のノードPa(n−1),Pa(n),Pa(n+1)における電荷電圧変換容量値が大きくなり、同色3画素混合読出しのダイナミックレンジを拡大することができる。
[第2の実施の形態]
図9は、本発明の第2の実施の形態による電子カメラの固体撮像素子84の概略構成を示す回路図であり、図2に対応している。図9において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
本実施の形態が前記第1の実施の形態と異なる所は、本実施の形態では、前記第1の実施の形態において、各画素ブロックBLにおいて、フォトダイオードPDB及び転送トランジスタTXBが取り除かれ、各画素ブロックBLが画素PXAになっている点である。ただし、本実施の形態では、フォトダイオードPDAの列方向の密度は、前記第1の実施の形態におけるフォトダイオードPDAの列方向の密度の2倍にされ、前記第1の実施の形態におけるフォトダイオードPDA,PDB全体の列方向の密度と同一になっている。本実施の形態では、nは、画素ブロックBLの行を示すと同時に、画素PXAの行を示すことになる。
換言すれば、前記第1の実施の形態では、各画素ブロックBLは2個の画素PX(PXA,PXB)で構成されているのに対し、本実施の形態では、各画素ブロックBLは1個の画素PX(PXA)で構成されている。そして、前記第1の実施の形態では、画素ブロックBLに属する2個の画素PX(PXA,PXB)が、1組の第1のノードPa、増幅トランジスタAMP、リセットトランジスタRST及び選択トランジスタSELを共有しているに対し、本実施の形態では、各画素PX(本実施の形態では、PXAのみ)が、それぞれ1組の第1のノードPa、増幅トランジスタAMP、リセットトランジスタRST及び選択トランジスタSELを有している。
基本的に、前記第1の実施の形態の説明は、画素ブロックBLを画素PXAに置き換えることで、本実施の形態の説明として適合する。よって、ここでは、本実施の形態の詳細な説明は省略する。
本実施の形態によっても、前記第1の実施の形態と同様の利点が得られる。
以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。