JP7435673B2 - 撮像素子及び撮像装置 - Google Patents
撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP7435673B2 JP7435673B2 JP2022137447A JP2022137447A JP7435673B2 JP 7435673 B2 JP7435673 B2 JP 7435673B2 JP 2022137447 A JP2022137447 A JP 2022137447A JP 2022137447 A JP2022137447 A JP 2022137447A JP 7435673 B2 JP7435673 B2 JP 7435673B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- section
- photoelectric conversion
- diffusion
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 82
- 238000006243 chemical reaction Methods 0.000 claims description 483
- 238000009792 diffusion process Methods 0.000 claims description 436
- 230000003321 amplification Effects 0.000 claims description 35
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 35
- 230000035945 sensitivity Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims 3
- 239000003990 capacitor Substances 0.000 description 45
- 230000000875 corresponding effect Effects 0.000 description 20
- 229920001690 polydopamine Polymers 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000005070 sampling Methods 0.000 description 7
- 229920006395 saturated elastomer Polymers 0.000 description 6
- 230000007480 spreading Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005096 rolling process Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
前記3つ以上の前記画素ブロックの第1のノードと前記3つ以上の第2のノードとの間を、それぞれ電気的に接続及び切断する3つ以上の第1のスイッチ部と、前記3つ以上の第2のノードを接続し、各々が2つの前記第2のノード間を電気的に接続及び切断する複数の第2のスイッチ部と、を備えたものである。
前記課題を解決するための手段として、以下の各態様も提示する。第1の面による撮像素子は、光を電荷に変換する複数の光電変換部と、前記複数の光電変換部でそれぞれ変換された電荷が転送されるノードの一部を構成するソース部を含む第1のトランジスタとを有する複数の画素ブロックと、前記複数の画素ブロックのうち第1画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、列方向において前記第1画素ブロックの隣に並ぶ第2画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第1接続部と、前記複数の画素ブロックのうち、前記列方向において前記第2画素ブロックの隣に並ぶ第3画素ブロックが有する前記第1のトランジスタのドレイン部と、前記複数の画素ブロックのうち、前記列方向において前記第3画素ブロックの隣に並ぶ第4画素ブロックが有する前記第1のトランジスタのドレイン部とを接続する配線を有する第2接続部とを備えるものである。
第2の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタを有し、前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部とを接続する配線を有するものである。
第3の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードの電位をリセットするリセットトランジスタを有し、前記ノードは、前記第1のトランジスタのソース部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第4の面による撮像素子は、前記第1の面による撮像素子において、前記画素ブロックは、前記ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、前記ノードの電位をリセットするリセットトランジスタとを有し、前記ノードは、前記第1のトランジスタのソース部と、前記増幅トランジスタのゲート部と、前記リセットトランジスタのソース部とを接続する配線を有するものである。
第5の面による撮像素子は、前記第1乃至第4のいずれかの面による撮像素子において、前記画素ブロックは、2つ以上の前記光電変換部を有するものである。
第6の面による撮像素子は、前記第5の面による撮像素子において、前記画素ブロックは、3つ以上の前記光電変換部を有するものである。
第7の面による撮像素子は、前記第1乃至第6のいずれかの面による撮像素子において、前記第1接続部の配線と、前記第2接続部の配線とを接続するためのスイッチ部を備えるものである。
第8の面による撮像素子は、前記第7の面による撮像素子において、前記スイッチ部は、複数のトランジスタにより構成されるものである。
第9の面による撮像素子は、前記第1乃至第8のいずれかの面による撮像素子において、前記画素ブロックが有する前記第1のトランジスタを制御する制御部を備え、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタ、前記第2画素ブロックが有する前記第1のトランジスタ、前記第3画素ブロックが有する前記第1のトランジスタおよび前記第4画素ブロックが有する前記第1のトランジスタをそれぞれオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を順番に出力させるものである。
第10の面による撮像素子は、前記第9の面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタと、前記第2画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第11の面による撮像素子は、前記第10の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタと、前記第4画素ブロックが有する前記第1のトランジスタとをオンにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号と、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号とを順番に出力させるものである。
第12の面による撮像素子は、前記第9乃至第11のいずれかの面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオン、および、前記第2画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第1画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第13の面による撮像素子は、前記第12の面による撮像素子において、前記制御部は、前記第1画素ブロックが有する前記第1のトランジスタをオフ、および、前記第2画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第2画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第14の面による撮像素子は、前記第13の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオン、および、前記第4画素ブロックが有する前記第1のトランジスタをオフにした状態で、前記第3画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第15の面による撮像素子は、前記第14の面による撮像素子において、前記制御部は、前記第3画素ブロックが有する前記第1のトランジスタをオフ、および、前記第4画素ブロックが有する前記第1のトランジスタをオンにした状態で、前記第4画素ブロックの前記ノードに転送された電荷に基づく信号を出力させるものである。
第16の面による撮像装置は、前記第1乃至第15のいずれかの面による撮像素子を備えるものである。
さらに、前記課題を解決するための手段として、以下の各態様も提示する。第1の面による撮像素子は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタとを有する第1画素ブロックと、列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタとを有する第2画素ブロックと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部と備えるものである。
第2の面による撮像素子は、前記第1の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2トランジスタとの間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第3の面による撮像素子は、前記第2の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第4の面による撮像素子は、前記第1乃至第3のいずれかの面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第5の面による撮像素子は、前記第4の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1トランジスタとの間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第6の面による撮像素子は、前記第5の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1接続部との間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第7の面による撮像素子は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタとを有する第1画素ブロックと、列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタとを有する第2画素ブロックと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部とを備えるものである。
第8の面による撮像素子は、前記第7の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタをオフにした状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第9の面による撮像素子は、前記第1乃至第8のいずれかの面による撮像素子において、前記第1画素ブロックは、前記第1拡散部と前記第1接続部との間において前記第1トランジスタを複数有し、前記第2画素ブロックは、前記第2拡散部と前記第1接続部との間において前記第2トランジスタを複数有するものである。
第10の面による撮像素子は、前記第1乃至第9のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続されるものである。
第11の面による撮像素子は、前記第10の面による撮像素子において、前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有するものである。
第12の面による撮像素子は、前記第10または第11の面による撮像素子において、前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有するものである。
第13の面による撮像素子は、前記第1乃至第12のいずれかの面による撮像素子において、前記制御部は、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングとが異なるタイミングになるように制御するものである。
第14の面による撮像素子は、前記第1乃至第13のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送されるものである。
第15の面による撮像素子は、前記第14の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送されるものである。
第16の面による撮像素子は、前記第14または第15の面による撮像素子において、前記第1光電変換部は、前記列方向に沿って配置され、前記第2光電変換部は、前記列方向に沿って配置されるものである。
第17の面による撮像素子は、前記第1の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックを備え、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第1拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第18の面による撮像素子は、前記第17の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2トランジスタとの間と、前記第1拡散部と前記第3トランジスタとの間とを電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第19の面による撮像素子は、前記第18の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第20の面による撮像素子は、前記第17乃至第19のいずれかの面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第2拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第21の面による撮像素子は、前記第20の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより、前記第2拡散部と前記第1トランジスタとの間と、前記第2拡散部と前記第3トランジスタとの間とを電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第22の面による撮像素子は、前記第21の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第23の面による撮像素子は、前記第17乃至第22のいずれかの面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより、前記第1拡散部と前記第3拡散部との間と、前記第2拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第24の面による撮像素子は、前記第23の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより、前記第3拡散部と前記第1トランジスタとの間と、前記第3拡散部と前記第2トランジスタとの間とを電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第25の面による撮像素子は、前記第24の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第1接続部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第26の面による撮像素子は、前記第7の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックを備え、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御するものである。
第27の面による撮像素子は、前記第26の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタをオフにした状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御するものである。
第28の面による撮像素子は、前記第26または第27の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第29の面による撮像素子は、前記第17乃至第28のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続されるものである。
第30の面による撮像素子は、前記第29の面による撮像素子において、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続される第4配線を有するものである。
第31の面による撮像素子は、前記第29または第30の面による撮像素子において、前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有し、前記第3画素ブロックは、前記第3配線に電気的に接続されるゲート部を有する第3増幅トランジスタを有するものである。
第32の面による撮像素子は、前記第17乃至第31のいずれかの面による撮像素子において、前記制御部は、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングと、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるタイミングとが異なるタイミングになるように制御するものである。
第33の面による撮像素子は、前記第17乃至第32のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第3画素ブロックは、複数の前記第3光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送されるものである。
第34の面による撮像素子は、前記第33の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送されるものである。
第35の面による撮像素子は、前記第33または第34の面による撮像素子において、前記第1光電変換部は、前記列方向に沿って配置され、前記第2光電変換部は、前記列方向に沿って配置され、前記第3光電変換部は、前記列方向に沿って配置されるものである。
第36の面による撮像素子は、前記第1の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックと、前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタとを有する第4画素ブロックと、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部と
を備え、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第37の面による撮像素子は、前記第36の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4トランジスタとの間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第38の面による撮像素子は、前記第37の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第2接続部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第39の面による撮像素子は、前記第36乃至第38のいずれかの面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御するものである。
第40の面による撮像素子は、前記第39の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第4拡散部と前記第3トランジスタとの間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御するものである。
第41の面による撮像素子は、前記第40の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第4拡散部と前記第2接続部との間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御するものである。
第42の面による撮像素子は、前記第7の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックと、前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタとを有する第4画素ブロックと、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部とを備え、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御するものである。
第43の面による撮像素子は、前記第42の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタをオフにした状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御するものである。
第44の面による撮像素子は、前記第36乃至第43のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、前記第4拡散部と前記第4トランジスタとは、第4配線を介して電気的に接続されるものである。
第45の面による撮像素子は、前記第44の面による撮像素子において、前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第5配線を有し、前記第2接続部は、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第6配線を有するものである。
第46の面による撮像素子は、前記第44または第45の面による撮像素子において、前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有し、前記第3画素ブロックは、前記第3配線に電気的に接続されるゲート部を有する第3増幅トランジスタを有し、前記第4画素ブロックは、前記第4配線に電気的に接続されるゲート部を有する第4増幅トランジスタを有するものである。
第47の面による撮像素子は、前記第36乃至第46のいずれかの面による撮像素子において、前記制御部は、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングと、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるタイミングと、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるタイミングとが異なるタイミングになるように制御するものである。
第48の面による撮像素子は、前記第36乃至第47のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第3画素ブロックは、複数の前記第3光電変換部を有し、前記第4画素ブロックは、複数の前記第4光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送され、前記第4拡散部は、複数の前記第4光電変換部で変換された電荷が転送されるものである。
第49の面による撮像素子は、前記第48の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、前記第4画素ブロックは、3つ以上の前記第4光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送され、前記第4拡散部は、3つ以上の前記第4光電変換部で変換された電荷が転送されるものである。
第50の面による撮像素子は、前記第48または第49の面による撮像素子において、前記第1光電変換部は、前記列方向に沿って配置され、前記第2光電変換部は、前記列方向に沿って配置され、前記第3光電変換部は、前記列方向に沿って配置され、前記第4光電変換部は、前記列方向に沿って配置されるものである。
第51の面による撮像素子は、前記第36乃至第50のいずれかの面による撮像素子において、前記第2接続部は、前記第1接続部に電気的に接続されるものである。
第52の面による撮像素子は、前記第51の面による撮像素子において、前記第2接続部は、第5トランジスタを介して前記第1接続部に電気的に接続されるものである。
第53の面による撮像素子は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタと、前記第1光電変換部から前記第1拡散部に転送された電荷に基づく第1信号を出力する第1出力部とを有する第1画素ブロックと、列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタと、前記第2光電変換部から前記第2拡散部に転送された電荷に基づく第2信号を出力する第2出力部とを有する第2画素ブロックと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御する制御部とを備えるものである。
第54の面による撮像素子は、前記第53の面による撮像素子において、前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御するものである。
第55の面による撮像素子は、光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタと、前記第1光電変換部から前記第1拡散部に転送された電荷に基づく第1信号を出力する第1出力部とを有する第1画素ブロックと、列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタと、前記第2光電変換部から前記第2拡散部に転送された電荷に基づく第2信号を出力する第2出力部とを有する第2画素ブロックと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1信号が前記第1出力部から出力されるように制御する制御部とを備えるものである。
第56の面による撮像素子は、前記第53乃至第55のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有するものである。
第57の面による撮像素子は、前記第53乃至第56のいずれかの面による撮像素子において、前記制御部は、前記第1信号が前記第1出力部から出力されるタイミングと、前記第2信号が前記第2出力部から出力されるタイミングと
が異なるタイミングになるように制御するものである。
第58の面による撮像素子は、前記第53乃至第57のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送されるものである。
第59の面による撮像素子は、前記第58の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送されるものである。
第60の面による撮像素子は、前記第53の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックを備え、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第1拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御するものである。
第61の面による撮像素子は、前記第60の面による撮像素子において、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御するものである。
第62の面による撮像素子は、前記第55の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックを備え、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1信号が前記第1出力部から出力されるように制御するものである。
第63の面による撮像素子は、前記第60乃至第62のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続される第4配線を有するものである。
第64の面による撮像素子は、前記第60乃至第63のいずれかの面による撮像素子において、前記制御部は、前記第1信号が前記第1出力部から出力されるタイミングと、前記第2信号が前記第2出力部から出力されるタイミングと、 前記第3信号が前記第3出力部から出力されるタイミングとが異なるタイミングになるように制御するものである。
第65の面による撮像素子は、前記第60乃至第64のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第3画素ブロックは、複数の前記第3光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送されるものである。
第66の面による撮像素子は、前記第65の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送されるものである。
第67の面による撮像素子は、前記第53の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックと、前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタと、前記第4光電変換部から前記第4拡散部に転送された電荷に基づく第4信号を出力する第4出力部とを有する第4画素ブロックと、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部とを備え、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第3信号が前記第3出力部から出力されるように制御するものである。
第68の面による撮像素子は、前記第67の面による撮像素子において、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第2接続部との間を電気的に切断した状態で、前記第3信号が前記第3出力部から出力されるように制御するものである。
第69の面による撮像素子は、前記第55の面による撮像素子において、前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックと、前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタと、前記第4光電変換部から前記第4拡散部に転送された電荷に基づく第4信号を出力する第4出力部とを有する第4画素ブロックと、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部とを備え、前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3信号が前記第3出力部から出力されるように制御するものである。
第70の面による撮像素子は、前記第67乃至第69のいずれかの面による撮像素子において、前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、前記第4拡散部と前記第4トランジスタとは、第4配線を介して電気的に接続され、前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第5配線を有し、前記第2接続部は、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第6配線を有するものである。
第71の面による撮像素子は、前記第67乃至第70のいずれかの面による撮像素子において、前記制御部は、前記第1信号が前記第1出力部から出力されるタイミングと、前記第2信号が前記第2出力部から出力されるタイミングと、前記第3信号が前記第3出力部から出力されるタイミングと、前記第4信号が前記第4出力部から出力されるタイミングとが異なるタイミングになるように制御するものである。
第72の面による撮像素子は、前記第67乃至第71のいずれかの面による撮像素子において、前記第1画素ブロックは、複数の前記第1光電変換部を有し、前記第2画素ブロックは、複数の前記第2光電変換部を有し、前記第3画素ブロックは、複数の前記第3光電変換部を有し、前記第4画素ブロックは、複数の前記第4光電変換部を有し、前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送され、前記第4拡散部は、複数の前記第4光電変換部で変換された電荷が転送されるものである。
第73の面による撮像素子は、前記第72の面による撮像素子において、前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、前記第4画素ブロックは、3つ以上の前記第4光電変換部を有し、前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送され、前記第4拡散部は、3つ以上の前記第4光電変換部で変換された電荷が転送されるものである。
第74の面による撮像素子は、前記第67乃至第73のいずれかの面による撮像素子において、前記第2接続部は、前記第1接続部に電気的に接続されているものである。
第75の面による撮像素子は、前記第74の面による撮像素子において、前記第2接続部は、第5トランジスタを介して前記第1接続部に電気的に接続されるものである。
第76の面による撮像素子は、光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、光を電荷に変換する光電変換部であって、前記列方向において前記第2光電変換部の隣に配置される第3光電変換部と、光を電荷に変換する光電変換部であって、前記列方向において前記第3光電変換部の隣に配置される第4光電変換部と、前記第1光電変換部で変換された電荷と、前記第2光電変換部で変換された電荷とが転送される第1拡散部と、前記第3光電変換部で変換された電荷と、前記第4光電変換部で変換された電荷とが転送される第2拡散部と、第1配線を介して前記第1拡散部に電気的に接続される第1トランジスタと、第2配線を介して前記第2拡散部に電気的に接続される第2トランジスタと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第3配線との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部とを備えるものである。
第77の面による撮像素子は、光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、光を電荷に変換する光電変換部であって、前記列方向において前記第2光電変換部の隣に配置される第3光電変換部と、光を電荷に変換する光電変換部であって、前記列方向において前記第3光電変換部の隣に配置される第4光電変換部と、前記第1光電変換部で変換された電荷と、前記第2光電変換部で変換された電荷とが転送される第1拡散部と、前記第3光電変換部で変換された電荷と、前記第4光電変換部で変換された電荷とが転送される第2拡散部と、第1配線を介して前記第1拡散部に電気的に接続される第1トランジスタと、第2配線を介して前記第2拡散部に電気的に接続される第2トランジスタと、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する接続部と、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部とを備えるものである。
第78の面による撮像装置は、前記第1乃至第77のいずれかの面による撮像素子を備えるものである。
第79の面による撮像装置は、第78の面による撮像装置において、設定されたISO感度に基づいて、前記撮像素子の前記制御部を制御する撮像制御部を備えるものである。
図1は、本発明の第1の実施の形態による電子カメラ1を模式的に示す概略ブロック図である。
図9は、本発明の第2の実施の形態による電子カメラの固体撮像素子84の概略構成を示す回路図であり、図2に対応している。図9において、図2中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
BL 画素ブロック
PX 画素
PD フォトダイオード
TXA,TXB 転送トランジスタ
Pa 第1のノード
Pb 第2のノード
AMP 増幅トランジスタ
SWA 第1のトランジスタ
SWB 第2のトランジスタ
Claims (79)
- 光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタとを有する第1画素ブロックと、
列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタとを有する第2画素ブロックと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部と
を備える撮像素子。 - 請求項1に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2トランジスタとの間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項2に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項1から請求項3のいずれか一項に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項4に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1トランジスタとの間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項5に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1接続部との間を電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタとを有する第1画素ブロックと、
列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタとを有する第2画素ブロックと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部と
を備える撮像素子。 - 請求項7に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第2トランジスタをオフにした状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項1から請求項8のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、前記第1拡散部と前記第1接続部との間において前記第1トランジスタを複数有し、
前記第2画素ブロックは、前記第2拡散部と前記第1接続部との間において前記第2トランジスタを複数有する撮像素子。 - 請求項1から請求項9のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続される撮像素子。 - 請求項10に記載の撮像素子において、
前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する撮像素子。 - 請求項10または請求項11に記載の撮像素子において、
前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、
前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有する撮像素子。 - 請求項1から請求項12のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、
前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項1から請求項13のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送される撮像素子。 - 請求項14に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送される撮像素子。 - 請求項14または請求項15に記載の撮像素子において、
前記第1光電変換部は、前記列方向に沿って配置され、
前記第2光電変換部は、前記列方向に沿って配置される撮像素子。 - 請求項1に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックを備え、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第1拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項17に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2トランジスタとの間と、前記第1拡散部と前記第3トランジスタとの間とを電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項18に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項17から請求項19のいずれか一項に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第2拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項20に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより、前記第2拡散部と前記第1トランジスタとの間と、前記第2拡散部と前記第3トランジスタとの間とを電気的に切断した状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項21に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタにより前記第2拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項17から請求項22のいずれか一項に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより、前記第1拡散部と前記第3拡散部との間と、前記第2拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項23に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより、前記第3拡散部と前記第1トランジスタとの間と、前記第3拡散部と前記第2トランジスタとの間とを電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項24に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第1接続部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項7に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックを備え、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する撮像素子。 - 請求項26に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第2トランジスタをオフにした状態で、前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるように制御する撮像素子。 - 請求項26または請求項27に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項17から請求項28のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続される撮像素子。 - 請求項29に記載の撮像素子において、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続される第4配線を有する撮像素子。 - 請求項29または請求項30に記載の撮像素子において、
前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、
前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有し、
前記第3画素ブロックは、前記第3配線に電気的に接続されるゲート部を有する第3増幅トランジスタを有する撮像素子。 - 請求項17から請求項31のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、
前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングと、
前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項17から請求項32のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第3画素ブロックは、複数の前記第3光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送される撮像素子。 - 請求項33に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送される撮像素子。 - 請求項33または請求項34に記載の撮像素子において、
前記第1光電変換部は、前記列方向に沿って配置され、
前記第2光電変換部は、前記列方向に沿って配置され、
前記第3光電変換部は、前記列方向に沿って配置される撮像素子。 - 請求項1に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックと、
前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタとを有する第4画素ブロックと、
前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部と
を備え、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項36に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4トランジスタとの間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項37に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第2接続部との間を電気的に切断した状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項36から請求項38のいずれか一項に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御する撮像素子。 - 請求項39に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第4拡散部と前記第3トランジスタとの間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御する撮像素子。 - 請求項40に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタにより前記第4拡散部と前記第2接続部との間を電気的に切断した状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御する撮像素子。 - 請求項7に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタとを有する第3画素ブロックと、
前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタとを有する第4画素ブロックと、
前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部と
を備え、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるように制御する撮像素子。 - 請求項42に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第4トランジスタをオフにした状態で、前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるように制御する撮像素子。 - 請求項36から請求項43のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、
前記第4拡散部と前記第4トランジスタとは、第4配線を介して電気的に接続される撮像素子。 - 請求項44に記載の撮像素子において、
前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第5配線を有し、
前記第2接続部は、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第6配線を有する撮像素子。 - 請求項44または請求項45に記載の撮像素子において、
前記第1画素ブロックは、前記第1配線に電気的に接続されるゲート部を有する第1増幅トランジスタを有し、
前記第2画素ブロックは、前記第2配線に電気的に接続されるゲート部を有する第2増幅トランジスタを有し、
前記第3画素ブロックは、前記第3配線に電気的に接続されるゲート部を有する第3増幅トランジスタを有し、
前記第4画素ブロックは、前記第4配線に電気的に接続されるゲート部を有する第4増幅トランジスタを有する撮像素子。 - 請求項36から請求項46のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるタイミングと、
前記第2光電変換部で変換された電荷が前記第2拡散部に転送されるタイミングと、
前記第3光電変換部で変換された電荷が前記第3拡散部に転送されるタイミングと、
前記第4光電変換部で変換された電荷が前記第4拡散部に転送されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項36から請求項47のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第3画素ブロックは、複数の前記第3光電変換部を有し、
前記第4画素ブロックは、複数の前記第4光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送され、
前記第4拡散部は、複数の前記第4光電変換部で変換された電荷が転送される撮像素子。 - 請求項48に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、
前記第4画素ブロックは、3つ以上の前記第4光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送され、
前記第4拡散部は、3つ以上の前記第4光電変換部で変換された電荷が転送される撮像素子。 - 請求項48または請求項49に記載の撮像素子において、
前記第1光電変換部は、前記列方向に沿って配置され、
前記第2光電変換部は、前記列方向に沿って配置され、
前記第3光電変換部は、前記列方向に沿って配置され、
前記第4光電変換部は、前記列方向に沿って配置される撮像素子。 - 請求項36から請求項50のいずれか一項に記載の撮像素子において、
前記第2接続部は、前記第1接続部に電気的に接続される撮像素子。 - 請求項51に記載の撮像素子において、
前記第2接続部は、第5トランジスタを介して前記第1接続部に電気的に接続される撮像素子。 - 光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタと、前記第1光電変換部から前記第1拡散部に転送された電荷に基づく第1信号を出力する第1出力部とを有する第1画素ブロックと、
列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタと、前記第2光電変換部から前記第2拡散部に転送された電荷に基づく第2信号を出力する第2出力部とを有する第2画素ブロックと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第2拡散部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御する制御部と
を備える撮像素子。 - 請求項53に記載の撮像素子において、
前記制御部は、前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御する撮像素子。 - 光を電荷に変換する第1光電変換部と、前記第1光電変換部で変換された電荷が転送される第1拡散部と、前記第1拡散部に電気的に接続される第1トランジスタと、前記第1光電変換部から前記第1拡散部に転送された電荷に基づく第1信号を出力する第1出力部とを有する第1画素ブロックと、
列方向において前記第1画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第2光電変換部と、前記第2光電変換部で変換された電荷が転送される第2拡散部と、前記第2拡散部に電気的に接続される第2トランジスタと、前記第2光電変換部から前記第2拡散部に転送された電荷に基づく第2信号を出力する第2出力部とを有する第2画素ブロックと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第1接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1信号が前記第1出力部から出力されるように制御する制御部と
を備える撮像素子。 - 請求項53から請求項55のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する撮像素子。 - 請求項53から請求項56のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1信号が前記第1出力部から出力されるタイミングと、
前記第2信号が前記第2出力部から出力されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項53から請求項57のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送される撮像素子。 - 請求項58に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送される撮像素子。 - 請求項53に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックを備え、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより、前記第1拡散部と前記第2拡散部との間と、前記第1拡散部と前記第3拡散部との間とを電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御する撮像素子。 - 請求項60に記載の撮像素子において、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第1接続部との間を電気的に切断した状態で、前記第1信号が前記第1出力部から出力されるように制御する撮像素子。 - 請求項55に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックを備え、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続され、
前記制御部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1信号が前記第1出力部から出力されるように制御する撮像素子。 - 請求項60から請求項62のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、
前記第1接続部は、前記第1トランジスタ、前記第2トランジスタおよび前記第3トランジスタに電気的に接続される第4配線を有する撮像素子。 - 請求項60から請求項63のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1信号が前記第1出力部から出力されるタイミングと、
前記第2信号が前記第2出力部から出力されるタイミングと、
前記第3信号が前記第3出力部から出力されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項60から請求項64のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第3画素ブロックは、複数の前記第3光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送される撮像素子。 - 請求項65に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送される撮像素子。 - 請求項53に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックと、
前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタと、前記第4光電変換部から前記第4拡散部に転送された電荷に基づく第4信号を出力する第4出力部とを有する第4画素ブロックと、
前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部と
を備え、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第4拡散部との間を電気的に切断した状態で、前記第3信号が前記第3出力部から出力されるように制御する撮像素子。 - 請求項67に記載の撮像素子において、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタにより前記第3拡散部と前記第2接続部との間を電気的に切断した状態で、前記第3信号が前記第3出力部から出力されるように制御する撮像素子。 - 請求項55に記載の撮像素子において、
前記列方向において前記第2画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第3光電変換部と、前記第3光電変換部で変換された電荷が転送される第3拡散部と、前記第3拡散部に電気的に接続される第3トランジスタと、前記第3光電変換部から前記第3拡散部に転送された電荷に基づく第3信号を出力する第3出力部とを有する第3画素ブロックと、
前記列方向において前記第3画素ブロックの隣に配置される画素ブロックであって、光を電荷に変換する第4光電変換部と、前記第4光電変換部で変換された電荷が転送される第4拡散部と、前記第4拡散部に電気的に接続される第4トランジスタと、前記第4光電変換部から前記第4拡散部に転送された電荷に基づく第4信号を出力する第4出力部とを有する第4画素ブロックと、
前記第3トランジスタと前記第4トランジスタとに電気的に接続される第2接続部と
を備え、
前記制御部は、前記第3トランジスタと前記第4トランジスタとのうち少なくとも前記第3トランジスタをオフにした状態で、前記第3信号が前記第3出力部から出力されるように制御する撮像素子。 - 請求項67から請求項69のいずれか一項に記載の撮像素子において、
前記第1拡散部と前記第1トランジスタとは、第1配線を介して電気的に接続され、
前記第2拡散部と前記第2トランジスタとは、第2配線を介して電気的に接続され、
前記第3拡散部と前記第3トランジスタとは、第3配線を介して電気的に接続され、
前記第4拡散部と前記第4トランジスタとは、第4配線を介して電気的に接続され、
前記第1接続部は、前記第1トランジスタと前記第2トランジスタとに電気的に接続される第5配線を有し、
前記第2接続部は、前記第3トランジスタと前記第4トランジスタとに電気的に接続される第6配線を有する撮像素子。 - 請求項67から請求項70のいずれか一項に記載の撮像素子において、
前記制御部は、
前記第1信号が前記第1出力部から出力されるタイミングと、
前記第2信号が前記第2出力部から出力されるタイミングと、
前記第3信号が前記第3出力部から出力されるタイミングと、
前記第4信号が前記第4出力部から出力されるタイミングと
が異なるタイミングになるように制御する撮像素子。 - 請求項67から請求項71のいずれか一項に記載の撮像素子において、
前記第1画素ブロックは、複数の前記第1光電変換部を有し、
前記第2画素ブロックは、複数の前記第2光電変換部を有し、
前記第3画素ブロックは、複数の前記第3光電変換部を有し、
前記第4画素ブロックは、複数の前記第4光電変換部を有し、
前記第1拡散部は、複数の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、複数の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、複数の前記第3光電変換部で変換された電荷が転送され、
前記第4拡散部は、複数の前記第4光電変換部で変換された電荷が転送される撮像素子。 - 請求項72に記載の撮像素子において、
前記第1画素ブロックは、3つ以上の前記第1光電変換部を有し、
前記第2画素ブロックは、3つ以上の前記第2光電変換部を有し、
前記第3画素ブロックは、3つ以上の前記第3光電変換部を有し、
前記第4画素ブロックは、3つ以上の前記第4光電変換部を有し、
前記第1拡散部は、3つ以上の前記第1光電変換部で変換された電荷が転送され、
前記第2拡散部は、3つ以上の前記第2光電変換部で変換された電荷が転送され、
前記第3拡散部は、3つ以上の前記第3光電変換部で変換された電荷が転送され、
前記第4拡散部は、3つ以上の前記第4光電変換部で変換された電荷が転送される撮像素子。 - 請求項67から請求項73のいずれか一項に記載の撮像素子において、
前記第2接続部は、前記第1接続部に電気的に接続されている撮像素子。 - 請求項74に記載の撮像素子において、
前記第2接続部は、第5トランジスタを介して前記第1接続部に電気的に接続される撮像素子。 - 光を電荷に変換する第1光電変換部と、
光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、
光を電荷に変換する光電変換部であって、前記列方向において前記第2光電変換部の隣に配置される第3光電変換部と、
光を電荷に変換する光電変換部であって、前記列方向において前記第3光電変換部の隣に配置される第4光電変換部と、
前記第1光電変換部で変換された電荷と、前記第2光電変換部で変換された電荷とが転送される第1拡散部と、
前記第3光電変換部で変換された電荷と、前記第4光電変換部で変換された電荷とが転送される第2拡散部と、
第1配線を介して前記第1拡散部に電気的に接続される第1トランジスタと、
第2配線を介して前記第2拡散部に電気的に接続される第2トランジスタと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタにより前記第1拡散部と前記第3配線との間を電気的に切断した状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部と
を備える撮像素子。 - 光を電荷に変換する第1光電変換部と、
光を電荷に変換する光電変換部であって、列方向において前記第1光電変換部の隣に配置される第2光電変換部と、
光を電荷に変換する光電変換部であって、前記列方向において前記第2光電変換部の隣に配置される第3光電変換部と、
光を電荷に変換する光電変換部であって、前記列方向において前記第3光電変換部の隣に配置される第4光電変換部と、
前記第1光電変換部で変換された電荷と、前記第2光電変換部で変換された電荷とが転送される第1拡散部と、
前記第3光電変換部で変換された電荷と、前記第4光電変換部で変換された電荷とが転送される第2拡散部と、
第1配線を介して前記第1拡散部に電気的に接続される第1トランジスタと、
第2配線を介して前記第2拡散部に電気的に接続される第2トランジスタと、
前記第1トランジスタと前記第2トランジスタとに電気的に接続される第3配線を有する接続部と、
前記第1トランジスタと前記第2トランジスタとのうち少なくとも前記第1トランジスタをオフにした状態で、前記第1光電変換部で変換された電荷が前記第1拡散部に転送されるように制御する制御部と
を備える撮像素子。 - 請求項1から請求項77のいずれか一項に記載の撮像素子を備える撮像装置。
- 請求項78に記載の撮像装置において、
設定されたISO感度に基づいて、前記撮像素子の前記制御部を制御する撮像制御部を備える撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022137447A JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
JP2024015301A JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020191558A JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
JP2022137447A JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Division JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015301A Division JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022164803A JP2022164803A (ja) | 2022-10-27 |
JP7435673B2 true JP7435673B2 (ja) | 2024-02-21 |
Family
ID=74531724
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Active JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
JP2022137447A Active JP7435673B2 (ja) | 2020-11-18 | 2022-08-31 | 撮像素子及び撮像装置 |
JP2024015301A Pending JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020191558A Active JP7136168B2 (ja) | 2020-11-18 | 2020-11-18 | 撮像素子及び撮像装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024015301A Pending JP2024032982A (ja) | 2020-11-18 | 2024-02-03 | 撮像素子及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP7136168B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012257028A (ja) | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
-
2020
- 2020-11-18 JP JP2020191558A patent/JP7136168B2/ja active Active
-
2022
- 2022-08-31 JP JP2022137447A patent/JP7435673B2/ja active Active
-
2024
- 2024-02-03 JP JP2024015301A patent/JP2024032982A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012257028A (ja) | 2011-06-08 | 2012-12-27 | Canon Inc | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2024032982A (ja) | 2024-03-12 |
JP2022164803A (ja) | 2022-10-27 |
JP7136168B2 (ja) | 2022-09-13 |
JP2021016201A (ja) | 2021-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230379597A1 (en) | Solid-state image sensor and image-capturing device | |
JP6413401B2 (ja) | 固体撮像素子 | |
KR20070091104A (ko) | 고체 촬상 장치 | |
JP7435673B2 (ja) | 撮像素子及び撮像装置 | |
JP6825675B2 (ja) | 撮像素子及び撮像装置 | |
JP6217338B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6702371B2 (ja) | 撮像素子及び撮像装置 | |
JP6256054B2 (ja) | 固体撮像素子及び撮像装置 | |
JP7439772B2 (ja) | 撮像素子及び撮像装置 | |
JP6798532B2 (ja) | 撮像素子及び撮像装置 | |
JP7468594B2 (ja) | 撮像素子及び撮像装置 | |
JP6760907B2 (ja) | 撮像素子及び撮像装置 | |
JP6375613B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6863355B2 (ja) | 撮像素子および撮像装置 | |
JP6375614B2 (ja) | 固体撮像素子及び撮像装置 | |
JP6579186B2 (ja) | 撮像素子及び撮像装置 | |
JP2024074850A (ja) | 撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230627 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7435673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |