KR20070091104A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20070091104A
KR20070091104A KR1020077009066A KR20077009066A KR20070091104A KR 20070091104 A KR20070091104 A KR 20070091104A KR 1020077009066 A KR1020077009066 A KR 1020077009066A KR 20077009066 A KR20077009066 A KR 20077009066A KR 20070091104 A KR20070091104 A KR 20070091104A
Authority
KR
South Korea
Prior art keywords
capacitor
period
signal
line
read
Prior art date
Application number
KR1020077009066A
Other languages
English (en)
Inventor
마사유키 마스야마
요시유키 마츠나가
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20070091104A publication Critical patent/KR20070091104A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 고 다이나믹 레인지의 고체 촬상 장치를 제공하는 것을 목적으로 하는 것으로서, 광을 신호 전하로 변환하여 축적하고, 신호 전하에 대응하는 신호 전압을 출력하는 행렬상으로 배치된 복수의 단위 셀(500)과, 단위 셀(500)에 신호 전하를 축적시키는 축적 기간을 다른 제1 기간 및 제2 기간에 설정하는 행 선택 회로(110) 및 독출 트랜지스터(502)와, 행을 선택하는 행 선택 회로(110) 및 수직 선택 트랜지스터(505)와, 각 열마다의 단위 셀(500)에 접속된 샘플링 용량(210a, 210b)과, 샘플링 용량(210a, 210b)에서 임의의 샘플링 용량을 선택하는 펄스 발생 회로(220) 및 샘플링 트랜지스터(200a, 200b)를 구비하고, 펄스 발생 회로(220) 및 샘플링 트랜지스터(200a, 200b)는, 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 신호 전압을, 각각 샘플링 용량(210a, 210b)에 축적하도록 선택한다.

Description

고체 촬상 장치{SOLID-STATE IMAGE PICKUP DEVICE}
본 발명은, 고체 촬상 장치에 관한 것으로, 특히 다이나믹 레인지가 넓은 영상 신호를 얻을 수 있는 고체 촬상 장치에 관한 것이다.
최근, 휴대 전화기 등의 이동 단말의 분야에 있어서는, 카메라 기능을 구비한 것이 보급되고 있다. 이동 단말이 구비하는 카메라 기능에 대해서는, 고 화소화(메가 픽셀화)에 의한 정지 화상의 고 화질화가 요구되고, 저비용의 DSC(Digital Still Camera)로 치환하는 것이 기대된다. 또한 한편으로, 이동 단말이 구비하는 카메라 기능에 대해, 동화상이나 통신을 고려한 QVGA(8만 화소 정도) 이하의 화상에 대응하는 것도 요구된다.
이들 요구에 대응하기 위해서, 예를 들면 메가픽셀로 불리는 고화소의 CCD 고체 촬상 장치에 있어서는, 솎아냄이라고 불리는 화상의 일부 추출에 의한 화소의 삭제가 행해진다. 또한, 증폭형 고체 촬상 장치에 있어서는, 촬상 장치 내에서 수직 방향의 화소 신호의 가산이 행해진다.
도 1은, 「고체 촬상 장치」(특허문헌1 참조)의 구성을 도시하는 도면으로, 촬상 장치 내에서 수직 방향의 화소 신호의 가산을 행하는 고체 촬상 장치의 일례이다.
종래의 고체 촬상 장치는, 단위 셀(500)과, n×m개의 단위 셀(500)이 행렬로 배치된 이미지 영역(510)과, 신호 처리부(550)에 단위 셀(500)의 신호전압을 열 단위로 전달하는 제1 수직 신호선(520)과, 단위 셀(500)을 행 단위로 선택하는 행 선택 회로(530)와, 부하 트랜지스터군(540)과, 제1 수직 신호선(520)을 통해 전달된 신호 전압을 유지하고, 노이즈를 컷하는 신호 처리부(550)와, 단위 셀(500)을 열 단위로 선택하는 열 선택 회로(560)와, 신호 처리부(550)로부터 출력된 신호 전압을 출력 증폭기(580)에 전달하는 수평 신호선(570)과, 출력 증폭기(580)로 구성된다. 또한, 도 1에서는, 설명을 간략화하기 위해서, n행, m열의 단위 셀(500)이 표시되어 있다.
여기서, 단위 셀(500)은, 광을 신호 전하로 변환하여 축적하는 포토다이오드(501)와, 포토다이오드(501)의 신호를 읽어내는 독출 트랜지스터(502)와, 포토다이오드(501)의 신호 전압을 증폭하는 증폭 트랜지스터(503)와, 포토다이오드(501)의 신호 전압을 리셋하는 리셋 트랜지스터(504)와, 증폭된 신호 전압을 읽어낼 행을 선택하는 수직 선택 트랜지스터(505)와, 포토다이오드(501)의 신호 전압을 검출하는 FD(플로팅 디퓨젼)부(506)로 구성된다.
도 2는, 신호 처리부(550)의 회로 구성을 도시하는 도면이다.
신호 처리부(550)는, 제1 수직 신호선(520)과 접속된 샘플 홀드 트랜지스터(600)와, 샘플 홀드 트랜지스터(600)를 통해 제1 수직 신호선(520)에 접속된 클램프 용량(610)과, 클램프 용량(610)을 통해 제1 수직 신호선(520)에 접속된 제2 수직 신호선(620)과, 제2 수직 신호선(620)과 접속된 샘플링 트랜지스터(630a, 630b, 630c)와, 클램프 트랜지스터(640)와, 제2 수직 신호선(620)에 접속된 열 선택 트랜지스터(650)와, 샘플링 트랜지스터(630a)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(660a)과, 샘플링 트랜지스터(630b)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(660b)과, 샘플링 트랜지스터(630c)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(660c)으로 구성된다.
샘플 홀드 트랜지스터(600)는, SP선을 하이 레벨로 하는 샘플링 펄스의 인가에 대응하여, ON 상태로 되고, 제1 수직 신호선(520)에 의해 전달된 신호 전압을 클램프 용량(610)에 전달한다.
또한, CP선을 하이 레벨로 하는 클램프 펄스의 인가에 의해, 클램프 트랜지스터(640)가 ON 상태로 되고, 클램프 용량(610)의 단자(B)에는 CPDC 전압이 주어진다. 클램프 용량(610)은 리셋 시의 단자 A-B간의 전압을 유지함으로써, 단위 셀(500)마다 다른 고정 패턴 노이즈를 제거한다.
제2 수직 신호선(620)은, 제1 수직 신호선(520)으로부터 클램프 용량(610)을 통해 전달된 신호 전압을 전달한다.
샘플링 트랜지스터(630a)는, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)의 인가에 대응하여, ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660a)에 전송하거나, 혹은 샘플링 용량(660a)의 신호 전압을 제 2의 수직 신호선(620)에 전송한다. 또한, 샘플링 트랜지스터(630b)는, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)의 인가에 대응하여, ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660b)에 전송하거나, 혹은 샘 플링 용량(660b)의 신호 전압을 제2 수직 신호선(620)에 전송한다. 그리고, 샘플링 트랜지스터(630c)는, SWC선을 하이 레벨로 하는 용량 선택 펄스(C)의 인가에 대응하여, ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(660c)에 전송하거나, 혹은 샘플링 용량(660c)의 신호 전압을 제2 수직 신호선(620)에 전송한다.
클램프 트랜지스터(640)는, CP선을 하이 레벨로 하는 클램프 펄스의 인가에 대응하여, ON 상태로 되고, 제2 수직 신호선(620)과, 클램프 용량(610)과, 샘플링 용량(660a, 660b, 660c)을 CPDC선의 전위에 리셋한다.
열 선택 트랜지스터(650)는, CSEL선을 하이 레벨로 하는 열 선택 펄스의 인가에 대응하여, 순차 ON 상태로 되고, 샘플링 용량(660a, 660b, 660c)에 축적된 전하를 수평 신호선(570)에 전송한다.
샘플링 용량(660a, 660b, 660c)은, 각각 각 행마다 읽어진 신호 전압을 축적한다. 예를 들면, 샘플링 용량(660a)은, n행째에 있는 단위 셀(500)로부터 읽어진 신호 전압을 축적하고, 샘플링 용량(660b)은 n-1행째에 있는 단위 셀(500)로부터 읽어진 신호 전압을 축적하고, 샘플링 용량(660c)은, n-2행째에 있는 단위 셀(500)로부터 읽어진 신호 전압을 축적한다.
이상과 같은 종래의 고체 촬상 장치의 동작에 대해서, 도 3에 도시하는 구동 타이밍 챠트에 따라 설명한다.
n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어(follower) 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)으로 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가된다. 샘플 홀드 트랜지스터(600)는, ON 상태로 되고, 소스 팔로어 회로에서 제1 수직 신호선(520)으로 출력된 전압을 클램프 용량(610)으로 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가된다. 클램프 트랜지스터(640)는 ON 상태로 되고, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되어 있으므로, 샘플링 트랜지스터(630a)는 ON 상태로 되고, 샘플링 용량(660a)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위로 되고, 이 전압에 따른 전압, 구체적으로는 (FD부의 전위-Vt)×α로 주어지는 전압이 제1 수직 신호선(520)에 출력된다. 여기서, Vt는, 증폭 트랜지스터(503)의 임계치 전압이고, α는 전압 증폭율이다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되고, 클램프 트랜지스터(640)가 OFF 상태로 되어, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음에, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압에 따른 전압, 구체적으로는(FD부의 전위-Vt)×α로 주어지는 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 클램프 트랜지스터(640)는 OFF 상태로 되고, 샘플링 용량(660a)에는, FD부(506)의 전위가 리셋되었을 시에 제1 수직 신호선(520)에 출력된 전압과, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송되었을 시에 제1 수직 신호선(520)에 출력된 전압과의 차이에 따른 전압 변화가 n행째의 단위 셀(500)의 신호 전압으로서 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A)가 인가되어, 샘플링 트랜지스터(630a)는 OFF 상태로 된다.
다음에, n-1행째의 단위 셀(500)이 선택되고, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 동일한 동작이 반복됨으로써, 샘플링 용량(660b)에는, n-1행째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가되고, 샘플링 트랜지스터(630b)는 OFF 상태로 된다.
다음에, n-2행째의 단위 셀(500)이 선택되고, SWC선을 하이 레벨로 하는 용량 선택 펄스(C)가 인가되어, 동일한 동작이 반복됨으로써, 샘플링 용량(660c)에는, n-2행째의 단위 셀(500)의 신호 전압이 축적된다. 그리고, SWC선을 로우 레벨 로 하는 용량 선택 펄스(C)가 인가되고, 샘플링 트랜지스터(630c)는 OFF 상태로 된다.
다음에, SWA선, SWB선, 및 SWC선을 하이 레벨로 하는 용량 선택 펄스(A), 용량 선택 펄스(B) 및 용량 선택 펄스(C)가 동시에 인가되고, 샘플링 트랜지스터(630a, 630b, 630c)는 ON 상태로 된다. 또한, 가산을 하지 않은 경우에는, 용량 선택 펄스(A), 용량 선택 펄스(B), 및 용량 선택 펄스(C) 중 어느 1개가 인가되고, 샘플링 트랜지스터(630a, 630b, 630c)중 어느 1개만을 ON 상태로 한다.
다음에, CSEL(m)선을 하이 레벨로 하는 열 선택 펄스(m), CSEL(m-1)선을 하이 레벨로 하는 열 선택 펄스(m-1, …)가 열 선택 트랜지스터(650)에 순차 인가되고, 각 열 선택 트랜지스터(650)는 순차 ON 상태로 되고, 샘플링 용량(660a)과 샘플링 용량(660b)과 샘플링 용량(660c)에 축적된 신호 전압이 가산되어 수평 신호선(570)에 순차 출력된다.
특허문헌 1 : 일본 특허공개 2000-260783호 공보
<발명이 해결하려는 과제>
그러나, 종래의 고체 촬상 장치에서는, 포토다이오드(501)가 생성한 신호 전하가 오버플로우하기까지의 범위, 즉 포토다이오드(501)의 포화 레벨까지의 범위의 광량밖에 검출할 수 없고, 광량이 포화 레벨을 넘은 경우에는, FD부(506)에는 일정량의 신호 전하밖에 전송되지 않으므로, FD부(506)의 전위는 일정하게 되어, 포화 상태로 되어 버린다. 따라서, 실내에서 실외를 촬영하는 경우 등, 매우 밝은 (고휘도) 피사체와 비교적 어두운 (저휘도) 피사체가 혼재하는 경우에는, 고휘도 부분 의 계조가 없어지거나, 저휘도 부분의 계조가 없어지는 문제가 있다. 즉, 종래의 고체 촬상 장치에서는, 다이나믹 레인지가 좁다는 문제가 있다.
여기서, 상기 문제의 해결을 도모하기 위해, 일본국 특허공개 평 11-313257호 공보에는, 입사광량의 대수에 대응한 신호를 출력하도록 하여 다이나믹 레인지를 확대한 고체 촬영 장치가 개시되어 있다. 그러나, 이 고체 촬영 장치에서는, 화소 회로의 구성 요소가 많으므로, 소형화가 곤란하다는 문제가 있다.
또한, 다이나믹 레인지를 확대한 CCD형 고체 촬상 장치로는, 일본국 특허2988557호 공보에 기재된 것이 있다. 이는, 포토다이오드에 있어서의 전하 축적 시간을 바꿔 촬영하고, 즉 포토다이오드가 포화하지 않는 짧은 시간과 충분히 긴 시간으로 촬영하고, 이들을 수직 CCD로 가산함으로써 다이나믹 레인지를 확대하고 있다. 그러나, 증폭형 고체 촬상 장치에서는, 짧은 시간과 긴 시간으로 촬영하여, 이들을 가산함으로써 다이나믹 레인지를 확대하는 것은 아니다.
그래서, 본 발명은, 이러한 문제점을 감안하여, 고 다이나믹 레인지의 고체 촬상 장치를 실현하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 고체 촬상 장치는, 증폭형 고체 촬상 장치로서, 광을 신호 전하로 변환하여 축적하는 광전 변환 수단과, 상기 광전 변환 수단의 신호 전하를 읽어내는 독출 수단을 가지고, 신호 전하에 대응하는 증폭 신호를 출력하는 행렬상으로 배치된 복수의 단위 셀과, 제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록, 상기 독출 수단을 제어하는 독출 제어 수단을 구비하는 것을 특징으로 한다. 여기서, 상기 고체 촬상 장치는 또한 행을 선택하는 행 선택 수단과, 각 열마다의 상기 단위 셀에 접속된 제1 용량 소자 및 제2 용량 소자와, 상기 제1 용량 소자 및 제2 용량 소자의 한쪽을 선택하는 용량 선택 수단을 구비하고, 상기 용량 선택 수단은, 상기 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 증폭 신호를, 각각 상기 제1 용량 소자 및 제2 용량 소자에 축적하도록 선택해도 되고, 상기 제1 기간 및 제2 기간은, 1수직 주사 기간보다 짧아도 되고, 상기 제1 기간 및 제2 기간중 어느쪽인지 짧은 기간은 1수평 주사 기간보다도 짧아도 된다. 또한, 상기 제1 용량 소자 및 제2 용량 소자는, 다른 용량치를 가져도 된다.
이에 따라, 다른 축적 기간에서 단위 셀에 신호 전하가 축적되고, 이들 신호 전하에 대응하는 증폭 신호는 각각 다른 용량 소자에 축적되므로, 단위 셀의 포토다이오드가 포화하지 않는 짧은 시간과 충분히 긴 시간에서 촬영할 수 있어, 다이나믹 레인지를 확대할 수 있다.
여기서, 상기 고체 촬상 장치는, 또한, 상기 제1 용량 소자 및 제2 용량 소자와 접속된 수평 신호선을 구비하고, 상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자의 증폭 신호가 상기 수평 신호선에 동시에 읽어지도록 선택해도 된다.
이에 따라, 다른 용량 소자에 축적된 증폭 신호는 수평 신호선으로 가산되므로, 프레임 메모리 등을 새롭게 설치하지 않고 다이나믹 레인지를 확대할 수 있어, 칩 면적을 증대시키지 않고 다이나믹 레인지를 확대할 수 있다.
또한, 상기 행 선택 수단은, 2행 이상 떨어진 2개의 행을 순차 선택하고, 상기 독출 제어 수단은, 상기 2개의 행의 한쪽 행의 단위 셀의 신호 전하가 읽어질 때는, 상기 제1 기간에서 축적된 신호 전하가 읽어지도록 제어하고, 다른쪽 행의 단위 셀의 신호 전하가 읽어질 때는, 상기 제2 기간에서 축적된 신호 전하가 읽어지도록 제어해도 된다. 여기서, 상기 고체 촬상 장치는, 또한, 상기 제1 용량 소자 및 제2 용량 소자와 접속된 수평 신호선을 구비하고, 상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자의 증폭 신호가 상기 수평 신호선에 따로따로 읽어지도록 선택해도 되고, 상기 고체 촬상 장치는, 또한, 상기 제1 용량 소자 및 제2 용량 소자의 각각과 접속된 제1 수평 신호선 및 제2 수평 신호선을 구비해도 된다.
이에 따라, 제1 축적 기간 및 제2 축적 기간 중 어느쪽인가 짧은 쪽의 기간을 1수평 기간보다도 긴 기간으로 설정할 수 있으므로, 축적 기간을 높은 자유도를 가지고 설정할 수 있다.
또한, 상기 행 선택 수단은, 상기 2행 이상 떨어진 2개의 행의 선택을 제어하는 선택 회로를 가져도 된다.
이에 따라, 논리 회로 등의 선택 회로에서 다른 행의 증폭 신호의 독출을 실현할 수 있어, 복수의 독출 신호를 발생시키는 시프트 레지스터를 형성할 필요가 없어지므로, 칩 면적을 증대시키지 않고 다이나믹 레인지를 확대할 수 있다.
또한, 상기 용량 선택 수단은, 상기 제1 기간 및 제2 기간의 비에 따라서 선택해도 되고, 상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자에 축적되는 증폭 신호로 S/N비가 가까워지도록 선택해도 된다.
이에 따라, 제1 축적 기간 및 제2 축적 기간의 증폭 신호를 축적하는 용량 소자의 용량치를 최적화할 수 있다.
또한, 상기 용량 소자, 기간 설정 수단, 용량 선택 수단 및 행 선택 수단은, NMOS형 트랜지스터에 의해 구성되어도 된다.
이에 따라, 용량은 N형 MOS 트랜지스터로 구성되므로, 응답 특성을 빠르게할 수 있다. 또한, 2층의 폴리실리콘이 아니라, 1층의 폴리실리콘에 의해 용량을 형성하는 것이 가능해져, 제조 공정을 간략화할 수 있다.
또한, 본 발명은, 증폭형 고체 촬상 장치로서, 광을 신호 전하로 변환하여 축적하는 광전 변환 수단과, 상기 광전 변환 수단의 신호 전하를 읽어내는 독출 수단을 가지고, 신호 전하에 대응하는 증폭 신호를 출력하는 행렬상으로 배치된 복수의 단위 셀과, 제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록, 상기 독출 수단을 제어하는 독출 제어 수단을 구비하고, 상기 독출 제어 수단은, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하지 않는 경우에는, 제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록 상기 독출 수단을 제어하고, 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, 제3의 기간의 축적 기간에서 축적된 다른 행의 신호 전하가 가산되어 읽어지도록 상기 독출 수단을 제어하는 것을 특징으로 하는 고체 촬상 장치로 하는 것도 가능하다. 여기서, 상기 고체 촬상 장치는, 또한, 행을 선택하는 행 선택 수단과, 각 열마다의 상기 단위 셀에 접속된 제1 용량 소자 및 제2 용량 소자와, 상기 제1 용량 소자 및 제2 용량 소자로부터 임의의 용량 소자를 선택하는 용량 선택 수단을 구비하고, 상기 용량 선택 수단은, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하지 않은 경우에는, 상기 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 증폭 신호를, 각각 상기 제1 용량 소자 및 제2 용량 소자에 축적하도록 선택하고, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, 상기 제3의 기간에서 축적된 신호 전하에 대응하는 다른 단위 셀로부터의 증폭 신호를, 상기 제1 용량 소자 혹은 제2 용량 소자 중 어느곳에 축적하도록 선택해도 된다.
이에 따라, 저조도 시에는 가산하는 모드를 이용해 감도를 향상시키고, 고 조도시에는 가산하지 않은 모드를 이용해 다이나믹 레인지를 확대할 수 있으므로, 다양한 촬상 상황에 대응 가능한 증폭형 고체 촬상 장치를 실현할 수 있다.
<발명의 효과>
본 발명에 관한 고체 촬상 장치에 의하면, 칩 면적을 증대시키지 않고 다이나믹 레인지를 확대하는 것이 가능한 고체 촬상 장치를 실현할 수 있다. 또한, 높은 자유도를 가져 축적 기간을 설정하는 것이 가능한 고체 촬상 장치를 실현할 수 있다. 또한, 다양한 촬상 상황에 대응 가능한 증폭형 고체 촬상 장치를 실현할 수 있다.
따라서, 본 발명에 의해, 고 다이나믹 레인지의 고체 촬상 장치를 제공하는 것이 가능해져, 실용적 가치는 매우 높다.
도 1은 종래의 고체 촬상 장치의 구성도이다.
도 2는 종래의 고체 촬상 장치의 신호 처리부의 회로 구성도이다.
도 3은 종래의 고체 촬상 장치의 동작을 도시하는 구동 타이밍 챠트이다.
도 4는 본 발명의 제1 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다.
도 5는 동 실시의 형태의 증폭형 고체 촬상 장치의 신호 처리부의 회로 구성도이다.
도 6은 동 실시의 형태의 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)을 도시하는 구동 타이밍 챠트이다.
도 7은 동 실시의 형태의 증폭형 고체 촬상 장치의 동작(제2 모드의 동작)을 도시하는 구동 타이밍 챠트이다.
도 8은 동 실시의 형태의 증폭형 고체 촬상 장치에 있어서의 신호 출력-입사광 강도 특성을 도시하는 도면이다.
도 9는 본 발명의 제2 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다.
도 10은 동 실시의 형태의 증폭형 고체 촬상 장치의 신호 처리부의 회로 구성도이다.
도 11은 동 실시의 형태의 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)을 도시하는 구동 타이밍 챠트이다.
도 12는 동 실시의 형태의 증폭형 고체 촬상 장치의 변형예의 신호 처리부의 회로 구성도이다.
도 13은 동 실시의 형태의 증폭형 고체 촬상 장치의 변형예의 동작(제1 모드 의 동작)을 도시하는 구동 타이밍 챠트이다.
도 14는 동 실시의 형태의 증폭형 고체 촬상 장치의 변형예에 있어서의 신호 출력-입사광 강도 특성을 도시하는 도면이다.
도 15는 동 실시의 형태의 증폭형 고체 촬상 장치의 변형예의 신호 처리부의 회로 구성도이다.
도 16은 동 실시의 형태의 증폭형 고체 촬상 장치의 변형예의 동작(제1 모드의 동작)을 도시하는 구동 타이밍 챠트이다.
도 17은 본 발명의 제3의 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다.
도 18은 동 실시의 형태의 증폭형 고체 촬상 장치의 신호 처리부의 회로 구성도이다.
도 19는 동 실시의 형태의 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)을 도시하는 구동 타이밍 챠트이다.
도 20은 동 실시의 형태의 증폭형 고체 촬상 장치에 있어서 제1 기간 및 제2 기간을 임의로 설정하는 방법을 설명하기 위한 도면이다.
<부호의 설명>
100, 550, 700, 1500 : 신호 처리부
110, 530, 710, 720, 1510 : 행 선택 회로
200a, 200b, 200c, 630a, 630b, 630c, 800a, 800b, 800c : 샘플링 트랜지스터
210a, 210b, 210c, 660a, 660b, 660c, 810a, 810 , 810c : 샘플링 용량
220, 820, 1020, 1620 : 펄스 발생 회로
230 : 수평 신호선 용량 500 : 단위 셀
501 : 포토다이오드 502 : 독출 트랜지스터
503 : 증폭 트랜지스터 504 : 리셋 트랜지스터
505 : 수직 선택 트랜지스터 506 : FD부
510 : 이미지 영역 520 : 제1 수직 신호선
540 : 부하 트랜지스터군 560 : 열 선택 회로
570 : 수평 신호선 570a : 제1 수평 신호선
570b : 제2 수평 신호선 580 : 출력 증폭기
600 : 샘플 홀드 트랜지스터 610 : 클램프 용량
620 : 제2 수직 신호선 640 : 클램프 트랜지스터
650 : 열 선택 트랜지스터 1520 : 논리 회로
이하, 본 발명의 실시의 형태에 있어서의 증폭형 고체 촬상 장치에 대해, 도면을 참조하면서 설명한다.
(제1 실시의 형태)
도 4는, 본 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다. 도 4에 있어서, 도 1과 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 자세한 설명은 여기서는 생략한다.
본 실시의 형태의 증폭형 고체 촬상 장치는, 종래의 고체 촬상 장치와는 다른 신호 처리부 및 행 선택 회로를 가지고, 다른 행의 단위 셀의 신호 전압을 가산하지 않은 제1 모드와 가산하는 제2 모드를 구비한다. 동 증폭형 고체 촬상 장치는, 신호 처리부(100)와, 행 선택 회로(110)와, 단위 셀(500)과, 이미지 영역(510)과, 제1 수직 신호선(520)과, 부하 트랜지스터군(540)과, 열 선택 회로(560)와, 수평 신호선(570)과, 출력 앰프(580)로 구성된다. 도 4에서는, 설명을 간략화하기 위해서, n행, m열의 단위 셀(500)이 표시되어 있다.
단위 셀(500)은, 포토다이오드(501)와, 독출 트랜지스터(502)와, 증폭 트랜지스터(503)와, 리셋 트랜지스터(504)와, 수직 선택 트랜지스터(505)와, FD부(506)로 구성된다.
행 선택 회로(110)는, 수직 선택 트랜지스터(505)와 함께 행 선택 수단을 구성하고, 단위 셀(500)을 행 단위로 선택한다. 또한, 행 선택 회로(110)는 독출 제어 수단을 구성하고, 포토다이오드(501)에 신호 전하를 축적시키는 기간을 제어한다. 즉, 제1 모드에서는, 1수직 주사기간보다도 짧은 제1 기간과, 제1 기간보다도 짧은 제2 기간과 축적 기간을 설정하고, 제2 모드에서는, 1수직 주사 기간인 제3의 기간에 축적 기간을 설정한다. 예를 들면, 제2 기간은 1수평 기간보다도 짧은 기간으로 되고, 제1 기간은 1수직 주사 기간에서 제2 기간을 뺀 기간이 된다.
여기서, 신호 처리부(100)의 회로 구성도를 도 5에 도시한다. 도 5에 있어서, 도 2와 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 상세한 설명은 여기서는 생략한다.
신호 처리부(100)는, 샘플링 트랜지스터(200a, 200b)와, 샘플링 트랜지스터(200a)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(210a)과, 샘플링 트랜지스터(200b)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(210b)과, 펄스 발생 회로(220)와, 샘플 홀드 트랜지스터(600)와, 클램프 용량(610)과, 제2 수직 신호선(620)과, 클램프 트랜지스터(640)와, 열 선택 트랜지스터(650)와, 수평 신호선(570)과 접속된 수평 신호선 용량(230)으로 구성된다. 이 때, 클램프 용량(610)의 용량치를 Ccp로 한다.
샘플링 트랜지스터(200a)는, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)의 인가에 대응하여, ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(210a)에 전송하거나, 혹은 샘플링 용량(210a)의 신호 전압을 제2 수직 신호선(620)에 전송한다. 또한, 샘플링 트랜지스터(200b)는, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)의 인가에 대응하여 ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(210b)에 전송하거나, 혹은 샘플링 용량(210b)의 신호 전압을 제2 수직 신호선(620)에 전송한다.
샘플링 용량(210a, 210b)은 제1 모드에서는, 각각 제1 기간 및 제2 기간에서 동일행의 포토다이오드(501)에 축적된 신호 전하에 대응하는 신호 전압을 축적하고, 제2 모드에서는, 제3의 기간에서 각각 다른 행의 포토다이오드(501)에 축적된 신호 전하에 대응하는 신호 전압을 축적한다. 이 때, 샘플링 용량(210a)의 용량치를 Csp, 샘플링 용량(210b)의 용량치를 Csp로 한다.
수평 신호선 용량(230)은, 열 선택 트랜지스터(650)와 수평 신호선(570)에 의한 부유 용량을 나타낸 것이다. 이 때, 수평 신호선 용량(230)의 용량치를 Ccom으로 한다.
펄스 발생 회로(220)는, 샘플링 트랜지스터(200a, 200b)와 함께 용량 선택 수단을 구성하고, 샘플링 용량(210a, 210b)에서 신호 전압을 축적하는 임의의 샘플링 용량을 선택한다. 즉, 제1 모드에서는, 제1 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(210a)에 축적되고, 제2 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(210b)에 축적되도록 샘플링 용량을 선택하고, 제2 모드에서는, 제3의 기간에서 축적된 다른 단위 셀로부터의 신호 전하에 대응하는 신호 전압이 샘플링 용량(210a, 210b)중 어느 한쪽에 축적되도록 샘플링 용량을 선택한다. 또한, 펄스 발생 회로(220)는, 샘플링 용량(210a, 210b)에 축적된 신호 전압이 동시에 수평 신호선(570)에 읽어지도록 샘플링 용량을 선택한다.
이하에서 상기 구성을 갖는 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)에 대해서, 도 6에 도시하는 구동 타이밍 챠트에 따라 설명한다.
우선, n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가된다. 샘플 홀드 트랜지스터(600)는, ON 상태로 되고, 소스 팔로어 회로에 서 제1 수직 신호선(520)에 출력된 전압이 클램프 용량(610)에 유지된다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되므로, 클램프 트랜지스터(640)는 ON 상태로 되고, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 샘플링 트랜지스터(200a)에 인가되므로, 샘플링 트랜지스터(200a)는 ON 상태로 되고, 샘플링 용량(210a)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 n행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위로 되고, 이 전압에 따른 전압, 구체적으로는(FD부의 전위-Vt)×α로 주어지는 전압이 제1 수직 신호선(520)에 출력된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 클램프 트랜지스터(640)가 OFF 상태로 되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 n행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적된 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위로 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되므로, 클램프 트랜지스터(640)는 OFF 상태로 되고, 샘플링 용량(210a)에는, FD부(506)의 전위가 리셋 되었을 시에 제1 수직 신호선(520)에 출력된 전압과, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송되었을 시에 제1 수직 신호선(520)에 출력된 전압의 차가 n행째의 단위 셀(500)의 제1 기간의 신호 전압으로서 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A), 및 READ(n)선을 로우 레벨로 하는 독출 펄스(n)가 인가되고, 샘플링 트랜지스터(200a) 및 n행째의 단위 셀(500)의 독출 트랜지스터(502)는 각각 OFF 상태로 된다.
여기서, 샘플링 용량(210a)에 축적되는 제1 기간의 신호 전압은, 제2 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 전회 인가되고 나서, 제1 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 다시 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스, 및 CP선을 하이 레벨로 하는 클램프 펄스가 인가된다. 이 때, 동시에 SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되므로, 샘플링 트랜지스터(200b)는 ON 상태로 되고, 샘플링 용량(210b)이 CPDC선의 전위에 리셋된다.
다음에, 리셋(n)선을 하이 레벨로 하는 리셋 펄스(n)가 인가되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되고, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음에, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 다시 n행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가되고, 포토다이오드(501)에 축적된 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 인가되므로, 샘플링 용량(210b)에는, n행째의 단위 셀(500)의 제2 기간의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가되어, 샘플링 트랜지스터(200b)는 OFF 상태가 된다.
여기서, 샘플링 용량(210b)에 축적되는 제2 기간의 신호 전압은, 제1 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 전회 인가되고 나서, 제2 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 다시 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, SWA선 및 SWB선을 하이 레벨로 하는 용량 선택 펄스(A) 및 용량 선택 펄스(B)가 동시에 인가된다.
다음에, CSEL(k)선을 하이 레벨로 하는 열 선택 펄스(k), CSEL(k＋1)선을 하이 레벨로 하는 열 선택 펄스(k＋1), …가 열 선택 트랜지스터(650)에 순차 인가된다. 각 열 선택 트랜지스터(650)는 순차 ON 상태로 되고, 샘플링 용량(210a) 및 샘플링 용량(210b)에 축적된 신호 전압이 가산되어 수평 신호선(570)에 순차 출력된다.
이하에, 본 발명의 실시의 형태에 있어서의 증폭형 고체 촬상 장치의 동작( 제2 모드의 동작)에 대해서, 도 7에 도시하는 구동 타이밍 챠트에 따라 설명한다.
우선, n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n)가 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압이 클램프 용량(610)에 유지된다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램 트랜지스터(640)에 인가되므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 샘플링 트랜지스터(200a)에 인가되어 있으므로, 샘플링 용량(210a)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n)가 n행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압에 따른 전압이 제1 수직 신호선(520)에 출력된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 클램프 트랜지스터(640)가 OFF 상태로 되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 n행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가되고, 포토다이오드(501)에 축적된 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되므로, 샘플링 용량(210a)에는, n행째의 단위 셀(500)의 제3의 기간의 신호 전압이 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A) 및 READ(n)선을 로우 레벨로 하는 독출 펄스(n)가 인가된다.
다음에, n＋1행째의 단위 셀(500)이 선택되고, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 동일한 동작이 반복됨으로써, 샘플링 용량(210b)에는, n＋1행째의 단위 셀(500)의 제3의 기간의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가되고, 샘플링 트랜지스터(200b)는 OFF 상태로 된다.
여기서, 샘플링 용량(210a, 210b)에 각각 축적되는 제3의 기간의 신호 전압은, 제3의 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 전회 인가되고 나서, 제3의 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n)가 다시 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, SWA선 및 SWB선을 하이 레벨로 하는 용량 선택 펄스(A) 및 용량 선택 펄스(B)가 동시에 인가된다.
다음에, CSEL(k)선을 하이 레벨로 하는 열 선택 펄스(k), CSEL(k＋1)선을 하이 레벨로 하는 열 선택 펄스(k＋1), …가 열 선택 트랜지스터(650)에 순차 인가된다. 각 열 선택 트랜지스터(650)는 순차 ON 상태로 되고, 샘플링 용량(210a) 및 샘플링 용량(210b)에 축적된 신호 전압이 가산되어 수평 신호선(570)에 순차 출력된다.
도 8은 본 실시의 형태의 증폭형 고체 촬상 장치에 있어서의 신호 출력-입사광 강도 특성을 도시하는 도면이다.
도 8에서, 제1 기간에서 축적된 신호 전하에 대응하는 신호 출력은, 입사광 강도(A)에서 포화하고, 입사광 강도가 입사광 강도(A)보다 큰 영역에서는 증대하지 않는 것을 알 수 있다. 또한 한편, 제2 기간에서 축적된 신호 전하에 대응하는 신호 출력은, 입사광 강도(A)로 포화하지 않고, 입사광 강도가 입사광 강도(A)보다 큰 영역에서도 증대하는 것을 알 수 있다. 따라서, 가산된 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 신호 출력은, 입사광 강도가 큰 영역에서도 포화하지 않는 것을 알 수 있다. 즉, 다이나믹 레인지가 확대하고 있는 것을 알 수 있다.
이상과 같이, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 다른 축적 시간에서 포토다이오드(501)에 신호 전하가 축적되고, 이들 신호 전하에 대응하는 신호 전압은 각각 다른 샘플링 용량에 축적된다. 따라서, 포토다이오드가 포화하지 않는 짧은 시간과 충분히 긴 시간으로 촬영할 수 있으므로, 본 실시의 형태의 증폭형 고체 촬상 장치는, 다이나믹 레인지를 확대할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 다른 샘플링 용량에 축적된 신호 전압은 수평 신호선(570)에 동시에 읽어져 가산된다. 따라서, 프레임 메모리 등을 새롭게 설치하지 않고 다이나믹 레인지를 확대할 수 있으므로, 본 실시의 형태의 증폭형 고체 촬상 장치는, 칩 면적을 증대시키지 않고 다이나믹 레인지를 확대할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 다른 행의 단위 셀(500)의 신호 전압을 가산하는 제2 모드와, 가산하지 않은 제1 모드의 양 모드를 실현할 수 있다. 따라서, 저 조도 시에는 가산하는 제2 모드를 이용해 감도를 향상시키고, 고 조도 시에는 가산하지 않은 제1 모드를 이용해 다이나믹 레인지를 확대할 수 있으므로, 본 실시의 형태의 증폭형 고체 촬상 장치는, 다양한 촬상 상황에 대응 가능한 증폭형 고체 촬상 장치를 실현할 수 있다.
(제2 실시의 형태)
도 9는, 본 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다. 도 9에 있어서, 도 4와 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 상세한 설명은 여기서는 생략한다.
본 실시의 형태의 증폭형 고체 촬상 장치는, 제1 실시의 형태의 고체 촬상 장치와는 다른 신호 처리부 및 행 선택 회로를 가지고, 신호 처리부(700)와, 행 선택 회로(710, 720)와, 단위 셀(500)과, 이미지 영역(510)과, 제1 수직 신호선(520)과, 부하 트랜지스터군(540) 및 열 선택 회로(560)와, 수평 신호선(570)과, 출력 증폭기(580)로 구성된다.
행 선택 회로(710, 720)는, 각각 수직 선택 트랜지스터(505)와 함께 행 선택 수단을 구성하고, 2행 이상 떨어진 단위 셀(500)을 행 단위로 선택한다. 또한, 행 선택 회로(710, 720)는, 독출 제어 수단을 구성하고, 포토다이오드(501)에 신호 전하를 축적시키는 기간을 제어한다. 즉, 제1 모드에서는, 1수직 주사 기간보다도 짧은 제1 기간과, 제1 기간보다도 짧은 제2 기간에 축적 기간을 설정하고, 제2 모드에서는, 1수직 주사 기간인 제3의 기간에 축적 기간을 설정한다. 예를 들면, 제2 기간은 1수평 기간보다도 긴 기간으로 되고, 제1 기간은 1수직 주사 기간에서 제2 기간을 뺀 기간이 된다.
여기서, 신호 처리부(700)의 회로 구성도를 도 10에 도시한다. 도 10에 있어서, 도 5와 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 상세한 설명은 여기서는 생략한다.
신호 처리부(700)는, 샘플링 트랜지스터(800a, 800b)와, 샘플링 트랜지스터(800a)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(810a)과, 샘플링 트랜지스터(800b)를 통해 제2 수직 신호선(620)과 접속된 샘플링 용량(810b)과, 펄스 발생 회로(820)와, 샘플 홀드 트랜지스터(600)와, 클램프 용량(610)과, 제2 수직 신호선(620)과, 클램프 트랜지스터(640)와, 열 선택 트랜지스터(650)와, 수평 신호선 용량(230)으로 구성된다.
샘플링 트랜지스터(800a)는, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)의 인가에 대응해, ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(810a)에 전송하거나, 혹은 샘플링 용량(810a)의 신호 전압을 제2 수직 신호선(620)에 전송한다. 또한, 샘플링 트랜지스터(800b)는, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)의 인가에 대응하여 ON 상태로 되고, 제2 수직 신호선(620)에 의해 전달된 신호 전압을 샘플링 용량(810b)에 전송하거나, 혹은 샘플링 용량(810b)의 신호 전압을 제2 수직 신호선(620)에 전송한다.
샘플링 용량(810a, 810b)은 제1 모드에서는, 각각 제1 기간 및 제2 기간에서 포토다이오드(501)에 축적된 신호 전하에 대응하는 신호 전압을 축적하고, 제2 모드에서는, 제3의 기간에서 각각 다른 행의 포토다이오드(501)에 축적된 신호 전하에 대응하는 신호 전압을 축적한다. 이 때, 샘플링 용량(810a)의 용량치를 Csp, 샘플링 용량(810b)의 용량치를 Csp로 한다.
펄스 발생 회로(820)는, 샘플링 트랜지스터(800a, 800b)와 함께 용량 선택 수단을 구성하고, 샘플링 용량(810a, 810b)에서 신호 전압을 축적하는 임의의 샘플링 용량을 선택한다. 즉, 제1 모드에서는, 제1 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810a)에 축적되고, 제2 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810b)에 축적되도록 샘플링 용량을 선택하고, 제2 모드에서는, 제3의 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810a, 810b) 중 어느 한쪽에 축적되도록 샘플링 용량을 선택한다. 또한, 펄스 발생 회로(820)는, 샘플링 용량(810a, 810b)에 축적된 신호 전압이 따로따로 수평 신호선(570)에 읽어지도록 샘플링 용량을 선택한다.
이하에서 상기 구성을 갖는 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)에 대해서, 도 11에 도시하는 구동 타이밍 챠트에 따라 설명한다. 또한, 제2 모드 의 동작은, 제1 실시의 형태의 증폭형 고체 촬상 장치와 동일하므로, 설명을 생략한다.
우선, n행째의 단위 셀(500)이 선택되면, LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n1)가 행 선택 회로(710)로부터 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압이 클램프 용량(610)에 유지된다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 인가되므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되므로, 샘플링 트랜지스터(800a)는 ON 상태로 되고, 샘플링 용량(810a)이 CPDC선의 전위에 리셋된다.
다음에, 리셋(n)선을 하이 레벨로 하는 리셋 펄스(n1)가 행 선택 회로(710)로부터 n행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n)선을 하이 레벨로 하는 독출 펄스(n1)가 행 선택 회로(710) 로부터 n행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 인가되므로, 샘플링 용량(810a)에는 n행째의 단위 셀(500)의 제1 기간의 신호 전압이 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A), 및 READ(n)선을 로우 레벨로 하는 독출 펄스(n1)가 인가된다.
여기서, 샘플링 용량(810a)에 축적되는 제1 기간의 신호 전압은, n행째의 단위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n2)가 행 선택 회로(720)로부터 인가되고 나서, n행째의 단위 셀(500)의 제1 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n1)가 행 선택 회로(710)로부터 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, m행째의 단위 셀(500)이 선택되면, LSET(m)선을 하이 레벨로 하는 행 선택 펄스(m2)가 행 선택 회로(720)로부터 m행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스 및 CP선을 하이 레벨로 하는 클램프 펄스가 인가된다. 이 때, 동시에 SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되므로, 샘플링 트랜지스터(800b)는 ON 상태로 되고, 샘플링 용량(810b)이 CPDC선의 전위에 리셋된다.
다음에, m행째의 단위 셀(500)의 리셋 트랜지스터(504)와 연결된 RESET(m)선을 하이 레벨로 하는 리셋 펄스(m2)가 행 선택 회로(720)로부터 인가되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, m행째의 단위 셀(500)의 독출 트랜지스터(502)와 연결된 READ(m)선을 하이 레벨로 하는 독출 펄스(m2)가 행 선택 회로(720)로부터 인가되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속하고 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위로 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 인가되어 있으므로, 샘플링 용량(810b)에는 m행째의 단위 셀(500)의 제2 기간의 신호전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B)가 인가된다.
여기서, 샘플링 용량(810b)에 축적되는 제2 기간의 신호 전압은, m행째의 단위 셀(500)의 제1 기간의 신호 전압의 축적을 위해 READ(m)선을 하이 레벨로 하는 독출 펄스(m1)가 행 선택 회로(710)로부터 인가되고 나서, m행째의 단위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(m)선을 하이 레벨로 하는 독출 펄스(m2) 가 행 선택 회로(720)로부터 금회 인가되기까지 포토 다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, CSEL(k)선을 하이 레벨로 하는 열 선택 펄스(k)가 인가되고, k열째의 열 선택 트랜지스터(650)는 ON 상태로 된다. 그 후, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되고, 샘플링 용량(810a)에 축적된 신호 전압이 수평 신호선(570)에 출력된다. 또한 그 후, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 샘플링 용량(810b)에 축적된 신호 전압이 수평 신호선(570)에 출력된다.
다음에, 열 선택 펄스의 인가, 용량 선택 펄스(A)의 인가 및 용량 선택 펄스(B)의 인가를 모든 열 선택 트랜지스터(650)에 대해 행한다.
이상과 같이, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 제1 실시의 형태의 증폭형 고체 촬상 장치와 마찬가지로, 다이나믹 레인지를 확대하는 것이 가능한 고체 촬상 장치를 실현할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 제1 실시의 형태의 증폭형 고체 촬상 장치와 마찬가지로, 다양한 촬상 상황에 대응 가능한 증폭형 고체 촬상 장치를 실현할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 제1 실시의 형태의 증폭형 고체 촬상 장치와 달리, 제1 기간 및 제2 기간 중 어느쪽인가 짧은 쪽의 기간을 1수평 기간보다도 긴 기간으로 설정할 수 있으므로, 높은 자유도를 가져 축적 기간을 설정하는 것이 가능한 고체 촬상 장치를 실현할 수 있다.
또, 본 실시의 형태의 증폭형 고체 촬상 장치에 있어서, 제2 수직 신호선(620)에는 샘플링 트랜지스터(800a, 800b)를 통해 2개의 샘플링 용량(810a, 810b)이 접속되고, 제1 기간의 신호 전압 및 제2 기간의 신호 전압의 축적에는, 각각 1개의 샘플링 용량이 사용되는 것으로 했다. 그러나, 제2 수직 신호선(620)에는 복수의 샘플링 용량이 접속되고, 제1 기간의 신호 전압 및 제2 기간의 신호 전압의 축적에는, 각각 복수의 샘플링 용량이 사용되어도 된다. 예를 들면 도 12에 도시되는 것처럼, 제2 수직 신호선(620)에는 샘플링 트랜지스터(800a, 800b, 800c)를 통해 3개의 샘플링 용량(810a, 810b, 810c)이 접속되고, 제1 기간의 신호 전압 및 제2 기간의 신호 전압의 축적에는, 각각 1개 또는 2개의 샘플링 용량이 사용되어도 된다.
이 때, 제1 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 수, 및 제2 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 수는 이하와 같이 최적화된다.
제1 기간(t1) 및 제2 기간(t2)에서 포토다이오드(501)에 축적된 신호 전하에 대응하는 신호 전압을 각각 SIG1 및 SIG2로 하면, 신호비는 SIG1:SIG2=t1:t2로 되고, 출력 증폭기(580)를 포함하는 후단 회로에 N이라는 일정한 노이즈가 존재한다고 하면, 제2 기간의 신호의 S/N비(신호 대 잡음비)는 제1 기간의 신호에 대해 t2/t1에 비례하여 열화한다. 따라서, 제1 기간의 신호와 제2 기간의 신호의 S/N비를 동등하게 하기 위해서, 각 기간의 신호 전압을 축적하는 샘플링 용량의 용량치를 최적화하는 것이 바람직하다.
이상에서 기술한 것에 의거해, 제1 기간의 신호 전압의 축적에 사용되는 샘 플링 용량의 용량치(Csp1) 및 제2 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 용량치(Csp2)의 최적화를 행하기 위한 (1)식이 도출된다. (1)식에 있어서, 좌변은 제1 기간의 신호에 대한 게인에 제1 기간을 적산한 것이고, 우변은 제2 기간의 신호에 대한 게인에 제2 기간을 적산한 것이다. 식(1)은, 전술과 같이 S/N비가 동등하게 되기 때문에 신호 출력이 동일하게 되는 것을 나타낸다.
t1×(Ccp/(Ccp＋Csp1))/(Csp1/(Csp1＋Ccom))=
t2×(Ccp/(Ccp＋Csp2))/(Csp2/(Csp2＋Ccom)) …(1)
제1 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 최적의 수 및 제2 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 최적의 수는, (1)식을 이용해 산출된다. 예를 들면 Ccp 및 Ccom이 각각 5pF인 경우에는, (1)식으로부터 t1/t2=Csp1/Csp2로 되고, 예를 들면 t1:t2=2:1이면 Csp1=2Csp2로 된다. 따라서, 도 12에 도시되는 신호 처리부(700)에 있어서는, 제1 기간의 신호 전압의 축적 및 제2 기간의 신호 전압의 축적에 사용되는 샘플링 용량의 최적의 수는, 각각 2개 및 1개로 되고, 도 13에 도시되는 것과 같은 구동 타이밍 챠트에 따라 동작하게 된다. 즉, 펄스 발생 회로(1020)는, 제1 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810a, 810b)에 축적되고, 제2 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810c)에 축적되도록 샘플링 용량을 선택하고, 샘플링 용량(810a, 810b)과 샘플링 용량(810c)에 축적된 신호 전압이 따로따로 수평 신호선(570)에 읽어지도록 샘플링 용량을 선택한다. 이 때 제1 기간 및 제2 기간의 각 신호 및 가산된 신호는, 도 14에 도시되는 것과 같은 출력이 된다.
여기서, 예를 들면 t1:t2=5:1이면 Csp1=5Csp2로 되고, 3개의 샘플링 용량밖에 포함하지 않는 도 12에 도시되는 신호 처리부(700)에 있어서는, S/N비가 동일하게 되도록 최적 분배하는 것이 불가능하게 된다. 그러나, 이 경우에는, 다른 축적 기간의 신호 전압의 축적에 각각 최저 1개 이상의 샘플링 용량을 사용하는 것을 전제로 한 후에, 신호 전압이 큰 축적 기간의 긴 신호가 표준이 되므로, 축적 기간이 긴 신호의 게인이, 축적 기간이 짧은 신호의 게인보다 높아지도록 샘플링 용량이 분배된다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 있어서, 복수의 제2 수직 신호선(620)은 열 선택 트랜지스터(650)를 통해 1개의 수평 신호선(570)에 각각 접속되는 것으로 했다. 그러나, 복수의 제2 수직 신호선은, 열 선택 트랜지스터를 통해 복수개의 수평 신호선에 각각 접속되어도 된다. 예를 들면, 도 15에 도시하는 바와같이, 복수의 제2 수직 신호선(620)은 열 선택 트랜지스터(650)를 통해 2개의 제1 수평 신호선(570a) 및 제2 수평 신호선(570b)에 각각 접속되어도 된다. 이 때, 증폭형 고체 촬상 장치는 도 16에 도시되는 것과 같은 구동 타이밍 챠트에 따라 동작하고, CSELl(k)를 하이 레벨로 하는 열 선택 펄스(k1)의 인가에 따라, 샘플링 용량(810a)은 제1 수평 신호선(570a)과 접속되고, CSEL2(k)를 하이 레벨로 하는 열 선택 펄스(k2)의 인가에 따라, 샘플링 용량(810b)은 제2 수평 신호선(570b)과 접속된다. 즉, 샘플링 용량(810a, 810b)에 축적된 신호 전압은, 수평 신호선에서 가산되지 않고 따로따로 출력된다.
(제3의 실시의 형태)
도 17은, 본 실시의 형태의 증폭형 고체 촬상 장치의 구성도이다. 도 17에 있어서, 도 9와 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 상세한 설명은 여기서는 생략한다.
본 실시의 형태의 증폭형 고체 촬상 장치는, 제2 실시의 형태의 고체 촬상 장치와는 다른 신호 처리부 및 행 선택 회로를 가지고, 신호 처리부(1500)와, 행 선택 회로(1510)와, 각 행의 단위 셀(500)에 연결된 AND 게이트를 복수개 갖는 논리 회로(1520)와, 단위 셀(500)과, 이미지 영역(510)과, 제1 수직 신호선(520)과, 부하 트랜지스터군(540) 및 열 선택 회로(560)와, 수평 신호선(570)과, 출력 증폭기(580)로 구성된다.
행 선택 회로(1510) 및 논리 회로(1520)는, 수직 선택 트랜지스터(505)와 함께 행 선택 수단을 구성하고, 2행 이상 떨어진 단위 셀(500)을 행 단위로 선택한다. 또한, 행 선택 회로(1510) 및 논리 회로(1520)는, 독출 제어 수단을 구성하고, 포토다이오드(501)에 신호 전하를 축적시키는 기간을 제어한다. 즉, 제1 모드에서는, 1수직 주사 기간보다도 짧은 제1 기간과, 제1 기간보다도 짧은 제2 기간과 축적 기간을 설정하고, 제2 모드에서는, 1수직 주사 기간인 제3의 기간에 축적 기간을 설정한다. 예를 들면, 제2 기간은 1수평 기간보다도 긴 기간이 되고, 제1 기간은 1수직 주사 기간에서 제2 기간을 뺀 기간이 된다.
여기서, 신호 처리부(1500)의 회로 구성도를 도 18에 도시한다. 도 18에 있어서, 도 10과 동일한 요소에는 동일한 부호가 붙여지고, 이들에 관한 상세한 설명은 여기서는 생략한다.
신호 처리부(1500)는, 샘플링 트랜지스터(800a, 800b)와, 샘플링 용량(810a, 810b)과, 샘플 홀드 트랜지스터(600)와, 클램프 용량(610)과, 제2 수직 신호선(620)과, 클램프 트랜지스터(640)와, 열 선택 트랜지스터(650)와, 펄스 발생 회로(1620)와, 수평 신호선 용량(230)으로 구성된다.
펄스 발생 회로(1620)는, 샘플링 트랜지스터(800a, 800b)와 함께 용량 선택 수단을 구성하고, 샘플링 용량(810a, 810b)에서 신호 전압을 축적하는 임의의 샘플링 용량을 선택한다. 즉, 제1 모드에서는, 제1 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810a)에 축적되고, 제2 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810b)에 축적되도록 샘플링 용량을 선택하고, 제2 모드에서는, 제3의 기간에서 축적된 신호 전하에 대응하는 신호 전압이 샘플링 용량(810a, 810b) 중 어느 한쪽에 축적되도록 샘플링 용량을 선택한다. 또한, 펄스 발생 회로(1620)는, 샘플링 용량(810a, 810b)에 축적된 신호 전압이 따로따로 수평 신호선(570)에 읽어지도록 샘플링 용량을 선택한다.
이하에 상기 구성을 갖는 증폭형 고체 촬상 장치의 동작(제1 모드의 동작)에 대해서, 도 19에 도시하는 구동 타이밍 챠트에 따라 설명한다. 또한, 제2 모드의 동작은, 제1 실시의 형태의 증폭형 고체 촬상 장치와 동일하므로, 설명을 생략한다.
우선, n행째 및 m행째의 단위 셀(500)이 선택되면, LSET(n)선 및 LSET(m)을 하이 레벨로 하는 행 선택 펄스(n1, m2)가, n행째 및 m행째의 단위 셀(500)과 각각 연결된 AND 게이트 한쪽의 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, n행은 홀수행이고, m행은 짝수행이다.
다음에, 홀수행의 단위 셀(500)과 연결된 AND 게이트의 다른쪽 입력 단자에 신호를 전달하는 ODD선을 하이 레벨로 하는 출력 신호 제어 펄스(ODD)가 논리 회로(1520)에 공급된다. n행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, AND 게이트의 한쪽 입력 단자에 공급된 펄스, 즉 LSET(n)선을 하이 레벨로 하는 행 선택 펄스(n1, m2)가 n행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 인가되어 있으므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되므로, 샘플링 용량(810a)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n)선 및 RESET(m)선을 하이 레벨로 하는 리셋 펄스(n1, m2)가 n행째 및 m행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, ODD선을 하이 레벨로 하는 출력 신호 제어 펄스(ODD)가 AND 게이트의 다른쪽 입력 단자에 공급되어 있으므로, n행째의 단 위 셀(500)과 연결된 AND 게이트의 논리곱은 1로 되고, RESET(n)선을 하이 레벨로 하는 리셋 펄스(n1, m2)가 n행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 제2 수직 신호선(620)은 플로팅 상태가 된다.
다음에, READ(n)선 및 READ(m)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 n행째 및 m행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, ODD선을 하이 레벨로 하는 출력 신호 제어 펄스(ODD)가 AND 게이트의 다른쪽의 입력 단자에 공급되어 있으므로, n행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1로 되고, READ(n)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 n행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 인가되므로, 샘플링 용량(810a)에는, n행째의 단위 셀(500)의 제1 기간의 신호 전압이 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A), 및 READ(n)선을 로우 레벨로 하는 독출 펄스(n1, m2)가 인가된다. 또한, ODD선을 로우 레벨로 하는 출력 신호 제어 펄스(ODD)가 인가된다.
여기서, 샘플링 용량(810a)에 축적되는 제1 기간의 신호 전압은, n행째의 단 위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n2, m1)가 인가되고 나서, n행째의 단위 셀(500)의 제1 기간의 신호 전압의 독출을 위해 READ(n)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, 짝수행의 단위 셀(500)과 연결된 AND 게이트의 다른쪽 입력 단자에 신호를 전달하는 EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 논리 회로(1520)에 공급된다. m행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, AND 게이트의 한쪽 입력 단자에 공급된 펄스, 즉 LSET(m)선을 하이 레벨로 하는 행 선택 펄스(n1, m2)가 m행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 인가되어 있으므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되어 있으므로, 샘플링 용량(810b)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n)선 및 RESET(m)선을 하이 레벨로 하는 리셋 펄스(n1, m2)가 n행째 및 m행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 AND 게이트의 다른쪽 입력 단자에 공급되어 있으므로, m행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1로 되고, RESET(m)선을 하이 레벨로 하는 리셋 펄스(n1, m2)가 m행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 인가되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n)선 및 READ(m)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 n행째 및 m행째의 단위 셀(500)과 각각 연결된 AND 게이트 한쪽의 입력 단자에 공급된다. 이 때, EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 AND 게이트의 다른쪽 입력 단자에 공급되어 있으므로, m행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, READ(m)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 m행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 인가되어 있으므로, 클램프 트랜지스터(640)는 OFF 상태로 되고, 샘플링 용량(810b)에는, m행째의 단위 셀(500)의 제2 기간의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄 스(B), 및 READ(m)선을 로우 레벨로 하는 독출 펄스(n1, m2)가 인가된다. 또한, EVEN선을 로우 레벨로 하는 출력 신호 제어 펄스(EVEN)가 인가된다.
여기서, 샘플링 용량(810b)에 축적되는 제2 기간의 신호 전압은, m행째의 단위 셀(500)의 제1 기간의 신호 전압의 독출을 위해 READ(m)를 하이 레벨로 하는 독출 펄스(n2, m1)가 인가되고 나서, m행째의 단위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(m)선을 하이 레벨로 하는 독출 펄스(n1, m2)가 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, CSEL(k)선을 하이 레벨로 하는 열 선택 펄스(k)가 인가되고, k열째의 열 선택 트랜지스터(650)는 ON 상태로 된다. 그 후, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되고, 샘플링 용량(810a)에 축적된 신호 전압이 수평 신호선(570)에 출력된다. 또한 그 후, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 샘플링 용량(810b)에 축적된 신호전압이 수평 신호선(570)에 출력된다.
다음에, 열 선택 펄스, 용량 선택 펄스(A) 및 용량 선택 펄스(B)의 인가를 모든 열 선택 트랜지스터(650)에 대해 행한다.
다음에, n＋1행째 및 m＋1행째의 단위 셀(500)이 선택되면, LSET(n＋1)선 및 LSET(m＋1)선을 하이 레벨로 하는 행 선택 펄스(n1＋1, m2＋1)가 n＋1행째 및 m＋1행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, n＋1행은 짝수행이 되고, m＋1행은 홀수행이 된다.
다음에, EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 AND 게이트의 다른쪽 입력 단자에 공급된다. n＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, LSET(n＋1)선을 하이 레벨로 하는 행 선택 펄스(n1＋1, m2＋1)가 n＋1행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압이 클램프 용량(610)에 유지된다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 인가되어 있으므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되어 있으므로, 샘플링 용량(810a)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n＋1)선 및 RESET(m＋1)선을 하이 레벨로 하는 리셋 펄스(n1＋1, m2＋l)가 n＋1행째 및 m＋1행째의 단위 셀(500)과 연결된 AND 게이트의 한쪽 입력 단자에 공급된다. 이 때, EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 AND 게이트의 다른쪽 입력 단자에 공급되어 있으므로, n＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, RESET(n＋1)선을 하이 레벨로 하는 리셋 펄스(n1＋1, m2＋1)가 n＋1행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋 된다.
다음에, CP선을 로우레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n＋1)선 및 READ(m＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 n＋1행째 및 m＋1행째의 단위 셀(500)과 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, EVEN선을 하이 레벨로 하는 출력 신호 제어 펄스(EVEN)가 AND 게이트의 다른쪽 입력 단자에 공급되어 있으므로, n＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, READ(n＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 n＋1행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 샘플링 용량(810a)에는, n＋1행째의 단위 셀(500)의 제1 기간의 신호 전압이 축적된다. 그리고, SWA선을 로우 레벨로 하는 용량 선택 펄스(A), 및 READ(n＋1)선을 로우 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 인가된다. 또한, EVEN선을 로우 레벨로 하는 출력 신호 제어 펄스(EVEN)가 인가된다.
여기서, 샘플링 용량(810a)에 축적되는 제1 기간의 신호 전압은, n＋1행째의 단위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(n＋1)선을 하이 레벨로 하는 독출 펄스(n2＋1, m1＋1)가 인가되고 나서, n＋1행째의 단위 셀(500)의 제1 기간의 신호 전압의 독출을 위해 READ(n＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, ODD선을 하이 레벨로 하는 출력 신호 제어 펄스(ODD)가 AND 게이트의 다른쪽 입력 단자에 공급된다. m＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, LSET(m＋1)선을 하이 레벨로 하는 행 선택 펄스(n1＋1, m2＋1)가 m＋1행째의 단위 셀(500)의 수직 선택 트랜지스터(505)에 인가된다. 수직 선택 트랜지스터(505)는 ON 상태로 되고, 증폭 트랜지스터(503)와 부하 트랜지스터군(540)에서 소스 팔로어 회로가 형성되고, 단위 셀(500)의 전원 전압에 추종한 전압이 그 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된다.
다음에, SP선을 하이 레벨로 하는 샘플링 펄스가 샘플 홀드 트랜지스터(600)에 인가되고, 소스 팔로어 회로에서 제1 수직 신호선(520)에 출력된 전압을 클램프 용량(610)에 유지한다. 이 때, CP선을 하이 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되므로, 클램프 용량(610)의 제2 수직 신호선(620)측이 CPDC선의 전위에 리셋된다. 또한, 동시에 SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되므로, 샘플링 용량(810b)이 CPDC선의 전위에 리셋된다.
다음에, RESET(n＋1) 및 RESET(m＋1)선을 하이 레벨로 하는 리셋 펄스(n1＋1, m2＋1)가 n＋1행째 및 m＋1행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 공급된다. 이 때, ODD선을 하이 레벨로 하는 출력 신호 제어 펄스 (ODD)가 논리 게이트의 다른쪽 입력 단자에 공급되어 있으므로, m＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1로 되고, RESET(m＋1)선을 하이 레벨로 하는 리셋 펄스(n1＋1, m2＋1)가 m＋1행째의 단위 셀(500)의 리셋 트랜지스터(504)에 인가된다. 리셋 트랜지스터(504)는 ON 상태로 되고, FD부(506)의 전위가 리셋된다.
다음에, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되고, 제2 수직 신호선(620)은 플로팅 상태로 된다.
다음에, READ(n＋1) 및 READ(m＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 n＋1행째 및 m＋1행째의 단위 셀(500)과 각각 연결된 AND 게이트의 한쪽 입력 단자에 행 선택 회로(1510)로부터 공급된다. 이 때, ODD선을 하이 레벨로 하는 출력 신호 제어 펄스(ODD)가 논리 게이트의 다른쪽 입력 단자에 공급되어 있으므로, m＋1행째의 단위 셀(500)과 연결된 AND 게이트의 논리곱은 1이 되고, READ(m＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 m＋1행째의 단위 셀(500)의 독출 트랜지스터(502)에 인가된다. 독출 트랜지스터(502)는 ON 상태로 되고, 포토다이오드(501)에 축적한 신호 전하가 FD부(506)에 전송된다. FD부(506)에 접속해 있는 증폭 트랜지스터(503)의 게이트 전압은 FD부(506)의 전위가 되고, 이 전압과 거의 동등한 전압이 제1 수직 신호선(520)에 출력된다. 이 때, CP선을 로우 레벨로 하는 클램프 펄스가 클램프 트랜지스터(640)에 인가되어 있으므로, 샘플링 용량(810b)에는, m＋1행째의 단위 셀(500)의 제2 기간의 신호 전압이 축적된다. 그리고, SWB선을 로우 레벨로 하는 용량 선택 펄스(B) 및 READ(m＋1)선을 로우 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 인가된다. 또한, ODD선을 로우 레벨로 하는 출력 신호 제어 펄스(ODD)가 인가된다.
여기서, 샘플링 용량(810b)에 축적되는 제2 기간의 신호 전압은, m＋1행째의 단위 셀(500)의 제1 기간의 신호 전압의 독출을 위해 READ(m＋1)선을 하이 레벨로 하는 독출 펄스(n2＋1, m1＋1)가 인가되고 나서, m＋1행째의 단위 셀(500)의 제2 기간의 신호 전압의 독출을 위해 READ(m＋1)선을 하이 레벨로 하는 독출 펄스(n1＋1, m2＋1)가 금회 인가되기까지 포토다이오드(501)에 축적된 신호 전하에 대응한다.
다음에, CSEL(k)선을 하이 레벨로 하는 열 선택 펄스(k)가 인가되고, k열째의 열 선택 트랜지스터(650)는 ON 상태가 된다. 그 후, SWA선을 하이 레벨로 하는 용량 선택 펄스(A)가 인가되고, 샘플링 용량(810a)에 축적된 신호 전압이 수평 신호선(570)에 출력된다. 또한, 그 후, SWB선을 하이 레벨로 하는 용량 선택 펄스(B)가 인가되고, 샘플링 용량(810b)에 축적된 신호 전압이 수평 신호선(570)에 출력된다.
다음에, 열 선택 펄스, 용량 선택 펄스(A) 및 용량 선택 펄스(B)의 인가를 모든 열 선택 트랜지스터(650)에 대해 행한다.
이상과 같이, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 제2 실시의 형태의 증폭형 고체 촬상 장치와 마찬가지로, 다이나믹 레인지를 확대하는 것이 가능한 고체 촬상 장치를 실현할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 제2 실시의 형태 의 증폭형 고체 촬상 장치와 마찬가지로, 높은 자유도를 가져 축적 기간을 설정하는 것이 가능한 고체 촬상 장치를 실현할 수 있다.
또한, 본 실시의 형태의 증폭형 고체 촬상 장치에 의하면, 행 선택 회로(1510)와 단위 셀(500)의 사이에 논리 회로(1520)를 설치함으로써 다른 행의 신호 전압의 독출을 행한다. 따라서, 복수의 독출 신호를 발생시키는 시프트 레지스터를 설치할 필요가 없어지므로, 본 실시의 형태의 증폭형 고체 촬상 장치는, 칩 면적을 증대시키지 않고 다이나믹 레인지를 확대할 수 있다.
이상, 본 발명에 관한 증폭형 고체 촬상 장치에 대해서 실시의 형태에 의거해 설명했는데, 본 발명은, 이 실시의 형태에 한정되지 않고, 본 발명의 범위를 일탈하지 않고 다양한 변형 또는 수정이 가능한 것은 말할 필요도 없다.
예를 들면, 상기 실시의 형태에서는, 도 20의 타이밍 챠트의 611로 표시되는 바와같이, 제1 모드에 있어서 독출 펄스를 인가하는 타이밍을 제어함으로써 제1 기간과 제2 기간을 설정했다. 그러나, 행 선택 회로는 전자 셔터 펄스를 임의의 타이밍에서 인가하고, 전자 셔터 펄스를 인가하는 타이밍에 의해 제1 기간 및 제2 기간을 설정해도 된다. 이 때, 제1 기간 혹은 제2 기간은, 전자 셔터 펄스가 인가되고 나서 제1 기간 혹은 제2 기간의 신호 전압의 축적을 위해 독출 펄스가 인가되기까지의 기간이 된다. 예를 들면, 제1 기간은, 도 20의 타이밍 챠트의 612에 표시되는 것처럼, 전자 셔터 펄스가 인가되고 나서 제1 기간의 신호 전압의 축적을 위해 독출 펄스(n)가 인가되기까지의 기간이 된다. 또한 마찬가지로, 제2 모드에 있어서의 제3의 기간에 대해서도 전자 셔터 펄스를 사용함으로써 1수직 주사 기간 이 하로 되는 것은 말할 필요도 없다.
또한, 상기 실시의 형태에서는, 용량 선택 펄스(A) 및 용량 선택 펄스(B)를 인가하고, 다음에 열 선택 펄스(k), 열 선택 펄스(k＋1)선을 순차 인가하는 것으로 했는데, 각 용량에 축적된 신호를 가산하기 위해서는, 열 선택 펄스(k)를 인가한 후, 용량 선택 펄스(A) 및 용량 선택 펄스(B)를 순차 인가하는 방법이어도 된다.
또한, 상기 실시의 형태에 있어서, 트랜지스터 및 용량은, 예를 들면 N형 MOS 트랜지스터로 구성되어도 된다. 이에 따라, 열 선택 트랜지스터는 PMOS형 트랜지스터와 비교해 열 선택시의 온 저항이 낮은 N형 MOS 트랜지스터로 구성되므로, 열 선택 트랜지스터의 게이트 사이즈를 작게 하는 것이 가능해지고, 열 선택 트랜지스터에 의한 다이빙 노이즈의 영향을 저감시킬 수 있다. 또한, 용량은 N형 MOS 트랜지스터로 구성되므로, 응답 특성을 빠르게할 수 있다. 또한, 2층의 폴리실리콘이 아니라, 1층의 폴리실리콘에 의해 용량을 형성하는 것이 가능해져, 제조 공정을 간략화할 수 있다.
본 발명은, 고체 촬상 장치에 이용할 수 있고, 특히 디지털 스틸 카메라 등의 휴대 기기의 화상 입력 소자 등에 이용할 수 있다.

Claims (15)

  1. 증폭형 고체 촬상 장치로서,
    광을 신호 전하로 변환하여 축적하는 광전 변환 수단과, 상기 광전 변환 수단의 신호 전하를 읽어내는 독출 수단을 가지고, 신호 전하에 대응하는 증폭 신호를 출력하는 행렬상으로 배치된 복수의 단위 셀과,
    제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록, 상기 독출 수단을 제어하는 독출 제어 수단을 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 청구항 1에 있어서, 상기 고체 촬상 장치는,
    행을 선택하는 행 선택 수단과, 각 열마다의 상기 단위 셀에 접속된 제1 용량 소자 및 제2 용량 소자와,
    상기 제1 용량 소자 및 제2 용량 소자의 한쪽을 선택하는 용량 선택 수단을 더 구비하고,
    상기 용량 선택 수단은, 상기 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 증폭 신호를, 각각 상기 제1 용량 소자 및 제2 용량 소자에 축적하도록 선택하는 것을 특징으로 하는 고체 촬상 장치.
  3. 청구항 2에 있어서,
    상기 제1 용량 소자 및 제2 용량 소자는, 다른 용량치를 갖는 것을 특징으로 고체 촬상 장치.
  4. 청구항 2에 있어서, 상기 용량 선택 수단은, 상기 제1 기간 및 제2 기간의 비에 의거하여 선택하는 것을 특징으로 하는 고체 촬상 장치.
  5. 청구항 2에 있어서,
    상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자에 축적되는 증폭 신호로 S/N비가 가까워지도록 선택하는 것을 특징으로 하는 고체 촬상 장치.
  6. 청구항 2에 있어서, 상기 용량 소자, 기간 설정 수단, 용량 선택 수단 및 행 선택 수단은, NMOS형 트랜지스터에 의해 구성되는 것을 특징으로 하는 고체 촬상 장치.
  7. 청구항 1에 있어서,
    상기 행 선택 수단은, 2행 이상 떨어진 2개의 행을 순차 선택하고,
    상기 독출 제어 수단은, 상기 2개의 행의 한쪽 행의 단위 셀의 신호 전하가 읽어질 때는, 상기 제1 기간에서 축적된 신호 전하가 읽어지도록 제어하고, 다른쪽 행의 단위 셀의 신호 전하가 읽어질 때는, 상기 제2 기간에서 축적된 신호 전하가 읽어지도록 제어하는 것을 특징으로 하는 고체 촬상 장치.
  8. 청구항 7에 있어서, 상기 행 선택 수단은, 상기 2행 이상 떨어진 2개의 행의 선택을 제어하는 선택 회로를 가지는 것을 특징으로 하는 고체 촬상 장치.
  9. 청구항 7에 있어서, 상기 고체 촬상 장치는, 상기 제1 용량 소자 및 제2 용량 소자와 접속된 수평 신호선을 더 구비하고,
    상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자의 증폭 신호가 상기 수평 신호선에 따로따로 읽어지도록 선택하는 것을 특징으로 하는 고체 촬상 장치.
  10. 청구항 7에 있어서, 상기 고체 촬상 장치는, 상기 제1 용량 소자 및 제2 용량 소자의 각각과 접속된 제1 수평 신호선 및 제2 수평 신호선을 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  11. 청구항 1에 있어서, 상기 제1 기간 및 제2 기간 중 어느쪽인가 짧은 쪽의 기간은, 1수평 주사 기간보다도 짧은 것을 특징으로 하는 고체 촬상 장치.
  12. 청구항 11에 있어서, 상기 고체 촬상 장치는, 또한, 상기 제1 용량 소자 및 제2 용량 소자와 접속된 수평 신호선을 구비하고,
    상기 용량 선택 수단은, 상기 제1 용량 소자 및 제2 용량 소자의 증폭 신호 가 상기 수평 신호선에 동시에 읽어지도록 선택하는 것을 특징으로 하는 고체 촬상 장치.
  13. 청구항 1에 있어서, 상기 제1 기간 및 제2 기간은, 1수직 주사 기간보다도 짧은 것을 특징으로 하는 고체 촬상 장치.
  14. 증폭형 고체 촬상 장치로서,
    광을 신호 전하로 변환하여 축적하는 광전 변환 수단과, 상기 광전 변환 수단의 신호 전하를 읽어내는 독출 수단을 가지고, 신호 전하에 대응하는 증폭 신호를 출력하는 행렬상으로 배치된 복수의 단위 셀과,
    제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록, 상기 독출 수단을 제어하는 독출 제어 수단을 구비하고,
    상기 독출 제어 수단은, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하지 않은 경우에는, 제1 기간 및 제2 기간이 다른 축적 기간에서 축적된 신호 전하가 읽어지도록 상기 독출 수단을 제어하고, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, 제3의 기간의 축적 기간에서 축적된 다른 행의 신호 전하가 가산하여 읽어지도록 상기 독출 수단을 제어하는 것을 특징으로 하는 고체 촬상 장치.
  15. 청구항 14에 있어서,
    상기 고체 촬상 장치는,
    행을 선택하는 행 선택 수단과,
    각 열마다의 상기 단위 셀에 접속된 제1 용량 소자 및 제2 용량 소자와,
    상기 제1 용량 소자 및 제2 용량 소자로부터 임의의 용량 소자를 선택하는 용량 선택 수단을 더 구비하고,
    상기 용량 선택 수단은, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하지 않은 경우에는, 상기 제1 기간 및 제2 기간에서 축적된 신호 전하에 대응하는 증폭 신호를, 각각 상기 제1 용량 소자 및 제2 용량 소자에 축적하도록 선택하고, 상기 복수행의 상기 단위 셀의 증폭 신호의 가산을 행하는 경우에는, 상기 제3의 기간에서 축적된 신호 전하에 대응하는 다른 단위 셀로부터의 증폭 신호를, 상기 제1 용량 소자 혹은 제2 용량 소자 중 어느곳에 축적하도록 선택하는 것을 특징으로 하는 고체 촬상 장치.
KR1020077009066A 2005-01-06 2005-12-21 고체 촬상 장치 KR20070091104A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00001877 2005-01-06
JP2005001877A JP4485371B2 (ja) 2005-01-06 2005-01-06 固体撮像装置

Publications (1)

Publication Number Publication Date
KR20070091104A true KR20070091104A (ko) 2007-09-07

Family

ID=36647540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077009066A KR20070091104A (ko) 2005-01-06 2005-12-21 고체 촬상 장치

Country Status (7)

Country Link
US (1) US8149308B2 (ko)
EP (1) EP1835733A1 (ko)
JP (1) JP4485371B2 (ko)
KR (1) KR20070091104A (ko)
CN (1) CN101099380A (ko)
TW (1) TW200633195A (ko)
WO (1) WO2006073057A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269570B1 (ko) * 2008-10-22 2013-06-05 캐논 가부시끼가이샤 촬상 센서 및 촬상장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250474B2 (ja) 2009-04-28 2013-07-31 パナソニック株式会社 固体撮像装置
GB2504111A (en) * 2012-07-18 2014-01-22 Stfc Science & Technology Image sensor device with external addressing and readout circuitry located along same edge of the sensor device
CN105594197A (zh) * 2013-09-27 2016-05-18 富士胶片株式会社 摄像装置及摄像方法
KR101689665B1 (ko) 2014-07-04 2016-12-26 삼성전자 주식회사 이미지 센서, 이미지 센싱 방법, 그리고 이미지 센서를 포함하는 이미지 촬영 장치
JP6735515B2 (ja) * 2017-03-29 2020-08-05 パナソニックＩｐマネジメント株式会社 固体撮像装置
US11082643B2 (en) 2019-11-20 2021-08-03 Waymo Llc Systems and methods for binning light detectors
CN114205543A (zh) * 2020-09-18 2022-03-18 三星电子株式会社 图像传感器
KR20220082566A (ko) * 2020-12-10 2022-06-17 삼성전자주식회사 이미지 센서

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313268A (ja) * 1991-04-10 1992-11-05 Sony Corp 固体撮像装置
JPH05145859A (ja) 1991-11-25 1993-06-11 Hitachi Ltd 固体撮像装置およびその制御方法
JP2988557B2 (ja) 1992-09-25 1999-12-13 松下電子工業株式会社 固体撮像装置及びそれを用いたカメラ装置
JP3680366B2 (ja) * 1995-08-11 2005-08-10 ソニー株式会社 撮像装置
US6115065A (en) * 1995-11-07 2000-09-05 California Institute Of Technology Image sensor producing at least two integration times from each sensing pixel
US6836291B1 (en) 1998-04-30 2004-12-28 Minolta Co., Ltd. Image pickup device with integral amplification
JP3724188B2 (ja) 1998-04-30 2005-12-07 コニカミノルタホールディングス株式会社 固体撮像装置
JP3657780B2 (ja) * 1998-06-30 2005-06-08 株式会社東芝 撮像装置
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP3634976B2 (ja) 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置
JP2001245213A (ja) 2000-02-28 2001-09-07 Nikon Corp 撮像装置
JP3562649B1 (ja) * 2003-03-20 2004-09-08 松下電器産業株式会社 固体撮像装置およびその駆動方法
JP5080794B2 (ja) 2006-01-17 2012-11-21 パナソニック株式会社 固体撮像装置およびカメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269570B1 (ko) * 2008-10-22 2013-06-05 캐논 가부시끼가이샤 촬상 센서 및 촬상장치
US8692917B2 (en) 2008-10-22 2014-04-08 Canon Kabushiki Kaisha Image sensor and image sensing apparatus with plural vertical output lines per column
US9294744B2 (en) 2008-10-22 2016-03-22 Canon Kabushiki Kaisha Image sensor and image sensing apparatus with plural vertical output lines

Also Published As

Publication number Publication date
US20090237538A1 (en) 2009-09-24
JP2006191397A (ja) 2006-07-20
JP4485371B2 (ja) 2010-06-23
WO2006073057A1 (ja) 2006-07-13
EP1835733A1 (en) 2007-09-19
US8149308B2 (en) 2012-04-03
TW200633195A (en) 2006-09-16
CN101099380A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
US7978240B2 (en) Enhancing image quality imaging unit and image sensor
US7256382B2 (en) Solid state imaging device, method of driving solid state imaging device and image pickup apparatus
US7812301B2 (en) Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
CN101998066B (zh) 固体摄像装置、其驱动方法以及电子设备
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7046238B2 (en) Solid state imaging apparatus and method for driving the same
US20060102827A1 (en) Solid-state imaging device
US7956916B2 (en) Solid-state imaging device
KR101939402B1 (ko) 고체 촬상 소자 및 구동 방법, 및 전자 기기
KR20070091104A (ko) 고체 촬상 장치
US8300122B2 (en) Solid-state imaging device, camera system, and signal reading method
US8319873B2 (en) Solid-state imaging device
JP2012065309A (ja) 撮像装置
JP6825675B2 (ja) 撮像素子及び撮像装置
JP6213596B2 (ja) 撮像装置
JP6863355B2 (ja) 撮像素子および撮像装置
JP7439772B2 (ja) 撮像素子及び撮像装置
JP6798532B2 (ja) 撮像素子及び撮像装置
JP2011010370A (ja) 物理情報取得方法および物理情報取得装置
JP2021016201A (ja) 固体撮像素子及び撮像装置
JP6375614B2 (ja) 固体撮像素子及び撮像装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid