JP7439772B2 - 撮像素子及び撮像装置 - Google Patents

Description

本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。

下記特許文献１には、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）フローティング容量部をなす電荷電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、前記電荷電圧変換領域同士を選択的に接続する連結スイッチとを備えた固体撮像素子が開示されている。

特表２００８－５４６３１３号公報

前記従来の固体撮像素子において、前記連結スイッチをオンして前記電荷電圧変換領域同士を接続することによって、接続された全体の電荷電圧変換領域での飽和電子数が拡大されるため、ダイナミックレンジを拡大させることができる。

また、前記従来の固体撮像素子において、前記連結スイッチをオフして前記電荷電圧変換領域を他の電荷電圧変換領域から切り離すことによって、電荷電圧変換容量が小さくなってその電荷電圧変換係数が大きくなるため、高感度読出し時のＳＮ比が高くなる。

しかし、前記従来の固体撮像素子では、前記連結スイッチをオフにしても、高感度読み出し時のＳＮ比をさほど高くすることはできなかった。

本発明は、このような事情に鑑みてなされたもので、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。

前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、１つの光電変換部、第１のノード、及び、前記１つの光電変換部に対応して設けられ前記光電変換部から前記第１のノードに電荷を転送する１つの転送スイッチを有する複数の画素ブロックと、１つの前記画素ブロックの前記第１のノード及び他の１つの前記画素ブロックの前記第１のノードにそれぞれ対応する２つの第２のノードと、前記１つの画素ブロックの前記第１のノード及び前記他の１つの画素ブロックの前記第１のノードと前記２つの第２のノードとの間を、それぞれ電気的に接続及び切断する２つの第１のスイッチ部と、前記２つの第２のノード間を電気的に接続及び切断する第２のスイッチ部と、前記２つの第２のノードにそれぞれ所定電位を供給する２つの第３のスイッチ部と、を備えたものである。

前記画素ブロックは、前記光電変換部を１つのみ有していて１つの画素で構成されたものでもよいし、前記光電変換部を２つ以上有していて複数の画素で構成されたものでもよい。この点は、後述する各態様についても同様である。

第２の態様による固体撮像素子は、前記第１の態様において、前記各画素ブロックは、前記光電変換部及び前記転送スイッチをそれぞれ複数有するものである。

第３の態様による固体撮像素子は、前記第１又は第２の態様において、第１の動作モードにおいて、前記１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部が、前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみ一旦オンし、かつ、前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記１つの画素ブロックの前記第１のノードの電位のリセット時に少なくともオンするように、前記各第１のスイッチ部及び前記各第３のスイッチ部を制御する制御部を備えたものである。

第４の態様による固体撮像素子は、前記第３の態様において、前記制御部は、第２の動作モードにおいて、前記１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部がオンし、前記第２のスイッチ部がオフし、かつ、前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみオンするように、前記各第１のスイッチ部、前記第２のスイッチ部及び前記各第３のスイッチ部を制御するものである。

第５の態様による固体撮像素子は、前記第３又は第４の態様において、前記制御部は、第３の動作モードにおいて、前記１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部がオンし、前記第２のスイッチ部がオンし、かつ、前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみオンするように、前記各第１のスイッチ部、前記第２のスイッチ部及び前記各第３のスイッチ部を制御するものである。

第６の態様による固体撮像素子は、前記第１又は第２の態様において、前記複数の画素ブロックのうちの３つ以上の画素ブロックの前記第１のノードと、これらの３つ以上の前記第１のノードにそれぞれ対応する３つ以上の前記第２のノードとの間の電気的な接続を、それぞれ電気的に接続及び切断する３つ以上の前記第１のスイッチ部を備え、前記３つ以上の第２のノードが複数の前記第２のスイッチ部により数珠繋ぎ状に接続され、前記３つ以上の第２のノードに前記所定電位をそれぞれ供給する３つ以上の前記第３のスイッチ部を備えたものである。

第７の態様による固体撮像素子は、前記第６の態様において、第１の動作モードにおいて、前記３つ以上の画素ブロックのうちの１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部が、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみ一旦オンし、かつ、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードの電位のリセット時に少なくともオンするように、前記各第１のスイッチ部及び前記各第３のスイッチ部を制御する制御部を備えたものである。

第８の態様による固体撮像素子は、前記第７の態様において、前記制御部は、第２の動作モードにおいて、前記３つ以上の画素ブロックのうちの１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部がオンし、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに対して電気的に接続される前記第２のスイッチ部がオフし、かつ、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみオンするように、前記各第１のスイッチ部、前記各第２のスイッチ部及び前記各第３のスイッチ部を制御するものである。

第９の態様による固体撮像素子は、前記第７又は第８の態様において、前記制御部は、第３の動作モードにおいて、前記３つ以上の画素ブロックのうちの１つの画素ブロックの前記第１のノードとこれに対応する前記第２のノードとの間を電気的に接続及び切断する前記第１のスイッチ部がオンし、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに対して電気的に接続される前記第２のスイッチ部がオンし、かつ、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードに対応する前記第２のノードに前記所定電位を供給する前記第３のスイッチ部が、前記３つ以上の画素ブロックのうちの前記１つの画素ブロックの前記第１のノードの電位のリセット時にのみオンするように、前記各第１のスイッチ部、前記各第２のスイッチ部及び前記各第３のスイッチ部を制御するものである。

第１０の態様による撮像装置は、前記第１乃至第９のいずれかの態様による固体撮像素子を備えたものである。

第１１の態様による撮像装置は、前記第３、第４、第５、第７、第８又は第９の態様による固体撮像素子と、ＩＳＯ感度の設定値に応じて前記各動作モードを切り替える制御手段と、を備えたものである。
前記課題を解決するための手段として、以下の各態様も提示する。第１の面による撮像素子は、列方向に沿って配置される複数の画素ブロックを備える撮像素子であって、前記画素ブロックは、光を電荷に変換する第１光電変換部と、光を電荷に変換する光電変換部であって前記列方向において前記第１光電変換部と並んで配置される第２光電変換部と、前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とが転送される１つの拡散領域であって、前記列方向において前記第１光電変換部と前記第２光電変換部との間に配置される拡散部と、前記拡散部に第１配線を介して電気的に接続される第１のトランジスタと、前記拡散部に前記第１配線を介して電気的に接続されるゲート部を有する増幅トランジスタと、前記第１のトランジスタと、所定電圧が供給される供給部との間の接続を制御するリセットスイッチとを含み、前記複数の画素ブロックのうち第１画素ブロックの前記第１のトランジスタと、前記複数の画素ブロックのうち、前記第１画素ブロックの隣に配置される第２画素ブロックの前記第１のトランジスタとは、第２配線を有する接続部を介して電気的に接続されるものである。
第２の面による撮像素子は、前記第１の面による撮像素子において、前記第１のトランジスタは、前記第１配線に電気的に接続される第１拡散領域と、前記接続部に電気的に接続される第２拡散領域とを有し、前記第１拡散領域と前記第２拡散領域とは、行方向に沿って配置され、前記第２拡散領域は、前記第１拡散領域よりも前記拡散部から離れた位置に配置され、前記第２配線は、前記第１画素ブロックの前記第１のトランジスタの前記第２拡散領域と、前記第２画素ブロックの前記第１のトランジスタの前記第２拡散領域との間において前記列方向に沿って配置されているものである。
第３の面による撮像素子は、前記第２の面による撮像素子において、前記第１配線は、前記第１のトランジスタの前記第１拡散領域と、前記増幅トランジスタの前記ゲート部との間において、前記行方向に延伸している部分と、前記列方向に延伸している部分とを有するものである。
第４の面による撮像素子は、前記第１乃至第３のいずれかの面による撮像素子において、前記第１光電変換部から前記拡散部に転送された電荷と、前記第２光電変換部から前記拡散部に転送された電荷とのうち、いずれか一方の電荷に基づく信号を信号線に読み出すための制御部を備え、前記制御部は、前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記拡散部に転送されている期間において、前記第１のトランジスタをオフにした状態で前記信号を前記信号線に読み出す第１の動作モードと、前記第１のトランジスタをオンにした状態で前記信号を前記信号線に読み出す第２の動作モードとを有するものである。
第５の面による撮像素子は、前記第４の面による撮像素子において、前記制御部は、前記第１画素ブロックの前記第１光電変換部で変換された電荷と、前記第１画素ブロックの前記第２光電変換部で変換された電荷とが前記第１画素ブロックの前記拡散部に転送されている期間において、前記第２画素ブロックの前記第１光電変換部で変換された電荷と、前記第２画素ブロックの前記第２光電変換部で変換された電荷とが前記第２画素ブロックの前記拡散部に転送されないように制御し、前記第２画素ブロックの前記第１光電変換部で変換された電荷と、前記第２画素ブロックの前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記第２画素ブロックの前記拡散部に転送されている期間において、前記第１画素ブロックの前記第１光電変換部で変換された電荷と、前記第１画素ブロックの前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記第１画素ブロックの前記拡散部に転送されないように制御するものである。
第６の面による撮像素子は、前記第１乃至第５のいずれかの面による撮像素子において、前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きい面積を有するものである。
第７の面による撮像素子は、前記第６の面による撮像素子において、前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きいゲート幅を有するものである。
第８の面による撮像素子は、前記第６又は第５の面による撮像素子において、前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きいゲート長を有するものである。
第９の面による撮像素子は、前記第４又は第５の面による撮像素子において、前記画素ブロックは、前記増幅トランジスタのソース部と前記信号線との間の接続を制御する選択トランジスタを含み、前記選択トランジスタのドレイン部は、前記増幅トランジスタのソース部と拡散領域を共有しているものである。
第１０の面による撮像素子は、前記第９の面による撮像素子において、前記増幅トランジスタのゲート部は、前記選択トランジスタのゲート部よりも大きい面積を有するものである。
第１１の面による撮像素子は、前記第１０の面による撮像素子において、前記増幅トランジスタのゲート部は、前記選択トランジスタのゲート部よりも大きいゲート長を有するものである。
第１２の面による撮像素子は、前記第１乃至第１１のいずれかの面による撮像素子において、前記リセットスイッチは、前記第１のトランジスタと前記供給部との間を接続するためのトランジスタを有するものである。
第１３の面による撮像素子は、前記第１２の面による撮像素子において、前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きい面積を有するものである。
第１４の面による撮像素子は、前記第１３の面による撮像素子において、前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きいゲート幅を有するものである。
第１５の面による撮像素子は、前記第１３又は第１４の面による撮像素子において、前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きいゲート長を有するものである。
第１６の面による撮像素子は、前記第１２乃至第１５のいずれかの面による撮像素子において、前記リセットスイッチは、前記第１のトランジスタと前記供給部との間において直列に接続された複数の前記トランジスタを有するものである。
第１７の面による撮像素子は、前記第４又は第５の面による撮像素子において、前記接続部は、前記第１画素ブロックの前記第１のトランジスタと、前記第２画素ブロックの前記第１のトランジスタとの間の接続を制御する第２のトランジスタを有し、前記制御部は、前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記拡散部に転送されている期間において、前記第２のトランジスタをオフにした状態で前記信号を前記信号線に読み出す第３の動作モードと、前記第２のトランジスタをオンにした状態で前記信号を前記信号線に読み出す第４の動作モードとを有するものである。
第１８の面による撮像素子は、前記第１７の面による撮像素子において、前記接続部は、前記第２のトランジスタを複数有するものである。
第１９の面による撮像装置は、前記第１乃至第１８のいずれかの面による撮像素子を備えるものである。

本発明によれば、ダイナミックレンジを拡大させることができるとともに、高感度読出し時のＳＮ比を向上させることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。

本発明の第１の実施の形態による電子カメラを模式的に示す概略ブロック図である。 図１中の固体撮像素子の概略構成を示す回路図である。 図１中の４つの画素ブロックの付近を拡大して示す回路図である。 図３中の３つの画素ブロックの付近を模式的に示す概略平面図である。 図４中の１つの画素ブロックの付近を拡大して示す概略平面図である。 図２に示す固体撮像素子の所定の動作モードを示すタイミングチャートである。 図２に示す固体撮像素子の他の動作モードを示すタイミングチャートである。 図２に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。 図２に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。 図２に示す固体撮像素子の更に他の動作モードを示すタイミングチャートである。 比較例による固体撮像素子の３つの画素ブロックの付近を示す回路図である。 図９に示す３つの画素ブロックの付近を模式的に示す概略平面図である。 本発明の第２の実施の形態による電子カメラの固体撮像素子の概略構成を示す回路図である。

以下、本発明による固体撮像素子及び撮像装置について、図面を参照して説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態による電子カメラ１を模式的に示す概略ブロック図である。

本実施の形態による電子カメラ１は、例えば一眼レフのデジタルカメラとして構成されるが、本発明による撮像装置は、これに限らず、コンパクトカメラなどの他の電子カメラや、携帯電話に搭載された電子カメラや、動画を撮像するビデオカメラ等の電子カメラなどの種々の撮像装置に適用することができる。

電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部３によってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子４の撮像面が配置される。

固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。通常の本撮影時（静止画撮影時）などでは、撮像制御部５は、例えば、全画素を同時にリセットするいわゆるグローバルリセット後に、図示しないメカニカルシャッタで露光した後に、所定の読み出し動作を行うように固体撮像素子４を制御する。また、電子ビューファインダーモード時や動画撮影時などでは、撮像制御部５は、例えばいわゆるローリング電子シャッタを行いつつ所定の読み出し動作を行うように固体撮像素子４を制御する。これらのとき、撮像制御部５は、後述するように、ＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作を行うように、固体撮像素子４を制御する。デジタル信号処理部６は、固体撮像素子４から出力されるデジタルの画像信号に対して、デジタル増幅、色補間処理、ホワイトバランス処理などの画像処理等を行う。デジタル信号処理部６による処理後の画像信号は、メモリ７に一旦蓄積される。メモリ７は、バス８に接続されている。バス８には、レンズ制御部３、撮像制御部５、ＣＰＵ９、液晶表示パネル等の表示部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。ＣＰＵ９には、レリーズ釦などの操作部１４が接続される。操作部１４によって、ＩＳＯ感度を設定することができるようになっている。記録部１１には記録媒体１１ａが着脱自在に装着される。

電子カメラ１内のＣＰＵ９は、操作部１４の操作により電子ビューファインダーモードや動画撮影や通常の本撮影（静止画撮影）などが指示されると、それに合わせて撮像制御部５を駆動する。このとき、レンズ制御部３によって、フォーカスや絞りが適宜調整される。固体撮像素子４は、撮像制御部５の指令によって駆動され、デジタルの画像信号を出力する。固体撮像素子４からのデジタルの画像信号は、デジタル信号処理部６で処理された後に、メモリ７に蓄積される。ＣＰＵ９は、電子ビューファインダーモード時にはその画像信号を表示部１０に画像表示させ、動画撮影時にはその画像信号を記録媒体１１ａに記録する。通常の本撮影時（静止画撮影時）などの場合は、ＣＰＵ９は、固体撮像素子４からのデジタルの画像信号がデジタル信号処理部６で処理されてメモリ７に蓄積された後に、操作部１４の指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部１１に処理後の信号を出力させ記録媒体１１ａに記録する。

図２は、図１中の固体撮像素子４の概略構成を示す回路図である。図３は、図２中の列方向に順次並んだ４つの画素ブロックＢＬの付近を拡大して示す回路図である。図４は、図３中の３つの画素ブロックＢＬの付近を模式的に示す概略平面図である。図５は、図４中の１つの画素ブロックＢＬの付近を拡大して示す概略平面図である。本実施の形態では、固体撮像素子４は、ＣＭＯＳ型の固体撮像素子として構成されているが、これに限らず、例えば、他のＸＹアドレス型固体撮像素子として構成してもよい。

固体撮像素子４は、図２乃至図４に示すように、Ｎ行Ｍ列に２次元マトリクス状に配置されそれぞれ２つの画素ＰＸ（ＰＸＡ，ＰＸＢ）を有する画素ブロックＢＬと、後述する第１のノードＰａとこれに対応する第２のノードＰｂとの間を電気的に接続及び切断する第１のスイッチ部としての第１のトランジスタＳＷＡと、２つの第２のノードＰｂ間を電気的に接続及び切断する第２のスイッチ部としての第２のトランジスタＳＷＢと、第２のノードＰｂに所定電位としての電源電圧ＶＤＤを供給する第３のスイッチ部としてのリセットトランジスタＲＳＴと、垂直走査回路２１と、画素ブロックＢＬの行毎に設けられた制御線２２～２７と、画素ＰＸの列毎に（画素ブロックＢＬの列毎に）設けられ対応する列の画素ＰＸ（画素ブロックＢＬ）からの信号を受け取る複数の（Ｍ本の）垂直信号線２８と、各垂直信号線２８に設けられた定電流源２９と、各垂直信号線２８に対応して設けられたカラムアンプ３０、ＣＤＳ回路（相関２重サンプリング回路）３１及びＡ／Ｄ変換器３２と、水平読み出し回路３３とを有している。

なお、カラムアンプ３０として、アナログ増幅器を用いてもよいし、いわゆるスイッチトキャパシタアンプを用いてもよい。また、カラムアンプ３０は、必ずしも設けなくてもよい。

図面表記の便宜上、図２ではＭ＝２として示しているが、列数Ｍは実際にはより多くの任意の数にされる。また、行数Ｎも限定されない。画素ブロックＢＬを行毎に区別する場合、ｊ行目の画素ブロックＢＬは符号ＢＬ（ｊ）で示す。この点は、他の要素や後述する制御信号についても同様である。図２及び図３には、４行に渡るｎ－１行目乃至ｎ＋２行目の画素ブロックＢＬ（ｎ－１）～ＢＬ（ｎ＋２）が示されている。

なお、図面では、画素ブロックＢＬのうち図２及び図３中下側の画素の符号をＰＸＡとし、図２及び図３中上側の画素の符号をＰＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＸを付して説明する場合がある。また、図面では、画素ＰＸＡのフォトダイオードの符号をＰＤＡとし、画素ＰＸＢのフォトダイオードの符号をＰＤＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＰＤを付して説明する場合がある。同様に、画素ＰＸＡの転送トランジスタの符号をＴＸＡとし、画素ＰＸＢの転送トランジスタの符号をＴＸＢとして、両者を区別しているが、両者を区別しないで説明するときには両者に符号ＴＸを付して説明する場合がある。なお、本実施の形態では、画素ＰＸのフォトダイオードＰＤは、２Ｎ行Ｍ列に２次元マトリクス状に配置されている。

本実施の形態では、各画素ＰＸは、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードＰＤから第１のノードＰａに電荷を転送する転送スイッチとしての転送トランジスタＴＸとを有している。

本実施の形態では、複数の画素ＰＸは、フォトダイオードＰＤが列方向に順次並んだ２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）毎に画素ブロックＢＬをなしている。図２及び図３に示すように、各画素ブロックＢＬ毎に、当該画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組の第１のノードＰａ、増幅トランジスタＡＭＰ及び選択トランジスタＳＥＬを共有している。第１のノードＰａには基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、第１のノードＰａに転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰは、第１のノードＰａの電位に応じた信号を出力する増幅部を構成している。選択トランジスタＳＥＬは、当該画素ブロックＢＬを選択するための選択部を構成している。フォトダイオードＰＤ及び転送トランジスタＴＸは、２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で共有されることなく、画素ＰＸ毎に設けられている。図２及び図３では、ｎは画素ブロックＢＬの行を示している。例えば、１行目の画素ＰＸ（ＰＸＡ）と２行目の画素ＰＸ（ＰＸＢ）とにより１行目の画素ブロックＢＬが構成され、３行目の画素ＰＸ（ＰＸＡ）と４行目の画素ＰＸ（ＰＸＢ）とにより２行目の画素ブロックＢＬが構成されている。

例えば、画素ブロックＢＬ（ｎ）の転送トランジスタＴＸＡ（ｎ）は、フォトダイオードＰＤＡ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送し、転送トランジスタＴＸＢ（ｎ）はフォトダイオードＰＤＢ（ｎ）から第１のノードＰａ（ｎ）に電荷を転送する。第１のノードＰａ（ｎ）には基準電位との間に容量（電荷電圧変換容量）が形成され、その容量によって、第１のノードＰａ（ｎ）に転送されてきた電荷が電圧に変換される。増幅トランジスタＡＭＰ（ｎ）は、第１のノードＰａ（ｎ）の電位に応じた信号を出力する。これらの点は、他の画素ブロックＢＬの行についても同様である。

なお、本発明では、例えば、フォトダイオードＰＤが列方向に順次並んだ３個以上の画素ＰＸ毎に画素ブロックＢＬを構成するようにしてもよい。

図面には示していないが、本実施の形態では、各々の画素ＰＸのフォトダイオードＰＤの光入射側には、それぞれが異なる色成分の光を透過させる複数種類のカラーフィルタが、所定の色配列（例えば、ベイヤー配列）で配置されている。画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。

第１のトランジスタＳＷＡ（ｎ）は、第１のノードＰａ（ｎ）とこれに対応する第２のノードＰｂ（ｎ）との間を電気的に接続及び切断する第１のスイッチ部を構成している。このような第１のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第１のトランジスタＳＷＡ（ｎ）で構成することが好ましい。これらの点は、他の第１のトランジスタＳＷＡについても同様である。

各第２のトランジスタＳＷＢは、各画素ブロックＢＬのうちの列方向に互いに隣り合う各２つの画素ブロックＢＬについて、一方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂと他方の画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂとの間を電気的に接続及び切断するように設けられた第２のスイッチ部を構成している。これによって、本実施の形態では、３つ以上の画素ブロックＢＬの第１のノードＰａが、複数の前記第２のスイッチ部により数珠繋ぎ状に接続されている。前述したような第２のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一の第２のトランジスタＳＷＢで構成することが好ましい。

例えば、第２のトランジスタＳＷＢ（ｎ）は、ｎ行目の画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対応する第２のノードＰｂ（ｎ）とｎ－１行目の画素ブロックＢＬ（ｎ－１）の第１のノードＰａ（ｎ－１）に対応する第２のノードＰｂ（ｎ－１）との間を電気的に接続及び切断するように、設けられている。この点は、他の第２のトランジスタＳＷＢについても同様である。

リセットトランジスタＲＳＴ（ｎ）は、第２のノードＰｂ（ｎ）に所定電位としての電源電圧ＶＤＤを供給する第３のスイッチ部を構成している。このような第３のスイッチ部は、複数のトランジスタ等のスイッチを組み合わせて構成することも可能であるが、構造を簡単にするため、本実施の形態のように単一のリセットトランジスタＲＳＴ（ｎ）で構成することが好ましい。これらの点は、他のリセットトランジスタＲＳＴについても同様である。

図２及び図３において、ＶＤＤは電源電位である。なお、本実施の形態では、トランジスタＴＸＡ，ＴＸＢ，ＡＭＰ，ＲＳＴ，ＳＥＬ，ＳＷＡ，ＳＷＢは、全てｎＭＯＳトランジスタである。

転送トランジスタＴＸＡのゲートは行毎に制御線２６に共通に接続され、そこには、制御信号φＴＸＡが垂直走査回路２１から供給される。転送トランジスタＴＸＢのゲートは行毎に制御線２５に共通に接続され、そこには、制御信号φＴＸＢが垂直走査回路２１から供給される。リセットトランジスタＲＳＴのゲートは行毎に制御線２４に共通に接続され、そこには、制御信号φＲＳＴが垂直走査回路２１から供給される。選択トランジスタＳＥＬのゲートは行毎に制御線２３に共通に接続され、そこには、制御信号φＳＥＬが垂直走査回路２１から供給される。第１のトランジスタＳＷＡのゲートは行毎に制御線２２に共通に接続され、そこには、制御信号φＳＷＡが垂直走査回路２１から供給される。第２のトランジスタＳＷＢのゲートは行毎に制御線２７に共通に接続され、そこには、制御信号φＳＷＢが垂直走査回路２１から供給される。例えば、転送トランジスタＴＸＡ（ｎ）のゲートには制御信号φＴＸＡ（ｎ）が供給され、転送トランジスタＴＸＢ（ｎ）のゲートには制御信号φＴＸＢ（ｎ）が供給され、リセットトランジスタＲＳＴ（ｎ）のゲートには制御信号φＲＳＴ（ｎ）が供給され、選択トランジスタＳＥＬ（ｎ）のゲートには制御信号φＳＥＬ（ｎ）が供給され、第１のトランジスタＳＷＡ（ｎ）のゲートには制御信号φＳＷＡ（ｎ）が供給され、第２のトランジスタＳＷＢ（ｎ）のゲートには制御信号φＳＷＢ（ｎ）が供給される。

各トランジスタＴＸＡ，ＴＸＢ，ＲＳＴ，ＳＥＬ，ＳＷＡ，ＳＷＢは、対応する制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷＡ，φＳＷＢがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフする。

垂直走査回路２１は、図１中の撮像制御部５による制御下で、画素ブロックＢＬの行毎に、制御信号φＴＸＡ，φＴＸＢ，φＲＳＴ，φＳＥＬ，φＳＷＡ，φＳＷＢをそれぞれ出力し、画素ブロックＢＬ、第１のトランジスタＳＷＡ、第２のトランジスタＳＷＢを制御し、静止画読み出し動作や動画読み出し動作などを実現する。この制御において、例えばＩＳＯ感度の設定値に応じて、後述する各動作モードの読み出し動作が行われる。この制御によって、各垂直信号線２８には、それに対応する列の画素ＰＸの信号（アナログ信号）が供給される。

本実施の形態では、垂直走査回路２１は、後述する各動作モードを、図１中の撮像制御部５からの指令（制御信号）に応じて切り替えて行う制御部を構成している。

垂直信号線２８に読み出された信号は、各列毎に、カラムアンプ３０で増幅され更にＣＤＳ回路３１にて光信号（画素ＰＸで光電変換された光情報を含む信号）と暗信号（光信号から差し引くべきノイズ成分を含む差分用信号）との差分を得る処理が施された後に、Ａ／Ｄ変換器３２にてデジタル信号に変換され、そのデジタル信号はＡ／Ｄ変換器３２に保持される。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、必要に応じて所定の信号形式に変換されて、外部（図１中のデジタル信号処理部６）へ出力される。

なお、ＣＤＳ回路３１は、図１中の撮像制御部５による制御下でタイミング発生回路（図示せず）から暗信号サンプリング信号φＤＡＲＫＣを受け、φＤＡＲＫＣがハイレベル（Ｈ）の場合にカラムアンプ３０の出力信号を暗信号としてサンプリングするとともに、図１中の撮像制御部５による制御下で前記タイミング発生回路から光信号サンプリング信号φＳＩＧＣを受け、φＳＩＧＣがＨの場合にカラムアンプ３０の出力信号を光信号としてサンプリングする。そして、ＣＤＳ回路３１は、前記タイミング発生回路からのクロックやパルスに基づいて、サンプリングした暗信号と光信号との差分に応じた信号を出力する。このようなＣＤＳ回路３１の構成としては、公知の構成を採用することができる。

ここで、図４及び図５を参照して、画素ブロックＢＬの構造について説明する。実際には、フォトダイオードＰＤの上部にはカラーフィルタやマイクロレンズ等が配置されるが、図４及び図５では省略している。なお、図４及び図５において、電源線、グランド線及び制御線２２～２７等のレイアウトは省略している。

本実施の形態では、Ｎ型シリコン基板（図示せず）上にＰ型ウエル（図示せず）が設けられ、前記Ｐ型ウエル中にフォトダイオードＰＤなどの画素ブロックＢＬにおける各素子が配置されている。図５において、符号４１～５０は、前述した各トランジスタの一部となっているＮ型不純物拡散領域である。符号６１～６７は、ポリシリコンによる各トランジスタのゲート電極である。なお、拡散領域４２，５０は、図示しない電源線により電源電圧ＶＤＤが印加される領域である。

フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）は、前記Ｐ型ウエル中に設けられたＮ型の電荷蓄積層（図示せず）とその表面側に配置されたＰ型の空乏化防止層（図示せず）からなる埋め込み型フォトダイオードである。フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）は、入射する光を光電変換し、生じた電荷をその電荷蓄積層に蓄積する。

転送トランジスタＴＸＡ（ｎ）は、フォトダイオードＰＤＡ（ｎ）の電荷蓄積層をソース、拡散領域４１をドレイン、ゲート電極６１をゲートとするｎＭＯＳトランジスタである。転送トランジスタＴＸＢ（ｎ）は、フォトダイオードＰＤＢ（ｎ）の電荷蓄積層をソース、拡散領域４１をドレイン、ゲート電極６２をゲートとするｎＭＯＳトランジスタである。拡散領域４１は、フォトダイオードＰＤＡ（ｎ）とフォトダイオードＰＤＢ（ｎ）との間に設けられている。拡散領域４１は、転送トランジスタＴＸＡ（ｎ）のドレインとなる拡散領域及び転送トランジスタＴＸＢ（ｎ）のドレインとなる拡散領域として、兼用されている。転送トランジスタＴＸＡ（ｎ）のゲート電極６１は、拡散領域４１のフォトダイオードＰＤＡ（ｎ）側に配置されている。転送トランジスタＴＸＢ（ｎ）のゲート電極６２は、拡散領域４１のフォトダイオードＰＤＢ（ｎ）側に配置されている。

増幅トランジスタＡＭＰ（ｎ）は、拡散領域４２をドレイン、拡散領域４３をソース、ゲート電極６３をゲートとするｎＭＯＳトランジスタである。選択トランジスタＳＥＬ（ｎ）は、拡散領域４３をドレイン、拡散領域４４をソース、ゲート電極６４をゲートとするｎＭＯＳトランジスタである。拡散領域４４は、垂直信号線２８に接続されている。

第１のトランジスタＳＷＡ（ｎ）は、拡散領域４５をソース、拡散領域４６をドレイン、ゲート電極６５をゲートとするｎＭＯＳトランジスタである。第２のトランジスタＳＷＢ（ｎ）は、拡散領域４７をドレイン、拡散領域４８をソース、ゲート電極６６をゲートとするｎＭＯＳトランジスタである。リセットトランジスタＲＳＴ（ｎ）は、拡散領域４９をソース、拡散領域５０をドレイン、ゲート電極６７をゲートとするｎＭＯＳトランジスタである。

画素ブロックＢＬ（ｎ）のゲート電極６３及び拡散領域４１，４５間が、配線７１（ｎ）によって互いに電気的に接続されて導通している。本実施の形態では、第１のノードＰａ（ｎ）は、配線７１（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。

第１のトランジスタＳＷＡ（ｎ）のドレイン拡散領域４６、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域４７、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域４９及び第２のトランジスタＳＷＢ（ｎ＋１）のソース拡散領域４８の間が、配線７２（ｎ）によって互いに電気的に接続されて導通している。第２のノードＰｂ（ｎ）は、配線７２（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。これらの点は、他の第１のトランジスタＳＷＡ、他の第２のトランジスタＳＷＢ及び他のリセットトランジスタＲＳＴについても同様である。

ｎ行目以外の画素ブロックＢＬの構造も、前述したｎ行目の画素ブロックＢＬ（ｎ）の構造と同様である。第１のトランジスタＳＷＡ（ｎ）以外の第１のトランジスタＳＷＡの構造も、前述した第１のトランジスタＳＷＡ（ｎ）の構造と同様である。第２のトランジスタＳＷＢ（ｎ）以外の連結トランジスタＳＷＢの構造も、前述した連結トランジスタＳＷＢ（ｎ）の構造と同様である。リセットトランジスタＲＳＴ（ｎ）以外のリセットトランジスタＲＳＴの構造も、前述したリセットトランジスタＲＳＴ（ｎ）の構造と同様である。

図２乃至図５おいて、ＣＣ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）がオフしている場合の、第１のノードＰａ（ｎ）と基準電位との間の容量である。容量ＣＣ（ｎ）の容量値をＣｆｄ１とする。ＣＤ（ｎ）は、第１のトランジスタＳＷＡ（ｎ）、第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）及びリセットトランジスタＲＳＴ（ｎ）がオフしている場合の、配線７２（ｎ）と基準電位との間の容量である。容量ＣＤ（ｎ）の容量値をＣｆｄ２とする。これらの点は、他の第１のトランジスタＳＷＡ、他の第２のトランジスタＳＷＢ及び他のリセットトランジスタＲＳＴについても同様である。

容量ＣＣ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域４１の容量と、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極６３の容量と、配線７１（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＣ（ｎ）の容量値Ｃｆｄ１となる。この点は、他の画素ブロックＢＬの行についても同様である。なお、第２のトランジスタＳＷＢ（ｎ）のドレイン拡散領域４７及びリセットトランジスタＲＳＴ（ｎ）のソース拡散領域４９は容量ＣＣ（ｎ）の構成要素とならないので、その分、容量ＣＣ（ｎ）の容量値Ｃｆｄ１は小さくなる。

ここで、第１のトランジスタＳＷＡのオン時のチャネル容量の値及び第２のトランジスタＳＷＢのオン時のチャネル容量の値を、両方ともＣｓｗとする。通常、容量値Ｃｓｗは、容量値Ｃｆｄ１，Ｃｆｄ２に対して小さい値である。

今、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオフする（すなわち、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちのオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならない）と、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）となる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となる。この状態は、後述する第１の動作モードを示す図６中の期間Ｔ２中の第１のノードＰａ（ｎ）のリセット時以外の状態（図６中の期間Ｔ２においてφＳＷＡ（ｎ）がＬの期間の状態）に相当している。

また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、第１のトランジスタＳＷＡ（ｎ）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）がオフであれば）、第１のノードＰａ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）及び第１のトランジスタＳＷＡ（ｎ）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となる。この状態は、後述する第２の動作モードを示す図７中の期間Ｔ２の状態に相当している。

さらに、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋２×Ｃｆｄ２＋２×Ｃｓｗ≒Ｃｆｄ１＋２×Ｃｆｄ２となる。この状態は、後述する第３Ａの動作モードを示す図８中の期間Ｔ２の状態に相当している。

さらにまた、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＣ（ｎ＋１）及びトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１），ＳＷＢ（ｎ＋１）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋２×Ｃｆｄ２＋３×Ｃｓｗ≒２×Ｃｆｄ１＋２×Ｃｆｄ２となる。この状態は、後述する第３Ｂの動作モードを示す図９中の期間Ｔ２の状態に相当している。

また、画素ブロックＢＬ（ｎ）に着目して、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）がオンすると、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち、トランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）以外のオン状態のトランジスタが第１のノードＰａ（ｎ）に対して電気的に接続された状態とならなければ（ここでは、具体的には、トランジスタＳＷＡ（ｎ＋１），ＳＷＡ（ｎ＋２），ＳＷＢ（ｎ），ＳＷＢ（ｎ＋３）がオフであれば）、第１のノードＰａ（ｎ）の電荷電圧変換容量は、容量ＣＣ（ｎ）に対して、容量ＣＤ（ｎ）、容量ＣＤ（ｎ＋１）、容量ＣＤ（ｎ＋２）及びトランジスタＳＷＡ（ｎ），ＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）のオン時のチャネル容量を付加したものとなる。よって、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋３×Ｃｆｄ２＋３×Ｃｓｗ≒Ｃｆｄ１＋３×Ｃｆｄ２となる。この状態は、後述する第３Ｃの動作モードを示す図１０中の期間Ｔ２の状態に相当している。

このように、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがなければ、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値が最小の容量値Ｃｆｄ１となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。

一方、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタの数を１つ以上の所望の数に増やしていけば、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。

以上、画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）について説明したが、他の画素ブロックＢＬの第１のノードＰａについても同様である。

図６は、図２に示す固体撮像素子４の第１の動作モードを示すタイミングチャートである。この第１の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうち選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるオン状態のトランジスタがない状態（当該第１のノードＰａの電荷電圧変換容量が最小である状態）で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。図６に示す例では、全画素ＰＸＡ，ＰＸＢの信号を読み出すが、これに限らず、例えば、画素行を間引いて読み出す間引き読み出し等を行ってもよい。この点は、後述する図７乃至図１０にそれぞれ示す各例についても同様である。

図６は、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。いずれの行の画素ブロックＢＬが選択された場合の動作も同様であるので、ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択された場合の動作についてのみ説明する。

期間Ｔ２の開始前に既に、所定の露光期間において、フォトダイオードＰＤＡ（ｎ），ＰＤＢ（ｎ）の露光が終了している。この露光は、通常の本撮影時（静止画撮影時）などでは、全画素を同時にリセットするいわゆるグローバルリセット後にメカニカルシャッタ（図示せず）により行われ、電子ビューファインダーモード時や動画撮影時などでは、いわゆるローリング電子シャッタ動作により行われる。期間Ｔ２の開始直前には、全てのトランジスタＳＥＬ，ＲＳＴ，ＴＸＡ，ＴＸＢ，ＳＷＡ，ＳＷＢはオフしている。

期間Ｔ２において、ｎ行目のφＳＥＬ（ｎ）がＨにされ、ｎ行目の画素ブロックＢＬ（ｎ）の選択トランジスタＳＥＬ（ｎ）がオンにされ、ｎ行目の画素ブロックＢＬ（ｎ）が選択される。また、期間Ｔ２において、ｎ行目のφＲＳＴ（ｎ）がＨにされ、リセットトランジスタＲＳＴ（ｎ）がオンにされる。もっとも、リセットトランジスタＲＳＴ（ｎ）は必ずしも期間Ｔ２の全体に渡ってオンにする必要はなく、φＲＳＴ（ｎ）は、第１のノードＰａ（ｎ）のリセット時（すなわち、図６中のφＳＷＡ（ｎ）のＨ期間）のみＨにしてもよい。

期間Ｔ２の開始直後から一定期間（第１のノードＰａ（ｎ）のリセット時）だけ、φＳＷＡ（ｎ）がＨにされてｎ行目の第１のトランジスタＳＷＡ（ｎ）が一旦オンにされる。このとき、φＲＳＴ（ｎ）がＨにされていてリセットトランジスタＲＳＴ（ｎ）がオンしているため、オン状態のリセットトランジスタＲＳＴ（ｎ）及びオン状態の第１のトランジスタＳＷＡ（ｎ）を経由して、第１のノードＰａ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。

その後、第１のトランジスタＳＷＡ（ｎ）がオフにされると、各トランジスタＳＷＡ，ＳＷＢのうち選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがない状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となり、最小となる。

期間Ｔ２中のその後の時点ｔ１から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。

期間Ｔ２中のその後の時点ｔ２から一定期間だけ、φＴＸＡ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＡ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＡ（ｎ）に蓄積されていた信号電荷が、第１のノードＰａ（ｎ）の電荷電圧変換容量に転送される。第１のノードＰａ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量と第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。

期間Ｔ２中のその後の時点ｔ３において、光信号サンプリング信号φＳＩＧＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。

その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ１からの一定期間でサンプリングした暗信号と時点ｔ３からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

そして、期間Ｔ２中の時点ｔ４から一定期間（第１のノードＰａ（ｎ）のリセット時）だけ、φＳＷＡ（ｎ）がＨにされてｎ行目の第１のトランジスタＳＷＡ（ｎ）が一旦オンにされる。このとき、φＳＥＬ（ｎ）がＨにされていてリセットトランジスタＲＳＴ（ｎ）がオンしているため、オン状態のリセットトランジスタＲＳＴ（ｎ）及びオン状態の第１のトランジスタＳＷＡ（ｎ）を経由して、第１のノードＰａ（ｎ）の電位が一旦電源電位ＶＤＤにリセットされる。

その後、第１のトランジスタＳＷＡ（ｎ）がオフにされると、各トランジスタＳＷＡ，ＳＷＢのうち選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続されるオン状態のトランジスタがない状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１となり、最小となる。

期間Ｔ２中のその後の時点ｔ５から一定期間だけ、暗信号サンプリング信号φＤＡＲＫＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、暗信号として、ＣＤＳ回路３１によりサンプリングされる。

期間Ｔ２中のその後の時点ｔ６から一定期間だけ、φＴＸＢ（ｎ）がＨにされてｎ行目の転送トランジスタＴＸＢ（ｎ）がオンにされる。これにより、ｎ行目の画素ブロックＢＬ（ｎ）のフォトダイオードＰＤＢ（ｎ）に蓄積されていた信号電荷が、第１のノードＰａ（ｎ）の電荷電圧変換容量に転送される。第１のノードＰａ（ｎ）の電位は、ノイズ成分を除くと、この信号電荷の量と第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値の逆数とに比例した値となる。

期間Ｔ２中のその後の時点ｔ７において、光信号サンプリング信号φＳＩＧＣがＨにされて、第１のノードＰａ（ｎ）に現れる電位がｎ行目の増幅トランジスタＡＭＰ（ｎ）で増幅された後に選択トランジスタＳＥＬ（ｎ）及び垂直信号線２８を経由し更にカラムアンプ３０で増幅された信号が、光信号として、ＣＤＳ回路３１によりサンプリングされる。

その後にφＳＩＧＣがＬになった時点の後に、ＣＤＳ回路３１は、時点ｔ５からの一定期間でサンプリングした暗信号と時点ｔ７からの一定時間でサンプリングした光信号との差分に応じた信号を出力する。Ａ／Ｄ変換器３２は、この差分に応じた信号をデジタル信号に変換して保持する。各Ａ／Ｄ変換器３２に保持されたデジタルの画像信号は、水平読み出し回路３３によって水平走査され、デジタル信号画像信号として外部（図１中のデジタル信号処理部６）へ出力される。

このように、前記第１の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうち選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるオン状態のトランジスタがないので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値が最小となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。例えば、ＩＳＯ感度の設定値が最も高い場合に、撮像制御部５によって、前記第１の動作モードを行うように指令される。

図７は、図２に示す固体撮像素子４の第２の動作モードを示すタイミングチャートである。この第２の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つのオン状態のトランジスタＳＷＡが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。

図７も、図６と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図７に示す第２の動作モードが図６に示す前記第１の動作モードと異なる所は、以下に説明する点である。

図７に示す第２の動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）がＨにされるとともにφＳＷＢ（ｎ），φＳＷＢ（ｎ＋１）がＬにされ、第１のトランジスタＳＷＡ（ｎ）がオンにされるとともに第２のトランジスタＳＷＢ（ｎ），φＳＷＢ（ｎ＋１）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷ（ここでは、第１のトランジスタＳＷＡ（ｎ））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となり、図６に示す前記第１の動作モードに比べていわば１段階大きくなる。

そして、図７に示す第２の動作モードでは、φＳＷＡ（ｎ）がＨにされていて第１のトランジスタＳＷＡ（ｎ）がオンにされている一方で、第１のノードＰａ（ｎ）のリセット時（期間Ｔ２の開始直後から一定期間及び期間Ｔ２中の時点ｔ４からの一定期間）にだけ、φＲＳＴ（ｎ）がＨにされてリセットトランジスタＲＳＴ（ｎ）がオンにされる。これにより、第１のノードＰａ（ｎ）の電位のリセットが適切に行われる。

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

このように、前記第２の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば１段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を１段階拡大することができる。これにより、ダイナミックレンジを１段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から１段階小さい値である場合に、撮像制御部５によって、前記第２の動作モードを行うように指令される。

図８は、図２に示す固体撮像素子４の第３Ａの動作モードを示すタイミングチャートである。第３Ａの動作モードは、第３の動作モードのうちの１つの動作モードである。この第３の動作モードは、各画素ブロックＢＬを行毎に順次選択していき、選択された画素ブロックＢＬの第１のノードＰａとこれに対応する第２のノードＰｂとの間を電気的に接続及び切断する第１のトランジスタＳＷＡがオンし、選択された画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂに対して電気的に接続される第２のトランジスタＳＷＢがオンし、かつ、選択された画素ブロックＢＬの第１のノードＰａに対応する第２のノードＰｂに電源電位ＶＤＤを供給するリセットトランジスタＲＳＴが、選択された画素ブロックＢＬの第１のノードＰａのリセット時のみオンする状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。前記第３Ａの動作モードは、前記第３の動作モードにおいて、選択された画素ブロックＢＬの第１のノードＰａに対して、オン状態の１つの第１のトランジスタＳＷＡ及びオン状態の１つの第２のトランジスタＳＷＢが電気的に接続される動作の例である。

図８も、図６と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図８に示す第３Ａの動作モードが図６に示す前記第１の動作モードと異なる所は、以下に説明する点である。

図８に示す第３Ａの動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）及びφＳＷＢ（ｎ＋１）がＨにされるとともにφＳＷＡ（ｎ＋１），φＳＷＢ（ｎ），φＳＷＢ（ｎ＋２）がＬにされ、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンにされるとともに第１のトランジスタＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ））及び１つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋Ｃｆｄ２＋Ｃｓｗ≒Ｃｆｄ１＋Ｃｆｄ２となり、図６に示す前記第１の動作モードに比べていわば２段階大きくなる。

そして、図８に示す第３Ａの動作モードでは、φＳＷＡ（ｎ）がＨにされていて第１のトランジスタＳＷＡ（ｎ）がオンにされている一方で、第１のノードＰａ（ｎ）のリセット時（期間Ｔ２の開始直後から一定期間及び期間Ｔ２中の時点ｔ４からの一定期間）にだけ、φＲＳＴ（ｎ）がＨにされてリセットトランジスタＲＳＴ（ｎ）がオンにされる。これにより、第１のノードＰａ（ｎ）の電位のリセットが適切に行われる。この点は、後述する図９に示す第３Ｂの動作モード及び図１０に示す第３Ｃの動作モードについても同様である。

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

このように、前記第３の動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば２段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を２段階拡大することができる。これにより、ダイナミックレンジを２段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から２段階小さい値である場合に、撮像制御部５によって、前記第３Ａの動作モードを行うように指令される。

図９は、図２に示す固体撮像素子４の第３Ｂの動作モードを示すタイミングチャートである。この第３Ｂの動作モードは、前記第３の動作モードにおいて、選択された画素ブロックＢＬの第１のノードＰａに対して、オン状態の２つの第１のトランジスタＳＷＡ及びオン状態の１つの第２のトランジスタＳＷＢが電気的に接続される動作の例である。

図９も、図４と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図９に示す第３Ｂの動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。

図９に示す第３Ｂの動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ），φＳＷＡ（ｎ＋１）及びφＳＷＢ（ｎ＋１）がＨにされるとともにφＳＷＢ（ｎ），φＳＷＢ（ｎ＋２）がＬにされ、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ＋１）がオンにされるとともに第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋２）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ），ＳＷＡ（ｎ＋１））及び１つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、２×Ｃｆｄ１＋２×Ｃｆｄ２＋３×Ｃｓｗ≒２×Ｃｆｄ１＋２×Ｃｆｄ２となり、図６に示す前記第１の動作モードに比べていわば３段階大きくなる。

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

このように、前記第３Ｂの動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの２つのオン状態の第１のトランジスタＳＷＡ及び１つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば３段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を３段階拡大することができる。これにより、ダイナミックレンジを３段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から３段階小さい値である場合に、撮像制御部５によって、前記第３Ｂの動作モードを行うように指令される。

図１０は、図２に示す固体撮像素子４の第３Ｃの動作モードを示すタイミングチャートである。この第３Ｃの動作モードは、各画素ブロックＢＬを行毎に順次選択していき、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び２つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続された状態で、選択された画素ブロックＢＬの転送トランジスタＴＸＡ，ＴＸＢを順次選択的にオンさせて、選択された画素ブロックＢＬの各フォトダイオードＰＤＡ，ＰＤＢの信号を行毎に順次読み出す動作の例である。

図１０も、図６と同様に、期間Ｔ１においてｎ－１行目の画素ブロックＢＬ（ｎ－１）が選択され、期間Ｔ２においてｎ行目の画素ブロックＢＬ（ｎ）が選択され、期間Ｔ３においてｎ＋１行目の画素ブロックＢＬ（ｎ＋１）が選択されていく状況を示している。図１０に示す第３Ｃの動作モードが図４に示す前記第１の動作モードと異なる所は、以下に説明する点である。

図１０に示す第３Ｃの動作モードでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２において、φＳＷＡ（ｎ）及びφＳＷＢ（ｎ＋１），φＳＷＢ（ｎ＋２）がＨにされるとともにφＳＷＡ（ｎ＋１），φＳＷＡ（ｎ＋２），φＳＷＢ（ｎ），φＳＷＢ（ｎ＋３）がＬにされ、第１のトランジスタＳＷＡ（ｎ）及び第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２）がオンにされるとともに第１のトランジスタＳＷＡ（ｎ＋１），ＳＷＡ（ｎ＋２）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋３）がオフにされる。これにより、期間Ｔ２において、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ（ここでは、第１のトランジスタＳＷＡ（ｎ））及び２つのオン状態の第２のトランジスタＳＷＢ（ここでは、第２のトランジスタＳＷＢ（ｎ＋１），ＳＷＢ（ｎ＋２））が、選択された画素ブロックＢＬ（ｎ）の第１のノードＰａ（ｎ）に対して電気的に接続された状態となる。したがって、前述したように、第１のノードＰａ（ｎ）の電荷電圧変換容量の容量値は、Ｃｆｄ１＋３×Ｃｆｄ２＋３×Ｃｓｗ≒Ｃｆｄ１＋３×Ｃｆｄ２となり、図４に示す前記第１の動作モードに比べていわば３段階大きくなる。

ここでは、ｎ行目の画素ブロックＢＬ（ｎ）が選択される期間Ｔ２について説明したが、他の画素ブロックＢＬが選択される期間についても同様である。

このように、前記第３Ｃの動作モードでは、各トランジスタＳＷＡ，ＳＷＢのうちの１つのオン状態の第１のトランジスタＳＷＡ及び２つのオン状態の第２のトランジスタＳＷＢが、選択された画素ブロックＢＬの第１のノードＰａに対して電気的に接続されるので、選択された画素ブロックＢＬの第１のノードＰａの電荷電圧変換容量の容量値がいわば３段階大きくなり、第１のノードＰａの電荷電圧変換容量での飽和電子数を３段階拡大することができる。これにより、ダイナミックレンジを３段階拡大することができる。例えば、ＩＳＯ感度の設定値が最も高い値から３段階小さい値である場合に、撮像制御部５によって、前記第２の動作モードを行うように指令される。

ここで、本実施の形態における固体撮像素子４と比較される比較例による固体撮像素子について、説明する。図１１は、この比較例による固体撮像素子の３つの画素ブロックＢＬの付近を示す回路図であり、図３に対応している。図１２は、図１１に示す３つの画素ブロックＢＬの付近を模式的に示す概略平面図であり、図４及び図５に対応している。図１１及び図１２において、図３、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図１２において、拡散領域やゲート電極に符号を付していないが、それらの符号は図５と同様であるので、必要に応じて図５を参照されたい。

この比較例が本実施の形態と異なる所は、以下に説明する点である。この比較例では、第１及び第２のトランジスタＳＷＡ，ＳＷＢ並びに配線７１，７２が取り除かれ、その代わりに、第１の連結トランジスタＳＷａ、第２の連結トランジスタＳＷｂ及び配線９７，９８が設けられている。また、この比較例では、第１のノードＰａに相当するノードＰは存在しているが、第２のノードＰｂに相当するノードは存在していない。さらに、本実施の形態では、リセットトランジスタＲＳＴのソースは第１のノードＰａに接続されずに第２のノードＰｂに接続されているのに対し、この比較例では、リセットトランジスタＲＳＴのソースはノードＰに接続されている。

この比較例では、各画素ブロックＢＬのうちの列方向に互いに隣り合う各２つの画素ブロックＢＬについて、一方の画素ブロックＢＬのノードＰと他方の画素ブロックＢＬのノードＰとの間に、第１の連結トランジスタＳＷａ及び第２の連結トランジスタＳＷｂが直列に設けられている。例えば、ｎ行目の画素ブロックＢＬ（ｎ）のノードＰ（ｎ）とｎ＋１行目の画素ブロックＢＬのノードＰ（ｎ＋１）との間に、第１の連結トランジスタＳＷａ（ｎ）及び第２の連結トランジスタＳＷｂ（ｎ）が直列に設けられている。

この比較例では、画素ブロックＢＬ（ｎ）の増幅トランジスタＡＭＰ（ｎ）のゲート電極、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域、第１の連結トランジスタＳＷａ（ｎ）のソース拡散領域、第２の連結トランジスタＳＷｂ（ｎ－１）のドレイン拡散領域及びリセットトランジスタＲＳＴ（ｎ）のソース拡散領域間が、配線９７（ｎ）によって互いに電気的に接続されて導通している。ノードＰ（ｎ）は、配線９７（ｎ）及びこれに対して電気的に接続されて導通している箇所全体に相当している。この点は、他の画素ブロックＢＬについても同様である。

また、この比較例では、各２つのノードＰ間に直列に設けられている各２個の連結トランジスタＳＷａ，ＳＷｂ間が、配線９８によって接続されている。例えば、第１の連結トランジスタＳＷａ（ｎ）のドレイン拡散領域と第２の連結トランジスタＳＷｂ（ｎ）のソース拡散領域との間が、配線９８（ｎ）によって電気的に接続されている。

図１１及び図１２において、ＣＡ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）がオフしている場合の、ノードＰ（ｎ）と基準電位との間の容量である。容量ＣＡ（ｎ）の容量値をＣｆｄ１’とする。ＣＢ（ｎ）は、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ）がオフしている場合の、配線７２（ｎ）と基準電位との間の容量を示している。これらの点は、他の画素ブロックＢＬの行についても同様である。

容量ＣＡ（ｎ）は、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域の容量と、リセットトランジスタＲＳＴ（ｎ）のソース拡散領域の容量と、第１の連結トランジスタＳＷａ（ｎ）のソース拡散領域の容量と、第２の連結トランジスタＳＷｂ（ｎ－１）のドレイン拡散領域の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極の容量と、配線９７（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＡ（ｎ）の容量値Ｃｆｄ１’となる。この点は、他の画素ブロックＢＬの行についても同様である。

これに対し、本実施の形態における容量ＣＣ（ｎ）は、前述したように、転送トランジスタＴＸＡ（ｎ），ＴＸＢ（ｎ）のドレイン拡散領域４１の容量と、第１のトランジスタＳＷＡ（ｎ）のソース拡散領域の容量と、増幅トランジスタＡＭＰ（ｎ）のゲート電極の容量と、配線７１（ｎ）の配線容量とから構成され、それらの容量値の合計が容量ＣＣ（ｎ）の容量値Ｃｆｄ１となっている。

したがって、本実施の形態における容量ＣＣ（ｎ）の容量値Ｃｆｄ１は、この比較例における容量ＣＡ（ｎ）の容量値Ｃｆｄ１’よりも、第２の連結トランジスタＳＷｂ（ｎ－１）のドレイン拡散領域の容量及びリセットトランジスタＲＳＴ（ｎ）のソース拡散領域の容量の分（すなわち、トランジスタ拡散容量２個分）、小さくなる。

この比較例では、画素ブロックＢＬ（ｎ）に着目して、連結トランジスタＳＷａ（ｎ），ＳＷｂ（ｎ－１）が両方ともオフすると、ノードＰ（ｎ）と基準電位との間の容量（電荷電圧変換容量）は容量ＣＡ（ｎ）となり、ノードＰ（ｎ）の電荷電圧変換容量の容量値が最小のＣｆｄ１’となり、その電荷電圧変換容量による電荷電圧変換係数が大きくなるため、最高のＳＮ比での読出しが可能となる。また、この比較例では、各連結トランジスタＳＷａ，ＳＷｂのうちノードＰ（ｎ）に対して電気的に接続されるオン状態の連結トランジスタの数を１つ以上の所望の数に増やしていけば、ノードＰ（ｎ）の電荷電圧変換容量の容量値を所望の値に大きくすることができ、大きな信号電荷量を扱うことができるため、飽和電子数を拡大することができる。これにより、ダイナミックレンジを拡大することができる。

前述したように、本実施の形態における第１のノードＰａ（ｎ）の電荷電圧変換容量の最小の容量値Ｃｆｄ１は、この比較例におけるノードＰ（ｎ）の電荷電圧変換容量の最小の容量値Ｃｆｄ１’よりも、トランジスタ拡散容量２個分小さくなる。したがって、本実施の形態によれば、この比較例と比べても、電荷電圧変換係数が一層大きくなり、より一層高いＳＮ比での読み出しが可能となる。

本実施の形態では、列方向に順次隣り合う全ての２つの第２のノードＰｂ間に第２のトランジスタＳＷＢを設けているが、本発明では、必ずしもこれに限らない。例えば、列方向に並ぶｒ個（ｒは２以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を常に開放しておいてもよい。この場合、ｒの数が小さいほど、前記第２の動作モードにおける前記所定数の最大数が小さくなり、ダイナミックレンジの拡大の度合いが低下するが、前記比較例に比べて高感度読出し時のＳＮ比を向上させることができる。また、例えば、列方向に並ぶｓ個（ｓは１以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間には、第２のトランジスタＳＷＢを設けずにその間を電気的に短絡させておいてもよい。さらに、例えば、列方向に並ぶｕ個（ｕは１以上の整数）置きの第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間にのみ第２のトランジスタＳＷＢを設ける一方で、列方向に並ぶｕ個置き以外の第２のノードＰｂと当該第２のノードＰｂに対し図中下側に隣り合う第２のノードＰｂとの間を電気的に短絡させてもよい。

なお、本実施の形態において、配線７２に調整容量を設けるなどによって、容量ＣＤの容量値を、容量ＣＣの容量値に対して±２０％の範囲内の値にしてもよいし、容量ＣＣの容量値に対して±１０％の範囲内の値にしてもよい。これらの点は、後述する第２の実施の形態についても同様である。

なお、図６乃至図１０に示す各動作例は、各画素ＰＸのフォトダイオードＰＤの信号電荷を、他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合することなく読み出す動作の例であった。しかし、本発明では、各画素ＰＸのフォトダイオードＰＤの信号電荷を、同色の他の画素ＰＸのフォトダイオードＰＤの信号電荷と混合して読み出してもよい。

例えば、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）をオンにして第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）を互いに連結し、ＴＸＡ（ｎ－１），ＴＸＡ（ｎ），ＴＸＡ（ｎ＋１）を同時にオンにすると、ベイヤー配列等を前提とした場合における同色の３つの画素ＰＸＡ（ｎ－１），ＰＸＡ（ｎ），ＰＸＡ（ｎ－１）のフォトダイオードＰＤＡ（ｎ－１），ＰＤＡ（ｎ），ＰＤＡ（ｎ－１）の信号電荷が互いに連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）で平均化され、同色３画素混合読出しの機能を実現することができる。このとき、第２のトランジスタＳＷＢ（ｎ－２），ＳＷＢ（ｎ＋２）をオフにし、第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるオン状態の第１又は第２のトランジスタの数を最小限にすることによって、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が最小となり、最高のＳＮ比で同色３画素混合読出しを行うことができる。一方、第１のトランジスタＳＷＡ（ｎ－１），ＳＷＡ（ｎ），ＳＷＡ（ｎ＋１）及び第２のトランジスタＳＷＢ（ｎ），ＳＷＢ（ｎ＋１）の他に、各第１のトランジスタＳＷＡ及び各第２のトランジスタＳＷＢのうちの１個以上のオン状態のトランジスタが第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）に対して電気的に接続されるようにすれば、その数に応じて、連結された第１のノードＰａ（ｎ－１），Ｐａ（ｎ），Ｐａ（ｎ＋１）における電荷電圧変換容量値が大きくなり、同色３画素混合読出しのダイナミックレンジを拡大することができる。

［第２の実施の形態］
図１３は、本発明の第２の実施の形態による電子カメラの固体撮像素子８４の概略構成を示す回路図であり、図２に対応している。図１３において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１の実施の形態と異なる所は、本実施の形態では、前記第１の実施の形態において、各画素ブロックＢＬにおいて、フォトダイオードＰＤＢ及び転送トランジスタＴＸＢが取り除かれ、各画素ブロックＢＬが画素ＰＸＡになっている点である。ただし、本実施の形態では、フォトダイオードＰＤＡの列方向の密度は、前記第１の実施の形態におけるフォトダイオードＰＤＡの列方向の密度の２倍にされ、前記第４の実施の形態におけるフォトダイオードＰＤＡ，ＰＤＢ全体の列方向の密度と同一になっている。本実施の形態では、ｎは、画素ブロックＢＬの行を示すと同時に、画素ＰＸＡの行を示すことになる。

換言すれば、前記第１の実施の形態では、各画素ブロックＢＬは２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）で構成されているのに対し、本実施の形態では、各画素ブロックＢＬは１個の画素ＰＸ（ＰＸＡ）で構成されている。そして、前記第１の実施の形態では、画素ブロックＢＬに属する２個の画素ＰＸ（ＰＸＡ，ＰＸＢ）が、１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを共有しているに対し、本実施の形態では、各画素ＰＸ（本実施の形態では、ＰＸＡのみ）が、それぞれ１組の第１のノードＰａ、増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ及び選択トランジスタＳＥＬを有している。

基本的に、前記第１の実施の形態の説明は、画素ブロックＢＬを画素ＰＸＡに置き換えることで、本実施の形態の説明として適合する。よって、ここでは、本実施の形態の詳細な説明は省略する。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

以上、本発明の各実施の形態及び変形例について説明したが、本発明はこれらに限定されるものではない。

４ 固体撮像素子
ＢＬ 画素ブロック
ＰＸ 画素
ＰＤ フォトダイオード
ＴＸＡ，ＴＸＢ 転送トランジスタ
Ｐａ 第１のノード
Ｐｂ 第２のノード
ＡＭＰ 増幅トランジスタ
ＳＷＡ 第１のトランジスタ
ＳＷＢ 第２のトランジスタ
ＲＳＴ リセットトランジスタ（第３のトランジスタ）

Claims (19)

1. 列方向に沿って配置される複数の画素ブロックを備える撮像素子であって、
   前記画素ブロックは、
   光を電荷に変換する第１光電変換部と、
   光を電荷に変換する光電変換部であって前記列方向において前記第１光電変換部と並んで配置される第２光電変換部と、
   前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とが転送される１つの拡散領域であって、前記列方向において前記第１光電変換部と前記第２光電変換部との間に配置される拡散部と、
   前記拡散部に第１配線を介して電気的に接続される第１のトランジスタと、
   前記拡散部に前記第１配線を介して電気的に接続されるゲート部を有する増幅トランジスタと、
   前記第１のトランジスタと、所定電圧が供給される供給部との間の接続を制御するリセットスイッチと
   を含み、
   前記複数の画素ブロックのうち第１画素ブロックの前記第１のトランジスタと、前記複数の画素ブロックのうち、前記第１画素ブロックの隣に配置される第２画素ブロックの前記第１のトランジスタとは、第２配線を有する接続部を介して電気的に接続される撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１のトランジスタは、前記第１配線に電気的に接続される第１拡散領域と、前記接続部に電気的に接続される第２拡散領域とを有し、
   前記第１拡散領域と前記第２拡散領域とは、行方向に沿って配置され、
   前記第２拡散領域は、前記第１拡散領域よりも前記拡散部から離れた位置に配置され、
   前記第２配線は、前記第１画素ブロックの前記第１のトランジスタの前記第２拡散領域と、前記第２画素ブロックの前記第１のトランジスタの前記第２拡散領域との間において前記列方向に沿って配置されている撮像素子。
3. 請求項２に記載の撮像素子において、
   前記第１配線は、前記第１のトランジスタの前記第１拡散領域と、前記増幅トランジスタの前記ゲート部との間において、前記行方向に延伸している部分と、前記列方向に延伸している部分とを有する撮像素子。
4. 請求項１から請求項３のいずれか一項に記載の撮像素子において、
   前記第１光電変換部から前記拡散部に転送された電荷と、前記第２光電変換部から前記拡散部に転送された電荷とのうち、いずれか一方の電荷に基づく信号を信号線に読み出すための制御部を備え、
   前記制御部は、前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記拡散部に転送されている期間において、前記第１のトランジスタをオフにした状態で前記信号を前記信号線に読み出す第１の動作モードと、前記第１のトランジスタをオンにした状態で前記信号を前記信号線に読み出す第２の動作モードとを有する撮像素子。
5. 請求項４に記載の撮像素子において、
   前記制御部は、
   前記第１画素ブロックの前記第１光電変換部で変換された電荷と、前記第１画素ブロックの前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記第１画素ブロックの前記拡散部に転送されている期間において、前記第２画素ブロックの前記第１光電変換部で変換された電荷と、前記第２画素ブロックの前記第２光電変換部で変換された電荷とが前記第２画素ブロックの前記拡散部に転送されないように制御し、
   前記第２画素ブロックの前記第１光電変換部で変換された電荷と、前記第２画素ブロックの前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記第２画素ブロックの前記拡散部に転送されている期間において、前記第１画素ブロックの前記第１光電変換部で変換された電荷と、前記第１画素ブロックの前記第２光電変換部で変換された電荷とが前記第１画素ブロックの前記拡散部に転送されないように制御する撮像素子。
6. 請求項１から請求項５のいずれか一項に記載の撮像素子において、
   前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きい面積を有する撮像素子。
7. 請求項６に記載の撮像素子において、
   前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きいゲート幅を有する撮像素子。
8. 請求項６または請求項７に記載の撮像素子において、
   前記増幅トランジスタのゲート部は、前記第１のトランジスタのゲート部よりも大きいゲート長を有する撮像素子。
9. 請求項４または請求項５に記載の撮像素子において、
   前記画素ブロックは、前記増幅トランジスタのソース部と前記信号線との間の接続を制御する選択トランジスタを含み、
   前記選択トランジスタのドレイン部は、前記増幅トランジスタのソース部と拡散領域を共有している撮像素子。
10. 請求項９に記載の撮像素子において、
    前記増幅トランジスタのゲート部は、前記選択トランジスタのゲート部よりも大きい面積を有する撮像素子。
11. 請求項１０に記載の撮像素子において、
    前記増幅トランジスタのゲート部は、前記選択トランジスタのゲート部よりも大きいゲート長を有する撮像素子。
12. 請求項１から請求項１１のいずれか一項に記載の撮像素子において、
    前記リセットスイッチは、前記第１のトランジスタと前記供給部との間を接続するためのトランジスタを有する撮像素子。
13. 請求項１２に記載の撮像素子において、
    前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きい面積を有する撮像素子。
14. 請求項１３に記載の撮像素子において、
    前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きいゲート幅を有する撮像素子。
15. 請求項１３または請求項１４に記載の撮像素子において、
    前記増幅トランジスタのゲート部は、前記リセットスイッチが有する前記トランジスタのゲート部よりも大きいゲート長を有する撮像素子。
16. 請求項１２から請求項１５のいずれか一項に記載の撮像素子において、
    前記リセットスイッチは、前記第１のトランジスタと前記供給部との間において直列に接続された複数の前記トランジスタを有する撮像素子。
17. 請求項４または請求項５に記載の撮像素子において、
    前記接続部は、前記第１画素ブロックの前記第１のトランジスタと、前記第２画素ブロックの前記第１のトランジスタとの間の接続を制御する第２のトランジスタを有し、
    前記制御部は、前記第１光電変換部で変換された電荷と、前記第２光電変換部で変換された電荷とのうち、いずれか一方の電荷が前記拡散部に転送されている期間において、前記第２のトランジスタをオフにした状態で前記信号を前記信号線に読み出す第３の動作モードと、前記第２のトランジスタをオンにした状態で前記信号を前記信号線に読み出す第４の動作モードとを有する撮像素子。
18. 請求項１７に記載の撮像素子において、
    前記接続部は、前記第２のトランジスタを複数有する撮像素子。
19. 請求項１から請求項１８のいずれか一項に記載の撮像素子を備える撮像装置。

Images