JP2019216356A - アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置 - Google Patents

Abstract

【課題】アナログ−デジタル変換時間を短縮することができるアナログ−デジタル変換器を提供する。【解決手段】列並列アナログ−デジタル変換部１４において、アナログ−デジタル変換器１４０は、アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部１４４、アナログ信号の電圧値と参照信号のランプ波とを比較する比較部１４１、参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部及び計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える。【選択図】図９

Description

本開示は、アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置に関する。

近年、撮像装置において、高速読み出しのニーズが高まっており、アナログ画素信号をデジタル化するアナログ−デジタル変換器での変換時間を短縮することは、高速読み出しを実現する手法の一つと言うことができる。撮像装置では、アナログ−デジタル変換器として、所謂、シングルスロープ型アナログ−デジタル変換器が広く用いられている。シングルスロープ型アナログ−デジタル変換器は、アナログ画素信号の電圧値とランプ波の参照信号とを比較することによって、アナログ画素信号のデジタル化を行うアナログ−デジタル変換器である。

シングルスロープ型アナログ−デジタル変換器において、アナログ−デジタル変換時間を短縮するために、従来は、アナログ画素信号の大きさに応じてランプ波の参照信号の傾きを変化させることにより、効率的にアナログ−デジタル変換を行うようにしている（例えば、特許文献１参照）。特許文献１に記載の従来技術では、長時間露光に対応したアナログ−デジタル変換処理時に、ランプ波の参照信号の傾きを大きくすることで、データの読み出し時間を短くしている。

また、ランプ波の参照信号の発生タイミングから、アナログ画素信号と参照信号とが交差するまでの時間を計測するカウンタ回路を、アップカウントもしくはダウンカウントさせることで、ランプ波の参照信号の傾きを変えずに、読み出し速度の高速化を可能にしている（例えば、特許文献２参照）。

特開２０１７−０４６２５９号公報 特開２０１３−２３６３６２号公報

ところで、アナログ−デジタル変換器として、シングルスロープ型アナログ−デジタル変換器を用いる撮像装置において、多画素化、高精細化が進み、アナログ−デジタル変換精度が上がると、カウンタ回路のカウント時間が倍々に増加し、アナログ−デジタル変換時間が増加してしまう。撮像装置に搭載されるアナログ−デジタル変換器に限らず、種々の電子回路で用いられる一般的なアナログ−デジタル変換器においても、アナログ−デジタル変換時間を短縮できることが望まれている。

そこで、本開示は、アナログ−デジタル変換時間を短縮することができるアナログ−デジタル変換器、アナログ−デジタル変換方法、及び、当該アナログ−デジタル変換器を有する撮像装置を提供することを目的とする。

上記の目的を達成するための本開示のアナログ−デジタル変換器は、
アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、
電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える。

上記の目的を達成するための本開示のアナログ−デジタル変換方法は、
アナログ信号のセトリング期間中にアナログ信号の電圧値を取得し、この取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算するステップ、
アナログ信号の予測収束電圧値に基づいてランプ波の参照信号を生成するステップ、
ランプ波の参照信号の発生タイミングから、アナログ画素信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測するステップ、及び、
計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出するステップの各処理を実行する。

上記の目的を達成するための本開示の撮像装置は、
光電変換部を含む画素が行列状に配置されて成る画素アレイ部、及び、
画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を備え、
アナログ−デジタル変換器は、
アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、
電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える。

本開示によれば、アナログ−デジタル変換時間を短縮することができる。そして、撮像装置に搭載されるアナログ−デジタル変換器にあっては、アナログ−デジタル変換時間の短縮によって読み出し速度の高速化を図ることができる。

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。

図１は、ＣＭＯＳイメージセンサの基本形の構成例を示す概略構成図である。 図２は、画素の回路構成の一例を示す回路図である。 図３は、ＣＭＯＳイメージセンサにおける積層型のチップ構造の概略を示す分解斜視図である。 図４は、一般的なシングルスロープ型アナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を示すブロック図である。 図５は、シングルスロープ型アナログ−デジタル変換器の分解能を上げると、アナログ−デジタル変換が増加することについて説明するタイミング波形図である。 図６は、実施例１に係るアナログ−デジタル変換方法について説明するためのタイミング波形図である。 図７は、実施例２に係るアナログ−デジタル変換方法について説明するためのタイミング波形図である。 図８は、実施例３に係るアナログ−デジタル変換方法について説明するためのタイミング波形図である。 図９は、実施例４に係るアナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を示すブロック図である。 図１０は、実施例４に係るアナログ−デジタル変換器におけるクロック信号ＣＬＫ、ランプ波の参照信号ＲＡＭＰａ、及び、アナログ画素信号ＶＳＬの電圧値のタイミング関係を示すタイミング波形図である。 図１１は、実施例４に係るアナログ−デジタル変換器におけるアナログ−デジタル変換処理の流れを示すフローチャートである。 図１２は、実施例５に係るアナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を示すブロック図である。 図１３は、実施例５に係るアナログ−デジタル変換器におけるクロック信号ＣＬＫ及びアナログ画素信号ＶＳＬの電圧値のタイミング関係を示すタイミング波形図である。 図１４は、実施例５に係るアナログ−デジタル変換器におけるアナログ−デジタル変換処理の流れを示すフローチャートである。 図１５は、実施例６に係るアナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を示すブロック図である。 図１６は、本開示に係る技術の適用例を示す図である。 図１７は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。 図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。 図１９は、撮像部の設置位置の例を示す図である。

以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示のアナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置、全般に関する説明
２．ＣＭＯＳイメージセンサの基本形
２−１．ＣＭＯＳイメージセンサの構成例
２−２．画素の構成例
２−３．積層型のチップ構造
３．一般的なシングルスロープ型アナログ−デジタル変換器
３−１．シングルスロープ型アナログ−デジタル変換器の構成例
３−２．アナログ−デジタル変換時間について
４．本開示の実施形態
４−１．実施例１（アナログ画素信号の電圧値を等間隔に複数回取得する例）
４−２．実施例２（アナログ画素信号の電圧値を非等間隔に複数回取得する例）
４−３．実施例３（輝度情報に合わせてゲイン調整を行う例）
４−４．実施例４（シングルスロープ型アナログ−デジタル変換器の第１例）
４−５．実施例５（シングルスロープ型アナログ−デジタル変換器の第２例）
４−６．実施例６（実施例４又は実施例５の変形例：上下方向読み出し方式の例）
５．変形例
６．応用例
７．本開示に係る技術の適用例
７−１．本開示の電子機器（撮像装置の例）
７−２．移動体への応用例
８．本開示がとることができる構成

＜本開示のアナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置、全般に関する説明＞
本開示のアナログ−デジタル変換器にあっては、参照信号生成部について、アナログ信号のセトリング期間中は第１の電圧値を維持し、アナログ信号が収束した後に予測収束電圧値に基づく電圧値まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波を生成する構成とすることができる。このとき、予測収束電圧値に基づく電圧値は、第２の傾きにて電圧値を変化させるランプ波の生成を開始するスタート電圧値であることが好ましい。

上述した好ましい構成を含む本開示のアナログ−デジタル変換器にあっては、電圧取得部について、アナログ信号のセトリング期間において、アナログ信号の電圧値とランプ波とを比較し、ランプ波が交差したときのアナログ信号の電圧値を取得する構成とすることができる。そして、演算部について、電圧取得部が取得したアナログ信号の電圧値、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値がランプ波と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する構成とすることができる。

また、上述した好ましい構成を含む本開示のアナログ−デジタル変換器にあっては、演算部について、予め設定された固定電圧、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値が固定電圧と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する構成とすることができる。

また、本開示のアナログ−デジタル変換方法にあっては、アナログ信号のセトリング期間において、アナログ信号の電圧値を等間隔に、あるいは、非等間隔に複数回取得する構成とすることができる。あるいは又、輝度情報に合わせてアナログ−デジタル変換器のゲインを調整する構成とすることができる。

また、本開示の撮像装置にあっては、奇数画素列と偶数画素列とで画素信号の読み出し方向を異にしており、アナログ−デジタル変換器について、各読み出し方向毎に１画素列置きに設けられている構成とすることができる。また、画素アレイ部が形成された第１半導体基板、及び、アナログ−デジタル変換器が形成された第２半導体基板の少なくとも２つの半導体基板が積層された積層構造を有する構成とすることができる。

＜ＣＭＯＳイメージセンサの基本形＞
以下では、本開示の技術が適用される撮像装置（本開示の撮像装置）として、Ｘ−Ｙアドレス方式の撮像装置の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの場合を例に挙げて説明する。ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスを応用して、又は、部分的に使用して作製されるイメージセンサである。

［ＣＭＯＳイメージセンサの構成例］
図１は、ＣＭＯＳイメージセンサの基本形の構成例を示す概略構成図である。

本例に係るＣＭＯＳイメージセンサ１は、光電変換部を含む画素２が行方向及び列方向に、即ち、行列状に２次元配置されて成る画素アレイ部１１、及び、当該画素アレイ部１１の周辺回路部を有する構成となっている。ここで、行方向とは、画素行の画素２の配列方向（所謂、水平方向）を言い、列方向とは、画素列の画素２の配列方向（所謂、垂直方向）を言う。画素２は、光電変換を行うことにより、受光した光量に応じた光電荷を生成し、蓄積する。

画素アレイ部１１の周辺回路部は、例えば、行選択部１２、定電流源部１３、アナログ−デジタル変換部１４、水平転送走査部１５、信号処理部１６、及び、システム制御部１７等によって構成されている。

画素アレイ部１１において、行列状の画素配列に対し、画素行毎に画素駆動線３１₁〜３１_m（以下、総称して「画素駆動線３１」と記述する場合がある）が行方向に沿って配線されている。また、画素列毎に垂直信号線３２₁〜３２_n（以下、総称して「垂直信号線３２」と記述する場合がある）が列方向に沿って配線されている。画素駆動線３１は、画素２から信号を読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線３１について１本の配線として図示しているが、１本に限られるものではない。画素駆動線３１の一端は、行選択部１２の各行に対応した出力端に接続されている。

以下に、画素アレイ部１１の周辺回路部の各回路部分、即ち、行選択部１２、定電流源部１３、アナログ−デジタル変換部１４、水平転送走査部１５、信号処理部１６、及び、システム制御部１７について説明する。

行選択部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２の選択に際して、画素行の走査や画素行のアドレスを制御する。この行選択部１２は、その具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。

読出し走査系は、画素２から画素信号を読み出すために、画素アレイ部１１の画素２を行単位で順に選択走査する。画素２から読み出される画素信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。

この掃出し走査系による掃出し走査により、読出し行の画素２の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂、電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。

定電流源部１３は、画素列毎に垂直信号線３２₁〜３２_nの各々に接続された、例えばＭＯＳトランジスタから成る複数の電流源Ｉを備えており、行選択部１２によって選択走査された画素行の各画素２に対し、垂直信号線３２₁〜３２_nの各々を通してバイアス電流を供給する。

アナログ−デジタル変換部１４は、画素アレイ部１１の画素列に対応して設けられた、例えば、画素列毎に設けられた複数のアナログ−デジタル変換器の集合から成る。アナログ−デジタル変換部１４は、画素列毎に垂直信号線３２₁〜３２_nの各々を通して出力されるアナログの画素信号を、デジタル信号に変換する列並列型のアナログ−デジタル変換部である。

列並列アナログ−デジタル変換部１４におけるアナログ−デジタル変換器としては、例えば、参照信号比較型のアナログ−デジタル変換器の一例であるシングルスロープ型アナログ−デジタル変換器を用いることができる。シングルスロープ型アナログ−デジタル変換器の詳細については後述する。

水平転送走査部１５は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２の信号の読出しに際して、画素列の走査や画素列のアドレスを制御する。この水平転送走査部１５による制御の下に、アナログ−デジタル変換部１４でデジタル信号に変換された画素信号が画素列単位で水平転送線１８に読み出される。

信号処理部１６は、水平転送線１８を通して供給されるデジタルの画素信号に対して、所定の信号処理を行い、２次元の画像データを生成する。例えば、信号処理部１６は、縦線欠陥、点欠陥の補正、又は、信号のクランプを行ったり、パラレル−シリアル変換、圧縮、符号化、加算、平均、及び、間欠動作などデジタル信号処理を行ったりする。信号処理部１６は、生成した画像データを、本ＣＭＯＳイメージセンサ１の出力信号として後段の装置に出力する。

システム制御部１７は、各種のタイミング信号、クロック信号、及び、制御信号等を生成し、これら生成した信号を基に、行選択部１２、定電流源部１３、アナログ−デジタル変換部１４、水平転送走査部１５、及び、信号処理部１６等の駆動制御を行う。

［画素の回路構成例］
図２は、画素２の回路構成の一例を示す回路図である。画素２は、光電変換部（光電変換素子）として、例えば、フォトダイオード２１を有している。画素２は、フォトダイオード２１に加えて、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５を有する画素構成となっている。

転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５の４つのトランジスタとしては、例えばＮチャネルのＭＯＳ型電界効果トランジスタ（Field effect transistor：ＦＥＴ）を用いている。但し、ここで例示した４つのトランジスタ２２〜２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

この画素２に対して、先述した画素駆動線３１として、複数の配線が同一画素行の各画素２に対して共通に配線されている。これら複数の配線（画素駆動線３１）は、行選択部１２の各画素行に対応した出力端に画素行単位で接続されている。行選択部１２は、複数の配線に対して転送信号ＴＲＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。

フォトダイオード２１は、アノード電極が低電位側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。ここで、増幅トランジスタ２４のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。

転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖ_DDレベル）がアクティブとなる転送信号ＴＲＧが行選択部１２から与えられる。転送トランジスタ２２は、転送信号ＴＲＧに応答して導通状態となることで、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ２３は、高電位側電源電圧Ｖ_DDのノードとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２３のゲート電極には、高レベルがアクティブとなるリセット信号ＲＳＴが行選択部１２から与えられる。リセットトランジスタ２３は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を電圧Ｖ_DDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。

増幅トランジスタ２４は、ゲート電極がフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源電圧Ｖ_DDのノードにそれぞれ接続されている。増幅トランジスタ２４は、フォトダイオード２１での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２４は、ソース電極が選択トランジスタ２５を介して垂直信号線３２に接続される。そして、増幅トランジスタ２４と、垂直信号線３２の一端に接続される電流源Ｉとは、フローティングディフュージョンＦＤの電圧を垂直信号線３２の電位に変換するソースフォロワを構成している。

選択トランジスタ２５は、ドレイン電極が増幅トランジスタ２４のソース電極に接続され、ソース電極が垂直信号線３２に接続されている。選択トランジスタ２５のゲート電極には、高レベルがアクティブとなる選択信号ＳＥＬが行選択部１２から与えられる。選択トランジスタ２５は、選択信号ＳＥＬに応答して導通状態となることで、画素２を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線３２に伝達する。

上記の構成の画素２からは、例えば、リセットレベル（所謂、Ｐ相）、及び、信号レベル（所謂、Ｄ相）の順に読み出される。リセットレベルは、画素２のフローティングディフュージョンＦＤをリセットしたときの当該フローティングディフュージョンＦＤの電位に相当する。信号レベルは、フォトダイオード２１での光電変換によって得られる電位、即ち、フォトダイオード２１に蓄積された電荷をフローティングディフュージョンＦＤへ転送したときの当該フローティングディフュージョンＦＤの電位に相当する。

尚、選択トランジスタ２５については、高電位側電源電圧Ｖ_DDのノードと増幅トランジスタ２４のドレイン電極との間に接続する回路構成を採ることもできる。また、本例では、画素２の画素回路として、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４、及び、選択トランジスタ２５から成る、即ち４つのトランジスタ（Ｔｒ）から成る４Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２５を省略し、増幅トランジスタ２４に選択トランジスタ２５の機能を持たせる３Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした５Ｔｒ以上の構成とすることもできる。

［積層型のチップ構造］
上記の構成のＣＭＯＳイメージセンサ１において、そのチップ（半導体集積回路）構造については、所謂、積層型のチップ構造とすることができる。また、画素２の構造については、配線層が形成される側の基板面を表面（正面）とするとき、その反対側の裏面側から光が照射される裏面照射型の画素構造とすることもできるし、表面側から光が照射される表面照射型の画素構造とすることもできる。

図３は、ＣＭＯＳイメージセンサ１の積層型のチップ構造の概略を示す分解斜視図である。図３に示すように、積層型のチップ構造は、第１半導体基板４１及び第２半導体基板４２の少なくとも２つの半導体基板が積層された構造となっている。この積層構造において、１層目の第１半導体基板４１には、画素アレイ部１１の各画素２、画素駆動線３１₁〜３１_m、及び、垂直信号線３２₁〜３２_nが形成される。また、２層目の第２半導体基板４２には、行選択部１２、定電流源部１３、アナログ−デジタル変換部１４、水平転送走査部１５、信号処理部１６、システム制御部１７、及び、参照信号生成部１９等の周辺回路部が形成される。そして、１層目の第１半導体基板４１と２層目の第２半導体基板４２とは、ＴＣＶ（Through Chip Via）やＣｕ−Ｃｕハイブリッドボンディングなどの接続部４３，４４で電気的に接続される。

この積層構造のＣＭＯＳイメージセンサ１によれば、１層目の第１半導体基板４１として画素アレイ部１１を形成できるだけの大きさ（面積）のもので済むため、第１半導体基板４１のサイズ（面積）、ひいては、チップ全体のサイズを小さくできる。更に、１層目の第１半導体基板４１には、画素２の作製に適したプロセスを適用でき、２層目の第２半導体基板４２には、画素制御部の作製に適したプロセスを適用できるため、ＣＭＯＳイメージセンサ１を製造するに当たって、プロセスの最適化を図ることができるメリットもある。特に、画素制御部を作製するに当たっては、先端プロセスの適用が可能になる。

尚、ここでは、第１半導体基板４１及び第２半導体基板４２が積層されて成る２層構造の積層構造を例示したが、積層構造としては、２層構造に限られるものではなく、３層以上の構造とすることもできる。そして、３層以上の積層構造の場合、行選択部１２、定電流源部１３、アナログ−デジタル変換部１４、水平転送走査部１５、信号処理部１６、システム制御部１７、及び、参照信号生成部１９等については、２層目以降の半導体基板に分散して形成することができる。

ここでは、ＣＭＯＳイメージセンサ１のチップ構造として、積層型のチップ構造を例示したが、積層型のチップ構造に限られるものではなく、所謂、平置型のチップ構造とすることもできる。ここで、平置型のチップ構造とは、画素アレイ部１１と同じ半導体基板上に、画素アレイ部１１の周辺の回路部分を形成した構造である。

＜一般的なシングルスロープ型アナログ−デジタル変換器＞
ここで、列並列アナログ−デジタル変換部１４において、アナログ−デジタル変換器として用いられる、一般的なシングルスロープ型アナログ−デジタル変換器の構成例について説明する。

［シングルスロープ型アナログ−デジタル変換器の構成例］
図４は、一般的なシングルスロープ型アナログ−デジタル変換器から成る列並列アナログ−デジタル変換部１４の構成例を示すブロック図である。

アナログ−デジタル変換部１４は、垂直信号線３２₁〜３２_nの各々に対応して設けられた複数のシングルスロープ型アナログ−デジタル変換器１４０の集合から成る。ここでは、ｎ列目のシングルスロープ型アナログ−デジタル変換器１４０を例に挙げて、その構成の概略について説明する。

シングルスロープ型アナログ−デジタル変換器１４０は、比較器１４１、カウンタ回路１４２、及び、ラッチ回路１４３を有する回路構成となっている。シングルスロープ型アナログ−デジタル変換器１４０では、時間が経過するにつれて電圧値が線形に変化する、所謂、ランプ波の参照信号ＲＡＭＰが用いられる。ランプ波の参照信号ＲＡＭＰは、参照信号生成部１９で生成される。参照信号生成部１９については、例えば、ＤＡＣ（デジタル−アナログ変換）回路を用いて構成することができる。

比較器１４１は、画素２から読み出されるアナログ画素信号ＶＳＬを比較入力とし、参照信号生成部１９で生成されるランプ波の参照信号ＲＡＭＰを基準入力とし、両信号を比較する。そして、比較器１４１は、例えば、参照信号ＲＡＭＰが画素信号ＶＳＬよりも大きいときに出力が第１の状態（例えば、高レベル）になり、参照信号ＲＡＭＰが画素信号ＶＳＬ以下のときに出力が第２の状態（例えば、低レベル）になる。これにより、比較器１４１は、画素信号ＶＳＬの信号レベルに応じた、具体的には、信号レベルの大きさに対応したパルス幅を持つパルス信号を比較結果として出力する。

カウンタ回路１４２は、参照信号ＲＡＭＰの発生タイミングから、アナログ画素信号ＶＳＬの電圧値と、参照信号ＲＡＭＰのランプ波とが交差するまでの時間を計測する計測部の一例である。カウンタ回路１４２には、比較器１４１に対する参照信号ＲＡＭＰの供給開始タイミングと同じタイミングで、システム制御部１７からクロック信号ＣＬＫが与えられる。そして、カウンタ回路１４２は、クロック信号ＣＬＫに同期してカウント動作を行うことによって、比較器１４１の出力パルスのパルス幅の期間、即ち、比較動作の開始から比較動作の終了までの期間を計測する。このカウンタ回路１４２のカウント結果（カウント値）が、アナログ画素信号をデジタル化したデジタル値となる。

ラッチ回路１４３は、カウンタ回路１４２のカウント結果であるデジタル値を保持（ラッチ）する。また、ラッチ回路１４３は、信号レベルの画素信号に対応するＤ相のカウント値と、リセットレベルの画素信号に対応するＰ相のカウント値との差分をとることにより、ノイズ除去処理の一例である、ＣＤＳ（Correlated Double Sampling;相関二重サンプリング）を行う。そして、水平転送走査部１５による駆動の下に、ラッチしたデジタル値を水平転送線１８に出力する。

上述したように、シングルスロープ型アナログ−デジタル変換器１４０の集合から成る列並列アナログ−デジタル変換部１４では、参照信号生成部１９で生成される、線形に変化するアナログ値の参照信号ＲＡＭＰと、画素２から出力されるアナログ画素信号ＶＳＬとの大小関係が変化するまでの時間情報からデジタル値を得ることになる。

尚、上記の例では、アナログ−デジタル変換部１４について、画素列に対して１対１の関係でアナログ−デジタル変換器１４０が配置された構成としたが、この構成に限られるものではなく、複数の画素列を単位としてアナログ−デジタル変換器１４０が配置された構成とすることも可能である。後述する実施例においても同様である。

［アナログ−デジタル変換時間について］
上記の構成のシングルスロープ型アナログ−デジタル変換器１４０を用いるＣＭＯＳイメージセンサ１において、アナログ−デジタル変換器１４０の高精細かつ高速読み出しが望まれている。シングルスロープ型アナログ−デジタル変換器１４０では、アナログ画素信号ＶＳＬのセトリング完了後、カウンタ回路１４２において、クロック信号ＣＬＫの両エッジ（立ち上がり／立ち下がり）で０からカウントし、参照信号ＲＡＭＰの傾きを変化させることで、高速読み出しを実現することができる。また、明暗でアップカウントもしくはダウンカウントさせることで、参照信号ＲＡＭＰの傾きを変えずに、高速読み出しを実現することができる。

高精細化を実現するためには、アナログ−デジタル変換器１４０の分解能を上げる必要がある。しかし、シングルスロープ型アナログ−デジタル変換器１４０の分解能が上がると、必然的に、カウンタ回路１４２のカウント回数が増える。その結果、図５に示すように、アナログ−デジタル変換時間（以下、「ＡＤ変換時間」と記述する場合がある）の増加を招く。具体的には、カウンタ回路１４２がクロック信号ＣＬＫの両エッジでカウント動作を行う場合、１クロックの周波数を５００ＭＨｚとしたとき、１０ｂｉｔのアナログ−デジタル変換の場合１．０２４μｓｅｃ、１４ｂｉｔのアナログ−デジタル変換の場合１６．３８μｓｅｃのカウント期間が必要になる。そして、ＡＤ変換時間が増加すると、高速読み出しが難しくなる。

＜本開示の実施形態＞
そこで、本開示の実施形態では、シングルスロープ型アナログ−デジタル変換器において、ＡＤ変換時間を短縮し、読み出し速度の高速化を図ることができるようにする。具体的には、本実施形態では、アナログ画素信号ＶＳＬのセトリング期間中に、アナログ画素信号ＶＳＬの電圧値を取得し、この取得した電圧値に基づいて、アナログ画素信号ＶＳＬの予測収束電圧値を算出する。更に、この算出した予測収束電圧値に基づいてランプ波の参照信号ＲＡＭＰを生成する。より具体的には、予測収束電圧値に基づいて、参照信号ＲＡＭＰのランプ波の生成を開始するためのスタート電圧値を設定し、この設定したスタート電圧値からランプ波の生成を開始する。

そして、参照信号ＲＡＭＰのランプ波の発生タイミングから、アナログ画素信号ＶＳＬの電圧値と参照信号ＲＡＭＰのランプ波とが交差するまでの時間を計測し、その計測した時間に対応する電圧値と、予測収束電圧値に基づくスタート電圧値とを加算して、アナログ画素信号ＶＳＬの収束電圧値とする。この収束電圧値が、アナログ画素信号ＶＳＬをデジタル化して得られるデジタル値となる。

このように、アナログ画素信号ＶＳＬのセトリング期間中に、アナログ画素信号ＶＳＬの収束電圧値を予測し、この予測収束電圧値を基に設定したスタート電圧値からランプ波の参照信号ＲＡＭＰの生成を開始すると同時に、カウンタ回路１４２のカウントを開始する。これにより、セトリング期間中の参照信号ＲＡＭＰの電圧値からカウントを開始する場合よりも、カウント回数（カウント時間）を大幅に低減できる。その結果、アナログ−デジタル変換器１４０の分解能を下げることなく、ＡＤ変換時間を短縮できるため、アナログ−デジタル変換器１４０の読み出し速度の高速化を図ることができる。

以下に、シングルスロープ型アナログ−デジタル変換器１４０において、ＡＤ変換時間を短縮し、読み出し速度の高速化を実現するための本実施形態の具体的な実施例について説明する。

［実施例１］
実施例１は、アナログ画素信号ＶＳＬの電圧値を等間隔に複数回取得するアナログ−デジタル変換方法の例である。実施例１に係るアナログ−デジタル変換方法について説明するためのタイミング波形図を図６に示す。

実施例１に係るアナログ−デジタル変換方法では、アナログ画素信号ＶＳＬのセトリング期間において、アナログ画素信号ＶＳＬの電圧値を等間隔（例えば、３クロック期間）にＮ回サンプリングし、アナログ画素信号ＶＳＬの電圧値をＮ回取得する。本実施例では、アナログ画素信号ＶＳＬの電圧値の取得回数Ｎを、例えば、Ｎ＝３とする。但し、取得回数Ｎは３回に限られるものではない。

そして、セトリング期間において、等間隔の時刻ｔ₁，ｔ₂，ｔ₃でアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃をサンプリングし、このセトリング期間中に取得したアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃に基づいて、アナログ画素信号ＶＳＬのセトリング終了後の予測収束電圧値を算出する。時刻ｔ₁，ｔ₂，ｔ₃は、アナログ画素信号ＶＳＬのセトリングが開始する時刻ｔ₀を基準とした時刻である。

ここで、セトリング期間中に取得したアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃に基づいて、アナログ画素信号ＶＳＬの予測収束電圧値を算出する算出方法の一例について説明する。アナログ画素信号ＶＳＬの電圧値Ｖ₀（ｔ）について、簡易的には、次式（１）で概算できる。

式（１）において、Ｖ_xはアナログ画素信号ＶＳＬの収束電圧値であり、Ｃは垂直信号線３２の配線容量値であり、Ｒは垂直信号線３２の配線抵抗値である。式（１）の時間ｔが無限大のとき、Ｖ₀（ｔ）＝Ｖ_xと近似できるため、セトリング期間において、アナログ画素信号ＶＳＬの電圧値をサンプリングし、時間ｔと電圧値Ｖ₀（ｔ）を求めることで、次式（２）からアナログ画素信号ＶＳＬの収束電圧値Ｖ_xを予測収束電圧値として算出することができる。時間ｔは、アナログ画素信号ＶＳＬのセトリング開始時刻ｔ₀から、電圧値Ｖ₁，Ｖ₂，Ｖ₃を取得する時刻ｔ₁，ｔ₂，ｔ₃までの計測時間である。

アナログ画素信号ＶＳＬのセトリング期間において、アナログ画素信号ＶＳＬの電圧値Ｖ₀（ｔ）を３回取得したときは、電圧値Ｖ₁，Ｖ₂，Ｖ₃、及び、ｔ₀−ｔ₁間，ｔ₀−ｔ₂間，ｔ₀−ｔ₃間の各計測時間に基づいて、予測収束電圧値Ｖ_xが３つ算出されることになる。そして、電圧値Ｖ₁，Ｖ₂，Ｖ₃に基づく３つの予測収束電圧値Ｖ_xの平均値を、最終的な予測収束電圧値として算出する（２回取得する場合は、その２回の電圧値Ｖ₁，Ｖ₂に基づく予測収束電圧値Ｖ_xの平均値）。従って、アナログ画素信号ＶＳＬの電圧値の取得回数Ｎで、予測収束電圧値を算出する精度をコントロールすることができる。具体的には、セトリング期間中のアナログ画素信号ＶＳＬの電圧値の取得回数Ｎが多いほど、予測収束電圧値の算出精度を上げることができる。

アナログ画素信号ＶＳＬの予測収束電圧値を算出したら、セトリング期間が終了した時刻ｔ_sで、算出した予測収束電圧値の近傍に、参照信号ＲＡＭＰのランプ波のスタート電圧値Ｖ_sを設定する。ここで、予測収束電圧値の近傍とは、算出した予測収束電圧値よりも所定電圧（定数）だけ、セトリング期間中における参照信号ＲＡＭＰの電圧値（第１の電圧値Ｖａ）側の電圧値を言う。図６の例の場合は、予測収束電圧値よりも所定電圧だけ高い電圧値を、ランプ波のスタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）として設定する。

図６において、スタート電圧値Ｖ_{s_2}は、２回取得したアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂を基に算出した予測収束電圧値に基づいて設定されたランプ波のスタート電圧値である。また、電圧値Ｖ_{s_3}は、３回取得したアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃を基に算出した予測収束電圧値に基づいて設定されたランプ波のスタート電圧値である。

このようにして、アナログ画素信号ＶＳＬのセトリングが完了した時刻ｔ_sで、予測収束電圧値に基づいて設定したスタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）から、参照信号ＲＡＭＰのランプ波の生成を開始するようにする。その結果、図６に一点鎖線で示すように、参照信号ＲＡＭＰは、セトリング期間は第１の電圧値Ｖａを維持し、アナログ画素信号ＶＳＬが収束した後に予測収束電圧値の近傍のスタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波として生成されることになる。

アナログ−デジタル変換器１４０において、カウンタ回路１４２は、アナログ画素信号ＶＳＬのセトリング期間が終了した時刻ｔ_sからカウント動作を開始する。そして、カウンタ回路１４２は、時刻ｔ_sで設定されたスタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）から生成が開始された参照信号ＲＡＭＰのランプ波と、アナログ画素信号ＶＳＬの電圧値とが交差するまでの時間を計測する。

従来のアナログ−デジタル変換方法では、参照信号ＲＡＭＰは、図６に破線で示すように、アナログ画素信号ＶＳＬのセトリング期間が終了した時刻ｔ_sで、セトリング期間中の第１の電圧値Ｖａからランプ波として生成されていた。そして、カウンタ回路１４２において、アナログ画素信号ＶＳＬのセトリング期間が終了した時刻ｔ_sから、破線で示すランプ波がアナログ画素信号ＶＳＬの電圧値と交差するまでの時間の計測が行われる。すなわち、カウンタ回路１４２では、第１の電圧値Ｖａを０としてカウント動作が開始される。

これに対して、実施例１に係るアナログ−デジタル変換方法では、カウンタ回路１４２において、アナログ画素信号ＶＳＬのセトリング期間が終了した時刻ｔ_sから、当該時刻ｔ_sで設定されたスタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）から生成が開始されたランプ波が、アナログ画素信号ＶＳＬの電圧値と交差するまでの時間（期間）の計測が行われる。すなわち、カウンタ回路１４２では、スタート電圧値Ｖ_sを０として、時刻ｔ_sからアナログ画素信号ＶＳＬの電圧値とランプ波とが交差するまでの時間の計測が行われる。

従って、実施例１に係るアナログ−デジタル変換方法によれば、セトリング期間中の参照信号ＲＡＭＰの第１の電圧値Ｖａからランプ波の生成を開始し、当該第１の電圧値Ｖａを０としてカウント動作を開始する従来のアナログ−デジタル変換方法の場合よりもカウント回数（カウント時間）を大幅に低減できる。その結果、アナログ−デジタル変換器１４０の分解能を下げることなく、ＡＤ変換時間を短縮できるため、アナログ−デジタル変換器１４０の読み出し速度の高速化を図ることができる。

尚、実施例１に係るアナログ−デジタル変換方法の場合、スタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）からランプ波の生成が開始されることから、カウンタ回路１４２の計測時間（カウント値）がそのままアナログ画素信号ＶＳＬの収束電圧値とはならない。そこで、実施例１に係るアナログ−デジタル変換方法では、カウンタ回路１４２の計測時間に対応する電圧値（即ち、カウント期間分の電圧値）と、スタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）とを加算した電圧値を、アナログ画素信号ＶＳＬの収束電圧値とする。

［実施例２］
実施例２は、アナログ画素信号ＶＳＬの電圧値を非等間隔に複数回取得するアナログ−デジタル変換方法の例である。実施例２に係るアナログ−デジタル変換方法について説明するためのタイミング波形図を図７に示す。

実施例２に係るアナログ−デジタル変換方法では、アナログ画素信号ＶＳＬのセトリング期間において、アナログ画素信号ＶＳＬの電圧値を非等間隔にＮ回サンプリングし、アナログ画素信号ＶＳＬの電圧値をＮ回取得する。本実施例では、アナログ画素信号ＶＳＬの電圧値の取得回数Ｎを、例えば、Ｎ＝３とする。但し、取得回数Ｎは３回に限られるものではない。

そして、セトリング期間において、時刻ｔ₁で電圧値Ｖ₁を取得し、時刻ｔ₂で電圧値Ｖ₂を取得し、時刻ｔ₃で電圧値Ｖ₃を取得する。ここでは、一例として、時刻ｔ₁から時刻ｔ₂までの間隔を３クロック期間とし、時刻ｔ₂から時刻ｔ₃までの間隔を５クロック期間としている。これらの間隔については、任意に設定することができる。

このようにしてセトリング期間中に取得したアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃に基づいて、アナログ画素信号ＶＳＬのセトリング完了後の予測収束電圧値を算出する。アナログ画素信号ＶＳＬの予測収束電圧値については、実施例１の算出方法を適用して算出することができる。予測収束電圧値の算出後における、ランプ波のスタート電圧値Ｖ_sの設定、時刻ｔ_sからアナログ画素信号ＶＳＬの電圧値とランプ波とが交差するまでの時間の計測、及び、計測時間に対応する電圧値とスタート電圧値Ｖ_sとの加算の各処理については、実施例１の場合と同様である。

アナログ画素信号ＶＳＬの電圧値を非等間隔に取得する実施例２に係るアナログ−デジタル変換方法では、アナログ画素信号ＶＳＬの信号量毎に適応的にサンプリングする（取得する）タイミングを調整することで、アナログ画素信号ＶＳＬの予測収束電圧値の算出精度を向上させることができる。

［実施例３］
実施例３は、アナログ画素信号ＶＳＬの電圧値を適応的にサンプリングし、輝度情報に合わせてアナログ−デジタル変換器１４０のゲイン調整を行うアナログ−デジタル変換方法の例である。実施例２に係るアナログ−デジタル変換方法について説明するためのタイミング波形図を図８に示す。

実施例３に係るアナログ−デジタル変換方法では、輝度情報、具体的には、明時のアナログ画素信号ＶＳＬの信号レベル、及び、暗時のアナログ画素信号ＶＳＬの信号レベルに合わせて、アナログ−デジタル変換器１４０のゲインを調整する。アナログ−デジタル変換器１４０のゲインについては、参照信号ＲＡＭＰのランプ波の傾きを変えることによって調整することができる。

明時／暗時のアナログ画素信号ＶＳＬのセトリング期間において、非等間隔に、時刻ｔ₁，ｔ₂，ｔ₃でアナログ画素信号ＶＳＬの電圧値Ｖ₁，Ｖ₂，Ｖ₃をサンプリングし、取得する処理については実施例２の場合と同様である。また、電圧値Ｖ₁，Ｖ₂，Ｖ₃に基づく予測収束電圧値の算出、ランプ波のスタート電圧値Ｖ_sの設定、時刻ｔ_sからアナログ画素信号ＶＳＬの電圧値と参照信号ＲＡＭＰのランプ波とが交差するまでの時間の計測、及び、計測時間に対応する電圧値とスタート電圧値Ｖ_sとの加算の各処理については、実施例１の場合と同様である。

そして、実施例３に係るアナログ−デジタル変換方法では、明時のスタート電圧値Ｖ_sから生成が開始されるランプ波の参照信号ＲＡＭＰの傾きに対して、暗時のスタート電圧値Ｖ_s’から生成が開始されるランプ波の参照信号ＲＡＭＰの傾きを小さく設定する。アナログ−デジタル変換器１４０のゲインは、ランプ波の参照信号ＲＡＭＰの傾きで決まることから、暗時の傾きを明時の傾きよりも小さくすることで、暗時のゲインを明時のゲインよりも大きくすることができる。

このように、輝度情報に合わせて、適応的に、ランプ波の参照信号ＲＡＭＰの傾きを変え、アナログ−デジタル変換器１４０のゲインを調整することで、所望の低照度階調を取得することができる。

［実施例４］
実施例４は、実施例１、実施例２、又は、実施例３に係るアナログ−デジタル変換方法を実現するシングルスロープ型アナログ−デジタル変換器の第１例である。実施例４に係るシングルスロープ型アナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を図９に示す。

以下では、実施例４に係るシングルスロープ型アナログ−デジタル変換器として、列並列アナログ−デジタル変換部１４におけるｎ列目のアナログ−デジタル変換器１４０を例に挙げて、その構成の概略について説明する。

実施例４に係るアナログ−デジタル変換器１４０は、画素列毎に参照信号生成部１４４を有している。この参照信号生成部１４４は、図４に示す列並列アナログ−デジタル変換部１４では、画素列毎のアナログ−デジタル変換器１４０に対して共通に設けられていた参照信号生成部１９に相当する。そして、参照信号生成部１４４は、システム制御部１７による制御の下に、画素列毎に、ランプ波の参照信号ＲＡＭＰを生成する。参照信号生成部１４４が生成する参照信号ＲＡＭＰは、例えば実施例１（図６）において、スタート電圧値Ｖ_s（Ｖ_{s_2}／Ｖ_{s_3}）から生成が開始されるランプ波である。

実施例４に係るアナログ−デジタル変換器１４０は、画素列毎に、比較器１４１の前段の回路部として、参照信号生成部１４５、比較器１４６、及び、カウンタ回路１４７を備えている。参照信号生成部１４５は、システム制御部１７による制御の下に、アナログ画素信号ＶＳＬのセトリング期間において、アナログ画素信号ＶＳＬの電圧値を取得するためのランプ波の参照信号ＲＡＭＰａを生成する。比較器１４６は、アナログ画素信号ＶＳＬのセトリング期間において、参照信号ＲＡＭＰａのランプ波とアナログ画素信号ＶＳＬとを比較し、参照信号ＲＡＭＰａのランプ波とアナログ画素信号ＶＳＬの電圧値とが交差するタイミングで出力が反転する。

カウンタ回路１４７は、システム制御部１７から与えられるクロック信号ＣＬＫに同期してカウント動作を行い、アナログ画素信号ＶＳＬのセトリング開始タイミングから、参照信号ＲＡＭＰａのランプ波とアナログ画素信号ＶＳＬの電圧値とが交差し、比較器１４６の出力が反転するタイミングまでの時間を計測する。このカウンタ回路１４７の計測時間に対応する電圧値は、セトリング期間中のアナログ画素信号ＶＳＬの電圧値である。

上記のように、参照信号生成部１４５、比較器１４６、及び、カウンタ回路１４７は、アナログ画素信号ＶＳＬのセトリング期間中にアナログ画素信号ＶＳＬの電圧値を取得する電圧取得部を構成している。

実施例４に係るアナログ−デジタル変換器１４０におけるクロック信号ＣＬＫ、ランプ波の参照信号ＲＡＭＰａ、及び、アナログ画素信号ＶＳＬの電圧値のタイミング関係を図１０に示す。図１０には、参照信号ＲＡＭＰａのランプ波と、アナログ画素信号ＶＳＬの電圧値とが交差するタイミング（時刻ｔ_{s_2}）で、セトリング期間中のアナログ画素信号ＶＳＬの電圧値として電圧値Ｖ₂を取得する場合を例示している。

演算部２０は、セトリング期間中に取得したアナログ画素信号ＶＳＬの電圧値Ｖ₂、及び、カウンタ回路１４７の計測時間に基づいて、アナログ画素信号ＶＳＬのセトリング終了後の予測収束電圧値を算出する。アナログ画素信号ＶＳＬの予測収束電圧値については、実施例１の算出方法を適用して算出することができる。セトリング期間中にアナログ画素信号ＶＳＬの電圧値を複数取得した場合は、演算部２０は、その複数の電圧値に基づく複数の予測収束電圧値の平均値を演算し、その平均値を最終的な予測収束電圧値とする。そして、演算部２０は、算出した予測収束電圧値の近傍に、参照信号ＲＡＭＰのランプ波の生成を開始するスタート電圧値Ｖ_sを設定する。

尚、上記の例では、セトリング期間において、アナログ画素信号ＶＳＬの電圧値を１回取得し、それに基づいてセトリング終了後の予測収束電圧値を算出し、当該予測収束電圧値の近傍にスタート電圧値Ｖ_sを設定するとしたが、アナログ画素信号ＶＳＬの電圧値の取得回数は１回に限られるものではない。具体的には、参照信号ＲＡＭＰａのランプ波を、立ち下がり波形及び立ち上がり波形の組み合わせとすることにより、アナログ画素信号ＶＳＬの電圧値を複数回取得できるようにすることもできる。この場合、取得した複数の電圧値に基づいて複数の予測収束電圧値が算出されることになることから、複数の予測収束電圧値の平均値を最終的な予測収束電圧値とすることになる。

システム制御部１７は、演算部２０によるスタート電圧値Ｖ_sの設定を受けて、当該スタート電圧値Ｖ_sから参照信号ＲＡＭＰのランプ波の生成を開始すべく、参照信号生成部１４４を制御する。比較器１４１は、参照信号生成部１４４で生成が開始された参照信号ＲＡＭＰのランプ波とアナログ画素信号ＶＳＬの電圧値とを比較し、ランプ波とアナログ画素信号ＶＳＬの電圧値とが交差するタイミングで出力が反転する。

システム制御部１７は、参照信号生成部１４４でのランプ波の生成開始タイミングで、カウンタ回路１４２にクロック信号ＣＬＫを供給するとともに、当該カウンタ回路１４２のカウント動作を開始させる。これにより、実施例１の場合を例にとると、カウンタ回路１４２は、アナログ画素信号ＶＳＬのセトリング期間が終了した時刻ｔ_sからカウント動作を開始し、参照信号生成部１４４で生成が開始されたランプ波と、アナログ画素信号ＶＳＬの電圧値とが交差し、比較器１４１の出力が反転するタイミングまでカウント動作を行う。すなわち、カウンタ回路１４２において、セトリング期間が終了した時刻ｔ_sから、参照信号生成部１４４で生成が開始されたランプ波と、アナログ画素信号ＶＳＬの電圧値とが交差するまでの時間（期間）の計測が行われる。カウンタ回路１４２が計測した時間に対応する電圧値は、ラッチ回路１４３にラッチされる。

実施例４に係るアナログ−デジタル変換器１４０は、画素列毎に、ラッチ回路１４３の後段に加算器１４８を加算部として有している。ラッチ回路１４３にラッチされた電圧値は、セトリング期間が終了した時刻ｔ_sから、スタート電圧値Ｖ_sから生成が開始されたランプ波とアナログ画素信号ＶＳＬの電圧値とが交差するまでの時間に対応する電圧値である。そこで、加算器１４８において、ラッチ回路１４３にラッチされた電圧値（即ち、カウンタ回路１４２の計測時間に対応する電圧値）と、スタート電圧値Ｖ_sとを加算する。そして、加算器１４８の加算結果をアナログ画素信号ＶＳＬの収束電圧値とする。

続いて、上記の構成の実施例４に係るアナログ−デジタル変換器１４０におけるアナログ−デジタル変換処理の流れについて、図１１のフローチャートに沿って説明する。この一連の処理は、システム制御部１７による制御の下に実行される。

システム制御部１７は、参照信号生成部１４５を駆動することで、アナログ画素信号ＶＳＬの電圧値を取得するためのランプ波の参照信号ＲＡＭＰａの生成を開始し（ステップＳ１１）、次いで、１段目のカウンタ回路１４７にクロック信号ＣＬＫを供給し、１段目のカウント動作を開始する（ステップＳ１２）。

１段目のカウンタ回路１４７のカウント動作は、参照信号ＲＡＭＰａのランプ波とアナログ画素信号ＶＳＬの電圧値とが交差し、比較器１４６の出力が反転するまで行われる。そして、比較器１４６の出力が反転し、１段目のカウンタ回路１４７のカウント動作が停止したら（ステップＳ１３のＹＥＳ）、システム制御部１７は、１段目の計測時間（カウント値）に対応するアナログ画素信号ＶＳＬの電圧値を取得する（ステップＳ１４）。図１０に示す例では、比較器１４６の出力の反転タイミングで電圧値Ｖ₂を取得することになる。

次に、演算部２０において、セトリング期間中に取得したアナログ画素信号ＶＳＬの電圧値Ｖ₂、及び、１段目のカウンタ回路１４７の計測時間に基づいて、アナログ画素信号ＶＳＬのセトリング完了後の予測収束電圧値を算出し（ステップＳ１５）、次いで、算出した予測収束電圧値の近傍に、参照信号ＲＡＭＰのランプ波の生成を開始するスタート電圧値Ｖ_sを設定する（ステップＳ１６）。

次に、システム制御部１７は、参照信号生成部１４４を駆動することで、スタート電圧値Ｖ_sから、参照信号ＲＡＭＰのランプ波の生成を開始し（ステップＳ１７）、次いで、２段目のカウンタ回路１４４にクロック信号ＣＬＫを供給し、２段目のカウント動作を開始する（ステップＳ１８）。

２段目のカウンタ回路１４２のカウント動作は、参照信号ＲＡＭＰのランプ波とアナログ画素信号ＶＳＬの電圧値とが交差し、比較器１４１の出力が反転するまで行われる。そして、比較器１４１の出力が反転し、２段目のカウンタ回路１４２のカウント動作が停止したら（ステップＳ１９のＹＥＳ）、システム制御部１７は、２段目の計測時間（カウント値）に対応する電圧値をラッチ回路１４３にラッチする（ステップＳ２０）。

次に、システム制御部１７は、加算器１４８を駆動することで、ラッチ回路１４３にラッチされた電圧値（即ち、カウンタ回路１４２の計測時間に対応する電圧値）と、スタート電圧値Ｖ_sとを加算することで、アナログ画素信号ＶＳＬの収束電圧値を生成する（ステップＳ２１）。

上述したように、実施例４に係るアナログ−デジタル変換器１４０によれば、シングルスロープ型アナログ−デジタル変換器において、ＡＤ変換時間を短縮し、読み出し速度の高速化を実現するための実施例１、実施例２、又は、実施例３に係るアナログ−デジタル変換方法を実現することができる。

［実施例５］
実施例５は、実施例１、実施例２、又は、実施例３に係るアナログ−デジタル変換方法を実現するシングルスロープ型アナログ−デジタル変換器の第２例である。

実施例４では、ランプ波の参照信号ＲＡＭＰａの生成し、当該ランプ波とアナログ画素信号ＶＳＬの電圧値とが交差するタイミングで電圧値Ｖ₂を取得し、この取得した電圧値Ｖ₂、及び、当該電圧値Ｖ₂を取得するまでの時間に基づいて、セトリング完了後の予測収束電圧値を算出する構成を採っている。これに対して、実施例５では、予め固定電圧を電圧値Ｖ₂として設定し、この設定した電圧値Ｖ₂、及び、当該電圧値Ｖ₂をアナログ画素信号ＶＳＬの電圧値が交差するまでの時間に基づいて、セトリング完了後の予測収束電圧値を算出する構成を採る。

実施例５に係るシングルスロープ型アナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を図１２に示す。実施例５では、実施例４の参照信号生成部１４５に代えて、固定電圧設定部１４９を有する構成となっている。固定電圧設定部１４９は、セトリング期間中のアナログ画素信号ＶＳＬの電圧値として固定電圧を設定し、比較器１４６にその基準入力として与える。固定電圧設定部１４９で設定された固定電圧は、演算部２０にも与えられる。

実施例５に係るアナログ−デジタル変換器１４０におけるクロック信号ＣＬＫ及びアナログ画素信号ＶＳＬの電圧値のタイミング関係を図１３に示す。図１３には、固定電圧の電圧値として、電圧値Ｖ₂を設定した場合を例示している。

比較器１４６は、アナログ画素信号ＶＳＬのセトリング期間において、アナログ画素信号ＶＳＬを、固定電圧設定部１４９で設定された電圧値Ｖ₂と比較し、アナログ画素信号ＶＳＬの電圧値が電圧値Ｖ₂と交差するタイミングで出力が反転する。カウンタ回路１４７は、システム制御部１７から与えられるクロック信号ＣＬＫに同期してカウント動作を行い、アナログ画素信号ＶＳＬのセトリングが開始したタイミング（時刻ｔ₀）から、アナログ画素信号ＶＳＬの電圧値が電圧値Ｖ₂と交差し、比較器１４６の出力が反転するタイミング（時刻ｔ₂）までの時間を計測する。

演算部２０は、固定電圧設定部１４９で設定された電圧値Ｖ₂、及び、セトリング開始時刻ｔ₀からアナログ画素信号ＶＳＬの電圧値が電圧値Ｖ₂と交差する時刻ｔ₂までの計測時間に基づいて予測収束電圧値を算出する。アナログ画素信号ＶＳＬの予測収束電圧値については、実施例１の算出方法を適用して算出することができる。そして、演算部２０は、算出した予測収束電圧値の近傍に、参照信号ＲＡＭＰのランプ波の生成を開始するスタート電圧値Ｖ_sを設定する。

以降、システム制御部１７の制御の下に実行される、参照信号生成部１４４、比較器１４１、カウンタ回路１４２、ラッチ回路１４３、及び、加算器１４８の動作については、実施例４に係るアナログ−デジタル変換器１４０の場合と基本的に同じである。

尚、上記の例では、固定電圧を１つ（電圧値Ｖ₂）設定するとしたが、固定電圧設定部１４９、比較器１４６、及び、カウンタ回路１４７から成る回路部を、画素列毎に、複数設けて固定電圧を複数設定するようにすることもできる。この場合、複数の固定電圧に基づいて複数の予測収束電圧値が算出されることになることから、演算部２０において、複数の予測収束電圧値の平均値を最終的な予測収束電圧値とすることになる。

また、上記の例では、固定電圧設定部１４９を設けて固定電圧を設定するとしたが、固定電圧設定部１４９として、参照信号生成部１４４を兼用する構成を採ることも可能である。この場合、参照信号生成部１４４は、予測収束電圧値を算出する段階で、比較器１４６に固定電圧（例えば、電圧値Ｖ₂）を与え、デジタル値（収束電圧値）を得る段階で、スタート電圧値Ｖ_sからランプ波を生成し、比較器１４１に与えることになる。

続いて、上記の構成の実施例５に係るアナログ−デジタル変換器１４０におけるアナログ−デジタル変換処理の流れについて、図１４のフローチャートに沿って説明する。この一連の処理は、システム制御部１７による制御の下に実行される。

システム制御部１７は、固定電圧設定部１４９を駆動することで、固定電圧（例えば、電圧値Ｖ₂）を設定し（ステップＳ３１）、次いで、１段目のカウンタ回路１４７にクロック信号ＣＬＫを供給し、１段目のカウント動作を開始する（ステップＳ３２）。

１段目のカウンタ回路１４７のカウント動作は、アナログ画素信号ＶＳＬの電圧値が固定電圧と交差し、比較器１４６の出力が反転するまで行われる。そして、比較器１４６の出力が反転し、１段目のカウンタ回路１４７のカウント動作が停止したら（ステップＳ３３のＹＥＳ）、システム制御部１７は、１段目のカウンタ回路１４７の計測時間（カウント値）を取得する（ステップＳ３４）。図１３に示す例では、比較器１４６の出力の反転タイミング（時刻ｔ₂）で計測時間を取得することになる。

次に、演算部２０において、固定電圧設定部１４９で設定した固定電圧（本例では、電圧値Ｖ₂）、及び、１段目のカウンタ回路１４７の計測時間に基づいて、アナログ画素信号ＶＳＬのセトリング完了後の予測収束電圧値を算出し（ステップＳ３５）、次いで、算出した予測収束電圧値の近傍に、参照信号ＲＡＭＰのランプ波の生成を開始するスタート電圧値Ｖ_sを設定する（ステップＳ３６）。

次に、システム制御部１７は、参照信号生成部１４４を駆動することで、スタート電圧値Ｖ_sから、参照信号ＲＡＭＰのランプ波の生成を開始し（ステップＳ３７）、次いで、２段目のカウンタ回路１４４にクロック信号ＣＬＫを供給し、２段目のカウント動作を開始する（ステップＳ３８）。

２段目のカウンタ回路１４２のカウント動作は、参照信号ＲＡＭＰのランプ波とアナログ画素信号ＶＳＬの電圧値とが交差し、比較器１４１の出力が反転するまで行われる。そして、比較器１４１の出力が反転し、２段目のカウンタ回路１４２のカウント動作が停止したら（ステップＳ３９のＹＥＳ）、システム制御部１７は、２段目の計測時間（カウント値）に対応する電圧値をラッチ回路１４３にラッチする（ステップＳ４０）。

次に、システム制御部１７は、加算器１４８を駆動することで、ラッチ回路１４３にラッチされた電圧値（即ち、カウンタ回路１４２の計測時間に対応する電圧値）と、スタート電圧値Ｖ_sとを加算することで、アナログ画素信号ＶＳＬの収束電圧値を生成する（ステップＳ４１）。

上述したように、実施例５に係るアナログ−デジタル変換器１４０によれば、シングルスロープ型アナログ−デジタル変換器において、ＡＤ変換時間を短縮し、読み出し速度の高速化を実現するための実施例１、実施例２、又は、実施例３に係るアナログ−デジタル変換方法を実現することができる。

［実施例６］
実施例６は、実施例４又は実施例５の変形例であり、奇数画素列と偶数画素列とで画素信号の読み出し方向を異にする、所謂、上下方向読み出し方式のＣＭＯＳイメージセンサに対して、シングルスロープ型アナログ−デジタル変換器を搭載する例である。実施例６に係るシングルスロープ型アナログ−デジタル変換器から成る列並列アナログ−デジタル変換部の構成例を図１５に示す。

図１５に示すように、実施例５に係るシングルスロープ型アナログ−デジタル変換器が搭載されるＣＭＯＳイメージセンサは、画素信号を、奇数画素列では画素列に沿った一方の方向（図の下方向）に読み出し、偶数画素列では画素列に沿った他方の方向（図の上方向）に読み出す上下方向読み出し方式の構成となっている。

実施例６では、上記のように、奇数画素列と偶数画素列とで画素信号の読み出し方向を異にする上下読み出し方式のＣＭＯＳイメージセンサにおいて、シングルスロープ型アナログ−デジタル変換器１４０を、各読み出し方向毎に、１画素列置きに設ける構成を採っている。上下読み出し方式のＣＭＯＳイメージセンサでは、水平転送走査部１５Ａ，１５Ｂ及び演算部２０Ａ，２０Ｂなども、各読み出し方向毎に設けられることになる。

この上下読み出し方式のＣＭＯＳイメージセンサにおいて、シングルスロープ型アナログ−デジタル変換器１４０として、実施例４又は実施例５に係るアナログ−デジタル変換器、即ち、アナログ−デジタル変換時間を短縮し、読み出し速度の高速化を図ることができるシングルスロープ型アナログ−デジタル変換器を搭載する。

上下方向読み出し方式のＣＭＯＳイメージセンサによれば、アナログ−デジタル変換部１４における画素列毎の回路部分の配置スペースとして、単一方向読み出しのＣＭＯＳイメージセンサに比べて、理論的に２倍のスペースを確保することができる。従って、シングルスロープ型アナログ−デジタル変換器１４０の回路規模が大きくなったとしても、当該大規模の回路を搭載することができる。

また、上下方向読み出しのＣＭＯＳイメージセンサのチップ構造について、平置構造とすることもできるが、垂直信号線３２₁〜３２_nとシングルスロープ型アナログ−デジタル変換器１４０を含む回路部分との電気的接続の観点からすると、平置構造よりも積層構造の方が好ましい。

＜変形例＞
以上、本開示の技術について、好ましい実施形態に基づき説明したが、本開示の技術は当該実施形態に限定されるものではない。上記の実施形態において説明した撮像装置の構成、構造は例示であり、適宜、変更することができる。例えば、上記の実施形態では、シングルスロープ型アナログ−デジタル変換器１４０について、撮像装置に搭載するアナログ−デジタル変換器として用いる場合を例に挙げて説明したが、撮像装置に搭載するアナログ−デジタル変換器への適用に限られるものではない。すなわち、本開示の技術は、種々の電子回路で一般的に用いられるシングルスロープ型アナログ−デジタル変換器に適用することができる。

＜応用例＞
以上説明した本実施形態に係るＣＭＯＳイメージセンサ１は、例えば図１６に示すように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。様々な装置の具体例について以下に列挙する。

・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

＜本開示に係る技術の適用例＞
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。

［本開示の電子機器］
ここでは、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に撮像素子を用いる複写機などの電子機器に適用する場合について説明する。

（撮像装置）
図１７は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図１７に示すように、本例に係る撮像装置１００は、レンズ群等を含む撮像光学系１０１、撮像部１０２、ＤＳＰ(Digital Signal Processor)回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７、及び、電源系１０８がバスライン１０９を介して相互に接続された構成となっている。

撮像光学系１０１は、被写体からの入射光（像光）を取り込んで撮像部１０２の撮像面上に結像する。撮像部１０２は、光学系１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路１０３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。

フレームメモリ１０４は、ＤＳＰ回路１０３での信号処理の過程で適宜データの格納に用いられる。表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像部１０２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。

操作系１０７は、ユーザによる操作の下に、本撮像装置１００が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、及び、操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上記の構成の撮像装置１００において、撮像部１０２として、先述した本開示に係る技術が適用されるＣＭＯＳイメージセンサ１を用いることができる。当該ＣＭＯＳイメージセンサ１によれば、アナログ−デジタル変換時間を短縮し、アナログ−デジタル変換器の読み出し速度の高速化を図ることができるため、高速に撮影画像を得ることができる。

［移動体への応用例］
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される撮像素子として実現されてもよい。

図１８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図１８に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Controller Area Network）、ＬＩＮ（Local Interconnect Network）、ＬＡＮ（Local Area Network）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。

各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図１８では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。

駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Antilock Brake System）又はＥＳＣ（Electronic Stability Control）等の制御装置としての機能を有してもよい。

駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。

ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。

車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Time Of Flight）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。

環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Light Detection and Ranging、Laser Imaging Detection and Ranging）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。

ここで、図１９は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０，７９１２，７９１４，７９１６，７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２，７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

尚、図１９には、それぞれの撮像部７９１０，７９１２，７９１４，７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ，ｃは、それぞれサイドミラーに設けられた撮像部７９１２，７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０，７９１２，７９１４，７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。

車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０，７９２６，７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０〜７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。

図１８に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。

また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。

車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。

統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Personal Digital Assistant）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。

記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Read Only Memory）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Random Access Memory）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Hard Disc Drive）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。

汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Global System of Mobile communications）、ＷｉＭＡＸ、ＬＴＥ（Long Term Evolution）若しくはＬＴＥ−Ａ（LTE−Advanced）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ−Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Peer To Peer）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Machine Type Communication）端末）と接続してもよい。

専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Wireless Access in Vehicle Environment）、ＤＳＲＣ（Dedicated Short Range Communications）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Vehicle to Vehicle）通信、路車間（Vehicle to Infrastructure）通信、車両と家との間（Vehicle to Home）の通信及び歩車間（Vehicle to Pedestrian）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。

測位部７６４０は、例えば、ＧＮＳＳ（Global Navigation Satellite System）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Global Positioning System）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。

ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。

車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インタフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Near Field Communication）又はＷＵＳＢ（Wireless USB）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、又はＭＨＬ（Mobile High-definition Link）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。

車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインタフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。

統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。

マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。

音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１８の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Augmented Reality）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。

尚、図１８に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部７９１０，７９１２，７９１４，７９１６，７９１８や車外情報検出部７９２０，７９２２，７９２４，７９２６，７９２８，７９３０に適用され得る。そして、本開示に係る技術を適用することにより、撮像装置に用いるシングルスロープ型アナログ−デジタル変換器の読み出し速度の高速化によって高速に撮影画像を得ることができるため、例えば、撮像対象の情報を瞬時に取得可能な車両制御システムを構築できる。

＜本開示がとることができる構成＞
尚、本開示は、以下のような構成をとることもできる。

≪Ａ．アナログ−デジタル変換器≫
［Ａ−１］アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、
電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える、
アナログ−デジタル変換器。
［Ａ−２］参照信号生成部は、アナログ信号のセトリング期間中は第１の電圧値を維持し、アナログ信号が収束した後に予測収束電圧値に基づく電圧値まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波を生成する、
上記［Ａ−１］に記載のアナログ−デジタル変換器。
［Ａ−３］予測収束電圧値に基づく電圧値は、第２の傾きにて電圧値を変化させるランプ波の生成を開始する電圧値である、
上記［Ａ−２］に記載のアナログ−デジタル変換器。
［Ａ−４］電圧取得部は、アナログ信号のセトリング期間において、アナログ信号の電圧値とランプ波とを比較し、ランプ波が交差したときのアナログ信号の電圧値を取得する、
上記［Ａ−１］に記載のアナログ−デジタル変換器。
［Ａ−５］演算部は、電圧取得部が取得したアナログ信号の電圧値、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値がランプ波と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ａ−４］に記載のアナログ−デジタル変換器。
［Ａ−６］演算部は、予め設定された固定電圧、及び、アナログ信号のセトリング開始からアナログ信号の電圧値が固定電圧と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ａ−１］に記載のアナログ−デジタル変換器。

≪Ｂ．アナログ−デジタル変換方法≫
［Ｂ−１］アナログ信号のセトリング期間中にアナログ信号の電圧値を取得し、この取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算するステップ、
アナログ信号の予測収束電圧値に基づいてランプ波の参照信号を生成するステップ、
ランプ波の参照信号の発生タイミングから、アナログ画素信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測するステップ、及び、
計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出するステップの各処理を実行する、
アナログ−デジタル変換方法。
［Ｂ−２］アナログ信号のセトリング期間中は第１の電圧値を維持し、アナログ信号が収束した後に予測収束電圧値に基づく電圧値まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波を生成する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。
［Ｂ−３］予測収束電圧値に基づく電圧値は、第２の傾きにて電圧値を変化させるランプ波の生成を開始するスタート電圧値である、
上記［Ｂ−２］に記載のアナログ−デジタル変換方法。
［Ｂ−４］アナログ信号のセトリング期間において、アナログ信号の電圧値とランプ波とを比較し、ランプ波が交差したときのアナログ信号の電圧値を取得する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。
［Ｂ−５］電圧取得部が取得したアナログ信号の電圧値、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値がランプ波と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ｂ−４］に記載のアナログ−デジタル変換方法。
［Ｂ−６］演算部は、予め設定された固定電圧、及び、アナログ信号のセトリング開始からアナログ信号の電圧値が固定電圧と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。
［Ｂ−７］アナログ信号のセトリング期間において、アナログ信号の電圧値を等間隔に複数回取得する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。
［Ｂ−８］アナログ信号のセトリング期間において、アナログ信号の電圧値を非等間隔に複数回取得する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。
［Ｂ−９］輝度情報に合わせてアナログ−デジタル変換器のゲインを調整する、
上記［Ｂ−１］に記載のアナログ−デジタル変換方法。

≪Ｃ．撮像装置≫
［Ｃ−１］光電変換部を含む画素が行列状に配置されて成る画素アレイ部、及び、
画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を備え、
アナログ−デジタル変換器は、
アナログ画素信号のセトリング期間中にアナログ画素信号の電圧値を取得する電圧取得部、
電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える、
撮像装置。
［Ｃ−２］参照信号生成部は、アナログ信号のセトリング期間中は第１の電圧値を維持し、アナログ信号が収束した後に予測収束電圧値に基づく電圧値まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波を生成する、
上記［Ｃ−１］に記載の撮像装置。
［Ｃ−３］予測収束電圧値に基づく電圧値は、第２の傾きにて電圧値を変化させるランプ波の生成を開始する電圧値である、
上記［Ｃ−２］に記載の撮像装置。
［Ｃ−４］電圧取得部は、アナログ信号のセトリング期間において、アナログ信号の電圧値とランプ波とを比較し、ランプ波が交差したときのアナログ信号の電圧値を取得する、
上記［Ｃ−１］に記載の撮像装置。
［Ｃ−５］演算部は、電圧取得部が取得したアナログ信号の電圧値、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値がランプ波と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ｃ−４］に記載の撮像装置。
［Ｃ−６］演算部は、予め設定された固定電圧、及び、アナログ信号のセトリング開始からアナログ信号の電圧値が固定電圧と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
上記［Ｃ−１］に記載の撮像装置。
［Ｃ−７］奇数画素列と偶数画素列とで画素信号の読み出し方向を異にしており、
アナログ−デジタル変換器は、各読み出し方向毎に１画素列置きに設けられている、
上記［Ｃ−１］に記載の撮像装置。
［Ｃ−８］第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された構造を有し、
第１半導体基板には画素アレイ部が形成され、
第２半導体基板にはアナログ−デジタル変換器が形成されている、
上記［Ｃ−７］に記載の撮像装置。

１・・・ＣＭＯＳイメージセンサ、２・・・画素、１１・・・画素アレイ部、１２・・・行選択部、１３・・・定電流源部、１４・・・アナログ−デジタル変換部、１５・・・水平転送走査部、１６・・・信号処理部、１７・・・システム制御部、１８・・・水平転送線、１９・・・参照信号生成部、２０・・・演算部、２１・・・フォトダイオード、２２・・・転送トランジスタ、２３・・・リセットトランジスタ、２４・・・増幅トランジスタ、２５・・・選択トランジスタ、３１₁〜３１_m・・・画素駆動線、３２₁〜３２_n・・・垂直信号線、１４０・・・シングルスロープ型アナログ−デジタル変換器、１４１，１４６・・・比較器、１４２，１４７・・・カウンタ回路、１４３・・・ラッチ回路、１４４，１４５・・・参照信号生成部、１４８・・・加算器、１４９・・・固定電圧設定部

Claims (13)

1. アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、
   電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
   演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
   アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
   参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
   計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える、
   アナログ−デジタル変換器。
2. 参照信号生成部は、アナログ信号のセトリング期間中は第１の電圧値を維持し、アナログ信号が収束した後に予測収束電圧値に基づく電圧値まで第１の傾きにて電圧値を変化させ、その後、第１の傾きよりも小さい第２の傾きにて電圧値を変化させるランプ波を生成する、
   請求項１に記載のアナログ−デジタル変換器。
3. 予測収束電圧値に基づく電圧値は、第２の傾きにて電圧値を変化させるランプ波の生成を開始する電圧値である、
   請求項２に記載のアナログ−デジタル変換器。
4. 電圧取得部は、アナログ信号のセトリング期間において、アナログ信号の電圧値とランプ波とを比較し、ランプ波が交差したときのアナログ信号の電圧値を取得する、
   請求項１に記載のアナログ−デジタル変換器。
5. 演算部は、電圧取得部が取得したアナログ信号の電圧値、及び、アナログ信号のセトリング開始から、アナログ信号の電圧値がランプ波と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
   請求項４に記載のアナログ−デジタル変換器。
6. 演算部は、予め設定された固定電圧、及び、アナログ信号のセトリング開始からアナログ信号の電圧値が固定電圧と交差するまでの時間を用いて、アナログ信号の予測収束電圧値を演算する、
   請求項１に記載のアナログ−デジタル変換器。
7. アナログ信号のセトリング期間中にアナログ信号の電圧値を取得し、この取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算するステップ、
   アナログ信号の予測収束電圧値に基づいてランプ波の参照信号を生成するステップ、
   ランプ波の参照信号の発生タイミングから、アナログ画素信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測するステップ、及び、
   計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出するステップの各処理を実行する、
   アナログ−デジタル変換方法。
8. アナログ信号のセトリング期間において、アナログ信号の電圧値を等間隔に複数回取得する、
   請求項７に記載のアナログ−デジタル変換方法。
9. アナログ信号のセトリング期間において、アナログ信号の電圧値を非等間隔に複数回取得する、
   請求項７に記載のアナログ−デジタル変換方法。
10. 輝度情報に合わせてアナログ−デジタル変換器のゲインを調整する、
    請求項７に記載のアナログ−デジタル変換方法。
11. 光電変換部を含む画素が行列状に配置されて成る画素アレイ部、及び、
    画素から出力されるアナログ画素信号をデジタル画素信号に変換するアナログ−デジタル変換器を備え、
    アナログ−デジタル変換器は、
    アナログ信号のセトリング期間中にアナログ信号の電圧値を取得する電圧取得部、
    電圧取得部が取得したアナログ信号の電圧値に基づいて、アナログ信号の予測収束電圧値を演算する演算部、
    演算部が演算した予測収束電圧値に基づいてランプ波の参照信号を生成する参照信号生成部、
    アナログ信号の電圧値と参照信号のランプ波とを比較する比較部、
    参照信号の発生タイミングから、アナログ信号の電圧値と参照信号のランプ波とが交差するまでの時間を計測する計測部、及び、
    計測部が計測した時間に対応する電圧値と、予測収束電圧値に基づく電圧値とを加算して、アナログ信号の収束電圧値を導出する加算部を備える、
    撮像装置。
12. 奇数画素列と偶数画素列とで画素信号の読み出し方向を異にしており、
    アナログ−デジタル変換器は、各読み出し方向毎に１画素列置きに設けられている、
    請求項１１に記載の撮像装置。
13. 第１半導体基板及び第２半導体基板の少なくとも２つの半導体基板が積層された構造を有し、
    第１半導体基板には画素アレイ部が形成され、
    第２半導体基板にはアナログ−デジタル変換器が形成されている、
    請求項１２に記載の撮像装置。

Images