JP2023183375A - 固体撮像素子、および、撮像装置 - Google Patents
固体撮像素子、および、撮像装置 Download PDFInfo
- Publication number
- JP2023183375A JP2023183375A JP2023060904A JP2023060904A JP2023183375A JP 2023183375 A JP2023183375 A JP 2023183375A JP 2023060904 A JP2023060904 A JP 2023060904A JP 2023060904 A JP2023060904 A JP 2023060904A JP 2023183375 A JP2023183375 A JP 2023183375A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- potential
- section
- node
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 169
- 230000004044 response Effects 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims description 265
- 238000003384 imaging method Methods 0.000 claims description 97
- 238000012545 processing Methods 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 58
- 230000003321 amplification Effects 0.000 claims description 23
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 description 103
- 230000000875 corresponding effect Effects 0.000 description 95
- 238000010586 diagram Methods 0.000 description 50
- 238000004891 communication Methods 0.000 description 43
- 238000001514 detection method Methods 0.000 description 43
- 238000012986 modification Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 28
- 238000004364 calculation method Methods 0.000 description 18
- 238000012546 transfer Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】ダイナミックレンジを拡大すると共に、光電変換された少量電荷をも画像信号に変換可能な固体撮像素子、および、撮像装置を提供する。【解決手段】本開示によれば、受光量に応じた電荷を生成する光電変換部と、第1ノードを介して前記光電変換部に接続される第1電荷保持部と、前記第1ノードと、所定電位とが一致したときに第1信号を出力する比較器と前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、前記第1信号をカウントして出力するカウント部と、前記第1ノードの電位を読み出す読出回路と、を備える固体撮像素子が提供される。【選択図】図5
Description
本開示は、固体撮像素子、および、撮像装置に関する。
固体撮像素子において、光電変換部の電荷を蓄積する蓄積容量によらずダイナミックレンジを拡大する方法が一般に知られている。このダイナミックレンジを拡大する方法では、光電変換された電荷量が閾値をこえる回数をカウントすることによりダイナミックレンジを拡大する。
ところが、閾値をこえない電荷は、信号電荷として検出されないため、低照度になるに従い、信号が劣化してしまう。
そこで、本開示では、ダイナミックレンジを拡大すると共に、光電変換された少量電荷をも画像信号に変換可能な固体撮像素子、および、撮像装置を提供する。
上記の課題を解決するために、本開示によれば、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を備える固体撮像素子が提供される。
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を備える固体撮像素子が提供される。
前記読出回路から供給される第1アナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
前記カウントと、前記デジタル信号とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
を更に備えてもよい。
前記カウントと、前記デジタル信号とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
を更に備えてもよい。
前記第1ノードと、前記光電変換部との間に接続される第1トランジスタを更に備えてもよい。
前記リセット部は、前記読出回路が前記第1アナログ信号を供給した後に、前記第1ノードをリセットし、
前記読出回路は、リセット後の前記第1ノードの電位を読み出して、第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記読出回路は、リセット後の前記第1ノードの電位を読み出して、第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記読出回路は、前記第1トランジスタが電気的に導通状態となった後に、前記第1アナログ信号を読み出してもよい。
前記第1ノードに、前記第1電荷保持部と並列に接続される前記第2電荷保持部を更に備えてもよい。
前記第1電荷保持部は第2トランジスタを介して、前記第1ノードに接続され、
第1期間において第2トランジスタは導通状態にされ、前記第1期間と異なる第2期間おいて非導通状態にされてもよい。
第1期間において第2トランジスタは導通状態にされ、前記第1期間と異なる第2期間おいて非導通状態にされてもよい。
前記読出回路は、前記第2期間に前記第1アナログ信号を読み出し、前記第1トランジスタを電気的に導通状態にした後に第2アナログ信号を読み出し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記読出回路は、前記第1期間に前記第1トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記第1ノードに、第3トランジスタ介して接続される前記第3電荷保持部を更に備えてもよい。
前記読出回路は、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1トランジスタが電気的に導通状態になった後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記読出回路は、前記第1トランジスタ、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記リセット部が前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成してもよい。
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、オフ時のチャネル電位は第3トランジスタより第2トランジスタが大きく、第2トランジスタより、第4トランジスタが大きく構成されてもよい。
第1の蓄積容量部はメタルインシュレータメタル(Metal-Insulator-Metal)容量で構成されてもよい。
前記読出回路は、第1の基板と第2の基板とで構成され、前記比較器は増幅トランジスタを有し、
前記増幅トランジスタに繋がる拡散層及びポリゲートは第1の基板に構成されてもよい。
前記増幅トランジスタに繋がる拡散層及びポリゲートは第1の基板に構成されてもよい。
複数の光電変換部が前記第1ノードに並列に接続されてもよい。
前記光電変換部は、生成された電荷を蓄積する所定容量を有し、生成された電荷が前記所定容量を超える場合に、前記第1ノードに供給されてもよい。
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、
前記比較器は、前記第1ノードの電位が前記所定電位を低電位側に越えた場合に前記第1信号の出力を維持し、
前記リセット部は前記第1信号の出力中は前記第4トランジスタを導通状態にし、
校正モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させてもよい。
前記比較器は、前記第1ノードの電位が前記所定電位を低電位側に越えた場合に前記第1信号の出力を維持し、
前記リセット部は前記第1信号の出力中は前記第4トランジスタを導通状態にし、
校正モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させてもよい。
上記の課題を解決するために、本開示によれば、
光学系と、
前記光学系を通過した光を受光する固体撮像素子と、
を備え、
前記固体撮像素子は、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を有する、撮像装置が提供される。
光学系と、
前記光学系を通過した光を受光する固体撮像素子と、
を備え、
前記固体撮像素子は、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を有する、撮像装置が提供される。
以下、図面を参照して、固体撮像素子、および、撮像装置の実施形態について説明する。以下では、固体撮像素子、および、撮像装置の主要な構成部分を中心に説明するが固体撮像素子、および、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
(第1実施形態)
図1は、本技術の第1の実施の形態における撮像装置1の一構成例を示すブロック図である。この撮像装置1は、画像データを撮像するための装置であり、光学部110、固体撮像素子200およびDSP(Digital Signal Processing)回路120を備える。さらに撮像装置1は、表示部130、操作部140、バス150、フレームメモリ160、記憶部170および電源部180を備える。撮像装置1としては、スマートフォンに搭載されるカメラや、車載カメラなどが想定される。
図1は、本技術の第1の実施の形態における撮像装置1の一構成例を示すブロック図である。この撮像装置1は、画像データを撮像するための装置であり、光学部110、固体撮像素子200およびDSP(Digital Signal Processing)回路120を備える。さらに撮像装置1は、表示部130、操作部140、バス150、フレームメモリ160、記憶部170および電源部180を備える。撮像装置1としては、スマートフォンに搭載されるカメラや、車載カメラなどが想定される。
光学部110は、被写体からの光を集光して固体撮像素子200に導くものである。固体撮像素子200は、光電変換により画像データを生成するものである。この固体撮像素子200は、生成した画像データをDSP回路120に信号線209を介して供給する。光学部110は、例えば複数のレンズで構成され、光学系を構成する。
DSP回路120は、画像データに対して所定の信号処理を実行するものである。このDSP回路120は、処理後の画像データを、バス150を介してフレームメモリ160などに出力する。
表示部130は、画像データを表示するものである。表示部130としては、例えば、液晶パネルや有機EL(Electro Luminescence)パネルが想定される。操作部140は、ユーザの操作に従って操作信号を生成するものである。
バス150は、光学部110、固体撮像素子200、DSP回路120、表示部130、操作部140、フレームメモリ160、記憶部170および電源部180が互いにデータをやりとりするための共通の経路である。
フレームメモリ160は、画像データを保持するものである。記憶部170は、画像データなどの様々なデータを記憶するものである。電源部180は、固体撮像素子200、DSP回路120や表示部130などに電源を供給するものである。
[固体撮像素子の構成例]
図2は、本実施形態における固体撮像素子200の一構成例を示すブロック図である。図3は、画素回路と処理回路の接続を模式的に示す図である。
図2は、本実施形態における固体撮像素子200の一構成例を示すブロック図である。図3は、画素回路と処理回路の接続を模式的に示す図である。
図2、及び図3に示すように、この固体撮像素子200は、垂直走査回路210、タイミング制御部220、DAC(Digital to Analog Converter)230、画素アレイ部240、読出回路260、水平走査回路270、および信号処理部280、を備える。画素アレイ部240には、複数の画素回路250が二次元格子状に配列される。
垂直走査回路210は、画素アレイ部240内の行を順に選択して駆動するものである。タイミング制御部220は、垂直同期信号VSYNCに同期して、垂直走査回路210、DAC230、読出回路260および水平走査回路270の動作タイミングを制御する。
DAC230は、のこぎり波状のランプ信号を生成し、参照信号として読出回路260に供給するものである。
画素回路250は、垂直走査回路210の制御に従って、光電変換を行う回路である。画素回路250は、光電変換された電荷量が閾値をこえる回数をカウントし、水平信号線Lshを介して、信号処理部280にカウント数を含むデジタル信号を出力する。また、画素100は、残存電荷に関するアナログ残存電荷信号を、垂直信号線Lsvを介して読出回路260にアナログ信号として出力する。
読出回路260には、画素回路250の列ごとにADC(図3参照)が配置される。ADCのそれぞれは、対応する列の画素信号をデジタル信号に変換し、水平走査回路270の制御に従って信号処理部280に出力する。水平走査回路270は、読出回路260を制御して、デジタル信号を順に出力させる。なお、本実施形態では読出回路260を読み出し回路260と記する場合がある。
信号処理部280は、画素アレイ部240ないの各画素100のカウンタ値と、読出回路260から供給される各画素100の残存信号値と、を用いて各画素100の画像信号値を生成する。信号処理部280は、DSP回路120に各画素100の画像信号値を出力する。
[画素回路の構成例]
図4及び図5を用いて、本実施形態における画素回路250の構成例を説明する。図4は、画素回路250の構成例を示すブロック図である。画素回路250は、光電変換部101と、第1の蓄積部102と、判定部103と、リセット部104と、カウント機構部105と、増幅部106とを有する。また、信号処理部280は、メモリ282と、演算部284とを有する。
図4及び図5を用いて、本実施形態における画素回路250の構成例を説明する。図4は、画素回路250の構成例を示すブロック図である。画素回路250は、光電変換部101と、第1の蓄積部102と、判定部103と、リセット部104と、カウント機構部105と、増幅部106とを有する。また、信号処理部280は、メモリ282と、演算部284とを有する。
光電変換部101は、受光した光に応じた電荷を生成する。光電変換部101は、所定のコンデンサを有する。第1の蓄積部102は、光電変換部101所定のコンデンサの容量を越えた電荷を蓄積する。なお、本実施形態に係る第1の蓄積部102が第1電荷保持部に対応する。
判定部103は、第1の蓄積部102の電位が所定の値になったか否かを判定し、所定の値になった場合に、第1信号をリセット部104と、カウント機構部105とに出力する。リセット部104は、第1信号に応じて、第1の蓄積部102をリセットし、第1の蓄積部102の蓄積電荷を排出する。
カウント機構部105は、第1信号が入力する回数をカウントし、信号処理部280のメモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域にカウンタ数を記憶する。なお、カウント機構部105のリセット後の初期値は0である。
増幅部106は、リセットされずに残った第1の蓄積部102の残留電荷に応じたアナログ残留電荷信号を読出回路260に出力する。
このように、光電変換部101に生成された電荷が第1の蓄積部102に蓄積され、所定の電位であると判定部103判定されると、第1の蓄積部102のリセット動作が行われる。これをカウント機構部105は1カウントとする。第1の蓄積部102は、再度の蓄積を開始する。このような処理を蓄積期間に繰り返す。
そして、増幅部106は、蓄積期間の終了後に、第1の蓄積部102に蓄積された残留電荷に応じたアナログ残留電荷信号を読出回路260に出力する。読出回路260は、アナログ残留電荷に応じたデジタル信号Saを、信号処理部280のメモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域にデジタル信号Saを記憶する。
第1の蓄積部102に蓄積されたリセット時の電位と蓄積電荷量は予め対応づけられている。これにより、蓄積期間中に発生した電荷量は[第一蓄積部の蓄積電荷量]×[リセット回数]となる。さらに読出期間に第一の蓄積部で残留した電荷に応じた画素信号は、読出回路260に出力される。これにより、最終的な生成電荷量は[第一蓄積部の蓄積電荷量]×[リセット回数]+[残留電荷量]となる。
信号処理部280の演算部280bは、[第一蓄積部の蓄積電荷量]×[リセット回数]に対応する第1画像信号をK1×[リセット回数]として演算し、[残留電荷量]に対応する第2画像信号をK2×[デジタル信号Saの値]として演算する。すなわち、信号処理部280の演算部280bは、画素回路250の画像信号G(x、y)として、K1×[リセット回数]+K2×[デジタル信号Saの値]を演算し、メモリ282に出力する。K1、K2はディメンジョンを合わせる任意の係数である。座標(x、y)は、画素回路250の位置座標であり、画素アレイ部240の読み出し行、及び読み出し列に対応している。
メモリ282では、各画素回路250の座標(x、y)に応じた記憶領域に画像信号G(x、y)を記憶する。そして、メモリ282では、各画素回路250の座標に応じた画像信号G(x、y)を画像データとしてDSP回路120に出力する。
図5は、画素回路250の回路構成例を示す図である。光電変換部101は、光電変換素子101aを含んで構成され、第1の蓄積部102は、例えばコンデンサで構成される。第1の蓄積部102は、例えばフローティングディフュージョン(FD)である。
また、判定部103は、コンパレータ103aを含んで構成され、リセット部104は、リセットトランジスタ104a含んで構成され、カウント機構部105は、カウンタ105aを含んで構成される。更にまた、増幅部106は、増幅トランジスタ106aと、選択トランジスタ106bとを有する。すなわち、図5に示すように、画素回路250は、光電変換素子101a、第1の蓄積部102、コンパレータ103a、リセットトランジスタ104a、カウンタ105a、増幅トランジスタ106a、選択トランジスタ106b、転送トランジスタ107及び増幅回路108を有する。
リセットトランジスタ104a、増幅トランジスタ106a、選択トランジスタ106b、及び転送トランジスタ107は、例えばNチャンネルのMOSトランジスタから構成される。そして、これらのゲート電極には、駆動信号TG、RST、SELが供給される。これらの駆動信号は、高レベルの状態がアクティブ状態(オンの状態)となり、低レベルの状態が非アクティブ状態(オフの状態)となるパルス信号である。
図5に示すように、光電変換素子101aは、例えばPN接合のフォトダイオードからなり、被写体からの光を受光して、その受光量に応じた電荷を光電変換により生成し、蓄積する。
転送トランジスタ107は、光電変換素子101aとノードn10を介して第1の蓄積部102との間に接続される。転送トランジスタ107のゲート電極に印加される駆動信号TGに応じて、光電変換素子101aに蓄積されている残留電荷を第1の蓄積部102に転送する。なお、本実施形態では、電荷の蓄積中には、駆動信号TGを低レベルの状態として駆動するが、蓄積電荷は転送トランジスタ107を介して漏れ電荷として第1の蓄積部102に蓄積される。
コンパレータ103aは、ノードn10に入力端子が接続され、出力端子がノードn12を介してリセットトランジスタ104aのゲート電極に接続される。コンパレータ103aは、ノードn10の電位が所定の閾値電位Vthを下側に越えると、第1信号を出力する。この第1信号は高レベル信号であるが、第1の蓄積部102がリセットされると低レベル信号となるので、パルス状の信号となる。
リセットトランジスタ104aは、第1の蓄積部102を適宜初期化(リセット)する素子であり、ドレインが電源電位VDDの電源に接続され、ソースがノードn10を介して第1の蓄積部102に接続される。リセットトランジスタ104aのゲート電極には、第1信号が駆動信号RSTとして印加される。駆動信号RSTが印可されると、リセットトランジスタ104aは導通状態となり、ノードn10の電位は電源電位VDDのレベルにリセットされる。
カウンタ105aの入力端子は、ノードn12を介してコンパレータ103aの出力端子に接続され、出力端子は信号処理部120に接続される。カウンタ105aは、第1信号が入力する度にカウンタに1を加算し、信号処理部120に出力する。
増幅トランジスタ106aは、ゲート電極がノードn10を介して第1の蓄積部102に接続され、ドレインが電源電位VDDの電源に接続されており、第1の蓄積部102及び光電変換部101の残留電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ106aは、ソースが選択トランジスタ106bを介して垂直信号線Lsvに接続されることにより、垂直信号線Lsvの一端に接続される定電流源106cとソースフォロワ回路を構成する。
選択トランジスタ106bは、増幅トランジスタ106aのソースと垂直信号線との間に接続されており、選択トランジスタ106bのゲート電極には、選択信号として駆動信号SELが供給される。駆動信号SELがアクティブ状態とされると、選択トランジスタ106aは導通状態となって選択トランジスタ106bが設けられている画素が選択状態とされる。画素が選択状態とされると、増幅トランジスタ106aから出力される信号が垂直信号線を介して読出回路260に読み出される。
増幅回路108は、初期化信号SHTをノードn12に供給する。初期化信号SHTをカウンタ105aが受信するとカウンタ値が0に初期化される。また、各画素回路250では、複数の駆動線が例えば画素行ごとに配線される。そして、垂直走査回路210から画素駆動線としての複数の駆動線を通して画素内に駆動信号TG、RST、SEL、SHTが供給される。なお、本実施形態では画素回路250毎に、カウンタ105a、及び読出回路260を設ける構成としているが、これに限定されない。例えば、複数の光電変換部101をノードn10に並列に接続し、画素共有単位毎にカウンタ105a、及び読出回路260を設けてもよい。
[カラム信号処理部の構成例]
図6は、本技術の第1の実施の形態における読出回路260の一構成例を示すブロック図である。この読出回路260には、比較器300、カウンタ261およびラッチ262が列ごとに配置される。列数がN(Nは、整数)である場合には、比較器300、カウンタ261およびラッチ262は、N個ずつ配置される。なお、本実施形態に係る一組の比較器300、カウンタ261およびラッチ262がADCに対応する。
図6は、本技術の第1の実施の形態における読出回路260の一構成例を示すブロック図である。この読出回路260には、比較器300、カウンタ261およびラッチ262が列ごとに配置される。列数がN(Nは、整数)である場合には、比較器300、カウンタ261およびラッチ262は、N個ずつ配置される。なお、本実施形態に係る一組の比較器300、カウンタ261およびラッチ262がADCに対応する。
比較器300は、DAC230からの参照信号と、対応する列からの画素信号とを比較するものである。参照信号の電位を以下、参照電位VRMPとし、画素信号を伝送する垂直信号線259の電位を以下、入力電位VVSLとする。この比較器300は、比較結果を示す出力信号VCOを、対応する列のカウンタ261に供給する。
また、画素回路250が初期化されたときの画素信号のレベル(すなわち、入力電位VVSL)を、例えば「Vrレベル」と称し、光電変換素子101aに蓄積されている残留電荷がノードn10に転送されたときの画素信号のレベルを、例えば「Vsレベル」と称する。すなわち、本実施形態では、比較基準となるレベルを「Vrレベル」と称し、比較対象となるレベルを「Vsレベル」と称する場合がある。なお、本実施形態では、第1の「Vr1レベル」を比較基準とし、Vr1レベルと異なる第2の「Vr2レベル」を比較対象とする場合もある。同様に、第1の「Vs1レベル」を比較基準とし、Vs1レベルと異なる第2の「Vs2レベル」を比較対象とする場合もある。
また、比較基準となるレベル及び比較対象となるレベルの双方に残留電荷(アナログの画像信号に対応する)に関する情報が含まれる場合をCDS(Correlated Double Sampling)駆動と称する場合がある。一方で、比較基準となるレベル及び比較対象となるレベルの少なくとも一方に残留電荷(アナログの画像信号に対応する)に関する情報が含まれない場合の駆動例をDDS(Double Data Sampling)駆動と称する場合がある。一般に、CDS駆動の方が、DDS駆動よりもデジタル変換後のデジタル信号のSN比がより良くなる傾向を示す。
カウンタ261は、出力信号VCOが反転するまでの期間に亘って計数値を計数するものである。このカウンタ261は、例えば、リセットレベルに対応する出力信号VCOが反転するまでの期間に亘ってダウンカウントし、信号レベルに対応する出力信号VCOが反転するまでの期間に亘ってアップカウントする。これにより、例えばVrレベルとVsレベルとの差分を求める処理が実現される。
そして、カウンタ261は、計数値を示すデジタル信号をラッチ262に保持させる。比較器300およびカウンタ261により、アナログの画素信号をデジタル信号に変換するAD変換処理が実現される。すなわち、比較器300およびカウンタ261は、ADCとして機能する。このように比較器およびカウンタを用いるADCは、一般に、シングルスロープ型のADCと呼ばれる。ラッチ262は、デジタル信号を保持するものである。このラッチ262は、水平走査回路270の制御に従って、保持したデジタル信号を出力する。
図7は、本実施形態に係る処理例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントする状態例であり、B図は、低照射でカウンタ105aがカウントされない状態例である。横軸は時間を示し、縦軸は、駆動信号EXP、RST、TG、光電変換素子101aの蓄積電荷L10、第1の蓄積部102の電位L16を示す。ラインL10は、光電変換素子101aの容量内の電荷を示す。ラインL12は、光電変換素子101aの生成電荷量を示し、ラインL14は、第1の蓄積部102のリセット時に蓄積されなかった電荷をラインL12から減じた電荷量を示す。駆動信号EXPは、高レベルが電荷の蓄積期間を示し、低レベルが読出期間を示す。
A図に示すように、高照射状態では、時間t0で、駆動信号RST、TGが高レベルとなり、光電変換素子101a、及び第1の蓄積部102が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST、TGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が容量を超え、第1の蓄積部102へ蓄積される。そして、時間t1で第1の蓄積部102のノードn10の電位が低下を開始する。そして、時間t2でコンパレータ103aの閾値電位Vthに1回目に到達する。これによりコンパレータ103aが第1信号を出力し、カウンタ105aがカウント値を1プラスする。同時に、駆動信号RSTである第1信号が高レベルであるので、リセットトランジスタ104aが導通状態となり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
このような処理をくり返し、時間t6で駆動信号EXPが低レベルとなり読出期間が開始される。続けて時間t7で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102に転送され、ノードn10の電位は残量電荷の電位に対応する。そして、時間t8で、駆動信号RSTが高レベルとなり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
また、時間t7からt8の間に、Vsレベルとして残留電荷に対応するアナログ信号電位が読出回路260に出力される。一方で、時間t8からt9の間に、Vrレベルとして暗電流に対応するアナログ信号電位が読出回路260に出力される。これにより、読出回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル信号Saに変換し、信号処理部280に出力する。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K2×[デジタル信号Saの値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標(x,y)に応じた記憶領域に画像信号G(x,y)を記憶する。そして、メモリ282では、各画素回路250(x,y)の座標に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。
一方でB図に示すように、低照射状態では、時間t0で、駆動信号RST、TGが高レベルとなり、光電変換素子101a、及び第1の蓄積部102が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST、TGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで電荷が生成され、電荷量L18は増加を継続するが、光電変換素子101a内の容量内に生成された電荷量が維持される。
時間t6で駆動信号EXPが低レベルとなり読出期間が開始される。続けて時間t7で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102に転送され、ノードn10の電位は残量電荷の電位に対応する。そして、時間t8で、駆動信号RSTが高レベルとなり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
また、時間t7からt8の間に、Vsレベルとして残留電荷に対応するアナログ信号電位が読出回路260に出力される。一方で、時間t8からt9の間に、Vrレベルとして暗電流に対応するアナログ信号電位が読出回路260に出力される。これにより、読出回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル信号Saに変換し、信号処理部280に出力する。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x、y)として、K1×[リセット回数:0回]+K2×[デジタル信号Saの値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標(x、y)に応じた記憶領域に画像信号G(x、y)を記憶する。そして、メモリ282では、各画素回路250の座標(x、y)に応じた画像信号G(x、y)を画像データとしてDSP回路120に出力する。
以上説明したように、本実施形態によれば、光電変換素子101aで生成された電荷が第1の蓄積部102に蓄積され、コンパレータ103aが所定の閾値電位Vthになる度に第1信号を出力し、第1の蓄積部102をリセットすると共に、カウンタ105aがカウント値を1プラスする。これにより、光電変換素子101aで生成された電荷が第1の蓄積部102のコンデンサを超える場合にも、第1の蓄積部102への電荷の蓄積を継続することが可能となると共に、カウント値により光電変換素子101aで生成された電荷量も算出することが可能となる。更に、光電変換素子101aと第1の蓄積部102の残留電荷は、増幅部106によりアナログ電位として読出回路260に読み出され、デジタル値に変換される。このように、高照射でもダイナミックレンジが飽和することがなく、残留電荷を含めた画像信号を生成できる。
また、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、電変換素子101aと第1の蓄積部102の残留電荷は、増幅部106によりアナログ電位として読出回路260に読み出され、デジタル値に変換される。これにより、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、残留電荷を含めた画像信号を生成できる。
(第1実施形態の変形例1)
第1実施形態の変形例1に係る固体撮像素子200では、CDS(Correlated Double Sampling)駆動が更に可能である点で第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
第1実施形態の変形例1に係る固体撮像素子200では、CDS(Correlated Double Sampling)駆動が更に可能である点で第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
図8は、第1実施形態の変形例1に係る処理例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントする状態例であり、B図は、低照射でカウンタ105aがカウントされない状態例である。時間t6とt7の間にVrレベル読み出しを行い、時間t7とt8の間にVsレベル読み出しを行う点で第1実施形態に係る固体撮像素子200と相違する。
図9は、図8でのVr、Vs、Vs、Vrレベルでの読み出し電位を概念的に説明する図である。縦軸は電源電位VDDとの差分の絶対値を示している。図8に示すように、時間t6とt7の間のVrレベルの電位は、駆動信号TGが高レベルとなる前である。すなわち、光電変換素子101aの蓄積電荷が第1の蓄積部102に転送される前の電位に対応する。電位V10が第1の蓄積部102の電位であり、電位V12がノイズ成分である。
時間t7とt8の間のVsレベルの電位は、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102に転送された後の電位に対応する。これらの電位の差分は、ノイズ成分の電位V12を除いた光電変換素子101aの蓄積電荷に対応する電位V14となる。光電変換素子101aのコンデンサと、第1の蓄積部102のコンデンサは既知であるので、光電変換素子101aの蓄積電荷に対応する電位V14に基づき第1の蓄積部102の電位V10も演算可能である。また、時間t9の後のVrレベルの電位は、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷がリセットされた後のノイズ成分の電位V16である。
これにより、信号処理部280の演算部280bは、1回目のAD変換の結果から残留電荷に対応するデジタル信号Sbを演算することが可能である。すなわち、1回目のAD変換におけるデジタル信号Sbの信号値に係数K3を乗算することにより、デジタル信号Saの信号値Sを得ることが可能となる。このため、演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K2×K3×[デジタル信号Sbの信号値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標(x,y)に応じた記憶領域に画像信号G(x,y)を記憶する。そして、メモリ282では、各画素回路250の座標(x,y)に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。
以上説明したように、本実施形態によれば、CDS(Correlated Double Sampling)駆動を更に行うことが可能であり、ノイズを抑制した残留電荷に対応するデジタル信号を生成することが可能となる。
(第1実施形態の変形例2)
第1実施形態の変形例2に係る固体撮像素子200では、第1の蓄積部102をMIM(Metal-Insulator-Metal)容量で構成する点で第1実施形態に係る固体撮像素子200と相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。第1の蓄積部102をMIM(Metal-Insuator-Metal)容量で構成することで、絶縁膜の種類を変えることにより容量値を容易に高めることができる。第1の蓄積部102が大きくなるにしたがい判定部103の判定ばらつきを抑制することができる。また微細化に伴い、小さい面積で高容量を稼ぐために、第1の蓄積部102としては、高アスペクト比凸型のConcave構造や、Cylinder構造、単純なStack構造を用いてもよい。
第1実施形態の変形例2に係る固体撮像素子200では、第1の蓄積部102をMIM(Metal-Insulator-Metal)容量で構成する点で第1実施形態に係る固体撮像素子200と相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。第1の蓄積部102をMIM(Metal-Insuator-Metal)容量で構成することで、絶縁膜の種類を変えることにより容量値を容易に高めることができる。第1の蓄積部102が大きくなるにしたがい判定部103の判定ばらつきを抑制することができる。また微細化に伴い、小さい面積で高容量を稼ぐために、第1の蓄積部102としては、高アスペクト比凸型のConcave構造や、Cylinder構造、単純なStack構造を用いてもよい。
(第2実施形態)
第2実施形態に係る固体撮像素子200では、第2の蓄積部109を更に備える点第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
第2実施形態に係る固体撮像素子200では、第2の蓄積部109を更に備える点第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
[画素回路の構成例]
図10及び図11を用いて、本実施形態における画素回路250の構成例を説明する。図10は、第2実施形態に係る画素回路250の構成例を示すブロック図である。画素回路250は、第2の蓄積部109を更に備えることで、第1実施形態に係る画素回路250と相違する。第2の蓄積部109のコンデンサ容量は第1の蓄積部102のコンデンサ容量よりも小さく構成される。
図10及び図11を用いて、本実施形態における画素回路250の構成例を説明する。図10は、第2実施形態に係る画素回路250の構成例を示すブロック図である。画素回路250は、第2の蓄積部109を更に備えることで、第1実施形態に係る画素回路250と相違する。第2の蓄積部109のコンデンサ容量は第1の蓄積部102のコンデンサ容量よりも小さく構成される。
第2の蓄積部109は、電荷の蓄積時には、第1の蓄積部102と並列に接続される。これにより、電荷の蓄積時には、蓄積電荷用のコンデンサ容量を増加させることが可能となる。なお、本実施形態に係る第2の蓄積部109が第2電荷保持部に対応する。
一方で、残留電荷の読み出し時には、第1の蓄積部102と第2の蓄積部109とは、電気的に非接続にされ、第2の蓄積部109にのみ光電変換部101の電荷が転送される。これにより、第2の蓄積部109の残留電荷に対応したアナログ残留電荷信号が読み出し回路260に出力される。このとき、第2の蓄積部109のコンデンサ容量は第1の蓄積部102のコンデンサ容量よりも小さいので、第1の蓄積部102に応じたアナログ残留電荷信号よりも、第2の蓄積部109に応じたアナログ残留電荷信号の方が、SN比が良くなることが知られている。
図11は、第2実施形態に係る画素回路250の回路構成例を示す図である。ノードn10に第2コンデンサ109aが接続される。第2コンデンサ109aは、例えばフローティングディフュージョンである。容量接続トランジスタT110は、ノードn10と、第1の蓄積部102が接続されるノードn16との間に接続される。
容量接続トランジスタT110は、例えばNチャンネルのMOSトランジスタから構成される。ゲート電極には、駆動信号FDGが供給される。この駆動信号は、高レベルの状態がアクティブ状態(オンの状態)となり、低レベルの状態が非アクティブ状態(オフの状態)となるパルス信号である。
容量接続トランジスタT110は、電荷の蓄積時には、高レベルの駆動信号FDGが供給され、アクティブ状態(オンの状態)となる。これにより、第1の蓄積部102と、第2コンデンサ109aは、並列接続の状態となる。
一方で、残留電荷の読み出し時には、低レベルの駆動信号FDGが供給され、非アクティブ状態(オフの状態)となる。これにより、第1の蓄積部102と、第2コンデンサ109aは、電気的に非接続となる。
[動作例]
図12は、第2実施形態に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
図12は、第2実施形態に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
横軸は時間を示し、縦軸は、駆動信号EXP,RST,TG,FDG,光電変換素子101aの蓄積電荷L10、L18,第1の蓄積部102の電位L16、L20、第2の蓄積部109の電位L22、L24を示す。
A図に示すように、高照射状態では、時間t0で、駆動信号RST,TG、FDGが高レベルとなり、光電変換素子101a、第1の蓄積部102、及び第2の蓄積部109が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。このとき、駆動信号FDGが高レベルであるので、第1の蓄積部102、及び第2の蓄積部109は並列接続され、ノードn10の電位となる。
続けて、時間t1で駆動信号RST,TGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が第1の蓄積部102及び第2の蓄積部109へ蓄積され、第1の蓄積部102及び第2の蓄積部109のノードn10の電位が低下を開始する。そして、時間t2でコンパレータ103aの閾値電位Vthに1回目に到達する。これによりコンパレータ103aが第1信号を出力し、カウンタ105aがカウント値を1プラスする。同時に、駆動信号RSTである第1信号が高レベルであるので、リセットトランジスタ104aが導通状態となり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
このような処理をくり返し、時間t6で駆動信号EXPが低レベルとなり読出期間が開始される。続けて時間t7で、駆動信号FDGが低レベルとなり第1の蓄積部102と第2の蓄積部109との間が電気的に非接続の状態となる。
続けて時間t8で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第2の蓄積部109に転送され、ノードn10の電位は残量電荷の電位に対応する。そして、時間t9で、駆動信号TGが低レベルとなり、光電変換素子101aと第2の蓄積部109との間が電気的に非接続の状態になる。
続けて時間t10で、駆動信号FDG、TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102及び第2の蓄積部109に転送され、時間t11で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと第1の蓄積部102及び第2の蓄積部109との間が電気的に非接続の状態になる。
続けて時間t12で、駆動信号RSTが高レベルとなり、第1の蓄積部102及び第2の蓄積部109がリセットされ、電源電位VDDとなる。そして、時間t13で、駆動信号RSTが低レベルとなり、時間t14で、駆動信号FDGが低レベルとなる。
また、時間t7からt8の間に、Vrレベルとして第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa1に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa1は、光電変換素子101aの残留電荷に応じた信号となる。光電変換素子101aの容量と、第1の蓄積部102及び第2の蓄積部109の容量は既知であるので、蓄積期間終了時の全体の残留電荷に対応する値は、デジタル残留電荷信号Sa1より演算可能である。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K4×[デジタル残留電荷信号Sa1の信号値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域に画像信号を記憶する。そして、メモリ282では、各画素回路250の座標に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。K4は、係数である。
また、時間t11からt12の間に、Vsレベルとして第1の蓄積部102及び第2の蓄積部109の残留電荷に光電変換素子101aの残留電荷を加算した全残留電荷に応じたアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t13からt14の間に、Vrレベルとして第1の蓄積部102及び第2の蓄積部109のリセット後の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。これにより、カ読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa2に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa2は、全残留電荷に応じた信号となる。信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K5×[デジタル残留電荷信号Sa2の信号値]を演算可能である。K5は、係数である。ただし、上述のように、1回目のVsレベル、Vrレベルのレベル信号により演算した画像信号G(x,y)の方が、SN比が良くなる。
一方でB図に示すように、低照射状態では、時間t0で、駆動信号RST,TG、FDGが高レベルとなり、光電変換素子101a、第1の蓄積部102、及び第2の蓄積部109が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。このとき、駆動信号FDGが高レベルであるので、第1の蓄積部102、及び第2の蓄積部109は並列接続され、ノードn10の電位となる。
続けて、時間t1で駆動信号RST,TGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで電荷が生成され、電荷量L18は増加を継続するが、光電変換素子101a内の容量に生成された電荷量が維持される。このため、第1の蓄積部102、及び第2の蓄積部109の電位L20,L24は、それぞれ初期電位である電源電位VDDに維持される。
時間t6で駆動信号EXPが低レベルとなり読出期間が開始される。続けて時間t7で、駆動信号FDGが低レベルとなり第1の蓄積部102と第2の蓄積部109との間が電気的に非接続の状態となる。
続けて時間t8で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第2の蓄積部109に転送され、ノードn10の電位は残量電荷の電位に対応する。そして、時間t9で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと第2の蓄積部109との間が電気的に非接続の状態になる。
続けて時間t10で、駆動信号FDG、TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102及び第2の蓄積部109に転送され、時間t11で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと1の第1の蓄積部102及び第2の蓄積部109との間が電気的に非接続の状態になる。
続けて時間t12で、駆動信号RSTが高レベルとなり、第1の蓄積部102及び第2の蓄積部109がリセットされ、電源電位VDDとなる。そして、時間t13で、駆動信号RSTが低レベルとなり、時間t14で、駆動信号FDGが低レベルとなる。
また、時間t7からt8の間に、Vrレベルとして第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa1に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa1は、光電変換素子101aの残留電荷に応じた信号となる。光電変換素子101aの容量と、第1の蓄積部102及び第2の蓄積部109の容量は既知であるので、蓄積期間終了時の全体の残留電荷に対応する値は、デジタル残留電荷信号Sa1より演算可能である。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:0回]+K4×[デジタル残留電荷信号Sa1の信号値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域に画像信号を記憶する。そして、メモリ282では、各画素回路250の座標に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。K4は、係数である。
また、時間t11からt12の間に、Vsレベルとして第1の蓄積部102及び第2の蓄積部109の残留電荷に光電変換素子101aの残留電荷を加算した全残留電荷に応じたアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t13からt14の間に、Vrレベルとして第1の蓄積部102及び第2の蓄積部109のリセット後の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa2に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa2は、全残留電荷に応じた信号となる。信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:0回]+K5×[デジタル残留電荷信号Sa2の信号値]を演算可能である。K5は、係数である。ただし、上述のように、1回目のVsレベル、Vrレベルのレベル信号により演算した画像信号G(x,y)の方が、SN比が良くなる。
以上説明したように、本実施形態によれば、光電変換素子101aで生成された電荷が第1の蓄積部102及び第2の蓄積部109に蓄積され、コンパレータ103aが所定の閾値電位Vthになる度に第1信号を出力し、第1の蓄積部102及び第2の蓄積部109をリセットすると共に、カウンタ105aがカウント値を1プラスする。これにより、電変換素子101aで生成された電荷が第1の蓄積部102及び第2の蓄積部109の容量を超える場合にも、第1の蓄積部102及び第2の蓄積部109への電荷の蓄積を継続することが可能となると共に、カウント値により光電変換素子101aで生成された電荷量も算出することが可能となる。更に、光電変換素子101aと第2の蓄積部109の残留電荷は、増幅部106によりアナログ残留電荷信号として読み出し回路260に読み出され、デジタル値に変換される。この場合、第2の蓄積部109の容量は第1の蓄積部102の容量よりも小さいので、アナログ残留電荷信号のSN比の低下が抑制される。一方で、電荷蓄積時の電荷は、第1の蓄積部102及び第2の蓄積部109へ蓄積されるので、リセット回数を低減さうることが可能となり、リセット時の電荷の消失を抑制できる。
また、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、電変換素子101aと第2の蓄積部109の残留電荷は、増幅部106によりアナログ残留電荷信号として読み出し回路260に読み出され、デジタル値に変換される。これにより、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、残留電荷を含めた画像信号を生成できる。この場合も第2の蓄積部109の容量は第1の蓄積部102の容量よりも小さいので、アナログ残留電荷信号のSN比の低下が抑制される。
(第2実施形態の変形例)
第2実施形態の変形例に係る固体撮像素子200では、異なる時点でのVrレベル、Vsレベルの読み出しを追加する点で第2実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
第2実施形態の変形例に係る固体撮像素子200では、異なる時点でのVrレベル、Vsレベルの読み出しを追加する点で第2実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
図13は、第2実施形態の変形例に係る処理例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントする状態例であり、B図は、低照射でカウンタ105aがカウントされない状態例である。時間t6とt7の間にVr1レベルの読み出しを行い、時間t7とt8の間にVsレベルの読み出しを行う点で第1実施形態に係る固体撮像素子200と相違する。
1回目のVr1レベルでの読み出し電位は、駆動信号FDGが高レベルであるので、第1の蓄積部102及び第2の蓄積部109の残留電荷に対応する。これにより、第1の蓄積部102及び第2の蓄積部109の残留電荷に対応する電位を読み出すことが可能である。
1回目のVr2レベルでの読み出し電位は、駆動信号FDGが低レベルであるので、第2の蓄積部109の残留電荷に対応する。これにより第2の蓄積部109の残留電荷に対応する電位を読み出すことが可能である。
1回目のVs1レベルでの読み出し電位は、駆動信号TGが高レベルになった後でであるので、光電変換素子101a及び第2の蓄積部109の残留電荷に対応する。これにより光電変換素子101a及び第2の蓄積部109の残留電荷に対応する電位を読み出すことが可能である。
2回目のVs2レベルでの読み出し電位は、駆動信号FDGが高レベルであり、再び駆動信号TGが高レベルになった後であるので、光電変換素子101a、第1の蓄積部102及び第2の蓄積部109の残留電荷に対応する。これにより光電変換素子101a、第1の蓄積部102及び第2の蓄積部109の残留電荷に対応する電位を読み出すことが可能である。
3回目のVr3レベルでの読み出し電位は、駆動信号FDGが高レベルであり、駆動信号RSTが高レベルになった後であるので、第1の蓄積部102及び第2の蓄積部109のリセット後の電荷に対応する。これにより第1の蓄積部102及び第2の蓄積部109のリセット後の電荷に対応する電位を読み出すことが可能である。
このように、読出期間に入ると第一の蓄積部102の残留電荷で決まるVr1レベルをオフセットレベルとしてサンプリングする。続けて容量接続トランジスタT110を非接続状態(オフ)として、第2の蓄積部109(容量を小さくした状態)のオフセットレベルをVr2レベルとしてサンプリングする。つづけて転送トランジスタ107接続状態(オン)として、光電変換素子101aの電荷を転送してVs1レベルとしてCDS駆動で読み出す。つづけて容量接続トランジスタT110を接続状態(オン)として、容量を拡大して光電変換素子101aの電荷を全て読み出せる状態のレベルをVs2レベルとしてCDS駆動で読み出す。続けてリセットトランジスタ104aを接続状態(オン)としてして、第1の蓄積部102及び第2の蓄積部109をリセットレベルのVr3レベルとしてDDS駆動で読み出す。
これらから分かるように、Vr1レベルとVr2レベルとの比較、Vr2レベルとVs1レベルとの比較、Vs1とVs2レベルとの比較、Vs2レベルとVr3レベルとの比較、により、光電変換素子101a、第1の蓄積部102、及び第2の蓄積部109それぞれの残留電荷に応じたデジタル信号を生成することが可能となる。また、第2実施形態の変形例に係る固体撮像素子200では、全ての光電変換素子101aの残留電荷に対応する信号をCDS駆動で読み出すことが可能であり、特に低照度や中照度でさらなる低ノイズで高SN比の画像信号をえることが可能となる。
(第3実施形態)
第3実施形態に係る固体撮像素子200では、第3の蓄積部を更に備える点第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
第3実施形態に係る固体撮像素子200では、第3の蓄積部を更に備える点第1実施形態に係る固体撮像素子200と相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
[画素回路の構成例]
図14及び図15を用いて、本実施形態における画素回路250の構成例を説明する。図14は、第3実施形態に係る画素回路250の構成例を示すブロック図である。画素回路250は、第3の蓄積部111を更に備えることで、第1実施形態に係る画素回路250と相違する。
図14及び図15を用いて、本実施形態における画素回路250の構成例を説明する。図14は、第3実施形態に係る画素回路250の構成例を示すブロック図である。画素回路250は、第3の蓄積部111を更に備えることで、第1実施形態に係る画素回路250と相違する。
第3の蓄積部111は、第1の蓄積部102、及び第2の蓄積部109と並列に接続することが可能である。
図15は、第3実施形態に係る画素回路250の回路構成例を示す図である。ノードn10に第2転送トランジスタ112を介して第3の蓄積部111が接続される。第3の蓄積部111は、例えばフローティングディフュージョンである。第2転送トランジスタ112は、例えばNチャンネルのMOSトランジスタから構成される。ゲート電極には、駆動信号TCGが供給される。この駆動信号TCGは、高レベルの状態がアクティブ状態(オンの状態)となり、低レベルの状態が非アクティブ状態(オフの状態)となるパルス信号である。
第2転送トランジスタ112のゲート電極にはオアゲート114が接続され、オアゲート114にはノットゲート113が接続される。信号xEXPは、蓄積期間に0となり読出期間に1となる信号である。これにより駆動信号TCGは、蓄積期間では、駆動信号RSTがハイレベルの時にハイレベルとなり、読出期間に常にハイレベルとなる。
第2容量接続トランジスタ115は、ノードn10とノードn16との間に接続される。第2容量接続トランジスタ115は、例えばNチャンネルのMOSトランジスタから構成される。ゲート電極には、駆動信号FCGが供給される。この駆動信号FCGは、高レベルの状態がアクティブ状態(オンの状態)となり、低レベルの状態が非アクティブ状態(オフの状態)となるパルス信号である。
[動作例]
図16は、第3実施形態に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
図16は、第3実施形態に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
横軸は時間を示し、縦軸は、駆動信号EXP,RST,TG,FCG,TCG光電変換素子101aの蓄積電荷L10、L18,第1の蓄積部102の電位L16、L20、第2の蓄積部109の電位L22、L24、第3の蓄積部111の電位L26、L28を示す。ラインL10は、光電変換素子101aの蓄積電荷を示し、ラインL12は、光電変換素子101aの生成電荷量を示す。駆動信号EXPは、高レベルが電荷の蓄積期間を示し、低レベルが読出期間を示す。各トランジスタの非アクティブ状態(オフの状態)のチャネル電位はトランジスタ112<トランジスタ115<トランジスタ104aの順である。
A図に示すように、高照射状態では、時間t0で、駆動信号RST,TG、FCG,TCGが高レベルとなり、光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST,TG,FCG,TCGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が生成され、光電変換素子101aの容量を超えた電荷が第2の蓄積部109へ蓄積され、第2の蓄積部109のノードn10の電位L22が低下を開始する。そして、時間t2で第2の蓄積部109の容量の上限まで電荷が蓄積される。これにより、第2の蓄積部109の容量を超えた電荷が第1の蓄積部102へ蓄積され、第1の蓄積部102の電位L16が低下を開始する。
そして、時間t3でコンパレータ103aの閾値電位Vthに1回目に到達する。これによりコンパレータ103aが第1信号を出力し、カウンタ105aがカウント値を1プラスする。同時に、駆動信号RSTである第1信号が高レベルであるので、リセットトランジスタ104aが導通状態となり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
また、駆動信号RSTと同期して駆動信号TCGが高レベルとなり、第2転送トランジスタ112が電気的に導通状態となる。これにより、第1の蓄積部102のリセット期間に光電変換素子101aで生成された電荷が、第3の蓄積部111で蓄積され電位L26が初期電位である電源電位VDDから低下する。
続けて時間t4で駆動信号RSTが低レベルになると同時に駆動信号TCGも低レベルとなり、光電変換素子101aで生成された電荷は、再び第1の蓄積部102に蓄積される。このような処理をくり返し、時間t7で駆動信号EXPが低レベルとなり読出期間が開始され、駆動信号TCGとFCGが高レベルとなり第2転送トランジスタ112及び第2容量接続トランジスタ115が導通状態となる。
続けて時間t8で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111に転送され、ノードn10の電位は光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111の残量電荷の電位に対応する。そして、時間t9で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111との間が電気的に非接続の状態になる。
続けて時間t10で、駆動信号RSTが高レベルとなり、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期電位である電源電位VDDにリセットされる。続けて、時間t10で、駆動信号RSTが低レベルとなり、駆動信号FCG,TCGが低レベルとなる。
また、時間t7からt8の間に、Vrレベルとして第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。
これにより、読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa3に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa3は、光電変換素子101aの残留電荷に応じた信号となる。光電変換素子101aの容量と、第1の蓄積部102、第2の蓄積部109、及び第3の蓄積部111の容量は既知であるので、蓄積期間終了時の全体の残留電荷に対応する値は、デジタル残留電荷信号Sa3より演算可能である。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K6×[デジタル残留電荷信号Sa3の信号値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域に画像信号を記憶する。そして、メモリ282では、各画素回路250の座標に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。K6は、係数である。
また、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t11からt12の間に、Vrレベルとして第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111のリセット後の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルに対応するレベルと、Vrレベルに対応するレベルの差分をデジタル残留電荷信号Sa4に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa4は、全残留電荷に応じた信号となる。信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:2回]+K7×[デジタル残留電荷信号Sa4の信号値]を演算可能である。K7は、係数である。ただし、上述のように、1回目のVsレベル、Vrレベルのレベル信号により演算した画像信号G(x,y)の方が、SN比が良くなる。
一方でB図に示すように、低照射状態では、時間t0で、駆動信号RST,TG、FCG,TCGが高レベルとなり、光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST,TG,FCG,TCGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が生成され、光電変換素子101aの容量に蓄積される。電荷量L18は増加を継続するが、光電変換素子101a内の容量に生成された電荷量が維持される。このため、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111の電位L20,L24,L28は、それぞれ初期電位である電源電位VDDに維持される。
続けて、時間t7で駆動信号EXPが低レベルとなり読出期間が開始され、駆動信号TCGとFCGが高レベルとなり第2転送トランジスタ112及び第2容量接続トランジスタ115が導通状態となる。更に続けて時間t8で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111に転送され、ノードn10の電位は光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111の残量電荷の電位に対応する。そして、時間t9で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111との間が電気的に非接続の状態になる。
続けて時間t10で、駆動信号RSTが高レベルとなり、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期電位である電源電位VDDにリセットされる。続けて、時間t10で、駆動信号RSTが低レベルとなり、駆動信号FCG,TCGが低レベルとなる。
また、時間t7からt8の間に、Vrレベルとして第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルに対応する電位と、Vrレベルに対応する電位の差分をデジタル残留電荷信号Sa3に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa3は、光電変換素子101aの残留電荷に応じた信号となる。光電変換素子101aの容量と、第1の蓄積部102、第2の蓄積部109、及び第3の蓄積部111の容量は既知であるので、蓄積期間終了時の全体の残留電荷に対応する値は、デジタル残留電荷信号Sa3より演算可能である。
そして、信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:0回]+K6×[デジタル残留電荷信号Sa3の信号値]を演算し、メモリ282に出力する。メモリ282では、各画素回路250の座標に応じた記憶領域に画像信号を記憶する。そして、メモリ282では、各画素回路250の座標に応じた画像信号G(x,y)を画像データとしてDSP回路120に出力する。K6は、係数である。
また、時間t9からt10の間に、Vsレベルとして光電変換素子101aの蓄積電荷が加えられた第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。一方で、時間t11からt12の間に、Vrレベルとして第1の蓄積部102、第2の蓄積部109及びのリセット後の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。これにより、読み出し回路260は、Vsレベルと、Vrレベルとの差分をデジタル残留電荷信号Sa4に変換し、信号処理部280に出力する。すなわち、デジタル残留電荷信号Sa4は、全残留電荷に応じた信号となる。信号処理部280の演算部280bは、画素回路250の画像信号G(x,y)として、K1×[リセット回数:0回]+K7×[デジタル残留電荷信号Sa4の信号値]を演算可能である。K7は、係数である。ただし、上述のように、1回目のVsレベル、Vrレベルのレベル信号により演算した画像信号G(x,y)の方が、SN比が良くなる。
以上説明したように、本実施形態によれば、光電変換素子101aで生成された電荷が第1の蓄積部102及び第2の蓄積部109に蓄積され、コンパレータ103aが所定の閾値電位Vthになる度に第1信号を出力し、第1の蓄積部102をリセットすると共に、カウンタ105aがカウント値を1プラスする。これにより、光電変換素子101aで生成された電荷が第1の蓄積部102の容量を超える場合にも、第1の蓄積部102への電荷の蓄積を継続することが可能となると共に、カウント値により光電変換素子101aで生成された電荷量も算出することが可能となる。更に、第1の蓄積部102のリセット時の電荷を第3の蓄積部111へ蓄積することが可能となる。
これにより、光電変換素子101a、第1の蓄積部102、第2の蓄積部109、及び第3の蓄積部111の残留電荷は、増幅部106によりアナログ残留電荷信号として読み出し回路260に読み出され、デジタル値に変換される。この残留電荷には第1の蓄積部102のリセット期間に光電変換素子101aで生成された電荷も含まれるので、光電変換素子101aで生成された全電荷を画像信号G(x,y)として生成可能となる。このように、高照射でもダイナミックレンジが飽和することがなく、リセット時の残留電荷を含めた画像信号を生成できる。
また、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、電変換素子101aと第2の蓄積部109の残留電荷は、増幅部106によりアナログ残留電荷信号として読み出し回路260に読み出され、デジタル値に変換される。これにより、低照射で第1の蓄積部102の容量を一度も越えることがない場合にも、残留電荷を含めた画像信号を生成できる。
(第3実施形態の変形例1)
第3実施形態の変形例1に係る固体撮像素子200では、容量接続トランジスタT110を更に備える点で第3実施形態に係る固体撮像素子200と相違すると相違する。以下では、第3実施形態に係る固体撮像素子200と相違する点を説明する。
第3実施形態の変形例1に係る固体撮像素子200では、容量接続トランジスタT110を更に備える点で第3実施形態に係る固体撮像素子200と相違すると相違する。以下では、第3実施形態に係る固体撮像素子200と相違する点を説明する。
[画素回路の構成例]
図17は、第3実施形態の変形例1係る画素回路250の回路構成例を示す図である。ノードn10とノードn20との間に容量接続トランジスタT110が接続される。
図17は、第3実施形態の変形例1係る画素回路250の回路構成例を示す図である。ノードn10とノードn20との間に容量接続トランジスタT110が接続される。
[動作例]
図18は、第3実施形態の変形例1に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
図18は、第3実施形態の変形例1に係る動作例のタイムチャートである。A図は、高照射でカウンタ105aが1回以上カウントアップする状態例であり、B図は、低照射でカウンタ105aがカウントアップされない状態例である。
横軸は時間を示し、縦軸は、駆動信号EXP,RST,TG,FDG,FCG,TCG光電変換素子101aの蓄積電荷L10、L18,第1の蓄積部102の電位L16、L20、第2の蓄積部109の電位L22、L24、第3の蓄積部111の電位L26、L28を示す。ラインL10は、光電変換素子101aの蓄積電荷を示し、ラインL12は、光電変換素子101aの生成電荷量を示す。駆動信号EXPは、高レベルが電荷の蓄積期間を示し、低レベルが読出期間を示す。各トランジスタの非アクティブ状態(オフの状態)のチャネル電位はトランジスタ112<トランジスタ115<トランジスタ104aの順である。
A図に示すように、高照射状態では、時間t0で、駆動信号RST,TG,FDG,FCG,TCGが高レベルとなり、光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST,TG,FCG,TCGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が生成され、光電変換素子101aの容量を超えた電荷が第2の蓄積部109へ蓄積され、第2の蓄積部109のノードn10の電位L22が低下を開始する。そして、時間t2で第2の蓄積部109の容量の上限まで電荷が蓄積される。これにより、第2の蓄積部109の容量を超えた電荷が第1の蓄積部102へ蓄積され、第1の蓄積部102の電位L16が低下を開始する。
そして、時間t3でコンパレータ103aの閾値電位Vthに1回目に到達する。これによりコンパレータ103aが第1信号を出力し、カウンタ105aがカウント値を1プラスする。同時に、駆動信号RSTである第1信号が高レベルであるので、リセットトランジスタ104aが導通状態となり、第1の蓄積部102のノードn10の電位が電源電位VDDにリセットされる。
また、駆動信号RSTと同期して駆動信号TCGが高レベルとなり、第2転送トランジスタ112が電気的に導通状態となる。これにより、第1の蓄積部102のリセット期間に光電変換素子101aで生成された電荷が、第3の蓄積部111で蓄積され電位L26が初期電位である電源電位VDDから低下する。
続けて時間t4で駆動信号RSTが低レベルになると同時に駆動信号TCGも低レベルとなり、光電変換素子101aで生成された電荷は、再び第1の蓄積部102に蓄積される。このような処理をくり返し、時間t7で駆動信号EXPが低レベルとなり読出期間が開始され、駆動信号TCGとFCGが高レベルとなり第2転送トランジスタ112及び第2容量接続トランジスタ115が導通状態となる。
続けて時間t8で、駆動信号FDGが低レベルとなり、第2の蓄積部109と、第1の蓄積部102及び第3の蓄積部111とが電気的に非接続の状態となる。続けて時間t9で、駆動信号TGが高レベルとなり、光電変換素子101aの蓄積電荷が第2の蓄積部109に転送され、ノードn10の電位は光電変換素子101a、第2の蓄積部109の残量電荷の電位に対応する。そして、時間t10で、駆動信号駆動信号TGが低レベルとなり、光電変換素子101aと第2の蓄積部109との間が電気的に非接続の状態になる。
続けて時間t11で、駆動信号TG、FDGが高レベルとなり、光電変換素子101a、第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111とが電気的に非接続の状態となり、ノードn10の電位は光電変換素子101a、第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111の残量電荷の電位に対応する。
続けて時間t12で、駆動信号TGが低レベルとなり、時間t13で、駆動信号RSTが高レベルとなり、第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111が初期電位である電源電位VDDにリセットされる。続けて、時間t14で、駆動信号RSTが低レベルとなり、駆動信号FDG,FCG,TCGが低レベルとなる。
また、時間t7からt8の間に、Vr1レベルとして第2の蓄積部109のアナログ残留電荷信号が読み出し回路260に出力される。第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。
時間t8からt9の間に、Vr2レベルとして第2の蓄積部109の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。更に時間t10からt11の間に、Vs1レベルとして第2の蓄積部109の蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。更に第2の蓄積部109の蓄積電荷に光電変換素子101aの蓄積電荷を加算した蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。
また、時間t12からt13の間に、Vs2レベルとして第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111の蓄積電荷に光電変換素子101aの蓄積電荷を加算した蓄積電荷に対応するアナログ残留電荷信号が読み出し回路260に2回出力される。そして、時間t14からt15の間に、Vr3レベルとして第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111のリセット電荷に対応するアナログ残留電荷信号が読み出し回路260に出力される。
これらか分かるように、各信号レベルを比較することにより、光電変換素子101a、第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111それぞれの残留電荷に対応するデジタル信号を生成可能となる。
一方でB図に示すように、低照射状態では、時間t0で、駆動信号RST,TG,FDG,FCG,TCGが高レベルとなり、光電変換素子101a、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111が初期化される。すなわち、ノードn10の電位が電源電位VDDとなる。
続けて、時間t1で駆動信号RST,TG,FCG,TCGが低レベルとなり、駆動信号EXPが高レベルとなる。これにより、光電変換素子101aで生成された電荷が生成され、光電変換素子101aの容量に蓄積される。電荷量L18は増加を継続するが、光電変換素子101a内の容量に生成された電荷量が維持される。このため、第1の蓄積部102、第2の蓄積部109及び第3の蓄積部111の電位L20,L24,L28は、それぞれ初期電位のVDDに維持される。
読み出しは、高照射レベルと同様に処理される。
以上説明したように、本変形例1によれば、第3実施形態と同様の処理効果に加え、各信号レベルを比較することにより、光電変換素子101a、第1の蓄積部102、第2の蓄積部109と、及び第3の蓄積部111それぞれの残留電荷に対応するデジタル信号を生成可能となる。
(第3実施形態の変形例2)
第3実施形態の変形例2に係る固体撮像素子200では、第3の蓄積部111を、容量接続トランジスタ110を介さずに光電変換素子101aに接続する点で第3実施形態の変形例1に係る固体撮像素子200と相違すると相違する。以下では、第3実施形態の変形例1に係る固体撮像素子200と相違する点を説明する。
第3実施形態の変形例2に係る固体撮像素子200では、第3の蓄積部111を、容量接続トランジスタ110を介さずに光電変換素子101aに接続する点で第3実施形態の変形例1に係る固体撮像素子200と相違すると相違する。以下では、第3実施形態の変形例1に係る固体撮像素子200と相違する点を説明する。
[画素回路の構成例]
図19は、第3実施形態の変形例2に係る画素回路250の回路構成例を示す図である。第2転送トランジスタ112の一端が光電変換素子101aに接続される点で第3実施形態の変形例1に係る固体撮像素子200と相違する。また、この接続により、第3の蓄積部111の一端とノードn16との間に第2容量接続トランジスタ115が接続される。これにより、2つのトランジスタを介さず1つのトランジスタを介して電荷が転送されるので、第3実施形態の変形例1の効果に加え、転送効率がより向上する効果が得られる。
図19は、第3実施形態の変形例2に係る画素回路250の回路構成例を示す図である。第2転送トランジスタ112の一端が光電変換素子101aに接続される点で第3実施形態の変形例1に係る固体撮像素子200と相違する。また、この接続により、第3の蓄積部111の一端とノードn16との間に第2容量接続トランジスタ115が接続される。これにより、2つのトランジスタを介さず1つのトランジスタを介して電荷が転送されるので、第3実施形態の変形例1の効果に加え、転送効率がより向上する効果が得られる。
(第4実施形態)
第4実施形態に係る固体撮像素子200では、画素回路250を二つの基板で構成する点で第1実施形態乃至第3実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
第4実施形態に係る固体撮像素子200では、画素回路250を二つの基板で構成する点で第1実施形態乃至第3実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
図20は、第1実施形態の変形例3に係る画素回路250の構成例を示す図である。ラインL190を境に第1の基板と第2の基板とに分けて構成する。第1の蓄積部102の容量は低容量になるに従い、信号変換時のSN比が向上することが知られている。また、コンパレータ103a内の増幅トランジスタ(AMP)に繋がる拡散層は第1の基板であるように接続する。同様に増幅トランジスタ(AMP)に繋がるコンパレータ103a内のMOSトランジスタのポリ(POLY)ゲートも第1の基板にあるように接続する。
図21は、第1の基板と第2の基板との構成例を示す図である。第1の基板200aと第2の基板200bとは、例えばCu-Cu配線で接続される。接続は、ビアやバンプなどの接続部により行われてもよい。図22は、図11で示す画素回路250を2基板で構成した構成例を示す図である。ラインL192を境に第1の基板200aと第2の基板200bとに分けて構成する。図23は、図15で示す画素回路250を2基板で構成した構成例を示す図である。ラインL194を境に第1の基板200aと第2の基板200bとに分けて構成する。図24は、図19で示す画素回路250の構成例を示す図である。ラインL196を境に第1の基板200aと第2の基板200bとに分けて構成する。このような、構成にすることにより固体撮像素子200をより小型化することが可能となる。
(第5実施形態)
第5実施形態に係る固体撮像素子200では、画素回路250を二つの基板又は3つの基板で構成する点で第1実施形態乃至第3実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
第5実施形態に係る固体撮像素子200では、画素回路250を二つの基板又は3つの基板で構成する点で第1実施形態乃至第3実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
図25は、第1の基板200a、第2の基板200b、第3の基板200cの構成例を示す図である。各第1の基板200a、第2の基板200b、第3の基板200c間はCu-Cu配線で接続される。
図26は、図4で示す画素回路250を2基板で構成した構成例を示す図である。ラインL200を境に第1の基板(図25参照)と、第2の基板(図25参照)とに分けて構成する。図27は、図10で示す画素回路250を3基板で構成した構成例を示す図である。ラインL202、204を境に第1の基板(図25参照)、第2の基板(図25参照)、第3の基(図25参照)に分けて構成する。図28は、図14で示す画素回路250を2基板で構成した構成例を示す図である。ラインL206,208を境に第1の基板(図25参照)と、第2の基板(図25参照)とに分けて構成する。図29は、図14で示す画素回路250を3基板で構成した構成例を示す図である。ラインL210,220を境に第1の基板(図25参照)、第2の基板(図25参照)、第3の基板(図25参照)に分けて構成する。このような、構成にすることにより固体撮像素子200をより小型化することが可能となる。
(第6実施形態)
第6実施形態に係る固体撮像素子200では、読み出し回路260内の比較器300,カウンタ261,及びラッチを画素回路250毎に構成する点で第1実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
第6実施形態に係る固体撮像素子200では、読み出し回路260内の比較器300,カウンタ261,及びラッチを画素回路250毎に構成する点で第1実施形態に係る固体撮像素子200と相違すると相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
図30は、撮像素子200の一部を模式的に示す図である。図30に示ように、読み出し回路260内の比較器300,カウンタ261,及びラッチを画素回路250毎に構成する。また、比較器300をコンパレータ103a(図5参照)として共用してもよい。このようにすることで、回路規模を縮小し小面積化を実現できる。
(第7実施形態)
第7実施形態に係る固体撮像素子200は、通常撮影モードと、校正モードとを有する点で第1実施形態に係る固体撮像素子200と相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
第7実施形態に係る固体撮像素子200は、通常撮影モードと、校正モードとを有する点で第1実施形態に係る固体撮像素子200と相違する。以下では第1実施形態に係る固体撮像素子200と相違する点を説明する。
通常撮影モード(図7参照)は、蓄積期間と読出期間を有し、通常の撮影を行うモードである。一方で校正モードは、通常の撮影の前に、各画素回路の特性ばらつきを校正するための情報を取得するモードである。
本実施形態では、判定部103内のトランジスタの製造ばらつきなどによって、画素毎に反転閾値がばらつくため、その閾値を知るために校正モードを使用する。各モードは、操作部(140)を介した指示入力にしたがい設定される。各モードでは、垂直走査回路210を介して各画素回路250に供給される駆動信号がモード毎に変更される。
[校正モードの動作例]
図31は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号EXP、RST、変圧電源VRSの電位L18,第1の蓄積部102の電位L20を示す。なお、第7実施形態に係る固体撮像素子200では、変圧電源VRSは、リセットトランジスタ104aのドレイン(図5参照)に接続される。変圧電源VRSは、通常撮影モード(図7参照)では電源電位VDDをリセットトランジスタ104aのドレイン(図5参照)に供給し、校正モードでは、時系列に変わる電位L18をリセットトランジスタ104aのドレイン(図5参照)に供給する。なお、本実施形態に係る変圧電源VRSの電位がリセット電位に対応する。
図31は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号EXP、RST、変圧電源VRSの電位L18,第1の蓄積部102の電位L20を示す。なお、第7実施形態に係る固体撮像素子200では、変圧電源VRSは、リセットトランジスタ104aのドレイン(図5参照)に接続される。変圧電源VRSは、通常撮影モード(図7参照)では電源電位VDDをリセットトランジスタ104aのドレイン(図5参照)に供給し、校正モードでは、時系列に変わる電位L18をリセットトランジスタ104aのドレイン(図5参照)に供給する。なお、本実施形態に係る変圧電源VRSの電位がリセット電位に対応する。
上述のように、コンパレータ103aは、ノードn10(図5参照)の電位が閾値電位Vthを下側に越えるまで低レベルの第1信号を出力し、閾値電位Vthを下側に越えると高レベルの第1信号を出力する。また、リセットトランジスタ104aは,第1信号が高レベルの場合に、高レベル信号を出力する。なお、ノードn10(図5参照)の電位は、第1の蓄積部102に対応する。
図31に示すように、時間t0で変圧電源VRSの電位L18の増加を開始する。開始時のノードn10の電位は閾値電位Vthを下側に越えた状態であるので、第1信号は高レベルであり、駆動信号RSTは高レベルとなる。駆動信号RSTが高レベルであるのリセットトランジスタ104aは、導通状態を維持する。
更に変圧電源VRSの電位L18の増加を継続すると、時間t1でノードn10の電位は閾値電位Vthを上側に越える状態となる。このため、第1信号は低レベルに変わり、駆動信号RSTは低レベルとなる。これにより、リセットトランジスタ104aは、非導通状態となる。その後、変圧電源VRSの電位L18の増加は継続されるが、リセットトランジスタ104aが非導通状態となるので、ノードn10の電位は閾値電位Vthの状態で維持される。
そして、時間t2で読み出し期間となる。読み出し期間では、変圧電源VRSの電位L18は、電源電位VDDに維持される。そして、時間t3で、増幅回路108(図5参照)から出力された初期化信号SHTにより駆動信号RSTが高レベル信号となり、ノードn10(図5参照)の電位が電源電位VDDに初期化される。
このとき、時間t2とt3の間で、閾値電位Vthに対応するノードn10の電位がVsレベルとして読出回路260に読み出される。一方で、時間t4とt5の間で、電源電位VDDに対応するノードn10の電位がVrレベルとして読出回路260に読み出される。これにより、Vsレベルの電位とVrレベルの電位の差分が、この画素回路250の閾値電位Vthとして生成される。メモリ282は、画素回路250の座標(x、y)毎に閾値電位Vthを記憶する。第1蓄積部102の容量は、既知であるので閾値電位Vthと第1蓄積部102の容量の情報から、カウンタ105aの1カウントに対応する残留電荷量を正確に算出することが可能となる。これにより、係数K1を校正し、画素回路250の座標(x、y)毎にK1(x、y)として記憶する。すなわち、画素回路250の画像信号G(x、y)を、K1(x、y)×[リセット回数]+K2×[デジタル信号Saの値]としてより正確に演算することが可能となる。
以上説明したように、本実施形態によれば、校正モードでは、変圧電源VRSの電位L18を閾値電位Vthの下側から増加させることとした。これにより、変圧電源VRSの電位L18の増加を継続すると、ノードn10の電位は閾値電位Vthを上側に越える状態となり、リセットトランジスタ104aは、非導通状態となり、ノードn10の電位は閾値電位Vthの状態で維持される。このため、画素回路250毎の閾値電位Vthの情報を得ることが可能となり、係数K1を校正し、画素回路250の座標(x、y)毎にK1(x、y)として記憶することができる。これにより、画素回路250の画像信号G(x、y)を、K1(x、y)×[リセット回数]+K2×[デジタル信号Saの値]としてより正確に演算することが可能となる。
(第8実施形態)
第8実施形態に係る固体撮像素子200では、変圧電源VRSの電位変化の傾きを複数回変更して、校正モードを実行する点で第7実施形態に係る固体撮像素子200と相違すると相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
第8実施形態に係る固体撮像素子200では、変圧電源VRSの電位変化の傾きを複数回変更して、校正モードを実行する点で第7実施形態に係る固体撮像素子200と相違すると相違する。以下では、第1実施形態に係る固体撮像素子200と相違する点を説明する。
[校正モードの動作例]
図32は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号EXP、RST、変圧電源VRSの電位L22,L24,第1の蓄積部102の電位L26,L28を示す。電位L22及び電位L26は、電位L24及び電位L28よりも電位変化の傾きが大きい状態を示す。
図32は、本実施形態に係る校正モードの動作例のタイムチャートである。横軸は時間を示し、縦軸は、駆動信号EXP、RST、変圧電源VRSの電位L22,L24,第1の蓄積部102の電位L26,L28を示す。電位L22及び電位L26は、電位L24及び電位L28よりも電位変化の傾きが大きい状態を示す。
コンパレータ103aの動作遅延などの特性により、第1の蓄積部102の電位変化の傾きが変わると判定閾値が変わる場合がある。それに備えて、校正データ取得モードにおいて、変圧電源VRSスイープ傾きを変えて複数回校正データを取得する。
カウンタ105aのカウント値が小さい場合には低光量であり第1の蓄積部の電位変化の傾きが小さいはずなので、校正データも傾きが小さい方の値を使用することが可能である。一方で、カウント値が大きい場合には高光量であるので傾きが大きい方の校正データを使用することが可能である。これにより、第1の蓄積部102の電位の傾き変化による判定閾値の変動にも追従することが可能となる。
<<4.応用例>>
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図33は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム7000の概略的な構成例を示すブロック図である。車両制御システム7000は、通信ネットワーク7010を介して接続された複数の電子制御ユニットを備える。図33に示した例では、車両制御システム7000は、駆動系制御ユニット7100、ボディ系制御ユニット7200、バッテリ制御ユニット7300、車外情報検出ユニット7400、車内情報検出ユニット7500、及び統合制御ユニット7600を備える。これらの複数の制御ユニットを接続する通信ネットワーク7010は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)又はFlexRay(登録商標)等の任意の規格に準拠した車載通信ネットワークであってよい。
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク7010を介して他の制御ユニットとの間で通信を行うためのネットワークI/Fを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信I/Fを備える。図33では、統合制御ユニット7600の機能構成として、マイクロコンピュータ7610、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660、音声画像出力部7670、車載ネットワークI/F7680及び記憶部7690が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信I/F及び記憶部等を備える。
駆動系制御ユニット7100は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット7100は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット7100は、ABS(Antilock Brake System)又はESC(Electronic Stability Control)等の制御装置としての機能を有してもよい。
駆動系制御ユニット7100には、車両状態検出部7110が接続される。車両状態検出部7110には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット7100は、車両状態検出部7110から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
ボディ系制御ユニット7200は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット7200は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット7200には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット7200は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
バッテリ制御ユニット7300は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池7310を制御する。例えば、バッテリ制御ユニット7300には、二次電池7310を備えたバッテリ装置から、バッテリ温度、バッテリ出力電位又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット7300は、これらの信号を用いて演算処理を行い、二次電池7310の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
車外情報検出ユニット7400は、車両制御システム7000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット7400には、撮像部7410及び車外情報検出部7420のうちの少なくとも一方が接続される。撮像部7410には、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部7420には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム7000を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びLIDAR(Light Detection and Ranging、Laser Imaging Detection and Ranging)装置のうちの少なくとも一つであってよい。これらの撮像部7410及び車外情報検出部7420は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
ここで、図34は、撮像部7410及び車外情報検出部7420の設置位置の例を示す。撮像部7910,7912,7914,7916,7918は、例えば、車両7900のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部7910及び車室内のフロントガラスの上部に備えられる撮像部7918は、主として車両7900の前方の画像を取得する。サイドミラーに備えられる撮像部7912,7914は、主として車両7900の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部7916は、主として車両7900の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部7918は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図34には、それぞれの撮像部7910,7912,7914,7916の撮影範囲の一例が示されている。撮像範囲aは、フロントノーズに設けられた撮像部7910の撮像範囲を示し、撮像範囲b,cは、それぞれサイドミラーに設けられた撮像部7912,7914の撮像範囲を示し、撮像範囲dは、リアバンパ又はバックドアに設けられた撮像部7916の撮像範囲を示す。例えば、撮像部7910,7912,7914,7916で撮像された画像データが重ね合わせられることにより、車両7900を上方から見た俯瞰画像が得られる。
車両7900のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7922,7924,7926,7928,7930は、例えば超音波センサ又はレーダ装置であってよい。車両7900のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7926,7930は、例えばLIDAR装置であってよい。これらの車外情報検出部7920~7930は、主として先行車両、歩行者又は障害物等の検出に用いられる。
図33に戻って説明を続ける。車外情報検出ユニット7400は、撮像部7410に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット7400は、接続されている車外情報検出部7420から検出情報を受信する。車外情報検出部7420が超音波センサ、レーダ装置又はLIDAR装置である場合には、車外情報検出ユニット7400は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット7400は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
また、車外情報検出ユニット7400は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部7410により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット7400は、異なる撮像部7410により撮像された画像データを用いて、視点変換処理を行ってもよい。
車内情報検出ユニット7500は、車内の情報を検出する。車内情報検出ユニット7500には、例えば、運転者の状態を検出する運転者状態検出部7510が接続される。運転者状態検出部7510は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット7500は、運転者状態検出部7510から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット7500は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
統合制御ユニット7600は、各種プログラムにしたがって車両制御システム7000内の動作全般を制御する。統合制御ユニット7600には、入力部7800が接続されている。入力部7800は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット7600には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部7800は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム7000の操作に対応した携帯電話又はPDA(Personal Digital Assistant)等の外部接続機器であってもよい。入力部7800は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部7800は、例えば、上記の入力部7800を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット7600に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部7800を操作することにより、車両制御システム7000に対して各種のデータを入力したり処理動作を指示したりする。
記憶部7690は、マイクロコンピュータにより実行される各種プログラムを記憶するROM(Read Only Memory)、及び各種パラメータ、演算結果又はセンサ値等を記憶するRAM(Random Access Memory)を含んでいてもよい。また、記憶部7690は、HDD(Hard Disc Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
汎用通信I/F7620は、外部環境7750に存在する様々な機器との間の通信を仲介する汎用的な通信I/Fである。汎用通信I/F7620は、GSM(登録商標)(Global System of Mobile communications)、WiMAX(登録商標)、LTE(登録商標)(Long Term Evolution)若しくはLTE-A(LTE-Advanced)などのセルラー通信プロトコル、又は無線LAN(Wi-Fi(登録商標)ともいう)、Bluetooth(登録商標)などのその他の無線通信プロトコルを実装してよい。汎用通信I/F7620は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク(例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク)上に存在する機器(例えば、アプリケーションサーバ又は制御サーバ)へ接続してもよい。また、汎用通信I/F7620は、例えばP2P(Peer To Peer)技術を用いて、車両の近傍に存在する端末(例えば、運転者、歩行者若しくは店舗の端末、又はMTC(Machine Type Communication)端末)と接続してもよい。
専用通信I/F7630は、車両における使用を目的として策定された通信プロトコルをサポートする通信I/Fである。専用通信I/F7630は、例えば、下位レイヤのIEEE802.11pと上位レイヤのIEEE1609との組合せであるWAVE(Wireless Access in Vehicle Environment)、DSRC(Dedicated Short Range Communications)、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信I/F7630は、典型的には、車車間(Vehicle to Vehicle)通信、路車間(Vehicle to Infrastructure)通信、車両と家との間(Vehicle to Home)の通信及び歩車間(Vehicle to Pedestrian)通信のうちの1つ以上を含む概念であるV2X通信を遂行する。
測位部7640は、例えば、GNSS(Global Navigation Satellite System)衛星からのGNSS信号(例えば、GPS(Global Positioning System)衛星からのGPS信号)を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部7640は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、PHS若しくはスマートフォンといった端末から位置情報を取得してもよい。
ビーコン受信部7650は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部7650の機能は、上述した専用通信I/F7630に含まれてもよい。
車内機器I/F7660は、マイクロコンピュータ7610と車内に存在する様々な車内機器7760との間の接続を仲介する通信インタフェースである。車内機器I/F7660は、無線LAN、Bluetooth(登録商標)、NFC(Near Field Communication)又はWUSB(Wireless USB)といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器I/F7660は、図示しない接続端子(及び、必要であればケーブル)を介して、USB(Universal Serial Bus)、HDMI(登録商標)(High-Definition Multimedia Interface、又はMHL(Mobile High-definition Link)等の有線接続を確立してもよい。車内機器7760は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも1つを含んでいてもよい。また、車内機器7760は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器I/F7660は、これらの車内機器7760との間で、制御信号又はデータ信号を交換する。
車載ネットワークI/F7680は、マイクロコンピュータ7610と通信ネットワーク7010との間の通信を仲介するインタフェースである。車載ネットワークI/F7680は、通信ネットワーク7010によりサポートされる所定のプロトコルに則して、信号等を送受信する。
統合制御ユニット7600のマイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム7000を制御する。例えば、マイクロコンピュータ7610は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット7100に対して制御指令を出力してもよい。例えば、マイクロコンピュータ7610は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ7610は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
マイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の3次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ7610は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
音声画像出力部7670は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図33の例では、出力装置として、オーディオスピーカ7710、表示部7720及びインストルメントパネル7730が例示されている。表示部7720は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部7720は、AR(Augmented Reality)表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ7610が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
なお、図33に示した例において、通信ネットワーク7010を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム7000が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク7010を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク7010を介して相互に検出情報を送受信してもよい。
なお、図1を用いて説明した第1の実施の形態に係る固体撮像装置1の各機能を実現するためのコンピュータプログラムを、いずれかの制御ユニット等に実装することができる。また、このようなコンピュータプログラムが格納された、コンピュータで読み取り可能な記録媒体を提供することもできる。記録媒体は、例えば、磁気ディスク、光ディスク、光磁気ディスク、フラッシュメモリ等である。また、上記のコンピュータプログラムは、記録媒体を用いずに、例えばネットワークを介して配信されてもよい。
以上説明した車両制御システム7000において、図1を用いて説明した本実施形態に係る固体撮像装置1は、図33に示した応用例の統合制御ユニット7600に適用することができる。例えば、固体撮像装置1は、撮像部7410に相当する。例えば、撮像部7410のダイナミックレンジを拡大することができる。
なお、本技術は以下のような構成を取ることができる。
(1)
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を備える固体撮像素子。
(1)
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を備える固体撮像素子。
(2)
前記読出回路から供給される第1アナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
前記カウントと、前記デジタル信号とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
を更に備える、(1)に記載の固体撮像素子。
前記読出回路から供給される第1アナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
前記カウントと、前記デジタル信号とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
を更に備える、(1)に記載の固体撮像素子。
(3)
前記第1ノードと、前記光電変換部との間に接続される第1トランジスタを更に備える、(2)に記載の固体撮像素子。
前記第1ノードと、前記光電変換部との間に接続される第1トランジスタを更に備える、(2)に記載の固体撮像素子。
(4)
前記リセット部は、前記読出回路が前記第1アナログ信号を供給した後に、前記第1ノードをリセットし、
前記読出回路は、リセット後の前記第1ノードの電位を読み出して、第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(3)に記載の固体撮像素子。
前記リセット部は、前記読出回路が前記第1アナログ信号を供給した後に、前記第1ノードをリセットし、
前記読出回路は、リセット後の前記第1ノードの電位を読み出して、第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(3)に記載の固体撮像素子。
(5)
前記読出回路は、前記第1トランジスタが電気的に導通状態となった後に、前記第1アナログ信号を読み出す、(4)に記載の固体撮像素子。
前記読出回路は、前記第1トランジスタが電気的に導通状態となった後に、前記第1アナログ信号を読み出す、(4)に記載の固体撮像素子。
(6)
前記第1ノードに、前記第1電荷保持部と並列に接続される前記第2電荷保持部を更に備える、(3)に記載の固体撮像素子。
前記第1ノードに、前記第1電荷保持部と並列に接続される前記第2電荷保持部を更に備える、(3)に記載の固体撮像素子。
(7)
前記第1電荷保持部は第2トランジスタを介して、前記第1ノードに接続され、
第1期間において第2トランジスタは導通状態にされ、前記第1期間と異なる第2期間おいて非導通状態にされる、(6)に記載の固体撮像素子。
前記第1電荷保持部は第2トランジスタを介して、前記第1ノードに接続され、
第1期間において第2トランジスタは導通状態にされ、前記第1期間と異なる第2期間おいて非導通状態にされる、(6)に記載の固体撮像素子。
(8)
前記読出回路は、前記第2期間に前記第1アナログ信号を読み出し、前記第1トランジスタを電気的に導通状態にした後に第2アナログ信号を読み出し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(7)に記載の固体撮像素子。
前記読出回路は、前記第2期間に前記第1アナログ信号を読み出し、前記第1トランジスタを電気的に導通状態にした後に第2アナログ信号を読み出し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(7)に記載の固体撮像素子。
(9)
前記読出回路は、前記第1期間に前記第1トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(7)に記載の固体撮像素子。
前記読出回路は、前記第1期間に前記第1トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(7)に記載の固体撮像素子。
(10)
前記第1ノードに、第3トランジスタ介して接続される第3電荷保持部を更に備える、(7)に記載の固体撮像素子。
前記第1ノードに、第3トランジスタ介して接続される第3電荷保持部を更に備える、(7)に記載の固体撮像素子。
(11)
前記読出回路は、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1トランジスタが電気的に導通状態になった後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(10)に記載の固体撮像素子。
前記読出回路は、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1トランジスタが電気的に導通状態になった後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(10)に記載の固体撮像素子。
(12)
前記読出回路は、前記第1トランジスタ、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記リセット部が前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(10)に記載の固体撮像素子。
前記読出回路は、前記第1トランジスタ、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記リセット部が前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、(10)に記載の固体撮像素子。
(13)
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、オフ時のチャネル電位は第3トランジスタより第2トランジスタが大きく、第2トランジスタより、第4トランジスタが大きく構成される、(12)に記載の固体撮像素子。
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、オフ時のチャネル電位は第3トランジスタより第2トランジスタが大きく、第2トランジスタより、第4トランジスタが大きく構成される、(12)に記載の固体撮像素子。
(14)
第1の蓄積容量部はメタルインシュレータメタル(Metal-Insulator-Metal)容量で構成される、(1)に記載の固体撮像素子。
第1の蓄積容量部はメタルインシュレータメタル(Metal-Insulator-Metal)容量で構成される、(1)に記載の固体撮像素子。
(15)
前記読出回路は、第1の基板と第2の基板で構成され、前記比較器は増幅トランジスタを有し、
前記増幅トランジスタに繋がる拡散層及びポリゲートは第1の基板に構成される、(1)に記載の固体撮像素子。
前記読出回路は、第1の基板と第2の基板で構成され、前記比較器は増幅トランジスタを有し、
前記増幅トランジスタに繋がる拡散層及びポリゲートは第1の基板に構成される、(1)に記載の固体撮像素子。
(16)
複数の光電変換部が前記第1ノードに並列に接続される、(1)に記載の固体撮像素子。
複数の光電変換部が前記第1ノードに並列に接続される、(1)に記載の固体撮像素子。
(17)
前記光電変換部は、生成された電荷を蓄積する所定容量を有し、生成された電荷が前記所定容量を超える場合に、前記第1ノードに供給される、(1)に記載の固体撮像素子。
前記光電変換部は、生成された電荷を蓄積する所定容量を有し、生成された電荷が前記所定容量を超える場合に、前記第1ノードに供給される、(1)に記載の固体撮像素子。
(18)
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、
前記比較器は、前記第1ノードの電位が前記所定電位を低電位側に越えた場合に前記第1信号の出力を維持し、
前記リセット部は前記第1信号の出力中は前記第4トランジスタを導通状態にし、
校正モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させる、(1)に記載の固体撮像素子。
前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、
前記比較器は、前記第1ノードの電位が前記所定電位を低電位側に越えた場合に前記第1信号の出力を維持し、
前記リセット部は前記第1信号の出力中は前記第4トランジスタを導通状態にし、
校正モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させる、(1)に記載の固体撮像素子。
(19)
光学系と、
前記光学系を通過した光を受光する固体撮像素子と、
を備え、
前記固体撮像素子は、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を有する、撮像装置。
光学系と、
前記光学系を通過した光を受光する固体撮像素子と、
を備え、
前記固体撮像素子は、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を有する、撮像装置。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1:撮像装置、101:光電変換部、102:第1の蓄積部、比較器103a、104:リセット部、104a:リセットトランジスタ,105:カウント部、107:転送トランジスタ、109:第2の蓄積部、111:第3の蓄積部、115:容量接続トランジスタ、200:固体撮像素子、260:読出回路、280:信号処理部。
Claims (19)
- 受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を備える固体撮像素子。 - 前記読出回路から供給される第1アナログ信号に基づきデジタル信号を生成するアナログデジタル変換部と、
前記カウントと、前記デジタル信号とに基づき、前記光電変換部が生成した電荷量に応じた画像信号を生成する信号処理部と、
を更に備える、請求項1に記載の固体撮像素子。 - 前記第1ノードと、前記光電変換部との間に接続される第1トランジスタを更に備える、請求項2に記載の固体撮像素子。
- 前記リセット部は、前記読出回路が前記第1アナログ信号を供給した後に、前記第1ノードをリセットし、
前記読出回路は、リセット後の前記第1ノードの電位を読み出して、第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、請求項3に記載の固体撮像素子。 - 前記読出回路は、前記第1トランジスタが電気的に導通状態となった後に、前記第1アナログ信号を読み出す、請求項4に記載の固体撮像素子。
- 前記第1ノードに、前記第1電荷保持部と並列に接続される第2電荷保持部を更に備える、請求項3に記載の固体撮像素子。
- 前記第1電荷保持部は第2トランジスタを介して、前記第1ノードに接続され、
第1期間において第2トランジスタは導通状態にされ、前記第1期間と異なる第2期間おいて非導通状態にされる、請求項6に記載の固体撮像素子。 - 前記読出回路は、前記第2期間に前記第1アナログ信号を読み出し、前記第1トランジスタを電気的に導通状態にした後に第2アナログ信号を読み出し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、請求項7に記載の固体撮像素子。 - 前記読出回路は、前記第1期間に前記第1トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1ノードをリセット電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、請求項7に記載の固体撮像素子。 - 前記第1ノードに、第3トランジスタ介して接続される第3電荷保持部を更に備える、請求項7に記載の固体撮像素子。
- 前記読出回路は、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記第1トランジスタが電気的に導通状態になった後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、請求項10に記載の固体撮像素子。 - 前記読出回路は、前記第1トランジスタ、第2トランジスタ及び第3トランジスタが電気的に導通状態になった後に前記第1アナログ信号を読み出し、前記リセット部が前記第1ノードをリセット
電位にした後に第2アナログ信号を前記アナログデジタル変換部に供給し、
前記アナログデジタル変換部は、前記第1アナログ信号と前記第2アナログ信号とに基づき、前記デジタル信号を生成する、請求項10に記載の固体撮像素子。 - 前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタ(104)で構成され、オフ時のチャネル電位は第3トランジスタより第2トランジスタが大きく、第2トランジスタより、第4トランジスタが大きく構成される、請求項12に記載の固体撮像素子。
- 第1の蓄積容量部はメタルインシュレータメタル(Metal-Insulator-Metal)容量で構成される、請求項1に記載の固体撮像素子。
- 前記読出回路は、第1の基板と第2の基板とで構成され、前記比較器は増幅トランジスタを有し、
前記増幅トランジスタに繋がる拡散層及びポリゲートは第1の基板に構成される、請求項1に記載の固体撮像素子。 - 複数の光電変換部が前記第1ノードに並列に接続される、請求項1に記載の固体撮像素子。
- 前記光電変換部は、生成された電荷を蓄積する所定容量を有し、生成された電荷が前記所定容量を超える場合に、前記第1ノードに供給される、請求項1に記載の固体撮像素子。
- 前記リセット部は、前記第1ノードと電源部との間に接続される第4トランジスタで構成され、
前記比較器は、前記第1ノードの電位が前記所定電位を低電位側に越えた場合に前記第1信号の出力を維持し、
前記リセット部は前記第1信号の出力中は前記第4トランジスタを導通状態にし、
校正モードでは、前記電源部の電位を前記所定電位よりも前記低電位側から前記所定電位を越えるように上昇させる、請求項1に記載の固体撮像素子。 - 光学系と、
前記光学系を通過した光を受光する固体撮像素子と、
を備え、
前記固体撮像素子は、
受光量に応じた電荷を生成する光電変換部と、
第1ノードを介して前記光電変換部に接続される第1電荷保持部と、
前記第1ノードの電位と、所定電位とが一致したときに第1信号を出力する比較器と
前記第1信号に応じて前記第1ノードをリセット電位にするリセット部と、
前記第1信号をカウントして出力するカウント部と、
前記第1ノードの電位を読み出す読出回路と、
を有する、撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2023/021325 WO2023243527A1 (en) | 2022-06-15 | 2023-06-08 | Solid-state image-capturing device, and image-capturing apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022096866 | 2022-06-15 | ||
JP2022096866 | 2022-06-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023183375A true JP2023183375A (ja) | 2023-12-27 |
Family
ID=89321226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023060904A Pending JP2023183375A (ja) | 2022-06-15 | 2023-04-04 | 固体撮像素子、および、撮像装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023183375A (ja) |
TW (1) | TW202402036A (ja) |
-
2023
- 2023-04-04 JP JP2023060904A patent/JP2023183375A/ja active Pending
- 2023-04-21 TW TW112114972A patent/TW202402036A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW202402036A (zh) | 2024-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7278953B2 (ja) | 固体撮像素子及び電子機器 | |
US11863911B2 (en) | Imaging system, method of controlling imaging system, and object recognition system | |
US20220172488A1 (en) | Imaging system, method for controlling imaging system, and object recognition system | |
US11895398B2 (en) | Imaging device and imaging system | |
WO2019130963A1 (ja) | 固体撮像素子、コンパレータ、及び、電子機器 | |
US11659300B2 (en) | Solid-state image sensor, method of driving solid-state image sensor, and electronic apparatus | |
WO2021256095A1 (ja) | 撮像装置及び撮像方法 | |
US20230276141A1 (en) | Imaging device and imaging method | |
TWI788818B (zh) | 攝像裝置及攝像方法 | |
CN113647089A (zh) | 成像系统 | |
JP7350718B2 (ja) | 撮像素子及び電子機器 | |
WO2019239746A1 (ja) | アナログ-デジタル変換器、アナログ-デジタル変換方法、及び、撮像装置 | |
WO2021153428A1 (ja) | 撮像装置、電子機器及び撮像方法 | |
US20230247323A1 (en) | Imaging device and imaging method | |
WO2023243497A1 (ja) | 固体撮像素子、および、撮像装置 | |
JP2023183375A (ja) | 固体撮像素子、および、撮像装置 | |
WO2023243527A1 (en) | Solid-state image-capturing device, and image-capturing apparatus | |
JP2023093778A (ja) | 撮像装置及び撮像方法 | |
JP2023162462A (ja) | 撮像装置及び撮像方法 | |
WO2024106169A1 (ja) | 光検出素子及び電子機器 | |
WO2024161959A1 (ja) | 光検出素子、制御方法、及び電子機器 | |
WO2023234101A1 (ja) | 固体撮像装置 | |
WO2023181663A1 (ja) | 比較器、増幅器及び固体撮像装置 | |
WO2024043150A1 (ja) | カメラシステム及びその制御方法 | |
WO2023136093A1 (ja) | 撮像素子、および電子機器 |